JP2010199525A - 半導体製造方法 - Google Patents
半導体製造方法 Download PDFInfo
- Publication number
- JP2010199525A JP2010199525A JP2009066967A JP2009066967A JP2010199525A JP 2010199525 A JP2010199525 A JP 2010199525A JP 2009066967 A JP2009066967 A JP 2009066967A JP 2009066967 A JP2009066967 A JP 2009066967A JP 2010199525 A JP2010199525 A JP 2010199525A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor
- concentration
- sige thin
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
【課題】 ゲルマニウム(Ge)半導体を自己組織的に実現するGe半導体製造方法。
【解決手段】 シリコン(Si)とゲルマニウム(Ge)からなるSiGe薄膜を融液成長により固化させ、結晶化されたSiGe薄膜中に自己組織的に出現したGe偏析に起因するGe高濃度構造を形成する。さらに酸化濃縮技術を利用してGe濃度を高めることを特徴としたGe半導体製造方法。
【選択図】図1
【解決手段】 シリコン(Si)とゲルマニウム(Ge)からなるSiGe薄膜を融液成長により固化させ、結晶化されたSiGe薄膜中に自己組織的に出現したGe偏析に起因するGe高濃度構造を形成する。さらに酸化濃縮技術を利用してGe濃度を高めることを特徴としたGe半導体製造方法。
【選択図】図1
Description
本発明は半導体製造方法に関し、特にゲルマニウム(Ge)半導体を形成する技術に関する。
シリコン(Si)のMOS電界効果トランジスタ(MOSFET)は微細化の限界に達し、ひずみ技術や高誘電率絶縁膜(high−k)が導入されている。また、立体構造デバイスなどの新しいテクノロジー・ブースタが導入されようとしている。
新たなテクノロジー・ブースタとしてゲルマニウム(Ge)を利用したFETの研究開発が急ピッチで進められている。将来的にはひずみGeやGeワイヤーを利用したGeフィンFETの開発が必要になると予想される。
従来、このようなフィンFETは微細加工技術を駆使して形成されてきた。しかし、これを行うためには莫大な設備投資を必要とする。Ge半導体を結晶成長時に自己組織的に形成できれば、プロセスコストを大幅に低減できる。
本発明は、前記課題に鑑みてなされたものであり、自己組織的に形成されたGe半導体の製造方法に関する。
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
SiGe薄膜を融液成長させると、Geの偏析係数が小さいという事実から、Geの偏析によって自己組織的に形成されたGe濃度の高い構造が形成される。以後、この構造をGe高濃度構造とよぶ。
本発明によれば、この自己組織的に形成されたGe高濃度構造とGe酸化濃縮技術を融合させることにより、Ge半導体を形成できる。
本発明によれば、この自己組織的に形成されたGe高濃度構造とGe酸化濃縮技術を融合させることにより、Ge半導体を形成できる。
−本発明の基本骨子−
本発明は、自己組織的にGe半導体を形成するための半導体製造方法に関する。
本発明は、自己組織的にGe半導体を形成するための半導体製造方法に関する。
近時ではGeを利用したFETが注目をあびている。さらに近い将来、Geワイヤーを利用したGeフィンFETが重要になると予想される。
SiGe薄膜を融液成長させると、Geの偏析係数が小さいという事実から、Geの偏析によってGe高濃度構造が形成される。以後、この構造をGe高濃度構造とよぶ。本発明によれば、この自己組織的に形成されたGe高濃度構造とGe酸化濃縮技術を融合させることにより、Ge半導体を形成できる
−本発明を適用した具体的な諸実施形態−
以下、本発明の具体的な実施形態について詳述する。
本実施例では、エネルギービームとして連続波レ−ザ−を利用して、Ge高濃度領域としてGeセル構想を形成している。また、基板として石英ガラスを利用している。
以下、本発明の具体的な実施形態について詳述する。
本実施例では、エネルギービームとして連続波レ−ザ−を利用して、Ge高濃度領域としてGeセル構想を形成している。また、基板として石英ガラスを利用している。
連続波レーザーとしては、半導体励起(ダイオード励起)の固体連続波(DPSS CW)レーザー(波長:532nm)を利用した。なお、レーザーはこれに限定したものではなく、指向性結晶化(固化)が可能な方法、例えば、パルスレーザーやエキシマレーザによるSLS(Sequencial Lateral Solidification)でもよい。また、他の波長の連続波レーザー、例えばアルゴンレーザーでもよい。
また、エネルギービームはレーザー光に限定したものではなく、電子・熱・音波・イオンなど、他のエネルギービームを利用しても良い。
本実施形態では石英ガラスを用いるが、基板材料はこれに限定したものではなく、シリコン基板上でもよい。また、他の半導体基板上でも良い。
(実施形態)
図1は、本実施形態によって形成されたGe半導体、特にGeワイヤーの概略構造図である。
図1は、本実施形態によって形成されたGe半導体、特にGeワイヤーの概略構造図である。
図2〜図5は、Geワイヤーの製造方法を工程順に示す概略模式図である。
先ず、図2に示すように、石英ガラス基板1上にプラズマCVDによりSiGe薄膜2を厚さ100nmで成長する。SiとGeの比率は約8対2に設定されている。
先ず、図2に示すように、石英ガラス基板1上にプラズマCVDによりSiGe薄膜2を厚さ100nmで成長する。SiとGeの比率は約8対2に設定されている。
続いて、レーザーパワー4.0W、レーザースキャン速度40cm/sでレーザをスキャンしながらSiGeを指向性融液成長する。その概略結果図を図3に示す。このとき、Geを高濃度を含むGeセル構造4がSiGe薄膜層の中に形成される。図3ではレーザーはGeセル構造が形成される方向にスキャンしている。。
。
引き続いて、図4に示すようにSiGe薄膜層3を選択的にエッチング除去して、Geを高濃度に含むGeセル領域4を選択的に残存させる。本実施例では、SiGe薄膜層を選択的にエッチングできるセコエッチング液を利用したが、これに限定されているわけではなく、RIEなどのドライエッチングを利用してもよい。
引き続いて、図4に示すようにSiGe薄膜層3を選択的にエッチング除去して、Geを高濃度に含むGeセル領域4を選択的に残存させる。本実施例では、SiGe薄膜層を選択的にエッチングできるセコエッチング液を利用したが、これに限定されているわけではなく、RIEなどのドライエッチングを利用してもよい。
続いて、図5に示すように酸化雰囲気中で残留のSiGe薄膜領域3を酸化させシリコン酸化膜(SiO2)5を形成させながらGeを濃縮していく。本実施例では、1000℃で30分、ドライ酸素雰囲気中で熱処理を行い酸化膜を形成したが、本条件に限定されているわけでなく、形成されているGeセル構造により、条件を最適化することが要求される。
最終的に、酸化膜(SiO2)5をエッチング除去して図1を形成する。本実施例では、シリコン酸化膜を選択的にエッチングできる希釈HFを利用したが、これに限定されているわけではなく、RIEなどのドライエッチングを利用してもよい。これにより、Geワイヤー6を形成できる。
最終的な形態を図1に示す。
最終的な形態を図1に示す。
本発明により、自己組織的にGe半導体を形成するGe半導体製造方法が実現される。
1 ガラス基板
2 SiGe薄膜
3 SiGe薄膜
4 Geセル構造
5 酸化膜(SiO2)
6 Geワイヤー
2 SiGe薄膜
3 SiGe薄膜
4 Geセル構造
5 酸化膜(SiO2)
6 Geワイヤー
Claims (2)
- シリコン(Si)とゲルマニウム(Ge)からなるSiGe薄膜を融液成長により固化させ、結晶化されたSiGe薄膜中に自己組織的に出現したGe偏析に起因するGe高濃度構造と該Ge高濃度領域に対して酸化濃縮技術を利用してGe濃度を高めることを特徴とした半導体製造方法
- 光、熱、電子、イオンなどのエネルギービームを初期のSiGe薄膜に照射させることにより融液成長を実現させ、SiGe薄膜中にGe高濃度構造を形成することを特徴とした請求項1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066967A JP2010199525A (ja) | 2009-02-24 | 2009-02-24 | 半導体製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066967A JP2010199525A (ja) | 2009-02-24 | 2009-02-24 | 半導体製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199525A true JP2010199525A (ja) | 2010-09-09 |
Family
ID=42823913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009066967A Pending JP2010199525A (ja) | 2009-02-24 | 2009-02-24 | 半導体製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010199525A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018519674A (ja) * | 2015-07-09 | 2018-07-19 | インテグリス・インコーポレーテッド | ゲルマニウムに比べてシリコンゲルマニウムを選択的にエッチングする配合物 |
-
2009
- 2009-02-24 JP JP2009066967A patent/JP2010199525A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018519674A (ja) * | 2015-07-09 | 2018-07-19 | インテグリス・インコーポレーテッド | ゲルマニウムに比べてシリコンゲルマニウムを選択的にエッチングする配合物 |
US10957547B2 (en) | 2015-07-09 | 2021-03-23 | Entegris, Inc. | Formulations to selectively etch silicon germanium relative to germanium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4413580B2 (ja) | 素子形成用基板の製造方法 | |
KR101499486B1 (ko) | 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법 | |
KR101169058B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR20090037365A (ko) | 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법 | |
JP2006165578A (ja) | ストレインsoi構造体及びその製造方法 | |
JP2010004057A (ja) | 半導体装置の作製方法 | |
US20040106242A1 (en) | Method for fabricating semiconductor film and semiconductor device and laser processing apparatus | |
KR100718265B1 (ko) | 반도체 장치의 제조 방법 | |
JP2010199525A (ja) | 半導体製造方法 | |
JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
TW201110349A (en) | Semiconductor device and method for manufacturing the same | |
JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
TWI527217B (zh) | 半導體裝置和其製造方法 | |
CN106783532B (zh) | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 | |
JP2007299976A (ja) | 半導体装置の製造方法 | |
JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
KR100761346B1 (ko) | 결정질 실리콘의 제조방법 | |
JP2000114172A5 (ja) | ||
JP2006191125A (ja) | Soiウェーハの製造方法 | |
JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 | |
JPH11329972A (ja) | 半導体膜の形成方法 | |
JP2003218028A (ja) | 多結晶シリコン半導体薄膜の製造方法 | |
JP5669439B2 (ja) | 半導体基板の作製方法 | |
JPS58114422A (ja) | 半導体装置用基板の製造方法 | |
JP2007227602A (ja) | 半導体装置の製造方法 |