JP2010192450A - Display device and method for manufacturing display device - Google Patents

Display device and method for manufacturing display device Download PDF

Info

Publication number
JP2010192450A
JP2010192450A JP2010086374A JP2010086374A JP2010192450A JP 2010192450 A JP2010192450 A JP 2010192450A JP 2010086374 A JP2010086374 A JP 2010086374A JP 2010086374 A JP2010086374 A JP 2010086374A JP 2010192450 A JP2010192450 A JP 2010192450A
Authority
JP
Japan
Prior art keywords
light
transistor
pixel
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010086374A
Other languages
Japanese (ja)
Other versions
JP4983953B2 (en
Inventor
Tadahisa Toyama
忠久 当山
Tomoyuki Shirasaki
友之 白嵜
Tomomi Sawano
智美 澤野
Takeshi Ozaki
剛 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010086374A priority Critical patent/JP4983953B2/en
Publication of JP2010192450A publication Critical patent/JP2010192450A/en
Application granted granted Critical
Publication of JP4983953B2 publication Critical patent/JP4983953B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of suppressing a threshold voltage change due to aged driving of a driving element, and a method for manufacturing the display device. <P>SOLUTION: A pixel 30 includes a first selection transistor for driving an organic EL element 21, a second selection transistor Tr12, and a light-emitting driving transistor Tr13. A recess 51a is formed in an area facing the transistor contributing to a switching operation, on the upper surface of an interlayer insulating film 35 formed on these transistors. Thus, light emitted from the organic EL element, external light, or the like, hardly enters the transistor performing the switching operation, and the light enters the light-emitting driving transistor Tr13. This incidence of the light suppresses the threshold voltage change due to the aged drive of the transistor Tr13 affecting the quantity of light emitted from the organic EL element 21. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、有機EL(electroluminescence)素子を用いた表示装置及び表示装置の製造方法に関する。   The present invention relates to a display device using an organic EL (electroluminescence) element and a method for manufacturing the display device.

近年、液晶表示装置(LCD)に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)等の自発光素子を2次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。   In recent years, as a next-generation display device following a liquid crystal display (LCD), a light-emitting element type display panel in which self-light-emitting elements such as organic electroluminescence elements (hereinafter abbreviated as “organic EL elements”) are two-dimensionally arranged. Research and development for full-scale practical application and dissemination of display devices are actively underway.

有機EL素子は、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、発光層、正孔注入層、等を備える。有機EL素子では、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。また、このような有機EL素子は、特許文献1に開示されているように、表示装置として用いられており、例えばTFT(Thin Film Transistor)等によって駆動されている。   The organic EL element includes an anode electrode, a cathode electrode, an electron injection layer, a light emitting layer, a hole injection layer, and the like formed between these electrodes. In the organic EL element, light is emitted by energy generated by recombination of holes supplied from the hole injection layer and electrons supplied from the electron injection layer in the light emitting layer. Such an organic EL element is used as a display device as disclosed in Patent Document 1, and is driven by, for example, a TFT (Thin Film Transistor).

特開2001−195012号公報JP 2001-195012 A

ところで、TFTでは、特にアモルファスシリコンTFTでは、駆動時間の経過とともにゲートの閾値電圧Vthがプラス電位側にシフトする現象が確認されている。有機EL素子の発光量は有機EL素子に流れる電流量によって定まるため、発光量を駆動素子に印加する電圧によって制御している場合は、閾値電圧の変化は特に発光量の制御のずれが生ずるという問題がある。   Incidentally, it has been confirmed that the threshold voltage Vth of the gate shifts to the positive potential side as the drive time elapses in the TFT, particularly in the amorphous silicon TFT. Since the light emission amount of the organic EL element is determined by the amount of current flowing through the organic EL element, when the light emission amount is controlled by the voltage applied to the driving element, the change in the threshold voltage causes a deviation in the control of the light emission amount. There's a problem.

このため、経年変化による駆動素子の閾値電圧の変化を抑制することが可能な表示装置とその製造方法が求められている。   Therefore, a display device capable of suppressing a change in threshold voltage of the drive element due to a secular change and a manufacturing method thereof are demanded.

本発明は上述した実情に鑑みてなされたものであって、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a display device and a display device manufacturing method capable of suppressing a change in threshold voltage due to aged driving of a drive element.

上記目的を達成するため、本発明の第1の観点に係る表示装置は、
基板上に形成された発光素子と、
基板上に形成され、前記発光素子に流れる電流を制御する駆動素子と、
前記駆動素子をスイッチングするスイッチング素子と、
前記駆動素子及び前記スイッチング素子を覆い、前記スイッチング素子と対向する領域に選択的に凹部が形成された絶縁膜と、
を備えることを特徴とする。
In order to achieve the above object, a display device according to the first aspect of the present invention provides:
A light emitting device formed on a substrate;
A driving element that is formed on the substrate and controls a current flowing through the light emitting element;
A switching element for switching the drive element;
An insulating film that covers the driving element and the switching element, and that has a recess selectively formed in a region facing the switching element;
It is characterized by providing.

前記絶縁膜は保護絶縁膜と隔壁とを有し、
前記隔壁を覆うように形成され、反射性を備える導電材料から形成された対向電極をさらに備えてもよい。
The insulating film has a protective insulating film and a partition,
You may further provide the counter electrode formed so that the said partition may be covered and formed from the electrically conductive material provided with reflectivity.

上記目的を達成するため、本発明の第2の観点に係る表示装置の製造方法は、
基板上に、発光素子に流れる電流を制御する駆動素子と、前記駆動素子をスイッチングするスイッチング素子とを形成する工程と、
前記駆動素子及び前記スイッチング素子上に絶縁膜を形成する工程と、
前記スイッチング素子に対応する前記絶縁膜上に選択的に凹部を形成する工程と、
を備えることを特徴とする。
In order to achieve the above object, a method for manufacturing a display device according to the second aspect of the present invention includes:
Forming a driving element for controlling a current flowing through the light emitting element and a switching element for switching the driving element on the substrate;
Forming an insulating film on the driving element and the switching element;
Selectively forming a recess on the insulating film corresponding to the switching element;
It is characterized by providing.

前記絶縁膜は保護絶縁膜と隔壁とを有し、前記隔壁は感光性材料から形成されてもよい。   The insulating film may include a protective insulating film and a partition, and the partition may be formed of a photosensitive material.

前記隔壁は、前記感光性材料を露光、現像することによって形成され、
前記凹部に対応する領域の感光性樹脂に入射される光の量と、前記凹部以外の領域の感光性樹脂に入射される光の量と、は互いに異なるようにしてもよい。
The partition is formed by exposing and developing the photosensitive material,
The amount of light incident on the photosensitive resin in the region corresponding to the recess may be different from the amount of light incident on the photosensitive resin in the region other than the recess.

本発明によれば、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the display apparatus which can suppress the change of the threshold voltage by the aging drive of a drive element, and a display apparatus can be provided.

本発明の実施形態に係る表示装置の構成例を示す平面図である。It is a top view which shows the structural example of the display apparatus which concerns on embodiment of this invention. 画素の駆動回路を示す等価回路図である。It is an equivalent circuit diagram showing a pixel drive circuit. 画素の平面図である。It is a top view of a pixel. 図3に示すIV−IV線断面図である。It is the IV-IV sectional view taken on the line shown in FIG. 本発明の実施形態に係る表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the display apparatus which concerns on embodiment of this invention. 画素への光の入射を示す図である。It is a figure which shows incidence | injection of the light to a pixel. アモルファスシリコンTFTを長時間駆動させた場合の閾値電圧の変化を示す図である。It is a figure which shows the change of the threshold voltage at the time of driving an amorphous silicon TFT for a long time. アモルファスシリコンTFTを光を長時間照射した場合の閾値電圧の変化を示す図である。It is a figure which shows the change of the threshold voltage at the time of irradiating an amorphous silicon TFT for a long time. 本発明の第2実施形態に係る表示装置の構成例を示す断面図である。It is sectional drawing which shows the structural example of the display apparatus which concerns on 2nd Embodiment of this invention. 画素への光の入射を示す図である。It is a figure which shows incidence | injection of the light to a pixel. 本発明の第2実施形態に係る表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the display apparatus which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the display apparatus which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る表示装置の画素の駆動回路を示す等価回路図である。It is an equivalent circuit diagram which shows the drive circuit of the pixel of the display apparatus which concerns on 3rd Embodiment of this invention. 画素の平面図である。It is a top view of a pixel. 図15に示すXVI−XVI線断面図である。It is XVI-XVI sectional view taken on the line shown in FIG. 本発明の第4実施形態に係る表示装置の構成例を示す断面図である。It is sectional drawing which shows the structural example of the display apparatus which concerns on 4th Embodiment of this invention. 画素の回路構成及び駆動原理が示された等価回路図であり、(a)図には選択期間の電流の流れが示されており、(b)図には非選択期間の電流の流れが示されている。2 is an equivalent circuit diagram illustrating a circuit configuration and a driving principle of a pixel, in which (a) a diagram shows a current flow during a selection period, and (b) a diagram shows a current flow during a non-selection period. Has been. 動作が示されたタイミングチャート図である。It is a timing chart figure in which operation was shown.

本発明の各実施形態に係る表示装置及び表示装置の製造方法について図を用いて説明する。本実施形態では、ボトムエミッション型の有機EL(electroluminescence)素子を用いたアクティブ駆動方式の表示装置を中心に挙げて説明する。   A display device and a method for manufacturing the display device according to each embodiment of the present invention will be described with reference to the drawings. In this embodiment, an active drive type display device using a bottom emission type organic EL (electroluminescence) element will be mainly described.

(第1実施形態)
本発明の第1実施形態にかかる表示装置及び表示装置の製造方法について図を用いて説明する。
(First embodiment)
A display device and a method for manufacturing the display device according to the first embodiment of the present invention will be described with reference to the drawings.

図1は本発明の実施形態にかかる表示装置の構成例を示す図である。また、図2は画素の駆動回路の等価回路図である。図3は、画素30の平面図であり、図4は図3に示すIV−IV線断面図である。   FIG. 1 is a diagram illustrating a configuration example of a display device according to an embodiment of the present invention. FIG. 2 is an equivalent circuit diagram of a pixel driving circuit. 3 is a plan view of the pixel 30, and FIG. 4 is a cross-sectional view taken along line IV-IV shown in FIG.

表示装置10では、画素基板31上にそれぞれ赤(R)、緑(G)、青(B)の3色に発する3つの画素30を一組として、この組が行方向(図1の左右方向)に繰り返し複数配列されるとともに、列方向(図1の上下方向)に同一色の画素が複数配列されている。RGBの各色を発する画素がマトリクス状に配列される。また、各画素30はRGBそれぞれの光を発する有機EL素子21と、有機EL素子をアクティブ動作させる画素回路DSとを備える。   In the display device 10, a set of three pixels 30 that emit three colors of red (R), green (G), and blue (B) on the pixel substrate 31, respectively, is set in the row direction (the horizontal direction in FIG. 1). ) Repeatedly and a plurality of pixels of the same color are arranged in the column direction (vertical direction in FIG. 1). Pixels that emit RGB colors are arranged in a matrix. Each pixel 30 includes an organic EL element 21 that emits RGB light and a pixel circuit DS that actively operates the organic EL element.

画素回路DSは、第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13、キャパシタCs、有機EL素子21と、を備える。第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13は、それぞれアモルファスシリコンを有する半導体層を備える逆スタガ型のnチャネル型TFT(Thin Film Transistor)である。   The pixel circuit DS includes a first selection transistor Tr11, a second selection transistor Tr12, a light emission drive transistor Tr13, a capacitor Cs, and an organic EL element 21. The first selection transistor Tr11, the second selection transistor Tr12, and the light emission drive transistor Tr13 are inverted staggered n-channel TFTs (Thin Film Transistors) each including a semiconductor layer having amorphous silicon.

それぞれ所定行に配列された複数の画素回路DSに接続された複数のアノードラインLaと、例えば接地電位等の電圧Vssが印加され、全ての画素に対して単一の電極層により形成されたカソードである対向電極40と、それぞれ所定列に配列された複数の画素回路に接続されたデータラインLdと、それぞれ所定行に配列された複数の画素回路のトランジスタTr11を選択する複数の走査ラインLsと、が形成されている。   A plurality of anode lines La connected to a plurality of pixel circuits DS arranged in a predetermined row, and a cathode formed by a single electrode layer for all pixels, for example, a voltage Vss such as a ground potential is applied. A counter electrode 40, data lines Ld connected to a plurality of pixel circuits arranged in a predetermined column, and a plurality of scanning lines Ls for selecting transistors Tr11 of the pixel circuits arranged in a predetermined row, respectively. , Is formed.

図2及び図3に示すように、第1選択トランジスタTr11のゲート電極11gは走査ラインLsに接続されており、第1選択トランジスタTr11のドレイン電極11dはアノードラインLaに接続されている。コンタクト部44においてキャパシタ電極Cs1及び発光駆動トランジスタTr13のゲート電極13gが互いに接続されている。また、第1選択トランジスタTr11のソース電極11sは、コンタクト部43を介してキャパシタ電極Cs1と接続され、更にキャパシタ電極Cs1を介して発光駆動トランジスタTr13のゲート電極13gと接続される。なお、コンタクト部41〜43は、異なる層に形成された電極、配線等を上下に導通させるものであり、例えば絶縁膜32に厚さ方向に開口された開口部であり、この開口部で、第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13のゲート電極を形成するゲート導電層をパターニングしてなる下部接続部と、第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13のソース−ドレイン電極を形成するソース−ドレイン導電層をパターニングしてなる上部接続部とが接続されている。   As shown in FIGS. 2 and 3, the gate electrode 11g of the first selection transistor Tr11 is connected to the scanning line Ls, and the drain electrode 11d of the first selection transistor Tr11 is connected to the anode line La. In the contact portion 44, the capacitor electrode Cs1 and the gate electrode 13g of the light emission drive transistor Tr13 are connected to each other. The source electrode 11s of the first selection transistor Tr11 is connected to the capacitor electrode Cs1 through the contact portion 43, and is further connected to the gate electrode 13g of the light emission drive transistor Tr13 through the capacitor electrode Cs1. Note that the contact portions 41 to 43 electrically connect electrodes, wirings, and the like formed in different layers in the vertical direction. For example, the contact portions 41 to 43 are openings formed in the insulating film 32 in the thickness direction. A lower connection portion formed by patterning a gate conductive layer forming a gate electrode of the first selection transistor Tr11, the second selection transistor Tr12, and the light emission drive transistor Tr13, and the first selection transistor Tr11, the second selection transistor Tr12, and the light emission drive transistor An upper connection portion formed by patterning the source-drain conductive layer forming the source-drain electrode of Tr13 is connected.

また、第2選択トランジスタTr12のドレイン電極12dは、画素電極34を介して発光駆動トランジスタTr13のソース電極13sに接続されており、ソース電極12sは、コンタクト部41を介してデータラインLdに接続される。また、第2選択トランジスタTr12のゲート電極12gは、コンタクト部42を介して走査ラインLsと接続される。   The drain electrode 12d of the second selection transistor Tr12 is connected to the source electrode 13s of the light emission drive transistor Tr13 via the pixel electrode 34, and the source electrode 12s is connected to the data line Ld via the contact portion 41. The Further, the gate electrode 12g of the second selection transistor Tr12 is connected to the scanning line Ls via the contact portion.

発光駆動トランジスタTr13のドレイン電極13dはアノードラインLaに接続されており、発光駆動トランジスタTr13のゲート電極13gは、キャパシタ電極Cs1を介して第1選択トランジスタTr11のソース電極11sに接続されている。また、発光駆動トランジスタTr13のソース電極13sは、画素電極34に接続されている。
キャパシタCsは、キャパシタ電極Cs1と、画素電極34と、キャパシタ電極Cs1と画素電極34との間に介在する絶縁膜32によって構成される。
The drain electrode 13d of the light emission drive transistor Tr13 is connected to the anode line La, and the gate electrode 13g of the light emission drive transistor Tr13 is connected to the source electrode 11s of the first selection transistor Tr11 via the capacitor electrode Cs1. Further, the source electrode 13 s of the light emission drive transistor Tr 13 is connected to the pixel electrode 34.
The capacitor Cs includes a capacitor electrode Cs1, a pixel electrode 34, and an insulating film 32 interposed between the capacitor electrode Cs1 and the pixel electrode 34.

選択期間中の各画素30の書き込み動作では、走査ドライバ(図示せず)によって、各走査ラインLsに走査信号が順次出力され、各走査線ラインが順次選択される。選択する走査ラインLsにはオンレベル(ハイレベル)のVon電圧(接地電位より十分高い)が供給され、選択しない走査ラインLsにはローレベルのVoff電圧(接地電位より低い)が供給される。これにより、選択された走査ラインLsに接続された第1選択トランジスタTr11と、第2選択トランジスタTr12と、がオン状態となる。   In the writing operation of each pixel 30 during the selection period, a scanning signal is sequentially output to each scanning line Ls by a scanning driver (not shown), and each scanning line line is sequentially selected. An on-level (high level) Von voltage (which is sufficiently higher than the ground potential) is supplied to the scanning line Ls to be selected, and a low-level Voff voltage (lower than the ground potential) is supplied to the scanning line Ls which is not selected. As a result, the first selection transistor Tr11 and the second selection transistor Tr12 connected to the selected scanning line Ls are turned on.

選択期間中、電源ドライバ(図示せず)は、コントローラ(図示せず)から出力される制御信号に応じて各アノードライン(電源ライン)Laに順次電圧を出力する。各選択トランジスタを選択している選択期間はローレベルの第一電源電圧、例えばカソード電位Vssと同電位もしくはより低い電圧を印加する。また、選択期間後の非選択期間(発光期間)には電源ドライバは第一電源電圧より高電位のハイレベルの第二電源電圧をアノードラインLaに印加する。   During the selection period, a power supply driver (not shown) sequentially outputs a voltage to each anode line (power supply line) La in accordance with a control signal output from a controller (not shown). During the selection period in which each selection transistor is selected, a low-level first power supply voltage, for example, a voltage equal to or lower than the cathode potential Vss is applied. Further, in the non-selection period (light emission period) after the selection period, the power supply driver applies a high-level second power supply voltage having a higher potential than the first power supply voltage to the anode line La.

選択期間には、データドライバ(図示せず)によって、有機EL素子21の発光の階調に対応する階調信号がデータラインLdに供給される。この階調信号にしたがって設定された、発光駆動トランジスタTr13のゲート電極13gとソース電極13sとの間の書込み電圧は、キャパシタCsによって保持され、非選択期間において、書込み電圧の電圧値に応じた階調電流が有機EL素子21に流れ、所望の階調に発光する。   During the selection period, a data driver (not shown) supplies a gradation signal corresponding to the gradation of light emission of the organic EL element 21 to the data line Ld. The write voltage between the gate electrode 13g and the source electrode 13s of the light emission drive transistor Tr13 set in accordance with this gradation signal is held by the capacitor Cs, and the level corresponding to the voltage value of the write voltage in the non-selection period. A regulated current flows through the organic EL element 21 and emits light at a desired gradation.

この際、本実施形態のように有機EL素子21の発光の階調を設定する階調信号が、電圧値によって制御する電圧階調信号の場合、駆動ドライバであるTr13のゲート電極13g及びソース電極13s間の電圧は、電圧階調信号の電圧によって設定される。つまり、駆動ドライバであるTr13のゲート閾値電圧が経時劣化によって高電位側に変化してしまうと、データドライバがある電圧をデータラインLdに印加した際に駆動ドライバであるTr13のドレイン電極13d−ソース電極13sを流れる電流が減少する方向に変化し、有機EL素子21を所望の階調で発光させることが困難となる。従って、発光駆動トランジスタTr13の閾値電圧は初期値と大きく異ならないことが望ましい。   At this time, when the gradation signal for setting the light emission gradation of the organic EL element 21 is a voltage gradation signal controlled by a voltage value as in the present embodiment, the gate electrode 13g and the source electrode of the Tr 13 that is a drive driver. The voltage between 13s is set by the voltage of the voltage gradation signal. That is, if the gate threshold voltage of the drive driver Tr13 changes to the high potential side due to deterioration over time, the drain electrode 13d-source of the drive driver Tr13 when the data driver applies a voltage to the data line Ld. The current flowing through the electrode 13s changes in a decreasing direction, making it difficult to cause the organic EL element 21 to emit light at a desired gradation. Therefore, it is desirable that the threshold voltage of the light emission drive transistor Tr13 is not significantly different from the initial value.

次に、有機EL素子21は、画素電極34と、正孔注入層36と、インターレイヤ37と、発光層38と、対向電極40と、を備える。正孔注入層36と、インターレイヤ37と、発光層38とが、電子や正孔がキャリアとなって輸送されるキャリア輸送層となる。キャリア輸送層は、列方向に配列された層間絶縁膜35及び隔壁39の間に配置されている。層間絶縁膜35は、例えば、窒化シリコン又は酸化シリコン等のように、有機EL素子21の発する光に対して透明な部材で形成されている。   Next, the organic EL element 21 includes a pixel electrode 34, a hole injection layer 36, an interlayer 37, a light emitting layer 38, and a counter electrode 40. The hole injection layer 36, the interlayer 37, and the light emitting layer 38 serve as a carrier transport layer in which electrons and holes are transported as carriers. The carrier transport layer is disposed between the interlayer insulating film 35 and the partition 39 arranged in the column direction. The interlayer insulating film 35 is formed of a member that is transparent to the light emitted from the organic EL element 21, such as silicon nitride or silicon oxide.

第1選択トランジスタTr11の半導体層、第2選択トランジスタTr12の半導体層121のそれぞれに、発光層38等からの光が入射されること防止するための遮光膜33が、それぞれ第1選択トランジスタTr11、第2選択トランジスタTr12の上方に設けられている。また発光駆動トランジスタTr13には、遮光膜が設けられていないため、発光駆動トランジスタTr13の半導体層131には、発光層38等からの光が入射されやすい構造になっている。   A light shielding film 33 for preventing light from the light emitting layer 38 and the like from entering the semiconductor layer of the first selection transistor Tr11 and the semiconductor layer 121 of the second selection transistor Tr12, respectively, It is provided above the second selection transistor Tr12. Since the light-emitting drive transistor Tr13 is not provided with a light-shielding film, light from the light-emitting layer 38 or the like is easily incident on the semiconductor layer 131 of the light-emitting drive transistor Tr13.

各画素の画素基板31上には、ゲート導電層をパターニングしてなる第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13のゲート電極11g,12g,13gが形成されている。更に、各画素の画素基板31上には、キャパシタCsの一方の電極Cs1が形成され、各画素に隣接した画素基板31上には、ゲート導電層をパターニングしてなり、列方向に沿って延びるデータラインLdが形成されており、更にこれらを覆うように、ゲート絶縁膜やキャパシタの誘電体として機能する絶縁膜32が形成される。   On the pixel substrate 31 of each pixel, gate electrodes 11g, 12g, and 13g of a first selection transistor Tr11, a second selection transistor Tr12, and a light emission driving transistor Tr13 formed by patterning a gate conductive layer are formed. Further, one electrode Cs1 of the capacitor Cs is formed on the pixel substrate 31 of each pixel, and a gate conductive layer is patterned on the pixel substrate 31 adjacent to each pixel and extends along the column direction. A data line Ld is formed, and an insulating film 32 that functions as a gate insulating film and a dielectric of the capacitor is further formed so as to cover them.

有機EL素子21が画素基板31側から表示光を出射するボトムエミッション型である場合、キャパシタ電極Cs1及び画素電極34はITO等の透明電極となり、コンタクト部44において発光駆動トランジスタTr13のゲート電極13gがキャパシタ電極Cs1と重なるように形成されている。また有機EL素子21が対向電極40側から表示光を出射するトップエミッション型である場合、対向電極40はITO等の透明電極となるが、キャパシタ電極Cs1は透明である必要がないので、キャパシタ電極Cs1はゲート導電層をパターニングすることによって発光駆動トランジスタTr13のゲート電極13gと一括して且つ一体的に形成することができる。ゲート導電層は、フォトリソグラフィによって一括してパターニングすることができるので、トップエミッション型であれば、これらの部材の製造工程を簡略化することができる。   When the organic EL element 21 is a bottom emission type that emits display light from the pixel substrate 31 side, the capacitor electrode Cs1 and the pixel electrode 34 are transparent electrodes such as ITO, and the gate electrode 13g of the light emission driving transistor Tr13 is formed in the contact portion 44. It is formed so as to overlap with the capacitor electrode Cs1. When the organic EL element 21 is a top emission type that emits display light from the counter electrode 40 side, the counter electrode 40 is a transparent electrode such as ITO, but the capacitor electrode Cs1 does not need to be transparent. Cs1 can be formed together and integrally with the gate electrode 13g of the light emission drive transistor Tr13 by patterning the gate conductive layer. Since the gate conductive layer can be patterned at once by photolithography, if it is a top emission type, the manufacturing process of these members can be simplified.

絶縁膜32は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインLdと、ゲート電極12g,13gと、キャパシタ電極Cs1と、を覆うように画素基板31上に形成される。   The insulating film 32 is formed of an insulating material such as a silicon oxide film or a silicon nitride film, and is formed on the pixel substrate 31 so as to cover the data line Ld, the gate electrodes 12g and 13g, and the capacitor electrode Cs1. The

第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13は、それぞれnチャネル型の薄膜トランジスタ(TFT;Thin Film Transistor)である。それぞれのトランジスタは図4に示すように画素基板31上に形成される。図4に示すように、第2選択トランジスタTr12は、半導体層121と、保護絶縁膜122と、ドレイン電極12dと、ソース電極12sと、オーミックコンタクト層124,125と、ゲート電極12gと、を備える。また、発光駆動トランジスタTr13は、半導体層131と、保護絶縁膜132と、ドレイン電極13dと、ソース電極13sと、オーミックコンタクト層134,135と、ゲート電極13gと、を備える。なお、図示は省略しているが、第1選択トランジスタTr11も第2選択トランジスタTr12と同様の構成となっている。図3及び図4に示すように、層間絶縁膜35上の第1選択トランジスタTr11と、第2選択トランジスタTr12とに対向する領域には、不透明の遮光膜33が形成されている。保護絶縁膜122,132及び第1選択トランジスタTr11の保護絶縁膜は、例えば、窒化シリコン又は酸化シリコン等のように、有機EL素子21の発する光に対して透明な部材で形成されている。   The first selection transistor Tr11, the second selection transistor Tr12, and the light emission drive transistor Tr13 are each an n-channel thin film transistor (TFT). Each transistor is formed on the pixel substrate 31 as shown in FIG. As shown in FIG. 4, the second selection transistor Tr12 includes a semiconductor layer 121, a protective insulating film 122, a drain electrode 12d, a source electrode 12s, ohmic contact layers 124 and 125, and a gate electrode 12g. . The light emission drive transistor Tr13 includes a semiconductor layer 131, a protective insulating film 132, a drain electrode 13d, a source electrode 13s, ohmic contact layers 134 and 135, and a gate electrode 13g. Although not shown, the first selection transistor Tr11 has the same configuration as the second selection transistor Tr12. As shown in FIGS. 3 and 4, an opaque light shielding film 33 is formed in a region on the interlayer insulating film 35 facing the first selection transistor Tr11 and the second selection transistor Tr12. The protective insulating films 122 and 132 and the protective insulating film of the first selection transistor Tr11 are formed of a member that is transparent to the light emitted from the organic EL element 21, such as silicon nitride or silicon oxide.

各トランジスタTr11,Tr12,Tr13において、ゲート電極は、例えば、例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlNdTi合金膜、MoNb合金膜等からなる不透明なゲート導電層から形成される。ゲート導電層によって形成された第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13のゲート電極11g,12g,13gは、有機EL素子21の発する光に対して不透明であるので、第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13の下側から各半導体層に向かって進入してくる光を遮光することができる。また、ドレイン電極、ソース電極はそれぞれ例えばアルミニウム−チタン(AlTi)/Cr、AlNdTi/CrまたはCr等のソース−ドレイン導電層から形成されている。ソース−ドレイン導電層によって形成された、第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13のソース電極11s,12s,13s及びドレイン電極11d,12d,13dは、有機EL素子21の発する光に対して不透明であるので、これらの上方から進入する光を直下に入射することを防止できるが、ソース電極11s及びドレイン電極11d間、ソース電極12s及びドレイン電極12d間、及びソース電極13s及びドレイン電極13d間には、それぞれ透明な保護絶縁膜や層間絶縁膜35が形成されているだけなので、上方から第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13の半導体層の半導体層のチャネルが形成される領域に入射されてしまう構造になっている。また、ドレイン電極及びソース電極と半導体層との間にはそれぞれ低抵抗性接触のため、オーミックコンタクト層が形成される。   In each of the transistors Tr11, Tr12, Tr13, the gate electrode is an opaque gate conductive made of, for example, a Mo film, Cr film, Al film, Cr / Al laminated film, AlTi alloy film or AlNdTi alloy film, MoNb alloy film, etc. Formed from layers. Since the first selection transistor Tr11, the second selection transistor Tr12, and the gate electrodes 11g, 12g, and 13g of the light emission drive transistor Tr13 formed by the gate conductive layer are opaque to the light emitted from the organic EL element 21, Light entering from the lower side of the selection transistor Tr11, the second selection transistor Tr12, and the light emission drive transistor Tr13 toward each semiconductor layer can be shielded. The drain electrode and the source electrode are each formed of a source-drain conductive layer such as aluminum-titanium (AlTi) / Cr, AlNdTi / Cr, or Cr. The source electrodes 11s, 12s, 13s and the drain electrodes 11d, 12d, 13d of the first selection transistor Tr11, the second selection transistor Tr12, and the light emission drive transistor Tr13 formed by the source-drain conductive layer are emitted from the organic EL element 21. Since it is opaque to light, it can be prevented that light entering from above is incident directly below, but between the source electrode 11s and the drain electrode 11d, between the source electrode 12s and the drain electrode 12d, and between the source electrode 13s and Since only a transparent protective insulating film and an interlayer insulating film 35 are formed between the drain electrodes 13d, the semiconductor layers of the semiconductor layers of the first selection transistor Tr11, the second selection transistor Tr12, and the light emission drive transistor Tr13 from above. In the region where the channel is formed It has become Isa is to become structure. In addition, an ohmic contact layer is formed between the drain electrode and the source electrode and the semiconductor layer for low resistance contact.

画素電極(アノード電極)34は、透光性を備える導電材料、例えばITO(Indium Tin Oxide)、ZnO等から構成される。各画素電極34は隣接する他の画素30の画素電極34と層間絶縁膜35によって絶縁されている。   The pixel electrode (anode electrode) 34 is made of a conductive material having translucency, such as ITO (Indium Tin Oxide), ZnO, or the like. Each pixel electrode 34 is insulated from the pixel electrode 34 of another adjacent pixel 30 by an interlayer insulating film 35.

層間絶縁膜35は、画素電極34間に形成され、隣接する画素電極34間を絶縁する。また、層間絶縁膜35はトランジスタTr11,Tr12,Tr13、走査ラインLs、アノードラインLa等を覆うように形成される。層間絶縁膜35及び絶縁膜42には平面形状が略方形の開口部35aが形成されており、この開口部35aによって画素30の発光領域が画される。更に隔壁39には列方向(図7の上下方向)に延びる溝状の開口部39bが複数の画素30にわたって形成されている。遮光膜33は層間絶縁膜35と隔壁39との間に形成されている。   The interlayer insulating film 35 is formed between the pixel electrodes 34 and insulates between adjacent pixel electrodes 34. The interlayer insulating film 35 is formed so as to cover the transistors Tr11, Tr12, Tr13, the scanning line Ls, the anode line La, and the like. The interlayer insulating film 35 and the insulating film 42 have an opening 35a having a substantially square planar shape, and the light emitting region of the pixel 30 is defined by the opening 35a. Further, a groove-like opening 39 b extending in the column direction (vertical direction in FIG. 7) is formed in the partition wall 39 across the plurality of pixels 30. The light shielding film 33 is formed between the interlayer insulating film 35 and the partition wall 39.

遮光膜33は、層間絶縁膜35上に形成されており、有機EL素子21から発せられる光や、表示装置10の外部から入射される外光が、第1選択トランジスタTr11、第2選択トランジスタTr12のそれぞれの半導体層のチャネルが形成される領域に入ることを抑制する。このため、遮光膜33は所定の遮光性能を有する材料から形成され、例えば酸化クロム(III)、コバルト−鉄−クロム酸化物、アモルファスシリコン等の少なくともいずれかから形成される。   The light shielding film 33 is formed on the interlayer insulating film 35, and light emitted from the organic EL element 21 and external light incident from the outside of the display device 10 are used as the first selection transistor Tr11 and the second selection transistor Tr12. Each of the semiconductor layers is prevented from entering a region where a channel is formed. For this reason, the light shielding film 33 is made of a material having a predetermined light shielding performance, and is made of, for example, at least one of chromium (III) oxide, cobalt-iron-chromium oxide, amorphous silicon, and the like.

なお、本実施形態では図3に示すように、遮光膜33はスイッチング動作を行う第1選択トランジスタTr11、第2選択トランジスタTr12上のみに形成され、駆動トランジスタTr13上には遮光膜は形成されていない。特にアモルファスシリコンを用いたTFTでは、詳細に後述するように駆動時間の増加に伴いゲート閾値電圧がプラス側にシフトする作用が生じる。しかし、光を照射した状況でアモルファスシリコンTFTを連続駆動させると、閾値電圧はマイナス側にシフトする作用が生じる。この現象を利用し、閾値電圧の変化による影響を大きく受ける発光駆動トランジスタTr13には光が入り込むようにし、経年駆動による閾値電圧のプラス方向へのシフト分を、光によってマイナス方向へシフト分で相殺させることにより、閾値電圧を初期状態に近い状態を維持することができる。また、スイッチング動作を行うトランジスタTr11、Tr12では光の照射によってリーク電流が発生し、これにより発光の制御が不安定化するため、光は入らない方が好ましい。更にトランジスタの大きさが、Tr13と比較して小さいため経年駆動による閾値電圧の変化の影響が、Tr13と比較して小さい。このため、本実施形態ではスイッチング動作を行うTr11,Tr12のみに遮光膜を形成している。   In this embodiment, as shown in FIG. 3, the light shielding film 33 is formed only on the first selection transistor Tr11 and the second selection transistor Tr12 that perform the switching operation, and the light shielding film is formed on the drive transistor Tr13. Absent. In particular, a TFT using amorphous silicon has an effect that the gate threshold voltage shifts to the plus side as the driving time increases, as will be described in detail later. However, when the amorphous silicon TFT is continuously driven in the light irradiation state, the threshold voltage is shifted to the minus side. By utilizing this phenomenon, light enters the light emitting drive transistor Tr13 that is greatly affected by the change in threshold voltage, and the shift in the positive direction of the threshold voltage due to aging is offset by the shift in the negative direction by light. By doing so, it is possible to maintain the threshold voltage close to the initial state. In addition, in the transistors Tr11 and Tr12 that perform the switching operation, a leakage current is generated by light irradiation, which makes light emission control unstable, so that it is preferable that light does not enter. Further, since the size of the transistor is smaller than that of Tr13, the influence of the change in threshold voltage due to aging is smaller than that of Tr13. For this reason, in this embodiment, the light shielding film is formed only on Tr11 and Tr12 that perform the switching operation.

隔壁39は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、遮光膜33及び層間絶縁膜35上に形成される。隔壁39は、図3に示すようにストライプ状に形成されており、開口部39bを備える。隔壁39は、製造工程中、画素電極34上に形成されるR(赤)の画素30の発光層38となる材料を含有液、G(緑)の画素30の発光層38となる材料を含有液、B(青)の画素30の発光層38となる材料を含有液が、行方向に隣接する互いに異なる色を発する画素30に流出しないように仕切っており、発光層38の混色を防止する。なお、隔壁39の平面形状は、これに限られず格子状であってもよい。   The partition wall 39 is formed by curing an insulating material, for example, a photosensitive resin such as polyimide, and is formed on the light shielding film 33 and the interlayer insulating film 35. The partition 39 is formed in a stripe shape as shown in FIG. 3, and includes an opening 39b. The partition wall 39 contains a material that becomes the light emitting layer 38 of the R (red) pixel 30 formed on the pixel electrode 34 and a material that becomes the light emitting layer 38 of the G (green) pixel 30 during the manufacturing process. The liquid, the material containing the material for the light emitting layer 38 of the B (blue) pixel 30 is partitioned so that the liquid does not flow out to the pixels 30 emitting different colors adjacent to each other in the row direction, thereby preventing color mixing of the light emitting layer 38. . The planar shape of the partition wall 39 is not limited to this and may be a lattice shape.

正孔注入層36は、画素電極34上に形成され、発光層38に正孔を供給する機能を有する。正孔注入層36は正孔(ホール)注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン(PEDOT)とドーパントであるポリスチレンスルホン酸(PSS)を水系溶媒に分散させた分散液であるPEDOT/PSS水溶液を用いる。   The hole injection layer 36 is formed on the pixel electrode 34 and has a function of supplying holes to the light emitting layer 38. The hole injection layer 36 is made of an organic polymer material that can inject and transport holes. As an organic compound-containing liquid containing an organic polymer hole injection / transport material, for example, polyethylenedioxythiophene (PEDOT) which is a conductive polymer and polystyrene sulfonic acid (PSS) which is a dopant are dispersed in an aqueous solvent. A PEDOT / PSS aqueous solution that is a dispersion is used.

インターレイヤ37は正孔注入層36上に形成される。インターレイヤ37は、正孔注入層36の正孔注入性を抑制して発光層38内において電子と正孔とを再結合させやすくする機能を有し、発光層38の発光効率を高めるために設けられている。   The interlayer 37 is formed on the hole injection layer 36. The interlayer 37 has a function of suppressing the hole injection property of the hole injection layer 36 to facilitate recombination of electrons and holes in the light emitting layer 38, in order to increase the light emission efficiency of the light emitting layer 38. Is provided.

発光層38は、インターレイヤ37上に形成されている。発光層38は、アノード電極とカソード電極との間に電圧を印加することにより光を発生する機能を有する。発光層38は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤(R)、緑(G)、青(B)色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解(又は分散)した溶液(分散液)をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成する。   The light emitting layer 38 is formed on the interlayer 37. The light emitting layer 38 has a function of generating light by applying a voltage between the anode electrode and the cathode electrode. The light emitting layer 38 is a known polymer light emitting material capable of emitting fluorescence or phosphorescence, for example, red (R) or green (G) containing a conjugated double bond polymer such as polyparaphenylene vinylene or polyfluorene. And a blue (B) light emitting material. In addition, these luminescent materials are appropriately coated with a solution (dispersion) dissolved (or dispersed) in an aqueous solvent or an organic solvent such as tetralin, tetramethylbenzene, mesitylene, and xylene by a nozzle coating method, an inkjet method, or the like. It is formed by volatilizing.

また、対向電極(カソード電極)40は、ボトムエミッション型の場合、発光層38側に設けられ、導電材料、例えばLi,Mg,Ca,Ba等の仕事関数の低い材料からなる層と、Al等の光反射性導電層を有する積層構造であり、トップエミッション型の場合、発光層38側に設けられ、10nm程度の膜厚の極薄い例えばLi,Mg,Ca,Ba等の仕事関数の低い材料からなる光透過性低仕事関数層と、100nm〜200nm程度の膜厚のITO等の光反射性導電層を有する透明積層構造である。本実施形態では、対向電極40は複数の画素30に跨って形成される単一の電極層から構成され、例えば接地電位である共通電圧Vssが印加されている。   Further, in the case of the bottom emission type, the counter electrode (cathode electrode) 40 is provided on the light emitting layer 38 side, a layer made of a conductive material, for example, a material having a low work function such as Li, Mg, Ca, Ba, Al, etc. In the case of a top emission type, a material having a low work function, such as Li, Mg, Ca, Ba, etc. And a transparent laminated structure having a light-reflective conductive layer made of ITO or the like having a thickness of about 100 nm to 200 nm. In the present embodiment, the counter electrode 40 is composed of a single electrode layer formed across a plurality of pixels 30, and for example, a common voltage Vss that is a ground potential is applied.

図18(a)、図18(b)は、画素30の駆動を示す等価回路図である。
次に、上述のように構成されているi行目の画素30の動作及び表示装置10の動作について、図19のタイミングチャートを用いて説明する。図19において、TSEの期間が選択期間であり、TNSEの期間が非選択期間であり、TSCの期間が一走査期間である。なお、TSC=TSE+TNSEとなっている。
FIGS. 18A and 18B are equivalent circuit diagrams illustrating driving of the pixels 30. FIG.
Next, the operation of the pixel 30 in the i-th row configured as described above and the operation of the display device 10 will be described with reference to the timing chart of FIG. 19, a period of T SE is the selection period, a period of T NSE is a non-selection period, a period of T SC is one scanning period. Note that T SC = T SE + T NSE .

制御回路から出力される制御信号群に従って走査ドライバは、1行目の走査ラインLsからm行目の走査ラインLs(mは2以上の自然数)へと順次ハイレベル(オンレベルON)のパルスを出力する。また、制御回路から出力される制御信号群に従って電源ドライバは、1行目のアノードラインLaからm行目のアノードラインLaへと順次ローレベルLのパルスを出力する。   In accordance with the control signal group output from the control circuit, the scanning driver sequentially applies high level (on level ON) pulses from the first scanning line Ls to the mth scanning line Ls (m is a natural number of 2 or more). Output. Further, the power supply driver sequentially outputs low level L pulses from the first row of anode lines La to the mth row of anode lines La in accordance with a control signal group output from the control circuit.

ここで、図19に示すように、各行では、走査ラインLsのオンレベルONのパルスが出力されるタイミングは、アノードラインLaのローレベルLのパルスが出力タイミングに同期しており、走査ラインLsのオンレベルONのパルスとアノードラインLaのローレベルLのパルスの時間的長さはほぼ同じである。走査ラインLsのオンレベルONのパルス及びアノードラインLaのローレベルLのパルスが出力されている期間が、その行の選択期間TSEである。また、各行の選択期間TSE中にデータドライバが、制御回路から出力される制御信号群に従って全列のデータラインLdにシンク電流(つまり、データドライバに向かった電流)を発生する。ここで、データドライバは、制御回路が受けた画像データに従った電流値で各列のj列目のデータラインLdにシンク電流を流す。 Here, as shown in FIG. 19, in each row, the timing at which the ON level ON pulse of the scanning line Ls is output is synchronized with the output timing of the low level L pulse of the anode line La, and the scanning line Ls. The time lengths of the ON level ON pulse and the low level L pulse of the anode line La are substantially the same. The period during which the ON level ON pulse of the scanning line Ls and the low level L pulse of the anode line La are output is the selection period TSE of the row. Further, each row of the selection period T SE data driver during the in accordance with the control signal group which is outputted from the control circuit all the columns of the data line Ld to the sink current (i.e., current toward the data driver) generates. Here, the data driver causes a sink current to flow through the data line Ld of the j-th column of each column with a current value according to the image data received by the control circuit.

各画素30の電流の流れ及び電圧の印加について詳細に説明する。i行目の選択期間TSEの開始時刻t1では、走査ドライバからi行目の走査ラインLsにハイレベル(オンレベルON)のパルスが出力されだして、時刻t1〜時刻t2の選択期間TSEの間i行目の走査ラインLsには第1選択トランジスタTr11及び第2選択トランジスタTr12がオン状態となるようなレベルの走査信号電圧がi行目の走査ラインLsに印加される。更に、i行目の選択期間TSEの開始時刻t1では、電源ドライバからi行目のアノードラインLaにローレベルLのパルス信号が出力されだして、選択期間TSEの間アノードラインLaには基準電位Vssと等電位或いはそれより低い電源信号電圧が印加される。更に、選択期間TSEに、データドライバは、制御回路が受けた画像データに従って、所定電流値のシンク電流を流す。 The current flow and voltage application of each pixel 30 will be described in detail. At the start time t 1 of the i-th selection period T SE , a high level (on level ON) pulse is output from the scan driver to the i-th scan line Ls, and the time t 1 to time t 2 are selected. the scan line Ls between the i-th row of the period T SE is applied to the first selection level scanning signal voltage at which the transistor Tr11 and the second selection transistor Tr12 is turned on is the i-th row of scan lines Ls. Furthermore, at the start time t 1 of the selection period T SE of the i-th row, a low level L pulse signal is output from the power supply driver to the anode line La of the i-th row, and then to the anode line La during the selection period T SE. A power supply signal voltage equal to or lower than the reference potential Vss is applied. Further, during the selection period TSE , the data driver passes a sink current having a predetermined current value in accordance with the image data received by the control circuit.

このため、選択期間TSEでは、第1選択トランジスタTr11はオンして、ドレインからソースに電流が流れ、発光駆動トランジスタTr13のゲート及びコンデンサ13の一端に電圧が印加されて、発光駆動トランジスタTr13がオンする。更に、選択期間TSEでは、第2選択トランジスタTr12がオンして、電圧値が電源信号電圧V以下で且つ基準電圧Vss以下のデータドライバによる電流制御のためのシンク電流が各列のデータラインLdに流れるので、発光駆動トランジスタTr13のソース電極13sの電位がドレイン電極13dの電位より低くなる。 Therefore, in the selection period T SE, the first selection transistor Tr11 is turned on, a current flows from the drain to the source, light emission driving voltage to one end of the gate and the capacitor 13 of the transistor Tr13 is applied, the light emission drive transistor Tr13 Turn on. Further, in the selection period T SE , the second selection transistor Tr12 is turned on, and the sink current for current control by the data driver whose voltage value is lower than the power supply signal voltage V and lower than the reference voltage Vss is the data line Ld of each column. Therefore, the potential of the source electrode 13s of the light emission drive transistor Tr13 becomes lower than the potential of the drain electrode 13d.

発光駆動トランジスタTr13のゲート電極13gの電位はドレイン電極13dの電位と等しいので、発光駆動トランジスタTr13のゲート−ソース間に電位差が生じ、データラインLdには、それぞれデータドライバで指定された電圧に従った電流値(つまり、画像データに従った電流値)のシンク電流Iが矢印Kに示す方向に流れる。なお、選択期間TSEでは、アノードラインLaの電源信号電圧が基準電圧H以下であるため、有機EL素子21のアノードの電位はカソードの電位より低くなり、有機EL素子21には逆バイアス電圧が印加されていることになる。そのため、有機EL素子21にはアノードラインLaからの電流が流れない。 Since the potential of the gate electrode 13g of the light emission drive transistor Tr13 is equal to the potential of the drain electrode 13d, a potential difference is generated between the gate and the source of the light emission drive transistor Tr13, and the data line Ld follows the voltage specified by the data driver. The sink current I having the current value (that is, the current value according to the image data) flows in the direction indicated by the arrow K. Note that, during the selection period T SE , the power supply signal voltage of the anode line La is equal to or lower than the reference voltage H. Therefore, the anode potential of the organic EL element 21 is lower than the cathode potential, and the organic EL element 21 has a reverse bias voltage. It will be applied. Therefore, the current from the anode line La does not flow through the organic EL element 21.

このとき各画素30のコンデンサ13の両端は、データドライバにより制御された階調信号に基づいて発光駆動トランジスタTr13のドレイン13d−ソース電極13sを流れる電流の電流値に従った電圧になる。すなわち、各画素30のコンデンサ13には、各画素30の発光駆動トランジスタTr13にそれぞれ階調信号にしたがった電流Iを流れさせるような各発光駆動トランジスタTr13のゲート−ソース間の電位差を生じさせる電荷がチャージされる。   At this time, both ends of the capacitor 13 of each pixel 30 become a voltage according to the current value of the current flowing through the drain 13d-source electrode 13s of the light emission driving transistor Tr13 based on the gradation signal controlled by the data driver. That is, the charge that causes a potential difference between the gate and the source of each light emission drive transistor Tr13 that causes the current I according to the gradation signal to flow through the light emission drive transistor Tr13 of each pixel 30 to the capacitor 13 of each pixel 30. Is charged.

ここで、発光駆動トランジスタTr13からj列目のデータラインLdまでの配線等の任意の点での電位は、第2選択トランジスタTr12〜発光駆動トランジスタTr13の経時的に変化する内部抵抗等により異なる。しかしながら、データドライバの階調信号が階調に応じた電流値の電流信号の場合、第2選択トランジスタTr12〜発光駆動トランジスタTr13の抵抗が高抵抗化することで発光駆動トランジスタTr13のゲート−ソース間の電位が変化しても矢印Kに示す方向に流れる電流の所定の階調の電流値は変わることがない。   Here, the potential at an arbitrary point such as the wiring from the light emission driving transistor Tr13 to the data line Ld in the j-th column varies depending on the internal resistance of the second selection transistor Tr12 to the light emission driving transistor Tr13 that changes over time. However, when the grayscale signal of the data driver is a current signal having a current value corresponding to the grayscale, the resistance of the second selection transistor Tr12 to the light emission drive transistor Tr13 is increased so that the gate-source region of the light emission drive transistor Tr13 is increased. The current value of a predetermined gradation of the current flowing in the direction indicated by the arrow K does not change even if the potential of the current changes.

選択期間TSEの終了時刻t2には、走査ドライバからi行目の走査ラインLsに出力されるパルスがオンレベルONからオフレベルOFFに切り替わり、電源ドライバからアノードラインLaに出力されるローレベルLからハイレベルHに切り替わる。従い、この終了時刻t1から次の選択期間TSEの開始時刻t1までの非選択期間TNSE中では、i行目の走査ラインLsに第1選択トランジスタTr11のゲート及び第2選択トランジスタTr12のゲートにオフレベルOFF(ローレベル)の走査信号電圧VXiが印加されるとともに、アノードラインLaに印加される電源信号電圧は基準電位Vss及び選択期間TSEに出力された電位ローレベルLより十分高いハイレベルの電源電圧Hである。 The end time t 2 of the selection period T SE, the low level pulse is output to the scan line Ls of the i-th row from the scan driver is switched to the off-level OFF from ON level ON, output from the power supply driver anode line La Switch from L to high level H. Accordingly, during the non-selection period T NSE from the end time t 1 to the start time t 1 of the next selection period T SE , the gate of the first selection transistor Tr 11 and the second selection transistor Tr 12 are included in the i-th scanning line Ls. a gate to the scan signal voltage V Xi off level oFF (low level) is applied, than the power supply signal voltage reference potential Vss and the selection period T potential low level L output to the SE applied to the anode line La The power supply voltage H is at a sufficiently high level.

このため、図18(b)に示すように、非選択期間TNSEでは、非選択状態の行の第2選択トランジスタTr12がオフ状態になり、第2選択トランジスタTr12に電流が流れない。更に、非選択期間TNSEでは、第1選択トランジスタTr11がオフ状態になり、コンデンサ13は、その一端及び他端によりチャージされた電荷を保持し続けて、発光駆動トランジスタTr13はオン状態を維持し続ける。つまり、非選択期間TNSEとこの非選択期間TNSEの前の選択期間TSEとでは、発光駆動トランジスタTr13のゲート−ソース間電圧値VGSが等しい。そのため、非選択期間TNSEでも、発光駆動トランジスタTr13は画像データに従った電流値の電流を流し続けて、非選択期間TNSEの電流値はこの非選択期間TNSEの前の選択期間TSEの電流値に等しい。非選択期間TNSEの間、発光駆動トランジスタTr13を流れる電流は有機EL素子21に流れて、有機EL素子21が流れる電流の電流値にしたがった輝度で発光する。このように階調信号に従った輝度階調で有機EL素子21は発光する。 Therefore, as shown in FIG. 18B, in the non-selection period T NSE , the second selection transistor Tr12 in the non-selected state is turned off, and no current flows through the second selection transistor Tr12. Further, in the non-selection period T NSE , the first selection transistor Tr11 is turned off, the capacitor 13 continues to hold the charge charged by one end and the other end thereof, and the light emission drive transistor Tr13 maintains the on state. to continue. That is, in the previous selection period T SE of the non-selection period T NSE of the non-selection period T NSE Toko, a gate of the light emission drive transistor Tr 13 - source voltage value V GS is equal. Therefore, even during the non-selection period T NSE , the light emission drive transistor Tr13 continues to flow a current value according to the image data, and the current value of the non-selection period T NSE is equal to the selection period T SE before this non-selection period T NSE. Is equal to the current value of During the non-selection period T NSE, the current flowing through the light emission drive transistor Tr13 flows into the organic EL element 21, and emits light with luminance according to the current value of the current flowing through the organic EL element 21. In this way, the organic EL element 21 emits light at a luminance gradation according to the gradation signal.

i行目の走査ラインLsの選択期間TSEが終了すると、引き続き(i+1)行目の走査ラインLsの選択期間TSEが開始され、i行目の走査ラインLsと同様に走査ドライバ、電源ドライバ、データドライバ及び制御回路が動作する。このように、全走査ラインLsの選択期間が順次終了した後、再び走査ラインLsの選択期間TSEが開始する。このように一走査期間TSC中に各画素が発光する発光期間TEMは実質的に非選択期間TNSEに相当する。 When the selection period T SE of the scan line Ls of the i-th row is finished, subsequently (i + 1) selection period T SE of th scanning line Ls is started, the i-th row of scan lines Ls as well as the scan driver, the power driver The data driver and the control circuit operate. Thus, after the selection period for all the scanning lines Ls is sequentially ended, the selection period T SE of the scan line Ls is started again. As described above, the light emission period TEM in which each pixel emits light during one scanning period T SC substantially corresponds to the non-selection period T NSE .

次に、本実施形態にかかるボトムエミッション型の表示装置の製造方法について図5〜図7を用いて説明する。なお、第1選択トランジスタTr11は、第2選択トランジスタTr12と実質的に同一構造であり、第2選択トランジスタTr12と同一工程により形成されるので以下においてその説明を省略する。   Next, a method for manufacturing a bottom emission type display device according to the present embodiment will be described with reference to FIGS. Note that the first selection transistor Tr11 has substantially the same structure as the second selection transistor Tr12, and is formed in the same process as the second selection transistor Tr12.

まず、ガラス基板等からなる画素基板31を用意する。画素基板31上に、スパッタ法、真空蒸着法等によりITO等の透明導電膜を堆積後、フォトリソグラフィによってキャパシタ電極Cs1をパターン形成する。次にこの画素基板31上に、スパッタ法、真空蒸着法等により例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlNdTi合金膜、MoNb合金膜等からなるゲート導電膜を形成し、これを図5(a)に示すようにトランジスタTr12及びTr13のゲート電極12g,13g、及びデータラインLdの形状にパターニングする。このとき、発光駆動トランジスタTr13のゲート電極13g及び第1選択トランジスタTr11のソース電極11sはそれぞれコンタクト部44,43において、キャパシタ電極Cs1の一部と重なるように形成されるが、キャパシタ電極Cs1となるITO等の透明金属酸化物はAlとの接触抵抗が高いので、ゲート導電膜は、ITO等の透明金属酸化物との接触抵抗の比較的低いMo膜やMoNb合金膜が好ましい。なお、トップエミッション型の場合、キャパシタ電極Cs1は、ゲート導電膜をパターニングすることによって発光駆動トランジスタTr13のゲート電極13g及び第1選択トランジスタTr11のソース電極11sと一体的に形成されるので、上述した材料の制約がない。   First, a pixel substrate 31 made of a glass substrate or the like is prepared. A transparent conductive film such as ITO is deposited on the pixel substrate 31 by sputtering, vacuum evaporation, or the like, and then a capacitor electrode Cs1 is patterned by photolithography. Next, on the pixel substrate 31, for example, a gate conductive film made of a Mo film, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film or an AlNdTi alloy film, a MoNb alloy film, or the like by sputtering, vacuum deposition, or the like. A film is formed and patterned into the shapes of the gate electrodes 12g and 13g of the transistors Tr12 and Tr13 and the data line Ld as shown in FIG. At this time, the gate electrode 13g of the light emission drive transistor Tr13 and the source electrode 11s of the first selection transistor Tr11 are formed in the contact portions 44 and 43 so as to overlap a part of the capacitor electrode Cs1, respectively, but become the capacitor electrode Cs1. Since a transparent metal oxide such as ITO has a high contact resistance with Al, the gate conductive film is preferably a Mo film or a MoNb alloy film having a relatively low contact resistance with a transparent metal oxide such as ITO. In the case of the top emission type, the capacitor electrode Cs1 is formed integrally with the gate electrode 13g of the light emission drive transistor Tr13 and the source electrode 11s of the first selection transistor Tr11 by patterning the gate conductive film. There are no material restrictions.

続いて、図5(b)に示すようにCVD(Chemical Vapor Deposition)法等によりゲート電極12g,13g、キャパシタ電極Cs1、及びデータラインLd上に絶縁膜32を形成する。   Subsequently, as shown in FIG. 5B, an insulating film 32 is formed on the gate electrodes 12g and 13g, the capacitor electrode Cs1, and the data line Ld by a CVD (Chemical Vapor Deposition) method or the like.

次に絶縁膜32上に、CVD法等によりトランジスタTr12及びTr13の半導体層121,131を形成する。更にトランジスタTr12及びTr13の半導体層121,131の上面に保護絶縁膜122,132、アモルファスシリコンにn型不純物が含まれたオーミックコンタクト層124,125,134,135を図5(b)に示すように形成する。   Next, semiconductor layers 121 and 131 of the transistors Tr12 and Tr13 are formed on the insulating film 32 by a CVD method or the like. Further, protective insulating films 122 and 132 are formed on the upper surfaces of the semiconductor layers 121 and 131 of the transistors Tr12 and Tr13, and ohmic contact layers 124, 125, 134, and 135 in which n-type impurities are contained in amorphous silicon are shown in FIG. To form.

次に、スパッタ法、真空蒸着法等により絶縁膜32上に、ITO等の透明導電膜、或いは光反射性導電膜及びITO等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極34を形成する。続いて、絶縁膜32に貫通孔であるコンタクト部41〜43を形成してから、ソース−ドレイン導電膜をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングして図3、図5(b)に示すようにドレイン電極12d、13d及びソース電極12s,13s、走査ラインLs、アノードラインLaを形成する。このとき、発光駆動トランジスタTr13のソース電極13s及び第2選択トランジスタTr12のドレイン電極12dはそれぞれ画素電極34の一部と重なるように形成される。なお、コンタクト部41〜43とともに、各走査ラインLsの接続端子部及び各データラインLdの接続端子部をそれぞれ露出するコンタクトホールを絶縁膜32に形成してもよい。また、画素電極34となる導電膜を、これらコンタクトホール及びコンタクト部41〜43を形成後に堆積してから、フォトリソグラフィによってパターニングすれば、画素電極34が形成されるとともに、コンタクトホール及びコンタクト部41〜43において、ゲート導電膜とソース−ドレイン導電膜との間に画素電極34となる導電膜を介在する三層構造の接続部を形成することができる。   Next, a transparent conductive film such as ITO or a light-reflective conductive film and a transparent conductive film such as ITO are coated on the insulating film 32 by sputtering, vacuum deposition, or the like, and then patterned by photolithography to form the pixel electrode 34. Form. Subsequently, contact portions 41 to 43 which are through holes are formed in the insulating film 32, and then a source-drain conductive film is coated by a sputtering method, a vacuum deposition method, or the like, and is patterned by photolithography. As shown in FIG. 5B, drain electrodes 12d and 13d, source electrodes 12s and 13s, a scanning line Ls, and an anode line La are formed. At this time, the source electrode 13s of the light emission drive transistor Tr13 and the drain electrode 12d of the second selection transistor Tr12 are formed so as to overlap with part of the pixel electrode 34, respectively. In addition to the contact portions 41 to 43, contact holes that expose the connection terminal portions of the scanning lines Ls and the connection terminal portions of the data lines Ld may be formed in the insulating film 32. Further, if a conductive film to be the pixel electrode 34 is deposited after forming the contact holes and the contact portions 41 to 43 and then patterned by photolithography, the pixel electrode 34 is formed and the contact holes and the contact portions 41 are formed. -43, the connection part of the three-layer structure which interposes the electrically conductive film used as the pixel electrode 34 between a gate electrically conductive film and a source-drain electrically conductive film can be formed.

続いて、図5(c)に示すようにトランジスタTr12,Tr13等を覆うようにシリコン窒化膜からなる層間絶縁膜35をCVD法等により形成する。スパッタ法、真空蒸着法等により、層間絶縁膜35上の第1選択トランジスタTr11を覆う領域及び第2選択トランジスタTr12を覆う領域を含む画素基板31全体に遮光性の膜を堆積し、フォトリソグラフィによってパターニングしてこれらの領域に選択的に遮光膜33を形成する。また、発光駆動トランジスタTr13を覆う領域には遮光膜33が形成されていない。そして、層間絶縁膜35にフォトリソグラフィにより開口部35aを形成する。   Subsequently, as shown in FIG. 5C, an interlayer insulating film 35 made of a silicon nitride film is formed by CVD or the like so as to cover the transistors Tr12, Tr13 and the like. A light-shielding film is deposited on the entire pixel substrate 31 including a region covering the first selection transistor Tr11 and a region covering the second selection transistor Tr12 on the interlayer insulating film 35 by a sputtering method, a vacuum evaporation method, or the like. The light shielding film 33 is selectively formed in these regions by patterning. Further, the light shielding film 33 is not formed in the region covering the light emission drive transistor Tr13. Then, an opening 35a is formed in the interlayer insulating film 35 by photolithography.

次に、感光性ポリイミドを層間絶縁膜35及び遮光膜33を覆うように塗布し、隔壁39の形状に対応するマスクを介して露光、現像することによってパターニングし、図6(a)に示すように隔壁39を形成する。なお、遮光膜33が導電性の場合、第1選択トランジスタTr11や第2選択トランジスタTr12との間の容量結合やバックゲート効果が発生するため、層間絶縁膜35の直上ではなく、隔壁39直上に形成されることが好ましい。   Next, photosensitive polyimide is applied so as to cover the interlayer insulating film 35 and the light shielding film 33, and is patterned by exposure and development through a mask corresponding to the shape of the partition wall 39, as shown in FIG. A partition wall 39 is formed. In addition, when the light shielding film 33 is conductive, capacitive coupling and a back gate effect occur between the first selection transistor Tr11 and the second selection transistor Tr12, so that the light shielding film 33 is not directly above the interlayer insulating film 35 but directly above the partition wall 39. Preferably it is formed.

続いて、正孔注入材料を含む有機化合物含有液を、連続して流すノズルプリンティング装置あるいは個々に独立した複数の液滴として吐出するインクジェット装置によって開口部35aで囲まれた画素電極34上に選択的に塗布する。続いて、画素基板31を大気雰囲気下で加熱し有機化合物含有液の溶媒を揮発させて、正孔注入層36を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。   Subsequently, an organic compound-containing liquid containing a hole injection material is selected on the pixel electrode 34 surrounded by the opening 35a by a nozzle printing apparatus that continuously flows or an inkjet apparatus that discharges the liquid as a plurality of individual droplets. Apply it. Subsequently, the pixel substrate 31 is heated in an air atmosphere to volatilize the solvent of the organic compound-containing liquid, thereby forming the hole injection layer 36. The organic compound-containing liquid may be applied in a heated atmosphere.

続いて、ノズルプリンティング装置またはインクジェット装置を用いてインターレイヤ37となる材料を含有する有機化合物含有液を正孔注入層36上に塗布する。窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行ってインターレイヤ37を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。   Subsequently, an organic compound-containing liquid containing a material that becomes the interlayer 37 is applied onto the hole injection layer 36 using a nozzle printing apparatus or an inkjet apparatus. The interlayer 37 is formed by performing heat drying in a nitrogen atmosphere or heat drying in a vacuum to remove the residual solvent. The organic compound-containing liquid may be applied in a heated atmosphere.

次に、発光ポリマー材料(R,G,B)を含有する有機化合物含有液を、同様にノズルプリンティング装置またはインクジェット装置により塗布して窒素雰囲気中で加熱して残留溶媒の除去を行い、発光層38を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。   Next, an organic compound-containing liquid containing a light emitting polymer material (R, G, B) is similarly applied by a nozzle printing device or an ink jet device and heated in a nitrogen atmosphere to remove the residual solvent, and the light emitting layer 38 is formed. The organic compound-containing liquid may be applied in a heated atmosphere.

発光層38まで形成した画素基板31に真空蒸着やスパッタリングで、Li,Mg,Ca,Ba等の仕事関数の低い材料からなる層と、Al等の光反射性導電層からなる2層構造の対向電極40を形成する。トップエミッション型の場合、対向電極40は、10nm程度の膜厚の極薄い例えばLi,Mg,Ca,Ba等の仕事関数の低い材料からなる光透過性低仕事関数層と、その上に形成された100nm〜200nm程度の膜厚のITO等の光反射性導電層を有する透明積層構造となる。   The pixel substrate 31 formed up to the light emitting layer 38 is opposed to a two-layer structure composed of a material having a low work function such as Li, Mg, Ca, Ba and a light-reflective conductive layer such as Al by vacuum deposition or sputtering. The electrode 40 is formed. In the case of the top emission type, the counter electrode 40 is formed on a light transmissive low work function layer made of a material having a low work function such as Li, Mg, Ca, Ba such as an extremely thin film having a thickness of about 10 nm. In addition, a transparent laminated structure having a light-reflective conductive layer such as ITO having a thickness of about 100 nm to 200 nm is obtained.

次に、複数の画素30が形成された表示領域の外側において、画素基板31上に紫外線硬化樹脂、又は熱硬化樹脂からなる封止樹脂を塗布し、画素基板31と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板31と封止基板とを接合する。
以上の工程により、図6(b)に示すように表示装置10が製造される。
Next, a sealing resin made of an ultraviolet curable resin or a thermosetting resin is applied on the pixel substrate 31 outside the display region where the plurality of pixels 30 are formed, and the pixel substrate 31 and the sealing substrate are bonded together. . Next, the sealing resin is cured by ultraviolet rays or heat to bond the pixel substrate 31 and the sealing substrate.
Through the above steps, the display device 10 is manufactured as shown in FIG.

本実施形態では、スイッチング動作を行う第1選択トランジスタTr11、第2選択トランジスタTr12上に遮光膜33を形成し、駆動動作を行う駆動トランジスタTr13には遮光膜を形成しないことにより、図7に示すように、駆動トランジスタTr13にのみ、有機EL素子21から発せられた光、外光が入射し、第1選択トランジスタTr11、第2選択トランジスタTr12にはこれらの光が入射しにくくすることが可能である。   In the present embodiment, the light shielding film 33 is formed on the first selection transistor Tr11 and the second selection transistor Tr12 that perform the switching operation, and the light shielding film is not formed on the drive transistor Tr13 that performs the driving operation. As described above, it is possible to make light emitted from the organic EL element 21 and external light incident only on the driving transistor Tr13, and make it difficult for these lights to enter the first selection transistor Tr11 and the second selection transistor Tr12. is there.

図8は、初期状態のアモルファスシリコンTFTにおいて、光が入射されない環境下でドレイン−ソース間に10Vの電圧を印加したときのゲート電圧Vgに対するドレイン−ソース間電流Idと、光が入射されず70℃、50時間、ドレイン−ソース間に5Vの電圧をduty100%で印加してドレイン−ソース間電流Idを2.5μA流し続けた連続駆動後のアモルファスシリコンTFTにおいて、光が入射されない環境下でドレイン−ソース間に10Vの電圧を印加したときのゲート電圧Vgに対するドレイン−ソース間電流Idと、を示したグラフである。初期状態のアモルファスシリコンTFTに比べて連続駆動後のアモルファスシリコンTFTでは、ゲート閾値電圧がプラス方向にシフトしている。つまり光を照射しない環境下で電流を流し続けたアモルファスシリコンTFTゲート閾値電圧がプラス方向にシフトすることを意味する。   FIG. 8 shows the drain-source current Id with respect to the gate voltage Vg when a voltage of 10 V is applied between the drain and source in an environment where no light is incident in the amorphous silicon TFT in the initial state, and no light is incident 70. In an amorphous silicon TFT after continuous driving in which a voltage of 5 V is applied between the drain and the source at a duty of 100% and the drain-source current Id continues to flow at 2.5 μA for 50 hours at 50 ° C. It is the graph which showed the drain-source electric current Id with respect to the gate voltage Vg when the voltage of 10V is applied between source | sauce. Compared to the amorphous silicon TFT in the initial state, the gate threshold voltage is shifted in the positive direction in the amorphous silicon TFT after continuous driving. In other words, it means that the amorphous silicon TFT gate threshold voltage in which an electric current continues to flow in an environment where no light is irradiated shifts in the positive direction.

次に、アモルファスシリコンを用いたnチャネルトランジスタを光を照射した状態で連続駆動させた場合の閾値電圧の変化を図9に示す。図9は、初期状態のアモルファスシリコンTFTにおいて、光が入射されない環境下でドレイン−ソース間に10Vの電圧を印加したときのゲート電圧Vgに対するドレイン−ソース間電流Idと、2500lxの光が入射された環境下で、70℃、72時間、ドレイン−ソース間電圧を0Vとし、duty比1/240で±15Vのゲート電圧を印加し続けた連続駆動後のアモルファスシリコンTFTにおいて、光が入射されない環境下でドレイン−ソース間に10Vの電圧を印加したときのゲート電圧Vgに対するドレイン−ソース間電流Idと、を示したグラフである。初期状態のアモルファスシリコンTFTに比べて連続駆動後のアモルファスシリコンTFTでは、ゲート閾値電圧がマイナス方向にシフトしている。つまりゲートにゲート電圧Vgを印加した状態で光を連続照射すると、アモルファスシリコンTFTゲート閾値電圧がマイナス方向にシフトすることを意味する。   Next, FIG. 9 shows a change in threshold voltage when an n-channel transistor using amorphous silicon is continuously driven in a state irradiated with light. FIG. 9 shows that the drain-source current Id with respect to the gate voltage Vg when a voltage of 10 V is applied between the drain and the source in an environment where no light is incident in the amorphous silicon TFT in the initial state, and light of 2500 lx is incident. In an amorphous silicon TFT after continuous driving in which a drain-source voltage is 0 V and a gate voltage of ± 15 V is continuously applied with a duty ratio of 1/240 in an environment where the temperature is 70 ° C. for 72 hours, light is not incident. It is the graph which showed the drain-source electric current Id with respect to the gate voltage Vg when the voltage of 10V is applied between drain-source below. Compared with the amorphous silicon TFT in the initial state, in the amorphous silicon TFT after continuous driving, the gate threshold voltage is shifted in the negative direction. In other words, when light is continuously irradiated with the gate voltage Vg applied to the gate, it means that the amorphous silicon TFT gate threshold voltage shifts in the negative direction.

本実施形態の発光駆動トランジスタTr13は、有機EL素子21の発光を制御するトランジスタであり、このトランジスタの閾値電圧の変化は、表示装置の発光量に特に大きく影響する。また、特に電圧階調信号で有機EL素子の発光量が制御されている場合、この影響が大きい。本実施形態では、図8及び図9に示す現象を利用し、閾値電圧の変化による影響を大きく受ける発光駆動トランジスタTr13には光が入り込むようにし、経年駆動による閾値電圧のプラス方向へのシフト分を、光の入射によってマイナス方向へシフトさせ、相殺させることにより、閾値電圧を初期状態に近い或いは同等の状態を維持することができる。このように本実施形態では、閾値電圧の変化を抑制することによりができれば、経年駆動による、発光量制御の変化を抑制することもできる。   The light emission drive transistor Tr13 of the present embodiment is a transistor that controls the light emission of the organic EL element 21, and the change in the threshold voltage of this transistor particularly affects the light emission amount of the display device. In particular, this influence is significant when the light emission amount of the organic EL element is controlled by the voltage gradation signal. In the present embodiment, the phenomenon shown in FIG. 8 and FIG. 9 is used so that light enters the light-emitting drive transistor Tr13 that is greatly affected by the change in threshold voltage, and the shift amount of the threshold voltage in the positive direction due to aging drive is increased. Is shifted in the negative direction by the incidence of light to cancel, the threshold voltage can be maintained in a state close to or equivalent to the initial state. Thus, in this embodiment, if the change in the threshold voltage can be suppressed, the change in the light emission amount control due to the aging drive can also be suppressed.

一方、スイッチングを行う第1選択トランジスタTr11、第2選択トランジスタTr12は、光が照射されると、オフ時のリーク電流が上昇する問題がある。例えば第1選択トランジスタTr1が十分オフしないと、キャパシタCsに電荷が蓄積されてキャパシタCsの電圧が高くなり、発光駆動トランジスタTr13を流れる電流が初期状態での電流と異なってしまい、有機EL素子21の発光輝度が変調してしまう恐れがある。特に、黒表示(無発光)の階調信号を供給したにもかかわらず、発光駆動トランジスタTr13のゲート電極13gが上昇してしまい、有機EL素子21が発光してしまう恐れがあり、コントラスト比を小さくしてしまう。   On the other hand, the first selection transistor Tr11 and the second selection transistor Tr12 that perform switching have a problem that leakage current increases when light is irradiated. For example, if the first selection transistor Tr1 is not sufficiently turned off, charges are accumulated in the capacitor Cs, the voltage of the capacitor Cs increases, and the current flowing through the light emission drive transistor Tr13 differs from the current in the initial state, and the organic EL element 21 There is a possibility that the emission luminance of the light is modulated. In particular, the gate electrode 13g of the light emission drive transistor Tr13 rises even though the black display (non-light emission) gradation signal is supplied, and the organic EL element 21 may emit light. Make it smaller.

また、非選択期間TNSE中に第2選択トランジスタTr12が十分オフされないと、非選択期間TNSE中に有機EL素子21に流れるべき電流の一部が第2選択トランジスタTr12を介してデータラインLdに流れ、当該有機EL素子21が正常な輝度で発光しないばかりか、そのときに選択期間TSEであった当該データラインLdに接続された画素30のキャパシタCsに蓄積される電荷が所望の値にならなくなってしまう。
このため、これらのスイッチング動作を行うトランジスタについては、光の入射を抑制する方が好ましい。また、これらのトランジスタはサイズも発光駆動トランジスタTr13と比較してサイズが小さく、経年駆動による閾値電圧の変化の影響がTr13と比較して小さいため問題はない。
The non if during the selection period T NSE is the second selection transistor Tr12 not sufficiently turned off, the non-selection period T portion of the current to be passed through the organic EL element 21 in NSE data line Ld via the second selection transistor Tr12 The organic EL element 21 does not emit light with normal luminance, and the charge accumulated in the capacitor Cs of the pixel 30 connected to the data line Ld that was in the selection period TSE at that time is a desired value. It will not become.
For this reason, it is preferable to suppress the incidence of light for the transistors that perform these switching operations. Also, these transistors are smaller in size than the light emission drive transistor Tr13, and there is no problem because the influence of the change in threshold voltage due to aging is smaller than that in Tr13.

このように本実施形態の表示装置及び表示装置の製造方法によれば、スイッチング動作を行うトランジスタ上にのみ遮光膜を形成し、発光駆動トランジスタ上には光が入り込むようにすることにより、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。   As described above, according to the display device and the manufacturing method of the display device of the present embodiment, the light-shielding film is formed only on the transistor that performs the switching operation, and the light enters the light-emitting drive transistor. It is possible to provide a display device and a display device manufacturing method capable of suppressing a change in threshold voltage due to the aging drive.

(第2実施形態)
本発明の第2実施形態に係る表示装置及び表示装置の製造方法を図を用いて説明する。本実施形態の表示装置が上述した第1実施形態と異なるのは、本実施形態では有機EL素子に遮光膜が形成されておらず隔壁の上面に凹部が形成されている点にある。第1実施形態と共通する部分については同一の引用番号を付し詳細な説明を省略する。
(Second Embodiment)
A display device and a method for manufacturing the display device according to a second embodiment of the present invention will be described with reference to the drawings. The difference between the display device of this embodiment and the first embodiment described above is that, in this embodiment, no light shielding film is formed on the organic EL element, and a recess is formed on the upper surface of the partition wall. Portions common to the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

また、図10に本実施形態の表示装置の断面図を示す。図10は第1実施形態の図3のIV−IV線断面図に相当する。   FIG. 10 shows a cross-sectional view of the display device of this embodiment. FIG. 10 corresponds to a cross-sectional view taken along line IV-IV in FIG. 3 of the first embodiment.

本実施形態の表示装置10は、第1実施形態と同様に画素基板31上に赤(R)、緑(G)、青(B)の3色の画素50を一組として、この組が行方向(図1の左右方向)に繰り返し複数配列されるとともに、列方向(図1の上下方向)に同一色の画素が複数配列されている。各画素50はRGBそれぞれの光を発する有機EL素子22と、有機EL素子をアクティブ動作させる画素回路DSとを備える。   As in the first embodiment, the display device 10 according to the present embodiment includes three pixels 50 of red (R), green (G), and blue (B) on the pixel substrate 31 as a set. A plurality of pixels are repeatedly arranged in the direction (left and right direction in FIG. 1), and a plurality of pixels of the same color are arranged in the column direction (up and down direction in FIG. 1). Each pixel 50 includes an organic EL element 22 that emits RGB light and a pixel circuit DS that actively operates the organic EL element.

画素回路DSは、第1実施形態と同様に第1選択トランジスタTr11、第2選択トランジスタTr12、発光駆動トランジスタTr13、キャパシタCs、有機EL素子22と、を備える。   Similar to the first embodiment, the pixel circuit DS includes a first selection transistor Tr11, a second selection transistor Tr12, a light emission drive transistor Tr13, a capacitor Cs, and an organic EL element 22.

有機EL素子22は、第1実施形態と同様に画素電極34と、隔壁51と、層間絶縁膜35と、正孔注入層36と、インターレイヤ37と、発光層38と、対向電極40と、を備える。   As in the first embodiment, the organic EL element 22 includes a pixel electrode 34, a partition wall 51, an interlayer insulating film 35, a hole injection layer 36, an interlayer 37, a light emitting layer 38, a counter electrode 40, Is provided.

本実施形態で、隔壁51は、絶縁材料、例えば感光性ポリイミド等から形成される。隔壁51は、第1実施形態と同様にストライプ状に形成され、開口部51bを備える。更に隔壁51は、第1選択トランジスタTr11と、第2選択トランジスタTr12と対向する領域において、凹部51aが形成され、発光駆動トランジスタTr13と対向する領域において、凹部51aが形成されていない。凹部51aは、その断面形状が例えば略三角形状であり、上方から平面視した形状が例えば方形のように、四角錐形状の空洞となるようにえぐられている。また、隔壁51の上面には仕事関数の低いLi,Mg,Ba,Ca等からなる金属層と、アルミニウム等からなる反射性の高い金属層との2層からなる対向電極40が形成される。凹部51aを形成することにより、これにより、図11に模式的に示すように有機EL素子から発せられる光や外光は、凹部51aの面で乱反射して拡散するため、凹部51aが形成された直下の領域に入射される光の量を抑制することが可能である。入射された光が反射しやすいように凹部51aの傾斜角が45度±15度であることが好ましい。なお、凹部51aの形状は、四角錐に限らず、円錐でもよい。   In the present embodiment, the partition wall 51 is formed of an insulating material such as photosensitive polyimide. The partition wall 51 is formed in a stripe shape as in the first embodiment, and includes an opening 51b. Further, in the partition wall 51, a recess 51a is formed in a region facing the first selection transistor Tr11 and the second selection transistor Tr12, and no recess 51a is formed in a region facing the light emission drive transistor Tr13. The recess 51a has a cross-sectional shape of, for example, a substantially triangular shape, and is hollowed out so as to be a quadrangular pyramid-shaped cavity, such as a square shape when viewed from above. Further, on the upper surface of the partition wall 51, a counter electrode 40 composed of two layers of a metal layer made of Li, Mg, Ba, Ca or the like having a low work function and a highly reflective metal layer made of aluminum or the like is formed. By forming the recess 51a, the light and external light emitted from the organic EL element are diffusely reflected and diffused on the surface of the recess 51a as shown schematically in FIG. 11, so that the recess 51a is formed. It is possible to suppress the amount of light incident on the region immediately below. It is preferable that the inclination angle of the recess 51a is 45 ° ± 15 ° so that the incident light is easily reflected. The shape of the recess 51a is not limited to a quadrangular pyramid, and may be a cone.

次に、本実施形態の表示装置10の製造方法を図12及び図13を用いて説明する。   Next, a method for manufacturing the display device 10 according to the present embodiment will be described with reference to FIGS.

まず、上述した第1実施形態の表示装置10の製造方法と同様に画素基板31上に、トランジスタTr11〜Tr13、画素電極34、層間絶縁膜35等を形成する。   First, the transistors Tr11 to Tr13, the pixel electrode 34, the interlayer insulating film 35, and the like are formed on the pixel substrate 31 in the same manner as the manufacturing method of the display device 10 of the first embodiment described above.

次に、図12(a)に示すように、例えば感光性材料、例えばポジ型の感光性ポリイミド等の未硬化の樹脂81を画素基板31上に塗布する。続いて、図12(b)に示すようにマスク80を介して、露光を行う。この際、有機EL素子22の形成領域に対応した開口部80aを有するマスク80に更に、凹部51aを形成する領域に対応して形成された網目状のスリット80bが形成されている。このようにマスクにスリット80bを設け、更にスリット80bの開口幅を適宜調節することにより、ポリイミドが露光する量を調節することができ、凹部51aの深さを適宜調節することが可能である。なお、ネガ型の感光性材料を用いた場合は、マスクの開口部、スリットはネガ型の場合とは反転する。この後、現像、焼成を行い図13(a)に示すように隔壁51を形成する。   Next, as shown in FIG. 12A, an uncured resin 81 such as a photosensitive material, for example, positive photosensitive polyimide is applied on the pixel substrate 31. Subsequently, exposure is performed through a mask 80 as shown in FIG. At this time, a mesh-like slit 80b formed corresponding to the region where the recess 51a is formed is further formed in the mask 80 having the opening 80a corresponding to the region where the organic EL element 22 is formed. Thus, by providing the slit 80b in the mask and further adjusting the opening width of the slit 80b as appropriate, the exposure amount of the polyimide can be adjusted, and the depth of the recess 51a can be adjusted as appropriate. When a negative photosensitive material is used, the opening and slit of the mask are reversed from the negative type. Thereafter, development and baking are performed to form partition walls 51 as shown in FIG.

次に、隔壁51上に、第1実施形態と同様に正孔注入層36、インターレイヤ37、発光層38、及び対向電極40を形成する。続いて、紫外線硬化樹脂、又は熱硬化樹脂からなる封止樹脂を塗布し、画素基板31と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板31と封止基板とを接合する。
以上の工程により、図13(b)に示すように表示装置10が製造される。
Next, the hole injection layer 36, the interlayer 37, the light emitting layer 38, and the counter electrode 40 are formed on the partition wall 51 as in the first embodiment. Subsequently, a sealing resin made of an ultraviolet curable resin or a thermosetting resin is applied, and the pixel substrate 31 and the sealing substrate are bonded together. Next, the sealing resin is cured by ultraviolet rays or heat to bond the pixel substrate 31 and the sealing substrate.
Through the above steps, the display device 10 is manufactured as shown in FIG.

このように本実施形態では、隔壁51の上面に凹部51aを形成することによって、発光駆動トランジスタTr13には有機EL素子22から発せられる光、外光等が入射し、スイッチング動作を行う第1選択トランジスタTr11、第2選択トランジスタTr12には入射しにくくすることができる。これにより、閾値電圧の変化による影響を大きく受ける発光駆動トランジスタTr13には光が入り込むようにし、経年駆動による閾値電圧のプラス方向へのシフトを、光によってマイナス方向へシフトさせ、相殺させることにより、閾値電圧を初期状態に近い状態を維持することができる。   As described above, in the present embodiment, by forming the recess 51a on the upper surface of the partition wall 51, light emitted from the organic EL element 22, external light, or the like is incident on the light emission drive transistor Tr13, and the first selection is performed. It can be made difficult to enter the transistor Tr11 and the second selection transistor Tr12. As a result, light enters the light emitting drive transistor Tr13 that is greatly affected by the change in the threshold voltage, and the shift in the positive direction of the threshold voltage due to the aging drive is shifted in the negative direction by the light to cancel each other. It is possible to maintain the threshold voltage close to the initial state.

特に本実施形態では、隔壁51を形成する際に、感光性材料を用い、マスクにスリット等を設けることによって凹部51aを同時に形成する。このため、トランジスタTr11,Tr12に入射する光を抑制する凹部51aを、特に工程を増加させることなく形成することができ、製造コストを増加させない。   In particular, in the present embodiment, when forming the partition wall 51, a photosensitive material is used, and the recess 51a is simultaneously formed by providing a slit or the like in the mask. For this reason, the recessed part 51a which suppresses the light which injects into transistor Tr11, Tr12 can be formed without increasing a process especially, and does not increase manufacturing cost.

このように本実施形態の表示装置及び表示装置の製造方法によれば、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。   As described above, according to the display device and the display device manufacturing method of the present embodiment, it is possible to provide a display device and a display device manufacturing method capable of suppressing a change in threshold voltage due to aged driving of a drive element. .

(第3実施形態)
本発明の第3の実施形態にかかる表示装置を図を用いて説明する。
本実施形態の表示装置が上述した第1実施形態と異なるのは、第1実施形態では画素駆動回路が3つのトランジスタを備える場合を例に説明したが、本実施形態では画素の画素回路DS2は2つのトランジスタを備える点にある。第1実施形態と共通する特徴については同一の引用番号を付し、詳細な説明を省略する。
(Third embodiment)
A display device according to a third embodiment of the present invention will be described with reference to the drawings.
The display device of this embodiment is different from the above-described first embodiment. In the first embodiment, the pixel driving circuit includes three transistors. However, in this embodiment, the pixel circuit DS2 of the pixel is It is in the point provided with two transistors. Features common to the first embodiment are assigned the same reference numerals, and detailed descriptions thereof are omitted.

本実施形態の画素回路DS2を図14に示す。また、本実施形態の画素60の平面図を図15に示し、図15に示すXVI−XVI線断面図を図16に示す。なお、図16では遮光膜33の位置を明確とするため、選択トランジスタTr21のゲート電極21gが形成された領域の断面図を示している。このため、図16では、選択トランジスタTr21の半導体層211とゲート電極21gのみが図示されているが、選択トランジスタTr21、発光駆動トランジスタTr22の構造は上述した第1実施形態と同様である。   A pixel circuit DS2 of this embodiment is shown in FIG. Further, a plan view of the pixel 60 of the present embodiment is shown in FIG. 15, and a cross-sectional view taken along the line XVI-XVI shown in FIG. 15 is shown in FIG. In FIG. 16, in order to clarify the position of the light shielding film 33, a cross-sectional view of the region where the gate electrode 21 g of the selection transistor Tr 21 is formed is shown. Therefore, in FIG. 16, only the semiconductor layer 211 and the gate electrode 21g of the selection transistor Tr21 are shown, but the structures of the selection transistor Tr21 and the light emission drive transistor Tr22 are the same as those in the first embodiment described above.

図14に示すように、本実施形態の画素回路DS2は、選択トランジスタTr21と発光駆動トランジスタTr22とキャパシタCsと有機EL素子23とを備える。トランジスタTr21のゲート端子は走査ラインLsに、ドレイン端子がデータラインLdに、ソース端子が接点N11にそれぞれ接続される。また、トランジスタTr22のゲート端子は接点N11に接続されており、ドレイン端子はアノードラインLaに、ソース端子は接点N12にそれぞれ接続されている。キャパシタCsは、トランジスタTr12のゲート端子及びソース端子に接続されている。なお、キャパシタCsは、トランジスタTr12のゲート−ソース間に付加的に設けられた補助容量、もしくはこれらの寄生容量と補助容量からなる容量成分である。また、有機EL素子23は、アノード端子(アノード電極)が接点N12に接続され、カソード端子(カソード電極)がカソードライン(共通電圧ライン)に接続されている。   As shown in FIG. 14, the pixel circuit DS2 of the present embodiment includes a selection transistor Tr21, a light emission drive transistor Tr22, a capacitor Cs, and an organic EL element 23. The transistor Tr21 has a gate terminal connected to the scanning line Ls, a drain terminal connected to the data line Ld, and a source terminal connected to the contact N11. The gate terminal of the transistor Tr22 is connected to the contact N11, the drain terminal is connected to the anode line La, and the source terminal is connected to the contact N12. The capacitor Cs is connected to the gate terminal and the source terminal of the transistor Tr12. Note that the capacitor Cs is an auxiliary capacitance additionally provided between the gate and the source of the transistor Tr12 or a capacitance component composed of these parasitic capacitance and auxiliary capacitance. The organic EL element 23 has an anode terminal (anode electrode) connected to the contact N12 and a cathode terminal (cathode electrode) connected to the cathode line (common voltage line).

また、有機EL素子23は、画素電極34と、遮光膜33と、層間絶縁膜35と、正孔注入層36と、インターレイヤ37と、発光層38と、隔壁39と、対向電極40と、を備える。   The organic EL element 23 includes a pixel electrode 34, a light shielding film 33, an interlayer insulating film 35, a hole injection layer 36, an interlayer 37, a light emitting layer 38, a partition wall 39, a counter electrode 40, Is provided.

本実施形態では、画素回路DS2に示すように選択トランジスタTr21がスイッチング動作を行う。このため、図15及び図16に示すように、選択トランジスタTr21上に遮光膜33を形成し、駆動トランジスタTr22上には遮光膜33を形成しない。これにより、実施形態1と同様にスイッチング動作を行うトランジスタTr21上にのみ遮光膜33を形成し、発光駆動トランジスタTr21上には光が入り込むようにすることにより、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。   In the present embodiment, as shown in the pixel circuit DS2, the selection transistor Tr21 performs a switching operation. For this reason, as shown in FIGS. 15 and 16, the light shielding film 33 is formed on the selection transistor Tr21, and the light shielding film 33 is not formed on the drive transistor Tr22. As a result, the light shielding film 33 is formed only on the transistor Tr21 that performs the switching operation as in the first embodiment, and the light enters the light emitting drive transistor Tr21. It is possible to provide a display device capable of suppressing changes and a method for manufacturing the display device.

(第4実施形態)
本実施形態が上述した各実施形態と異なるのは、本実施形態では上述した第3実施形態と同様に画素を駆動する回路が1つの選択トランジスタと1つの発光駆動トランジスタとの2つのトランジスタを備える点と、層間絶縁膜上に遮光膜が形成されておらず隔壁の上面に凹部が形成されている点にある。上述した実施形態と共通する部分については同一の引用番号を付し詳細な説明を省略する。
(Fourth embodiment)
This embodiment is different from the above-described embodiments. In this embodiment, a circuit for driving a pixel includes two transistors, one selection transistor and one light emission driving transistor, as in the third embodiment. In addition, the light shielding film is not formed on the interlayer insulating film, and the concave portion is formed on the upper surface of the partition wall. Parts common to the above-described embodiment are given the same reference numerals, and detailed description thereof is omitted.

本実施形態の画素70を図17に示す。なお、本実施形態の画素70と第3実施形態の画素60とは遮光膜又は凹部が形成されている点を除き、平面形状がほぼ同じであり、図17は上述した第3実施形態の図15のXVI−XVI線断面図に相当する。図17でも凹部の位置を明確とするため、選択トランジスタTr21のゲート電極21gが形成された領域の断面図を示している。このため、図17では、選択トランジスタTr21の半導体層211とゲート電極21gのみが図示されているが、選択トランジスタTr21、発光駆動トランジスタTr22の構造は上述した第1実施形態と同様である。   A pixel 70 of this embodiment is shown in FIG. The pixel 70 of the present embodiment and the pixel 60 of the third embodiment have substantially the same planar shape except that a light shielding film or a recess is formed, and FIG. 17 is a diagram of the above-described third embodiment. It corresponds to 15 XVI-XVI line sectional view. FIG. 17 also shows a cross-sectional view of a region where the gate electrode 21g of the selection transistor Tr21 is formed in order to clarify the position of the recess. Therefore, in FIG. 17, only the semiconductor layer 211 and the gate electrode 21g of the selection transistor Tr21 are illustrated, but the structures of the selection transistor Tr21 and the light emission drive transistor Tr22 are the same as those in the first embodiment described above.

上述した第3実施形態と同様に有機EL素子24と、画素の画素回路DS2を備える。また、有機EL素子24は、画素電極34と、層間絶縁膜35と、正孔注入層36と、インターレイヤ37と、発光層38と、隔壁51と、対向電極40と、を備える。   Similar to the third embodiment described above, the organic EL element 24 and the pixel circuit DS2 of the pixel are provided. The organic EL element 24 includes a pixel electrode 34, an interlayer insulating film 35, a hole injection layer 36, an interlayer 37, a light emitting layer 38, a partition wall 51, and a counter electrode 40.

本実施形態の有機EL素子24では、図17に示すように、隔壁52の上面の選択トランジスタTr21と対向する領域に凹部52aが形成される。この凹部52aによって、第2実施形態の図11に示すように、有機EL素子24から発せられた光、外光は凹部51aによって反射し、凹部51aの直下に形成された選択トランジスタTr21にこれらの光が入射することを抑制することができる。一方、発光駆動トランジスタTr22の上には凹部51aが形成されていないため、これらの光が入射する。これにより、上述したように閾値電圧の変化を抑制することが可能となる。   In the organic EL element 24 of the present embodiment, as shown in FIG. 17, a recess 52 a is formed in a region facing the selection transistor Tr 21 on the upper surface of the partition wall 52. As shown in FIG. 11 of the second embodiment, light and external light emitted from the organic EL element 24 are reflected by the concave portion 51a by the concave portion 52a, and are transmitted to the selection transistor Tr21 formed immediately below the concave portion 51a. The incidence of light can be suppressed. On the other hand, since the recess 51a is not formed on the light emission drive transistor Tr22, these lights are incident. As a result, it is possible to suppress changes in the threshold voltage as described above.

本発明は上述した実施形態に限られず様々な変形及び応用が可能である。
例えば、上述した各実施形態では電圧階調信号によって画素を駆動する構成を例に挙げて説明したが、これに限られず電流量を調節することによって有機EL素子の発光量を制御する書き込み信号であってもよい。電流書き込み信号でも、閾値電圧の上昇を抑えることが出来れば、閾値電圧のずれを抑制し、正常に動作させることが可能になる点、有機EL素子に流す電流量を減少させることができる点から有用である。
The present invention is not limited to the above-described embodiments, and various modifications and applications are possible.
For example, in each of the above-described embodiments, the configuration in which the pixel is driven by the voltage gradation signal has been described as an example. However, the present invention is not limited thereto, and the write signal that controls the light emission amount of the organic EL element by adjusting the current amount is used. There may be. Even if the current write signal can suppress an increase in the threshold voltage, it is possible to suppress the threshold voltage shift and to operate normally, and from the point that the amount of current flowing to the organic EL element can be reduced. Useful.

また、上述した実施形態ではボトムエミッション型の有機EL素子を例に挙げて説明したが、これに限られずトップエミッション型の有機EL素子に用いることも可能である。   In the above-described embodiments, the bottom emission type organic EL element has been described as an example. However, the present invention is not limited to this, and can be used for a top emission type organic EL element.

また、上述した各実施形態では、例えば図3に示すようにスイッチング動作を行うトランジスタと対向し、これらのトランジスタとほぼ同じ面積を備える領域に遮光膜又は凹部を形成する例を挙げて説明したが、これに限られない。良好に発光駆動トランジスタに光が入射し、スイッチング動作を行うトランジスタへの光の入射を抑制することができればスイッチング動作を行うトランジスタの面積より大きく形成されても、小さく形成されてもよい。また、遮光膜の平面形状も方形に限られず、円形であっても、多角形であってもよく、任意に形成することが可能である。   In each of the above-described embodiments, for example, as illustrated in FIG. 3, an example in which a light-shielding film or a recess is formed in a region facing a transistor that performs a switching operation and having substantially the same area as these transistors has been described. Not limited to this. As long as light can be incident on the light emitting drive transistor satisfactorily and light incident on the transistor performing the switching operation can be suppressed, the light emitting driving transistor may be formed larger or smaller than the area of the transistor performing the switching operation. Further, the planar shape of the light shielding film is not limited to a square, and may be a circle or a polygon, and can be arbitrarily formed.

10・・・表示装置、30,50,60,70・・・画素、21,22,23,24・・・有機EL素子、31・・・画素基板、32・・・絶縁膜、33・・・遮光膜、34・・・画素電極、35・・・層間絶縁膜、36・・・正孔注入層、37・・・インターレイヤ、38・・・発光層、39,51・・・隔壁、40・・・対向電極、51a・・・凹部、Cs・・・キャパシタ、La・・・アノードライン、Lc・・・接続配線、Ld・・・データライン、Ls・・・走査ライン、Tr11・・・第1選択トランジスタ、Tr12・・・第2選択トランジスタ、Tr13・・・発光駆動トランジスタ   DESCRIPTION OF SYMBOLS 10 ... Display apparatus, 30, 50, 60, 70 ... Pixel, 21, 22, 23, 24 ... Organic EL element, 31 ... Pixel substrate, 32 ... Insulating film, 33 ... -Light shielding film, 34 ... Pixel electrode, 35 ... Interlayer insulating film, 36 ... Hole injection layer, 37 ... Interlayer, 38 ... Light emitting layer, 39, 51 ... Partition, 40 ... Counter electrode, 51a ... Concave, Cs ... Capacitor, La ... Anode line, Lc ... Connection wiring, Ld ... Data line, Ls ... Scan line, Tr11 ... First selection transistor, Tr12 ... second selection transistor, Tr13 ... light emission drive transistor

Claims (5)

基板上に形成された発光素子と、
基板上に形成され、前記発光素子に流れる電流を制御する駆動素子と、
前記駆動素子をスイッチングするスイッチング素子と、
前記駆動素子及び前記スイッチング素子を覆い、前記スイッチング素子と対向する領域に選択的に凹部が形成された絶縁膜と、
を備えることを特徴とする表示装置。
A light emitting device formed on a substrate;
A driving element that is formed on the substrate and controls a current flowing through the light emitting element;
A switching element for switching the drive element;
An insulating film that covers the driving element and the switching element, and that has a recess selectively formed in a region facing the switching element;
A display device comprising:
前記絶縁膜は保護絶縁膜と隔壁とを有し、
前記隔壁を覆うように形成され、反射性を備える導電材料から形成された対向電極をさらに備えることを特徴とする請求項1に記載の表示装置。
The insulating film has a protective insulating film and a partition,
The display device according to claim 1, further comprising a counter electrode formed so as to cover the partition wall and formed of a conductive material having reflectivity.
基板上に、発光素子に流れる電流を制御する駆動素子と、前記駆動素子をスイッチングするスイッチング素子とを形成する工程と、
前記駆動素子及び前記スイッチング素子上に絶縁膜を形成する工程と、
前記スイッチング素子に対向する前記絶縁膜上に選択的に凹部を形成する工程と、
を備えることを特徴とする表示装置の製造方法。
Forming a driving element for controlling a current flowing through the light emitting element and a switching element for switching the driving element on the substrate;
Forming an insulating film on the driving element and the switching element;
Selectively forming a recess on the insulating film facing the switching element;
A method for manufacturing a display device, comprising:
前記絶縁膜は保護絶縁膜と隔壁とを有し、前記隔壁は感光性材料から形成されることを特徴とする請求項3に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 3, wherein the insulating film includes a protective insulating film and a partition, and the partition is formed of a photosensitive material. 前記隔壁は、前記感光性材料を露光、現像することによって形成され、
前記凹部に対応する領域の感光性樹脂に入射される光の量と、前記凹部以外の領域の感光性樹脂に入射される光の量と、は互いに異なることを特徴とする請求項4に記載の表示装置の製造方法。
The partition is formed by exposing and developing the photosensitive material,
The amount of light incident on the photosensitive resin in the region corresponding to the recess is different from the amount of light incident on the photosensitive resin in the region other than the recess. Method of manufacturing the display device.
JP2010086374A 2010-04-02 2010-04-02 Display device and manufacturing method of display device Expired - Fee Related JP4983953B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010086374A JP4983953B2 (en) 2010-04-02 2010-04-02 Display device and manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086374A JP4983953B2 (en) 2010-04-02 2010-04-02 Display device and manufacturing method of display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008088331A Division JP2009244370A (en) 2008-03-28 2008-03-28 Display device and method for manufacturing display device

Publications (2)

Publication Number Publication Date
JP2010192450A true JP2010192450A (en) 2010-09-02
JP4983953B2 JP4983953B2 (en) 2012-07-25

Family

ID=42818223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086374A Expired - Fee Related JP4983953B2 (en) 2010-04-02 2010-04-02 Display device and manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP4983953B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170493A1 (en) * 2014-05-09 2015-11-12 株式会社Joled Display device, method for driving display device, and electronic device

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000172199A (en) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd Electroluminescence display device
JP2002353465A (en) * 2001-02-26 2002-12-06 Samsung Electronics Co Ltd Thin film transistor wafer using low dielectric constant insulating film, and production method therefor
JP2004134356A (en) * 2002-05-24 2004-04-30 Sanyo Electric Co Ltd Electroluminescent display
WO2004093500A1 (en) * 2003-04-15 2004-10-28 Fujitsu Limited Organic el display
JP2004362938A (en) * 2003-06-04 2004-12-24 Sanyo Electric Co Ltd Electroluminescent display device, and manufacturing method of the same
JP2005099317A (en) * 2003-09-24 2005-04-14 Sharp Corp Display device
WO2005107327A1 (en) * 2004-04-30 2005-11-10 Sanyo Electric Co., Ltd. Light-emitting display
JP2006140145A (en) * 2004-11-11 2006-06-01 Samsung Sdi Co Ltd Organic electroluminescent display device
JP2006285128A (en) * 2005-04-05 2006-10-19 Alps Electric Co Ltd Liquid crystal display device and electronic apparatus with same
JP2007101713A (en) * 2005-09-30 2007-04-19 Casio Comput Co Ltd Display device
JP2007109868A (en) * 2005-10-13 2007-04-26 Sanyo Electric Co Ltd Thin film transistor and organic electroluminescence display device
JP2007114726A (en) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd Organic electroluminescence display device
JP2007227275A (en) * 2006-02-27 2007-09-06 Hitachi Displays Ltd Organic light-emitting display device
JP2009238456A (en) * 2008-03-26 2009-10-15 Casio Comput Co Ltd Electroluminescence panel

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000172199A (en) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd Electroluminescence display device
JP2002353465A (en) * 2001-02-26 2002-12-06 Samsung Electronics Co Ltd Thin film transistor wafer using low dielectric constant insulating film, and production method therefor
JP2004134356A (en) * 2002-05-24 2004-04-30 Sanyo Electric Co Ltd Electroluminescent display
WO2004093500A1 (en) * 2003-04-15 2004-10-28 Fujitsu Limited Organic el display
JP2004362938A (en) * 2003-06-04 2004-12-24 Sanyo Electric Co Ltd Electroluminescent display device, and manufacturing method of the same
JP2005099317A (en) * 2003-09-24 2005-04-14 Sharp Corp Display device
WO2005107327A1 (en) * 2004-04-30 2005-11-10 Sanyo Electric Co., Ltd. Light-emitting display
JP2006140145A (en) * 2004-11-11 2006-06-01 Samsung Sdi Co Ltd Organic electroluminescent display device
JP2006285128A (en) * 2005-04-05 2006-10-19 Alps Electric Co Ltd Liquid crystal display device and electronic apparatus with same
JP2007114726A (en) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd Organic electroluminescence display device
JP2007101713A (en) * 2005-09-30 2007-04-19 Casio Comput Co Ltd Display device
JP2007109868A (en) * 2005-10-13 2007-04-26 Sanyo Electric Co Ltd Thin film transistor and organic electroluminescence display device
JP2007227275A (en) * 2006-02-27 2007-09-06 Hitachi Displays Ltd Organic light-emitting display device
JP2009238456A (en) * 2008-03-26 2009-10-15 Casio Comput Co Ltd Electroluminescence panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170493A1 (en) * 2014-05-09 2015-11-12 株式会社Joled Display device, method for driving display device, and electronic device
JPWO2015170493A1 (en) * 2014-05-09 2017-04-20 株式会社Joled Display device, driving method of display device, and electronic apparatus
US10002568B2 (en) 2014-05-09 2018-06-19 Joled Inc. Display unit, display unit driving method, and electronic apparatus with deterioration suppression

Also Published As

Publication number Publication date
JP4983953B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
JP2009244370A (en) Display device and method for manufacturing display device
JP4883143B2 (en) Light emitting device
KR102457583B1 (en) Display apparatus and fabrication method thereof
KR102414078B1 (en) Display apparatus
JP4998710B2 (en) Manufacturing method of display device
KR101215744B1 (en) Pixel circuit substrate, display device, electronic equipment, and method for manufacturing pixel circuit substrate
US20150014658A1 (en) Organic light emitting diode display and method for manufacturing the same
JP2009134905A (en) Display panel, and manufacturing method thereof
JP4811292B2 (en) Manufacturing method of display device
JP2011049002A (en) Coating device
KR102617314B1 (en) Thin film transistor and organic light emitting display device including the same
KR20170080242A (en) Organic light emitting diode display device
JP2010161084A (en) Display and method for manufacturing display
KR101782165B1 (en) Organic electro-luminescence display and manufacturing method thereof
KR102284991B1 (en) Organic Light Emitting Diode Display Device
JP4983953B2 (en) Display device and manufacturing method of display device
JP2010225780A (en) Thin film transistor and method of manufacturing the same
KR101115974B1 (en) Transistor, display device, electronic device, and fabrication method for transistor
JP5365605B2 (en) Driving method of light emitting device
JP4192879B2 (en) Display panel
JP4888527B2 (en) Light emitting device and image forming apparatus
JP2011198830A (en) Light emitting device
JP2011198828A (en) Light emitting device
JP2011198829A (en) Light emitting device
JP2011014255A (en) Light emitting device and image formation device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4983953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees