JP2010181526A - 発光素子を有するアクティブ型表示装置 - Google Patents
発光素子を有するアクティブ型表示装置 Download PDFInfo
- Publication number
- JP2010181526A JP2010181526A JP2009023412A JP2009023412A JP2010181526A JP 2010181526 A JP2010181526 A JP 2010181526A JP 2009023412 A JP2009023412 A JP 2009023412A JP 2009023412 A JP2009023412 A JP 2009023412A JP 2010181526 A JP2010181526 A JP 2010181526A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driving transistor
- driving
- capacitor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】発光素子を駆動する駆動用トランジスタの閾値のシフトがノーマリオフの場合にもノーマリオンの場合にも補償を行う技術を提供する。
【解決手段】アクティブ型表示装置は、発光素子OLEDを駆動する駆動用トランジスタDr−Trと、駆動用トランジスタDr−Trのゲート電極とGNDの間に接続された保持容量Csと、駆動用トランジスDr−Trのソース・ドレイン電極および保持容量Csを通る経路に設けられたインダクタLと、を備える。駆動用トランジスDr−Trのソース・ドレイン電極、インダクタL、および保持容量Csを通る経路が抵抗成分を有する共振回路を構成する。この共振回路に流れる共振による電流により駆動用トランジスタDr−Trのゲート電極と保持容量Csの接続部分の電位を変化させ書込容量Cwに駆動用トランジスタDr−Trの閾値電圧を記憶する。
【選択図】図1
【解決手段】アクティブ型表示装置は、発光素子OLEDを駆動する駆動用トランジスタDr−Trと、駆動用トランジスタDr−Trのゲート電極とGNDの間に接続された保持容量Csと、駆動用トランジスDr−Trのソース・ドレイン電極および保持容量Csを通る経路に設けられたインダクタLと、を備える。駆動用トランジスDr−Trのソース・ドレイン電極、インダクタL、および保持容量Csを通る経路が抵抗成分を有する共振回路を構成する。この共振回路に流れる共振による電流により駆動用トランジスタDr−Trのゲート電極と保持容量Csの接続部分の電位を変化させ書込容量Cwに駆動用トランジスタDr−Trの閾値電圧を記憶する。
【選択図】図1
Description
本発明は、有機EL素子(OLED)などの発光素子を有するアクティブ型表示装置に関し、特に駆動用トランジスタの閾値のばらつきに起因する画質劣化を低減する技術に関する。
OLEDで高輝度、高コントラストな表示を行うためには、薄膜トランジスタ(TFT)によりアクティブ駆動を行うことが必要である。OLEDは電流値に応じて発光強度が変化する発光素子であり、マトリクス状に配置したピクセル毎のOLEDにTFTを用いて電流を流して発光させることにより画像を表示する装置を構成することができる。OLEDを用いた表示装置の基本構成としては、図13の様に1つのピクセルの中に駆動用トランジスタDr−Trとピクセル選択用トランジスタ(以降、選択用トランジスタ)Sw−Trの2つのトランジスタ(TFT)を有する。選択用トランジスタは発光させるピクセルを選択するためのスイッチの役割を担うトランジスタであり、駆動用トランジスタはピクセルを発光させるためにOLEDに電流を流す役割を担うトランジスタである。また、保持容量Csが駆動用トランジスタのゲート電極と電源ライン(Vdd)に接続されているが、これは、選択用トランジスタがONとなった際にデータラインに印加された電圧を取り込み(書込)、次に選択用トランジスタがONとなるまでの1フィールドの間、その電位を駆動用トランジスタのゲート電位に印加し続けるための容量である。この保持容量を備えることにより、各ピクセルでは書込後もほぼ一定の電流をOLEDに流し続けることができ、ディスプレイの輝度を向上させることができる。このような目的であるため、保持容量の一端は必ずしもVddラインに接続する必要はなく、GNDなど一定の電圧に固定されている箇所に接続されていれば良い。図14に従来の駆動波形を示す。走査ラインへは順次走査パルスが印加され、選択用トランジスタをONとする。このタイミングでデータラインに印加された電圧が保持容量Csに書込まれ、次にそのラインに走査パルスが印加されるまで駆動用トランジスタのゲート電圧にほぼ一定の電圧を印加して、OLEDに一定の電流を流す。
一般にピクセル内のTFTは、移動度や閾値などの特性ばらつきが存在するため、表示装置内のピクセルでは輝度にばらつきを生じて、表示画像の画質劣化につながる。
この課題を改善するため、種々のばらつき補正回路が提案されている。たとえば、図15のように駆動用トランジスタの閾値電圧をピクセル内のコンデンサに記憶させ、その電圧によりデータ電圧を補正する電圧プログラム型駆動回路(非特許文献1)や、図16のように発光に必要な電流を予め駆動用トランジスタに流し、その際のゲート電圧をピクセル内のコンデンサに記憶させる電流プログラム型駆動回路(非特許文献2)がよく知られている。この電圧プログラム型駆動回路や電流プログラム型駆動回路では、共に1つのサブピクセル内に4つのトランジスタが必要となる。
R.M.A.Dawson, et al., "Design of an Improved Pixel for a Polysilicon Active−Matrix Organic LED Display", SID’98 Digest, 4.2, pp.11−14(1998)
R.M.A.Dawson, et al., "The Impact of the Transient Response of Organic Light Emitting Diodes on the Design of Active Matrix OLED Displays," IEDM98, 32.6, pp.875−878(1998)
産総研ニュース1999、Vol.4、No.6、「超小型磁性素子の開発に関する研究」、[online]、[平成20年12月9日検索]、インターネット<http://www.kanagawa−iri.go.jp/kitri/kouhou/ssknews/html/46b1.html">
駆動用トランジスタのばらつきとしては、移動度のばらつきと閾値のばらつきが存在する。移動度のばらつきは各画素の明るさの違いとなって現れるが、閾値のばらつきは本来発光するべき画素が全く発光しなかったり、あるいは発光すべきでない画素が発光してしまう現象となって現れるため、閾値のばらつきが深刻な問題となる。
非特許文献2の手法では、発光に必要な電流を駆動用トランジスタにあらかじめ流し、その際の駆動用トランジスタのゲート電圧をピクセル内のコンデンサに記憶させるものであるから、そのピクセル内の駆動用トランジスタの移動度のばらつきおよび閾値のばらつきの両方を補正することが可能である。しかし、発光に必要な電流は微小であるため、データ電極の有する浮遊容量Cfを充電して画素内の発光素子に所望の電流を流すまでには一定の時間を有することとなる。表示装置の画面が小さい場合には正常に動作することが期待できるが、表示画面が大きくなり、また走査ライン数が多くなってくると、データ電極の有する浮遊容量が大きくなるだけでなく、ラインに割り当てられるデータの書き込み時間が短くなるため、その割り当てられた書き込み時間内においてピクセル内のコンデンサに所望の電圧を記憶できなくなってしまう。
非特許文献1の手法では駆動用トランジスタの閾値電圧をピクセル内のコンデンサに記憶させるものであるが、その動作原理を考えると、閾値の変動がノーマリオフの状態で変動する場合には閾値の変動を補償することが可能であるが、閾値の変動がノーマリオンの状態に変動した場合には閾値の変動を補償することができない。たとえば図15の駆動用トランジスタの特性が図17に示すように、ノーマリオフの状態で閾値がマイナス方向にシフトしている場合を考える。なお、同図ではトランジスタはすべてP型として説明を行う。図17の下段には、駆動用トランジスタDr−Trのゲート(図15のA点)の信号波形を示している。信号AZBがHighとなった後信号AZがHighとなるまでの期間aにおいて、駆動用トランジスタDr−Trおよび制御用トランジスタAZ−Trを通してA点に電流が流れ込み、A点の電位は徐々に上昇していく。駆動用トランジスタDr−Trのゲート電圧が閾値電圧に達すると駆動用トランジスタDr−Trに電流が流れなくなり、A点の電位上昇は停止する。このときのA点の電位が駆動用トランジスタDr−Trの閾値電圧となっている。この後期間bにおいてデータ電圧が書き込まれるが、駆動用トランジスタDr−Trのゲート電圧には駆動用トランジスタDr−Trの閾値電圧の電位にデータ電圧が重畳された電圧として設定され、閾値電圧を基準とした電圧が駆動用トランジスタDr−Trのゲート電圧に印加されることとなる。
一方、図15の駆動用トランジスタの特性が図18に示すように、ノーマリオンの状態で閾値がプラス方向にシフトしている場合を考える。なお、同図ではトランジスタはすべてP型として説明を行う。図18の下段には、駆動用トランジスタDr−Trのゲート(図15のA点)の信号波形を示している。信号AZBがHighとなった後信号AZがHighとなるまでの期間aにおいて、駆動用トランジスタDr−Trおよび制御用トランジスタAZ−Trを通してA点に電流が流れ込み、A点の電位は徐々に上昇していく。駆動用トランジスタDr−Trのソース−ゲート間電圧が0Vに達すると駆動用トランジスタDr−Trのソース−ドレイン間の電圧も0Vとなり、駆動用トランジスタDr−Trのゲート電圧が閾値電圧に達していないにもかかわらず駆動用トランジスタDr−Trに電流が流れなくなり、A点の電位上昇は停止する。この後期間bにおいてデータ電圧が書き込まれるが、駆動用トランジスタDr−Trのゲート電圧には0Vを基準としたデータ電圧が書き込まれることとなり、駆動用トランジスタDr−Trの閾値電圧を反映した電位とはなっていないこととなる。
本発明では、発光輝度のばらつきとして最も影響の大きい駆動用トランジスタDr−Trの閾値電圧に関して、閾値のシフトがノーマリオフの場合にもノーマリオンの場合にも補償を行う技術を提供することにより、表示装置の画質劣化を低減することを目的としたものである。
本明細書において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
第1の発明は、発光素子を有するアクティブ型表示装置において、前記発光素子を駆動する駆動用トランジスタと、前記駆動用トランジスタのゲート電極と一定の電圧を供給する部分の間に接続された第1の容量と、選択用トランジスタのドレイン電極と前記駆動用トランジスタのゲート電極の間に接続され、書き込み時に信号を前記駆動用トランジスタのゲート電極に与える第2の容量と、前記駆動用トランジスのソース・ドレイン電極および前記第1の容量を通る経路に設けられたインダクタと、を備え、前記駆動用トランジスのソース・ドレイン電極、前記インダクタ、および前記第1の容量を通る経路が抵抗成分を有する共振回路を構成し、前記共振回路に流れる共振による電流により前記駆動用トランジスタのゲート電極と前記第1の容量の接続部分の電位を変化させ前記第2の容量に前記駆動用トランジスタの閾値電圧を記憶することを特徴とする。
第2の発明は、第1の発明において、前記共振回路は、ダイオードと、前記駆動用トランジスタのソース・ドレイン電極を通った電流が前記ダイオードと前記インダクタと前記第1の容量を通るように制御する第1の制御用トランジスタと、を含み、前記第1の制御用トランジスタの制御により、前記共振回路に共振による電流を流し、前記駆動用トランジスタのゲート電極と前記第1の容量の接続部分の電位を変化させ、前記ダイオードにより、前記接続部分の電位を前記駆動用トランジスタの閾値電圧に保持し、前記閾値電圧を前記第2の容量に記憶することを特徴とする。
第3の発明は、第2の発明において、前記駆動用トランジスタはP型の駆動用トランジスタであり、前記第1の制御用トランジスタにより前記共振回路に電流を流す前に、第2の制御用トランジスタにより前記P型の駆動用トランジスタのソース電極の電位よりも前記P型の駆動用トランジスタのゲート電極の電位の方が低くなるように制御することを特徴とする。
第4の発明は、第2の発明において、前記駆動用トランジスタはN型の駆動用トランジスタであり、前記第1の制御用トランジスタにより前記共振回路に電流を流す前に、第2の制御用トランジスタにより前記N型の駆動用トランジスタのソース電極の電位よりも前記N型の駆動用トランジスタのゲート電極の電位の方が高くなるように制御することを特徴とする。
第5の発明は、第3または第4の発明において、前記駆動用トランジスタが前記表示素子を駆動する回路中に設けられた第3の制御用トランジスタを備え、前記第3の制御用トランジスタは前記第1の制御用トランジスタが前記共振回路に電流を流す時にオフになっていることを特徴とする。
第6の発明は、第5の発明において、前記発光素子、前記駆動用トランジスタ、前記選択用トランジスタ、前記第1の容量、前記第2の容量、前記インダクタ、前記ダイオード、前記第1の制御用トランジスタ、前記第2の制御用トランジスタ、および前記第3の制御用トランジスタが、画面を構成する単位であるサブピクセル内に配置されていることを特徴とする。
第7の発明は、第2〜第6の発明において、前記発光素子は発光型ダイオードであり、前記ダイオードは前記発光型ダイオードであることを特徴とする。
本発明により、駆動用トランジスタの閾値電圧に関して、閾値のシフトがノーマリオフの場合にもノーマリオンの場合にも補償を行うことができ、表示装置の画質劣化を低減することができる。発光素子を有するアクティブ型表示装置に対して本発明を用いることにより、駆動用トランジスタの閾値シフトに起因する表示装置の画質劣化を大幅に改善することが可能となる。
以下、本発明の実施例を図面を参照して詳細に説明する。
本発明による第1の実施例を図1に示す。図1では、マトリクス型ディスプレイパネル内で発光するEL素子を含む1サブピクセル分の回路を示している。Siはi番目の走査ライン、Djはj番目のデータライン、Dr−Tr(ij)は駆動用トランジスタ、OLED(ij)は発光素子(有機EL)、Sw−Tr(ij)は選択用トランジスタ、AZC−Tr(ij)は第1の制御用トランジスタ、AZ−Tr(ij)は第2の制御用トランジスタ、AZB−Tr(ij)は第3の制御用トランジスタ、Cw(ij)は書込容量、Cs(ij)は保持容量、L(ij)はインダクタ、DOD(ij)はダイオードである。ここで、(ij)はi番目の走査ラインとj番目のデータラインの交点に位置するサブピクセルに属する素子であることを表す。
図1のように、保持容量Cs(ij)は駆動用トランジスタDr−Tr(ij)のゲート電極とGNDとの間に配置している。保持容量Cs(ij)の一端は、GNDでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインVddに接続しても良い。また、選択用トランジスタSw−Tr(ij)のドレイン電極と駆動用トランジスタDr−Tr(ij)のゲート電極との間に書込時にデータラインDjの信号を駆動用トランジスタDr−Tr(ij)のゲート電極に与えるための書込容量Cw(ij)を配置している。駆動用トランジスタDr−Tr(ij)のドレイン電極と保持容量Cs(ij)と間には、第1の制御用トランジスタAZC−Tr(ij)とダイオードDOD(ij)とインダクタL(ij)を直列に接続した回路、および第2の制御用トランジスタAZ−Tr(ij)が並列に接続されている。また、駆動用トランジスタDr−Tr(ij)のドレイン電極と発光素子OLED(ij)との間には第3の制御用トランジスタAZB−Tr(ij)を配置している。また、第2の制御用トランジスタAZ−Tr(ij)のゲート、および第3の制御用トランジスタAZB−Tr(ij)のゲート、および第1の制御用トランジスタAZC−Tr(ij)のゲートは、図2の様に各行毎にそれぞれ接続し(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)、制御ライン駆動回路1に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Vddに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎(S1,S1,・・・,Sn)、および列毎(D1,D2,・・・,Dm)に接続されて、走査ライン駆動回路2、データライン駆動回路3へ接続される。
このパネルの駆動方法を図3に示す。ここではすべてのトランジスタはP型であり、駆動用トランジスタDr−Tr(ij)の閾値はプラス方向にシフトしているとして説明を行う。走査ライン(S1,S1,・・・,Sn)には、従来と同様に行を選択する走査パルスが順次印加される。データライン(D1,D2,・・・,Dm)には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機EL(OLED)を発光させるための一定の電圧(Vdd)が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
今回新たに、制御ライン(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)に行毎に図3のような信号を印加する。走査ラインS1とデータラインD1との交点のサブピクセルにおける駆動用トランジスタのゲート電極(図2のA点)に注目して動作の説明を行う。AZ1に印加される制御信号により第2の制御用トランジスタAZ−Tr(11)がオンとなると、駆動用トランジスタDr−Tr(11)のゲート電極(A点)は発光素子OLEDの陽極電位と同電位となるため、電源Vddに対してマイナス方向の電位となる。すなわち、駆動用トランジスタDr−Tr(11)のソース電極の電位よりもゲート電極の電位の方が低くなる。その後第2の制御用トランジスタAZ−Tr(11)、第3の制御用トランジスタAZB−Tr(11)がオフになり、第1の制御用トランジスタAZC−Tr(11)がオンになると、電流は、Vdd=>Dr−Tr(11)=>L(11)=>DOD(11)=>AZC−Tr(11)=>Cs(11)=>GNDの経路を流れ、A点の電位を上昇させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだLC発振回路(共振回路)を形成しており、共振による電流によりA点の電位がVddとなってもさらに電位は上昇し続ける。しかし、A点の電位が駆動用トランジスタDr−Tr(11)の閾値電圧(Vth)に達すると上記の電流は停止し、A点の電位は駆動用トランジスタDr−Tr(11)の閾値電圧以上には上昇しなくなる。その時点でダイオードDOD(11)によりA点の電位は低下することなく、その状態で保持される。その後第1の制御用トランジスタAZC−Tr(11)がオフとなった時点で書込容量Cw(11)および保持容量Cs(11)には駆動用トランジスタDr−Tr(11)の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタSw−Tr(11)を通して印加されると、駆動用トランジスタDr−Tr(11)のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタDr−Tr(11)の閾値電圧Vthを基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタDr−Tr(ij)においても同様の動作を行い、それぞれの駆動用トランジスタDr−Tr(ij)の閾値は補償されることとなる。
本説明は駆動用トランジスタDr−Tr(ij)の閾値はプラス方向にシフトしているとして説明を行ったが、閾値がマイナス方向にシフトしていた場合においても同様に補償できることは明白である。
本発明による第2の実施例を図4に示す。図4では、マトリクス型ディスプレイパネル内で発光するEL素子を含む1サブピクセル分の回路を示している。本実施例の図4は、発光素子OLED(ij)の位置が変わったこととダイオードDOD(ij)がないことを除き、第1の実施例の図1と同様である。
図4のように、保持容量Cs(ij)は駆動用トランジスタDr−Tr(ij)のゲート電極とGNDとの間に配置している。保持容量Cs(ij)の一端は、GNDでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインVddに接続しても良い。また、選択用トランジスタSw−Tr(ij)のドレイン電極と駆動用トランジスタDr−Tr(ij)のゲート電極との間に書込時にデータラインDjの信号を駆動用トランジスタDr−Tr(ij)のゲート電極に与えるための書込容量Cw(ij)を配置している。駆動用トランジスタDr−Tr(ij)のドレイン電極には発光素子OLED(ij)の陽極端子が接続されている。発光素子OLED(ij)の陰極端子と保持容量Cs(ij)との間には、第1の制御用トランジスタAZC−Tr(ij)とインダクタL(ij)を直列に接続した回路、および第2の制御用トランジスタAZ−Tr(ij)が並列に接続されている。また、発光素子OLED(ij)の陰極端子とGNDとの間には第3の制御用トランジスタAZB−Tr(ij)を配置している。また、第2の制御用トランジスタAZ−Tr(ij)のゲート、および第3の制御用トランジスタAZB−Tr(ij)のゲート、および第1の制御用トランジスタAZC−Tr(ij)のゲートは、図5の様に各行毎にそれぞれ接続し(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)、制御ライン駆動回路1に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Vddに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎(S1,S1,・・・,Sn)、および列毎(D1,D2,・・・,Dm)に接続されて、走査ライン駆動回路2、データライン駆動回路3へ接続される。
このパネルの駆動方法を図6に示す。ここではすべてのトランジスタはP型であり、駆動用トランジスタDr−Tr(ij)の閾値はプラス方向にシフトしているとして説明を行う。走査ライン(S1,S1,・・・,Sn)には、従来と同様に行を選択する走査パルスが順次印加される。データライン(D1,D2,・・・,Dm)には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機EL(OLED)を発光させるための一定の電圧(Vdd)が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
今回新たに、制御ライン(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)に行毎に図6のような信号を印加する。走査ラインS1とデータラインD1との交点のサブピクセルにおける駆動用トランジスタのゲート電極(A点)に注目して動作の説明を行う。AZ1に印加される制御信号により第2の制御用トランジスタAZ−Tr(11)がオンとなると、駆動用トランジスタDr−Tr(11)のゲート電極(A点)はGND電位に接続された第3の制御用トランジスタAZB−Tr(11)の一端と同電位となるため、Vddに対してマイナス方向の電位となる。すなわち、駆動用トランジスタDr−Tr(11)のソース電極の電位よりもゲート電極の電位の方が低くなる。その後第2の制御用トランジスタAZ−Tr(11)、第3の制御用トランジスタAZB−Tr(11)がオフになり、第1の制御用トランジスタAZC−Tr(11)がオンになると、電流は、Vdd=>Dr−Tr(11)=>OLED(11)=>L(11)=>AZC−Tr(11)=>Cs(11)=>GNDの経路を流れ、A点の電位を上昇させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだLC発振回路(共振回路)を形成しており、共振による電流によりA点の電位がVddとなってもさらに電位は上昇し続ける。しかし、A点の電位が駆動用トランジスタDr−Tr(11)の閾値電圧(Vth)に達すると上記の電流は停止し、A点の電位は駆動用トランジスタDr−Tr(11)の閾値電圧以上には上昇しなくなる。その時点でダイオード特性を有する発光素子OLED(11)によりA点の電位は低下することなく、その状態で保持される。その後AZC−Tr(11)がオフとなった時点で書込容量Cw(11)および保持容量Cs(ij)にはDr−Tr(11)の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタSw−Tr(11)を通して印加されると、駆動用トランジスタDr−Tr(11)のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタDr−Tr(11)の閾値電圧を基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタDr−Tr(ij)においても同様の動作を行い、それぞれのDr−Tr(ij)の閾値は補償されることとなる。
本説明は駆動用トランジスタDr−Tr(ij)の閾値はプラス方向にシフトしているとして説明を行ったが、閾値がマイナス方向にシフトしていた場合においても同様に補償できることは明白である。
本発明による第3の実施例を図7に示す。図7では、マトリクス型ディスプレイパネル内で発光するEL素子を含む1サブピクセル分の回路を示している。本実施例の図7は、発光素子OLED(ij)が逆向きに接続されていることとVddとGNDが逆になったことを除き、第1の実施例の図1と同様である。なお、各トランジスタは図1ではP型であったが、図7ではN型である。
図7のように、保持容量Cs(ij)は駆動用トランジスタDr−Tr(ij)のゲート電極とGNDとの間に配置している。保持容量Cs(ij)の一端は、GNDでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインVddに接続しても良い。また、選択用トランジスタSw−Tr(ij)のドレイン電極と駆動用トランジスタDr−Tr(ij)のゲート電極との間に書込時にデータラインDjの信号を駆動用トランジスタDr−Tr(ij)のゲート電極に与えるための書込容量Cw(ij)を配置している。駆動用トランジスタDr−Tr(ij)のドレイン電極と保持容量Cs(ij)との間には、第1の制御用トランジスタAZC−Tr(ij)とダイオードDOD(ij)とインダクタL(ij)を直列に接続した回路、および第2の制御用トランジスタAZ−Tr(ij)が並列に接続されている。また、駆動用トランジスタDr−Tr(ij)のドレイン電極と発光素子OLED(ij)との間には第3の制御用トランジスタAZB−Tr(ij)を配置している。また、第2の制御用トランジスタAZ−Tr(ij)のゲート、および第3の制御用トランジスタAZB−Tr(ij)のゲート、および第1の制御用トランジスタAZC−Tr(ij)のゲートは、図8の様に各行毎にそれぞれ接続し(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)、制御ライン駆動回路1に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Vddに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎(S1,S1,・・・,Sn)、および列毎(D1,D2,・・・,Dm)に接続されて、走査ライン駆動回路2、データライン駆動回路3へ接続される。
このパネルの駆動方法を図9に示す。ここではすべてのトランジスタはN型であり、駆動用トランジスタDr−Tr(ij)の閾値はマイナス方向にシフトしているとして説明を行う。走査ライン(S1,S1,・・・,Sn)には、従来と同様に行を選択する走査パルスが順次印加される。データライン(D1,D2,・・・,Dm)には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機EL(OLED)を発光させるための一定の電圧(Vdd)が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
今回新たに、制御ライン(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)に行毎に図9のような信号を印加する。走査ラインS1とデータラインD1との交点のサブピクセルにおける駆動用トランジスタのゲート電極(A点)に注目して動作の説明を行う。AZ1に印加される制御信号により第2の制御用トランジスタAZ−Tr(11)がオンとなると、駆動用トランジスタDr−Tr(11)のゲート電極(A点)は発光素子OLEDの陰極電位と同電位となるため、GNDに対してプラス方向の電位となる。すなわち、駆動用トランジスタDr−Tr(11)のソース電極の電位よりもゲート電極の電位の方が高くなる。その後第2の制御用トランジスタAZ−Tr(11)、第3の制御用トランジスタAZB−Tr(11)がオフになり、第1の制御用トランジスタAZC−Tr(11)がオンになると、電流は、GND=>Cs(11)=>AZC−Tr(11)=>DOD(11)=>L(11)=>Dr−Tr(11)=>GNDの経路を流れ、A点の電位を低下させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだLC発振回路(共振回路)を形成しており、共振による電流によりA点の電位がGNDとなってもさらに電位は低下し続ける。しかし、A点の電位が駆動用トランジスタDr−Tr(11)の閾値電圧(Vth)に達すると上記の電流は停止し、A点の電位は駆動用トランジスタDr−Tr(11)の閾値電圧以上には低下しなくなる。その時点でダイオードDOD(11)によりA点の電位は上昇することなく、その状態で保持される。その後第1の制御用トランジスタAZC−Tr(11)がオフとなった時点で書込容量Cw(11)および保持容量Cs(11)には駆動用トランジスタDr−Tr(11)の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタSw−Tr(11)を通して印加されると、駆動用トランジスタDr−Tr(11)のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタDr−Tr(11)の閾値電圧を基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタDr−Tr(ij)においても同様の動作を行い、それぞれの駆動用トランジスタDr−Tr(ij)の閾値は補償されることとなる。
本説明は駆動用トランジスタDr−Tr(ij)の閾値はマイナス方向にシフトしているとして説明を行ったが、閾値がプラス方向にシフトしていた場合においても同様に補償できることは明白である。
本発明による第4の実施例を図10に示す。図10では、マトリクス型ディスプレイパネル内で発光するEL素子を含む1サブピクセル分の回路を示している。本実施例の図10は、発光素子OLED(ij)が逆向きに接続されていることとVddとGNDが逆になったことを除き、第2の実施例の図4と同様である。なお、各トランジスタは図4ではP型であったが、図10ではN型である。
図10のように、保持容量Cs(ij)は駆動用トランジスタDr−Tr(ij)のゲート電極とGNDとの間に配置している。保持容量Cs(ij)の一端は、GNDでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインVddに接続しても良い。また、選択用トランジスタSw−Tr(ij)のドレイン電極と駆動用トランジスタDr−Tr(ij)のゲート電極との間に書込時にデータラインDjの信号を駆動用トランジスタDr−Tr(ij)のゲート電極に与えるための書込容量Cw(ij)を配置している。駆動用トランジスタDr−Tr(ij)のドレイン電極には発光素子OLED(ij)の陰極端子が接続されている。発光素子OLED(ij)の陽極端子と保持容量Cs(ij)との間には、第1の制御用トランジスタAZC−Tr(ij)とインダクタL(ij)を直列に接続した回路、および第2の制御用トランジスタAZ−Tr(ij)が並列に接続されている。また、発光素子OLED(ij)の陽極端子とVddとの間には第3の制御用トランジスタAZB−Tr(ij)を配置している。また、第2の制御用トランジスタAZ−Tr(ij)のゲート、および第3の制御用トランジスタAZB−Tr(ij)のゲート、および第1の制御用トランジスタAZC−Tr(ij)のゲートは、図11の様に各行毎にそれぞれ接続し(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)、制御ライン駆動回路1に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Vddに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎(S1,S1,・・・,Sn)、および列毎(D1,D2,・・・,Dm)に接続されて、走査ライン駆動回路2、データライン駆動回路3へ接続される。
このパネルの駆動方法を図12に示す。ここではすべてのトランジスタはN型であり、駆動用トランジスタDr−Tr(ij)の閾値はマイナス方向にシフトしているとして説明を行う。走査ライン(S1,S1,・・・,Sn)には、従来と同様に行を選択する走査パルスが順次印加される。データライン(D1,D2,・・・,Dm)には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機EL(OLED)を発光させるための一定の電圧(Vdd)が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
今回新たに、制御ライン(AZ1〜AZn、AZB1〜AZBn、AZC1〜AZCn)に行毎に図12のような信号を印加する。走査ラインS1とデータラインD1との交点のサブピクセルにおける駆動用トランジスタDr−Tr(11)のゲート電極(A点)に注目して動作の説明を行う。AZ1に印加される制御信号により第2の制御用トランジスタAZ−Tr(11)がオンとなると、駆動用トランジスタDr−Tr(11)のゲート電極(A点)はVdd電位に接続された第3の制御用トランジスタAZB−Tr(11)の一端と同電位となるため、GNDに対してプラス方向の電位となる。すなわち、駆動用トランジスタDr−Tr(11)のソース電極の電位よりもゲート電極の電位の方が高くなる。その後第2の制御用トランジスタAZ−Tr(11)、第3の制御用トランジスタAZB−Tr(11)がオフになり、第1の制御用トランジスタAZC−Tr(11)がオンになると、電流は、GND=>Cs(11)=>AZC−Tr(11)=>L(11)=>OLED(11)=>Dr−Tr(11)=>GNDの経路を流れ、A点の電位を低下させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだLC発振回路(共振回路)を形成しており、共振による電流によりA点の電位がGNDとなってもさらに電位は低下し続ける。しかし、A点の電位が駆動用トランジスタDr−Tr(11)の閾値電圧(Vth)に達すると上記の電流は停止し、A点の電位は駆動用トランジスタDr−Tr(11)の閾値電圧以上には低下しなくなる。その時点でダイオード特性を有する発光素子OLED(11)によりA点の電位は上昇することなく、その状態で保持される。その後AZC−Tr(11)がオフとなった時点で書込容量Cw(11)および保持容量Cs(11)には駆動用トランジスタDr−Tr(11)の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタSw−Tr(11)を通して印加されると、駆動用トランジスタDr−Tr(11)のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタDr−Tr(11)の閾値電圧を基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタDr−Tr(ij)においても同様の動作を行い、それぞれの駆動用トランジスタDr−Tr(ij)の閾値は補償されることとなる。
本説明は駆動用トランジスタDr−Tr(ij)の閾値はマイナス方向にシフトしているとして説明を行ったが、閾値がプラス方向にシフトしていた場合においても同様に補償できることは明白である。
本説明は駆動用トランジスタDr−Tr(ij)の閾値はマイナス方向にシフトしているとして説明を行ったが、閾値がプラス方向にシフトしていた場合においても同様に補償できることは明白である。
上記の実施例ではサブピクセルの中にダイオードやインダクタを配置しているが、これらの素子は、特許文献1、特許文献2、非特許文献3に記載されている方法などを用いて容易に作成することが可能である。
また、上記実施例ではすべてのトランジスタをP型あるいはN型として説明を行ったが、すべてのトランジスタが同一のタイプのものでなく両者が混在している場合においても有効に動作を行うことが可能である。
このように、本発明を用いることにより、駆動用トランジスタの閾値がどのようにシフトしていてもそれを補償することが可能となり、ディスプレイの画面内での輝度のバラツキを大幅に低減することが可能となる。
以上、本発明の各実施例を具体的に説明したが、本発明の実施例のポイントは、駆動用トランジスタDr−Tr(ij)のソース・ドレイン電極、インダクタL(ij)、および保持容量Cs(ij)を通る経路が抵抗成分を有する共振回路を構成し、この共振回路に流れる共振による電流により駆動用トランジスタDr−Tr(ij)のゲート電極と保持容量Cs(ij)の接続部分(A点)の電位を変化させ書込容量Cw(ij)に駆動用トランジスタDr−Tr(ij)の閾値電圧を記憶することである。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本発明によって、アクティブ型ディスプレイの高画質化に貢献できる。
Si…i番目の走査ライン、Dj…j番目のデータライン、Dr−Tr(ij)…駆動用トランジスタ、OLED(ij)…発光素子(有機EL)、Sw−Tr(ij)…選択用トランジスタ、AZC−Tr(ij)…第1の制御用トランジスタ、AZ−Tr(ij)…第2の制御用トランジスタ、AZB−Tr(ij)…第3の制御用トランジスタ、Cw(ij)…書込容量、Cs(ij)…保持容量、L(ij)…インダクタ、DOD(ij)…ダイオード、1…制御ライン駆動回路、2…走査ライン駆動回路、3…データライン駆動回路
Claims (7)
- 発光素子を有するアクティブ型表示装置において、
前記発光素子を駆動する駆動用トランジスタと、
前記駆動用トランジスタのゲート電極と一定の電圧を供給する部分の間に接続された第1の容量と、
選択用トランジスタのドレイン電極と前記駆動用トランジスタのゲート電極の間に接続され、書き込み時に信号を前記駆動用トランジスタのゲート電極に与える第2の容量と、
前記駆動用トランジスのソース・ドレイン電極および前記第1の容量を通る経路に設けられたインダクタと、
を備え、
前記駆動用トランジスのソース・ドレイン電極、前記インダクタ、および前記第1の容量を通る経路が抵抗成分を有する共振回路を構成し、
前記共振回路に流れる共振による電流により前記駆動用トランジスタのゲート電極と前記第1の容量の接続部分の電位を変化させ前記第2の容量に前記駆動用トランジスタの閾値電圧を記憶することを特徴とするアクティブ型表示装置。 - 請求項1に記載のアクティブ型表示装置において、
前記共振回路は、
ダイオードと、
前記駆動用トランジスタのソース・ドレイン電極を通った電流が前記ダイオードと前記インダクタと前記第1の容量を通るように制御する第1の制御用トランジスタと、
を含み、
前記第1の制御用トランジスタの制御により、前記共振回路に共振による電流を流し、前記駆動用トランジスタのゲート電極と前記第1の容量の接続部分の電位を変化させ、前記ダイオードにより、前記接続部分の電位を前記駆動用トランジスタの閾値電圧に保持し、前記閾値電圧を前記第2の容量に記憶することを特徴とするアクティブ型表示装置。 - 請求項2に記載のアクティブ型表示装置において、
前記駆動用トランジスタはP型の駆動用トランジスタであり、
前記第1の制御用トランジスタにより前記共振回路に電流を流す前に、第2の制御用トランジスタにより前記P型の駆動用トランジスタのソース電極の電位よりも前記P型の駆動用トランジスタのゲート電極の電位の方が低くなるように制御することを特徴とするアクティブ型表示装置。 - 請求項2に記載のアクティブ型表示装置において、
前記駆動用トランジスタはN型の駆動用トランジスタであり、
前記第1の制御用トランジスタにより前記共振回路に電流を流す前に、第2の制御用トランジスタにより前記N型の駆動用トランジスタのソース電極の電位よりも前記N型の駆動用トランジスタのゲート電極の電位の方が高くなるように制御することを特徴とするアクティブ型表示装置。 - 請求項3または4に記載のアクティブ型表示装置において、
前記駆動用トランジスタが前記表示素子を駆動する回路中に設けられた第3の制御用トランジスタを備え、
前記第3の制御用トランジスタは前記第1の制御用トランジスタが前記共振回路に電流を流す時にオフになっていることを特徴とするアクティブ型表示装置。 - 請求項5に記載のアクティブ型表示装置において、
前記発光素子、前記駆動用トランジスタ、前記選択用トランジスタ、前記第1の容量、前記第2の容量、前記インダクタ、前記ダイオード、前記第1の制御用トランジスタ、前記第2の制御用トランジスタ、および前記第3の制御用トランジスタが、画面を構成する単位であるサブピクセル内に配置されていることを特徴とするアクティブ型表示装置。 - 請求項2ないし6のうちのいずれか1項に記載のアクティブ型表示装置において、
前記発光素子は発光型ダイオードであり、前記ダイオードは前記発光型ダイオードであることを特徴とするアクティブ型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023412A JP2010181526A (ja) | 2009-02-04 | 2009-02-04 | 発光素子を有するアクティブ型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023412A JP2010181526A (ja) | 2009-02-04 | 2009-02-04 | 発光素子を有するアクティブ型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010181526A true JP2010181526A (ja) | 2010-08-19 |
Family
ID=42763119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023412A Pending JP2010181526A (ja) | 2009-02-04 | 2009-02-04 | 発光素子を有するアクティブ型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010181526A (ja) |
-
2009
- 2009-02-04 JP JP2009023412A patent/JP2010181526A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
KR101030002B1 (ko) | 화소 회로 및 이를 이용한 유기전계발광 표시 장치 | |
KR101030004B1 (ko) | 화소 회로 및 이를 이용한 유기전계발광 표시 장치 | |
JP3570394B2 (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 | |
JP5096103B2 (ja) | 表示装置 | |
JP5151172B2 (ja) | 画素回路および表示装置 | |
KR20120022720A (ko) | 표시 장치 및 그 구동 방법 | |
JP2006317696A (ja) | 画素回路および表示装置、並びに画素回路の制御方法 | |
JP2007148129A (ja) | 表示装置及びその駆動方法 | |
JP2005141163A (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
JP2005227562A (ja) | 画素回路および表示装置 | |
WO2017118036A1 (zh) | 像素驱动电路及其驱动方法、显示装置 | |
JP2008175945A (ja) | 画素回路および表示装置 | |
KR20090122699A (ko) | 유기발광표시장치 | |
JP2006018167A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
CN109192139B (zh) | 一种像素补偿电路 | |
JP2009086252A (ja) | 画像表示装置 | |
JP5034208B2 (ja) | 表示装置および表示装置の駆動方法 | |
KR101102021B1 (ko) | 일렉트로 루미네센스 표시소자 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP2008158303A (ja) | 表示装置 | |
JP4639674B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2005181920A (ja) | 画素回路、表示装置およびその駆動方法 |