JP2010165893A - 固体撮像素子とその製造方法、及び撮像装置 - Google Patents

固体撮像素子とその製造方法、及び撮像装置 Download PDF

Info

Publication number
JP2010165893A
JP2010165893A JP2009007346A JP2009007346A JP2010165893A JP 2010165893 A JP2010165893 A JP 2010165893A JP 2009007346 A JP2009007346 A JP 2009007346A JP 2009007346 A JP2009007346 A JP 2009007346A JP 2010165893 A JP2010165893 A JP 2010165893A
Authority
JP
Japan
Prior art keywords
spacer
gate electrode
insulating film
length
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009007346A
Other languages
English (en)
Other versions
JP5446280B2 (ja
Inventor
Tetsuya Oishi
哲也 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009007346A priority Critical patent/JP5446280B2/ja
Priority to US12/657,047 priority patent/US8450780B2/en
Priority to CN2010100037690A priority patent/CN101819980B/zh
Publication of JP2010165893A publication Critical patent/JP2010165893A/ja
Priority to US13/832,438 priority patent/US20130288422A1/en
Application granted granted Critical
Publication of JP5446280B2 publication Critical patent/JP5446280B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】電荷検出部側で暗電流を抑制することと、光電変換部側で暗電流と残像の特性を両立させることを、同時に実現することができる固体撮像素子を提供する。
【解決手段】本発明に係る固体撮像素子は、光電変換した信号電荷を蓄積する光電変換部ＰＤと、信号電荷を検出する電荷検出部ＦＤと、光電変換部ＰＤから電荷検出部ＦＤに信号電荷を転送する転送トランジスタ２２とを備える。転送トランジスタ２２は、ゲート絶縁膜５５と、ゲート絶縁膜５５上に形成されたゲート電極５６と、ゲート電極５６の一方の側壁に形成された第１スペーサ５７と、ゲート電極５６の他方の側壁に形成された第２スペーサ５８とを有し、第１スペーサ５７の長さＬ１が第２スペーサ５８の長さＬ２よりも短くなっている。
【選択図】図２

Description

本発明は、固体撮像素子とその製造方法、及び撮像装置に関する。
固体撮像素子の一つとして、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)型の固体撮像素子が広く知られている。その構成の一例を図９に示す。図９においては、半導体基板１０１にフォトダイオード１０２とフローティングディフュージョン１０３が形成されている。フォトダイオード１０２は、Ｎ型不純物領域１０４とＰ型不純物領域１０５とを含むＰＮ接合構造を有している。フローティングディフュージョン１０３は、Ｎ型不純物領域１０６によって構成されている。
また、半導体基板１０１上には転送トランジスタ１０７が形成されている。転送トランジスタ１０７は、フォトダイオード１０２とフローティングディフュージョン１０３をそれぞれソース／ドレイン領域として構成されている。転送トランジスタ１０７は、ゲート絶縁膜１０８と、ゲート電極１０９と、スペーサ１１０，１１１とを有している。ゲート絶縁膜１０９は、フォトダイオード１０２とフローティングディフュージョン１０３の間に形成されている。ゲート電極１０９は、ゲート絶縁膜１０８上に形成されている。スペーサ１１０は、フォトダイオード１０２側に位置してゲート電極１０９の一方の側壁に形成されている。スペーサ１１１は、フローティングディフュージョン１０３側に位置してゲート電極１０９の他方の側壁に形成されている。
ゲート電極１０９の側壁を覆うスペーサ１１０，１１１は、各々対称的に形成されている。このため、スペーサ１１０の長さＬ３とスペーサ１１１の長さＬ４は同じ長さ（寸法）になっている。また、Ｐ型不純物領域１０５はスペーサ１１０に対して自己整合的に形成され、Ｎ型不純物領域１０６はスペーサ１１１に対して自己整合的に形成されている。
各々のスペーサ１１０，１１１の長さＬ３，Ｌ４は、固体撮像素子の特性に影響を与える。例えば、フローティングディフュージョン１０３側のスペーサ１１１の長さＬ４が短いと、いわゆるＧＩＤＬ(Gate Induced Drain Leakage)によって暗電流が増加する。このため、スペーサ１１１の長さＬ４は、ある程度長い方が好ましい。
一方、フォトダイオード１０２側のスペーサ１１０の長さＬ３が長いと、フォトダイオード１０２のＮ型不純物領域１０４のピンニングが弱くなり、暗電流が増加する。また、スペーサ１１０の長さＬ３が短いと、暗電流は抑制されるものの、残像が悪くなる。このため、スペーサ１１０の長さＬ３には、暗電流と残像の特性を両立するのに最適な寸法が存在する。
特許文献１には、フォトダイオード側に形成されたスペーサの長さを、フローティングディフュージョン側に形成されたスペーサの長さよりも長くしたＣＭＯＳイメージセンサが記載されている。
特開２００２−１１０９５７号公報
上記図９に示す固体撮像素子においては、前述したようにスペーサ１１０，１１１の長さＬ３，Ｌ４が、構造的な対称性から同じ長さになっている。このため、例えば、フローティングディフュージョン１０３側の暗電流を抑制するために、スペーサ１１１の長さＬ４を長くした場合に、これと同じ寸法で形成されるスペーサ１１０の長さＬ３が最適値から外れてしまう場合がある。また逆に、フォトダイオード１０２側の暗電流と残像の特性を両立するために、スペーサ１１０の長さＬ３を最適化すると、これと同じ寸法で形成されるスペーサ１１１の長さＬ４が短くなりすぎて暗電流が増加する場合がある。このため、従来においては、フローティングディフュージョン１０３側の暗電流の抑制と、フォトダイオード１０２側の暗電流と残像の最適化の双方を適切に制御することが困難であった。
本発明の目的は、電荷検出部側で暗電流を抑制することと、光電変換部側で暗電流と残像の特性を両立させることを、同時に実現することができる固体撮像素子とその製造方法、及び撮像装置を提供することにある。
本発明に係る固体撮像素子は、光電変換した信号電荷を蓄積する光電変換部と、前記信号電荷を検出する電荷検出部と、前記光電変換部から前記電荷検出部に前記信号電荷を転送する転送トランジスタとを備え、前記転送トランジスタは、ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記光電変換部側に位置して前記ゲート電極の一方の側壁に形成された第１スペーサと、前記電荷検出部側に位置して前記ゲート電極の他方の側壁に形成された第２スペーサとを有し、前記第１スペーサの長さが前記第２スペーサの長さよりも短い構成となっている。
本発明に係る固体撮像素子においては、光電変換部側では、第２スペーサの長さに関係なく、暗電流と残像の特性を両立させるための最適値に合わせて、第１スペーサの長さを設定することが可能となる。また、電荷検出部側では、第１スペーサの長さに関係なく、暗電流の抑制に適した寸法に合わせて、第２スペーサの長さを設定することが可能となる。
本発明に係る第１の固体撮像素子の製造方法は、半導体基板上に第１絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の高さが、電荷検出部形成領域側よりも光電変換部形成領域側の方が低くなるように、前記ゲート電極をエッチングする工程と、前記半導体基板上に前記第１絶縁膜及び前記ゲート電極を覆う状態で第２絶縁膜を形成する工程と、前記光電変換部形成領域側に位置して前記ゲート電極の一方の側壁に形成される第１スペーサの長さが、前記電荷検出部形成領域側に位置して前記ゲート電極の他方の側壁に形成される第２スペーサの長さよりも短くなるように、前記第１絶縁膜及び前記第２絶縁膜をエッチングする工程とを有するものである。
本発明に係る第１の固体撮像素子の製造方法においては、ゲート電極の光電変換部形成領域側の側壁に形成される第１スペーサの長さが、ゲート電極の電荷検出部形成領域側の側壁に形成される第２スペーサの長さよりも短い固体撮像素子が得られる。また、第１スペーサの長さは、ゲート電極をエッチングするときのエッチング量をプロセスパラメータとして制御することが可能になり、第２スペーサの長さは、第２絶縁膜の膜厚をプロセスパラメータとして制御することが可能になる。
本発明に係る第１の固体撮像素子の製造方法は、半導体基板上に第１絶縁膜を介してゲート電極を形成する工程と、前記半導体基板上に前記第１絶縁膜及び前記ゲート電極を覆う状態で第２絶縁膜を形成する工程と、光電変換部形成領域側に位置して前記ゲート電極の一方の側壁に形成される第１スペーサの長さが、電荷検出部形成領域側に位置して前記ゲート電極の他方の側壁に形成される第２スペーサの長さと同じ長さになるように、前記第１絶縁膜及び前記第２絶縁膜をエッチングする工程と、前記第１スペーサの長さが、前記第２スペーサの長さよりも短くなるように、前記第１スペーサをエッチングする工程とを有するものである。
本発明に係る第２の固体撮像素子の製造方法においては、ゲート電極の光電変換部形成領域側の側壁に形成される第１スペーサの長さが、ゲート電極の電荷検出部形成領域側の側壁に形成される第２スペーサの長さよりも短い固体撮像素子が得られる。また、第１スペーサの長さは、第１スペーサをエッチングするときのエッチング量をプロセスパラメータとして制御することが可能になり、第２スペーサの長さは、第２絶縁膜の膜厚をプロセスパラメータとして制御することが可能になる。
本発明によれば、光電変換部、電荷検出部及び転送トランジスタを有する固体撮像素子において、電荷検出部側で暗電流を抑制することと、光電変換部側で暗電流と残像の特性を両立させることを、同時に実現することができる。
本発明が適用される固体撮像素子の一例として、ＣＭＯＳ型の固体撮像素子の構成例を示す概略図である。 本発明の第１の実施の形態に係る固体撮像素子の一部を拡大した断面図である。 本発明の第１の実施の形態に係る固体撮像素子の製造方法を説明する図（その１）である。 本発明の第１の実施の形態に係る固体撮像素子の製造方法を説明する図（その２）である。 本発明の第２の実施の形態に係る固体撮像素子の一部を拡大した断面図である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法を説明する図（その１）である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法を説明する図（その２）である。 本発明が適用される撮像装置の構成例を示すブロック図である。 従来の固体撮像素子の一例を示す断面図である。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
本発明の実施の形態については、以下の順序で説明する。
１．固体撮像素子の全体構成
２．第１の実施の形態に係る固体撮像素子の構成
３．第１の実施の形態に係る固体撮像素子の製造方法
４．第２の実施の形態に係る固体撮像素子の構成
５．第２の実施の形態に係る固体撮像素子の製造方法
６．適用例
＜１．固体撮像素子の全体構成＞
図１は本発明が適用される固体撮像素子の一例として、ＣＭＯＳ型の固体撮像素子の構成例を示す概略図である。図示した固体撮像素子１０は、行列状に２次元配置されて撮像領域を形成する単位画素１１と、撮像領域外に設けられた垂直走査回路１２、垂直走査パルスドライバ１３、水平選択トランジスタ１４及び水平走査回路１５とを有する構成となっている。
単位画素１１は、フォトダイオードＰＤ、転送トランジスタ２２、増幅トランジスタ２３、リセットトランジスタ２４及びＸＹアドレストランジスタ２５を有する４トランジスタ構成となっている。各画素トランジスタ２２〜２５としては、ＭＯＳトランジスタが用いられている。なお、ここでは、図面の簡略化のために、ｍ行ｎ列目の単位画素のみを示している。
単位画素１１において、転送トランジスタ２２は、ソースがフォトダイオードＰＤのカソードに、ドレインが増幅トランジスタ２３のゲートにそれぞれ接続されている。転送トランジスタ２２のドレインと増幅トランジスタ２３のゲートとの接続部分がフローティングディフュージョンＦＤとなっている。増幅トランジスタ２３はドレインが電源ＶＤＤに、ソースが垂直信号ライン２６にそれぞれ接続されている。
リセットトランジスタ２４は、ドレインが垂直リセットライン２７に、ソースが転送トランジスタ２２のドレインと増幅トランジスタ２３のゲートとの接続部（ＦＤ）に、ゲートが水平リセットライン２８にそれぞれ接続されている。ＸＹアドレストランジスタ２５は、ゲートが垂直読み出しライン２９に、ドレインが水平読み出しライン３０に、ソースが転送トランジスタ２５のゲートにそれぞれ接続されている。
撮像領域外において、垂直走査回路１２からは、垂直読み出し走査パルスφＶRm（φＶR1，φＶR2，…，φＶRm，…，φＶRM）及び垂直リセット走査パルスφＶSm（φＶS1，φＶS2，…，φＶSm，…，φＶSM）が順次出力される。垂直読み出し走査パルスφＶRmは、対応する行の垂直読み出しライン２９に印加される。垂直リセット走査パルスφＶSmは、垂直走査パルスドライバ１３を介して対応する行の垂直リセットライン２７に印加される。
垂直走査パルスドライバ１３は、電源側回路端が電源電圧ＶＤＤの電源ライン３１に、ＧＮＤ側回路端がＧＮＤライン３２にそれぞれ接続されている。垂直走査パルスドライバ１３は、垂直走査回路１２から与えられる垂直リセット走査パルスφＶSmに基づいて垂直リセットライン２７を駆動する。その際、垂直走査パルスドライバ１３は、垂直リセット走査パルスφＶSmが“Ｌ”レベルのときに、ＧＮＤライン３２のＧＮＤレベルを０．５Ｖ〜０．８Ｖ程度にレベルシフトして垂直リセットライン２７に与える。
水平走査回路１５からは、水平読み出し走査パルスφＨRn（φＨR1，φＨR2，…，φＨRn，…，φＨRN）、水平選択走査パルスφＨn （φＨ1 ，φＨ2 ，…，φＨn ，…，φＨN ）及び水平リセット走査パルスφＨSn（φＨS1，φＨS2，…，φＨSn，…，φＨSN）が順次出力される。水平読み出し走査パルスφＨR n は、対応する列の水平リセットライン３０に印加される。水平リセット走査パルスφＨSnは、対応する列の水平読み出しライン２８に印加される。水平選択走査パルスφＨn は、対応する列の水平選択トランジスタ１４のゲートに印加される。水平選択トランジスタ１４は、列ごとに垂直信号ライン２６の一端と水平信号ライン３１との間に接続されている。
＜２．第１の実施の形態に係る固体撮像素子の構成＞
図２は本発明の第１の実施の形態に係る固体撮像素子の一部を拡大した断面図である。図２において、半導体基板５１には、前述したフォトダイオードＰＤとフローティングディフュージョンＦＤと転送トランジスタ２２とが形成されている。フォトダイオードＰＤは、光電変換した信号電荷を蓄積する光電変換部となる。さらに詳述すると、フォトダイオードＰＤは、入射光をその光量に応じた電気信号に変換して信号電荷を生成するとともに、当該生成した信号電荷を蓄積するものである。フォトダイオードＰＤは、Ｎ型不純物領域５２とＰ型不純物領域５３とを含むＰＮ接合構造を有している。フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送トランジスタ２２によって転送された信号電荷を検出する電荷検出部となる。フローティングディフュージョンＦＤは、Ｎ型不純物領域５４によって構成されている。
転送トランジスタ２２は、フォトダイオードＰＤの光電変換によって蓄積された信号電荷をフローティングディフュージョンＦＤに転送するものである。転送トランジスタ２２は、フォトダイオードＰＤとフローティングディフュージョンＦＤをそれぞれソース／ドレイン領域として構成されている。転送トランジスタ２２は、ゲート絶縁膜５５と、ゲート電極５６と、第１スペーサ５７と、第２スペーサ５８とを有している。ゲート絶縁膜５５は、フォトダイオードＰＤとフローティングディフュージョンＦＤの間に形成されている。ゲート電極５６は、ゲート絶縁膜５５上に形成されている。第１スペーサ５７は、フォトダイオードＰＤ側に位置してゲート電極５６の一方の側壁に形成されている。第２スペーサ５８は、フローティングディフュージョンＦＤ側に位置してゲート電極５６の他方の側壁に形成されている。また、Ｐ型不純物領域５３は第１スペーサ５７に対して自己整合的に形成され、Ｎ型不純物領域５４は第２スペーサ５８に対して自己整合的に形成されている。
半導体基板５１上では第１スペーサ５７と第２スペーサ５８が非対称に形成されている。さらに詳述すると、第１スペーサ５７の長さＬ１と第２スペーサ５８の長さＬ２を比較した場合、第１スペーサ５７の長さＬ１は、第２スペーサ５８の長さＬ２よりも短くなっている。スペーサの長さとは、ゲート電極５６の長さ方向（以下、「ゲート長方向」とも記す）のスペーサ寸法をいう。ゲート電極５６の長さ方向は図２の左右方向となり、ゲート電極５６の幅方向は図２の奥行き方向となる。スペーサの長さは、ゲート電極５６の長さ方向において、ゲート電極５６の側壁からスペーサ端部までの寸法で規定される。このため、第１スペーサ５７の長さＬ１は、ゲート電極５６の一方の側壁から第１スペーサ５７の端部までの寸法で規定され、第２スペーサ５８は、ゲート電極５６の他方の側壁から第２スペーサ５８の端部までの寸法で規定されている。
第１スペーサ５７の長さＬ１は、フォトダイオードＰＤ側の暗電流と残像の特性を両立させるうえで最適とされる寸法に合わせて設定されている。第２スペーサ５８は、フローティングディフュージョンＦＤ側の暗電流を抑制するのに適した寸法に合わせて設定されている。フォトダイオードＰＤ側の暗電流と残像の特性を両立させるうえで最適とされる寸法は、フローティングディフュージョンＦＤ側の暗電流を抑制するのに適した寸法よりも小さくなる。このため、前述したように第１スペーサ５７の長さＬ１を第２スペーサ５８の長さＬ２よりも短くしている。
また、ゲート電極５６の上面には段差が設けられている。そして、この段差の存在により、ゲート電極５６の高さは、フローティングディフュージョンＦＤ側よりもフォトダイオードＰＤ側の方が低くなっている。ゲート電極５６の高さとは、半導体基板５１の厚み方向のゲート電極寸法をいう。ゲート絶縁膜５５とゲート電極５６の境界面を基準にゲート電極５６の高さを規定すると、フォトダイオードＰＤ側のゲート電極５６の高さＨ１は、フローティングディフュージョンＦＤ側のゲート電極５６の高さＨ２よりも低くなっている。
＜３．第１の実施の形態に係る固体撮像素子の製造方法＞
図３及び図４は本発明の第１の実施の形態に係る固体撮像素子の製造方法を説明する図である。まず、図３（Ａ）に示すように、半導体基板５１上に、図示しない素子分離領域とともに、第１絶縁膜６１及びゲート電極５６を順に形成する。第１絶縁膜６１は、上記のゲート絶縁膜５５となるもので、この段階では半導体基板５１の上面を広く覆うように形成される。ゲート電極５６は、予め決められた形状にパターン加工される。次に、半導体基板５１にＮ型不純物をイオン注入することによりＮ型不純物領域５２を形成する。ここで、半導体基板５１には、上記のフォトダイオードＰＤが形成されるフォトダイオード形成領域５９と、上記のフローティングディフュージョンＦＤが形成されるフローティングディフュージョン形成領域６０が設定されている。フォトダイオード形成領域５９とフローティングディフュージョン形成領域６０は、ゲート電極５６を間に挟んで、ゲート長方向の一方と他方に設定される。Ｎ型不純物領域５２は、フォトダイオード形成領域５９を対象にＮ型不純物をイオン注入することにより形成される。
次に、図３（Ｂ）に示すように、フォトダイオード形成領域５９側のゲート電極５６の高さＨ１が、フローティングディフュージョン形成領域６０側のゲート電極５６の高さＨ２よりも低くなるように、ゲート電極５６を選択的にエッチングする。この場合、フォトダイオード形成領域５９側のゲート電極５６の高さＨ１は、この後の工程で形成される第１スペーサ５７の長さＬ１（図２を参照）を考慮して決定する。
次に、図４（Ａ）に示すように、半導体基板５１上に第１絶縁膜６１及びゲート電極５６を覆う状態で第２絶縁膜６２を形成する。この場合は、半導体基板５１全体を覆うように第２絶縁膜６２を堆積させる。このとき、第２絶縁膜６２の膜厚は、この後の工程で形成される第２スペーサ５８の長さＬ２（図２を参照）を考慮して決定する。
次に、図４（Ｂ）に示すように、第１絶縁膜６１及び第２絶縁膜６２をエッチング（エッチバック）して半導体基板５１の表面（上面）を露出させる。これにより、ゲート電極５６のフォトダイオード形成領域５９側の側壁に第１スペーサ５７が形成され、かつゲート電極５６のフローティングディフュージョン形成領域６０の側壁に第２スペーサ５８が形成される。この場合、第１スペーサ５７は、ゲート電極５６の一方の側壁よりもフォトダイオード形成領域５９側にはみ出した絶縁材料によって形成される。第２スペーサ５８は、ゲート電極５６の他方の側壁よりもフローティングディフュージョン形成領域６０側にはみ出した絶縁材料によって形成される。また、第１絶縁膜６１と第２絶縁膜６２のエッチングでは、ゲート電極５６の下側部分を除いて、それらの絶縁膜６１，６２が一緒に除去される。このため、ゲート電極５６の下に、第１絶縁膜６１の絶縁材料によってゲート絶縁膜５５が形成される。また、ゲート電極５６の一方の側壁には第１絶縁膜６１と第２絶縁膜６２の絶縁材料によって第１スペーサ５７が形成され、ゲート電極５６の他方の側壁には第１絶縁膜６１と第２絶縁膜６２の絶縁材料によって第２スペーサ５８が形成される。
第１絶縁膜６１及び第２絶縁膜６２のエッチングによって形成されるスペーサ５７，５８の長さＬ１，Ｌ２は、ゲート電極５６の高さＬ１，Ｌ２が高いほど長くなる。また、第１スペーサ５７の長さＬ１は、ゲート電極５６のフォトダイオード形成領域５９側の高さＨ１に依存したものとなり、第２スペーサ５８の長さＬ２は、ゲート電極５６のフローティングディフュージョン形成領域６０側の高さＨ２に依存したものとなる。この場合、ゲート電極５６の高さＨ１，Ｈ２は、“Ｈ１＜Ｈ２”の関係になっているため、この関係にしたがって第１スペーサ５７の長さＬ１が第２スペーサ５８の長さＬ２よりも短く形成される。
次に、フォトダイオード形成領域５９を対象に半導体基板５１にＰ型不純物をイオン注入することによりＰ型不純物領域５３を形成する。また、フローティングディフュージョン形成領域６０を対象に半導体基板５１にＮ型不純物をイオン注入することによりＮ型不純物領域５４を形成する。Ｐ型不純物領域５３は、第１スペーサ５７をマスクとして半導体基板５１にＰ型不純物をイオン注入することにより形成される。このため、Ｐ型不純物領域５３は、第１スペーサ５７に対して自己整合的に形成される。Ｎ型不純物領域５４は、第２スペーサ５８をマスクとして半導体基板５１にＮ型不純物をイオン注入することにより形成される。このため、Ｎ型不純物領域５４は、第２スペーサ５８に対して自己整合的に形成される。この段階で、Ｎ型不純物領域５２とＰ型不純物領域５３からなるフォトダイオードＰＤが形成されるとともに、Ｎ型不純物領域５４からなるフローティングディフュージョンＦＤが形成される。これにより、上記図２に示す構成の固体撮像素子が得られる。
本発明の第１の実施の形態においては、固体撮像素子の構成として、第１スペーサ５７の長さＬ１が第２スペーサ５８の長さＬ２よりも短くなっている。このため、フォトダイオードＰＤ側では、第２スペーサ５８の長さＬ２に関係なく、暗電流と残像の特性を両立させるための最適値に合わせて、第１スペーサ５７の長さＬ１を設定することができる。また、フローティングディフュージョンＦＤ側では、第１スペーサ５７の長さＬ１に関係なく、暗電流の抑制に適した寸法に合わせて、第２スペーサ５８の長さＬ２を設定することができる。その結果、フローティングディフュージョンＦＤ側で暗電流を抑制することと、フォトダイオードＰＤ側で暗電流と残像の特性を両立させることを、同時に実現することができる。
また、本発明の第１の実施の形態においては、固体撮像素子の構成として、ゲート電極５６の高さが、フローティングディフュージョンＦＤ側よりもフォトダイオードＰＤ側の方が低くなっている。このため、半導体基板５１上に一様な膜厚で第２絶縁膜６２を形成した後、第１絶縁膜６１と第２絶縁膜６２をエッチングするだけで、第１スペーサ５７の長さＬ１が第２スペーサ５８の長さＬ２よりも短い固体撮像素子の構成を実現することができる。
また、固体撮像素子の製造工程においては、ゲート電極５６を選択的にエッチングするときのエッチング量によって、ゲート電極５６のフォトダイオード形成領域５９側の高さＨ１が決まる。また、第１スペーサ５７の長さＬ１は、ゲート電極５６のフォトダイオード形成領域５９側の高さＨ１に依存する。このため、ゲート電極５６を選択的にエッチングするときのエッチング量をプロセスパラメータとして、第１スペーサ５７の長さＬ１を制御することができる。また、固体撮像素子の製造工程においては、第２絶縁膜６２を堆積させるときの堆積膜厚によって、ゲート電極５６のフローティングディフュージョン形成領域６０側の高さＨ２が決まる。また、第２スペーサ５８の長さＬ２は、ゲート電極５６のフローティングディフュージョン形成領域６０側の高さＨ２に依存する。このため、第２絶縁膜６２の堆積膜厚をプロセスパラメータとして、第２スペーサ５８の長さＬ２を制御することができる。その結果、第１スペーサ５７の長さＬ１と第２スペーサ５８の長さＬ２を独立に制御することが可能となる。したがって、フローティングディフュージョンＦＤ側で暗電流を抑制することと、フォトダイオードＰＤ側で暗電流と残像の特性を両立させることを、同時に実現することができる。
＜４．第２の実施の形態に係る固体撮像素子の構成＞
図５は本発明の第２の実施の形態に係る固体撮像素子の一部を拡大した断面図である。なお、本発明の第２の実施の形態においては、上記第１の実施の形態と同様の部分に同じ符号を付して説明することとする。図５において、半導体基板５１には、光電変換部となるフォトダイオードＰＤと電荷検出部となるフローティングディフュージョンＦＤと転送トランジスタ２２とが形成されている。フォトダイオードＰＤは、Ｎ型不純物領域５２とＰ型不純物領域５３とを含むＰＮ接合構造を有している。フローティングディフュージョンＦＤは、Ｎ型不純物領域５４６によって構成されている。転送トランジスタ２２は、ゲート絶縁膜５５と、ゲート電極５６と、第１スペーサ５７と、第２スペーサ５８とを有している。また、半導体基板５１上では第１スペーサ５７と第２スペーサ５８が非対称に形成されている。即ち、第１スペーサ５７の長さＬ１と第２スペーサ５８の長さＬ２を比較した場合、第１スペーサ５７の長さＬ１は、第２スペーサ５８の長さＬ２よりも短くなっている。以上の構成は、上記第１の実施の形態と同様である。
ここで、上記第１の実施の形態においては、ゲート電極５６に段差を設けることで、フォトダイオードＰＤ側とフローティングディフュージョンＦＤ側でゲート電極５６の高さを異ならせている。これに対して、本第２の実施の形態においては、ゲート電極５６に段差が設けられておらず、フォトダイオードＰＤ側とフローティングディフュージョンＦＤ側でゲート電極５６が同じ高さになっている。
＜５．第２の実施の形態に係る固体撮像素子の製造方法＞
図６及び図７は本発明の第２の実施の形態に係る固体撮像素子の製造方法を説明する図である。まず、図６（Ａ）に示すように、半導体基板５１上に、図示しない素子分離領域とともに、第１絶縁膜６１及びゲート電極５６を形成する。第１絶縁膜６１は、ゲート絶縁膜５５となるもので、この段階では半導体基板５１の上面を広く覆うように形成する。ゲート電極５６は、予め決められた形状にパターン加工する。次に、半導体基板５１にＮ型不純物をイオン注入することによりＮ型不純物領域５２を形成する。半導体基板５１には、上記第１の実施の形態と同様に、フォトダイオード形成領域５９とフローティングディフュージョン形成領域６０が設定されている。Ｎ型不純物領域５２は、フォトダイオード形成領域５９を対象にＮ型不純物をイオン注入することにより形成される。
次に、図６（Ｂ）に示すように、半導体基板５１上にゲート絶縁膜５５及びゲート電極５６を覆う状態で第２絶縁膜６２を形成する。この場合は、半導体基板５１全体を覆うように第２絶縁膜６２を堆積させる。このとき、第２絶縁膜６２の膜厚は、この後の工程で形成される第２スペーサ５８の長さＬ２（図２を参照）を考慮して決定する。
次に、図７（Ａ）に示すように、第１絶縁膜６１及び第２絶縁膜６２をエッチング（エッチバック）して半導体基板５１の表面（上面）を露出させる。これにより、ゲート電極５６のフォトダイオード形成領域５９側の側壁に第１スペーサ５７を形成し、かつゲート電極５６のフローティングディフュージョン形成領域６０側の側壁に第２スペーサ５８を形成する。この場合、第１スペーサ５７は、ゲート電極５６の一方の側壁よりもフォトダイオード形成領域５９側にはみ出した絶縁材料によって形成される。第２スペーサ５８は、ゲート電極５６の他方の側壁よりもフローティングディフュージョン形成領域６０側にはみ出した絶縁材料によって形成される。また、第１絶縁膜６１と第２絶縁膜６２のエッチングでは、ゲート電極５６の下側部分を除いて、それらの絶縁膜６１，６２が一緒に除去される。このため、ゲート電極５６の下に、第１絶縁膜６１の絶縁材料によってゲート絶縁膜５５が形成される。また、ゲート電極５６の一方の側壁には第１絶縁膜６１と第２絶縁膜６２の絶縁材料によって第１スペーサ５７が形成され、ゲート電極５６の他方の側壁には第１絶縁膜６１と第２絶縁膜６２の絶縁材料によって第２スペーサ５８が形成される。この段階では、第１スペーサ５７と第２スペーサ５８が対称的に形成される。このため、第１スペーサ５７の長さＬ１と第２スペーサ５８の長さＬ２が同じ長さになっている。
次に、図７（Ｂ）に示すように、フォトダイオード形成領域５９側の第１スペーサ５７を選択的にエッチングすることにより、第１スペーサ５７の長さＬ１を短くする。この段階で、第１スペーサ５７と第２スペーサ５８が非対称に形成されるとともに、第１スペーサ５７の長さＬ１が第２スペーサ５８の長さＬ２よりも短くなる。
次に、フォトダイオード形成領域５９を対象に半導体基板５１にＰ型不純物をイオン注入することによりＰ型不純物領域５３を形成する。また、フローティングディフュージョン形成領域６０を対象に半導体基板５１にＮ型不純物をイオン注入することによりＮ型不純物領域５４を形成する。Ｐ型不純物領域５３は、第１スペーサ５７をマスクとして半導体基板５１にＰ型不純物をイオン注入することにより形成される。このため、Ｐ型不純物領域５３は、第１スペーサ５７に対して自己整合的に形成される。Ｎ型不純物領域５４は、第２スペーサ５８をマスクとして半導体基板５１にＮ型不純物をイオン注入することにより形成される。このため、Ｎ型不純物領域５４は、第２スペーサ５８に対して自己整合的に形成される。この段階で、Ｎ型不純物領域５２とＰ型不純物領域５３からなるフォトダイオードＰＤが形成されるとともに、Ｎ型不純物領域５４からなるフローティングディフュージョンＦＤが形成される。これにより、上記図５に示す構成の固体撮像素子が得られる。
本発明の第２の実施の形態においては、固体撮像素子の構成として、第１スペーサ５７の長さＬ１が第２スペーサ５８の長さＬ２よりも短くなっている。このため、フォトダイオードＰＤ側では、第２スペーサ５８の長さＬ２に関係なく、暗電流と残像の特性を両立させるための最適値に合わせて、第１スペーサ５７の長さＬ１を設定することができる。また、フローティングディフュージョンＦＤ側では、第１スペーサ５７の長さＬ１に関係なく、暗電流の抑制に適した寸法に合わせて、第２スペーサ５８の長さＬ２を設定することができる。その結果、フローティングディフュージョンＦＤ側で暗電流を抑制することと、フォトダイオードＰＤ側で暗電流と残像の特性を両立させることを、同時に実現することができる。
また、固体撮像素子の製造工程においては、第１スペーサ５７を選択的にエッチングするときのエッチング量によって、第１スペーサ５７の長さＬ１が決まる。このため、第１スペーサ５７を選択的にエッチングするときのエッチング量をプロセスパラメータとして、第１スペーサ５７の長さＬ１を制御することができる。また、固体撮像素子の製造工程においては、第２絶縁膜６２を堆積させるときの堆積膜厚によって、ゲート電極５６の高さが決まる。また、第２スペーサ５８の長さＬ２は、ゲート電極５６の高さに依存する。このため、第２絶縁膜６２の堆積膜厚をプロセスパラメータとして、第２スペーサ５８の長さＬ２を制御することができる。その結果、第１スペーサ５７の長さＬ１と第２スペーサ５８の長さＬ２を独立に制御することが可能となる。したがって、フローティングディフュージョンＦＤ側で暗電流を抑制することと、フォトダイオードＰＤ側で暗電流と残像の特性を両立させることを、同時に実現することができる。
なお、上記第２の実施の形態においては、絶縁膜６１，６２のエッチングによって第１スペーサ５７と第２スペーサ５８を対称的に形成した後、第１スペーサ５７を選択的にエッチングすることでその長さＬ１を短くしたが、本発明はこれに限らない。例えば、絶縁膜６１，６２のエッチングによって第１スペーサ５７と第２スペーサ５８を対称的に形成した後、第２スペーサ５８の側壁を覆うように図示しない第３スペーサを形成することで、フローティングディフュージョンＦＤ側のスペーサ長さを長くしてもよい。
＜６．適用例＞
図８は本発明が適用される撮像装置の構成例を示すブロック図である。図示した撮像装置９０は、レンズ群９１を含む光学系、固体撮像装置９２、フレームメモリ９４、表示装置９５、記録装置９６、操作系９７及び電源系９８を有している。このうち、ＤＳＰ回路９３、フレームメモリ９４、表示装置９５、記録装置９６、操作系９７及び電源系９８は、バスライン９９を介して相互に接続されている。
レンズ群９１は、被写体からの入射光（像光）を取り込んで固体撮像装置９２の撮像面に結像する。固体撮像装置９２は、レンズ群９１によって撮像面に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置９２の素子構造として、先述した固体撮像素子の構造が適用される。
表示装置９５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、固体撮像装置９２で撮像された動画又は静止画を表示する。記録装置９６は、固体撮像装置９２で撮像された動画又は静止画を、不揮発性メモリやビデオテープ、ＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
操作系９７は、撮像装置９０を使用する使用者による操作の下に、撮像装置９０が持つ様々な機能について操作指令を発する。電源系９８は、ＤＳＰ回路９３、フレームメモリ９４、表示装置９５、記録装置９６及び操作系９７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このような撮像装置９０は、例えば、ビデオカメラやデジタルスチルカメラ、さらにはカメラ付き携帯電話機等のモバイル機器向けのカメラモジュールに適用される。但し、本発明はこれに限らず、例えば、固体撮像素子を備えるカメラを組み込んだ自動車や飛行機などの乗り物一般に適用することも可能である。その場合、例えば、自動車を例に挙げると、運転手の死角になる部分の映像をカメラで撮影して車内の表示装置に表示するシステムにおいて、車体の前部や後部、側部などに組み込まれるカメラ用の固体撮像素子として、上記実施の形態の素子構造を採用可能である。また、上記実施の形態の素子構造を採用した固体撮像素子を備える自動車、飛行機などの乗り物は、上述したモバイル機器向けのカメラモジュールと同様に、本発明に係る撮像装置の一つの形態となり得る。
１０…固体撮像素子、５１…半導体基板、５５…ゲート絶縁膜、５６…ゲート電極、５７…第１スペーサ、５８…第２スペーサ、５９…フォトダイオード形成領域、６０…フローティングディフュージョン形成領域、６１…第１絶縁膜、６２…第２絶縁膜、９０…撮像装置、ＦＤ…フローティングディフュージョン、ＰＤ…フォトダイオード

Claims (5)

  1. 光電変換した信号電荷を蓄積する光電変換部と、
    前記信号電荷を検出する電荷検出部と、
    前記光電変換部から前記電荷検出部に前記信号電荷を転送する転送トランジスタとを備え、
    前記転送トランジスタは、
    ゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記光電変換部側に位置して前記ゲート電極の一方の側壁に形成された第１スペーサと、
    前記電荷検出部側に位置して前記ゲート電極の他方の側壁に形成された第２スペーサとを有し、
    前記第１スペーサの長さが前記第２スペーサの長さよりも短い
    固体撮像素子。
  2. 前記ゲート電極の高さは、前記電荷検出部側よりも前記光電変換部側の方が低い
    請求項１記載の固体撮像素子。
  3. 半導体基板上に第１絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極の高さが、電荷検出部形成領域側よりも光電変換部形成領域側の方が低くなるように、前記ゲート電極をエッチングする工程と、
    前記半導体基板上に前記第１絶縁膜及び前記ゲート電極を覆う状態で第２絶縁膜を形成する工程と、
    前記第１絶縁膜及び前記第２絶縁膜をエッチングすることにより、前記ゲート電極の光電変換部形成領域側の側壁に第１スペーサを形成するとともに、前記ゲート電極の前記電荷検出部形成領域側の側壁に第２スペーサを形成する工程と
    を有する固体撮像素子の製造方法。
  4. 半導体基板上に第１絶縁膜を介してゲート電極を形成する工程と、
    前記半導体基板上に前記第１絶縁膜及び前記ゲート電極を覆う状態で第２絶縁膜を形成する工程と、
    前記第１絶縁膜及び前記第２絶縁膜をエッチングすることにより、前記ゲート電極の光電変換部形成領域側の側壁に第１スペーサを形成するとともに、前記ゲート電極の電荷検出部形成領域側の側壁に第２スペーサを形成する工程と、
    前記第１スペーサをエッチングする工程と
    を有する固体撮像素子の製造方法。
  5. 光電変換によって信号電荷を生成して蓄積する光電変換部と、
    前記信号電荷を検出する電荷検出部と、
    前記光電変換部から前記電荷検出部に前記信号電荷を転送する転送トランジスタとを備える固体撮像素子を有し、
    前記固体撮像素子の転送トランジスタは、
    ゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記光電変換部側に位置して前記ゲート電極の一方の側壁に形成された第１スペーサと、
    前記電荷検出部側に位置して前記ゲート電極の他方の側壁に形成された第２スペーサとを有し、
    前記第１スペーサの長さが前記第２スペーサの長さよりも短い
    撮像装置。
JP2009007346A 2009-01-16 2009-01-16 固体撮像素子とその製造方法、及び撮像装置 Expired - Fee Related JP5446280B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009007346A JP5446280B2 (ja) 2009-01-16 2009-01-16 固体撮像素子とその製造方法、及び撮像装置
US12/657,047 US8450780B2 (en) 2009-01-16 2010-01-13 Solid-state imaging sensor, method of manufacturing the same, and image pickup apparatus
CN2010100037690A CN101819980B (zh) 2009-01-16 2010-01-18 固态图像传感器及其制造方法和图像拾取装置
US13/832,438 US20130288422A1 (en) 2009-01-16 2013-03-15 Solid-state image sensor, method of manufacturing the same, and image pickup apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009007346A JP5446280B2 (ja) 2009-01-16 2009-01-16 固体撮像素子とその製造方法、及び撮像装置

Publications (2)

Publication Number Publication Date
JP2010165893A true JP2010165893A (ja) 2010-07-29
JP5446280B2 JP5446280B2 (ja) 2014-03-19

Family

ID=42336223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007346A Expired - Fee Related JP5446280B2 (ja) 2009-01-16 2009-01-16 固体撮像素子とその製造方法、及び撮像装置

Country Status (3)

Country Link
US (2) US8450780B2 (ja)
JP (1) JP5446280B2 (ja)
CN (1) CN101819980B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126332A1 (ja) 2016-01-21 2017-07-27 ソニー株式会社 半導体装置およびその製造方法、固体撮像素子、並びに電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5955005B2 (ja) * 2012-01-31 2016-07-20 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP2014150230A (ja) * 2013-02-04 2014-08-21 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
US10536652B2 (en) * 2018-01-08 2020-01-14 Semiconductor Components Industries, Llc Image sensors with split photodiodes

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106570A (ja) * 1993-10-05 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07235675A (ja) * 1994-02-24 1995-09-05 Nec Corp 半導体装置の製造方法
JPH0878672A (ja) * 1994-09-01 1996-03-22 Nec Corp Ｍｏｓ型半導体装置およびその製造方法
JPH1032327A (ja) * 1996-07-12 1998-02-03 Nittetsu Semiconductor Kk 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
JPH10116986A (ja) * 1996-08-22 1998-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11274492A (ja) * 1998-03-24 1999-10-08 Nippon Foundry Inc 半導体装置及びその製造方法
JP2000138369A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体装置の製造方法
JP2004335588A (ja) * 2003-05-01 2004-11-25 Renesas Technology Corp 固体撮像装置及びその製造方法
JP2005311496A (ja) * 2004-04-19 2005-11-04 Sony Corp 固体撮像装置
JP2006134951A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2007180537A (ja) * 2005-12-28 2007-07-12 Dongbu Electronics Co Ltd Ｃｍｏｓイメージセンサ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345669B1 (ko) 2000-08-18 2002-07-24 주식회사 하이닉스반도체 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법
KR100672713B1 (ko) * 2004-06-09 2007-01-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100672701B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법
US7205591B2 (en) * 2005-04-06 2007-04-17 International Business Machines Corporation Pixel sensor cell having reduced pinning layer barrier potential and method thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106570A (ja) * 1993-10-05 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07235675A (ja) * 1994-02-24 1995-09-05 Nec Corp 半導体装置の製造方法
JPH0878672A (ja) * 1994-09-01 1996-03-22 Nec Corp Ｍｏｓ型半導体装置およびその製造方法
JPH1032327A (ja) * 1996-07-12 1998-02-03 Nittetsu Semiconductor Kk 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
JPH10116986A (ja) * 1996-08-22 1998-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11274492A (ja) * 1998-03-24 1999-10-08 Nippon Foundry Inc 半導体装置及びその製造方法
JP2000138369A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体装置の製造方法
JP2004335588A (ja) * 2003-05-01 2004-11-25 Renesas Technology Corp 固体撮像装置及びその製造方法
JP2005311496A (ja) * 2004-04-19 2005-11-04 Sony Corp 固体撮像装置
JP2006134951A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2007180537A (ja) * 2005-12-28 2007-07-12 Dongbu Electronics Co Ltd Ｃｍｏｓイメージセンサ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126332A1 (ja) 2016-01-21 2017-07-27 ソニー株式会社 半導体装置およびその製造方法、固体撮像素子、並びに電子機器
US10741655B2 (en) 2016-01-21 2020-08-11 Sony Corporation Semiconductor device, manufacturing method of the same, solid-state imaging device, and electronic device

Also Published As

Publication number Publication date
US20130288422A1 (en) 2013-10-31
US20100181602A1 (en) 2010-07-22
CN101819980B (zh) 2012-02-08
JP5446280B2 (ja) 2014-03-19
US8450780B2 (en) 2013-05-28
CN101819980A (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
TWI450388B (zh) Solid-state imaging device
JP5454894B2 (ja) 固体撮像装置およびその製造方法
TWI401795B (zh) 固體攝像裝置、固體攝像裝置之製造方法、固體攝像裝置之驅動方法、及電子機器
TWI479647B (zh) A solid-state imaging device, a manufacturing method of a solid-state imaging device, and an electronic device
TWI466541B (zh) 光感測器及固態攝影裝置
JP5016941B2 (ja) 固体撮像装置
US8411183B2 (en) Solid-state imaging device and driving method as well as electronic appartus
JP5458869B2 (ja) 固体撮像装置およびその駆動方法、カメラ
JP4752926B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
JP6873905B2 (ja) 固体撮像装置および電子機器
US20110241080A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US9024361B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
JP2011204992A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP4940607B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
TWI617014B (zh) Solid-state imaging device, manufacturing method, and electronic device
JP5446280B2 (ja) 固体撮像素子とその製造方法、及び撮像装置
JP4006207B2 (ja) 電荷検出装置並びにそれを含むｍｏｓ型固体撮像装置およびｃｃｄ型固体撮像装置
JP5523813B2 (ja) 固体撮像装置
JP2020017724A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US9406816B2 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
JP3919243B2 (ja) 光電変換装置
JP2013033885A (ja) 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
JP2008177357A (ja) 固体撮像素子
WO2022158236A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

LAPS Cancellation because of no payment of annual fees