JP2010153825A - リードフレーム及びその製造方法、及び半導体装置 - Google Patents

リードフレーム及びその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2010153825A
JP2010153825A JP2009263194A JP2009263194A JP2010153825A JP 2010153825 A JP2010153825 A JP 2010153825A JP 2009263194 A JP2009263194 A JP 2009263194A JP 2009263194 A JP2009263194 A JP 2009263194A JP 2010153825 A JP2010153825 A JP 2010153825A
Authority
JP
Japan
Prior art keywords
lead frame
film
plating
plating film
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009263194A
Other languages
English (en)
Other versions
JP2010153825A5 (ja
JP5417128B2 (ja
Inventor
Kazumitsu Seki
和光 関
Muneaki Go
宗昭 呉
Akemi Nozaki
明美 野▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009263194A priority Critical patent/JP5417128B2/ja
Publication of JP2010153825A publication Critical patent/JP2010153825A/ja
Publication of JP2010153825A5 publication Critical patent/JP2010153825A5/ja
Application granted granted Critical
Publication of JP5417128B2 publication Critical patent/JP5417128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明は、リードフレーム本体に設けられ、半導体チップの電極パッドと接続された金属ワイヤと接続されるＡｇ膜（Ａｇめっき膜）の厚さを薄くすることでコストを低減できると共に、Ａｇ膜（Ａｇめっき膜）に金属ワイヤを確実に接続することのできるリードフレーム及びその製造方法、及び半導体装置を提供することを課題とする。
【解決手段】半導体チップ１２が接着されるダイパッド２４、及びダイパッド２４の周囲に複数配置されたリード２５を有すると共に、Ｃｕ又はＣｕを含んだ合金により構成されたリードフレーム本体２１と、リードフレーム本体２１に設けられ、半導体チップ１２の電極パッド３６と接続された金属ワイヤ１５と接続される金属膜と、を有し、該金属膜としてＡｇ結晶粒３１の結晶粒間３３にナノ粒子である炭素粒子３４が配置されたＡｇめっき膜２２を設けた。
【選択図】図３

Description

本発明は、リードフレーム及びその製造方法、及び半導体装置に関し、特に、リードフレーム本体に設けられ、半導体チップの電極パッドと接続された金属ワイヤと接続されるＡｇ膜（Ａｇめっき膜を含む）を有したリードフレーム及びその製造方法、及び半導体装置に関する。
従来の半導体装置には、半導体チップと、金属ワイヤを介して、半導体チップと電気的に接続されたリードフレームと、半導体チップを封止するモールド樹脂と、を備えた半導体装置（図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、リードフレーム２０１と、半導体チップ２０３と、モールド樹脂２０６とを有する。
リードフレーム２０１は、リードフレーム本体２１１と、Ａｇ膜２１２とを有する。リードフレーム本体２１１は、ダイパッド２１４と、ダイパッド２１４の周囲に配置された複数のリード２１５とを有する。リードフレーム本体２１１の材料としては、Ｃｕ又はＣｕを含んだ合金、或いは４２アロイ等を用いることができる。なお、リードフレーム本体２１１の材料として４２アロイを用いた場合、Ａｇ膜２１２とリードフレーム本体２１１との間に、密着層としてＣｕ膜（図示せず）を形成する。Ｃｕ膜は、Ａｇ膜２１２とリードフレーム本体２１１との間の密着性を向上させるための膜である。
Ａｇ膜２１２は、リード２１５のインナーリード部２１７の上面２１７Ａに設けられている。Ａｇ膜２１２の上面２１２Ａは、半導体チップ２０３の電極パッド２２１と接続された金属ワイヤ２０４（例えば、Ａｕワイヤ）と接続されている。これにより、Ａｇ膜２１２は、半導体チップ２０３と電気的に接続されている。Ａｇ膜２１２は、Ａｇの純度の高い膜（純度が９９．９％）である。Ａｇ膜２１２は、リードフレーム本体２１１に含まれるＣｕ（４２アロイを用いた場合、Ａｇ膜２１２とリードフレーム本体２１１との間に形成されるＣｕ膜に含まれるＣｕ）がＡｇ膜２１２の上面２１２Ａに析出することを防止するための膜である。そのため、Ａｇ膜２１２の厚さは、Ａｇ膜２１２の上面２１２ＡにＣｕが析出しないように、厚くする必要がある。具体的には、Ａｇ膜２１２の厚さは、例えば、４〜５μｍとすることができる。
半導体チップ２０３は、接着材２０５（例えば、Ａｇペースト）により、ダイパッド２１４の上面２１４Ａに接着されている。半導体チップ２０３をダイパッド２１４の上面２１４Ａに接着する際には、リードフレーム本体２１１を加熱（例えば、１７５〜２００℃の温度で一時間加熱）することで、接着材２０５を硬化させる。半導体チップ２０３は、電極パッド２２１を有する。電極パッド２２１は、金属ワイヤ２０４と接続されている。金属ワイヤ２０４は、リードフレーム本体２１１を加熱（例えば、２００〜２５０℃の温度で１〜５分間加熱）した状態で形成する。
モールド樹脂２０６は、半導体チップ２０３、金属ワイヤ２０４、ダイパッド２１４、リード２１５の一部、及びＡｇ膜２１２を封止している。モールド樹脂２０６は、例えば、加熱（例えば、１７５〜２００℃の温度で１〜２分加熱）することで硬化させる（例えば、特許文献１参照。）。
国際公開第００／６２３４１号パンフレット
図２は、従来の半導体装置の問題点を説明するための図である。図２は、図１に示すＡｇ膜２１２を拡大した断面図である。また、図２に示す矢印は、リード２１５に含まれるＣｕの移動経路を示している。
しかしながら、リードフレーム２０１のコストを低減するために、高価なＡｇを用いたＡｇ膜２１２の厚さを薄くした場合（例えば、４μｍ以下とした場合）、半導体装置２００の製造時の加熱（例えば、接着材２０５を硬化させる際の加熱、金属ワイヤ２０４の形成時の加熱、モールド樹脂２０６を硬化させる際の加熱等）により、図２に示すように、リード２１５に含まれるＣｕが、Ａｇ結晶粒２２５の結晶粒間２２６を移動して（言い換えれば、Ａｇ結晶粒２２５の結晶粒間２２６にＣｕが拡散して）、Ａｇ膜２１２の上面２１２Ａに析出し、Ａｇ膜２１２の上面２１２Ａに金属ワイヤ２０４との密着性を悪くする酸化銅２２７が形成されてしまうため、Ａｇ膜２１２の上面２１２Ａに金属ワイヤ２０４を接続できないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、Ａｇ膜の厚さを薄くすることでコストを低減できると共に、Ａｇ膜の上面に金属ワイヤを確実に接続することのできるリードフレーム及びその製造方法、及び半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有すると共に、Ｃｕ又はＣｕを含んだ合金により構成されたリードフレーム本体と、
前記リードフレーム本体に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有し、
前記金属膜は、Ａｇ結晶粒の結晶粒間にナノ粒子が配置されたＡｇめっき膜であることを特徴とするリードフレームが提供される。
本発明によれば、半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜として、Ａｇ結晶粒の結晶粒間にナノ粒子が配置されたＡｇめっき膜を用いることで、ナノ粒子がＣｕの拡散経路（Ａｇ結晶粒の結晶粒間）を塞ぐため、リードフレーム本体に含まれるＣｕがＡｇめっき膜の上面に析出することを防止することが可能となる。これにより、Ａｇめっき膜の厚さを薄く（例えば、０．３〜３μｍ）することが可能となるため、リードフレームのコストを低減できると共に、Ａｇめっき膜の上面に金属ワイヤを確実に接続することができる。また、Ａｇめっき膜の厚さを薄くすることにより、短時間でＡｇめっき膜を形成することが可能となるので、リードフレームの生産性を向上させることができる。なお、上記ナノ粒子とは、直径が５μｍ以下の粒子のことである。
本発明の他の観点によれば、半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有するリードフレーム本体と、
前記リードフレーム本体に設けられたＣｕ膜と、
前記Ｃｕ膜上に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有し、
前記金属膜は、Ａｇ結晶粒の結晶粒間にナノ粒子が配置されたＡｇめっき膜であることを特徴とするリードフレームが提供される。
本発明によれば、半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜として、Ａｇ結晶粒の結晶粒間にナノ粒子が配置されたＡｇめっき膜を用いることで、ナノ粒子がＣｕの拡散経路（Ａｇ結晶粒の結晶粒間）を塞ぐため、Ｃｕ膜に含まれるＣｕがＡｇめっき膜の上面に析出することを防止することが可能となる。これにより、Ａｇめっき膜の厚さを薄く（例えば、０．３〜３μｍ）することが可能となるため、リードフレームのコストを低減できると共に、Ａｇめっき膜の上面に金属ワイヤを確実に接続することができる。また、Ａｇめっき膜の厚さを薄くすることにより、短時間でＡｇめっき膜を形成することが可能となるので、リードフレームの生産性を向上させることができる。
また、請求項１ないし４のうち、いずれか１項記載のリードフレームと、前記ダイパッドに接着された前記半導体チップと、前記金属膜と前記電極パッドを電気的に接続する前記金属ワイヤと、前記リードの一部、前記半導体チップ、前記金属ワイヤ、及び前記Ａｇめっき膜を封止するモールド樹脂と、を有する半導体装置を構成してもよい。
これにより、半導体装置のコストを低減できると共に、半導体装置の生産性を向上させることができる。
本発明のその他の観点によれば、半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有すると共に、Ｃｕ又はＣｕを含んだ合金により構成されたリードフレーム本体と、前記リードフレーム本体に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有したリードフレームの製造方法であって、
粒子径が０．０１μｍ〜０．５μｍとされたナノ粒子が分散されたＡｇめっき液を用いた電解めっき法により、前記金属膜の形成領域に対応する部分の前記リードフレーム本体に、前記金属膜として前記ナノ粒子を含んだＡｇめっき膜を形成することを特徴とするリードフレームの製造方法が提供される。
本発明によれば、粒子径が０．０１μｍ〜０．５μｍとされたナノ粒子が分散されたＡｇめっき液を用いた電解めっき法により、金属膜の形成領域に対応する部分のリードフレーム本体に、金属膜としてナノ粒子を含んだＡｇめっき膜を形成することにより、Ａｇめっき膜に含まれるナノ粒子がＣｕ（リードフレーム本体に含まれるＣｕ）の拡散経路であるＡｇ結晶粒の結晶粒間を塞ぐため、Ａｇめっき膜の厚さを薄く（例えば、０．３〜３μｍ）することが可能となる。これにより、リードフレームのコストを低減できると共に、Ａｇめっき膜の上面に金属ワイヤを確実に接続することができる。また、Ａｇめっき膜の厚さを薄くすることにより、短時間でＡｇめっき膜を形成することが可能となるので、リードフレームの生産性を向上させることができる。
本発明のその他の観点によれば、半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有するリードフレーム本体と、前記リードフレーム本体に設けられたＣｕ膜と、前記Ｃｕ膜上に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有したリードフレームの製造方法であって、
前記金属膜の形成領域に対応する部分の前記リードフレーム本体に、めっき法により前記Ｃｕ膜を形成するＣｕ膜形成工程と、
粒子径が０．０１μｍ〜０．５μｍとされたナノ粒子が分散されたＡｇめっき液を用いた電解めっき法により、前記Ｃｕ膜上に、前記金属膜として、前記ナノ粒子を含んだＡｇめっき膜を形成するＡｇめっき膜形成工程と、を含むことを特徴とするリードフレームの製造方法が提供される。
本発明によれば、粒子径が０．０１μｍ〜０．５μｍとされたナノ粒子が分散されたＡｇめっき液を用いた電解めっき法により、Ｃｕ膜上に、金属膜として、ナノ粒子を含んだＡｇめっき膜を形成することにより、Ａｇめっき膜に含まれるナノ粒子がＣｕ（Ｃｕ膜に含まれるＣｕ）の拡散経路であるＡｇ結晶粒の結晶粒間を塞ぐため、Ａｇめっき膜の厚さを薄く（例えば、０．３〜３μｍ）することが可能となる。これにより、リードフレームのコストを低減できると共に、Ａｇめっき膜の上面に金属ワイヤを確実に接続することができる。また、Ａｇめっき膜の厚さを薄くすることにより、短時間でＡｇめっき膜を形成することが可能となるので、リードフレームの生産性を向上させることができる。
本発明によれば、Ａｇ結晶粒の結晶粒間を塞ぐナノ粒子を含んだＡｇめっき膜を設けると共に、Ａｇめっき膜の厚さを薄くすることにより、リードフレーム及び半導体装置のコストを低減できると共に、Ａｇめっき膜の上面に金属ワイヤを確実に接続することができる。
従来の半導体装置の断面図である。 従来の半導体装置の問題点を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 リードフレーム本体に設けられた炭素粒子を含んだＡｇめっき膜の断面を模式的に示す図である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態の半導体装置の製造工程を示す図（その１１）である。 本発明の効果を実証する実験結果を示す図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態の変形例に係る半導体装置の断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図３を参照するに、第１の実施の形態の半導体装置１０は、リードフレーム１１と、半導体チップ１２と、モールド樹脂１３とを有する。
リードフレーム１１は、リードフレーム本体２１と、ナノ粒子である炭素粒子を含んだＡｇめっき膜２２（以下、「Ａｇめっき膜２２」という）とを有する。リードフレーム本体２１は、ダイパッド２４と、ダイパッド２４の周囲に配置された複数のリード２５とを有する。
ダイパッド２４は、半導体チップ１２を接着するためのものであり、半導体チップ１２が接着されるチップ接着面２４Ａを有する。ダイパッド２４は、複数のリード２５とは別体とされている。ダイパッド２４は、平面視四角形とされている。ダイパッド２４は、ダイパッド２４側に位置するインナーリード部２７よりも低い位置に配置されている。
リード２５は、モールド樹脂１３に封止されたインナーリード部２７と、モールド樹脂１３から露出され、インナーリード部２７と一体的に構成され、折り曲げられたアウターリード部２８とを有する。
上記構成とされたリードフレーム本体２１の材料としては、例えば、Ｃｕ又はＣｕを含んだ合金を用いることができる。
図４は、リードフレーム本体に設けられた炭素粒子を含んだＡｇめっき膜の断面を模式的に示す図である。図４において、図３に示す第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。なお、図４は、走査型電子顕微鏡を用いてＡｇめっき膜２２を観察した結果を模式的に示す図である。
図３及び図４を参照するに、Ａｇめっき膜２２は、金属ワイヤ１５（例えば、Ａｕワイヤ）が接続される領域に対応する部分のインナーリード部２７の上面２７Ａに設けられている。Ａｇめっき膜２２の上面２２Ａには、半導体チップ１２の電極パッド３６と電気的に接続された金属ワイヤ１５が接続されている。Ａｇめっき膜２２は、Ａｇ結晶粒３１の結晶粒間３３（リードフレーム本体２１に含まれるＣｕの拡散経路）を塞ぐように配置されたナノ粒子である炭素粒子３４を有した構成とされている。炭素粒子３４の粒径は、結晶粒間３３に炭素粒子３４を配置可能な大きさとされている。なお、本実施の形態において、ナノ粒子とは、直径が５μｍ以下の粒子のことである。
具体的には、炭素粒子３４の粒径は、例えば、０．０１〜５μｍ、好ましくは０．０１〜０．５μｍとすることができる。Ａｇめっき膜２２に含まれる炭素粒子３４の含有量は、例えば、０．１〜１０ｗｔ％、好ましくは１〜３ｗｔ％の範囲内で適宜選択することができる。炭素粒子３４としては、例えば、カーボンブラックを用いることができる。Ａｇめっき膜２２の厚さＡは、例えば、０．３〜３μｍとすることができる。
このように、半導体チップ１２の電極パッド３６と接続された金属ワイヤ１５（例えば、Ａｕワイヤ）と接続される金属膜として、Ａｇ結晶粒３１の結晶粒間３３に炭素粒子３４が配置されたＡｇめっき膜２２を用いることで、炭素粒子３４がＣｕ（リードフレーム本体２１に含まれるＣｕ）の拡散経路（Ａｇ結晶粒３１の結晶粒間３３）を塞ぐため、半導体装置１０の製造時においてリードフレーム本体２１が加熱された際、リードフレーム本体２１に含まれるＣｕがＡｇめっき膜２２の上面２２Ａに析出することを防止することが可能となる。これにより、Ａｇめっき膜２２の厚さＡを薄く（例えば、０．３〜３μｍ）することが可能となるため、リードフレーム１１のコストを低減できると共に、Ａｇめっき膜２２の上面２２Ａに金属ワイヤ１５を確実に接続することができる。
また、Ａｇめっき膜２２の厚さを薄くすることにより、短時間でＡｇめっき膜２２を形成することが可能となるので、リードフレーム１１の生産性を向上させることができる。
半導体チップ１２は、接着材１６（例えば、Ａｇペースト）により、ダイパッド２４のチップ接着面２４Ａに接着されている。半導体チップ１２は、複数の電極パッド３６を有する。電極パッド３６は、金属ワイヤ１５の一方の端部が接続されている。電極パッド３６は、金属ワイヤ１５及びＡｇめっき膜２２を介して、リード２５と電気的に接続されている。
モールド樹脂１３は、半導体チップ１２、金属ワイヤ１５、Ａｇめっき膜２２、及びインナーリード部２７を封止している。モールド樹脂１３の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
本実施の形態のリードフレームによれば、半導体チップ１２の電極パッド３６と接続された金属ワイヤ１５（例えば、Ａｕワイヤ）と接続される金属膜として、Ａｇ結晶粒３１の結晶粒間３３に炭素粒子３４が配置されたＡｇめっき膜２２を用いることで、炭素粒子３４がＣｕ（リードフレーム本体２１に含まれるＣｕ）の拡散経路（Ａｇ結晶粒３１の結晶粒間３３）を塞ぐため、半導体装置１０の製造時においてリードフレーム本体２１が加熱された際、リードフレーム本体２１に含まれるＣｕがＡｇめっき膜２２の上面２２Ａに析出することを防止することが可能となる。これにより、Ａｇめっき膜２２の厚さＡを薄く（例えば、０．３〜３μｍ）することが可能となるため、リードフレーム１１のコストを低減できると共に、Ａｇめっき膜２２の上面２２Ａに金属ワイヤ１５を確実に接続することができる。
また、本実施の形態の半導体装置によれば、コストが低減され、生産性の向上したリードフレーム１１を備えることにより、半導体装置１０のコストを低減できると共に、半導体装置１０の生産性を向上させることができる。
図５〜図１５は、本発明の第１の実施の形態の半導体装置の製造工程を示す図である。図５〜図１５において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図５〜図１５を参照して、第１の実施の形態の半導体装置１０の製造方法を説明するなかで、本実施の形態のリードフレーム１１の製造方法について説明する。
始めに、図５に示す工程では、リードフレーム本体２１の母材となる板材４５を準備する。板材４５の材料としては、例えば、Ｃｕ又はＣｕを含んだ合金を用いることができる。板材４５の厚さとしては、例えば、１２５〜１５０μｍとすることができる。
次いで、図６に示す工程では、図５に示す板材４５をプレス加工して、ダイパッド２４及び複数のリード２５を有したリードフレーム本体２１を形成する。なお、この段階におけるリードフレーム本体２１のアウターリード部２８は、折り曲げられていない。また、この段階では、ダイパッド２４は、複数のリード２５と同一平面上に配置されており、複数のリード２５よりも下方に押し下げられていない。
次いで、図７に示す工程では、図６に示すリードフレーム本体２１を、めっき装置４７内に配置する。具体的には、Ａｇめっき膜２２の形成領域に対応する部分のインナーリード部２７の上面２７Ａが後述する開口部５８から露出されるように、後述するめっき液供給用ケース５１とステージ部４８との間に、図６に示すリードフレーム本体２１を配置する。
ここで、めっき装置４７の構成について説明する。めっき装置４７は、ステージ部４８と、めっき液供給部４９とを有する。ステージ部４８の面４８Ａは、図６に示すリードフレーム本体２１の下面（言い換えれば、チップ接着面２４Ａの反対側に位置するリードフレーム本体２１の面）と接触する部分である。めっき液供給部４９は、めっき液供給用ケース５１と、第１のめっき用マスク５３と、第２のめっき用マスク５４と、めっき液収容部５６とを有する。
めっき液供給用ケース５１は、めっき液収容部５６にめっき液を供給するための供給口（図示せず）を有した構成とされている。第１のめっき用マスク５３は、めっき液供給用ケース５１と一体的に構成されている。第１のめっき用マスク５３は、Ａｇめっき膜２２の形成領域以外の領域に対応する部分の複数のリード２５にＡｇめっき膜２２が形成されることを防止するためのマスクである。第１のめっき用マスク５３の下面５３Ａは、Ａｇめっき膜２２の形成領域以外の領域に対応する部分の複数のリード２５の上面（言い換えれば、チップ接着面２４Ａ側に位置するリードフレーム本体２１の面）と接触している。
第２のめっき用マスク５４は、めっき液供給用ケース５１と一体的に構成されている。第２のめっき用マスク５４は、チップ接着面２４ＡにＡｇめっき膜２２が形成されることを防止するためのマスクである。第２のめっき用マスク５４は、チップ接着面２４Ａ全面と接触している。
第１のめっき用マスク５３と第２のめっき用マスク５４との間には、Ａｇめっき膜２２の形成領域に対応する部分の複数のインナーリード部２７の上面２７Ａを露出する開口部５８が形成されている。
めっき液収容部５６は、開口部５８を介して、Ａｇめっき膜２２の形成領域に対応する部分の複数のインナーリード部２７の上面２７Ａに供給されるＡｇめっき膜形成用めっき液（後述するＡｇめっき液６２）を収容するための空間である。
次いで、図８に示す工程では、めっき液収容部５６に、粒子径が０．０１μｍ〜０．５μｍとされた炭素粒子３４が分散されたＡｇめっき液６２を用いた電解めっき法により、Ａｇめっき膜２２の形成領域に対応する部分の複数のインナーリード部２７の上面２７Ａに、炭素粒子３４を含んだＡｇめっき膜２２を形成する（このとき、リードフレーム本体２１にマイナスの電気を印加する。）。
これにより、先に説明した図４に示す構造、具体的には、Ａｇ結晶粒３１の結晶粒間３３に炭素粒子３４が配置されたＡｇめっき膜２２が形成される。また、図８に示す工程の処理を行うことで、アウターリード部２８が折り曲げられていない状態とされたリードフレーム１１が形成される。Ａｇめっき膜２２の厚さＡは、例えば、０．３〜３μｍとすることができる。
このように、粒子径が０．０１μｍ〜０．５μｍとされた炭素粒子３４が分散されたＡｇめっき液６２を用いた電解めっき法により、Ａｇめっき膜２２の形成領域に対応する部分の複数のインナーリード部２７の上面２７Ａに、炭素粒子３４を含んだＡｇめっき膜２２を形成することにより、Ａｇ結晶粒３１の結晶粒間３３を塞ぐようにＣｕの拡散を防止する炭素粒子３４が配置されるため、Ａｇめっき膜２２の厚さを薄く（例えば、０．３〜３μｍ）することが可能となる。これにより、リードフレーム１１のコストを低減できると共に、Ａｇめっき膜２２の上面２２Ａに金属ワイヤ１５（例えば、Ａｕワイヤ）を確実に接続することができる。また、Ａｇめっき膜２２の厚さを薄くすることにより、短時間でＡｇめっき膜を形成することが可能となるので、リードフレーム１１の生産性を向上させることができる。
なお、上記図８に示す工程では、炭素粒子３４の粒子径が０．０１μｍ〜０．５μｍの場合を例に挙げて説明したが、炭素粒子３４の粒子径は、０．０１μｍ〜５μｍの範囲内で適宜選択することができる。
Ａｇめっき液６２としては、例えば、炭素粒子３４であるカーボンブラックが０．１ｗｔ％〜２０ｗｔ％分散されたＡｇめっき液（シアン化銀カリウム、電気伝導塩、及びシアン銀めっき浴を含んだめっき液）を用いるとよい。Ａｇめっき液６２に分散された炭素粒子３４が０．１ｗｔ％以下の場合、Ａｇ結晶粒３１の結晶粒間３３に存在する炭素粒子３４の数が十分でないため、Ａｇ結晶粒３１の結晶粒間３３にリードフレーム本体２１に含まれるＣｕが拡散して、Ａｇめっき膜２２の上面２２Ａに酸化銅が形成されてしまう。また、Ａｇめっき液６２に分散された炭素粒子３４が２０ｗｔ％以上の場合、Ａｇめっき膜２２の上面２２Ａにカーボン（炭素粒子３４）が析出するため、金属ワイヤ１５（例えば、Ａｕワイヤ）との接合が悪くなってしまう。
また、Ａｇめっき液６２に炭素粒子３４としてカーボンブラックを分散させる場合、分散剤を必要としない水和性の高いカーボンブラックを用いるとよい。
なお、図８に示す工程において、Ａｇめっき液６２に含まれる炭素粒子３４がリードフレーム本体２１側に多く分布した状態となるように、Ａｇめっき液６２を調整後、Ａｇめっき膜２２の形成領域に対応する部分の複数のインナーリード部２７の上面２７Ａに、炭素粒子３４を含んだＡｇめっき膜２２を形成してもよい。具体的には、例えば、電解の初期に電流密度を低く（例えば、１０Ａ／ｄｍ２）した状態で、炭素粒子３４を多く含んだＡｇめっき膜を形成し、その後、電流密度を高く（例えば、４０Ａ／ｄｍ２）した状態で、炭素粒子３４を多く含んだＡｇめっき膜上に、炭素粒子３４をほとんど含まないＡｇめっき膜を形成して、炭素粒子３４の含有量（密度）の異なる２層のＡｇめっき膜によりＡｇめっき膜２２を構成してもよい。
次いで、図９に示す工程では、図８に示すリードフレーム１１をめっき装置４７から取り出す。次いで、図１０に示す工程では、ダイパッド２４の位置が複数のリード２５の位置よりも下方に配置されるように、プレス加工により、ダイパッド２４の位置を押し下げる。
このように、ダイパッド２４の位置を複数のリード２５の位置よりも下方に配置することにより、半導体装置１０の厚さ方向のサイズを小型化することができる。
次いで、図１１に示す工程では、接着材１６（例えば、Ａｇペースト）により、ダイパッド２４のチップ接着面２４Ａに、複数の電極パッド３６を有した半導体チップ１２を接着する。接着材１６としてＡｇペーストを用いた場合、Ａｇペーストに含まれる樹脂（例えば、エポキシ樹脂）を硬化させるために、リードフレーム本体２１を加熱（加熱条件は、例えば、加熱温度が１７５〜２００℃、加熱時間が１時間）する。なお、先に説明したように、Ａｇめっき膜２２は、Ａｇ結晶粒３１の結晶粒間３３にＣｕの拡散を防止する炭素粒子３４が配置された構成とされているので、図１１に示す工程の加熱処理により、リードフレーム本体２１に含まれるＣｕがＡｇめっき膜２２の上面２２Ａに析出することはない。
次いで、図１２に示す工程では、図１１に示す構造体（具体的には、半導体チップ１２が接着されたリードフレーム１１）をヒーターブロック６５上に配置し、ヒーターブロック６５によりリードフレーム１１を加熱（具体的には、２００〜３００℃の温度で３０秒〜６０秒加熱）した状態で、ワイヤボンディング法により、Ａｇめっき膜２２の上面２２Ａ及び電極パッド３６と接続される金属ワイヤ１５（例えば、Ａｕワイヤ）を形成する。なお、先に説明したように、Ａｇめっき膜２２は、Ａｇ結晶粒３１の結晶粒間３３にＣｕの拡散を防止する炭素粒子３４が配置された構成とされているので、図１２に示す工程の加熱処理により、リードフレーム本体２１に含まれるＣｕがＡｇめっき膜２２の上面２２Ａに析出することはない。
次いで、図１３に示す工程では、金属ワイヤ１５を形成後に、半導体チップ１２とワイヤボンディング接続されたリードフレーム１１を図１２に示すヒーターブロック６５から取り外す。
次いで、図１４に示す工程では、図１３に示す構造体（具体的には、半導体チップ１２とワイヤボンディング接続されたリードフレーム１１）に設けられた半導体チップ１２、金属ワイヤ１５、Ａｇめっき膜２２、及びインナーリード部２７を封止するモールド樹脂１３を形成する。モールド樹脂１３は、例えば、トランスファーモールド法により形成することができる。モールド樹脂１３の材料としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。
モールド樹脂１３の材料として熱硬化性のエポキシ樹脂を用いた場合、図１４に示す構造体を加熱（加熱条件は、例えば、加熱温度が１７５〜２００℃、加熱時間が１〜２分）することで、モールド樹脂１３を硬化させる。なお、先に説明したように、Ａｇめっき膜２２は、Ａｇ結晶粒３１の結晶粒間３３にＣｕの拡散を防止する炭素粒子３４が配置された構成とされているので、図１４に示す工程の加熱処理により、リードフレーム本体２１に含まれるＣｕがＡｇめっき膜２２の上面２２Ａに析出することはない。
次いで、図１５に示す工程では、図１４に示す構造体に設けられたアウターリード部２８を折り曲げ加工することで、第１の実施の形態の半導体装置１０が製造される。
本実施の形態のリードフレームの製造方法によれば、粒子径が０．０１μｍ〜０．５μｍとされた炭素粒子３４が分散されたＡｇめっき液６２を用いた電解めっき法により、Ａｇめっき膜２２の形成領域に対応する部分の複数のインナーリード部２７の上面２７Ａに、炭素粒子３４を含んだＡｇめっき膜２２を形成することで、Ａｇ結晶粒３１の結晶粒間３３を塞ぐようにＣｕの拡散を防止する炭素粒子３４が配置されるため、Ａｇめっき膜２２の厚さＡを薄く（例えば、０．３〜３μｍ）することが可能となる。これにより、リードフレーム１１のコストを低減できると共に、Ａｇめっき膜２２の上面２２Ａに金属ワイヤ１５（例えば、Ａｕワイヤ）を確実に接続することができる。また、Ａｇめっき膜２２の厚さＡを薄くすることにより、短時間でＡｇめっき膜２２を形成することが可能となるので、リードフレーム１１の生産性を向上させることができる。
なお、本実施の形態では、ダイパッド２４の位置が複数のリード２５の位置よりも下方に配置された場合を例に挙げて説明したが、ダイパッド２４及び複数のリード２５（折り曲げ加工される前の複数のリード２５）を同一平面上に配置した構成とされたリードフレームにおいても、本実施の形態と同様な効果を得ることができる。
ここで、本発明の効果を実証する実験結果について説明する。この実験では、下記サンプル１〜４（サンプル１，２は従来品（比較例）、サンプル３，４は本願の製造方法により作製したサンプル）を作製し、その後、各々のサンプルに設けられたＡｇめっき膜の上面におけるＣｕの検出量をＡＥＳ（オージェ・エレクトロン・スコーピィー）定性定量分析装置（分析条件は、プローブ径がφ５０μｍ、加速電圧が１０ＫｅＶ、プローブ電流が１×１０−８Ａ）を用いて評価した（実験結果については、図１６参照）。
サンプル１として、炭素粒子３４が含まれていないＡｇめっき液を用いて、リードフレーム本体２１上に厚さ１μｍの炭素粒子３４が含まれていないＡｇめっき膜を形成した。
サンプル２では、炭素粒子３４が含まれていないＡｇめっき液を用いて、リードフレーム本体２１上に厚さ１μｍの炭素粒子３４が含まれていないＡｇめっき膜を形成し、その後、このＡｇめっき膜を加熱温度４００℃、加熱時間１分の条件で加熱した。
サンプル３では、Ａｇめっき液中に１ｗｔ％の炭素粒子３４が分散されたＡｇめっき液を用いて、リードフレーム本体２１上に厚さ１μｍの炭素粒子３４が含まれたＡｇめっき膜（具体的には、Ａｇ結晶粒３１の結晶粒間３３にＣｕの拡散を防止する炭素粒子３４が配置されたＡｇめっき膜２２）を形成し、その後、Ａｇめっき膜を加熱温度４００℃、加熱時間１分の条件で加熱した。
サンプル４では、Ａｇめっき液中に５ｗｔ％の炭素粒子３４が分散されたＡｇめっき液を用いて、リードフレーム本体２１上に厚さ１μｍの炭素粒子３４が含まれたＡｇめっき膜（具体的には、Ａｇ結晶粒３１の結晶粒間３３にＣｕの拡散を防止する炭素粒子３４が配置されたＡｇめっき膜２２）を形成し、その後、Ａｇめっき膜を加熱温度４００℃、加熱時間１分の条件で加熱した。
図１６は、本発明の効果を実証する実験結果を示す図である。
図１６に示すサンプル１，２のＣｕの検出量から、加熱処理（この場合、４００℃、処理時間１分）を行うことで、炭素粒子３４が含まれていないＡｇめっき膜の上面にＣｕが析出することが分かる。
図１６に示すサンプル２〜４のＣｕの検出量から、炭素粒子３４が含まれたＡｇめっき膜（具体的には、Ａｇ結晶粒３１の結晶粒間３３にＣｕの拡散を防止する炭素粒子３４が配置されたＡｇめっき膜２２）の上面には、加熱処理（この場合、４００℃、処理時間１分）後にＣｕがほとんど析出しないことが分かる。また、図１６に示すサンプル３，４のＣｕの検出量から、Ａｇめっき液中に１ｗｔ％の炭素粒子３４が分散されたＡｇめっき液を用いて形成したＡｇめっき膜と、Ａｇめっき液中に５ｗｔ％の炭素粒子３４が分散されたＡｇめっき液を用いて形成したＡｇめっき膜との間で、Ｃｕの拡散を防止する効果に差はないことが分かる。
上記実験結果から、炭素粒子３４がＡｇめっき液中に分散されたＡｇめっき液６２を用いて、リードフレーム本体２１上に炭素粒子３４が含まれたＡｇめっき膜２２（具体的には、Ａｇ結晶粒３１の結晶粒間３３にＣｕの拡散を防止する炭素粒子３４が配置されたＡｇめっき膜）を形成することで、リードフレーム本体２１に含まれるＣｕが、Ａｇめっき膜２２の上面２２Ａに析出することを防止できることが確認できた。
（第２の実施の形態）
図１７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図１７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１７を参照するに、第２の実施の形態の半導体装置８０は、第１の実施の形態の半導体装置１０に設けられたリードフレーム１１の代わりに、リードフレーム８１を設けた以外は、半導体装置１０と同様に構成される。
リードフレーム８１は、第１の実施の形態で説明したリードフレーム１１に設けられたリードフレーム本体２１の代わりにリードフレーム本体８３を設けると共に、さらにＣｕ膜８４を設けた以外は、リードフレーム１１と同様に構成される。
リードフレーム本体８３は、チップ接着面８６Ａを有するダイパッド８６と、ダイパッド８６を囲むように配置され、インナーリード部９１及びインナーリード部９１と一体的に構成されたアウターリード部９２を有するリード８７と、を備えた構成とされている。ダイパッド８６は、第１の実施の形態で説明したダイパッド２４と同様な形状とされている。チップ接着面８６Ａには、接着材１６により半導体チップ１２が接着されている。リード８７は、第１の実施の形態で説明したリード２５と同様な形状とされている。
リードフレーム本体８３は、リードフレーム本体２１を構成する材料（具体的には、Ｃｕ又はＣｕ合金）と異なる材料により構成されている。リードフレーム本体８３を構成する材料としては、例えば、Ｃｕをほとんど含まない合金（例えば、４２アロイ）を用いることができる。
Ｃｕ膜８４は、Ａｇ結晶粒３１の結晶粒間３３に炭素粒子３４が配置されたＡｇめっき膜２２の形成領域に対応する部分のインナーリード部９１の上面９１Ａに設けられている。Ｃｕ膜８４の上面８４Ａには、Ａｇめっき膜２２が設けられている。Ｃｕ膜８４は、Ａｇめっき膜２２とインナーリード部９１との密着性を向上させるための膜である。Ｃｕ膜８４としては、例えば、Ｃｕめっき膜を用いることができる。Ｃｕ膜８４は、例えば、電解めっき法により形成することができる。Ｃｕ膜８４の厚さは、例えば、０．１〜０．３μｍとすることができる。
本実施の形態のリードフレームによれば、半導体チップ１２の電極パッド３６と接続された金属ワイヤ１５と接続される金属膜としてＡｇ結晶粒３１の結晶粒間３３に炭素粒子３４が配置されたＡｇめっき膜２２を用いることで、炭素粒子３４がＣｕの拡散経路（Ａｇ結晶粒３１の結晶粒間３３）を塞ぐため、半導体装置８０の製造時においてリードフレーム本体８３が加熱された際、Ｃｕ膜８４に含まれるＣｕがＡｇめっき膜２２の上面２２Ａに析出することを防止することが可能となる。これにより、Ａｇめっき膜２２の厚さＡを薄く（例えば、０．３〜３μｍ）することが可能となるため、リードフレーム８１のコストを低減できると共に、Ａｇめっき膜２２の上面２２Ａに金属ワイヤ１５を確実に接続することができる。
また、本実施の形態の半導体装置によれば、コストが低減され、生産性の向上したリードフレーム８１を備えることにより、半導体装置８０のコストを低減できると共に、半導体装置８０の生産性を向上させることができる。
本実施の形態の半導体装置８０は、第１の実施の形態で説明した図６に示す工程とＡｇめっき膜２２を形成する工程との間に、Ｃｕ膜８４を形成する工程（例えば、電解めっき法によりＣｕ膜８４を形成する工程）を追加する以外は、第１の実施の形態の半導体装置１０と同様な手法により製造することができる。Ｃｕ膜８４は、第１の実施の形態で説明したＡｇめっき膜２２を形成する工程（図７〜図９に示す工程）と同様な手法により形成することができる。
（第３の実施の形態）
図１８は、本発明の第３の実施の形態に係る半導体装置の断面図である。図１８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１８を参照するに、第３の実施の形態の半導体装置１００は、第１の実施の形態の半導体装置１０に設けられたリードフレーム１１及び半導体チップ１２の代わりにリードフレーム１０１及び半導体チップ１０３を設けた以外は、半導体装置１０と同様に構成される。
リードフレーム１０１は、リードフレーム１１の構成に、さらに、ダイパッド２４の上面（具体的には、チップ接着面２４Ａ及びチップ接着面２４Ａの周囲に設けられたワイヤ接続領域に対応するダイパッド２４の面２４Ｂ）を覆うＡｇめっき膜２２（具体的には、Ａｇ結晶粒３１の結晶粒間３３に炭素粒子３４が配置されたＡｇめっき膜）を設けた以外は、リードフレーム１１と同様に構成される。ダイパッド２４の面２４Ｂに設けられた部分のＡｇめっき膜２２の上面２２Ａは、半導体チップ１０３の電極パッド１０７と接続された金属ワイヤ１０５（例えば、Ａｕワイヤ）と接続されている。
半導体チップ１０３は、第１の実施の形態で説明した半導体チップ１２の構成に、さらに電極パッド１０７を設けた以外は、半導体チップ１２と同様に構成される。電極パッド１０７は、金属ワイヤ１０５と接続されている。電極パッド１０７は、金属ワイヤ１０５を介して、リード２５と電気的に接続されている。上記構成とされた半導体チップ１０３は、接着材１６により、チップ接着面２４Ａ上に設けられたＡｇめっき膜２２上に接着されている。
本実施の形態のリードフレームによれば、半導体チップ１０３の電極パッド３６，１０７と接続された金属ワイヤ１５，１０５（例えば、Ａｕワイヤ）と接続される金属膜として、Ａｇ結晶粒３１の結晶粒間３３に炭素粒子３４が配置されたＡｇめっき膜２２を用いることで、炭素粒子３４がＣｕ（リードフレーム本体２１に含まれるＣｕ）の拡散経路（Ａｇ結晶粒３１の結晶粒間３３）を塞ぐため、半導体装置１００の製造時においてリードフレーム本体２１が加熱された際、リードフレーム本体２１に含まれるＣｕがＡｇめっき膜２２の上面２２Ａに析出することを防止することが可能となる。これにより、Ａｇめっき膜２２の厚さＡを薄く（例えば、０．３〜３μｍ）することが可能となるため、リードフレーム１０１のコストを低減できると共に、Ａｇめっき膜２２の上面２２Ａに金属ワイヤ１５，１０５を確実に接続することができる。
また、本実施の形態の半導体装置によれば、コストが低減され、生産性の向上したリードフレーム１０１を備えることにより、半導体装置１００のコストを低減できると共に、半導体装置１００の生産性を向上させることができる。
本実施の形態の半導体装置１００に設けられたＡｇめっき膜２２は、第１の実施の形態で説明した図７に示すめっき装置４７の構成から第２のめっき用マスク５４を取り除いた構成とされためっき装置を用いて、図７〜図９に示す工程と同様な処理を行うことで形成できる。
なお、本実施の形態の半導体装置１００では、チップ接着面２４ＡにもＡｇめっき膜２２を設けた場合を例に挙げて説明したが、Ａｇめっき膜２２は、金属ワイヤ１５，１０５が形成される領域に対応する部分のリードフレーム本体２１に設ければよく、チップ接着面２４Ａには、Ａｇめっき膜２２を設けなくてもよい。
図１９は、本発明の第３の実施の形態の変形例に係る半導体装置の断面図である。図１９において、第３の実施の形態の半導体装置１００及び第２の実施の形態の半導体装置８０と同一構成部分には同一符号を付す。
図１９を参照するに、第３の実施の形態の変形例に係る半導体装置１１０は、第３の実施の形態の半導体装置１００に設けられたリードフレーム１０１の代わりにリードフレーム１１１を設けた以外は、半導体装置１００と同様に構成される。
リードフレーム１１１は、リードフレーム１０１に設けられたリードフレーム本体２１（Ｃｕ又はＣｕ合金により構成されたリードフレーム本体）の代わりに、第２の実施の形態で説明したリードフレーム本体８３（Ｃｕがほとんど含まれていない材料（例えば、４２アロイ）により構成されたリードフレーム本体）を設けると共に、Ａｇめっき膜２２とリードフレーム本体８３との間に、Ａｇめっき膜２２及びリードフレーム本体８３と接触するように、第２の実施の形態で説明したＣｕめっき膜８４を設けた以外は、リードフレーム１０１と同様に構成される。
上記構成とされたリードフレーム１１１及び半導体装置１１０は、第３の実施の形態のリードフレーム１０１及び半導体装置１００と同様な効果を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、上記第１乃至第３の実施の形態において説明した半導体装置１０，８０，１００，１１０では、ナノ粒子として炭素粒子３４を用いた場合を例に挙げて説明したが、ナノ粒子としては、例えば、カーボン単体、カーボンナノ粒子、カーボンナノチューブ、アルミナ等を用いることができる。このような材料を用いた場合、ナノ粒子として炭素粒子３４を用いた場合と同様な効果を得ることができる。
本発明は、リードフレーム本体に設けられ、半導体チップの電極パッドと接続された金属ワイヤと接続されるＡｇ膜（Ａｇめっき膜を含む）を有したリードフレーム及びその製造方法、及び半導体装置に適用できる。
１０，８０，１００，１１０ 半導体装置
１１，８１，１０１，１１１ リードフレーム
１２，１０３ 半導体チップ
１３ モールド樹脂
１５，１０５ 金属ワイヤ
１６ 接着材
２１，８３ リードフレーム本体
２２ Ａｇめっき膜
２４，８６ ダイパッド
２４Ａ，８６Ａ チップ接着面
２４Ｂ，４８Ａ 面
２５，８７ リード
２７，９１ インナーリード部
２２Ａ，２７Ａ，８４Ａ，９１Ａ 上面
２８，９２ アウターリード部
３１ Ａｇ結晶粒
３３ 結晶粒間
３４ 炭素粒子
３６，１０７ 電極パッド
４５ 板材
４７ めっき装置
４８ ステージ部
４９ めっき液供給部
５１ めっき液供給用ケース
５３ 第１のめっき用マスク
５３Ａ 下面
５４ 第２のめっき用マスク
５６ めっき液収容部
５８ 開口部
６２ Ａｇめっき液
６５ ヒーターブロック
８４ Ｃｕ膜
Ａ 厚さ

Claims (9)

  1. 半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有すると共に、Ｃｕ又はＣｕを含んだ合金により構成されたリードフレーム本体と、
    前記リードフレーム本体に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有し、
    前記金属膜は、Ａｇ結晶粒の結晶粒間にナノ粒子が配置されたＡｇめっき膜であることを特徴とするリードフレーム。
  2. 半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有するリードフレーム本体と、
    前記リードフレーム本体に設けられたＣｕ膜と、
    前記Ｃｕ膜上に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有し、
    前記金属膜は、Ａｇ結晶粒の結晶粒間にナノ粒子が配置されたＡｇめっき膜であることを特徴とするリードフレーム。
  3. 前記ナノ粒子の粒径は、０．０１μｍ〜０．５μｍであることを特徴とする請求項１または２記載のリードフレーム。
  4. 前記ナノ粒子は、炭素粒子であることを特徴とする請求項１ないし３のうち、いずれか１項記載のリードフレーム。
  5. 請求項１ないし４のうち、いずれか１項記載のリードフレームと、
    前記ダイパッドに接着された前記半導体チップと、
    前記金属膜と前記電極パッドを電気的に接続する前記金属ワイヤと、
    前記リードの一部、前記半導体チップ、前記金属ワイヤ、及び前記Ａｇめっき膜を封止するモールド樹脂と、を備えたことを特徴とする半導体装置。
  6. 半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有すると共に、Ｃｕ又はＣｕを含んだ合金により構成されたリードフレーム本体と、前記リードフレーム本体に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有したリードフレームの製造方法であって、
    粒子径が０．０１μｍ〜０．５μｍとされたナノ粒子が分散されたＡｇめっき液を用いた電解めっき法により、前記金属膜の形成領域に対応する部分の前記リードフレーム本体に、前記金属膜として前記ナノ粒子を含んだＡｇめっき膜を形成することを特徴とするリードフレームの製造方法。
  7. 半導体チップが接着されるダイパッド、及び前記ダイパッドの周囲に複数配置されたリードを有するリードフレーム本体と、前記リードフレーム本体に設けられたＣｕ膜と、前記Ｃｕ膜上に設けられ、前記半導体チップの電極パッドと接続された金属ワイヤと接続される金属膜と、を有したリードフレームの製造方法であって、
    前記金属膜の形成領域に対応する部分の前記リードフレーム本体に、めっき法により前記Ｃｕ膜を形成するＣｕ膜形成工程と、
    粒子径が０．０１μｍ〜０．５μｍとされたナノ粒子が分散されたＡｇめっき液を用いた電解めっき法により、前記Ｃｕ膜上に、前記金属膜として、前記ナノ粒子を含んだＡｇめっき膜を形成するＡｇめっき膜形成工程と、を含むことを特徴とするリードフレームの製造方法。
  8. 前記Ａｇめっき液は、前記ナノ粒子を０．１ｗｔ％〜２０ｗｔ％含有することを特徴とする請求項６または７記載のリードフレームの製造方法。
  9. 前記ナノ粒子は、炭素粒子であることを特徴とする請求項６ないし８のうち、いずれか１項記載のリードフレームの製造方法。
JP2009263194A 2008-11-27 2009-11-18 リードフレーム及びその製造方法、及び半導体装置 Active JP5417128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009263194A JP5417128B2 (ja) 2008-11-27 2009-11-18 リードフレーム及びその製造方法、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008301976 2008-11-27
JP2008301976 2008-11-27
JP2009263194A JP5417128B2 (ja) 2008-11-27 2009-11-18 リードフレーム及びその製造方法、及び半導体装置

Publications (3)

Publication Number Publication Date
JP2010153825A true JP2010153825A (ja) 2010-07-08
JP2010153825A5 JP2010153825A5 (ja) 2012-10-11
JP5417128B2 JP5417128B2 (ja) 2014-02-12

Family

ID=42195463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009263194A Active JP5417128B2 (ja) 2008-11-27 2009-11-18 リードフレーム及びその製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US8304872B2 (ja)
JP (1) JP5417128B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003227A (ja) * 2012-06-20 2014-01-09 Dainippon Printing Co Ltd Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
KR101451028B1 (ko) 2013-08-22 2014-10-15 (주)옵토니카 Ｌｅｄ 리드 프레임 제조방법
JP2015144245A (ja) * 2013-12-25 2015-08-06 日亜化学工業株式会社 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法
US9331251B2 (en) 2013-11-29 2016-05-03 Nichia Corporation Light emitting device
JP2016072364A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 リードフレーム及び発光装置
JP2016072605A (ja) * 2014-09-30 2016-05-09 イサハヤ電子株式会社 半導体装置用接合材及びその製造方法
JP2016201578A (ja) * 2016-09-09 2016-12-01 大日本印刷株式会社 Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2017118080A (ja) * 2015-12-26 2017-06-29 日亜化学工業株式会社 発光素子及びその製造方法
US10249804B2 (en) 2016-07-19 2019-04-02 Nichia Corporation Semiconductor device, base, and method for manufacturing same
US10586896B2 (en) 2016-05-11 2020-03-10 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
CN107369667A (zh) * 2016-05-13 2017-11-21 松下电器产业株式会社 信号传送装置
US10312186B2 (en) * 2017-10-31 2019-06-04 Amkor Technology Inc. Heat sink attached to an electronic component in a packaged device
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097445A (ja) * 1996-06-25 1997-01-10 Fuji Electric Co Ltd 電気機器の摺動接触子
JPH0945836A (ja) * 1995-07-28 1997-02-14 Dainippon Printing Co Ltd リードフレームの部分めっき方法およびその方法により作製されたリードフレーム
WO2000062341A1 (fr) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Grille de connexion pour dispositif semi-conducteur
JP2008056950A (ja) * 2006-08-29 2008-03-13 Shinshu Univ 銀複合材料およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005015454B4 (de) * 2005-04-04 2010-02-18 Infineon Technologies Ag Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip sowie Verfahren zur Herstellung desselben
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
US9583413B2 (en) * 2009-02-13 2017-02-28 Infineon Technologies Ag Semiconductor device
US8288207B2 (en) * 2009-02-13 2012-10-16 Infineon Technologies Ag Method of manufacturing semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945836A (ja) * 1995-07-28 1997-02-14 Dainippon Printing Co Ltd リードフレームの部分めっき方法およびその方法により作製されたリードフレーム
JPH097445A (ja) * 1996-06-25 1997-01-10 Fuji Electric Co Ltd 電気機器の摺動接触子
WO2000062341A1 (fr) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Grille de connexion pour dispositif semi-conducteur
JP2008056950A (ja) * 2006-08-29 2008-03-13 Shinshu Univ 銀複合材料およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003227A (ja) * 2012-06-20 2014-01-09 Dainippon Printing Co Ltd Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
KR101451028B1 (ko) 2013-08-22 2014-10-15 (주)옵토니카 Ｌｅｄ 리드 프레임 제조방법
US9331251B2 (en) 2013-11-29 2016-05-03 Nichia Corporation Light emitting device
US9362190B2 (en) 2013-12-25 2016-06-07 Nichia Corporation Semiconductor element, semiconductor device including the same, and method for manufacturing semiconductor element
JP2015144245A (ja) * 2013-12-25 2015-08-06 日亜化学工業株式会社 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法
US9748455B2 (en) 2013-12-25 2017-08-29 Nichia Corporation Semiconductor element, semiconductor device including the same, and method for manufacturing semiconductor element
JP2016072364A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 リードフレーム及び発光装置
JP2016072605A (ja) * 2014-09-30 2016-05-09 イサハヤ電子株式会社 半導体装置用接合材及びその製造方法
JP2017118080A (ja) * 2015-12-26 2017-06-29 日亜化学工業株式会社 発光素子及びその製造方法
US10134955B2 (en) 2015-12-26 2018-11-20 Nichia Corporation Light emitting element and method of manufacturing the same
US10586896B2 (en) 2016-05-11 2020-03-10 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
US11349049B2 (en) 2016-05-11 2022-05-31 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
US10249804B2 (en) 2016-07-19 2019-04-02 Nichia Corporation Semiconductor device, base, and method for manufacturing same
JP2016201578A (ja) * 2016-09-09 2016-12-01 大日本印刷株式会社 Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20100127369A1 (en) 2010-05-27
JP5417128B2 (ja) 2014-02-12
US8304872B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
JP5417128B2 (ja) リードフレーム及びその製造方法、及び半導体装置
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
JP6667765B2 (ja) 電極接続方法及び電極接続構造
CN107039144A (zh) 电感器部件
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US20150041976A1 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
TW200303604A (en) Semiconductor device and method of manufacturing the same
JPH0249385A (ja) 電気的接続部材及びその製造方法
CN100444342C (zh) 电路装置的制造方法
TW200810639A (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
TW200814275A (en) Chip carrier with a signal collection tape and manufacturing method thereof
JP2005244033A (ja) 電極パッケージ及び半導体装置
CN107768256A (zh) 制造半导体器件的方法和半导体器件
JP2006165411A (ja) 半導体装置およびその製造方法
TW201108896A (en) Printed circuit board strip and panel
JP2008078561A (ja) 半導体装置及びその製造方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
CN105702432A (zh) 电子组件以及具有该电子组件的板
TW200816407A (en) Window manufacture method of semiconductor package type printed circuit board
JP5336711B2 (ja) 樹脂封止型半導体装置
JP6327427B1 (ja) 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
TW202414726A (zh) 半導體的封裝結構及其封裝方法
JP5591475B2 (ja) 弾性接点及びその製造方法、ならびに、接点基板及びその製造方法
TW533557B (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Ref document number: 5417128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150