JP2010147076A - 光マトリックスデバイスの製造方法 - Google Patents
光マトリックスデバイスの製造方法 Download PDFInfo
- Publication number
- JP2010147076A JP2010147076A JP2008319698A JP2008319698A JP2010147076A JP 2010147076 A JP2010147076 A JP 2010147076A JP 2008319698 A JP2008319698 A JP 2008319698A JP 2008319698 A JP2008319698 A JP 2008319698A JP 2010147076 A JP2010147076 A JP 2010147076A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- manufacturing
- optical matrix
- matrix device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】
ゲート線とデータ線の層間絶縁膜を2層構造とし、1層面および2層目の絶縁膜を光または熱硬化により絶縁膜を形成する流動性の絶縁体を用いて形成する。1層目の絶縁膜を形成する流動性絶縁体を予備硬化させる。次に、予備硬化された絶縁膜1上に2層目の絶縁膜を形成する流動性絶縁体を塗布することで、1層目の絶縁膜にピンホールが発生しても、このピンホールを2層目の流動性絶縁体で穴埋めすることができる。また、1層目と2層目の流動性絶縁体の本硬化を一括して行うことでスループットを向上しつつ、ゲート線およびデータ線の交差部における短絡(ショート)不良を低減することができる。
【選択図】図6
Description
すなわち、請求項1に記載の発明は、光に関する素子を2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、流動性の絶縁体を塗布して第1絶縁膜を形成する第1絶縁膜塗布ステップと、前記第1絶縁膜の標準硬化エネルギーよりも低いエネルギーを前記第1絶縁膜に与えて予備硬化させる予備硬化ステップと、予備硬化された前記第1絶縁膜上に流動性の絶縁体を印刷法により塗布して第2絶縁膜を形成する第2絶縁膜塗布ステップと、前記第1絶縁膜および前記第2絶縁膜を硬化させる本硬化ステップとを備えたことを特徴とする。
図1は実施例に係るX線平面検出器の平面視した構成図であり、図2はX線平面検出器の1画素を側面視した縦断面図であり、図3はX線平面検出器の1画素当たりの等価回路を示す回路図である。本実施例では、光マトリックスデバイスとしてX線平面検出器(以下FPDと称す)を例に採って説明する。
図1に示すように、FPD1の回路構成は、X線をキャリア(電子−正孔対)に変換するX線変換層としての半導体層2と、半導体層2にて生成されたキャリアから誘起される電荷を蓄積するコンデンサ3と、コンデンサ3とデータ線4との間でゲート電圧信号によりスイッチング作用をする薄膜トランジスタ5と、薄膜トランジスタ5へゲート線6を介してゲート電圧信号を送るゲート駆動回路7と、コンデンサ3からデータ線4へ読み込まれた電荷信号を電圧信号へ変換する電荷電圧変換部8と、電荷電圧変換部8から出力される電圧信号を収集して1つに出力するマルチプレクサ9とを備える。FPD1は本発明における光マトリックスデバイスに相当する。
次に、ゲート線6の電圧を正電圧に印加することで各X線検出素子DUが行単位で選択され、選択された行のTFT5のゲートがONされる。そして、薄膜トランジスタ5がONされるまでコンデンサ3に暫定的に蓄積されて記憶された電荷を電荷信号として、薄膜トランジスタ5を介してデータ線4に読み出す。各データ線4に読み出された電荷信号を電荷電圧変換部8で電圧信号へ変換して、マルチプレクサ9で1つの電圧信号にまとめて出力する。出力された電圧信号をA/D変換器(図示省略)でデジタル化してX線検出信号として出力する。以上の様にして、半導体層2でX線から変換された電気信号をX線検出信号として取り出すことができる。
基板印刷器22は、図4に示すように、インクジェットノズル23を備えた支持アーム24と、インクジェットノズル23と対向して配置された絶縁基板10を支持する基板支持テーブル25と、基板支持テーブル25をX方向へ移動させるX方向テーブル駆動機構26と、基板支持テーブル25をY方向へ移動させるY方向テーブル駆動機構27とから構成される。また基板支持テーブル25の内部には基板支持テーブル25を加熱する加熱器19が備えられている。加熱器は例えば電熱ヒータ、ホットプレート等が挙げられ、基板支持テーブル25の表面温度により加熱器19の出力を調節できる構成である。基板印刷器22は本発明における印刷器に相当し、基板支持テーブル25は本発明における印刷台に相当し、基板支持テーブル25の内部に備わる加熱器は本発明におけるエネルギー供給手段に相当する。
まず、図7(a)〜(c)に示すように、絶縁基板10の面上に基板印刷器22を用いてインクジェット法によりゲート線4およびグランド線(GND線)14を積層形成する。絶縁基板10は、ガラス基板またはポリイミド等が好ましい。
次に、図8(a)〜(c)に示すように、ゲート線6およびグランド線14を覆うように絶縁基板10上に絶縁膜11をインクジェット法により塗布して積層形成する。絶縁膜11は本発明における第1絶縁膜に相当し、ステップS2は本発明における第1絶縁膜塗布ステップに相当する。
次に、基板支持テーブル25の内部に備えられた加熱器より、絶縁基板10を介して絶縁膜11を加熱する。一例として、40℃で1分加熱する。これより、絶縁膜11が予備硬化されるので横流れ等を生じない。また、予備硬化することでピンホールが生じ得る箇所にピンホールが生じる。予備硬化時間は液滴28の溶媒が揮発する程度でよいので、後のステップで本硬化する際の硬化時間の1/30以上の時間とすることが望ましい。また、予備硬化を行っている間は、印刷塗布を待機させておく必要はない。つまり、予備硬化を行いながら、隣接する絶縁膜11を印刷塗布することができるので、効率よく絶縁膜11を形成することができる。加熱器が基板支持テーブル全体を加熱する場合、予備硬化しながら印刷塗布を行うと、先に印刷形成した絶縁膜11の加熱硬化時間よりも長く加熱してしまう場合もあるが、これは特に支障はない。ステップS3は本発明における予備硬化ステップに相当する。
次に、図9(a)〜(c)に示すように、絶縁膜11を介してゲート線6上の所定の領域に絶縁膜32をインクジェット法により塗布して積層形成する。ここで、絶縁膜32が形成される所定の領域とは、ゲート線6とデータ線4とが交差する領域のことをいう。絶縁膜32は本発明における第2絶縁膜に相当し、ステップS4は本発明における第2絶縁膜塗布ステップに相当する。
次に、基板支持テーブル25の内部に備えられた加熱器より、絶縁基板10を介して絶縁膜32を加熱する。一例として、40℃で1分加熱する。これより、絶縁膜32が予備硬化されるので横流れ等を生じない。予備硬化時間は後のステップで本硬化する際の硬化時間の1/30以上の時間とすることが望ましい。
次に、絶縁膜11および絶縁膜32を本硬化するために、乾燥炉にて230℃で30分の加熱を行う。これより、絶縁膜を構成する分子同士が結合するので、絶縁膜11および絶縁膜32が確実に固着する。加熱硬化の条件は絶縁膜11および絶縁膜32の硬化条件にもよるが、それぞれの絶縁膜が有機絶縁膜の場合、その硬化温度は150℃〜250℃程度であり、硬化時間は10分〜60分程度が標準的である。ステップS6は本発明における本硬化ステップに相当する。
そして、図9(a)〜(c)に示すように、絶縁膜11を挟んでゲート線6の所定の対向位置に半導体膜を積層することでゲートチャネル12を形成する。
図10(a)〜(c)に示すように、ゲートチャネル12を挟んで、データ線4および容量電極13を絶縁膜11上に積層形成する。データ線4はゲートチャネル12の片端の一部と重なって積層する。容量電極13は絶縁膜11を挟んでグランド線14に対向するように、ゲートチャネル12の片端の一部と重なって積層形成する。なお、ゲートチャネル12に対向したゲート線6の一部分と、データ線4のゲートチャネル12側の部分と、ゲートチャネル12と、容量電極13のゲートチャネル12側の部分と、ゲート線6/データ線4・ゲートチャネル12・容量電極13間に介在する絶縁膜11とで、薄膜トランジスタ5を構成する。また、容量電極13とグランド線14との間に介在する絶縁膜11とで、コンデンサ3を構成する。これより、アクティブマトリックス基板20が形成される。
図11(a)〜(c)に示されるように、容量電極13、データ線4およびゲートチャネル12とともに、絶縁膜11上に絶縁膜15を積層形成する。この後積層する画素電極16と接続するために容量電極13上には絶縁膜15を積層形成しない部分があり、容量電極13の周囲を絶縁膜15で積層形成する。すなわち、容量電極13の一部分を開口するように絶縁膜15を積層形成する。また、この絶縁膜15は、アクティブマトリックス基板20のパッシベーション膜としても機能する。
図11(a)〜(c)に示すように、容量電極13および絶縁膜15上に画素電極16を積層形成する。
図12(a)〜(c)に示されるように、画素電極16および絶縁膜15上に絶縁膜17を積層形成する。この後、積層する半導体層2によって生成されたキャリアを画素電極16に収集するために、半導体層2に直接に接触すべく画素電極16の大部分には絶縁膜17を積層形成せずに、画素電極16の周囲のみを絶縁膜17で積層形成する。すなわち、画素電極16の大部分を開口するように絶縁膜17を積層形成する。
図13に示すように、画素電極16および絶縁膜17上に半導体層2を積層形成する。本実施例の場合、半導体層2としてa−Seを積層するので蒸着法を用いる。半導体層2にどのような半導体を採用するかで積層方法を変えてもよい。
図13(a)および(b)に示すように、共通電極18を半導体層2上に積層形成する。以上で、X線検出部DXが製造され、これに、ゲート駆動回路7、電荷電圧変換部8、マルチプレクサ9等の周辺回路を接続することでX線平面検出器1の一連の製造を終了する。
4 … データ線
6 … ゲート線
10 … 絶縁基板
11 … 絶縁膜
15 … 絶縁膜
32 … 絶縁膜
25 … 基板支持テーブル
20 … アクティブマトリックス基板
DU … X線検出素子
Claims (10)
- 光に関する素子を2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、
流動性の絶縁体を塗布して第1絶縁膜を形成する第1絶縁膜塗布ステップと、
前記第1絶縁膜の標準硬化エネルギーよりも低いエネルギーを前記第1絶縁膜に与えて予備硬化させる予備硬化ステップと、
予備硬化された前記第1絶縁膜上に流動性の絶縁体を印刷法により塗布して第2絶縁膜を形成する第2絶縁膜塗布ステップと、
前記第1絶縁膜および前記第2絶縁膜を硬化させる本硬化ステップと
を備えたことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1に記載の光マトリックスデバイスの製造方法であって、
前記印刷法がインクジェット法である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1または2に記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜と前記第2絶縁膜とは同じ種類の絶縁膜である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から3いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜および前記第2絶縁膜を形成する流動性の絶縁体は、加熱または光の照射によって硬化する有機化合物である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項4に記載の光マトリックスデバイスの製造方法において、
前記第2絶縁膜塗布ステップを実施する印刷器には、前記第1絶縁膜を予備硬化させるエネルギー供給手段が備えられている
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項5に記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜および前記第2絶縁膜を形成する流動性の絶縁体は加熱によって硬化する有機化合物であり、
前記予備硬化ステップを前記印刷器の印刷台を昇温することで行う
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から6いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜および前記第2絶縁膜は、アクティブマトリックス基板のゲート線とデータ線との間の層間絶縁膜である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から6いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記第1絶縁膜および前記第2絶縁膜は、パッシベーション膜である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から8いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスが光検出器である
ことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から8いずれか1つに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスが画像表示装置である
ことを特徴とする光マトリックスデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319698A JP5342862B2 (ja) | 2008-12-16 | 2008-12-16 | 光マトリックスデバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319698A JP5342862B2 (ja) | 2008-12-16 | 2008-12-16 | 光マトリックスデバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147076A true JP2010147076A (ja) | 2010-07-01 |
JP5342862B2 JP5342862B2 (ja) | 2013-11-13 |
Family
ID=42567224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008319698A Expired - Fee Related JP5342862B2 (ja) | 2008-12-16 | 2008-12-16 | 光マトリックスデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5342862B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012088233A (ja) * | 2010-10-21 | 2012-05-10 | High Energy Accelerator Research Organization | 放射線計測システムの製造方法 |
JP2022089868A (ja) * | 2014-10-29 | 2022-06-16 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243540A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
JP2005531134A (ja) * | 2002-05-17 | 2005-10-13 | セイコーエプソン株式会社 | 回路の製造方法 |
JP2008205451A (ja) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
-
2008
- 2008-12-16 JP JP2008319698A patent/JP5342862B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243540A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
JP2005531134A (ja) * | 2002-05-17 | 2005-10-13 | セイコーエプソン株式会社 | 回路の製造方法 |
JP2008205451A (ja) * | 2007-01-25 | 2008-09-04 | Toppan Printing Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012088233A (ja) * | 2010-10-21 | 2012-05-10 | High Energy Accelerator Research Organization | 放射線計測システムの製造方法 |
JP2022089868A (ja) * | 2014-10-29 | 2022-06-16 | 株式会社半導体エネルギー研究所 | 撮像装置 |
JP7432644B2 (ja) | 2014-10-29 | 2024-02-16 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5342862B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101014739B1 (ko) | 다층 배선 구조의 제조 방법 | |
JP2010098133A (ja) | 光マトリックスデバイスの製造方法および光マトリックスデバイス | |
CN100565307C (zh) | 半导体器件及其制备方法,液晶电视系统,和el电视系统 | |
US8598570B2 (en) | Organic transistor array, display device and method of fabricating display device | |
RU2499326C2 (ru) | Конфигурация смещенного верхнего пиксельного электрода | |
JP5364355B2 (ja) | インクジェットプリンティングシステム及びこれを利用した表示装置の製造方法 | |
JP2011197697A (ja) | トランジスタ制御表示装置 | |
JP5605097B2 (ja) | 電子素子の製造方法 | |
CN104465698A (zh) | 用于制造显示设备的方法与系统 | |
JP5719992B2 (ja) | フレキシブル半導体装置およびその製造方法 | |
WO2009116177A1 (ja) | 光マトリックスデバイス | |
JP5685923B2 (ja) | トランジスタアレイの連結方法 | |
JP5342862B2 (ja) | 光マトリックスデバイスの製造方法 | |
JP2006295116A (ja) | 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法 | |
WO2009139060A1 (ja) | 光マトリックスデバイスの製造方法および光マトリックスデバイスの製造装置 | |
US11469375B2 (en) | Display device with a conductor pattern transferred by laser irradiation and a manufacturing method thereof | |
JP5101097B2 (ja) | 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ | |
JP5333046B2 (ja) | アクティブマトリックスアレイの製造方法 | |
JP2011108840A (ja) | 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 | |
WO2011018820A1 (ja) | 光マトリックスデバイスの製造方法 | |
JP6720963B2 (ja) | 薄膜トランジスタアレイ、画像表示装置および薄膜トランジスタアレイの製造方法 | |
JP5887881B2 (ja) | 配線の形成方法 | |
JP2010170041A (ja) | 多層配線構造体、その製造方法、および表示装置 | |
WO2009130791A1 (ja) | マトリックス基板製造装置 | |
JP2015191816A (ja) | 有機el表示装置および有機el表示装置の製造方法ならびに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |