JP2010141000A - Substrate processing apparatus - Google Patents
Substrate processing apparatus Download PDFInfo
- Publication number
- JP2010141000A JP2010141000A JP2008314251A JP2008314251A JP2010141000A JP 2010141000 A JP2010141000 A JP 2010141000A JP 2008314251 A JP2008314251 A JP 2008314251A JP 2008314251 A JP2008314251 A JP 2008314251A JP 2010141000 A JP2010141000 A JP 2010141000A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- processing
- chamber
- substrate
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、基板処理装置に関する。 The present invention relates to a substrate processing apparatus.
例えば、半導体集積回路装置(以下、ICという)を作り込む半導体ウエハ(以下、ウエハという)に絶縁膜や金属膜および半導体膜を形成する基板処理装置としては、2枚のウエハを処理室に搬入して同時に成膜する二枚葉半導体製造装置がある。例えば、特許文献1参照。
For example, as a substrate processing apparatus for forming an insulating film, a metal film, and a semiconductor film on a semiconductor wafer (hereinafter referred to as a wafer) on which a semiconductor integrated circuit device (hereinafter referred to as an IC) is formed, two wafers are carried into a processing chamber. Thus, there is a two-wafer semiconductor manufacturing apparatus that forms a film simultaneously. For example, see
一般に、ICの製造方法において取り扱われるウエハは、キャリアに25枚ずつ収容されて、工程内および工程間を搬送される。
二枚葉半導体製造装置においては、キャリアで運ばれてきた25枚のウエハを、2枚の単位で処理室に搬入し、指定されたプロセスレシピに従い処理を行うことになる。
プロセスレシピは処理対象のウエハ毎に個別に割り当てられる。
ロット処理開始時に、一つのプロセスレシピで選択可能なウエハの枚数(この処理単位はプロセスジョブと称される)は、最小1枚から最大25枚(キャリアのスロット数に相当する)であり、異なるキャリアに対しては選択することができない。
そのため、2つのキャリアを処理するためには、2つ以上のプロセスジョブを選択する必要がある。この時、同じレシピを選択することも可能だが、この場合、プロセスレシピは同じでも、プロセスジョブは異なることになる。
処理室に対して2枚ずつウエハを搬入していった場合において、奇数枚のウエハを選択されたプロセスジョブでは、最後の1枚が端数になる。この最後の1枚のウエハに対して、以下の2つの制御法を選択することができる。
(1)ダミーウエハ制御法
予め用意したダミーウエハを最後の1枚に加えて2枚にしてから処理室に搬入する。
利点:他のウエハと同じ条件で処理できるため、均一性を保つことができる。
欠点:ダミーウエハに対する専用スロット確保や使用回数制限等、管理が複雑化する。(2)無制御法
そのまま1枚で処理する。
利点:管理が単純である。
欠点:1枚処理ウエハの2枚同時処理ウエハとの同一性を保証することができない。
In general, 25 wafers to be handled in an IC manufacturing method are accommodated in a carrier by 25 sheets and transported in and between processes.
In a two-wafer semiconductor manufacturing apparatus, 25 wafers carried by a carrier are carried into a processing chamber in units of two and processed according to a designated process recipe.
Process recipes are individually assigned to each wafer to be processed.
At the start of lot processing, the number of wafers that can be selected in one process recipe (this processing unit is called a process job) varies from a minimum of 1 to a maximum of 25 (corresponding to the number of slots in the carrier). It cannot be selected for a carrier.
Therefore, in order to process two carriers, it is necessary to select two or more process jobs. At this time, it is possible to select the same recipe, but in this case, even if the process recipe is the same, the process jobs are different.
When two wafers are loaded into the processing chamber, the last one is a fraction in a process job in which an odd number of wafers is selected. The following two control methods can be selected for this last wafer.
(1) Dummy wafer control method A dummy wafer prepared in advance is added to the last one and two, and then loaded into the processing chamber.
Advantage: Processing can be performed under the same conditions as other wafers, so uniformity can be maintained.
Disadvantages: Complicated management, such as securing dedicated slots for dummy wafers and limiting the number of uses. (2) Non-control method Process with one sheet as it is.
Advantage: Management is simple.
Disadvantages: It is not possible to guarantee the identity of one processed wafer with two simultaneous processed wafers.
本発明の目的は、端数が発生した場合であっても、通常の処理時と同様に処理することができる基板処理装置を提供することにある。 An object of the present invention is to provide a substrate processing apparatus that can perform processing in the same manner as in normal processing even when fractions are generated.
前記した課題を解決するための手段のうち代表的なものは、次の通りである。
(1)基板に処理を施す複数の処理室と、
前記各処理室へ基板を搬送する第一搬送手段を備えた第一搬送室と、
大気圧状態で基板を搬送する第二搬送手段を備えた第二搬送室と、
前記第一搬送室と前記第二搬送室を連結する減圧可能の予備室と、
複数の基板が収納された基板収納手段と前記処理室との間の前記第一搬送手段および前記第二搬送手段の搬送を制御する制御手段と、を設けた基板処理装置において、
前記基板収納手段に設けられたスロットに載置されている基板に割り当てられた運転レシピに従って、複数の前記基板収納手段に渡って連続して処理される場合に、一番目の前記基板収納手段に載置された最後の基板と、二番目の前記基板収納手段に載置されている最初の基板と、を同時に処理することを特徴とする基板処理装置。
(2)基板収納手段に設けられたスロットに載置されている基板に割り当てられた運転レシピに従って、複数の前記基板収納手段に渡って連続して処理される場合に、一番目の前記基板収納手段に載置された最後の基板と、二番目の前記基板収納手段に載置されている最初の基板と、を同時に処理することを特徴とする基板処理方法。
Typical means for solving the above-described problems are as follows.
(1) a plurality of processing chambers for processing a substrate;
A first transfer chamber provided with a first transfer means for transferring a substrate to each processing chamber;
A second transfer chamber provided with a second transfer means for transferring a substrate in an atmospheric pressure state;
A depressurizable spare chamber connecting the first transfer chamber and the second transfer chamber;
In the substrate processing apparatus provided with the control means for controlling the transfer of the first transfer means and the second transfer means between the substrate storage means storing a plurality of substrates and the processing chamber,
In the case where processing is continuously performed across a plurality of the substrate storage means according to the operation recipe assigned to the substrate placed in the slot provided in the substrate storage means, the first substrate storage means A substrate processing apparatus for simultaneously processing a last substrate placed and a first substrate placed in the second substrate storage means.
(2) When the substrate is processed continuously over a plurality of the substrate storage means according to the operation recipe assigned to the substrate placed in the slot provided in the substrate storage means, the first substrate storage A substrate processing method comprising: simultaneously processing a last substrate placed on the means and a first substrate placed on the second substrate storage means.
前記した手段によれば、端数が発生した場合であっても、通常の処理時と同様に処理することができる。 According to the above-described means, even when a fraction occurs, processing can be performed in the same manner as in normal processing.
以下、本発明の一実施形態を図面に即して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
本実施形態において、本発明に係る基板処理装置は、二枚葉半導体製造装置10として構成されている。
In the present embodiment, the substrate processing apparatus according to the present invention is configured as a two-wafer
図1に示されているように、二枚葉半導体製造装置10は搬送室12を中心として、2つのロードロック室14a、14bおよび2つの処理室16a、16bが配置されている。2つのロードロック室14a、14bの上流側にはフロントモジュールであるEFEM(Equipment Front End Module)18が配置されている。
As shown in FIG. 1, the two-wafer
図示しないが、EFEM18は3台のキャリアを搭載することができる構造になっている。キャリアには25段のスロットが形成されており、各段のスロットはウエハを1枚ずつ保持するように構成されている。したがって、キャリアは最小1枚から最大25枚のウエハを収容可能である。
図示しないが、EFEM18内にはウエハ移載装置(wafer transfer equipment)が設置されており、ウエハ移載装置は大気中にて同時に複数枚(通例、5枚)を移載することができる。ウエハ移載装置は2つのロードロック室14a、14bとの間のウエハ移載を可能にしている。
Although not shown, the EFEM 18 has a structure capable of mounting three carriers. The carrier has 25 stages of slots, and each stage slot is configured to hold one wafer at a time. Therefore, the carrier can accommodate a minimum of 1 to a maximum of 25 wafers.
Although not shown, a wafer transfer equipment is installed in the EFEM 18, and the wafer transfer equipment can transfer a plurality (usually, five) of wafers simultaneously in the atmosphere. The wafer transfer device enables wafer transfer between the two
図2に示されているように、ロードロック室14a、14bには支持台20が設けられており、支持台20は25枚のウエハを縦方向に一定間隔を隔てて収容する。支持台20は、例えば炭化珪素やアルミで構成しており、上部板22と下部板24とを接続する例えば3つの支柱26を有する。支柱26の長手方向内側には例えば25個の載置部28が平行に形成されている。
また、支持台20は、ロードロック室14a、14b内において、鉛直方向に移動(上下方向に移動)するように構成されているとともに、鉛直方向に延びる回転軸を軸として回転するように構成されている。
As shown in FIG. 2, the
In addition, the
搬送室12にはウエハ移載装置30が設置されている。ウエハ移載装置30はロードロック室14a、14bと処理室16a、16bとの間でウエハ1を搬送する。ウエハ移載装置30はフィンガーアッシー32が設けられたアーム34を備えている。フィンガーアッシー32は上フィンガー32aと下フィンガー32bとを有する。上フィンガー32aと下フィンガー32bとは同一の形状をしており、上下方向に所定の間隔で離間され、アーム34からそれぞれ略水平に同じ方向に延びて、ウエハ1をそれぞれ支持する。アーム34は鉛直方向に延びる回転軸を中心として回転するように、かつ、水平方向に移動するように構成されている。
搬送室12と処理室16a、搬送室12と処理室16bは、ゲートバルブ35(図3参照)を介してそれぞれ連通している。
A
The
したがって、搬送室12に設置されたウエハ移載装置30は、ロードロック室14a、14bにストックされた未処理ウエハを同時に2枚ずつゲートバルブ35を介して処理室16a、16bへ移載することができるとともに、処理済ウエハを一度に2枚ずつ処理室16a、16bからロードロック室14a、14bに移載することができる。
Therefore, the
図3に示されているように、処理室16には2つの保持台37、37が載置されている。搬送室12側の保持台37を第一処理部36、他方の保持台37を第二処理部38とする。第一処理部36と第二処理部38はおのおの独立した構造となっており、装置全体からみると、ウエハ処理流れ方向と同方向一列になっている。すなわち、第二処理部38は、搬送室12から第一処理部36を挟んで遠方に配置されている。
第一処理部36と第二処理部38とは連通し、処理室16内は300℃までの昇温が可能である。第一処理部36と第二処理部38は、例えばアルミニウムで形成され、内挿したヒータ(不図示)により加熱される。
省スペース、低コスト化の目的を達成するため、ロードロック室14a、14b、搬送室12および処理室16a、16bを例えばアルミニウム一部品にて形成してもよい。
As shown in FIG. 3, two
The
In order to achieve the purpose of space saving and cost reduction, the
処理室16内の第一処理部36と第二処理部38の間の内側寄りには、処理室内ウエハ移載装置(以下、内側移載装置という)40が設けられている。内側移載装置40はウエハ移載装置(以下、外側移載装置という)30によって搬送された2枚の未処理ウエハのうちの1枚を第二処理部38に移載し、さらに、第二処理部38の処理済ウエハを外側移載装置30のフィンガーアッシー32上へ移載する。
Near the inside of the
図4は、処理部16内の内側移載装置40が第二処理部38側に待機している時(ウエハ処理時)の状態を示す。
内側移載装置40は、ウエハの外径より大きな円弧部43aと、円弧部43aから切欠かれた切欠き部43bと、円弧部43aから円弧部の中心にむかって略水平に設けられたウエハを載置する爪部43cと、円弧部43aを支えるフレーム部43dが設けられたアーム47と、を有する。
円弧部43aとフレーム部43dとは連続して形成され、アーム47から略水平に装着され、爪部43cを介してウエハ1を支持する。
アーム47は、鉛直方向に延びる軸部43eを回転軸として回転するように、かつ、鉛直方向に昇降するように構成されている。
切欠き部43bは、軸部43eが回転し、第一処理部36側に位置するときに、搬送室12と処理室16との間に設けられたゲートバルブ35と向かい合う位置に配置する。
したがって、内側移載装置40は、回転軸である軸部43eが回転し、昇降する。このような動作を行うことで、外側移載装置30によって処理室16内に搬送された2枚のウエハのうち、1枚のウエハを第一処理部36上方から搬送室12の遠方にある第二処理部38に搬送して載置することができる。
内側移載装置40は、第一処理部36および第二処理部38からの熱輻射により高温(200℃くらい)になるため、耐プラズマ性、耐高熱性である例えばアルミナセラミックス、石英、SiC(炭化珪素)、AlN(窒化アルミニウム)等から形成するのが好ましい。金属部品に比べ熱膨張係数の小さい例えばアルミナセラミックスで形成することで、熱変形によるたわみ等による搬送信頼性劣化を防止することができる。ただし、内側移載装置40の基部には位置・レベル調整のため、金属部品を使用する。
FIG. 4 shows a state when the
The
The
The
The
Accordingly, the
Since the
第一処理部36および第二処理部38は、処理室16内において固定部材(不図示)により装置本体11に固定されている。第一処理部36外周には3つの第一保持ピン39aが鉛直方向に貫通しており、第一保持ピン39aが上下に昇降することで、ウエハ1を略水平に昇降させる。第二処理部38外周には3つの第二保持ピン39bが鉛直方向に貫通しており、第二保持ピン39bが上下に昇降することで、ウエハ1を略水平に昇降させる。したがって、ゲートバルブ35を介して外側移載装置30により搬送されたウエハ1は、保持ピン39a、39bを介して保持台37に載置されるようになっている。つまり、モータが回転および逆回転することにより、第一保持ピン39a、第二保持ピン39bが上下方向に移動する。
The
図5および図6に処理室16内におけるウエハ移載のフローの概要を示す。
図5(a)〜(d)および図6( e) 〜(h)において、上図は処理室16の上面図であり、下図は上図の断面をイメージした図で、説明用図面である。
下図では、保持ピン39aの一つが第一処理部36内のゲートバルブ35に近い箇所に設けられている。これは説明の便宜上のものである。実際には上図のように、第一処理部36内のゲートバルブ35に近い箇所、すなわち、外側移載装置30が図5(c)上図のように待機する箇所には、保持ピン39aは設けられていない。
なお、以下の説明において、二枚葉半導体製造装置10を構成する各部の動作はコントローラ84により制御する。
まず、処理室16内は搬送室12と同圧に減圧化される。
5 and 6 show an outline of a wafer transfer flow in the
5 (a) to 5 (d) and FIGS. 6 (e) to (h), the upper diagram is a top view of the
In the figure below, one of the holding
In the following description, the operation of each part constituting the two-wafer
First, the inside of the
(ステップ1 図5(a))
ゲートバルブ35が開き、第一処理部36の第一保持ピン39aと第二処理部38の第二保持ピン39bが上昇する。内側移載装置40は第二処理部38側に待機し、第一保持ピン39a、第二保持ピン39bと共に上昇する。
(
The
(ステップ2 図5(b))
内側移載装置40は、軸部43eが回転することで、略水平に第一処理部36側へ移動する。この際、内側移載装置40の切欠き部43bは、ゲートバルブ35と向かい合っている。
(Step 2 FIG. 5B)
The
(ステップ3 図5(c))
外側移載装置30が上フィンガー32aと下フィンガー32bに載置された2枚のウエハ1、1を同時に搬送しながら、搬送室12からゲートバルブ35を介して処理室16に移動し、第一処理部36の上方にて停止する。その際、内側移載装置40はフィンガーアッシー32の上フィンガー32aと下フィンガー32bの間に収まる高さ位置にて待機している。
(
The
(ステップ4 図5(d))
外側移載装置30はそのまま動作しない状態にて、第一処理部36の第一保持ピン39aが上昇し、下フィンガー32bに載置されたウエハを第一保持ピン39a上に載置する。さらに、内側移載装置40が上昇することで、上フィンガー32aに載置されたウエハを内側移載装置40の爪部43c上に載置する。
(Step 4 FIG. 5D)
In a state where the
(ステップ5 図6(e))
外側移載装置30は、搬送室12内に戻る。
(Step 5 FIG. 6 (e))
The
(ステップ6 図6(f))
内側移載装置40は、ウエハ1を載置した状態で、軸部43eが回転することで略水平に第二処理部38側へ移動する。
ゲートバルブ35が閉まる。
(Step 6 (f) in FIG. 6)
The
The
(ステップ7 図6(g))
軸部43eが下降して、内側移載装置40は、第二処理部38の外周下方に移動する。
内側移載装置40はウエハ処理中も処理室16内に待機することになるため、第二処理部38上方から供給される処理ガス(例えばO2 ラジカル等)のガスの流れを阻害し、ウエハ面内の均一性を悪化させる危惧がある。そのため、第二処理部38の外周のガス流れを阻害しない高さへと移動する。
(Step 7 Fig. 6 (g))
The
Since the
(ステップ8 図6(h))
第一処理部36の第一保持ピン39aおよび第二処理部38の第二保持ピン39bがウエハ1を略水平に保持した状態で略同時に下降し、ウエハ1を保持台37に載置する。すなわち、それぞれのウエハと、それらのウエハに対応した保持台との距離が互いに等しくなるよう、ウエハを下降させる。第一処理部36および第二処理部38それぞれのウエハへの熱影響を同じにするためである。
熱影響を同じにすることにより、例えばそれぞれのウエハのアッシングレートを均一にすることができる。まったく同じ熱影響とする必要は無く、アッシングレートが均一にさえなれば、誤差があってもよい。誤差は、例えば2秒程度である。
第一保持ピン39aと第二保持ピン39bを略同時に下降して、熱影響を同じとする代わりに、ヒータを個別に制御してもよい。
また、本実施形態では、保持ピン39が下がるが、保持台37が上下するように構成にしてもよい。
(
The first holding pins 39 a of the
By making the thermal effect the same, for example, the ashing rate of each wafer can be made uniform. It is not necessary to have exactly the same heat effect, and there may be an error as long as the ashing rate is uniform. The error is, for example, about 2 seconds.
Instead of lowering the
In this embodiment, the holding
その後、処理室16内にガスを供給し、プラズマ生成(アッシング処理)がなされ、基板処理後は、逆のシーケンスを実行し、処理済ウエハ1、1を搬出する。
Thereafter, gas is supplied into the
ところで、以上の二枚葉半導体製造装置10においては、外側移載装置30は25枚のウエハ1をストックした一方のロードロック室14aまたは14b(以下、ロードロック室14aを基準にして説明する)からウエハ1を2枚ずつ順次取り出して行くので、外側移載装置30は最後(13回目)には1枚だけを取り出すことになる。
他方、処理室16aはウエハ1を2枚ずつ同時に処理するように設定されているので、外側移載装置30はウエハ1を1枚だけ処理室16aに搬送するわけにはいかない。
By the way, in the above two-wafer
On the other hand, since the
そこで、本実施形態においては、図7に示されたフローを実行する端数処理プログラムをコントローラ84に搭載することにより、端数ウエハを適正に成膜することができるものとした。
すなわち、端数処理プログラムは、奇数枚のウエハを選択されたプロセスジョブに対し、最後の1枚と別のプロセスジョブの最初の1枚とが同じ処理室16aの同じプロセスレシピで処理可能と判断した場合には、プロセスジョブを連結させて、最後の1枚と最初の1枚とを合わせて2枚にして処理室16aに、外側移載装置30をして搬入させる。
Therefore, in the present embodiment, it is assumed that the fractional wafer can be properly formed by mounting the fraction processing program for executing the flow shown in FIG.
That is, the fraction processing program determines that, for a selected process job, an odd number of wafers can be processed by the same process recipe in the
図7は端数処理プログラムのフローチャートである。
予め、EFEM18に供給されたキャリア(図示せず)からロードロック室14aに、25枚のウエハがEFEM18内のウエハ移載装置によって移し替えられる(第一ステップS1)。
「未処理ウエハがロードロック室に有るか」を判断する(第二ステップS2)。
「有る」の場合には、「対象のウエハは最後(25枚目)の1枚か」を判断する(第三ステップS3)。
FIG. 7 is a flowchart of the fraction processing program.
25 wafers are transferred from the carrier (not shown) supplied to the
It is determined whether “unprocessed wafer is in the load lock chamber” (second step S2).
In the case of “Yes”, it is determined whether “the target wafer is the last (25th) wafer” (third step S3).
「最後の1枚である」の場合には、「別のプロセスジョブと連結可能か」を判断する(第四ステップS4)。すなわち、「既に(第一ロードロック室14aのプロセスジョブの最後のウエハの処理順番がくる前に)、第二ロードロック室14bのプロセスジョブが処理可能状態になっているか」を判断する。
25枚のキャリアに対して2枚ずつ処理して行くと、最後の1枚は端数になる。この時に、次のキャリアの投入が間に合わなければ、そのまま1枚で処理することになる。
この「間に合う」の条件は、先行プロセスジョブの最終ウエハをロードロックチャンバ14aから処理室16aに搬送開始する前に、後発のプロセスジョブが第二ロードロック室14bで真空引きが完了し、減圧下で搬送可能になっていることが必要がある。
In the case of “the last one”, it is determined whether “can be connected to another process job” (fourth step S4). That is, it is determined whether “the process job of the second
If two sheets are processed for 25 carriers, the last one becomes a fraction. At this time, if the next carrier cannot be put in time, the processing is performed as it is.
This “in time” condition is that, after the last wafer of the preceding process job is started to be transferred from the
「連結可能である」の場合には、「プロセスレシピ名称は一致するか」を判断する(第五ステップS5)。すなわち、第一ロードロック室14aの最後のウエハ1のプロセスレシピ名称と、第二ロードロック室14bの最初のウエハ1のプロセスレシピ名称とは一致するか」を判断する。
1つのプロセスジョブには1つのプロセスレシピが選択されている。先行プロセスジョブと、後発のプロセスジョブのプロセスレシピとが一致しなければならない。一致しているかどうかは、選択されているプロセスレシピ名称(システムでユニーク)で判断することができる。
If “can be connected”, it is determined whether “process recipe names match” (fifth step S5). That is, it is determined whether the process recipe name of the
One process recipe is selected for one process job. The process recipe of the preceding process job and the subsequent process job must match. Whether or not they match can be determined from the selected process recipe name (unique in the system).
「一致」の場合には、「2つのプロセスジョブ間でVP(Variable Parameter)が変更しないか」を判断する(第六ステップS6)。すなわち、「温度、圧力、ガス流量等のパラメータの変更が第一処理室16aと第二処理室16bとの間で無いか」を判断する。または、「VPの変更内容が完全に一致するか」を判断する。
プロセスレシピの内容はホストコントローラから変更することができるため、プロセスレシピが一致してもVPの値が異なると、第二処理室16bで処理するウエハは第一処理室14aに搬入することができない。
In the case of “match”, it is determined whether “VP (Variable Parameter) is not changed between two process jobs” (sixth step S6). That is, it is determined whether or not parameters such as temperature, pressure, and gas flow rate are changed between the
Since the contents of the process recipe can be changed from the host controller, if the VP values are different even if the process recipes match, a wafer to be processed in the
「無し」の場合には、第7ステップS7に進み、外側移載装置30を制御して、図8に示された端数集積搬送フローを、次のように実行する。
図8(a)に示されているように、外側移載装置30は第一ロードロック室14aに設置された支持台20の第25段目である最上段の載置部28のウエハ1を下フィンガー32bによって掬い取る。
なお、図8(a)おいて、最上段以外の載置部28には処理済ウエハ1Aがそれぞれ保持されている。
続いて、外側移載装置30は下フィンガー32bでウエハ1を保持したまま、図8(b)に示されているように、フィンガーアッシー32を第二ロードロック室14bに移動させ、第二ロードロック室14bに設置された支持台20の第1段目である最下段の載置部28のウエハ1上フィンガー32aによって掬い取る。
なお、図8(b)おいて、最下段以外の載置部28にも処理前のウエハ1がそれぞれ保持されている。
次に、外側移載装置30は上フィンガー32aおよび下フィンガー32bによってウエハ1、1を保持したまま、図8(c)に示されているように、フィンガーアッシー32を第一処理室16aに移動させ、第一処理部36の上方にて停止する。
フィンガーアッシー32が第一処理部36の上方にて停止した後の作動は、前述したステップ4〜8と同様となる。
In the case of “None”, the process proceeds to the seventh step S7, the
As shown in FIG. 8A, the
In FIG. 8A, the processed wafers 1A are held on the
Subsequently, the
In FIG. 8B, the
Next, the
The operation after the
翻って、第三ステップS3で「最後の1枚では無い」、第四ステップS4で「不可能」、第五ステップS5で「不一致」、第六ステップS6で「有り」、とそれぞれ判断された場合には、第八ステップS8に進む。
第八ステップS8においては、第三ステップS3で「最後の1枚では無い」と判断された場合には、外側移載装置30は上下2段のウエハ1、1を上フィンガー32aおよび下フィンガー32bによって同時に掬い取る通常の搬送処理を実行する。
しかし、第四ステップS4で「不可能」と判断された場合、第五ステップS5で「不一致」と判断された場合、第六ステップS6で「有り」と判断された場合には、外側移載装置30は1枚のウエハ1だけを下フィンガー32bによって掬い取る端数搬送処理を実行する。
In turn, “not the last one” is determined in the third step S3, “impossible” in the fourth step S4, “mismatch” in the fifth step S5, and “present” in the sixth step S6. In the case, the process proceeds to the eighth step S8.
In the eighth step S8, if it is determined in the third step S3 that “it is not the last one”, the
However, if it is determined as “impossible” in the fourth step S4, if it is determined as “mismatch” in the fifth step S5, or if it is determined as “present” in the sixth step S6, the outer transfer is performed. The
以上の端数集積搬送処理ステップS7または無制御搬送処理ステップS8が実行されると、第九ステップS9において、プロセスレシピが実行され、ウエハ1は2枚または1枚にて前述したプラズマ生成(アッシング処理)が施される。
When the fraction accumulation transfer processing step S7 or the uncontrolled transfer processing step S8 is executed, a process recipe is executed in the ninth step S9, and the plasma generation (ashing process) is performed on two or one
第九ステップS9が終了すると、第十ステップS10に進む。第十ステップS10においては、外側移載装置30は処理済ウエハ1Aを、前述した図8の作動と逆の作動によって元のロードロック室14a,14bの支持台20にそれぞれ戻す。
すなわち、端数集積搬送処理ステップS7を経由した場合には、外側移載装置30は上フィンガー32aで掬い取った処理済ウエハ1Aを、第二ロードロック室14bの支持台20の最下段載置部28に戻し、下フィンガー32bで掬い取った処理済ウエハ1Aを、第一ロードロック室14aの支持台20の最上段載置部28に戻す。
また、無制御搬送処理ステップS8を経由した場合には、外側移載装置30は下フィンガー32bで掬い取った処理済ウエハ1Aを、第一ロードロック室14aの支持台20の最上段載置部28に戻す。
第十ステップS10が終了すると、第二ステップS2に戻り、以上のルーチンを繰り返す。
When the ninth step S9 ends, the process proceeds to a tenth step S10. In the tenth step S10, the
That is, when passing through the fraction accumulation transfer processing step S7, the
In the case of passing through the uncontrolled transfer processing step S8, the
When the tenth step S10 ends, the process returns to the second step S2, and the above routine is repeated.
第二ステップS2において、「未処理ウエハが無し」と判断された場合には、第十一ステップ11に進む。第十一ステップ11においては、外側移載装置30は25枚の処理済ウエハ1Aを第一ロードロック室14Aからキャリアに移し替る。
If it is determined in the second step S2 that there is no unprocessed wafer, the process proceeds to an
前記実施の形態によれば、次の効果が得られる。 According to the embodiment, the following effects can be obtained.
(1)第一ロードロック室の最後の1枚と、第二ロードロック室で順番待ちしているプロセスジョブの先頭ウエハとを合わせて処理室に搬送することにより、通常の処理時と同じに2枚のウエハを同時に処理することができるので、二枚葉半導体製造装置におけるウエハ相互間均一性(ウエハ面間均一性)を維持することができる。 (1) The last one in the first load lock chamber and the first wafer of the process job waiting in turn in the second load lock chamber are transferred together to the processing chamber, so that they are the same as in normal processing. Since two wafers can be processed at the same time, the uniformity between wafers (uniformity between wafer surfaces) in the two-wafer semiconductor manufacturing apparatus can be maintained.
(2)第一ロードロック室の最後の1枚と、第二ロードロック室で順番待ちしているプロセスジョブの先頭ウエハとを合わせて処理室に搬送することにより、端数が発生した場合であっても、通常の処理時と同じに2枚のウエハを同時に処理することができるので、二枚葉半導体製造装置のスループットを向上させることができる。 (2) This is a case where a fraction is generated by transferring the last sheet of the first load lock chamber and the first wafer of the process job waiting in the second load lock chamber to the processing chamber. However, since two wafers can be processed at the same time as in normal processing, the throughput of the two-wafer semiconductor manufacturing apparatus can be improved.
なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。 Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.
例えば、本発明は、ウエハに絶縁膜や金属膜および半導体膜を形成する成膜処理に限らず、酸化処理や拡散処理、イオン打ち込み後のキャリア活性化や平坦化のためのリフローやアニール等々の基板処理全般に適用することができる。 For example, the present invention is not limited to a film forming process for forming an insulating film, a metal film, and a semiconductor film on a wafer, but includes an oxidation process, a diffusion process, a carrier reflow after ion implantation, a reflow for annealing, an annealing process, etc. It can be applied to general substrate processing.
また、ICを作り込むウエハに処理を施す基板処理装置に限らず、LCD装置のガラス基板に処理を施す基板処理装置等の基板処理装置全般に適用することができる。 Further, the present invention can be applied not only to a substrate processing apparatus that performs processing on a wafer for forming an IC but also to general substrate processing apparatuses such as a substrate processing apparatus that performs processing on a glass substrate of an LCD device.
1 ウエハ(基板)
1A 処理済ウエハ
14a 第一ロードロック室
14b 第二ロードロック室
16a 第一処理室
16b 第二処理室
20 支持台
28 載置部
30 外側移載装置(第二搬送手段)
32 フィンガーアッシー
32a 上フィンガー
32b 下フィンガー
36 第一処理部
1 Wafer (substrate)
1A Processed
32
Claims (1)
前記各処理室へ基板を搬送する第一搬送手段を備えた第一搬送室と、
大気圧状態で基板を搬送する第二搬送手段を備えた第二搬送室と、
前記第一搬送室と前記第二搬送室を連結する減圧可能の予備室と、
複数の基板が収納された基板収納手段と前記処理室との間の前記第一搬送手段および前記第二搬送手段の搬送を制御する制御手段と、を設けた基板処理装置において、
前記基板収納手段に設けられたスロットに載置されている基板に割り当てられた運転レシピに従って、複数の前記基板収納手段に渡って連続して処理される場合に、一番目の前記基板収納手段に載置された最後の基板と、二番目の前記基板収納手段に載置されている最初の基板と、を同時に処理することを特徴とする基板処理装置。 A plurality of processing chambers for processing the substrate;
A first transfer chamber provided with a first transfer means for transferring a substrate to each processing chamber;
A second transfer chamber provided with a second transfer means for transferring a substrate in an atmospheric pressure state;
A depressurizable spare chamber connecting the first transfer chamber and the second transfer chamber;
In the substrate processing apparatus provided with the control means for controlling the transfer of the first transfer means and the second transfer means between the substrate storage means storing a plurality of substrates and the processing chamber,
In the case where processing is continuously performed across a plurality of the substrate storage means according to the operation recipe assigned to the substrate placed in the slot provided in the substrate storage means, the first substrate storage means A substrate processing apparatus for simultaneously processing a last substrate placed and a first substrate placed in the second substrate storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314251A JP2010141000A (en) | 2008-12-10 | 2008-12-10 | Substrate processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314251A JP2010141000A (en) | 2008-12-10 | 2008-12-10 | Substrate processing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010141000A true JP2010141000A (en) | 2010-06-24 |
Family
ID=42350898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008314251A Pending JP2010141000A (en) | 2008-12-10 | 2008-12-10 | Substrate processing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010141000A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038126A (en) * | 2011-08-04 | 2013-02-21 | Tokyo Electron Ltd | Substrate processing apparatus, substrate processing method, and storage medium |
WO2014046081A1 (en) * | 2012-09-20 | 2014-03-27 | 株式会社日立国際電気 | Substrate processing device and manufacturing method for semiconductor device |
JP6089082B1 (en) * | 2015-09-29 | 2017-03-01 | 株式会社日立国際電気 | Substrate processing apparatus, semiconductor device manufacturing method, program, and recording medium |
US9974154B2 (en) | 2013-08-26 | 2018-05-15 | Hitachi Kokusai Electric Inc. | Power supply device and method for plasma generation |
CN112689891A (en) * | 2018-09-21 | 2021-04-20 | 东京毅力科创株式会社 | Vacuum processing apparatus and substrate transfer method |
JP2021150496A (en) * | 2020-03-19 | 2021-09-27 | 株式会社Screenホールディングス | Substrate processing system and substrate processing method |
-
2008
- 2008-12-10 JP JP2008314251A patent/JP2010141000A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038126A (en) * | 2011-08-04 | 2013-02-21 | Tokyo Electron Ltd | Substrate processing apparatus, substrate processing method, and storage medium |
WO2014046081A1 (en) * | 2012-09-20 | 2014-03-27 | 株式会社日立国際電気 | Substrate processing device and manufacturing method for semiconductor device |
US9974154B2 (en) | 2013-08-26 | 2018-05-15 | Hitachi Kokusai Electric Inc. | Power supply device and method for plasma generation |
JP6089082B1 (en) * | 2015-09-29 | 2017-03-01 | 株式会社日立国際電気 | Substrate processing apparatus, semiconductor device manufacturing method, program, and recording medium |
CN106558516A (en) * | 2015-09-29 | 2017-04-05 | 株式会社日立国际电气 | The manufacture method of lining processor and semiconductor device |
JP2017069315A (en) * | 2015-09-29 | 2017-04-06 | 株式会社日立国際電気 | Substrate processing apparatus, semiconductor device manufacturing method, program and storage medium |
TWI608560B (en) * | 2015-09-29 | 2017-12-11 | Hitachi Int Electric Inc | Substrate processing apparatus, manufacturing method of semiconductor apparatus, program, and recording medium |
CN112689891A (en) * | 2018-09-21 | 2021-04-20 | 东京毅力科创株式会社 | Vacuum processing apparatus and substrate transfer method |
JP2021150496A (en) * | 2020-03-19 | 2021-09-27 | 株式会社Screenホールディングス | Substrate processing system and substrate processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI485798B (en) | Substrate processing apparatus | |
US8444363B2 (en) | Substrate processing apparatus | |
US20190013216A1 (en) | Semiconductor device manufacturing platform with single and twinned processing chambers | |
US11908714B2 (en) | Transfer robot for reduced footprint platform architecture | |
JP7106681B2 (en) | Dual load lock chamber | |
JP2010141000A (en) | Substrate processing apparatus | |
US10559483B2 (en) | Platform architecture to improve system productivity | |
US7923380B2 (en) | Substrate processing apparatus and substrate processing method | |
JP2014086487A (en) | Substrate processing system and transfer control method of substrate | |
JP2011023505A (en) | Substrate processing apparatus | |
JP2005259858A (en) | Substrate processing apparatus | |
JP2011060910A (en) | Substrate processing apparatus | |
JP2006190968A (en) | Semiconductor device manufacturing apparatus | |
KR20080034725A (en) | Loadlock chamber and method for loading and unloading wafers | |
JP4722416B2 (en) | Semiconductor manufacturing apparatus, substrate transfer method, and semiconductor device manufacturing method | |
JP2003037147A (en) | Substrate carrying apparatus and thermally treatment method | |
KR102395352B1 (en) | Transfer method | |
JP2012054473A (en) | Substrate processing apparatus | |
JP2007250988A (en) | Substrate-treating apparatus | |
JP2005197543A (en) | Substrate processor | |
JP4802893B2 (en) | Manufacturing method of semiconductor device | |
JP2008294329A (en) | Substrate processing apparatus | |
JP2007103765A (en) | Substrate treatment unit | |
JP2006147779A (en) | Processing system | |
JP2006222338A (en) | Semiconductor manufacturing device |