JP2010088180A

JP2010088180A - Energy storage device

Info

Publication number: JP2010088180A
Application number: JP2008253114A
Authority: JP
Inventors: Yoshimitsu Odajima; 義光小田島; Mitsuhiro Matsuo; 光洋松尾
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2008-09-30
Filing date: 2008-09-30
Publication date: 2010-04-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide an energy storage device that reduces a possibility of a combustion loss of an output switch on the occurrence of a short circuit and a ground fault. <P>SOLUTION: The energy storage device includes: the output switch 37 electrically connected between an energy storage unit 31 and an output terminal 21; a current detection circuit 35 connected to the energy storage unit 31; a control circuit 71 which turns off the output switch 37 when a current I detected by the current detection circuit 35 exceeds a prescribed range; an overcurrent determination circuit 63 connected to the current detection circuit 35; a timer circuit 67 connected to the overcurrent determination circuit 63; and a forcing switch 65 connected to the output switch 37 and the overcurrent determination circuit 63. When the current I exceeds the prescribed range, the overcurrent determination circuit 63 controls the forcing switch 65 so that the current does not flow to the output switch 37 during a prescribed period ts which is determined by the timer circuit 67. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、キャパシタからなる蓄電部に電力を蓄える補助電源としての蓄電装置に関するものである。 The present invention relates to a power storage device as an auxiliary power source that stores electric power in a power storage unit including a capacitor.

近年、環境への配慮や燃費向上のために、モータとエンジンの動力をハイブリッド化した自動車（以下、車両という）が市販されている。このような車両はブレーキによる電力回生を行うために、従来の機械的な油圧制御に替わって電気的な油圧制御を行う車両制動システムが用いられている。しかし、バッテリが異常になると、車両制動システムが動作しなくなる等の可能性があった。 2. Description of the Related Art In recent years, automobiles (hereinafter referred to as “vehicles”) in which the power of a motor and an engine are hybridized are being marketed for environmental considerations and fuel efficiency improvements. Such a vehicle uses a vehicle braking system that performs electrical hydraulic control in place of conventional mechanical hydraulic control in order to perform power regeneration using a brake. However, if the battery becomes abnormal, the vehicle braking system may not work.

そこで、バッテリ異常時に車両制動システムに電力を供給するための補助電源としての車両用の蓄電装置が、例えば特許文献１に提案されている。図４はこのような蓄電装置のブロック回路図である。電力を蓄える蓄電素子には例えば大容量の電気二重層キャパシタが用いられ、これを複数個接続して蓄電部としてのキャパシタユニット１０１が構成されている。キャパシタユニット１０１には、その充放電を制御する充電回路１０３、および放電回路１０５が接続されている。充電回路１０３と放電回路１０５はマイコン（マイクロコンピュータ）１０７によって制御されている。マイコン１０７にはバッテリ異常を検出するための電圧検出手段１０９が接続され、電圧検出手段１０９には異常時にキャパシタユニット１０１の電力を出力するＦＥＴ（電界効果トランジスタ）スイッチ１１１が接続されている。 Therefore, for example, Patent Document 1 proposes a power storage device for a vehicle as an auxiliary power source for supplying power to the vehicle braking system when the battery is abnormal. FIG. 4 is a block circuit diagram of such a power storage device. For example, a large-capacity electric double layer capacitor is used as a power storage element that stores electric power, and a plurality of these are connected to form a capacitor unit 101 as a power storage unit. The capacitor unit 101 is connected to a charging circuit 103 that controls charging and discharging, and a discharging circuit 105. The charging circuit 103 and the discharging circuit 105 are controlled by a microcomputer (microcomputer) 107. The microcomputer 107 is connected to voltage detection means 109 for detecting battery abnormality, and the voltage detection means 109 is connected to an FET (field effect transistor) switch 111 that outputs the electric power of the capacitor unit 101 when abnormality occurs.

このようにして構成された蓄電装置１１３はバッテリ１１５と電子制御部１１７の間に接続されており、イグニションスイッチ１１９によって起動、停止するように制御されている。 The power storage device 113 configured as described above is connected between the battery 115 and the electronic control unit 117, and is controlled to be started and stopped by the ignition switch 119.

電子制御部１１７は車両制動システムであるので、安全確保のためにバッテリ１１５が異常になっても電子制御部１１７を駆動させ続けなければならない。そこで、バッテリ１１５の異常を電圧検出手段１０９が検出すれば、ＦＥＴスイッチ１１１をオンにしてキャパシタユニット１０１の電力を電子制御部１１７に供給することで、バッテリ１１５の異常に対応している。また、車両の使用終了時には、キャパシタユニット１０１の劣化を抑制するために、マイコン１０７は放電回路１０５によってキャパシタユニット１０１に蓄えられた電力を放電している。
特開２００５−２８９０８号公報 Since the electronic control unit 117 is a vehicle braking system, the electronic control unit 117 must be continuously driven even when the battery 115 becomes abnormal in order to ensure safety. Therefore, if the voltage detection means 109 detects an abnormality of the battery 115, the FET switch 111 is turned on to supply the electric power of the capacitor unit 101 to the electronic control unit 117, thereby responding to the abnormality of the battery 115. At the end of use of the vehicle, the microcomputer 107 discharges the electric power stored in the capacitor unit 101 by the discharge circuit 105 in order to suppress deterioration of the capacitor unit 101.
JP 2005-28908 A

上記の蓄電装置１１３によると、確かにバッテリ１１５が異常になっても電子制御部１１７を駆動できるのであるが、キャパシタユニット１０１から電子制御部１１７に電力を供給している間に、電子制御部１１７が短絡や地絡等の異常状態になると、キャパシタユニット１０１から大電流が流れ、ＦＥＴスイッチ１１１が焼損してしまう可能性があった。 According to the power storage device 113 described above, the electronic control unit 117 can be driven even if the battery 115 becomes abnormal, but while the power is being supplied from the capacitor unit 101 to the electronic control unit 117, the electronic control unit 117 When 117 is in an abnormal state such as a short circuit or a ground fault, there is a possibility that a large current flows from the capacitor unit 101 and the FET switch 111 is burned out.

これに対し、簡単には図５のブロック回路図に示すように、キャパシタユニット１０１に流れる電流を検出する電流検出回路１２１を設け、その検出電流をマイコン１０７が監視するようにすればよい。なお、図５における他の構成は図４と同じである。もし大電流が検出されれば、マイコン１０７がＦＥＴスイッチ１１１をオフにする。これにより、キャパシタユニット１０１からの大電流を遮断することができる。 On the other hand, as shown in the block circuit diagram of FIG. 5, a current detection circuit 121 for detecting the current flowing in the capacitor unit 101 may be provided, and the microcomputer 107 may monitor the detected current. The other configurations in FIG. 5 are the same as those in FIG. If a large current is detected, the microcomputer 107 turns off the FET switch 111. Thereby, a large current from the capacitor unit 101 can be cut off.

しかし、マイコン１０７は蓄電装置１１３の全体制御を行っているので、ある一定の周期毎にしか検出された電流を取り込むことができない。その結果、短絡や地絡が発生しても、検出電流の取込周期に至るまでは大電流が流れてしまい、電流の取込タイミングによっては大電流を検出するまでにＦＥＴスイッチ１１１が焼損してしまう可能性があるという課題があった。 However, since the microcomputer 107 performs the overall control of the power storage device 113, the detected current can be taken in only at certain intervals. As a result, even if a short circuit or ground fault occurs, a large current flows until the detection current capture cycle is reached, and the FET switch 111 is burned out until a large current is detected depending on the current capture timing. There was a problem that it might be.

本発明は、前記従来の課題を解決するもので、短絡や地絡等による大電流が流れると直ちに電流を遮断し、出力スイッチの焼損可能性を低減することができる蓄電装置を提供することを目的とする。 The present invention solves the above-described conventional problems, and provides a power storage device that can immediately cut off a current when a large current due to a short circuit, a ground fault, or the like flows, and reduce the possibility of burnout of an output switch. Objective.

前記従来の課題を解決するために、本発明の蓄電装置は、蓄電部と、前記蓄電部に電気的に接続された充電回路と、前記蓄電部に出力スイッチを介して電気的に接続された出力端子と、前記蓄電部に電気的に接続された電流検出回路と、前記充電回路、出力スイッチ、および電流検出回路に電気的に接続され、前記電流検出回路で検出された電流（Ｉ）が既定範囲を超えると前記出力スイッチをオフにする制御回路と、前記電流検出回路の出力に電気的に接続された過電流判断回路と、前記過電流判断回路に電気的に接続されたタイマ回路と、前記出力スイッチに電気的に接続され、前記過電流判断回路により制御される強制スイッチと、を備え、前記過電流判断回路は、前記電流（Ｉ）が前記既定範囲を超えると、前記タイマ回路によって決定される既定期間（ｔｓ）の間、前記出力スイッチに電流が流れないように前記強制スイッチを制御するようにしたものである。 In order to solve the conventional problem, a power storage device of the present invention is electrically connected to a power storage unit, a charging circuit electrically connected to the power storage unit, and an output switch to the power storage unit. An output terminal, a current detection circuit electrically connected to the power storage unit, a current (I) electrically connected to the charging circuit, the output switch, and the current detection circuit, and detected by the current detection circuit A control circuit for turning off the output switch when exceeding a predetermined range; an overcurrent determination circuit electrically connected to an output of the current detection circuit; and a timer circuit electrically connected to the overcurrent determination circuit; A forcible switch electrically connected to the output switch and controlled by the overcurrent determination circuit, and the overcurrent determination circuit, when the current (I) exceeds the predetermined range, By During the default period being constant (ts), it is obtained so as to control the force switch so that no current flows through the output switch.

本発明の蓄電装置によれば、制御回路による出力スイッチの制御に加え、過電流判断回路によっても強制スイッチにより出力スイッチに電流が流れないように制御するので、大電流（過電流）が流れると、制御回路の電流（Ｉ）の取込周期にかかわらず、ハードウエアにより直ちに出力スイッチの電流が遮断される。さらに、電流が流れなくなることにより、過電流判断回路が過電流を判断しなくなっても、既定期間（ｔｓ）の間はタイマ回路により出力スイッチに電流が流れない状態を維持するので、過電流が流れたり流れなかったりする動作を繰り返す頻度が下がる。これらの結果から、地絡や短絡等が発生しても、制御回路の電流取込タイミングまでに出力スイッチに過電流が流れる合計期間が短くなるので、出力スイッチの焼損可能性を低減することができる蓄電装置が得られるという効果を奏する。 According to the power storage device of the present invention, in addition to the control of the output switch by the control circuit, the overcurrent determination circuit also controls the current switch so that no current flows through the output switch, so that when a large current (overcurrent) flows Regardless of the current (I) capture cycle of the control circuit, the current of the output switch is immediately cut off by the hardware. Furthermore, since the current does not flow, even if the overcurrent determination circuit does not determine the overcurrent, the timer circuit maintains a state in which no current flows to the output switch during the predetermined period (ts). The frequency of repeating actions that flow or not flow decreases. From these results, even if a ground fault or short circuit occurs, the total period during which overcurrent flows through the output switch by the current capture timing of the control circuit is shortened, so the possibility of burnout of the output switch can be reduced. There is an effect that a power storage device that can be obtained is obtained.

以下、本発明を実施するための最良の形態について図面を参照しながら説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.

（実施の形態）
図１は、本発明の実施の形態における蓄電装置のブロック回路図である。図２は、本発明の実施の形態における蓄電装置の負荷短絡時における動作を示すタイミングチャートで、（ａ）は蓄電部の電流Ｉの経時変化図を、（ｂ）は制御回路における電流取込のタイミングチャートを、（ｃ）は出力スイッチのタイミングチャートを、それぞれ示す。図３は、本発明の実施の形態における蓄電装置の他のブロック回路図である。なお、図１と図３において太線は電力系配線を、細線は信号系配線をそれぞれ示す。また、図２（ａ）〜（ｃ）において、横軸は時間を示す。 (Embodiment)
FIG. 1 is a block circuit diagram of a power storage device according to an embodiment of the present invention. 2A and 2B are timing charts showing the operation of the power storage device according to the embodiment of the present invention when the load is short-circuited. FIG. 2A is a time-dependent change diagram of the current I of the power storage unit, and FIG. (C) shows a timing chart of the output switch. FIG. 3 is another block circuit diagram of the power storage device according to the embodiment of the present invention. In FIG. 1 and FIG. 3, the thick line indicates the power system wiring, and the thin line indicates the signal system wiring. In FIGS. 2A to 2C, the horizontal axis indicates time.

まず、電力系配線（太線）の構成から説明する。図１において、蓄電装置１１は主電源１５と負荷１７との間に電気的に接続されている。具体的には、蓄電装置１１の入力端子１９に主電源１５が、蓄電装置１１の出力端子２１に負荷１７が接続されている。また、蓄電装置１１のグランドは、主電源１５や負荷１７のグランドともグランド端子２３を介して接続されている。ここで、主電源１５は車両用のバッテリであり、負荷１７は車両制動システムの電子制御部である。 First, the configuration of the power system wiring (thick line) will be described. In FIG. 1, the power storage device 11 is electrically connected between a main power supply 15 and a load 17. Specifically, the main power supply 15 is connected to the input terminal 19 of the power storage device 11, and the load 17 is connected to the output terminal 21 of the power storage device 11. The ground of the power storage device 11 is also connected to the main power supply 15 and the ground of the load 17 via the ground terminal 23. Here, the main power source 15 is a vehicle battery, and the load 17 is an electronic control unit of the vehicle braking system.

蓄電装置１１は次の構成を有する。まず、入力端子１９には主電源電圧検出回路２５が接続されている。主電源電圧検出回路２５は主電源１５の電圧を検出して出力する機能を有する。 The power storage device 11 has the following configuration. First, the main power supply voltage detection circuit 25 is connected to the input terminal 19. The main power supply voltage detection circuit 25 has a function of detecting and outputting the voltage of the main power supply 15.

主電源電圧検出回路２５はダイオード２７を介して充電回路２９に接続されている。さらに、充電回路２９には蓄電部３１が電気的に接続されている。ここで、充電回路２９は蓄電部３１の充電を行い、蓄電部３１は主電源１５の異常時に負荷１７へ供給する電力を蓄える。蓄電部３１には、主電源１５の異常に素早く対応するために、急速充放電特性に優れた電気二重層キャパシタを用いた。なお、ダイオード２７は蓄電部３１から主電源１５への電流の逆流を防ぐためのもので、充電回路２９の出力側に設けてもよい。 The main power supply voltage detection circuit 25 is connected to the charging circuit 29 through a diode 27. Furthermore, a power storage unit 31 is electrically connected to the charging circuit 29. Here, the charging circuit 29 charges the power storage unit 31, and the power storage unit 31 stores the power supplied to the load 17 when the main power supply 15 is abnormal. For the power storage unit 31, an electric double layer capacitor excellent in rapid charge / discharge characteristics was used in order to quickly cope with the abnormality of the main power supply 15. The diode 27 is for preventing a backflow of current from the power storage unit 31 to the main power supply 15, and may be provided on the output side of the charging circuit 29.

蓄電部３１には、グランドとの間に低抵抗値の電流検出抵抗器３３が電気的に接続されている。電流検出抵抗器３３の両端は電流検出回路３５に電気的に接続されている。このような構成により、電流検出回路３５は、蓄電部３１に流れる電流Ｉを、電流検出抵抗器３３の両端電圧から検出し出力する。 A current detection resistor 33 having a low resistance value is electrically connected between the power storage unit 31 and the ground. Both ends of the current detection resistor 33 are electrically connected to the current detection circuit 35. With such a configuration, the current detection circuit 35 detects and outputs the current I flowing through the power storage unit 31 from the voltage across the current detection resistor 33.

また、蓄電部３１と充電回路２９の接続点には、出力端子２１との間に出力スイッチ３７が電気的に接続されている。出力スイッチ３７は、主電源１５の異常時にオンになることで蓄電部３１の電力を負荷１７に供給するもので、具体的には２個のｐ型電界効果トランジスタ（以下、ＦＥＴという）を直列に接続した構成とした。ここで、蓄電部３１側に接続されたＦＥＴを第１ＦＥＴ３９、出力端子２１側に接続されたＦＥＴを第２ＦＥＴ４１とする。 An output switch 37 is electrically connected between the output terminal 21 and a connection point between the power storage unit 31 and the charging circuit 29. The output switch 37 supplies power of the power storage unit 31 to the load 17 when turned on when the main power supply 15 is abnormal. Specifically, two p-type field effect transistors (hereinafter referred to as FETs) are connected in series. It was set as the structure connected to. Here, the FET connected to the power storage unit 31 side is referred to as a first FET 39, and the FET connected to the output terminal 21 side is referred to as a second FET 41.

第１ＦＥＴ３９と第２ＦＥＴ４１には、それぞれ寄生ダイオードが形成されている。ここで、第１ＦＥＴ３９の寄生ダイオードを第１寄生ダイオード４３、第２ＦＥＴ４１の寄生ダイオードを第２寄生ダイオード４５と呼ぶ。第１寄生ダイオード４３と第２寄生ダイオード４５は、第１ＦＥＴ３９と第２ＦＥＴ４１をオフにした時に、出力スイッチ３７に電流が流れないようにするため、互いのアノードが接続されるように構成している。 Parasitic diodes are formed in the first FET 39 and the second FET 41, respectively. Here, the parasitic diode of the first FET 39 is called a first parasitic diode 43, and the parasitic diode of the second FET 41 is called a second parasitic diode 45. The first parasitic diode 43 and the second parasitic diode 45 are configured such that their anodes are connected to prevent current from flowing to the output switch 37 when the first FET 39 and the second FET 41 are turned off. .

入力端子１９と出力端子２１の間には、主電源スイッチ４７が電気的に接続されている。主電源スイッチ４７はリレーで構成され、主電源１５の正常時には常にオンになるように制御されている。従って、正常時は主電源１５から負荷１７に直接電力が供給される。 A main power switch 47 is electrically connected between the input terminal 19 and the output terminal 21. The main power switch 47 is composed of a relay, and is controlled to be always on when the main power supply 15 is normal. Accordingly, power is supplied directly from the main power supply 15 to the load 17 when normal.

次に、信号系配線の構成について説明する。まず、第１ＦＥＴ３９のオンオフを制御するゲートには、ソースとの間に第１高電圧側抵抗器４９が電気的に接続されている。さらに、前記ゲートには第１低電圧側抵抗器５１を介してグランドとの間に第１スイッチ５３が電気的に接続されている。なお、第１スイッチ５３には大電流が流れることはないので、許容電流が小さいトランジスタを用いた。 Next, the configuration of the signal system wiring will be described. First, the first high-voltage side resistor 49 is electrically connected between the source and the gate for controlling on / off of the first FET 39. Further, a first switch 53 is electrically connected between the gate and the ground via a first low-voltage side resistor 51. Since a large current does not flow through the first switch 53, a transistor having a small allowable current is used.

このような構成とすることにより、車両の使用時には蓄電部３１が充電された状態であるので、第１スイッチ５３がオフの時は第１ＦＥＴ３９のゲートに蓄電部３１の電圧Ｖｃが印加される。ここで、上記したように、第１ＦＥＴ３９はｐ型であるので、ゲート電圧が高ければオフになる。ゆえに、第１スイッチ５３がオフの時は第１ＦＥＴ３９もオフである。一方、第１スイッチ５３がオンの時は、前記ゲートには蓄電部３１の電圧Ｖｃを第１高電圧側抵抗器４９と第１低電圧側抵抗器５１の各抵抗値によって決まる電圧が印加されるが、その電圧は第１スイッチ５３がオフの時の電圧（＝蓄電部３１の電圧Ｖｃ）よりも低くなる。従って、第１ＦＥＴ３９は、ゲート電圧が下がるのでオンになる。 With this configuration, since the power storage unit 31 is charged when the vehicle is used, the voltage Vc of the power storage unit 31 is applied to the gate of the first FET 39 when the first switch 53 is off. Here, as described above, since the first FET 39 is p-type, it is turned off when the gate voltage is high. Therefore, when the first switch 53 is off, the first FET 39 is also off. On the other hand, when the first switch 53 is on, a voltage determined by the resistance values of the first high-voltage side resistor 49 and the first low-voltage side resistor 51 is applied to the gate of the voltage Vc of the power storage unit 31. However, the voltage is lower than the voltage when the first switch 53 is off (= the voltage Vc of the power storage unit 31). Accordingly, the first FET 39 is turned on because the gate voltage decreases.

以上のことから、第１ＦＥＴ３９は第１スイッチ５３のオンオフに同期した動作を行う。 From the above, the first FET 39 operates in synchronization with the on / off of the first switch 53.

同様に、第２ＦＥＴ４１のゲートにもソースとの間に第２高電圧側抵抗器５５が接続されるとともに、第２低電圧側抵抗器５７を介してグランドとの間に第２スイッチ５９が接続される構成となる。従って、車両使用時には主電源スイッチ４７がオンであるので、第２ＦＥＴ４１のソースには主電源１５の電圧Ｖｂが印加されることになる。その結果、第２ＦＥＴ４１は、第１ＦＥＴ３９と同様に、第２スイッチ５９のオンオフに同期した動作を行う。 Similarly, a second high voltage side resistor 55 is connected to the gate of the second FET 41 and the source, and a second switch 59 is connected to the ground via the second low voltage side resistor 57. It becomes the composition to be done. Therefore, since the main power switch 47 is on when the vehicle is used, the voltage Vb of the main power supply 15 is applied to the source of the second FET 41. As a result, like the first FET 39, the second FET 41 operates in synchronization with the on / off of the second switch 59.

次に、電流検出回路３５の出力に対する信号系配線について説明する。電流検出回路３５の出力は平滑回路６１に入力される。これにより、出力信号のノイズ等の影響を除去できる。一方で、電流検出回路３５から出力された電流Ｉは過電流判断回路６３にも入力される。過電流判断回路６３は、例えばコンパレータと周辺回路で構成され、電流Ｉの信号が、あらかじめ決定された既定範囲（±Ｉｃｕ）を超えると、ハードウエア的に過電流であると判断し、過電流信号を出力する。なお、既定範囲に正負があるのは、蓄電部３１の充電時における電流Ｉの符号を負、放電時における電流Ｉの符号を正と定義しているためである。従って、電流Ｉが充電時に−Ｉｃｕより小さくなるか、または放電時にＩｃｕより大きくなれば、過電流が流れていると判断する。 Next, the signal system wiring for the output of the current detection circuit 35 will be described. The output of the current detection circuit 35 is input to the smoothing circuit 61. Thereby, it is possible to remove the influence of noise or the like of the output signal. On the other hand, the current I output from the current detection circuit 35 is also input to the overcurrent determination circuit 63. The overcurrent determination circuit 63 is composed of, for example, a comparator and a peripheral circuit. When the signal of the current I exceeds a predetermined range (± Icu) determined in advance, the overcurrent determination circuit 63 determines that the current is overcurrent. Output a signal. The predetermined range is positive or negative because the sign of current I during charging of power storage unit 31 is defined as negative and the sign of current I during discharging is defined as positive. Therefore, if the current I is smaller than -Icu during charging or larger than Icu during discharging, it is determined that an overcurrent is flowing.

過電流判断回路６３の出力は強制スイッチ６５とタイマ回路６７に電気的に接続されている。また、タイマ回路６７の出力も強制スイッチ６５に接続されている。なお、強制スイッチ６５には大電流が流れないので、第１スイッチ５３や第２スイッチ５９と同様に許容電流の小さいトランジスタを用いた。 The output of the overcurrent determination circuit 63 is electrically connected to the forced switch 65 and the timer circuit 67. The output of the timer circuit 67 is also connected to the forced switch 65. Since a large current does not flow through the forced switch 65, a transistor having a small allowable current is used as in the first switch 53 and the second switch 59.

強制スイッチ６５は、一端が出力スイッチ３７における第１ＦＥＴ３９のソースに電気的に接続されている。また、他端が強制オフ抵抗器６９を介して第１ＦＥＴ３９のゲートに電気的に接続されている。なお、前記ゲートへの配線を信号線７０と呼ぶ。従って、強制スイッチ６５は、出力スイッチ３７の第１ＦＥＴ３９をオンオフ制御する信号線７０に電気的に接続されることになる。 One end of the forced switch 65 is electrically connected to the source of the first FET 39 in the output switch 37. Also, the other end is electrically connected to the gate of the first FET 39 via a forced off resistor 69. The wiring to the gate is called a signal line 70. Therefore, the forcible switch 65 is electrically connected to the signal line 70 that controls on / off of the first FET 39 of the output switch 37.

ここで、強制オフ抵抗器６９の抵抗値は第１高電圧側抵抗器４９の抵抗値よりも低い値としている。従って、第１スイッチ５３がオンで、第１ＦＥＴ３９もオン状態であったとしても、強制スイッチ６５がオンになると、信号線７０の電圧、すなわち第１ＦＥＴ３９のゲート電圧が上がり、ソース電圧と近くなる。その結果、第１ＦＥＴ３９を強制的にオフにすることができる。 Here, the resistance value of the forced-off resistor 69 is set to a value lower than the resistance value of the first high-voltage side resistor 49. Therefore, even if the first switch 53 is on and the first FET 39 is also on, when the forcible switch 65 is turned on, the voltage of the signal line 70, that is, the gate voltage of the first FET 39 rises and becomes close to the source voltage. As a result, the first FET 39 can be forcibly turned off.

以上までに説明した電流検出回路３５、過電流検出回路６３、およびタイマ回路６７は、いずれもソフトウエアによる制御で実現されているものではなく、全てハードウエアで構成されている。従って、その動作はマイクロコンピュータの動作周期に依存せず、高速に動作することができる。 All of the current detection circuit 35, the overcurrent detection circuit 63, and the timer circuit 67 described above are not realized by control by software, and are all configured by hardware. Therefore, the operation does not depend on the operation cycle of the microcomputer and can operate at high speed.

次に、制御回路７１について説明する。制御回路７１はマイクロコンピュータと周辺回路で構成され、蓄電装置１１の全体の制御を行っている。従って、主電源電圧検出回路２５、充電回路２９、主電源スイッチ４７と電気的に接続されている。また、第１スイッチ５３、第２スイッチ５９を介して出力スイッチ３７と電気的に接続されるとともに、平滑回路６１を介して電流検出回路３５とも電気的に接続されている。これにより、制御回路７１は主電源電圧検出回路２５から主電源１５の電圧Ｖｂを、平滑回路６１から電流Ｉを、それぞれ取り込む。また、制御回路７１は充電回路２９を制御信号ｃｏｎｔにより制御するとともに、第１スイッチ５３と第２スイッチ５９をスイッチ信号ＳＷによりオンオフ制御する。なお、本実施の形態では、第１スイッチ５３と第２スイッチ５９を同時にオンオフする構成とした。従って、第１ＦＥＴ３９と第２ＦＥＴ４１も同時にオンオフされる。また、制御回路７１は主電源スイッチ４７を主電源スイッチ信号ＶｂＳＷによりオンオフ制御する。さらに、制御回路７１はデータ端子７３を介して車両用制御回路（図示せず）とも電気的に接続され、様々な情報をデータ信号ｄａｔａにより送受信している。 Next, the control circuit 71 will be described. The control circuit 71 includes a microcomputer and peripheral circuits, and performs overall control of the power storage device 11. Therefore, the main power supply voltage detection circuit 25, the charging circuit 29, and the main power switch 47 are electrically connected. In addition, the output switch 37 is electrically connected via the first switch 53 and the second switch 59, and is also electrically connected to the current detection circuit 35 via the smoothing circuit 61. As a result, the control circuit 71 takes in the voltage Vb of the main power supply 15 from the main power supply voltage detection circuit 25 and the current I from the smoothing circuit 61. The control circuit 71 controls the charging circuit 29 with a control signal cont, and controls the first switch 53 and the second switch 59 with a switch signal SW. In the present embodiment, the first switch 53 and the second switch 59 are turned on and off at the same time. Accordingly, the first FET 39 and the second FET 41 are also turned on / off simultaneously. In addition, the control circuit 71 performs on / off control of the main power switch 47 by the main power switch signal VbSW. Further, the control circuit 71 is also electrically connected to a vehicle control circuit (not shown) via a data terminal 73, and transmits and receives various information by a data signal data.

ここまでで述べた蓄電装置１１は、出力スイッチ３７が第１ＦＥＴ３９と第２ＦＥＴ４１で、第１スイッチ５７、第２スイッチ５９、および強制スイッチ６５がトランジスタで、それぞれ構成されているが、これらは半導体スイッチであればよい。半導体スイッチとすることで、高速のオンオフ制御が可能になるので、過電流が流れた時に、直ちに電流を遮断することができる。但し、出力スイッチ３７にはオン時の電圧降下がほとんどないＦＥＴで構成する方が望ましい。第１スイッチ５７、第２スイッチ５９、および強制スイッチ６５については、トランジスタの替わりにＦＥＴを用いてもよい。 In the power storage device 11 described so far, the output switch 37 is configured by the first FET 39 and the second FET 41, and the first switch 57, the second switch 59, and the forcible switch 65 are configured by transistors. If it is. By using a semiconductor switch, high-speed on / off control is possible, so that when an overcurrent flows, the current can be cut off immediately. However, it is desirable that the output switch 37 is composed of an FET that has almost no voltage drop when it is turned on. For the first switch 57, the second switch 59, and the forced switch 65, FETs may be used instead of transistors.

なお、短絡や地絡時に流れる過電流が、焼損に対して十分余裕がある程に小さい場合は、出力スイッチ３７をＦＥＴに替えてリレーやマグネットスイッチ等により構成することもできる。但し、出力スイッチ３７の焼損を免れることができても、応答性の観点から蓄電装置１１に接続された負荷４１等の他の機器に過電流が流れる可能性を考慮すると、半導体スイッチの方が望ましい。 In addition, when the overcurrent flowing at the time of a short circuit or a ground fault is so small that there is a sufficient margin against burning, the output switch 37 can be replaced with an FET and configured by a relay, a magnet switch, or the like. However, even if it is possible to avoid burnout of the output switch 37, in view of the possibility of overcurrent flowing to other devices such as the load 41 connected to the power storage device 11 from the viewpoint of responsiveness, the semiconductor switch is better. desirable.

また、主電源スイッチ４７については、半導体スイッチ（トランジスタやＦＥＴ）を用いてもよいが、車両の正常時は常にオンになり電流が流れるので、半導体スイッチを用いると放熱しなければならない場合がある。一方で、主電源スイッチ４７では蓄電部３１からの電流が過電流に至っても、それを遮断することができないので、出力スイッチ３７の焼損を低減するほどの高速のオンオフ動作は特に要求されない。従って、本実施の形態では、主電源スイッチ４７として、オン時の抵抗値が極めて小さく、放熱の必要性が小さいリレーを用いている。 As the main power switch 47, a semiconductor switch (transistor or FET) may be used. However, when the vehicle is in a normal state, it is always turned on and current flows. . On the other hand, in the main power switch 47, even if the current from the power storage unit 31 reaches an overcurrent, it cannot be interrupted, so that a high-speed on / off operation that reduces burning of the output switch 37 is not particularly required. Therefore, in the present embodiment, as the main power switch 47, a relay having an extremely small resistance value at the time of on and a low necessity for heat dissipation is used.

次に、このような蓄電装置１１の動作について説明する。 Next, the operation of the power storage device 11 will be described.

まず、車両起動時に運転者がイグニションスイッチ（図示せず）をオンにすると、車両用制御回路から制御回路７１にイグニションスイッチオン信号がデータ信号ｄａｔａとして送信される。これを受け、制御回路７１は負荷１７に主電源１５の電力を供給するために、主電源スイッチ信号ＶｂＳＷをオン信号にして、主電源スイッチ４７をオンにする。これにより、負荷１７が起動する。それと同時に、制御回路７１は蓄電部３１を満充電するよう充電回路２９に制御信号ｃｏｎｔを出力する。なお、満充電電圧は使用する電気二重層キャパシタの仕様に応じて、あらかじめ決定されている。その結果、充電回路２９は蓄電部３１の電圧Ｖｃが満充電電圧に至るまで、主電源１５の電力を蓄電部３１に充電する。蓄電部３１が満充電になれば、充電回路２９は満充電電圧を維持する。なお、この時点では、主電源１５が正常であるので、出力スイッチ３７はオフのままである。従って、第１スイッチ５３と第２スイッチ５９もオフである。 First, when the driver turns on an ignition switch (not shown) at the time of starting the vehicle, an ignition switch on signal is transmitted as a data signal data from the vehicle control circuit to the control circuit 71. In response to this, the control circuit 71 turns on the main power switch 47 by turning on the main power switch signal VbSW in order to supply the power of the main power supply 15 to the load 17. As a result, the load 17 is activated. At the same time, the control circuit 71 outputs a control signal cont to the charging circuit 29 so as to fully charge the power storage unit 31. The full charge voltage is determined in advance according to the specifications of the electric double layer capacitor to be used. As a result, charging circuit 29 charges power storage unit 31 with power from main power supply 15 until voltage Vc of power storage unit 31 reaches the full charge voltage. When the power storage unit 31 is fully charged, the charging circuit 29 maintains the full charge voltage. At this point, since the main power supply 15 is normal, the output switch 37 remains off. Accordingly, the first switch 53 and the second switch 59 are also off.

その後、制御回路７１は車両使用中に、主電源電圧検出回路２５により、主電源１５の電圧Ｖｂを検出する。これにより、主電源１５の電圧Ｖｂの異常を監視している。もし、主電源１５に断線等の異常が発生すると、その電圧Ｖｂが急激に低下する。その結果、負荷１７が停止してしまう可能性があるので、制御回路７１は主電源１５の電圧Ｖｂが既定電圧（負荷１７を駆動することができる最低電圧にマージンを加えたもので、ここでは１１Ｖとした）を下回れば、直ちに、出力スイッチ３７をオンにするとともに、主電源スイッチ４７をオフにする。これにより、負荷１７には蓄電部３１の電力が供給されるので、負荷１７は動作し続けることができる。なお、出力スイッチ３７をオンにする動作は、制御回路７１から同一のスイッチ信号ＳＷを第１スイッチ５３、および第２スイッチ５９に出力して、両者を同時にオンにすることで行われる。また、主電源スイッチ４７がオフであるので、蓄電部３１の電力が主電源１５側へ逆流することを抑制している。さらに、ダイオード２７を設けているので、蓄電部３１の電力が充電回路２９を介して主電源１５側に逆流することも抑制している。 Thereafter, the control circuit 71 detects the voltage Vb of the main power supply 15 by the main power supply voltage detection circuit 25 during use of the vehicle. Thereby, the abnormality of the voltage Vb of the main power supply 15 is monitored. If an abnormality such as disconnection occurs in the main power supply 15, the voltage Vb rapidly decreases. As a result, there is a possibility that the load 17 is stopped. Therefore, the control circuit 71 sets the voltage Vb of the main power source 15 to a predetermined voltage (the minimum voltage that can drive the load 17 plus a margin. 11V, the output switch 37 is immediately turned on and the main power switch 47 is turned off. Thereby, since the electric power of the power storage unit 31 is supplied to the load 17, the load 17 can continue to operate. Note that the operation of turning on the output switch 37 is performed by outputting the same switch signal SW from the control circuit 71 to the first switch 53 and the second switch 59 and turning them on at the same time. Further, since the main power switch 47 is off, the power of the power storage unit 31 is prevented from flowing back to the main power supply 15 side. Furthermore, since the diode 27 is provided, the power of the power storage unit 31 is also prevented from flowing back to the main power supply 15 side through the charging circuit 29.

このような動作により、主電源１５の電圧Ｖｂの異常時にも負荷１７は駆動し続けるのであるが、この際に車両の振動や衝撃等が負荷１７に加わり、負荷１７が内部で短絡や地絡を起こしたとする。これは、蓄電装置１１における出力端子２１とグランド端子２３がショートした状態とほぼ等価である。その結果、蓄電部３１からは大電流が出力スイッチ３７からグランドへ流れることになる。これにより、出力スイッチ３７を構成する第１ＦＥＴ３９と第２ＦＥＴ４１が焼損してしまう可能性があるため、直ちに出力スイッチ３７をオフにする必要がある。そこで、この動作の詳細について図２を用いて説明する。 By such an operation, the load 17 continues to be driven even when the voltage Vb of the main power supply 15 is abnormal. At this time, the vibration or impact of the vehicle is applied to the load 17, and the load 17 is internally short-circuited or grounded. Suppose that This is almost equivalent to a state where the output terminal 21 and the ground terminal 23 in the power storage device 11 are short-circuited. As a result, a large current flows from the power storage unit 31 from the output switch 37 to the ground. As a result, the first FET 39 and the second FET 41 constituting the output switch 37 may be burned out, and thus the output switch 37 needs to be immediately turned off. The details of this operation will be described with reference to FIG.

まず、図２の時刻ｔ０は、負荷１７の短絡や地絡が発生しておらず、蓄電部３１の電力が正常に負荷１７に供給されている状態である。従って、図２（ｃ）に示すように出力スイッチ３７はオンであり、図２（ａ）に示すように負荷１７へ電流Ｉが流れている。 First, at time t <b> 0 in FIG. 2, there is no short circuit or ground fault of the load 17, and the power of the power storage unit 31 is normally supplied to the load 17. Therefore, the output switch 37 is on as shown in FIG. 2C, and the current I flows to the load 17 as shown in FIG.

一方、制御回路７１は蓄電装置１１の全体の制御を行っているため、電流検出回路３５から平滑回路６１を介して得られる電流Ｉの取り込み動作を既定の取込周期ｔｒ毎に行っている。ここで、本実施の形態における制御回路７１の取込周期ｔｒは６ミリ秒とした。従って、制御回路７１は６ミリ秒毎の取込タイミングで電流Ｉを取り込む。それ以外の時は、電流取込動作は待ち状態となる。なお、ここでは、図２（ｂ）に示すように、時刻ｔ１が電流取込タイミングであったとする。 On the other hand, since the control circuit 71 performs overall control of the power storage device 11, the current I obtained from the current detection circuit 35 via the smoothing circuit 61 is taken in every predetermined take-in period tr. Here, the capture cycle tr of the control circuit 71 in the present embodiment is 6 milliseconds. Therefore, the control circuit 71 captures the current I at the capture timing every 6 milliseconds. At other times, the current capturing operation is in a waiting state. Here, as shown in FIG. 2B, it is assumed that the time t1 is the current capture timing.

ここで、平滑回路６１について説明する。平滑回路６１はコンデンサと抵抗器をグランドとの間に並列接続した構成としているので、電流検出回路３５から出力された電流Ｉが前記コンデンサの両端電圧として保持される。しかし、前記抵抗器により前記コンデンサは放電され、前記両端電圧は継時的に低下する。その低下速度は前記抵抗器の抵抗値と前記コンデンサの容量値により決定される。従って、ノイズ成分の影響を除去できるように前記抵抗値と前記容量値を適宜決定すればよい。ここで、電流Ｉの値の保持期間を長く設定すると、過電流が発生したことを長期間に渡り保持できるのであるが、電流Ｉの変化に対する応答性が遅くなる。そこで、必要十分な応答性として、本実施の形態では、後述するタイマ回路６７の既定期間ｔｓと同等の保持期間となるように平滑回路６１を構成している。 Here, the smoothing circuit 61 will be described. Since the smoothing circuit 61 has a configuration in which a capacitor and a resistor are connected in parallel between the ground, the current I output from the current detection circuit 35 is held as a voltage across the capacitor. However, the capacitor is discharged by the resistor, and the voltage across the terminal decreases over time. The rate of decrease is determined by the resistance value of the resistor and the capacitance value of the capacitor. Therefore, the resistance value and the capacitance value may be appropriately determined so that the influence of noise components can be removed. Here, if the holding period of the value of the current I is set to be long, the occurrence of overcurrent can be held for a long period of time, but the response to the change in the current I is delayed. Therefore, in this embodiment, the smoothing circuit 61 is configured to have a holding period equivalent to a predetermined period ts of a timer circuit 67 described later as necessary and sufficient responsiveness.

制御回路７１は時刻ｔ１で電流Ｉを取り込むが、この時点での蓄電部３１の電流Ｉは、図２（ａ）に示すように既定範囲±Ｉｃｕ以内であるので、負荷１７に短絡や地絡が発生していない正常状態と判断する。従って、その後も引き続き蓄電部３１の電力を負荷１７に供給し続ける。 Although the control circuit 71 takes in the current I at time t1, the current I of the power storage unit 31 at this time is within the predetermined range ± Icu as shown in FIG. It is determined that there is no normal condition. Accordingly, the power of the power storage unit 31 continues to be supplied to the load 17 thereafter.

その後、次の取込タイミング（時刻ｔ１０）に至るよりも前の時刻ｔ２で、負荷１７が短絡、または地絡を起こしたとする。その結果、蓄電部３１の電流Ｉは、図２（ａ）に示すように急激に上昇し、時刻ｔ３で既定範囲±Ｉｃｕの内、＋Ｉｃｕを超える。しかし、図２（ｂ）に示すように、時刻ｔ２は制御回路７１における電流Ｉの取込タイミングではないので、制御回路７１による出力スイッチ３７のオフ動作は行われない。 Thereafter, it is assumed that the load 17 is short-circuited or grounded at time t2 before reaching the next capture timing (time t10). As a result, the current I of the power storage unit 31 rapidly increases as shown in FIG. 2A, and exceeds + Icu within the predetermined range ± Icu at time t3. However, as shown in FIG. 2B, since the time t2 is not the current I take-in timing in the control circuit 71, the control circuit 71 does not turn off the output switch 37.

これに対し、時刻ｔ３で電流Ｉが既定範囲＋Ｉｃｕを超えると、過電流判断回路６３が過電流であることを判断する。なお、過電流判断回路６３は上記したようにハードウエアのみにより構成されているので、制御回路７１の取込タイミングにかかわらずタイムリーに過電流の判断ができる。 On the other hand, when the current I exceeds the predetermined range + Icu at time t3, the overcurrent determination circuit 63 determines that the current is overcurrent. Since the overcurrent determination circuit 63 is configured only by hardware as described above, the overcurrent can be determined in a timely manner regardless of the capture timing of the control circuit 71.

過電流を判断すると、過電流判断回路６３から強制スイッチ６５をオンにする信号が出力されるとともに、タイマ回路６７にも過電流を示す信号が出力される。その結果、強制スイッチ６５がオンになり、同時にタイマ回路６７が起動する。ここで、タイマ回路６７は過電流の信号が入力されると、それをトリガにして、既定期間ｔｓに渡り強制スイッチ６５のオン信号を出力し続ける。従って、過電流判断回路６３とタイマ回路６７により、過電流が検出されれば、既定期間ｔｓに渡り強制スイッチ６５がオンになる動作を行う。ここで、既定期間ｔｓは、制御回路７１における電流Ｉの取込周期ｔｒより短くなるように設定している。本実施の形態では、既定期間ｔｓを１ミリ秒とした。これにより、既定期間ｔｓ（１ミリ秒）毎に、一瞬、過電流が流れるので、上記した平滑回路６１が保持している過電流時の電流Ｉの更新頻度が増え、次の取込タイミングで制御回路７１が、より確実に過電流を検出できる。 When the overcurrent is determined, a signal for turning on the forcible switch 65 is output from the overcurrent determination circuit 63 and a signal indicating the overcurrent is also output to the timer circuit 67. As a result, the forcible switch 65 is turned on and the timer circuit 67 is activated at the same time. Here, when an overcurrent signal is input, the timer circuit 67 continues to output an ON signal of the forcible switch 65 for a predetermined period ts using the trigger as a trigger. Therefore, if an overcurrent is detected by the overcurrent determination circuit 63 and the timer circuit 67, an operation is performed in which the forcible switch 65 is turned on for a predetermined period ts. Here, the predetermined period ts is set to be shorter than the capture period tr of the current I in the control circuit 71. In the present embodiment, the predetermined period ts is 1 millisecond. As a result, since overcurrent flows for an instant every predetermined period ts (1 millisecond), the frequency of updating the current I at the time of overcurrent held by the smoothing circuit 61 increases, and at the next capture timing. The control circuit 71 can detect the overcurrent more reliably.

時刻ｔ３で過電流検出回路６３により強制スイッチ６５がオンになると、出力スイッチ３７の第１ＦＥＴ３９において、信号線７０（第１ＦＥＴ３９のゲート）が強制オフ抵抗器６９を介してソースと電気的に接続される。ここで、上記したように、強制オフ抵抗器６９は第１高電圧側抵抗器４９よりも抵抗値が小さいので、実質的には信号線７０が前記ソースと電気的に接続されたことになる。これにより信号線７０の電圧が高くなるので、第１ＦＥＴ３９はオフになる。その結果、出力スイッチ３７には蓄電部３１から負荷１７への電流が流れなくなるので、出力スイッチ３７はオフになる。この時、第１スイッチ５３はオンのままであるにもかかわらず出力スイッチ３７はオフであるので、出力スイッチ３７は強制スイッチ６５により、ハードウエア的に強制的にオフにされたことになる。このように動作することにより、過電流に対し直ちに出力スイッチ３７をオフにできるので、出力スイッチ３７の焼損可能性を低減することができる。 When the forcible switch 65 is turned on by the overcurrent detection circuit 63 at time t3, the signal line 70 (the gate of the first FET 39) is electrically connected to the source through the forcible off resistor 69 in the first FET 39 of the output switch 37. The Here, as described above, since the forced-off resistor 69 has a smaller resistance value than the first high-voltage side resistor 49, the signal line 70 is substantially electrically connected to the source. . As a result, the voltage of the signal line 70 is increased, so that the first FET 39 is turned off. As a result, no current flows from the power storage unit 31 to the load 17 in the output switch 37, so that the output switch 37 is turned off. At this time, since the output switch 37 is off even though the first switch 53 remains on, the output switch 37 is forcibly turned off by hardware by the forcible switch 65. By operating in this way, the output switch 37 can be immediately turned off in response to an overcurrent, so that the possibility of burnout of the output switch 37 can be reduced.

以上に説明した動作により、時刻ｔ３では図２（ｃ）に示すように、出力スイッチ３７がオフになるので、図２（ａ）に示すように、蓄電部３１の電流Ｉはほぼ０になる。その結果、電流検出回路３５で検出された電流Ｉの出力も０になるので、過電流判断回路６３は電流Ｉが既定範囲±Ｉｃｕ内であると判断する。その結果、過電流判断回路６３からの強制スイッチ６５のオン信号はオフ信号となるのであるが、タイマ回路６７が既定期間ｔｓの間は強制スイッチ６５のオン信号を出力し続けるので、時刻ｔ３以降も強制スイッチ６５はオンのままである。従って、出力スイッチ３７もオフを維持する。このようにタイマ回路６７を組み合わせたことで、出力スイッチ３７が短周期にオンオフを繰り返すチャタリングを回避している。すなわち、もしタイマ回路６７がなければチャタリングが起こり、結局は出力スイッチ３７に過電流が流れる合計期間が長くなる上、チャタリングによるオンオフ動作の損失も大きくなるため、出力スイッチ３７の焼損可能性が残る。従って、過電流判断回路６３とタイマ回路６７の組合せが必要となる。 By the operation described above, the output switch 37 is turned off at time t3 as shown in FIG. 2C, so that the current I of the power storage unit 31 becomes almost 0 as shown in FIG. . As a result, the output of the current I detected by the current detection circuit 35 is also zero, so the overcurrent determination circuit 63 determines that the current I is within the predetermined range ± Icu. As a result, the ON signal of the forced switch 65 from the overcurrent determination circuit 63 becomes an OFF signal. However, since the timer circuit 67 continues to output the ON signal of the forced switch 65 during the predetermined period ts, the time after the time t3. However, the forcible switch 65 remains on. Therefore, the output switch 37 is also kept off. By combining the timer circuit 67 in this way, chattering in which the output switch 37 repeatedly turns on and off in a short cycle is avoided. That is, if the timer circuit 67 is not provided, chattering occurs, and eventually, the total period during which overcurrent flows through the output switch 37 becomes longer, and the loss of on / off operation due to chattering also increases, so that the possibility of burning out of the output switch 37 remains. . Therefore, a combination of the overcurrent determination circuit 63 and the timer circuit 67 is necessary.

以上説明した時刻ｔ３から時刻ｔ４の動作をまとめると、次のようになる。過電流判断回路６３は、電流Ｉが既定範囲±Ｉｃｕを超えると、タイマ回路６７によって決定される既定期間ｔｓの間、出力スイッチ３７に電流が流れないように強制スイッチ６５を制御している。なお、本実施の形態では、出力スイッチ３７に電流が流れないようにするために、第１ＦＥＴ３９の信号線７０により出力スイッチ３７がオフになるように強制スイッチ６５を制御している。 The operations from time t3 to time t4 described above are summarized as follows. The overcurrent determination circuit 63 controls the forcible switch 65 so that no current flows through the output switch 37 during a predetermined period ts determined by the timer circuit 67 when the current I exceeds the predetermined range ± Icu. In the present embodiment, the forced switch 65 is controlled so that the output switch 37 is turned off by the signal line 70 of the first FET 39 in order to prevent current from flowing through the output switch 37.

次に、時刻ｔ４で既定期間ｔｓが経過し、タイマ回路６７が強制スイッチ６５のオン信号を出力しなくなると、強制スイッチ６５はオフになる。その結果、再び信号線７０の電圧が下がるので、第１ＦＥＴ３９がオンになる。これは図２（ｃ）に示すように、時刻ｔ４で出力スイッチ３７がオンになることと等価であるので、蓄電部３１から、短絡、または地絡した負荷１７に向かって大電流が流れる。その結果、図２（ａ）に示すように、蓄電部３１の電流Ｉは時刻ｔ４から急激に上昇し、時刻ｔ５で再び既定範囲＋Ｉｃｕを超える。この時、平滑回路６１には最新の過電流値に相当する電圧が前記コンデンサに更新保持される。同時に、過電流判断回路６３が過電流を判断し、強制スイッチ６５をオンにするとともに、タイマ回路６７により既定期間ｔｓに渡って強制スイッチ６５をオンし続ける。この動作は上記した時刻ｔ３の動作と同じであるので、詳細な説明は省略する。 Next, when the predetermined period ts elapses at time t4 and the timer circuit 67 stops outputting the on signal of the forcible switch 65, the forcible switch 65 is turned off. As a result, the voltage of the signal line 70 decreases again, so that the first FET 39 is turned on. As shown in FIG. 2C, this is equivalent to turning on the output switch 37 at time t4. Therefore, a large current flows from the power storage unit 31 toward the shorted or grounded load 17. As a result, as shown in FIG. 2A, the current I of the power storage unit 31 rapidly increases from time t4 and again exceeds the predetermined range + Icu at time t5. At this time, in the smoothing circuit 61, a voltage corresponding to the latest overcurrent value is updated and held in the capacitor. At the same time, the overcurrent determination circuit 63 determines an overcurrent, turns on the forcible switch 65, and continues to turn on the forcible switch 65 for a predetermined period ts by the timer circuit 67. Since this operation is the same as the operation at time t3 described above, detailed description thereof is omitted.

上記の動作により、出力スイッチ３７は図２（ｃ）に示すように、時刻ｔ５以降で再びオフになり、図２（ａ）に示すように、蓄電部３１の電流Ｉは再びほぼ０になる。 With the above operation, the output switch 37 is turned off again after time t5 as shown in FIG. 2C, and the current I of the power storage unit 31 becomes almost 0 again as shown in FIG. 2A. .

その後、既定期間ｔｓが経過した時刻ｔ６で、図２（ｃ）に示すように、出力スイッチ３７がオンになるが、過電流に至った時刻ｔ７で再度出力スイッチ３７はオフになる。このような動作を時刻ｔ８から時刻ｔ９でも繰り返す。この繰り返し動作は、制御回路７１が過電流を判断して第１スイッチ５３と第２スイッチ５９をオフにするまで継続される。 After that, at time t6 when the predetermined period ts has elapsed, as shown in FIG. 2C, the output switch 37 is turned on, but at time t7 when the overcurrent is reached, the output switch 37 is turned off again. Such an operation is repeated from time t8 to time t9. This repeated operation is continued until the control circuit 71 determines an overcurrent and turns off the first switch 53 and the second switch 59.

時刻ｔ９から既定期間ｔｓが経過するまでの間の時刻ｔ１０で、図２（ｂ）に示すように、ようやく時刻ｔ１から取込周期ｔｒが経過すると、制御回路７１は平滑回路６１が保持した過電流値に相当する電圧を取り込む。その結果、制御回路７１は蓄電部３１から過電流が流れていると判断し、直ちに出力スイッチ３７をオフにする。具体的には、スイッチ信号ＳＷをオフにして、第１スイッチ５３と第２スイッチ５９に出力する。これにより、第１スイッチ５３と第２スイッチ５９がオフになるので、それと連動して第１ＦＥＴ３９と第２ＦＥＴ４１がオフになる。その結果、出力スイッチ３７は２つのＦＥＴがオフになるので、完全にオフの状態となる。従って、蓄電部３１から再び過電流が流れることはなくなり、出力スイッチ３７の焼損可能性を低減することができる。 As shown in FIG. 2B, at time t10 from the time t9 until the predetermined period ts elapses, when the capture cycle tr finally elapses from the time t1, the control circuit 71 detects that the smoothing circuit 61 The voltage corresponding to the current value is taken in. As a result, the control circuit 71 determines that an overcurrent is flowing from the power storage unit 31, and immediately turns off the output switch 37. Specifically, the switch signal SW is turned off and output to the first switch 53 and the second switch 59. As a result, the first switch 53 and the second switch 59 are turned off, and the first FET 39 and the second FET 41 are turned off in conjunction therewith. As a result, since the two FETs are turned off, the output switch 37 is completely turned off. Therefore, an overcurrent does not flow again from the power storage unit 31, and the possibility of burning of the output switch 37 can be reduced.

なお、図２より、時刻ｔ２で短絡や地絡が発生してから、出力スイッチ３７が完全にオフになる時刻ｔ１０までの間に、４回の過電流が流れているが、その期間は合計しても極めて短い。従って、４回の過電流が流れても出力スイッチ３７が焼損する可能性は極めて低い。 From FIG. 2, four overcurrents flow from the occurrence of a short circuit or ground fault at time t2 to time t10 when the output switch 37 is completely turned off. Even very short. Therefore, the possibility that the output switch 37 is burned out even when four overcurrents flow is extremely low.

以上の構成、動作により、負荷１７に地絡や短絡等が発生した場合、制御回路７１による出力スイッチ３７の制御に加え、過電流判断回路６３とタイマ回路６７によっても強制スイッチ６５により出力スイッチ３７に電流が流れないように制御するので、制御回路７１の電流取込タイミングまでに出力スイッチ３７に過電流が流れる合計期間が短くなり、出力スイッチ３７の焼損可能性を低減できる蓄電装置１１が得られる。 With the above configuration and operation, when a ground fault or a short circuit occurs in the load 17, in addition to the control of the output switch 37 by the control circuit 71, the output switch 37 is also controlled by the forced switch 65 by the overcurrent determination circuit 63 and the timer circuit 67. Therefore, the total period during which overcurrent flows through the output switch 37 before the current capture timing of the control circuit 71 is shortened, and the power storage device 11 that can reduce the possibility of burnout of the output switch 37 is obtained. It is done.

なお、本実施の形態では負荷１７が短絡や地絡を起こして過電流が流れる場合を述べたが、これは、負荷１７が何らかの異常動作により逆起電力を発生し、それにより出力スイッチ３７を経由して蓄電部３１へ過電流が流れる場合にも適用できる。但し、この場合は、流れる電流の方向が逆になるため、図２（ａ）において、蓄電部３１の電流Ｉが充電側の既定範囲−Ｉｃｕを超える（下回る）場合に過電流と判断するように設定しておく。また、負荷１７から蓄電部３１に過電流が流れると、図１の強制スイッチ６５をオンにしても前記過電流を遮断することができない。これは、第１ＦＥＴ３９をオフにしても第１寄生ダイオード４３が順方向に構成されているためである。そこで、この場合は強制スイッチ６５と強制オフ抵抗器６９を第２ＦＥＴ４１のソースとゲートの間に電気的に接続する必要がある。これにより、強制スイッチ６５をオンにすると、第２ＦＥＴ４１が強制的にオフになるため、負荷１７からの逆起電力による過電流を遮断することができる。 In this embodiment, the case where the load 17 causes a short circuit or a ground fault and an overcurrent flows has been described. This is because the load 17 generates a counter electromotive force due to some abnormal operation, and the output switch 37 is thereby turned on. The present invention can also be applied when an overcurrent flows to the power storage unit 31 via the relay. However, in this case, since the direction of the flowing current is reversed, in FIG. 2A, when the current I of the power storage unit 31 exceeds (is less than) the predetermined range -Icu on the charging side, it is determined to be an overcurrent. Set to. Further, when an overcurrent flows from the load 17 to the power storage unit 31, the overcurrent cannot be interrupted even if the forcible switch 65 of FIG. 1 is turned on. This is because the first parasitic diode 43 is configured in the forward direction even when the first FET 39 is turned off. Therefore, in this case, it is necessary to electrically connect the forced switch 65 and the forced off resistor 69 between the source and gate of the second FET 41. As a result, when the forcible switch 65 is turned on, the second FET 41 is forcibly turned off, so that overcurrent caused by the counter electromotive force from the load 17 can be interrupted.

また、上記のように逆起電力が発生する可能性のある負荷１７であっても、それが短絡や地絡を起こす可能性はある。従って、第１ＦＥＴ３９と第２ＦＥＴ４１のそれぞれに強制スイッチ６５と強制オフ抵抗器６９を接続する構成が望ましい。この場合、強制スイッチ６５が２個になるが、そのオンオフ制御は同期させればよい。これにより、正負どちらの方向に過電流が流れても、２個の強制スイッチ６５をオンにすることにより、第１ＦＥＴ３９と第２ＦＥＴ４１の両方がオフになる。その結果、出力スイッチ３７には正負いずれの電流も流れなくなるので、短絡、地絡、および逆起電力の全てに対して、出力スイッチ３７の焼損可能性を低減することができる。 Moreover, even if it is the load 17 which may generate | occur | produce a back electromotive force as mentioned above, it may cause a short circuit or a ground fault. Therefore, it is desirable to connect the forcible switch 65 and the forcible off resistor 69 to the first FET 39 and the second FET 41, respectively. In this case, there are two forcible switches 65, but the on / off control may be synchronized. As a result, both the first FET 39 and the second FET 41 are turned off by turning on the two forcible switches 65 regardless of whether the overcurrent flows in the positive or negative direction. As a result, since neither positive nor negative current flows through the output switch 37, the possibility of burnout of the output switch 37 can be reduced against all short circuits, ground faults, and counter electromotive forces.

また、本実施の形態では、強制スイッチ６５を第１ＦＥＴ３９のソースとゲートの間に電気的に接続する構成としたが、これは図３に示すように、出力スイッチ３７と蓄電部３１の間に直接接続する構成としてもよい。なお、強制スイッチ６５の位置が異なる点と、強制オフ抵抗器６９がない点を除いて、他の構成は図１と同じである。このような構成の場合、動作は図１の構成の場合とほぼ同じであるが、強制スイッチ６５のオンオフ動作が逆になる。すなわち、通常は強制スイッチ６５をオンにしておき、主電源１５の異常時における蓄電部３１から負荷１７への電力供給に備える。そして、蓄電部３１の電流Ｉが既定範囲±Ｉｃｕを超えると、既定期間ｔｓの間、強制スイッチ６５をオフにする必要がある。これにより、過電流を遮断することが可能となる。 In the present embodiment, the forcible switch 65 is electrically connected between the source and gate of the first FET 39. However, as shown in FIG. 3, this is between the output switch 37 and the power storage unit 31. It is good also as a structure connected directly. The rest of the configuration is the same as in FIG. 1 except that the position of the forcible switch 65 is different and the forcible off resistor 69 is not provided. In such a configuration, the operation is almost the same as in the configuration of FIG. 1, but the on / off operation of the forcible switch 65 is reversed. That is, normally, the forced switch 65 is turned on to prepare for power supply from the power storage unit 31 to the load 17 when the main power supply 15 is abnormal. And if the electric current I of the electrical storage part 31 exceeds predetermined range +/- Icu, it is necessary to turn off the forced switch 65 during the predetermined period ts. Thereby, it becomes possible to interrupt | block an overcurrent.

このような図３の構成とした場合、上記したように強制オフ抵抗器６９が不要となるので、回路構成が簡単になるが、強制スイッチ６５にも過電流が流れる上に、主電源１５の異常時にも負荷１７を駆動するための電流が強制スイッチ６５に流れる。従って、強制スイッチ６５としては、第１ＦＥＴ３９や第２ＦＥＴ４１と同等の大電流対応型半導体スイッチとする必要がある。さらに、負荷１７からの逆起電力による過電流にも対応するためには、出力スイッチ３７と同様に寄生ダイオードの向きが逆になるように２個のＦＥＴを直列接続し、同期してオンオフする構成の強制スイッチ６５とする必要がある。 In the case of such a configuration of FIG. 3, the forced off resistor 69 is not necessary as described above, so that the circuit configuration is simplified. However, overcurrent flows also to the forced switch 65, A current for driving the load 17 flows through the forcible switch 65 even when there is an abnormality. Therefore, the forcible switch 65 needs to be a large current compatible semiconductor switch equivalent to the first FET 39 or the second FET 41. Further, in order to cope with an overcurrent caused by the back electromotive force from the load 17, like the output switch 37, two FETs are connected in series so that the directions of the parasitic diodes are reversed, and are turned on and off in synchronization. It is necessary to configure the forced switch 65 of the configuration.

なお、図３の構成では強制スイッチ６５を出力スイッチ３７と蓄電部３１の間に電気的に接続する構成としたが、これは出力スイッチ３７と出力端子２１の間に電気的に接続してもよい。 In the configuration of FIG. 3, the forcible switch 65 is electrically connected between the output switch 37 and the power storage unit 31, but this may be electrically connected between the output switch 37 and the output terminal 21. Good.

また、本実施の形態では主電源電圧検出回路２５と主電源スイッチ４７を蓄電装置１１に内蔵し、電圧Ｖｂの取り込みや主電源スイッチ４７のオンオフ制御を制御回路７１により行うようにしている。これに対し、主電源電圧検出回路２５と主電源スイッチ４７を車両側に設け、車両用制御回路で電圧Ｖｂの取り込みと主電源スイッチ４７のオンオフ制御を行うようにしてもよい。この場合、蓄電装置１１の構成が簡単になるが、主電源１５の異常は蓄電装置１１ではわからないので、車両用制御回路からデータ信号ｄａｔａにより受信する必要がある。 In the present embodiment, the main power supply voltage detection circuit 25 and the main power switch 47 are built in the power storage device 11, and the control circuit 71 performs the taking-in of the voltage Vb and the on / off control of the main power switch 47. On the other hand, the main power supply voltage detection circuit 25 and the main power switch 47 may be provided on the vehicle side, and the vehicle control circuit may take in the voltage Vb and control the on / off of the main power switch 47. In this case, the configuration of the power storage device 11 is simplified, but an abnormality in the main power supply 15 is not recognized by the power storage device 11 and therefore needs to be received from the vehicle control circuit by the data signal data.

また、本実施の形態では、過電流判断回路６３とタイマ回路６７の出力により強制スイッチ６５のオンオフを制御する構成としているが、これは、過電流判断回路６３のみが強制スイッチ６５をオンオフ制御し、タイマ回路６７は過電流判断回路６３だけに接続される構成としてもよい。この場合、過電流判断回路６３は、タイマ回路６７からの信号を監視し、既定期間ｔｓが経過するまでは強制スイッチ６５のオンオフ状態を維持する構成とすればよい。このような回路構成としても、図１の回路構成と比べ出力スイッチ３７の焼損可能性を低減できる効果は同じであるので、回路設計の容易さ等により適宜最適な構成を選択すればよい。 In this embodiment, the on / off state of the forced switch 65 is controlled by the outputs of the overcurrent determination circuit 63 and the timer circuit 67. However, only the overcurrent determination circuit 63 controls the on / off of the forced switch 65. The timer circuit 67 may be connected only to the overcurrent determination circuit 63. In this case, the overcurrent determination circuit 63 may be configured to monitor the signal from the timer circuit 67 and maintain the on / off state of the forced switch 65 until the predetermined period ts has elapsed. Even with such a circuit configuration, the effect of reducing the possibility of burnout of the output switch 37 is the same as that of the circuit configuration of FIG. 1, and therefore an optimal configuration may be selected as appropriate depending on the ease of circuit design.

また、本実施の形態において、蓄電部３１には蓄電素子として電気二重層キャパシタを用いたが、これは電気化学キャパシタ等の他のキャパシタや二次電池でもよい。 In the present embodiment, the electric double layer capacitor is used as the electric storage element in the electric storage unit 31, but this may be another capacitor such as an electrochemical capacitor or a secondary battery.

また、本実施の形態において、蓄電装置１１を車両制動システムの補助電源に適用した場合について述べたが、それらに限らず、アイドリングストップ車やハイブリッド車、あるいは電動パワーステアリングや電動過給器等の各システムにおける車両用補助電源等にも適用可能である。さらに、車両用に限らず、商用電源のバックアップ用としての非常用電源等にも適用可能である。 Further, in the present embodiment, the case where the power storage device 11 is applied to the auxiliary power source of the vehicle braking system has been described. However, the present invention is not limited thereto, such as an idling stop vehicle, a hybrid vehicle, an electric power steering, an electric supercharger, etc. The present invention can also be applied to an auxiliary power source for vehicles in each system. Furthermore, the present invention can be applied not only to a vehicle but also to an emergency power source for commercial power backup.

本発明にかかる蓄電装置は、過電流が発生した場合、ハードウエアにより直ちに過電流を遮断し、出力スイッチの焼損可能性を低減できるので、特に主電源の電圧低下時に蓄電部から電力を供給するような高信頼性が要求される補助電源としての蓄電装置等として有用である。 In the power storage device according to the present invention, when an overcurrent occurs, the overcurrent is immediately interrupted by hardware, and the possibility of burning the output switch can be reduced, so that power is supplied from the power storage unit particularly when the voltage of the main power supply is reduced. It is useful as a power storage device or the like as an auxiliary power source that requires such high reliability.

本発明の実施の形態における蓄電装置のブロック回路図1 is a block circuit diagram of a power storage device in an embodiment of the present invention. 本発明の実施の形態における蓄電装置の負荷短絡時における動作を示すタイミングチャートで、（ａ）は蓄電部の電流Ｉの経時変化図、（ｂ）は制御回路における電流取込のタイミングチャート、（ｃ）は出力スイッチのタイミングチャート5 is a timing chart showing an operation of the power storage device when the load is short-circuited in the embodiment of the present invention, where FIG. c) Output switch timing chart 本発明の実施の形態における蓄電装置の他のブロック回路図Another block circuit diagram of the power storage device in the embodiment of the present invention 従来の蓄電装置のブロック回路図Block diagram of a conventional power storage device 従来の蓄電装置の電流検出回路を設けたブロック回路図Block circuit diagram provided with a current detection circuit of a conventional power storage device

Explanation of symbols

１１蓄電装置
２９充電回路
３１蓄電部
３５電流検出回路
３７出力スイッチ
６３過電流判断回路
６５強制スイッチ
６７タイマ回路
７０信号線
７１制御回路 DESCRIPTION OF SYMBOLS 11 Power storage device 29 Charging circuit 31 Power storage part 35 Current detection circuit 37 Output switch 63 Overcurrent judgment circuit 65 Forced switch 67 Timer circuit 70 Signal line 71 Control circuit

Claims

A power storage unit;
A charging circuit electrically connected to the power storage unit;
An output terminal electrically connected to the power storage unit via an output switch;
A current detection circuit electrically connected to the power storage unit;
A control circuit that is electrically connected to the charging circuit, the output switch, and a current detection circuit, and that turns off the output switch when a current (I) detected by the current detection circuit exceeds a predetermined range;
An overcurrent determination circuit electrically connected to the output of the current detection circuit;
A timer circuit electrically connected to the overcurrent determination circuit;
A forced switch electrically connected to the output switch and controlled by the overcurrent determination circuit,
The overcurrent determination circuit controls the forcible switch so that no current flows through the output switch for a predetermined period (ts) determined by the timer circuit when the current (I) exceeds the predetermined range. A power storage device designed to do so.

The forced switch is electrically connected to a signal line that controls on / off of the output switch,
The overcurrent determination circuit controls the forcible switch so that the output switch is turned off by the signal line during the predetermined period (ts) when the current (I) exceeds the predetermined range. The power storage device according to claim 1.

The forced switch is electrically connected between the output switch and the power storage unit, or between the output switch and the output terminal,
2. The power storage device according to claim 1, wherein the overcurrent determination circuit is configured to turn off the forcible switch during the predetermined period (ts) when the current (I) exceeds the predetermined range.

The power storage device according to claim 1, wherein the output switch and the forced switch are semiconductor switches.

The power storage device according to claim 1, wherein the predetermined period (ts) is set to be shorter than a capture period (tr) of the current (I) in the control circuit.