JP2010062242A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010062242A
JP2010062242A JP2008224538A JP2008224538A JP2010062242A JP 2010062242 A JP2010062242 A JP 2010062242A JP 2008224538 A JP2008224538 A JP 2008224538A JP 2008224538 A JP2008224538 A JP 2008224538A JP 2010062242 A JP2010062242 A JP 2010062242A
Authority
JP
Japan
Prior art keywords
film
gas permeable
groove
interlayer
sacrificial film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008224538A
Other languages
English (en)
Other versions
JP4929254B2 (ja
Inventor
Katsura Watanabe
桂 渡邉
Kenichi Otsuka
賢一 大塚
Akifumi Kawase
聡文 側瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008224538A priority Critical patent/JP4929254B2/ja
Priority to US12/536,631 priority patent/US7781301B2/en
Publication of JP2010062242A publication Critical patent/JP2010062242A/ja
Application granted granted Critical
Publication of JP4929254B2 publication Critical patent/JP4929254B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】エアギャップ内への水分や絶縁材料の侵入を防ぎ、動作信頼性の劣化や電気容量の増加を抑えることのできる半導体装置の製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置の製造方法は、半導体素子を有する半導体基板上に、内部に配線が設けられた層間犠牲膜、および前記層間犠牲膜上に位置する絶縁膜を形成する工程と、前記絶縁膜および前記層間犠牲膜にエッチングを施し、前記層間犠牲膜に達する溝を形成する工程と、前記溝内にガス透過性膜を形成する工程と、前記層間犠牲膜をガス化させ、前記溝および前記ガス透過性膜を通して除去する工程と、前記層間犠牲膜を除去した後、前記ガス透過性膜上に、前記溝の開口部近傍を封止する封止膜を形成する工程と、を含む。
【選択図】図１Ｂ

Description

本発明は、半導体装置の製造方法に関する。
近年の半導体装置の微細化に伴い、配線層の配線間容量、特に同層の配線間容量が増大する傾向にある。配線間容量が増加すると、回路の寄生的な容量が増加するため、半導体装置の動作速度の低下に繋がる。この配線間容量を低減するために、配線間にエアギャップを設けた中空配線構造を有する半導体装置が知られている。
中空配線構造を形成する方法として、内部に配線が形成された層間絶縁膜上に形成された絶縁膜に開孔を設け、そこからガス化させた配線層間膜を排出除去することでエアギャップを形成した後、開孔に絶縁膜を堆積させて封止する方法が提案されている（例えば、特許文献１参照）。
特許文献１等に記載の方法によれば、絶縁膜によりエアギャップを封止することにより、エアギャップ内への水分や上層の絶縁部材の材料の侵入を防ぎ、半導体装置の動作信頼性の劣化や電気容量の増加を抑えることができる。しかし、実際には、絶縁膜の埋め込み性等の問題により、開孔を完全に塞ぐことができずに水分や絶縁材料の侵入を許したり、絶縁膜自体がエアギャップ内に侵入したりするおそれがある。
また、特許文献１等に記載されているように、開孔を塞ぎやすくするために、開孔の側面に絶縁膜側壁を形成する等の方法により開孔の幅を狭めた場合、開孔の幅が狭いために、配線層間膜の除去、すなわちエアギャップの形成が困難になるおそれがある。
特開平５−２１６１７号公報
本発明の目的は、エアギャップ内への水分や絶縁材料の侵入を防ぎ、動作信頼性の劣化や電気容量の増加を抑えることのできる半導体装置の製造方法を提供することにある。
本発明の一態様は、半導体素子を有する半導体基板上に、内部に配線が設けられた層間犠牲膜、および前記層間犠牲膜上に位置する絶縁膜を形成する工程と、前記絶縁膜および前記層間犠牲膜にエッチングを施し、前記層間犠牲膜に達する溝を形成する工程と、前記溝内にガス透過性膜を形成する工程と、前記層間犠牲膜をガス化させ、前記溝および前記ガス透過性膜を通して除去する工程と、前記層間犠牲膜を除去した後、前記ガス透過性膜上に、前記溝の開口部近傍を封止する封止膜を形成する工程と、を含む半導体装置の製造方法を提供する。
本発明によれば、エアギャップ内への水分や絶縁材料の侵入を防ぎ、動作信頼性の劣化や電気容量の増加を抑えることのできる半導体装置の製造方法を提供することができる。
〔第１の実施の形態〕
図１Ａ（ａ）〜（ｃ）、図１Ｂ（ｄ）、（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す断面図である。
まず、図１Ａ（ａ）に示すように、図示しない半導体素子を有する半導体基板上に、以下の順序で下から積層された層間絶縁膜１ａ、層間犠牲膜２ａ、キャップ絶縁膜３ａ、拡散防止絶縁膜４ａ、層間絶縁膜１ｂ、層間犠牲膜２ｂ、キャップ絶縁膜３ｂ、拡散防止絶縁膜４ｂ、およびこれらの絶縁膜の中に形成された配線５ａ、５ｂ、およびビア６を用意する。
ここで、層間絶縁膜１ａ、１ｂは、例えば、ＳｉＯＣＨ等の低誘電率特性を有する絶縁材料からなり、ＰＥ−ＣＶＤ（Plasma Enhanced-Chemical vapor Deposition）法や塗布法等を用いて形成される。
層間犠牲膜２ａ、２ｂは、例えば、酸素イオンや酸素ラジカルと反応してＣＯ２を形成することにより化学的にガス化するハイドロカーボン等の有機材料や、熱エネルギーを与えられて熱分解することにより熱的にガス化するハイドロカーボン等の有機材料からなり、ＰＥ−ＣＶＤ法や塗布法等を用いて形成される。
キャップ絶縁膜３ａ、３ｂは、ＳｉＯ２、ＳｉＯＣＨ等の絶縁材料からなり、ＰＥ−ＣＶＤ法や塗布法等を用いて形成される。また、キャップ絶縁膜３ａ、３ｂは、配線溝やビアホールの加工性を向上させる機能や、構造体の強度を向上させる機能を有する。なお、キャップ絶縁膜３ａ、３ｂは、形成されなくてもよい。
拡散防止絶縁膜４ａ、４ｂは、ＳｉＮ、ＳｉＣＮ、ＳｉＣ等の絶縁材料からなり、ＰＥ−ＣＶＤ法等を用いて形成される。また、拡散防止絶縁膜４ａ、４ｂは、配線５ａ、５ｂ、およびビア６に含まれる金属の拡散を防ぐ機能を有する。
配線５ａ、５ｂ、およびビア６は、Ｃｕ等の導電材料により形成される。また、配線５ａ、５ｂ、およびビア６の表面には、配線５ａ、５ｂ、およびビア６に含まれる金属の拡散を防ぐ拡散防止金属膜７ａ、７ｂが形成される。拡散防止金属膜７ａ、７ｂは、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ等の金属材料からなる。
配線５ａおよび拡散防止金属膜７ａは、例えば、以下の工程により形成される。まず、リソグラフィ法およびＲＩＥ（Reactive Ion Etching）法により、キャップ絶縁膜３ａおよび層間犠牲膜２ａ内に配線溝を形成する。次に、ＰＶＤ（Physical Vapor Deposition）法やめっき法等により、配線溝内に配線５ａおよび拡散防止金属膜７ａの材料膜を埋め込む。次に、ＣＭＰ（Chemical Mechanical Polishing）法等の平坦化処理により、配線５ａおよび拡散防止金属膜７ａの材料膜の配線溝の外側の部分を除去し、配線５ａおよび拡散防止金属膜７ａに加工する。
配線５ｂ、ビア６、および拡散防止金属膜７ｂは、例えば、以下の工程により形成される。まず、リソグラフィ法およびＲＩＥ法により、キャップ絶縁膜３ｂ、および層間犠牲膜２ｂ内に配線溝を形成し、層間絶縁膜１ｂおよび拡散防止絶縁膜４ａ内にビアホールを形成する。次に、ＰＶＤ法やめっき法等により、配線溝およびビアホール内に配線５ｂおよび拡散防止金属膜７ｂの材料膜を埋め込む。次に、ＣＭＰ法等の平坦化処理により、配線５ｂおよび拡散防止金属膜７ｂの材料膜の配線溝およびビアホールの外側の部分を除去し、配線５ｂ、ビア６、および拡散防止金属膜７ｂに加工する。
次に、図１Ａ（ｂ）に示すように、拡散防止絶縁膜４ｂ、キャップ絶縁膜３ｂ、層間犠牲膜２ｂ、層間絶縁膜１ｂ、拡散防止絶縁膜４ａ、キャップ絶縁膜３ａ、および層間犠牲膜２ａを貫通し、層間絶縁膜１ａに達する溝８を形成する。溝８は、例えば、リソグラフィ法とＲＩＥ等の異方性エッチングにより形成される。
なお、層間犠牲膜２ａ、２ｂを除去するためには、溝８は少なくとも層間犠牲膜２ａに達していればよい。また、効率よく層間犠牲膜２ａ、２ｂを除去するために、複数の溝８を形成してもよい。
次に、図１Ａ（ｃ）に示すように、溝８内にガス透過性膜９を形成する。ガス透過性膜９は、ＳｉＯ２、ＳｉＯＣ、ＳｉＣ、有機材料等からなる多孔質膜であり、例えば、以下の工程により形成される。
まず、ＰＥ−ＣＶＤ法や塗布法等により、溝８内にガス透過性膜９の材料膜を埋め込む。次に、ＲＩＥ法、ＣＤＥ（Chemical Dry Etching）法、ウェットエッチング法等により、埋め込んだガス透過性膜９の材料膜の溝８の外側の部分を除去し、さらに、溝８内における上面の高さを下げ、ガス透過性膜９に加工する。
このとき、ガス透過性膜９は、上面の高さがキャップ絶縁膜３ｂの底面の高さと同じか、より高くなるように形成されることが好ましい。これは、後述する封止膜１１を形成する工程において、後述するエアギャップ１０ａ、１０ｂ内への封止膜１１の侵入をほぼ完全に防ぐためである。
さらに、ガス透過性膜９は、上面の高さが拡散防止絶縁膜４ｂの上面よりも低くなるように形成されることが好ましい。これは、後述する封止膜１１を溝８内に形成するためである。
次に、図１Ｂ（ｄ）に示すように、層間犠牲膜２ａ、２ｂをガス化させて溝８およびガス透過性膜９を通して除去し、エアギャップ１０ａ、１０ｂを形成する。ガス透過性膜９は、ガス透過性を有するため、ガス化した層間犠牲膜２ａ、２ｂは、ガス透過性膜９内を通過することができる。ここで、層間犠牲膜２ａ、２ｂは、例えば、酸素イオンや酸素ラジカルをエッチャントとして用いた等方性のケミカルドライエッチング、熱分解法等により、化学的、または熱的にガス化する。
なお、エアギャップ１０ａ、１０ｂを形成した後も、ガス透過性膜９により、構造体の機械的強度を確保することができる。より高い機械的強度を確保するためには、溝８が層間絶縁膜１ａにまで達しており、ガス透過性膜９の底部が層間絶縁膜１ａに接していることが好ましい。
次に、図１Ｂ（ｅ）に示すように、溝８内のガス透過性膜９上に、溝８の開口部近傍を塞いでエアギャップ１０ａ、１０ｂを封止する封止膜１１を形成する。封止膜１１は、エアギャップ内への水分や上層の絶縁部材の材料の侵入を防ぐ機能を有する。
封止膜１１は、ＳｉＮ、ＳｉＣＮ、ＳｉＣ等の絶縁材料からなり、例えば、以下の工程により形成される。まず、ＰＥ−ＣＶＤ法や塗布法により、溝８内のガス透過性膜９上に封止膜１１の材料膜を埋め込む。次に、ＲＩＥ法、ＣＤＥ法、ウェットエッチング法、ＣＭＰ法等により、埋め込んだ封止膜１１の材料膜の溝８の外側の部分を除去し、封止膜１１に加工する。
また、封止膜１１は、配線５ａ、５ｂ、およびビア６に含まれる金属の拡散を防ぐ機能、および低誘電特性を有することが好ましく、拡散防止絶縁膜４ａ、４ｂと同じ材料から形成することができる。なお、封止膜１１を溝８外にも形成すると、上層配線層形成時に拡散防止絶縁膜４ｂとのエッチングレートの差異に起因してビアホール側壁に段差が生じてしまい、ひいては上層配線層を形成する材料膜の埋め込み不良による電気的特性の劣化を招く懸念があるため、溝８内にのみ形成されることが好ましいが、拡散防止絶縁膜４ａ、４ｂと同じ材料、または近い性質を有する材料から形成する場合は、溝８の外側の部分を除去しなくてもよい。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、ガス透過性膜９を土台として封止膜１１を形成するため、溝８の開口部近傍をほぼ完全に塞ぎ、エアギャップ１０ａ、１０ｂを封止することができる。これにより、エアギャップ内への水分や上層の絶縁部材の材料の侵入を防ぎ、半導体装置の動作信頼性の劣化や電気容量の増加を抑えることができる。
また、ガス透過性膜９を土台として封止膜１１を形成するため、封止膜１１の材料膜のエアギャップ内への侵入を防ぎ、電気容量の増加を抑えることができる。
また、本実施の形態においては、２つの層に同時にエアギャップ１０ａ、１０ｂを形成するものとして説明を行ったが、溝８の深さ等を調節することにより、単層、または３層以上の複数層に同時にエアギャップを形成することができる。
また、エアギャップの形成されない配線の層があってもよい。例えば、層間犠牲膜２ｂの代わりに層間絶縁膜１ａ、１ｂと同一の材料からなる膜を形成すれば、配線５ｂの層にエアギャップが形成されない。
また、層間絶縁膜１ｂの代わりに層間犠牲膜２ａ、２ｂと同一の材料からなる膜を形成し、ビア６の層にもエアギャップを形成することができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、ガス透過性膜９の形状において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略または簡略化する。
図２（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。
まず、図１Ａ（ａ）、（ｂ）に示した溝８を形成するまでの工程を第１の実施の形態と同様に行う。
次に、図２（ａ）に示すように、溝８内にガス透過性膜９を形成する。ガス透過性膜９は、例えば、以下の工程により形成される。
まず、ＰＥ−ＣＶＤ法や塗布法等により、溝８内にガス透過性膜９の材料膜を堆積する。このとき、ガス透過性膜９内に空隙が形成されるように溝８の側面に沿ってガス透過性膜９の材料膜を堆積させる。次に、ＲＩＥ法、ＣＤＥ法、ウェットエッチング法等により、堆積させたガス透過性膜９の材料膜の溝８の外側の部分を除去し、さらに、溝８内における上面の高さを下げ、ガス透過性膜９に加工する。ガス透過性膜９は、内部に空隙を含むものの、溝８の開口部近傍を完全に塞がない場合でも、その開口径を狭めることができる。なお、ガス透過性膜９は、溝８の開口部近傍を完全に塞ぐ状態で加工されてもよい。
次に、図２（ｂ）に示すように、層間犠牲膜２ａ、２ｂをガス化させて溝８およびガス透過性膜９を通して除去し、エアギャップ１０ａ、１０ｂを形成する。このとき、ガス透過性膜９がガス透過性を有するため、ガス透過性膜９により狭められた溝８の開口部近傍の径の大きさに関わらず、ガス化した層間犠牲膜２ａ、２ｂを容易に外部に排出することができる。
次に、図２（ｃ）に示すように、溝８内の開口部近傍のガス透過性膜９上に封止膜１１を形成する。このとき、ガス透過性膜９を形成せずに封止膜１１を形成する場合と比較して、封止膜１１の材料が溝８の内部に落ちにくいため、より確実に溝８の開口部近傍をふさぐことができる。また、封止膜１１の材料が多少、開口部近傍を通じて内部に侵入したとしても、その侵入範囲をガス透過性膜９で側面が覆われた溝８内に限定的にとどめることができる。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、ガス透過性膜９の材料や成膜方法の問題により、溝８内に隙間なくガス透過性膜９を埋め込むことができない場合であっても、第1の実施の形態と同様に、エアギャップ内への水分や上層の絶縁部材の材料の侵入を防ぎ、半導体装置の動作信頼性の劣化や電気容量の増加を抑えることができる。
また、第１の実施の形態と比較して、溝８内のガス透過性膜９の体積が小さいため、ガス化させた層間犠牲膜２ａ、２ｂの外部への排出がより容易になる。
〔第３の実施の形態〕
本発明の第３の実施の形態は、ガス透過性膜９の形成位置において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略または簡略化する。
図３Ａ（ａ）〜（ｃ）、図３Ｂ（ｄ）、（ｅ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す断面図である。
まず、図１Ａ（ａ）、（ｂ）に示した溝８を形成するまでの工程を第１の実施の形態と同様に行う。
次に、図３Ａ（ａ）に示すように、溝８内に犠牲膜１２を形成する。犠牲膜１２は、例えば、酸素イオンや酸素ラジカルと反応してＣＯ２を形成することにより化学的にガス化するハイドロカーボン等の有機材料、熱エネルギーを与えられて熱分解することにより熱的にガス化するハイドロカーボン等の有機材料、紫外線を照射することによりガス化するハイドロカーボン等の有機材料等からなり、例えば、以下の工程により形成される。
まず、ＰＥ−ＣＶＤ法や塗布法等により、溝８内に犠牲膜１２の材料膜を埋め込む。次に、ＲＩＥ法、ＣＤＥ法、ウェットエッチング法等により、埋め込んだ犠牲膜１２の材料膜の溝８の外側の部分を除去し、さらに、溝８内における上面の高さを下げ、犠牲膜１２に加工する。
このとき、犠牲膜１２は、上面の高さがキャップ絶縁膜３ｂの底面の高さと同じか、より高くなるように形成されることが好ましい。これは、後述するガス透過性膜９をキャップ絶縁膜３ｂおよび拡散防止絶縁膜４ｂの少なくともいずれか一方に接するように形成し、後述するエアギャップ１０ａ、１０ｂを形成する際にガス透過性膜９が落下することを防ぐためである。
さらに、犠牲膜１２は、上面の高さが拡散防止絶縁膜４ｂの上面の高さよりも低くなるように形成されることが好ましい。これは、後述するガス透過性膜９および封止膜１１を溝８内に形成するためである。
次に、図３Ａ（ｂ）に示すように、溝８内の犠牲膜１２上に、ガス透過性膜９を積層形成する。ガス透過性膜９は、例えば、以下の工程により形成される。
まず、ＰＥ−ＣＶＤ法や塗布法等により、溝８内の犠牲膜１２上にガス透過性膜９の材料膜を埋め込む。次に、ＲＩＥ法、ＣＤＥ法、ウェットエッチング法等により、埋め込んだガス透過性膜９の材料膜の溝８の外側の部分を除去し、さらに、溝８内における上面の高さを下げ、ガス透過性膜９に加工する。
このとき、ガス透過性膜９の厚さは、後述する封止膜１１の材料がガス透過性膜９を透過して多量に侵入することを抑制する観点から、５ｎｍ以上であることが好ましい。また、後述する封止膜１１を溝８内に形成するため、ガス透過性膜９は、上面の高さが拡散防止絶縁膜４ｂの上面の高さよりも低くなるように形成されることが好ましい。
次に、図３Ａ（ｃ）に示すように、犠牲膜１２をガス化させて溝８およびガス透過性膜９を通して除去する。ガス透過性膜９は、ガス透過性を有するため、ガス化した犠牲膜１２は、ガス透過性膜９内を通過することができる。ここで、犠牲膜１２は、例えば、酸素イオンや酸素ラジカルをエッチャントとして用いた等方性のケミカルドライエッチング、紫外線の照射、熱分解法等により、化学的、または熱的にガス化する。
次に、図３Ｂ（ｄ）に示すように、層間犠牲膜２ａ、２ｂをガス化させて溝８およびガス透過性膜９を通して除去し、エアギャップ１０ａ、１０ｂを形成する。ガス透過性膜９は、ガス透過性を有するため、ガス化した層間犠牲膜２ａ、２ｂは、ガス透過性膜９内を通過することができる。ここで、層間犠牲膜２ａ、２ｂは、例えば、酸素イオンや酸素ラジカルをエッチャントとして用いた等方性のケミカルドライエッチング、熱分解法等により、化学的、または熱的にガス化する。
なお、犠牲膜１２および層間犠牲膜２ａ、２ｂを同一の処理によりガス化する場合は、犠牲膜１２および層間犠牲膜２ａ、２ｂの除去を１つの工程で行うことができる。
次に、図３Ｂ（ｅ）に示すように、溝８内のガス透過性膜９上に封止膜１１を形成する。封止膜１１は、例えば、以下の工程により形成される。まず、ＰＥ−ＣＶＤ法や塗布法により、溝８内のガス透過性膜９上に封止膜１１の材料膜を埋め込む。次に、ＲＩＥ法、ＣＤＥ法、ウェットエッチング法、ＣＭＰ法等により、埋め込んだ封止膜１１の材料膜の溝８の外側の部分を除去し、封止膜１１に加工する。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、犠牲膜１２を土台としてガス透過性膜９を形成するため、ガス透過性膜９の溝８の開口部近傍への埋め込みが容易になる。そのため、被覆性のよくない膜をガス透過性膜９として用いる場合に特に有効である。
また、第１の実施の形態と比較して、溝８内のガス透過性膜９の体積が小さいため、ガス化させた層間犠牲膜２ａ、２ｂの外部への排出がより容易になる。
〔他の実施の形態〕
なお、上記各実施の形態は一実施の形態に過ぎず、本発明はこれらに限定されずに、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す断面図。 （ｄ）、（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す断面図。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図。 （ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す断面図。 （ｄ）、（ｅ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す断面図。
符号の説明
１ａ、１ｂ 層間絶縁膜、 ２ａ、２ｂ 層間犠牲膜、 ３ａ、３ｂ キャップ絶縁膜、 ４ａ、４ｂ 拡散防止絶縁膜、 ５ａ、５ｂ 配線、 ８ 溝、 ９ ガス透過性膜、 １０ａ、１０ｂ エアギャップ、 １１ 封止膜、 １２ 犠牲膜

Claims (5)

  1. 半導体素子を有する半導体基板上に、内部に配線が設けられた層間犠牲膜、および前記層間犠牲膜上に位置する絶縁膜を形成する工程と、
    前記絶縁膜および前記層間犠牲膜にエッチングを施し、前記層間犠牲膜に達する溝を形成する工程と、
    前記溝内にガス透過性膜を形成する工程と、
    前記層間犠牲膜をガス化させ、前記溝および前記ガス透過性膜を通して除去する工程と、
    前記層間犠牲膜を除去した後、前記ガス透過性膜上に、前記溝の開口部近傍を封止する封止膜を形成する工程と、
    を含む半導体装置の製造方法。
  2. 前記溝内に犠牲膜を形成した後、前記ガス透過性膜を前記溝内の前記犠牲膜上に積層形成し、
    前記犠牲膜をガス化させ、前記溝および前記ガス透過性膜を通して除去した後、前記層間犠牲膜をガス化させ、前記溝および前記ガス透過性膜を通して除去する、
    請求項１に記載の半導体装置の製造方法。
  3. 前記ガス透過性膜を内部に空隙を含むように形成する、
    請求項１に記載の半導体装置の製造方法。
  4. 前記層間犠牲膜をケミカルドライエッチング、または熱分解法によりガス化する、
    請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記犠牲膜をケミカルドライエッチング、紫外線照射、または熱分解法によりガス化する、
    請求項２に記載の半導体装置の製造方法。
JP2008224538A 2008-09-02 2008-09-02 半導体装置の製造方法 Expired - Fee Related JP4929254B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008224538A JP4929254B2 (ja) 2008-09-02 2008-09-02 半導体装置の製造方法
US12/536,631 US7781301B2 (en) 2008-09-02 2009-08-06 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008224538A JP4929254B2 (ja) 2008-09-02 2008-09-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010062242A true JP2010062242A (ja) 2010-03-18
JP4929254B2 JP4929254B2 (ja) 2012-05-09

Family

ID=41726079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008224538A Expired - Fee Related JP4929254B2 (ja) 2008-09-02 2008-09-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7781301B2 (ja)
JP (1) JP4929254B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
WO2018037667A1 (ja) * 2016-08-25 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
KR20250141765A (ko) 2023-02-13 2025-09-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765573B2 (en) 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8921235B2 (en) 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
CN107680953B (zh) * 2017-11-09 2023-12-08 长鑫存储技术有限公司 金属内连线的互连结构及其形成方法、半导体器件
US11515351B2 (en) 2018-06-27 2022-11-29 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
CN109166820B (zh) * 2018-08-28 2020-01-24 武汉新芯集成电路制造有限公司 半导体器件制作方法以及半导体器件
US12489015B2 (en) * 2019-08-08 2025-12-02 Nanya Technology Corporation Semiconductor structure having air gap dielectric and method of preparing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352124A (ja) * 2005-06-13 2006-12-28 Infineon Technologies Ag 半導体デバイスおよびその構造体の製造方法
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上
JP2008166726A (ja) * 2006-12-06 2008-07-17 Toshiba Corp 半導体装置、およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521617A (ja) 1991-07-12 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6734094B2 (en) * 2002-04-29 2004-05-11 Intel Corporation Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
US6924222B2 (en) * 2002-11-21 2005-08-02 Intel Corporation Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide
US6930034B2 (en) 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US7361991B2 (en) 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US7071091B2 (en) * 2004-04-20 2006-07-04 Intel Corporation Method of forming air gaps in a dielectric material using a sacrificial film
US7294568B2 (en) * 2004-08-20 2007-11-13 Intel Corporation Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures
TW200721379A (en) 2005-07-08 2007-06-01 St Microelectronics Crolles 2 Controlling lateral distribution of air gaps in interconnects
US7651891B1 (en) * 2007-08-09 2010-01-26 National Semiconductor Corporation Integrated circuit package with stress reduction
US7666754B2 (en) * 2007-10-18 2010-02-23 Tokyo Electron Limited Method and system for forming an air gap structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352124A (ja) * 2005-06-13 2006-12-28 Infineon Technologies Ag 半導体デバイスおよびその構造体の製造方法
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上
JP2008166726A (ja) * 2006-12-06 2008-07-17 Toshiba Corp 半導体装置、およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
WO2018037667A1 (ja) * 2016-08-25 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
KR20190040934A (ko) * 2016-08-25 2019-04-19 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
JPWO2018037667A1 (ja) * 2016-08-25 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
US10910416B2 (en) 2016-08-25 2021-02-02 Sony Semiconductor Solutions Corporation Semiconductor device, image pickup device, and method for manufacturing semiconductor device
KR102423309B1 (ko) * 2016-08-25 2022-07-21 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
KR20220104273A (ko) * 2016-08-25 2022-07-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
US11621283B2 (en) 2016-08-25 2023-04-04 Sony Semiconductor Solutions Corporation Semiconductor device, image pickup device, and method for manufacturing semiconductor device
KR102539779B1 (ko) 2016-08-25 2023-06-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
KR20250141765A (ko) 2023-02-13 2025-09-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템

Also Published As

Publication number Publication date
JP4929254B2 (ja) 2012-05-09
US7781301B2 (en) 2010-08-24
US20100055893A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP4929254B2 (ja) 半導体装置の製造方法
US8399350B2 (en) Formation of air gap with protection of metal lines
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US8729706B2 (en) Semiconductor structure having a permeable hard mask layer sealing an air gap
JP5498808B2 (ja) 半導体装置の製造方法
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
JP2008166726A (ja) 半導体装置、およびその製造方法
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
US9431294B2 (en) Methods of producing integrated circuits with an air gap
JP2006019480A (ja) 半導体装置の製造方法
JP5193542B2 (ja) 半導体装置の製造方法
TW201327677A (zh) 用於將金屬／介電互連件積體化的方法
TWI595596B (zh) 用於蝕刻低介電常數介電材料之非等向性材料損壞製程
CN100395880C (zh) 半导体结构及其制造方法
JP5147751B2 (ja) 半導体装置の製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP2012134422A (ja) 半導体装置及びその製造方法
JP2006324414A (ja) 半導体装置及びその製造方法
JP2008258431A (ja) 半導体装置、およびその製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP2011077468A (ja) 半導体装置の製造方法および半導体装置
JP2007027347A (ja) 半導体装置およびその製造方法
WO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
JP4338748B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100803

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110520

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4929254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees