JP2010032623A - Display controller, display device and portable electronic device - Google Patents
Display controller, display device and portable electronic device Download PDFInfo
- Publication number
- JP2010032623A JP2010032623A JP2008192234A JP2008192234A JP2010032623A JP 2010032623 A JP2010032623 A JP 2010032623A JP 2008192234 A JP2008192234 A JP 2008192234A JP 2008192234 A JP2008192234 A JP 2008192234A JP 2010032623 A JP2010032623 A JP 2010032623A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- liquid crystal
- mode
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
本発明は、表示画素がマトリクス状に配列されたマトリクス型の表示素子と、該表示素子を駆動する駆動回路とを備えており、新たな表示動作を行う動作モードと、該表示動作を休止する休止モードとを有する表示モジュールを制御する表示コントローラと、該表示モジュールおよび表示コントローラを備える表示装置および携帯型電子機器とに関するものである。 The present invention includes a matrix-type display element in which display pixels are arranged in a matrix, and a drive circuit that drives the display element, and an operation mode in which a new display operation is performed, and the display operation is suspended. The present invention relates to a display controller that controls a display module having a sleep mode, a display device including the display module and the display controller, and a portable electronic device.
上記マトリクス型の表示素子に対し行方向および列方向に多数の信号線を配備し、該信号線を駆動することにより、表示素子に文字、記号、図形などの画像を表示させる表示装置が存在する。上記マトリクス型の表示素子としては、LCD(Liquid Crystal Display)、PDP(Plasma Display Panel)、EL(Electroluminescence)ディスプレイ、FED(Field Emission Display)などのFPD(Flat Panel Display)が利用されている。FPDは、従来のCRT(Cathode Ray Tube)よりも薄型化かつ軽量化が可能であることから、近時、様々な表示装置に利用されている。 There are display devices that display a character, a symbol, a graphic, or the like on the display element by arranging a large number of signal lines in the row direction and the column direction with respect to the matrix display element and driving the signal lines. . As the matrix type display element, an FPD (Flat Panel Display) such as an LCD (Liquid Crystal Display), a PDP (Plasma Display Panel), an EL (Electroluminescence) display, or an FED (Field Emission Display) is used. Since FPD can be made thinner and lighter than a conventional CRT (Cathode Ray Tube), it has recently been used in various display devices.
一般に、表示装置は、表示モジュールと表示コントローラとを備えている。上記表示モジュールは、上記マトリクス型の表示素子と、該表示素子を駆動する駆動回路とを備えるものである。一方、表示コントローラは、表示モジュールに対し、表示データと、上記表示素子を駆動するための各種制御信号とを送信するものである。 Generally, a display device includes a display module and a display controller. The display module includes the matrix display element and a drive circuit that drives the display element. On the other hand, the display controller transmits display data and various control signals for driving the display element to the display module.
従来の表示装置は、1フレームごとに表示動作を行う連続駆動方式であった。このため、表示コントローラは、1フレームごとに、メモリから表示データを読み出して表示モジュールに転送すると共に、各種制御信号を表示モジュールに送信する必要があり、表示装置の消費電力が大きい要因となっていた。 The conventional display device is a continuous drive system that performs a display operation for each frame. For this reason, it is necessary for the display controller to read display data from the memory and transfer it to the display module for each frame, and to transmit various control signals to the display module, which is a cause of high power consumption of the display device. It was.
そこで、表示動作の休止が可能な、いわゆる間欠駆動方式の表示装置が開発されており、例えば特許文献1〜4に記載されている。
特許文献1に記載のマトリクス型表示装置では、LCDモジュールの信号電極駆動回路にフレームバッファを内蔵している。そして、表示データに変更が無い場合には、モジュールコントローラからLCDモジュールへの表示データの転送を行わない。これにより、消費電力を低減することができる。また、表示データに変更があった場合には、上記表示データの転送を液晶表示タイミングとは無関係に低周波クロックで行う。これにより、高周波クロックでの動作が不要となり、消費電力をさらに低減することができる。
In the matrix display device described in
また、特許文献2に記載の液晶表示装置では、液晶駆動回路は、ビデオ信号の未入力時には液晶表示に必要なパルスの出力を停止し、LCDパネルに表示されている現画像を保持させている。上記パルスの出力を停止することにより、消費電力を低減することができる。 In the liquid crystal display device described in Patent Document 2, the liquid crystal driving circuit stops outputting pulses necessary for liquid crystal display when no video signal is input, and holds the current image displayed on the LCD panel. . By stopping the output of the pulse, power consumption can be reduced.
また、特許文献3に記載の表示装置では、走査期間と非走査期間とが設定され、非走査期間では、コントロールICが、ゲートドライバおよびソースドライバに対し、ゲートスタートパルス信号以外の信号を入力しないようにしている。これにより、上記非走査期間において上記ゲートドライバおよび上記ソースドライバの内部のロジック回路を動作させる必要がなくなるので、消費電力を削減することができる。 In the display device described in Patent Document 3, a scanning period and a non-scanning period are set. In the non-scanning period, the control IC does not input a signal other than the gate start pulse signal to the gate driver and the source driver. I am doing so. Accordingly, it is not necessary to operate the gate driver and the logic circuit inside the source driver in the non-scanning period, so that power consumption can be reduced.
また、特許文献4に記載の画像表示装置では、表示セルの何れかに映像信号を書き込む走査モードと、表示セルの何れにも映像信号を書き込まない保持モードとを有している。該保持モードでは、データ信号線駆動回路は、各データ信号線に信号を出力しないようにしている。これにより、上記データ信号線駆動回路の消費電力を低減できる。一方、走査信号線駆動回路は、全ての走査信号線に非走査電圧(TFTのoff電圧)を出力している。これにより、各表示セルにおける画素電極や補助容量等に蓄積された電荷によって表示が保持される。 Further, the image display device described in Patent Document 4 has a scanning mode in which a video signal is written in any of the display cells, and a holding mode in which no video signal is written in any of the display cells. In the holding mode, the data signal line driving circuit is configured not to output a signal to each data signal line. Thereby, the power consumption of the data signal line driving circuit can be reduced. On the other hand, the scanning signal line driving circuit outputs a non-scanning voltage (TFT off voltage) to all the scanning signal lines. As a result, the display is held by the charges accumulated in the pixel electrodes and the auxiliary capacitors in each display cell.
しかしながら、上記特許文献1〜4では、表示モジュールは、各種信号の入力がいつ停止するかが不明であるため、各種信号の入力が停止している間も、各種信号の入力が再開された場合に備える必要がある。その結果、上記表示モジュール内のアナログ電源を停止させることができず、消費電力の低減が抑制されることになる。
However, in
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、消費電力をさらに低減できる表示コントローラなどを提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a display controller or the like that can further reduce power consumption.
本発明に係る表示コントローラは、表示画素がマトリクス状に配列されたマトリクス型の表示素子と、該表示素子を駆動する駆動回路とを備えており、新たな表示動作を行う動作モードと、該表示動作を休止する休止モードとを有する表示モジュールを制御する表示コントローラであって、上記課題を解決するために、前記動作モードおよび前記休止モードの何れとなるかを示す休止/動作信号であって、前記表示モジュールから受信するか、或いは前記表示モジュールに送信した休止/動作信号に基づいて、表示データと、前記表示モジュールを制御するために必要な複数の制御信号との前記表示モジュールへの送信を制御することを特徴としている。 A display controller according to the present invention includes a matrix display element in which display pixels are arranged in a matrix, and a drive circuit that drives the display element, and an operation mode for performing a new display operation, and the display A display controller for controlling a display module having a pause mode for pausing the operation, and in order to solve the above problem, a pause / operation signal indicating which of the operation mode and the sleep mode is set; Transmission of display data and a plurality of control signals necessary for controlling the display module to the display module based on a pause / operation signal received from the display module or transmitted to the display module. It is characterized by control.
上記の構成によると、休止モードの場合、表示コントローラは、表示データと複数の制御信号との一部または全部を表示モジュールに送信することを停止させることができる。このとき、上記表示コントローラは、送信を停止した信号に関する回路部を停止させることができる一方、上記表示モジュールは、受信しなかった信号に関する回路部を動作させずに済む。従って、上記表示コントローラおよび表示モジュールにおける消費電力を低減することができる。 According to the above configuration, in the sleep mode, the display controller can stop sending part or all of the display data and the plurality of control signals to the display module. At this time, the display controller can stop the circuit unit related to the signal whose transmission is stopped, while the display module does not need to operate the circuit unit related to the signal which has not been received. Therefore, power consumption in the display controller and the display module can be reduced.
また、上記表示コントローラは、送信または受信した休止/動作信号に基づいて、上記表示データおよび制御信号の上記表示モジュールへの送信を制御している。これにより、上記表示モジュールは、上記休止/動作信号の受信または送信から、上記表示コントローラからの上記送信の制御までに、表示の動作または休止のための準備が可能となる。従って、上記表示モジュールは、休止モードでは、上記休止/動作信号を受信または送信するまでは、表示の動作のための待機を行う必要がないので、上記表示モジュール内のアナログ電源を停止させることができ、消費電力をさらに低減することができる。 The display controller controls transmission of the display data and a control signal to the display module based on the pause / operation signal transmitted or received. Accordingly, the display module can prepare for display operation or pause from reception or transmission of the pause / operation signal to control of the transmission from the display controller. Accordingly, in the sleep mode, the display module does not need to wait for the display operation until the pause / operation signal is received or transmitted. Therefore, the analog power supply in the display module may be stopped. And power consumption can be further reduced.
なお、制御信号の例としては、後述の転送クロック信号、垂直走査および水平走査のための同期信号などが挙げられる。また、後述のように、休止モードの場合、上記表示コントローラは、少なくとも上記表示データおよび転送クロック信号を上記表示モジュールに送信することを停止する一方、少なくとも垂直走査および水平走査のための同期信号を上記表示モジュールに送信することが好ましい。 Examples of the control signal include a transfer clock signal described later, a synchronization signal for vertical scanning and horizontal scanning, and the like. As will be described later, in the sleep mode, the display controller stops transmitting at least the display data and the transfer clock signal to the display module, while at least synchronizing signals for vertical scanning and horizontal scanning. It is preferable to transmit to the display module.
本発明に係る表示コントローラは、表示画素がマトリクス状に配列されたマトリクス型の表示素子と、該表示素子を駆動する駆動回路とを備えており、新たな表示動作を行う動作モードと、該表示動作を休止する休止モードとを有する表示モジュールを制御する表示コントローラであって、上記課題を解決するために、前記休止モードの場合には、少なくとも、表示データと、該表示データを各表示画素に転送するための転送クロック信号とを前記表示モジュールに送信することを停止する一方、少なくとも垂直走査および水平走査のための同期信号を前記表示モジュールに送信することを特徴としている。 A display controller according to the present invention includes a matrix display element in which display pixels are arranged in a matrix, and a drive circuit that drives the display element, and an operation mode for performing a new display operation, and the display A display controller that controls a display module having a pause mode that pauses operation, and in order to solve the above-described problem, in the pause mode, at least display data and the display data are assigned to each display pixel. The transmission clock signal for transfer is stopped from being transmitted to the display module, while at least a synchronizing signal for vertical scanning and horizontal scanning is transmitted to the display module.
ここで、垂直走査のための同期信号の例としては、垂直同期信号およびゲートスタートパルス信号が挙げられる。また、水平走査のための同期信号の例としては、水平同期信号およびゲートクロック信号が挙げられる。 Here, examples of the synchronization signal for vertical scanning include a vertical synchronization signal and a gate start pulse signal. Examples of the synchronization signal for horizontal scanning include a horizontal synchronization signal and a gate clock signal.
上記の構成によると、休止モードの場合、表示モジュールは、表示データおよび転送クロック信号を受信しないので、上記表示データおよび転送クロック信号に関する論理回路が動作せずに済む。また、休止モードの場合、表示コントローラは、上記表示データおよび転送クロック信号を表示モジュールに送信する必要がないので、上記表示データおよび転送クロック信号に関する論理回路を停止させることができる。 According to the above configuration, in the sleep mode, the display module does not receive the display data and the transfer clock signal, so that the logic circuit related to the display data and the transfer clock signal does not need to operate. In the sleep mode, the display controller does not need to transmit the display data and the transfer clock signal to the display module, so that the logic circuit related to the display data and the transfer clock signal can be stopped.
一般に、表示データおよび転送クロック信号は、表示コントローラが表示モジュールに送信する信号のうち最も周波数の高いものである。また、論理回路の消費電力は周波数に比例している。従って、本発明の表示コントローラは、消費電力を大幅に低減することができる。 Generally, the display data and the transfer clock signal have the highest frequency among signals transmitted from the display controller to the display module. The power consumption of the logic circuit is proportional to the frequency. Therefore, the display controller of the present invention can significantly reduce power consumption.
また、休止モードの場合でも、垂直走査および水平走査のための同期信号を上記表示コントローラから上記表示モジュールに送信している。これにより、上記休止モードから上記動作モードへの移行を、上記垂直走査および水平走査のための同期信号に基づいて行うことができる。さらに、水平走査のための同期信号は、一般に、垂直走査のための同期信号よりも周波数が高いので、上記移行のための準備を上記水平走査のための同期信号に基づいて行うことにより、上記移行を上記垂直走査のための同期信号に同期して確実に行うことができる。 Even in the pause mode, a synchronization signal for vertical scanning and horizontal scanning is transmitted from the display controller to the display module. Thus, the transition from the pause mode to the operation mode can be performed based on the synchronization signals for the vertical scanning and horizontal scanning. Further, since the synchronization signal for horizontal scanning is generally higher in frequency than the synchronization signal for vertical scanning, the preparation for the transition is performed based on the synchronization signal for horizontal scanning, so that The transition can be reliably performed in synchronization with the synchronization signal for the vertical scanning.
なお、表示モジュールが動作モードおよび休止モードの何れの状態であるかを表示コントローラが判断するには、表示モジュールが表示コントローラに上記状態を通知すればよいし、表示コントローラが表示モジュールに上記状態を指示すればよい。或いは、上述の休止/動作信号を上記表示コントローラと上記表示モジュールとの間で送受信すればよい。 In order for the display controller to determine whether the display module is in the operation mode or the sleep mode, the display module may notify the display controller of the state, or the display controller may indicate the state to the display module. All you need to do is point. Alternatively, the above pause / operation signal may be transmitted and received between the display controller and the display module.
本発明に係る表示コントローラでは、前記休止モードの場合には、前記表示データを記憶する記憶手段から前記表示データを読み出すことを停止することが好ましい。この場合、表示コントローラから記憶手段へのアクセス頻度を低減できるので、他のデバイス、特にCPU(Central Processing Unit)から上記記憶手段へのアクセス効率が向上する。また、上記表示コントローラと上記記憶手段とがバスを介して電気的に接続されている場合、上記バスの占有率を低減できるので、他のデバイス、特にCPUによる上記バスの使用頻度が向上し、パフォーマンスが向上することになる。 In the display controller according to the present invention, in the pause mode, it is preferable to stop reading the display data from the storage unit that stores the display data. In this case, since the frequency of access from the display controller to the storage means can be reduced, the access efficiency to the storage means from another device, particularly a CPU (Central Processing Unit), is improved. Further, when the display controller and the storage means are electrically connected via a bus, the bus occupancy can be reduced, so that the frequency of use of the bus by other devices, particularly the CPU, is improved. Performance will be improved.
なお、上記構成の表示モジュールと、該表示モジュールを制御する上記構成の表示コントローラと、該表示コントローラにクロック信号を供給するクロック装置とを備える表示装置であれば、上述と同様の効果を奏する。 The display device having the above-described configuration, the display controller having the above-described configuration that controls the display module, and the clock device that supplies a clock signal to the display controller have the same effects as described above.
ところで、上述のように、表示コントローラが表示モジュールに送信する信号のうち最も周波数の高いものは、上記表示データおよび転送クロック信号である。従って、上記休止モードの場合に、上記表示コントローラが、少なくとも、上記表示データおよび転送クロック信号を上記表示モジュールに送信することを停止すると、上記表示コントローラの動作周波数を低下させることができる。 By the way, as described above, the signals having the highest frequency among the signals transmitted from the display controller to the display module are the display data and the transfer clock signal. Therefore, when the display controller stops transmitting at least the display data and the transfer clock signal to the display module in the sleep mode, the operating frequency of the display controller can be lowered.
そこで、本発明に係る表示装置では、前記表示コントローラは、前記休止モードの場合、少なくとも、表示データと、該表示データを各表示画素に転送するための転送クロック信号とを前記表示モジュールに送信することを停止しており、前記クロック装置は、前記動作モードの場合に比べて、前記休止モードの場合に前記表示コントローラに供給するクロック信号の周波数が低いことが好ましい。 Therefore, in the display device according to the present invention, the display controller transmits at least display data and a transfer clock signal for transferring the display data to each display pixel to the display module in the sleep mode. It is preferable that the frequency of the clock signal supplied to the display controller in the sleep mode is lower than that in the operation mode.
この場合、上記表示コントローラの動作周波数が低下し、上述のように、論理回路の消費電力は周波数に比例するから、上記表示コントローラの消費電力をさらに低減することができる。 In this case, the operating frequency of the display controller is lowered, and the power consumption of the logic circuit is proportional to the frequency as described above, so that the power consumption of the display controller can be further reduced.
なお、前記表示素子は液晶表示素子であることが好ましいが、PDP、ELディスプレイ、FEDなどのその他のFPDであってもよい。 The display element is preferably a liquid crystal display element, but may be another FPD such as a PDP, EL display, or FED.
また、上記構成の表示装置を備えた携帯型電子機器であれば、上述と同様の効果を奏する。 Moreover, if it is a portable electronic device provided with the display apparatus of the said structure, there exists an effect similar to the above-mentioned.
以上のように、本発明に係る表示コントローラは、表示モジュールへの送信を停止する信号に関する回路部を停止できる一方、上記表示モジュールにおいて、受信しなかった信号に関する回路部を動作させずに済むので、上記表示コントローラおよび表示モジュールにおける消費電力を低減できる効果を奏する。さらに、休止モードの上記表示モジュールは、上記休止/動作信号を受信または送信してから、表示の動作のための準備を行えばよいので、上記休止/動作信号を受信または送信するまで上記表示モジュール内のアナログ電源を停止でき、消費電力をさらに低減できる効果を奏する。 As described above, the display controller according to the present invention can stop the circuit unit related to the signal for stopping transmission to the display module, while the display module does not need to operate the circuit unit related to the signal not received. The power consumption in the display controller and the display module can be reduced. Further, since the display module in the sleep mode may be prepared for display operation after receiving or transmitting the pause / operation signal, the display module until the display / operation signal is received or transmitted. The analog power supply can be stopped, and the power consumption can be further reduced.
また、以上のように、本発明に係る表示コントローラは、休止モードの場合、表示データおよび転送クロック信号に関する論理回路を動作させずに済むので、消費電力を低減できる効果を奏する。さらに、垂直走査および水平走査のための同期信号を表示モジュールに送信することにより、上記休止モードから上記動作モードへの移行の準備を上記水平走査のための同期信号に基づいて行うことができ、上記移行を上記垂直走査のための同期信号に同期して確実に行うことができる効果を奏する。 Further, as described above, the display controller according to the present invention does not need to operate the logic circuit related to the display data and the transfer clock signal in the sleep mode, so that the power consumption can be reduced. Furthermore, by sending a synchronization signal for vertical scanning and horizontal scanning to the display module, preparation for transition from the pause mode to the operation mode can be made based on the synchronization signal for horizontal scanning, There is an effect that the transition can be surely performed in synchronization with the synchronization signal for the vertical scanning.
本発明の一実施形態について図1および図2参照して説明する。図1は、本実施形態の液晶表示装置の概略構成を示している。この液晶表示装置(表示装置)10は、例えば携帯電話機、電子辞書などの携帯型電子機器における画像表示装置として搭載される。携帯型電子機器は、搭載される電池の寿命を延ばすため、各種構成の消費電力の低減が要求されている。 An embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a schematic configuration of the liquid crystal display device of the present embodiment. The liquid crystal display device (display device) 10 is mounted as an image display device in a portable electronic device such as a mobile phone or an electronic dictionary. Portable electronic devices are required to reduce the power consumption of various configurations in order to extend the life of the battery on which they are mounted.
図1に示すように、液晶表示装置10は、CPU11、バス12、メモリ(記憶手段)13、液晶モジュール(表示モジュール)14、液晶コントローラ(表示コントローラ)15、およびクロック装置16を備える構成である。
As shown in FIG. 1, the liquid
CPU11は、例えばRAM(Random Access Memory)やフラッシュメモリなどの記憶素子に記憶されたプログラムを実行することにより、液晶表示装置10内の各種構成の統括的な制御を、バス12を介して行うものである。具体的には、CPU11は、液晶コントローラ15の動作設定、表示データのメモリ13への書込みなどを、バス12を介して行っている。
The
バス12は、液晶表示装置10内の各種構成間でデータの送受信を行うための共通の信号線である。メモリ13は、CPU11および液晶モジュール14間のバッファとして機能するVRAM(Video RAM)であり、表示データDATを記憶するものであるが、CPU11の演算処理に使用するデータ、および演算結果などを一時的に記憶する、いわゆるワーキングメモリとしても機能する。
The
液晶モジュール14は、表示素子に文字、記号、図形などの画像を表示させる機能単位であり、表示画素がマトリクス状に配列されたマトリクス型のLCD素子と、該LCD素子を駆動する駆動回路とを備えるものである。
The
液晶コントローラ15は、液晶モジュール14を制御するものである。具体的には、液晶コントローラ15は、メモリ13から読み出した表示データDATを液晶モジュール14に転送すると共に、液晶モジュール14を表示制御するために必要な複数の制御信号CNTを送信している。この制御信号CNTの例としては、垂直同期信号Vsync、水平同期信号Hsync、表示データDATをLCD素子の各表示画素に転送するための転送クロック信号CLKf、などが挙げられる。
The
クロック装置16は、時間間隔の計測や同期を取るために使用される周期信号であるクロック信号CLKを生成して、各種構成に送信するものである。
The
本実施形態では、液晶モジュール14は、新たな表示動作を行う動作モードMaと、該表示動作を休止する休止モードMpとを有している。そして、液晶モジュール14が動作モードMaおよび休止モードMpの何れであるかによって、液晶コントローラ15およびクロック装置16の動作が変化する。図2は、本実施形態において、液晶モジュール14の動作モードおよび休止モードと、液晶コントローラ15の動作との対応関係を示している。
In the present embodiment, the
具体的には、液晶モジュール14は、動作モードMaおよび休止モードMpの何れであるかを示す休止/動作信号P/Aを生成して液晶コントローラ15に送信している。これにより、液晶コントローラ15は、受信した休止/動作信号P/Aに基づいて、液晶モジュール14が動作モードMaおよび休止モードMpの何れであるかを把握することができる。
Specifically, the
図2に示すように、休止モードMpの場合、液晶コントローラ15は、表示データDATと複数の制御信号CNTとの一部または全部を液晶モジュール14に送信することを停止している。この場合、液晶モジュール14は、液晶コントローラ15が上記送信を停止した信号を受信しないので、受信しなかった信号に関する回路部が動作せずに済む。また、液晶コントローラ15は、上記送信を停止する信号を、生成したり処理したりする必要がないので、上記送信を停止する信号に関する回路部を停止させることができる。その結果、液晶モジュール14および液晶コントローラ15の消費電力を低減することができる。
As shown in FIG. 2, in the pause mode Mp, the
ところで、液晶コントローラ15が液晶モジュール14に送信する信号のうち、表示データDATおよび転送クロック信号CLKfは、他の信号に比べて周波数が高い。また、一般に、回路の消費電力は、「電圧×負荷容量×周波数」に比例するので、周波数を低くすれば、消費電力を低減することができる。従って、休止モードMpの場合、液晶コントローラ15が表示データDATおよび転送クロック信号CLKfを液晶モジュール14に送信することを停止するより、液晶モジュール14および液晶コントローラ15の消費電力を大幅に低減することができる。
By the way, among the signals transmitted from the
例えば、液晶モジュール14の総画素数が480×320ドットであり、フレーム周波数が60Hzである場合、表示データDATの最大周波数および転送クロック信号CLKfの周波数は9MHz〜12MHz程度である。これに対し、垂直同期信号Vsyncの周波数は、フレーム周波数と同じ60Hzであり、水平同期信号Hsyncの周波数は、320×60=19.2kHzである。水平同期信号Hsyncのデューティ比を1:9とした場合でも、水平同期信号Hsyncを生成したり処理したりするために必要なクロック信号の周波数は、19.2kHz×10=192kHzである。
For example, when the total number of pixels of the
従って、垂直同期信号Vsyncおよび水平同期信号Hsyncを生成したり処理したりするために必要なクロック信号の周波数は、表示データDATを処理するために必要な周波数や、転送クロック信号CLKfを生成したり処理したりするために必要なクロック信号の周波数の約1/40以下である。このことから、休止モードMpの場合に、特に表示データDATおよび転送クロック信号CLKfの送信を停止することにより、液晶モジュール14および液晶コントローラ15の消費電力を大幅に低減できることが理解できる。
Accordingly, the frequency of the clock signal necessary for generating and processing the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync is the frequency necessary for processing the display data DAT and the transfer clock signal CLKf. It is about 1/40 or less of the frequency of the clock signal necessary for processing. From this, it can be understood that the power consumption of the
また、本実施形態では、休止モードMpの場合でも、垂直同期信号Vsyncおよび水平同期信号Hsyncを液晶コントローラ15から液晶モジュール14に送信している。これにより、休止モードMpから動作モードMaへの移行を、垂直同期信号Vsyncおよび水平同期信号Hsyncに基づいて行うことができる。また、上述の例の場合、1パルスの垂直同期信号Vsyncに対し、480パルス以上の水平同期信号Hsyncを液晶コントローラ15が受信することになる。従って、液晶コントローラ15は、上記移行のための準備を水平同期信号Hsyncに基づいて行うことにより、上記移行を垂直同期信号Vsyncに同期して確実に行うことができる。
In the present embodiment, the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync are transmitted from the
また、本実施形態では、休止モードMpの液晶モジュール14は、休止/動作信号P/Aを受信または送信してから、表示の動作のための準備を行えばよい。従って、休止/動作信号P/Aを受信または送信するまでは、液晶モジュール14内のアナログ電源を停止させることができ、消費電力をさらに低減することができる。
In the present embodiment, the
また、図2に示すように、休止モードMpの場合、液晶コントローラ15は、メモリ13からバス12を介して表示データDATを読み出すことを停止している。この場合、液晶コントローラ15からメモリ13へのアクセス頻度を低減できるので、他のデバイス、特にCPU11からメモリ13へのアクセス効率が向上する。また、バス12の占有率を低減できるので、他のデバイス、特にCPUによるバス12の使用頻度が向上し、パフォーマンスが向上することになる。
As shown in FIG. 2, in the sleep mode Mp, the
ところで、或る装置において、最も高い周波数の信号を生成したり送信したりする回路部を停止する場合、該回路部に供給するクロック信号が不要となる。この場合、当該装置は、低い周波数のクロック信号が供給されても、動作可能である。 By the way, when a circuit unit that generates or transmits a signal having the highest frequency is stopped in a certain device, a clock signal supplied to the circuit unit is not necessary. In this case, the device can operate even when a low-frequency clock signal is supplied.
そこで、本実施形態では、液晶コントローラ15は、液晶モジュール14からの休止/動作信号P/Aをクロック装置16に送信している。これにより、クロック装置16は、受信した休止/動作信号P/Aに基づいて、液晶モジュール14が動作モードMaおよび休止モードMpの何れであるかを把握することができる。
Therefore, in the present embodiment, the
そして、クロック装置16は、図2に示すように、休止モードMpの場合、低い周波数のクロック信号CLKを液晶コントローラ15に供給している。この場合、液晶コントローラ15の動作周波数が低下し、上述のように、論理回路の消費電力は周波数に比例するから、液晶コントローラ15の消費電力をさらに低減することができる。
As shown in FIG. 2, the
〔実施例〕
次に、液晶モジュール14、液晶コントローラ15、およびクロック装置16の具体例について図3〜図8を参照して説明する。図3は、液晶モジュール14の概略構成を示している。図示のように、液晶モジュール14は、TFTパネル(表示素子)22、走査信号線駆動回路25、データ信号線駆動回路26、対向電極駆動回路28、およびモード制御回路29を備える構成である。
〔Example〕
Next, specific examples of the
TFTパネル22は、i行の走査信号線G1,G2,…,Gi(総称する場合、参照符号Gで示す。)と、j列のデータ信号線S1,S2,…,Sj(総称する場合、参照符号Sで示す。)とによって区画された領域に画素電極23を有している。該画素電極23と対向電極24との間に保持されている電圧によって該電極23・24間の液晶の透過率が変化し、これにより画像表示が行われる。なお、図3では、図面の簡略化のために、i=j=4としているが、これに限定されない。 The TFT panel 22 includes i rows of scanning signal lines G1, G2,..., Gi (referred to collectively by reference numeral G) and j columns of data signal lines S1, S2,. The pixel electrode 23 is provided in a region partitioned by the reference symbol S). The transmissivity of the liquid crystal between the electrodes 23 and 24 is changed by the voltage held between the pixel electrode 23 and the counter electrode 24, whereby image display is performed. In FIG. 3, i = j = 4 is set for simplification of the drawing, but the present invention is not limited to this.
走査信号線Gは走査信号線駆動回路25に接続し、データ信号線Sはデータ信号線駆動回路26に接続している。また、対向電極24は、対向電極駆動回路28に電気的に接続している。
The scanning signal line G is connected to the scanning signal
走査信号線駆動回路25は、垂直同期信号Vsyncおよび水平同期信号Hsyncを受信し、垂直同期信号Vsyncに基づいて走査信号線Gへの駆動動作を開始し、水平同期信号Hsyncに基づいて、水平走査周期ごとに走査信号線Gを順次駆動する。一方、データ信号線駆動回路26は、水平同期信号Hsync、表示データDAT、および転送クロック信号CLKfを受信し、水平同期信号Hsyncに基づいてデータ信号線Sへの駆動動作を開始し、転送クロック信号CLKfに基づいて、表示データDATを1画素毎に分割したデータ信号を、各データ信号線Sにそれぞれ順次出力駆動する。
The scanning signal
これにより、走査信号線Gおよびデータ信号線Sの各交点に形成されたTFT素子(図示せず)を介して、各画素電極23に個別に対応する電圧が印加される。なお、対向電極駆動回路28は、水平同期信号Hsyncを受信し、水平同期信号Hsyncに基づいて対向電極24を駆動する。
As a result, a voltage corresponding to each pixel electrode 23 is individually applied via a TFT element (not shown) formed at each intersection of the scanning signal line G and the data signal line S. The counter
モード制御回路29は、液晶モジュール14が新たな表示動作を行う動作モードMaと、該表示動作を休止する休止モードMpとの何れかに制御するものである。具体的には、モード制御回路29は、CPU11から液晶コントローラ15介してのモード指示信号MDに基づいて、動作モードMaおよび休止モードMpの何れかを選択し、選択したモードを示す休止/動作信号P/Aを生成している。モード制御回路29は、生成した休止/動作信号P/Aをデータ信号線駆動回路26に送信すると共に、外部の液晶コントローラ15に送信している。
The
図4は、モード指示信号MDの内容と、液晶モジュール14の駆動方式との対応関係を示している。図示のように、モード指示信号MDは、2ビットからなるので、4つの駆動方式を指示することができる。第1の駆動方式は、動作モードMaが連続する連続駆動方式である。
FIG. 4 shows the correspondence between the contents of the mode instruction signal MD and the driving method of the
また、残り3つの駆動方式は、動作モードMaの後に休止モードMpが続く間欠駆動方式である。すなわち、第2の駆動方式は、1フレーム周期(1/60秒)の動作モードMaと1フレーム周期の休止モードMpとが交互に続く1:1の間欠駆動方式である。また、第3の駆動方式は、1フレーム周期の動作モードMaと4フレーム周期の休止モードMpとが交互に続く1:4の間欠駆動方式である。そして、第4の駆動方式は、1フレーム周期の動作モードMaと9フレーム周期の休止モードMpとが交互に続く1:9の間欠駆動方式である。 Further, the remaining three driving methods are intermittent driving methods in which the operation mode Ma is followed by the pause mode Mp. In other words, the second driving method is a 1: 1 intermittent driving method in which an operation mode Ma of 1 frame period (1/60 seconds) and a pause mode Mp of 1 frame period are alternately followed. The third driving method is a 1: 4 intermittent driving method in which an operation mode Ma of one frame cycle and a pause mode Mp of four frame cycles are alternately followed. The fourth driving method is a 1: 9 intermittent driving method in which an operation mode Ma having a 1-frame cycle and a pause mode Mp having a 9-frame cycle are alternately followed.
なお、2ビットのモード指示信号MDは、液晶コントローラ15から液晶モジュール14へ、2本の信号線で別々に送信してもよいし、1本の信号線で連続して送信してもよい。また、図4の例では、4つの駆動方式を挙げているが、これらに限定されるものではない。
The 2-bit mode instruction signal MD may be transmitted separately from the
また、本実施例では、モード制御回路29が休止/動作信号P/Aを送信するタイミングは、液晶モジュール14にて受信された垂直同期信号Vsyncの立上りまたは立下りからゲート遅延分またはデータ転送クロック分遅れている。この遅延による不具合を回避するため、休止/動作信号P/Aは、次のフレーム周期が動作モードMaおよび休止モードMpの何れであるかを示すとしている。これにより、液晶モジュール14および液晶コントローラ15は、1フレーム周期の最初から、休止モードMpまたは動作モードMaとして動作することができる。
In this embodiment, the timing at which the
図3に戻って、データ信号線駆動回路26は、休止モードMpの場合、表示データDATおよび転送クロック信号CLKfに関する回路部の動作を停止している。これにより、消費電力を大幅に低減することができる。
Returning to FIG. 3, the data signal
本実施例では、フリッカが気にならないレベルであれば、モード制御回路29は、休止/動作信号P/Aを走査信号線駆動回路25および対向電極駆動回路28にも送信して、走査信号線駆動回路25、データ信号線駆動回路26、および対向電極駆動回路28の全ての動作を停止してもよい。
In this embodiment, if the flicker is not a concern, the
図5は、本実施例の液晶モジュール14における動作および各種信号の動作を示している。図5には、上から順番に、垂直同期信号Vsync、液晶モジュール14の表示部22〜24、および休止/動作信号P/Aの動作を示している。なお、本実施例では、垂直同期信号Vsyncは負論理の信号である。また、休止/動作信号P/Aは、Lレベルが休止モードMpを示し、Hレベルが動作モードMaを示すとしている。また、図5の例では、信号線の伝送や回路内の処理による遅延分は省略されている。
FIG. 5 shows operations of the
図5に示すように、連続駆動方式で駆動されている或る時点C10で、上記1:1の間欠駆動方式を示すモード指示信号MDが、CPU11から液晶コントローラ15を介してモード制御回路29に送信されたとする。このとき、モード制御回路29では、その後の垂直同期信号Vsyncの立下り(C11)に同期して、モード指示信号MDが処理されて、休止/動作信号P/Aが上記1:1の間欠駆動方式に従うものに変更される。これにより、上記立下り時点C11以降の休止/動作信号P/Aは、垂直同期信号Vsyncの立下りに同期して、Hレベル(動作モードMa)とLレベル(休止モードMp)とが交互に繰り返されることになる。
As shown in FIG. 5, at a certain time point C <b> 10 when driving in the continuous driving method, the mode instruction signal MD indicating the 1: 1 intermittent driving method is sent from the
一方、データ信号線駆動回路26では、次の垂直同期信号Vsyncの立下り(C12)に同期して、休止/動作信号P/Aが処理されて、表示部22〜24が上記1:1の間欠駆動方式に従って駆動される。これにより、上記立下り時点C12以降の表示部22〜24は、垂直同期信号Vsyncの立下りに同期して、新たな表示動作と、該表示動作の休止とが交互に繰り返されることになる。
On the other hand, in the data signal
その後、上記1:1の間欠駆動方式で駆動されている或る時点C13で、連続駆動方式を示すモード指示信号MDが、CPU11から液晶コントローラ15を介してモード制御回路29に送信されたとする。このとき、モード制御回路29では、その後の垂直同期信号Vsyncの立下り(C14)に同期して、モード指示信号MDが処理されて、休止/動作信号P/Aが連続駆動方式に従うものに変更される。これにより、上記時点C14以降の休止/動作信号P/Aは、Hレベル(動作モードMa)が継続されることになる。
After that, it is assumed that a mode instruction signal MD indicating the continuous driving method is transmitted from the
一方、データ信号線駆動回路26では、次の垂直同期信号Vsyncの立下り(C15)に同期して、休止/動作信号P/Aが処理されて、表示部22〜24が連続駆動方式に従って駆動される。これにより、上記立下り時点C15以降の表示部22〜24は、垂直同期信号Vsyncの立下りに同期して、新たな表示動作が繰り返されることになる。
On the other hand, in the data signal
図6は、液晶コントローラ15の概略構成を示している。図示のように、液晶コントローラ15は、制御部30と、極性選択部31、同期部32、動作選択部33、アクセス制限部34、および送信制限部35を備える構成である。
FIG. 6 shows a schematic configuration of the
なお、図6において、信号act_enは、上記連続駆動方式と上記間欠駆動方式との何れかが設定されるレジスタact_enからの信号である。また、信号iactは、休止/動作信号P/Aの極性が設定されるレジスタiactからの信号である。また、信号ivsは、垂直同期信号Vsyncの極性が設定さえるレジスタからivsの信号である。また、図6では、図3に示すモード指示信号MDを省略している。 In FIG. 6, a signal act_en is a signal from a register act_en in which one of the continuous driving method and the intermittent driving method is set. The signal iact is a signal from the register iact in which the polarity of the pause / operation signal P / A is set. The signal ivs is a signal ivs from a register in which the polarity of the vertical synchronization signal Vsync is set. In FIG. 6, the mode instruction signal MD shown in FIG. 3 is omitted.
制御部30は、クロック装置16からのクロック信号CLKに基づいて、垂直同期信号Vsync、水平同期信号Hsync、および転送クロック信号CLKfを生成して送信している。また、制御部30は、メモリ13から表示データDATを読み出して、転送クロック信号CLKfに同期させて液晶モジュール14に送信している。
The
すなわち、本実施例の制御部30は、従来の連続駆動方式の液晶コントローラに対応しており、本実施例の液晶コントローラ15は、従来の連続駆動方式の液晶コントローラに対し、本発明を適用するため、幾つかの回路部品を追加したものである。
That is, the
極性選択部31は、垂直同期信号Vsyncおよび休止/動作信号P/Aの極性を、レジスタivs・iactの設定に基づいて変更するものであり、図6に示すように、各信号に対しインバータおよびセレクタを備えるものである。
The
同期部32は、ラッチ回路を備えており、制御部30から出力された後で外部に出力される前の垂直同期信号Vsyncの後段エッジをクロックとして、液晶モジュール14からの休止/動作信号P/Aを同期化するものである。同期部32は、同期化した信号active_i1を動作選択部33に送信する。なお、上述のように、休止/動作信号P/Aの極性はレジスタiactの設定で決まり、クロック(垂直同期信号Vsync)の極性はレジスタivsの設定で決まる。
The
動作選択部33は、液晶モジュール14および液晶コントローラ15が、連続駆動方式および間欠駆動方式の何れで動作するかをCPU11からの信号act_enに基づいて選択するものである。信号act_enがL(低)レベルである場合、連続駆動方式が選択されることになり、出力される信号active_i2は常にH(高)レベルとなる。一方、信号act_enがH(高)レベルである場合、間欠駆動方式が選択されることになり、出力される信号active_i2は信号active_i1と同じレベルである。
The
アクセス制限部34は、信号active_i2に基づいて、制御部30からメモリ13へのアクセスを抑制するものである。具体的には、アクセス制限部34は、信号active_i2がLレベルの場合、メモリ13へのアクセスを制限する一方、その他の場合、メモリ13へのアクセスを制限しない。
The
送信制限部35は、表示データDATおよび転送クロック信号CLKfに関して、制御部30から外部への送信を、信号active_i2に基づいて制限するものである。具体的には、送信制限部35は、信号active_i2がLレベルの場合、表示データDATおよび転送クロック信号CLKfをLレベルに固定して液晶モジュール14に送信する一方、その他の場合、そのまま送信する。
The
図7は、本実施例の液晶コントローラ15において、液晶モジュール14が間欠駆動方式で動作する場合の各種信号の動作を示している。図7には、上から順番に、信号active_i1、信号active_i2、垂直同期信号Vsync、水平同期信号Hsync、転送クロック信号CLKf、表示データDAT、および休止/動作信号P/Aの動作を示している。なお、図7の例では、垂直同期信号Vsyncおよび水平同期信号Hsyncは、負論理の信号である。また、図7の例では、極性選択部31による極性の変更はないものとし、動作選択部33では、間欠駆動方式で動作しているとする。また、図7の例では、信号線の伝送や回路内の処理による遅延分は省略されている。
FIG. 7 shows the operation of various signals when the
図7に示すように、垂直同期信号Vsyncの立下り(D10)に同期して、休止/動作信号P/AのレベルがHレベル(動作モードMa)からLレベル(休止モードMp)に遷移する。この休止/動作信号P/Aのレベルは、同期部32に入力され、垂直同期信号Vsyncの立上り(D11)に同期して、信号active_i1がLレベルに遷移する。
As shown in FIG. 7, the level of the pause / operation signal P / A transitions from the H level (operation mode Ma) to the L level (pause mode Mp) in synchronization with the fall (D10) of the vertical synchronization signal Vsync. . The level of the pause / operation signal P / A is input to the
信号active_i1のレベルは、動作選択部33に入力され、垂直同期信号Vsyncの立下り(D12)に同期して、信号active_i2がLレベルに遷移する。これにより、アクセス制限部34によるメモリ13へのアクセスが制限され、送信制限部35による表示データDATおよび転送クロック信号CLKfの液晶モジュール14への送信がLレベルの送信に制限される。従って、上記立下り時点D12からの1フレーム期間Fpは、表示データDATおよび転送クロック信号CLKfが液晶モジュール14に送信されず、液晶モジュール14にて新たな表示動作が停止されることになる。
The level of the signal active_i1 is input to the
また、図7に示すように、垂直同期信号Vsyncの立下り(D12)に同期して、休止/動作信号P/AのレベルがLレベルからHレベルに遷移する。この休止/動作信号P/Aのレベルは、同期部32に入力され、垂直同期信号Vsyncの立上り(D13)に同期して、信号active_i1がHレベルに遷移する。
Further, as shown in FIG. 7, the level of the pause / operation signal P / A transitions from the L level to the H level in synchronization with the fall (D12) of the vertical synchronization signal Vsync. The level of the pause / operation signal P / A is input to the
信号active_i1のレベルは、動作選択部33に入力され、垂直同期信号Vsyncの立下り(D14)に同期して、信号active_i2がHレベルに遷移する。これにより、アクセス制限部34によるメモリ13へのアクセスは制限されなくなり、送信制限部35による表示データDATおよび転送クロック信号CLKfの液晶モジュール14への送信も制限されなくなる。従って、上記立下り時点D14からの1フレーム期間Faは、表示データDATおよび転送クロック信号CLKfが液晶モジュール14に送信されて、液晶モジュール14にて新たな表示動作が行われることになる(D15)。
The level of the signal active_i1 is input to the
図8は、クロック装置16の概略構成を示している。図示のように、クロック装置16は、水晶発振回路40、1/62分周回路41、セレクタ42、およびタイミング調整回路43を備える構成である。
FIG. 8 shows a schematic configuration of the
水晶発振回路40は、水晶振動子を共振器として利用した発振回路であり、本実施例では、12MHzのクロック信号を生成している。これは、上述の水平同期信号Hsync(19.2kHz)の約620倍である。水晶発振回路40は、生成した12MHzのクロック信号を1/62分周回路41およびセレクタ42に送信する。
The
1/62分周回路41は、受信したクロック信号の周波数を1/62に分周するものであり、本実施例では、12MHzのクロック信号を0.1935MHzのクロック信号に変換している。これは、上述の水平同期信号Hsync(19.2kHz)の約10倍である。1/62分周回路41は、分周したクロック信号をセレクタ42に送信する。
The 1/62
タイミング調整回路43は、液晶コントローラ15から受信した休止/動作信号P/Aのタイミングを、セレクタ42の出力タイミングに同期するように調整するものである。タイミング調整回路43は、タイミングが調整された休止/動作信号P/Aをセレクタ42に送信する。
The
セレクタ42は、水晶発振回路40からのクロック信号と1/62分周回路41からのクロック信号との何れかを、タイミング調整回路43がタイミングを調整した休止/動作信号P/Aに基づき選択して液晶コントローラ15にクロック信号CLKとして出力するものである。具体的には、休止モードMpの場合、1/62分周回路41からの0.1935MHzのクロック信号が液晶コントローラ15に出力される一方、動作モードMaの場合、水晶発振回路40からの12MHzのクロック信号が液晶コントローラ15に出力される。これにより、休止モードMpの場合、液晶コントローラ15の動作周波数が大幅に低減されるので、消費電力を大幅に低減することができる。
The
なお、CPU11その他のデバイスには、水晶発振回路40からの12MHzのクロック信号が供給されてもよいし、液晶コントローラ15と同様に、セレクタ42からのクロック信号が供給されてもよい。セレクタ42からのクロック信号が供給される場合、休止モードMpになると、動作周波数が低下するのでパフォーマンスが低下するが、消費電力をさらに低減することができる。
The
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.
例えば、上記実施形態では、本発明を携帯型電子機器の画像表示装置に適用しているが、デスクトップ型PC(Personal Computer)など、携帯型以外の電子機器に本発明を適用してもよい。また、上記実施形態では、LCDを備えた画像表示装置に適用しているが、PDP、ELディスプレイ、FEDなど、その他のFPDを備えた画像表示装置に適用することもできる。 For example, in the above embodiment, the present invention is applied to an image display device of a portable electronic device. However, the present invention may be applied to an electronic device other than a portable type such as a desktop PC (Personal Computer). In the above-described embodiment, the present invention is applied to an image display device including an LCD. However, the present invention can also be applied to an image display device including other FPDs such as a PDP, an EL display, and an FED.
また、上記実施形態では、間欠駆動方式の液晶モジュール14の実施例として図3を挙げているが、本発明はこれに限定されるものではなく、公知の間欠駆動方式の液晶モジュールに適用することができる。
Moreover, in the said embodiment, although FIG. 3 is mentioned as an Example of the
また、上記実施形態では、液晶コントローラ15は、上述の垂直同期信号Vsync、水平同期信号Hsync、および転送クロック信号CLKfを液晶モジュール14に送信しているが、ソーススタートパルス信号、データ有効信号など、その他の制御信号を送信するものも存在する。この場合、上記その他の制御信号の生成および送信を休止モードMpに停止することにより、液晶モジュール14および液晶コントローラ15の消費電力をさらに低減することができる。
In the above embodiment, the
また、上記実施形態では、休止モードMpおよび動作モードMaの期間を、1フレーム期間またはその倍数としているが、1フレーム期間とは無関係な期間であってもよい。 In the above-described embodiment, the periods of the sleep mode Mp and the operation mode Ma are one frame period or a multiple thereof, but may be a period unrelated to one frame period.
以上のように、本発明は、休止モードの場合に、表示データおよび転送クロック信号の送信を停止して消費電力を低減する一方、垂直同期信号および水平同期信号の送信を継続して休止モードから動作モードへの移行の準備を水平同期信号に基づいて行うことにより、上記移行を垂直同期信号に同期して確実に行うことができるので、任意のマトリックス型表示装置に適用可能である。 As described above, in the case of the pause mode, the present invention stops the transmission of the display data and the transfer clock signal to reduce power consumption, while continuing the transmission of the vertical synchronization signal and the horizontal synchronization signal from the pause mode. Since preparation for shifting to the operation mode is performed based on the horizontal synchronizing signal, the shifting can be surely performed in synchronism with the vertical synchronizing signal, so that the present invention can be applied to any matrix type display device.
10 液晶表示装置(表示装置)
11 CPU
12 バス
13 メモリ(記憶手段)
14 液晶モジュール(表示モジュール)
15 液晶コントローラ(表示コントローラ)
16 クロック装置
22 TFTパネル(表示部・表示素子)
23 画素電極(表示部)
24 対向電極(表示部)
25 走査信号線駆動回路
26 データ信号線駆動回路
28 対向電極駆動回路
29 モード制御回路
30 制御部
31 極性選択部
32 同期部
33 動作選択部
34 アクセス制限部
35 送信制限部
40 水晶発振回路
41 1/62分周回路
42 セレクタ
43 タイミング調整回路
CLK クロック信号
CLKf 転送クロック信号
CNT 制御信号
DAT 表示データ
Hsync 水平同期信号
MD モード指示信号
Ma 動作モード
Mp 休止モード
P/A 休止/動作信号
Vsync 垂直同期信号
10 Liquid crystal display device (display device)
11 CPU
12
14 Liquid crystal module (display module)
15 LCD controller (display controller)
16 Clock device 22 TFT panel (display unit / display element)
23 Pixel electrode (display unit)
24 Counter electrode (display part)
25 scanning signal
Claims (7)
前記動作モードおよび前記休止モードの何れとなるかを示す休止/動作信号であって、前記表示モジュールから受信するか、或いは前記表示モジュールに送信した休止/動作信号に基づいて、表示データと、前記表示モジュールを制御するために必要な複数の制御信号との前記表示モジュールへの送信を制御することを特徴とする表示コントローラ。 A matrix type display element in which display pixels are arranged in a matrix and a drive circuit for driving the display element are provided, and an operation mode for performing a new display operation and a pause mode for pausing the display operation are provided. A display controller for controlling a display module having
A pause / operation signal indicating whether the operation mode or the sleep mode is to be received from the display module or based on the pause / operation signal transmitted to the display module; A display controller that controls transmission to the display module with a plurality of control signals necessary for controlling the display module.
前記休止モードの場合には、少なくとも、表示データと、該表示データを各表示画素に転送するための転送クロック信号とを前記表示モジュールに送信することを停止する一方、少なくとも垂直走査および水平走査のための同期信号を前記表示モジュールに送信することを特徴とする表示コントローラ。 A matrix type display element in which display pixels are arranged in a matrix and a drive circuit for driving the display element are provided, and an operation mode for performing a new display operation and a pause mode for pausing the display operation are provided. A display controller for controlling a display module having
In the case of the pause mode, at least the display data and the transfer clock signal for transferring the display data to each display pixel are stopped from being transmitted to the display module, while at least the vertical scanning and the horizontal scanning are performed. A display controller for transmitting a synchronization signal to the display module.
前記表示コントローラは、請求項1から3までの何れか1項に記載の表示コントローラであることを特徴とする表示装置。 A matrix type display element in which display pixels are arranged in a matrix and a drive circuit for driving the display element are provided, and an operation mode for performing a new display operation and a pause mode for pausing the display operation are provided. A display device comprising: a display module comprising: a display controller that controls the display module; and a clock device that supplies a clock signal to the display controller,
The display device according to claim 1, wherein the display controller is the display controller according to claim 1.
前記クロック装置は、前記動作モードの場合に比べて前記休止モードの場合に、前記表示コントローラに供給するクロック信号の周波数が低いことを特徴とする請求項4に記載の表示装置。 In the case of the pause mode, the display controller stops transmitting at least display data and a transfer clock signal for transferring the display data to each display pixel to the display module,
The display device according to claim 4, wherein the clock device has a lower frequency of a clock signal supplied to the display controller in the sleep mode than in the operation mode.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192234A JP2010032623A (en) | 2008-07-25 | 2008-07-25 | Display controller, display device and portable electronic device |
PCT/JP2009/063114 WO2010010898A1 (en) | 2008-07-25 | 2009-07-22 | Display controller, display device, and portable electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192234A JP2010032623A (en) | 2008-07-25 | 2008-07-25 | Display controller, display device and portable electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010032623A true JP2010032623A (en) | 2010-02-12 |
Family
ID=41570358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008192234A Pending JP2010032623A (en) | 2008-07-25 | 2008-07-25 | Display controller, display device and portable electronic device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010032623A (en) |
WO (1) | WO2010010898A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015014706A (en) * | 2013-07-05 | 2015-01-22 | シナプティクス・ディスプレイ・デバイス株式会社 | Display system, display panel driver, timing controller, display module and program |
KR101574457B1 (en) | 2012-02-20 | 2015-12-03 | 샤프 가부시키가이샤 | Drive device and display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014103918A1 (en) | 2012-12-28 | 2014-07-03 | シャープ株式会社 | Liquid crystal display device and method for driving same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04278990A (en) * | 1991-03-07 | 1992-10-05 | Nec Corp | Lcd controller |
JPH06324650A (en) * | 1993-05-12 | 1994-11-25 | Canon Inc | Display driving device |
JPH07271323A (en) * | 1994-03-31 | 1995-10-20 | Hitachi Ltd | Liquid crystal display device |
JPH09265275A (en) * | 1996-03-28 | 1997-10-07 | Hitachi Ltd | Liquid crystal display device |
JP4638117B2 (en) * | 2002-08-22 | 2011-02-23 | シャープ株式会社 | Display device and driving method thereof |
-
2008
- 2008-07-25 JP JP2008192234A patent/JP2010032623A/en active Pending
-
2009
- 2009-07-22 WO PCT/JP2009/063114 patent/WO2010010898A1/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101574457B1 (en) | 2012-02-20 | 2015-12-03 | 샤프 가부시키가이샤 | Drive device and display device |
JP2015014706A (en) * | 2013-07-05 | 2015-01-22 | シナプティクス・ディスプレイ・デバイス株式会社 | Display system, display panel driver, timing controller, display module and program |
Also Published As
Publication number | Publication date |
---|---|
WO2010010898A1 (en) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6085739B1 (en) | Low power consumption display device | |
CN100377204C (en) | Display control driver and display system | |
JP4668202B2 (en) | Timing signal generation circuit, electronic device, display device, image receiving device, and electronic device driving method | |
WO2011145360A1 (en) | Display device and method of driving the same, and display system | |
JP4713427B2 (en) | Driving device and method for liquid crystal display device | |
WO2012137790A1 (en) | Electronic apparatus, and method for controlling electronic apparatus | |
JP5734951B2 (en) | Display device, driving method thereof, and liquid crystal display device | |
TW200421245A (en) | Device for driving a display apparatus | |
WO2022105485A1 (en) | Image display method, ddic chip, ap, display screen module and terminal | |
CN101046941A (en) | Apparatus and method for driving liquid crystal display device | |
JP5450784B2 (en) | Liquid crystal display | |
JP5974218B1 (en) | Image communication device | |
KR101533520B1 (en) | Display device, and driving method | |
JP2012018271A (en) | Control device and control method for display module, display device, portable electronic apparatus, display control program, and recording medium recording the program | |
WO2012165302A1 (en) | Display control device and control method therefor, and display system | |
JP2007041591A (en) | Display device | |
JP4634075B2 (en) | Display control device for liquid crystal display device and liquid crystal display device having the same | |
JP2014074922A (en) | Display device | |
KR101786649B1 (en) | Image Communication Device | |
WO2010010898A1 (en) | Display controller, display device, and portable electronic device | |
JP2010049206A (en) | Display system and electronic apparatus | |
CN112017612A (en) | Time schedule controller, control method thereof and display device with time schedule controller | |
JP2010250029A (en) | Display | |
JP2001311933A (en) | Liquid crystal display device | |
JP2003058117A (en) | Display device, electronic equipment and display controlling method |