JP2010020553A - 半導体集積回路のマスクレイアウト検証方法 - Google Patents

Abstract

【課題】半導体集積回路の製造工程における設計パターンの微細化や回路の高密度化に伴い製造ばらつきが増加するなかで、半導体素子の配置やその周辺の状況が所望の通りであることを短時間で効率的に検証する。
【解決手段】条件入力工程１０９では、回路特性を同一に合わせるべき特定のレイアウトパターンが複数含まれるようなレイアウトパターン分割条件１０８を入力する。データ分割工程１０３では、入力されたマスクレイアウト設計データを前記レイアウトパターン分割条件に従って複数のレイアウトパターン群に分割する。基準パターン選択工程１０５では、前記複数に分割されたレイアウトパターン群毎に、パターンマッチングの基準となる基準パターンを選択する。パターンマッチング工程１０６では、各レイアウトパターン群別に、そのレイアウトパターン群内の各レイアウトパターンと前記基準パターンとを比較する。
【選択図】図１

Description

本発明は、半導体集積回路のマスクレイアウト検証方法に関し、特に、微細パターンで構成される回路形成に適した検証方法に関する。

近年、半導体集積回路（ＬＳＩ）の高集積化を実現するために、最小加工寸法が微細化しているが、この微細化に伴い、ＬＳＩに作り込まれる微細な素子サイズと、半導体集積回路の製造工程における製造ばらつきとの相対比が大きくなって、回路特性のばらつきが問題になり始めている。

例えば、差動アンプを構成する２つのトランジスタは、回路の対称性と共にシリコンウェハ上での形状や特性、ばらつきの対称性も重要になってくる。そのため、差動アンプを構成する２つのトランジスタは、マスクレイアウト設計の段階から、その両トランジスタの形状、配置、周囲のパターンとの関係を考慮しながら、マスクレイアウト設計が行われる。

そのような形状、配置、周囲のパターンの関係を考慮して実際に差動アンプの両トランジスタがマスクレイアウトされたかどうかを検証するために、従来から用いられてきたＤＲＣ（Design Rule Check）では、これらの要件を満たしていることを確認するには不十分である。

そこで、対称性やパターン一致を検証するために、従来では、同じ形状、同じ条件のものをマスクレイアウトから探し出す技術として、パターンマッチング技術が挙げられ、このパターンマッチング技術は、半導体検査装置の分野では従来から幅広く活用されている。

従来のパターンマッチング技術としては、従来、特許文献１に記載の技術が知られている。このパターンマッチング技術は、探し出すべき対象としてのマッチングパターン（テンプレート又はリファレンスと称する）や、検索ステップを予め定め、その検索ステップで対象領域を少しずつずらして検索することを繰り返して、該当パターンを探し出す構成を採用している。
特開２００５−０６１８３７号公報

前述のように、例えば差動アンプを構成する２つのトランジスタを例に採ると、差動アンプの動作特性を保障するためには、回路構成の対称性に加えて、マスクレイアウト形状、素子配置、素子周囲のマスクレイアウトパターンに関して対称であることが必要である。

しかしながら、従来のパターンマッチング技術では、検索ステップの細かさ、即ち、検索時の繰り返し回数の多さがパターンマッチングの精度を決定することになり、検索ステップを細かく設定すると、パターンマッチング精度を高くできるものの、検索時間に長時間を要する欠点がある。特に、繰り返しパターンが多いメモリ製品のマスクデータなどでは、パターンマッチング効率が良く、得られる精度や処理時間の双方で良好であるものの、レイアウトパターンの繰り返しが少ない論理回路では、パターンマッチング効率が低くなり、また該当パターンを検出できなかったり、処理時間が膨大になってしまうという問題があった。

更に、従来技術では、同じ形状のマスクパターン、例えばトランジスタ形状が同じであっても、接続される配線が異なるような回路構成の場合に、その接続される配線を除外してテンプレートを予め用意するときには、トランジスタ形状が同じであるため、全て同じとしてパターンマッチング動作する欠点があり、逆に、その接続される配線をも含めてテンプレートを予め用意するときには、配線形状が異なるため、全て異なるとしてパターンマッチング動作してしまう欠点がある。特に、回路特性のばらつきの影響を抑えるべき差動回路では、同じトランジスタをペアで使用するが、配線形状は異なる場合も多く、ペアであることの確認は容易ではない。

また、従来では、テンプレートを事前に用意する必要があるが、複数のペアが存在する場合には、事前に何種類のペアが存在するかを把握しなければテンプレートを用意することができず、また、膨大な種類のテンプレートを用意することは困難である。

本発明は、前記課題を解決するため、その目的は、事前にテンプレートを用意することなく、パターンマッチングを検索時間少なく且つマッチング効率良く行うことにある。

前記目的を達成するため、本発明では、半導体集積回路のマスクレイアウト設計データの全てを１つのレイアウトパターンのマッチング検索対象とするのではなく、例えば、ある特定の差動回路でペアとなる２個のトランジスタのレイアウトパターン、即ち、回路特性を同一に合わせるべき特定のレイアウトパターンが複数含まれるように、前記マスクレイアウト設計データを多数のレイアウトパターン群に分割し、この各レイアウトパターン群を個別の検索対象としてパターンマッチングを行うと共に、その各レイアウトパターン群別に、パターンマッチングの基準パターン（テンプレート）を所定の基準に基づいて自動で生成することとする。

具体的に、請求項１記載の発明の半導体集積回路のマスクレイアウト検証方法は、計算機を使用した半導体集積回路のレイアウト設計において、マスクレイアウト設計データを前記計算機に読み込むデータ入力工程と、回路特性を同一に合わせるべき特定のレイアウトパターンが複数含まれるように、レイアウトパターン分割条件を入力する条件入力工程と、前記条件入力工程で入力したレイアウトパターン分割条件に従って、前記データ入力工程で読み込んだマスクレイアウト設計データを複数のレイアウトパターン群に分割するデータ分割工程と、前記データ分割工程で分割したレイアウトパターン群毎に、パターンマッチングの基準となる基準パターンを選択する基準パターン選択工程と、前記データ分割工程で分割したレイアウトパターン群毎に、このレイアウトパターン群に含まれる複数のレイアウトパターンを前記基準パターン選択工程で選択した基準パターンと比較するパターンマッチング工程とを有することを特徴とする。

請求項２記載の発明は、前記請求項１記載の半導体集積回路の設計において、前記条件入力工程では、入力されるレイアウトパターン分割条件は、前記データ入力工程で読み込んだマスクレイアウト設計データのマスク形状であることを特徴とする。

請求項３記載の発明は、前記請求項１記載の半導体集積回路のマスクレイアウト検証方法において、前記条件入力工程では、入力されるレイアウトパターン分割条件は、前記データ入力工程で読み込んだマスクレイアウト設計データで示される半導体集積回路素子の接続情報であることを特徴とする。

請求項４記載の発明は、前記請求項２記載の半導体集積回路のマスクレイアウト検証方法において、前記データ分割工程では、前記条件入力工程で入力されたマスクレイアウト設計データのマスク形状で分割されたレイアウトパターン群を出力することを特徴とする。

請求項５記載の発明は、前記請求項３記載の半導体集積回路のマスクレイアウト検証方法において、前記データ分割工程では、前記条件入力工程で入力されたマスクレイアウト設計データで示される半導体集積回路素子間の接続情報で分割されたレイアウトパターン群を出力することを特徴とする。

請求項６記載の発明は、前記請求項１〜５の何れか１項に記載の半導体集積回路のマスクレイアウト検証方法において、前記基準パターン選択工程では、前記データ分割工程で分割されたレイアウトパターン群毎に、そのレイアウトパターン群の中から、予め定めた選択基準に基づいて、基準パターンを選択することを特徴とする。

請求項７記載の発明は、前記請求項１〜６の何れか１項に記載の半導体集積回路のマスクレイアウト検証方法において、前記パターンマッチング工程では、前記基準パターン選択工程で選択した基準パターンを、回転、縦反転、横反転、縦横反転したパターンを含めて比較処理を行うことを特徴とする。

請求項８記載の発明は、前記請求項１〜７の何れか１項に記載の半導体集積回路のマスクレイアウト検証方法において、前記パターンマッチング工程では、レイアウトパターン群に含まれる複数のレイアウトパターンを前記基準パターン選択工程で選択した基準パターンと比較すると共に、そのレイアウトパターン群を前記基準パターンの予め定めた周囲内に存在するパターンとも比較することを特徴とする。

請求項９記載の発明は、前記請求項６記載の半導体集積回路のマスクレイアウト検証方法において、前記基準パターン選択工程では、前記予め定めた選択基準は、レイアウトパターン群についてのデータ座標系における原点（０、０）に最も近いレイアウトパターンを基準パターンとして選択する基準であることを特徴とする。

以上により、請求項１〜９記載の発明では、読み込まれたマスクレイアウト設計データが条件入力工程で入力されたレイアウトパターン分割条件に基づいて複数のレイアウトパターン群に分割される。このレイアウトパターン分割条件は、例えば、トランジスタの拡散層を示すマスク形状であったり、トランジスタのゲートやソース、ドレインに接続される特定の信号配線や電源配線、接地配線などの回路素子の接続情報である。例えば差動回路でペアとなる２個のトランジスタ間では、同一の拡散層に形成され、また、接続される信号配線等は同一の信号配線等の場合がある。このため、前記複数に分割された各々のレイアウトパターン群は、回路特性を同一に合わせるべき特定のレイアウトパターンが複数含まれる可能性が高い。従って、分割された各レイアウトパターン群別に、そのレイアウトパターン群内を１つの検索対象としてパターンマッチングすれば、検索時間が大幅に短縮されると共に、パターンマッチング効率が高くなる。

しかも、基準パターン選択工程では、前記複数に分割されたレイアウトパターン群毎に、各々、そのレイアウトパターン群に含まれる複数のレイアウトパターンのうち１つをパターンマッチングの基準パターンとして選択するので、事前にテンプレート（リファレンス）を準備する必要がなくなる。

以上説明したように、請求項１〜９記載の発明の半導体集積回路のマスクレイアウト検証方法によれば、パターンマッチングで検出するべき対象物（半導体素子）やその組み合わせを含むレイアウトパターンを、事前に与えた条件に基づいて、１つのレイアウトパターン群内にグルーピングしたので、回路特性を同一にすべき２以上のレイアウトパターンがそのようにレイアウトされるいるかどうかを、検索時間少なく且つパターンマッチング効率高く確認することが可能である。この効果は、半導体素子やネットリストを抽出するＬＶＳ（Layout VS Shcmatic）やＬＰＥ（Layout Parastric Extraction）のように、物理的な配置情報であるレイアウトパターンを削除して回路情報のみを抽出する方法では得られない効果である。

しかも、従来のようにテンプレートやリファレンスを事前に準備する必要がないので、例えば何種類の形状等のトランジスタペアが存在するか等を事前に把握する必要がない。

以下、本発明の実施形態を図面に基づいて説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態の半導体集積回路のマスクレイアウト検証方法のフローチャートを示す。

同図においては、先ず、マスクレイアウト設計データ１０１をデータ入力工程１０２へ読み込む。次に、レイアウトパターン分割条件１０８を条件入力工程１０９へ読み込む。

その後、データ分割工程１０３において、前記データ入力工程１０２で読み込んだマスクレイアウト設計データ１０１を前記条件入力工程１０９で読み込んだレイアウトパターン分割条件１０８に基づいて複数のレイアウトパターン群に分割し、それ等のレイアウトパターン群１０４を出力する。

続いて、基準パターン選択工程１０５では、前記分割された複数のレイアウトパターン群１０４について、個別に、そのレイアウトパターン群に含まれる複数のレイアウトパターンのパターンマッチングの基準となる基準パターンをそのレイアウトパターン群の中から選択する。

そして、パターンマッチング工程１０６において、前記複数のレイアウトパターン群１０４について、個別に、そのレイアウトパターン群に含まれる複数のレイアウトパターンと、そのレイアウトパター群の中から選択した基準パターンとを比較（パターンマッチング）し、その比較結果１０７を得る。

前記条件入力工程１０９のレイアウトパターン分割条件１０８の具体例を示す。この条件入力工程１０９で読み込んだレイアウト分割条件１０８は、例えばトランジスタ形状に応じた分割条件であり、例えば、そのトランジスタの拡散層（マスク形状）を指定する。具体的に説明すると、図２（ａ）に示すように、読み込んだマスクレイアウト設計データ１０１の一部に５個のトランジスタ３０１〜３０５が存在する場合に、拡散層３０６と拡散層３０７とをレイアウト分割条件１０８として指定した場合を考える。この場合には、データ分割工程１０３では、同一の拡散層３０６に属する２個のトランジスタ３０１、３０２を図２（ｂ）に示すように１つのレイアウトパターン群３０８として分割し、他の同一の拡散層３０７に属する３個のトランジスタ３０３〜３０５を図２（ｃ）に示すように１つのレイアウトパターン群３０９として分割する。これらのレイアウトパターン群３０８、３０９では、それ等に属する複数のレイアウトパターン（３０１、３０２）、（３０３、３０４、３０５）は、同一の回路特性を持たせるように同一の拡散層を用いて形成されている場合が多いので、このように分割されたレイアウトパターン群３０８、３０９別でのパターンマッチングを効率良く行うことが可能になる。

データ分割工程１０３で得られたレイアウトパターン群１０４は、前記具体例では、２つのレイアウトパターン群３０８、３０９から構成されるデータとなる。このように、マスクレイアウト設計データのマスク形状をレイアウト分割条件１０８として指定する場合には、図形的なパターン検索が行われる。

次に、前記基準パターン選択工程１０５の具体例を説明する。この基準パターン選択工程１０５では、例えば、前記データ分割工程１０３で分割されたレイアウトパターン群の座標系における原点（０、０）に最も距離が近いレイアウトパターンを基準パターンとして選択する。具体的に、図３を用いて説明する。同図（ａ）及び（ｂ）は前記データ分割工程１０３で分割されたレイアウトパターン群３０８、３０９を示す。同図（ａ）のレイアウトパターン群３０８では、２つのトランジスタのレイアウトパターン３０１、３０２が含まれるが、そのレイアウトパターン群３０８の座標系における原点（０、０）に最も距離が近いトランジスタのレイアウトパターン３０１を同図（ｃ）に示すように基準パターンとして選択し、同図（ｂ）のレイアウトパターン群３０９では、３つのトランジスタのレイアウトパターン３０３〜３０５が含まれるが、そのレイアウトパターン群３０９の座標系における原点（０、０）に最も距離が近いトランジスタのレイアウトパターン３０３を同図（ｄ）に示すように基準パターンとして選択する。

図１に示したパターンマッチング工程１０６では、得られたレイアウトパターン群１０４毎に、１つのレイアウトパターン群に属する複数のレイアウトパターンをそのレイアウトパターン群から選択した基準パターンと比較して、パターンマッチングを行う。例えば、図３（ａ）のレイアウトパターン群３０８では、トランジスタのレイアウトパターン３０２が基準パターン３０１と一致すると判断し、同図（ｂ）のレイアウトパターン群３０９では、トランジスタのレイアウトパターン３０４、３０５が基準パターン３０３と一致すると判断する。

ここで、前記パターンマッチング工程１０６では、選択した基準パターンそのもの形状だけでなく、種々のバリエーションを含めて、パターンマッチングを行う。例えば、図４（ａ）に示すように英文字の「Ｆ」の形状の基準パターン５０１が選択された場合には、その基準パターンのバリエーションとして、同図（ｂ）〜（ｄ）のように形状「Ｆ」を順次時計方向に９０°回転した形状も基準パターンに含めると共に、同図（ｅ）に示すように英文字「Ｆ」を左右反転した形状や、同図（ｆ）〜（ｈ）のようにこの「Ｆ」の左右反転形状を順次時計方向に９０°回転した形状も基準パターンに含めて、パターンマッチングを行う。

（第２の実施形態）
次に、本発明の第２の実施形態を説明する。

前記第１の実施形態では、データ分割工程１０３においてマスク形状に依存したデータ分割の場合を例示したが、本実施形態では、回路接続情報によってマスクレイアウト設計データを分割するものである。

図５は本実施形態でのマスクレイアウト設計データを示す。この設計データでは、信号配線２０７に接続される３つのトランジスタのレイアウトパターン２１０、２１２、２１４と、信号配線２０８に接続される２つのトランジスタのレイアウトパターン２１１、２１３とが存在している。

本実施形態では、条件入力工程１０９のレイアウトパターン分割条件１０８は、回路接続情報である。例えば、図５のマスクレイアウト設計データでは、回路接続情報として信号配線２０７又は信号配線２０８を指定する。

前記条件入力工程１０９のレイアウトパターン分割条件１０８が信号配線２０７である場合には、データ分割工程１０３で得られるレイアウトパターン群１０４は、図６（ａ）に示すように、この信号配線２０７と、この信号配線２０７に接続された３つのトランジスタのレイアウトパターン２１０、２１２、２１４とを含むレイアウトパターン群２２０となる。また、前記条件入力工程１０９のレイアウトパターン分割条件１０８が信号配線２０８である場合には、データ分割工程１０３で得られるレイアウトパターン群１０４は、図６（ｂ）に示すように、この信号配線２０８と、この信号配線２０８に接続された２つのトランジスタのレイアウトパターン２１１、２１３とを含むレイアウトパターン群２２１となる。図６（ａ）及び（ｂ）では、レイアウトパターン群２２０、２２１の座標系における原点（０、０）に最も距離が近いトランジスタのレイアウトパターン２１０、２１１を基準パターンとして選択しており、この基準パターンを同図（ａ）及び（ｂ）において太実線で示す。

このように、回路接続情報によってマスクレイアウト設計データを分割する場合には、回路構成とマスクレイアウトの双方に依存したパターン検索が行われる。

また、前記第１の実施形態と同様に、図７に示すように、得られたレイアウトパターン群３００の中から基準パターン３０５を選択したとき、この基準パターン３０５を時計方向に９０°、１８０°、２７０°回転した形状や、左右反転した形状、この左右反転形状を９０°、１８０°、２７０°回転した形状、上下反転した形状なども基準パターンに含めてパターンマッチングを行う。このパターンマッチングでは、基準パターン３０５の上下反転パターン３１０、時計方向に９０°回転したパターン３１１、時計方向に２７０°回転したパターン３１２も同一パターンと判別することが可能である。

（第３の実施形態）
続いて、本発明の第２の実施形態を説明する。

前記第１の実施形態では、基準パターン選択工程１０５において、分割された各レイアウトパターン群の座標系における原点（０、０）に最も距離が近いレイアウトパターンを基準パターンとして選択したが、本実施形態は、図８（ａ）及び（ｂ）に示すように、基準パターン４０１、４０２の周辺に位置するレイアウトパターンを含めた領域全体４０５、４０６を基準パターンとして選択を行う。

図８（ａ）及び（ｂ）では、２つのトランジスタのレイアウトパターン４０１、４０２を比較すると、同一の形状であるが、それ等の周辺を含めた領域４０５と領域４０６との形状は異なる。レイアウトパターン４０１、４０２がトランジスタ（半導体素子）で構成されている場合には、半導体素子の形状だけでなく、その周辺レイアウトパターンの影響も依存して素子特性が変動する場合があり、周辺を含めた領域４０５、４０６での形状の同一の確認が必要となる。周辺を含めた領域４０５、４０６を大きくとれば、より厳密な形状の一致の確認を行うことができるが、その一方で、形状が一致するレイアウトパターンを検索する時間は非常に長くなる。そこで、トランジスタのレイアウトパターン４０１、４０２（狭義の基準パターン）４０１、４０２をレイアウトパターン検索の初期値として検索を行うことにより、検索範囲や検索処理量を削減することが可能である。

尚、以上の説明では、マスク形状や回路接続情報によってマスクレイアウト設計データを分割する場合を説明したが、半導体集積回路素子の種類、大きさ、抵抗値、トランジスタのゲート長やゲート幅、流せる電流量等の属性を基準としてデータ分割を行っても良い。

以上説明したように、本発明は、半導体集積回路の製造工程における設計パターンの微細化や回路の高密度化に伴い製造ばらつきが増加し、また設計マージンが減少するなかで、検証精度の向上と検証時間の短縮を可能としつつ、半導体集積回路のマスクレイアウト設計が所望の通りであることを検証することができる。特に、ＣＡＤデータとして管理された半導体パターンのマスクレイアウト設計データ及び回路図、その他のマスクレイアウトパターン設計に用いる複数データを総合的に活用する方法を提供できる。

本発明の第１の実施形態の半導体集積回路のマスクレイアウト検証方法を示すフローチャート図である。 （ａ）は読み込まれたマスクレイアウト設計データの一部を表現したレイアウト図、同図（ｂ）及び（ｃ）はデータ分割工程で分割されたレイアウトパターン群を示す図である。 （ａ）及び（ｂ）はデータ分割工程で分割されたレイアウトパターン群を示す図、同図（ｃ）及び（ｄ）はそれ等のレイアウトパターン群から基準パターンを選択する所定の選択基準を示す図である。 （ａ）〜（ｈ）はパターンマッチング基準パターンのバリエーションを示す図である。 本発明の第２の実施形態において、読み込まれたマスクレイアウト設計データの一例を表現したレイアウト図である。 （ａ）及び（ｂ）は図５のマスクレイアウト設計データをデータ分割工程で回路接続情報という分割条件で分割したレイアウトパターン群を示す図である。 基準パターンを回転、縦反転、横反転、縦横反転したパターンをも基準パターンに含めてレイアウトパターン群と基準パターンとを比較する場合のレイアウトの一例を示す図である。 （ａ）及び（ｂ）は基準パターンの所定周囲内を含めて比較処理する場合の例を示す図である。

符号の説明

１０１ マスクレイアウト設計データ
１０２ データ入力工程
１０３ データ分割工程
１０４ レイアウトパターン群
１０５ 基準パターン選択工程
１０６ パターンマッチング工程
１０７ 比較結果
１０８ レイアウトデータ分割条件
１０９ 条件入力工程
２０７、２０８ 信号配線
２１０〜２１４、
３０１〜３０５ レイアウトパターン
２２０、２２１、
３０８、３０９ レイアウトパターン群
３０６、３０７ 拡散層
３０５、５０１〜５０８ 基準パターン
３１０〜３１２、
４０１、４０２ レイアウトパターン
４０５、４０６ 周辺を含めた領域

Claims (9)

1. 計算機を使用した半導体集積回路のレイアウト設計において、
   マスクレイアウト設計データを前記計算機に読み込むデータ入力工程と、
   回路特性を同一に合わせるべき特定のレイアウトパターンが複数含まれるように、レイアウトパターン分割条件を入力する条件入力工程と、
   前記条件入力工程で入力したレイアウトパターン分割条件に従って、前記データ入力工程で読み込んだマスクレイアウト設計データを複数のレイアウトパターン群に分割するデータ分割工程と、
   前記データ分割工程で分割したレイアウトパターン群毎に、パターンマッチングの基準となる基準パターンを選択する基準パターン選択工程と、
   前記データ分割工程で分割したレイアウトパターン群毎に、このレイアウトパターン群に含まれる複数のレイアウトパターンを前記基準パターン選択工程で選択した基準パターンと比較するパターンマッチング工程とを有する
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
2. 前記請求項１記載の半導体集積回路のマスクレイアウト検証方法において、
   前記条件入力工程では、
   入力されるレイアウトパターン分割条件は、前記データ入力工程で読み込んだマスクレイアウト設計データのマスク形状である
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
3. 前記請求項１記載の半導体集積回路のマスクレイアウト検証方法において、
   前記条件入力工程では、
   入力されるレイアウトパターン分割条件は、前記データ入力工程で読み込んだマスクレイアウト設計データで示される半導体集積回路素子の接続情報である
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
4. 前記請求項２記載の半導体集積回路のマスクレイアウト検証方法において、
   前記データ分割工程では、
   前記条件入力工程で入力されたマスクレイアウト設計データのマスク形状で分割されたレイアウトパターン群を出力する
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
5. 前記請求項３記載の半導体集積回路のマスクレイアウト検証方法において、
   前記データ分割工程では、
   前記条件入力工程で入力されたマスクレイアウト設計データで示される半導体集積回路素子間の接続情報で分割されたレイアウトパターン群を出力する
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
6. 前記請求項１〜５の何れか１項に記載の半導体集積回路のマスクレイアウト検証方法において、
   前記基準パターン選択工程では、
   前記データ分割工程で分割されたレイアウトパターン群毎に、そのレイアウトパターン群の中から、予め定めた選択基準に基づいて、基準パターンを選択する
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
7. 前記請求項１〜６の何れか１項に記載の半導体集積回路のマスクレイアウト検証方法において、
   前記パターンマッチング工程では、
   前記基準パターン選択工程で選択した基準パターンを、回転、縦反転、横反転、縦横反転したパターンを含めて比較処理を行う
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
8. 前記請求項１〜７の何れか１項に記載の半導体集積回路のマスクレイアウト検証方法において、
   前記パターンマッチング工程では、
   レイアウトパターン群に含まれる複数のレイアウトパターンを前記基準パターン選択工程で選択した基準パターンと比較すると共に、そのレイアウトパターン群を前記基準パターンの予め定めた周囲内に存在するパターンとも比較する
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。
9. 前記請求項６記載の半導体集積回路のマスクレイアウト検証方法において、
   前記基準パターン選択工程では、
   前記予め定めた選択基準は、レイアウトパターン群についてのデータ座標系における原点（０、０）に最も近いレイアウトパターンを基準パターンとして選択する基準である
   ことを特徴とする半導体集積回路のマスクレイアウト検証方法。

Images