JP2010008691A - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP2010008691A JP2010008691A JP2008167654A JP2008167654A JP2010008691A JP 2010008691 A JP2010008691 A JP 2010008691A JP 2008167654 A JP2008167654 A JP 2008167654A JP 2008167654 A JP2008167654 A JP 2008167654A JP 2010008691 A JP2010008691 A JP 2010008691A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrodes
- electrode
- crystal display
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【解決手段】一対の基板のうちの第1の基板1の内面に、複数の画素電極3と、複数の画素電極3それぞれとの間に補償容量を形成し、且つ前記複数の画素電極3の周縁部との間に横電界を生成する補助電極12とを設け、第2の基板の内面に、前記複数の画素電極3と対向させて設けられた対向電極と、前記対向電極上に複数の画素電極3の中心部にそれぞれ対応させて設けられた複数の誘電体層18とを設け、これらの基板の内面に、それぞれが予め定めた方向14a,19aにラビング処理された水平配向膜を設け、前記一対の基板間の間隙に正の誘電異方性を有する液晶層を封入した。
【選択図】図1
Description
予め定めた間隙を設けて対向配置された第1と第2の一対の基板と、
前記一対の基板の互いに対向する内面のうちの前記第1の基板の内面にマトリックス状に配列させて設けられた複数の画素電極と、
前記第1の基板の内面に、前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数の薄膜トランジスタと、
前記第1の基板の内面に設けられ、前記複数の薄膜トランジスタにそれぞれゲート信号及びデータ信号を供給する複数の走査線及び信号線と、
前記複数の画素電極よりも前記第1の基板側に、前記複数の画素電極との間に絶縁膜を介在させて設けられ、前記複数の画素電極それぞれの周縁部の略全周に対応し、且つ外周部が前記画素電極の周囲に張出す形状に形成され、前記複数の画素電極それぞれとの間に補償容量を形成し、且つ前記外周部と前記複数の画素電極の周縁部との間に、前記基板面に沿った横方向の電界を生成する補助電極と、
前記第2の基板の内面に、前記複数の画素電極と対向させて設けられた対向電極と、
前記対向電極の前記複数の画素電極と対向する面上に、前記複数の画素電極の予め定めた部分にそれぞれ対応させて設けられた複数の誘電体層と、
前記一対の基板の内面それぞれに、前記複数の画素電極及び前記対向電極と前記誘電体層を覆って設けられ、それぞれが予め定めた方向にラビング処理された水平配向膜と、
前記一対の基板間の間隙に封入された正の誘電異方性を有する液晶層と、
を備えたことを特徴とする。
図1〜図10はこの発明の第1の実施例を示しており、図1は液晶表示素子の第1の基板の一部分の平面図、図2及び図3は図1のII−II線及びIII−III線に沿う前記液晶表示素子の拡大断面図である。
図11はこの発明の第2の実施例を示す液晶表示素子の第1の基板の一部分の平面図である。なお、この実施例において、上述した第1の実施例に対応するものには同符号を付し、同一のものについてはその説明を省略する。
Claims (6)
- 予め定めた間隙を設けて対向配置された第1と第2の一対の基板と、
前記一対の基板の互いに対向する内面のうちの前記第1の基板の内面にマトリックス状に配列させて設けられた複数の画素電極と、
前記第1の基板の内面に、前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数の薄膜トランジスタと、
前記第1の基板の内面に設けられ、前記複数の薄膜トランジスタにそれぞれゲート信号及びデータ信号を供給する複数の走査線及び信号線と、
前記複数の画素電極よりも前記第1の基板側に、前記複数の画素電極との間に絶縁膜を介在させて設けられ、前記複数の画素電極それぞれの周縁部の略全周に対応し、且つ外周部が前記画素電極の周囲に張出す形状に形成され、前記複数の画素電極それぞれとの間に補償容量を形成し、且つ前記外周部と前記複数の画素電極の周縁部との間に、前記基板面に沿った横方向の電界を生成する補助電極と、
前記第2の基板の内面に、前記複数の画素電極と対向させて設けられた対向電極と、
前記対向電極の前記複数の画素電極と対向する面上に、前記複数の画素電極の予め定めた部分にそれぞれ対応させて設けられた複数の誘電体層と、
前記一対の基板の内面それぞれに、前記複数の画素電極及び前記対向電極と前記誘電体層を覆って設けられ、それぞれが予め定めた方向にラビング処理された水平配向膜と、
前記一対の基板間の間隙に封入された正の誘電異方性を有する液晶層と、
を備えたことを特徴とする液晶表示素子。 - 一対の基板の内面それぞれに設けられた水平配向膜は、実質的に互いに直交する方向にラビング処理され、液晶層の液晶分子は、前記一対の基板間において実質的に90°のツイスト角でツイスト配向していることを特徴とする請求項1に記載の液晶表示素子。
- 対向電極上の誘電体層は、直径が10〜30μm、厚さが1〜2μmの円形膜状に形成されていることを特徴とする請求項1に記載の液晶表示素子。
- 対向電極上の誘電体層は、画素電極の周縁部のうちの第1の基板の内面の配向膜のラビング方向の上流側の縁部と、前記ラビング方向の下流側の縁部との中間付近に対応させて設けられていることを特徴とする請求項1〜3のいずれかに記載の液晶表示素子。
- 複数の画素電極はそれぞれ、実質的に正方形状に形成されており、対向電極上の誘電体層は、前記複数の画素電極の中心部にそれぞれ対応させて設けられていることを特徴とする請求項4に記載の液晶表示素子。
- 複数の画素電極はそれぞれ、互いに直交する2つの方向のうちの一方の方向の幅が他方の方向の幅の実質的に整数倍の長方形状で、且つ前記他方の方向と平行に設けられたスリットにより実質的に正方形状の複数の電極部に区分された形状に形成されており、補助電極は、前記画素電極の前記複数の電極部の周縁部にそれぞれ対応させて設けられ、対向電極上の誘電体層は、前記画素電極の前記複数の電極部の中心部にそれぞれ対応させて設けられていることを特徴とする請求項4に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008167654A JP5286974B2 (ja) | 2008-06-26 | 2008-06-26 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008167654A JP5286974B2 (ja) | 2008-06-26 | 2008-06-26 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010008691A true JP2010008691A (ja) | 2010-01-14 |
| JP5286974B2 JP5286974B2 (ja) | 2013-09-11 |
Family
ID=41589284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008167654A Expired - Fee Related JP5286974B2 (ja) | 2008-06-26 | 2008-06-26 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5286974B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000194016A (ja) * | 1998-12-11 | 2000-07-14 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| JP2001242466A (ja) * | 2000-01-12 | 2001-09-07 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| JP2002040432A (ja) * | 2000-07-27 | 2002-02-06 | Sony Corp | 液晶表示素子 |
| JP2007034090A (ja) * | 2005-07-29 | 2007-02-08 | Casio Comput Co Ltd | 液晶表示装置 |
-
2008
- 2008-06-26 JP JP2008167654A patent/JP5286974B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000194016A (ja) * | 1998-12-11 | 2000-07-14 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| JP2001242466A (ja) * | 2000-01-12 | 2001-09-07 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| JP2002040432A (ja) * | 2000-07-27 | 2002-02-06 | Sony Corp | 液晶表示素子 |
| JP2007034090A (ja) * | 2005-07-29 | 2007-02-08 | Casio Comput Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5286974B2 (ja) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101006202B1 (ko) | 수평 전계형 액정 표시 장치용 픽셀 구조체 | |
| JP4639968B2 (ja) | 液晶表示装置 | |
| JP4203676B2 (ja) | 液晶表示素子 | |
| US8836900B2 (en) | Array substrate and liquid crystal display device | |
| JP4613973B2 (ja) | 液晶表示素子 | |
| CN101685215B (zh) | 液晶显示元件 | |
| CN104280947B (zh) | 液晶显示器 | |
| JP4946135B2 (ja) | 液晶表示素子 | |
| JP4639797B2 (ja) | 液晶表示素子 | |
| CN101561572B (zh) | 液晶显示装置 | |
| JP4766673B2 (ja) | 液晶表示素子 | |
| JP2009282366A (ja) | 液晶表示パネルおよびその製造方法 | |
| JP4382025B2 (ja) | 液晶表示パネルと画素構造 | |
| JP2011033821A (ja) | 液晶表示素子 | |
| JP2010008693A (ja) | 液晶表示素子 | |
| JP5286974B2 (ja) | 液晶表示素子 | |
| JP5526507B2 (ja) | 液晶表示素子 | |
| JP2014066827A (ja) | 液晶表示装置 | |
| JP5278337B2 (ja) | 液晶表示素子 | |
| JP5242894B2 (ja) | 液晶表示装置 | |
| JP2006276160A (ja) | 液晶表示素子 | |
| JP2010008692A (ja) | 液晶表示素子 | |
| JP2010156805A (ja) | 液晶表示素子 | |
| JP2008083395A (ja) | 液晶表示素子 | |
| JP2007298842A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
| LAPS | Cancellation because of no payment of annual fees |