JP2010003936A - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP2010003936A
JP2010003936A JP2008162649A JP2008162649A JP2010003936A JP 2010003936 A JP2010003936 A JP 2010003936A JP 2008162649 A JP2008162649 A JP 2008162649A JP 2008162649 A JP2008162649 A JP 2008162649A JP 2010003936 A JP2010003936 A JP 2010003936A
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor device
filler
needle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008162649A
Other languages
English (en)
Other versions
JP5317548B2 (ja
Inventor
Naomi Masuda
直実 舛田
Junji Tanaka
淳二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2008162649A priority Critical patent/JP5317548B2/ja
Publication of JP2010003936A publication Critical patent/JP2010003936A/ja
Application granted granted Critical
Publication of JP5317548B2 publication Critical patent/JP5317548B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/016Manufacture or treatment using moulds
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】反りを低減することができ、かつ反りの量を制御することが可能な半導体装置を提供する。
【解決手段】基板2と、基板2に実装された半導体チップ6と、針状フィラーが添加され、基板2の前記半導体チップ6が実装された面と反対側の面が露出するように、基板2と半導体チップ6とを封止する樹脂4と、を具備する半導体装置である。基板2と樹脂4との収縮率の差異を小さくすることができるため、基板2の反りを低減することができ、かつ反りの量を制御することが可能な半導体装置。
【選択図】図3

Description

本発明は、半導体装置及びその製造方法に関し、特に樹脂封止型の半導体装置及びその製造方法に関する。
半導体装置では、基板に実装された半導体チップを保護するため基板と半導体チップとは樹脂等で封止される。その中に、BGA(Ball Grid Array)型のように、基板の半導体チップが実装された面のみを封止する片面封止型のパッケージがある。
特許文献1には、樹脂の表面を金属で覆い耐久性を高めた半導体装置を、簡単な工程により高歩留まりで生産する技術が開示されている。特許文献2及び特許文献3には、異なる物性を有する複数の樹脂を用いて半導体装置を封止する技術が開示されている。特許文献4には、樹脂の上面にガラスエポキシ板を設ける技術が開示されている。
特開平9−232477号公報 特開平9−148352号公報 特開平4−171970号公報 特開2000−124363号公報
片面封止型パッケージでは、封止後の半導体装置が基板と樹脂の二層構造になる。基板と樹脂とでは収縮率に差異があるため、半導体装置を実装する工程等において加熱されると、基板に反りが発生する場合がある。このことは、基板と半導体チップとの接続不良が起きるなど、半導体装置の信頼性が低下する原因となる恐れがあった。
特許文献4の技術によれば、基板とガラスエポキシ板との収縮率の差異が小さいため、反りを低減することができるが、一定量の反り低減効果しか期待できない。
そこで本発明は、上記課題に鑑み、反りを低減することができ、かつ反りの量を制御することが可能な半導体装置の提供を目的とする。
本発明は、基板と、前記基板に実装された半導体チップと、針状フィラーが添加され、前記基板の前記半導体チップが実装された面と反対側の面が露出するように、前記基板と前記半導体チップとを封止する樹脂と、を具備することを特徴とする半導体装置である。本発明によれば、基板の反りを低減することができ、かつ反りの量を制御することが可能となる。
上記構成において、前記針状フィラーは前記基板の前記半導体チップが実装された面と平行な方向に配向している構成とすることができる。この構成によれば、基板の半導体チップが実装された面と平行な方向における樹脂の収縮率を小さくすることができるため、反りを低減することが可能となる。
上記構成において、前記樹脂の表面では前記樹脂の表面以外の領域よりも、前記針状フィラーの密度が高い構成とすることができる。この構成によれば、樹脂の表面の収縮率を小さくすることができるため、反りを低減することが可能となる。
上記構成において、前記針状フィラーは溶融シリカからなる構成とすることができる。この構成によれば、溶融シリカの収縮率が結晶性シリカよりも小さいため、反りをより低減することが可能となる。
本発明は、基板に半導体チップを実装する工程と、前記基板の前記半導体チップが実装された面とは反対の面が露出し、樹脂に針状フィラーが添加されるように、前記基板と前記半導体チップとを前記樹脂で封止する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、基板の反りを低減することができ、かつ反りの量を制御することが可能となる。
上記構成において、前記封止する工程は、前記針状フィラーが前記基板の前記半導体チップが実装された面と平行な方向に配向するように封止する工程とすることができる。この構成によれば、基板の半導体チップが実装された面と平行な方向における樹脂の収縮率を小さくすることができるため、反りを低減することが可能となる。
上記構成において、前記封止する工程は、金型の上に前記樹脂を配置し、前記基板と前記半導体チップとを前記樹脂に押し付けて、封止する工程とすることができる。この構成によれば、ワイヤ流れを防止することができる。また、針状フィラーを基板の半導体チップが実装された面と平行な方向に配向させることができる。
上記構成において、前記封止する工程で、前記樹脂は前記金型の上に配置された前記針状フィラーの上に配置される構成とすることができる。この構成によれば、基板の反りを低減することができ、かつ反りの量を制御することが可能となる。
上記構成において、前記封止する工程で、前記樹脂は、前記金型の上に配置され、前記針状フィラーが配向された、前記樹脂と同じ材質からなる樹脂板の上に配置される構成とすることができる。この構成によれば、針状フィラーの飛散を防止することができる。
上記構成において、前記封止する工程で、前記樹脂は、前記金型の上に配置され、上面に前記針状フィラーが配向されたフィルムの上に配置される構成とすることができる。この構成によれば、製造工程における樹脂の流出を防止することができる。また、樹脂と金型との接着を防止することができる。
本発明によれば、基板の反りを低減することができ、かつ反りの量を制御することが可能な半導体装置を提供することが可能となる。
図面を用いて、従来技術について説明する。
比較例1は、従来から用いられている片面封止型の半導体装置である。図1(a)は比較例1に係る半導体装置100の個片化前の状態を示す断面図であり、図1(b)から図1(d)は半導体装置100の封止工程を示す断面図である。
図1(a)に示すように、例えばガラスエポキシからなる基板2の上に、例えばシリコンからなる半導体チップ6が接着剤8を用いて搭載されている。また、図1(b)から図1(d)に示すように、基板2と半導体チップ6とは、例えばAl等の金属からなるワイヤ12により電気的に接続されている(図1(a)においては省略)。すなわち、半導体チップ6は基板2に実装されている。基板2と半導体チップ6とは、基板2の半導体チップ6が実装された面とは反対の面が露出するように、例えばエポキシからなる樹脂4により封止されている。
図1(b)に示すように、溶解した状態の樹脂4を配置した金型10を準備し、基板2の半導体チップ6が実装された面と樹脂4とが対向するように、基板2の位置合わせを行う。
図1(c)に示すように、基板2と半導体チップ6とを樹脂4に押し付け、基板2の半導体チップ6が実装された面を樹脂4で封止する。
図1(d)に示すように、樹脂4が硬化し、半導体装置100が形成される。このように、封止工程には、圧縮成形法を用いることができる。
比較例1によれば、半導体装置100は基板2と樹脂4との二層構造となっている。基板2と樹脂4とでは収縮率に差異があるため、半導体装置100を加熱すると、基板2に反りが発生し半導体装置の信頼性が低下する恐れがある。
比較例2は、特許文献4に係る半導体装置110である。
図2に示すように、樹脂4の上面にガラスエポキシ板14が設けられている。比較例2によれば、樹脂4とガラスエポキシ板14とでは、収縮率の差異が小さいため、反りを低減することができる。
しかし、比較例2では、ガラスエポキシ板14の厚さが一定であるため、一定量の反り低減効果しか期待できない。
本発明は、反りを低減することができ、かつ反りの量を制御することが可能な半導体装置の提供を目的とする。
図面を用いて、本発明の実施例について説明する。
図3(a)は、実施例1に係る半導体装置200を示す断面図であり、図3(b)から図3(d)は製造方法を示す断面図である。既述したものと同じ構成については、説明を省略する。
図3(a)に示すように、例えばエポキシからなり、球状フィラーが添加された樹脂4の表面に、針状フィラー層16が形成されている。すなわち、樹脂4の表面では、樹脂4の表面以外の部分よりも針状フィラーの密度が高くなっている。また、樹脂4中では針状フィラーは、基板2の半導体チップ6が実装された面2aと平行な方向(X−Y方向とする)に配向している。すなわち、図中の左右方向及び紙面に垂直な方向に配向している。針状フィラー層16を含めた樹脂4全体の厚さは例えば300μmであり、針状フィラー層16の厚さは例えば数十μmである。また、個々の針状フィラーの直径は例えば10μm、長さは例えば100μmである。
半導体装置200の製造方法について説明する。
図3(b)に示すように、金型10の上に針状フィラー18を配置し、その上に樹脂4を配置する。
図3(c)に示すように、金型10を加熱し、樹脂4を溶解させる。基板2と半導体チップ6とを溶解した樹脂4に押し付ける。このとき樹脂4が流動するため、針状フィラー18は樹脂4の表面において、基板2の面2aと平行な方向に配向する。これにより、樹脂4の表面に針状フィラー層16が形成される。
図3(d)に示すように、以上の工程により、実施例1に係る半導体装置200が完成する。
実施例1によれば、樹脂4に針状フィラー18を添加することで、表面に針状フィラー層16が形成することができる。針状フィラー18はX−Y方向に配向しているため、針状フィラー層16のX−Y方向の収縮率を小さくすることができる。これにより、基板2と、樹脂4の針状フィラー層16との収縮率の差異が小さくなる。従って、基板2の反りを低減することができ、半導体装置200の信頼性を向上させることが可能となる。
針状フィラーを用いるため、比較例2のようにガラスエポキシ板14を樹脂4の上面に設ける場合よりも、材料費及び工程を削減することができる。従って、半導体装置のコストダウンが可能となる。また、金型10に配置する針状フィラー18の添加量を調節することで、針状フィラー層16の収縮率を調節することができる。このため、基板2や樹脂4の材質、大きさ等を変更した場合でも、反りの量を制御することが可能となる。
図4は、基板と樹脂とにおいて、温度と伸び量との関係を例示した図である。横軸は温度、縦軸は伸び量を各々表す。樹脂が溶解する温度をT1、樹脂の収縮率が変化する温度をT2、基板と樹脂とで伸び量が等しくなる温度をT3とし、T3<T2<T1であるものとする。点線は基板、実線は樹脂の伸び量を各々表す。温度T1で基板を樹脂により封止し、温度を下げる場合を考える。
基板の収縮率は例えば14ppm/℃であるため、図4中の破線の傾きは14である。これに対し、樹脂は硬化する際に収縮し、その収縮率は例えば3000ppmである。また、樹脂の温度変化による収縮率は、T2以下の温度においては例えば9ppm/℃、T1からT2の温度においては例えば30ppm/℃である。このため、図4において樹脂の伸び量は、傾き30の実線と傾き9の実線とが連結された実線として表される。
基板と樹脂とで伸び量が等しくなるとき、すなわち図4の点線と実線が交わるときに反りがゼロとなる。このときの温度T3が室温でなければ、反りが発生することとなる。実施例1によれば、針状フィラー18の添加量を調節することで、樹脂4の表面に形成された針状フィラー層16の収縮率を調節することができる(図3(d)参照)。すなわち、図4の実線の傾きを調節することができる。これにより、T3を室温と等しくすることができる。
針状フィラー層16は樹脂4の表面、すなわちワイヤ12と接触しない領域に形成される。このため、ワイヤ12及び半導体チップ6に損傷を与えることを抑制することができる。
圧縮成形法は、トランスファ成形に比べて樹脂の流動が少ない。このため、樹脂の流動によるワイヤ12の変形(ワイヤ流れ)を抑制することができ、半導体装置の信頼性を向上させることが可能となる。また、金型10に針状フィラー18を配置して圧縮成形を行うことで、樹脂4の流れにより針状フィラー18をX−Y方向に配向させることができる。
針状フィラー18の材質は溶融シリカに限定されず、例えば結晶性シリカからなっていてもよい。しかし、溶融シリカは結晶性シリカよりも収縮率が小さいため、反りをより低減することができる。このことから、針状フィラー18は溶融シリカであることが好ましい。
樹脂4には球状フィラーが添加されていなくてもよい。しかし、樹脂4全体に球状フィラーが添加されることで、樹脂4の硬度を高め、また樹脂4の収縮率を小さくすることができる。このため、球状フィラーが添加されていることが好ましい。
実施例2は、針状フィラーをあらかじめ配向させた樹脂板を金型に配置して圧縮成形を行う、半導体装置の製造方法である。図5(a)は樹脂板20を示す断面図であり、図5(b)から図5(d)は実施例2に係る半導体装置300の製造方法を示す断面図である。
図5(a)に示すように、針状フィラーを添加した樹脂板20を準備する。樹脂板20は、樹脂4と同じ樹脂からなる。また、樹脂板20の中で、針状フィラーはX−Y方向に配向している。
図5(b)に示すように、金型10の上に樹脂板20を配置し、その上に樹脂4を配置する。
図5(c)に示すように、金型10を加熱し、樹脂板20と樹脂4とを各々溶解させる。溶解された樹脂板20と樹脂4とは、混じり合う。基板2と半導体チップ6とを樹脂4に押し付ける。樹脂板20に添加され、配向していた針状フィラーは、樹脂4の表面に針状フィラー層16を形成する。
図5(d)に示すように、以上の工程により、実施例2に係る半導体装置300が完成する。
実施例2によれば、実施例1と同様、図5(d)に示すように、樹脂4の表面に針状フィラー層16が形成されるため、半導体装置の反りを低減することができる。
また、樹脂板20の材質には、樹脂4と同じ樹脂を用いるため、樹脂板20と樹脂4とが一体となり、基板2と半導体チップ6とを封止することができる。あらかじめ針状フィラーを配向させた樹脂板20を金型10に配置するため、針状フィラーが飛散することを抑制することができる。
実施例3は、上面に針状フィラーが配向されたフィルムを金型に配置して圧縮成形を行う、半導体装置の製造方法である。図6(a)はフィルム22と樹脂層24との断面図であり、図6(b)から図6(d)は、実施例3に係る半導体装置400の製造方法を示す断面図である。
図6(a)に示すように、フィルム22の上には樹脂層24が形成されており、樹脂層24の中では針状フィラーがX−Y方向に配向されている。フィルム22は、例えばPTFE(ポリテトラフルオロエチレン)等の樹脂からなる。樹脂層24は、樹脂4と同じ材質からなる。
図6(b)に示すように、金型10の上にフィルム22を配置する。フィルム22の上に、樹脂層24と接するように樹脂4を配置する。
図6(c)に示すように、金型10を加熱し、樹脂層24と樹脂4とを各々溶解させる。溶解した樹脂層24と樹脂4とは混じり合う。基板2と半導体チップ6とを樹脂4に押し付ける。樹脂層24に添加され、配向していた針状フィラーは、樹脂4の表面に針状フィラー層16を形成する。
図6(d)に示すように、以上の工程により、実施例3に係る半導体装置400が完成する。
実施例3によれば、実施例1と同様、図6(d)に示すように、樹脂4の表面に針状フィラー層16が形成されるため、半導体装置の反りを低減することができる。
図6(c)に示すように、フィルム22により基板2と金型10との間の隙間を埋めることができる。このため、圧縮成形を行う際に樹脂4が金型10の外部へ流出することを防止することができる。また、図6(b)及び図6(c)に示すように、樹脂4と金型10との間にフィルム22が配置されることとなる。このため、樹脂4と金型10との接着を防止することができ、半導体装置400の金型10からの取り出しを容易に行うことができる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)は比較例1に係る半導体装置100を示す断面図であり、図1(b)から図1(d)は半導体装置100の製造方法を示す断面図である。 図2は比較例2に係る半導体装置110を示す断面図である。 図3(a)は実施例1に係る半導体装置200を示す断面図であり、図3(b)から図3(d)は半導体装置200の製造方法を示す断面図である。 図4は温度と伸び量との関係を例示した図である。 図5(a)は樹脂板20を示す断面図であり、図5(b)から図5(d)は実施例2に係る半導体装置300の製造方法を示す断面図である。 図6(a)はフィルム22と樹脂層24とを示す断面図であり、図6(b)から図6(d)は実施例3に係る半導体装置400の製造方法を示す断面図である。
符号の説明
基板 2
樹脂 4
半導体チップ 6
接着剤 8
金型 10
ワイヤ 12
針状フィラー層 16
針状フィラー 18
樹脂板 20
フィルム 22
樹脂層 24
半導体装置 100、200、300、400

Claims (10)

  1. 基板と、
    前記基板に実装された半導体チップと、
    針状フィラーが添加され、前記基板の前記半導体チップが実装された面と反対側の面が露出するように、前記基板と前記半導体チップとを封止する樹脂と、を具備することを特徴とする半導体装置。
  2. 前記針状フィラーは前記基板の前記半導体チップが実装された面と平行な方向に配向していることを特徴とする請求項1記載の半導体装置。
  3. 前記樹脂の表面では前記樹脂の表面以外の領域よりも、前記針状フィラーの密度が高いことを特徴とする請求項1または2記載の半導体装置。
  4. 前記針状フィラーは溶融シリカからなることを特徴とする請求項1から3いずれか一項記載の半導体装置。
  5. 基板に半導体チップを実装する工程と、
    前記基板の前記半導体チップが実装された面とは反対の面が露出し、樹脂に針状フィラーが添加されるように、前記基板と前記半導体チップとを前記樹脂で封止する工程と、を有することを特徴とする半導体装置の製造方法。
  6. 前記封止する工程は、前記針状フィラーが前記基板の前記半導体チップが実装された面と平行な方向に配向するように封止する工程であることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記封止する工程は、金型の上に前記樹脂を配置し、前記基板と前記半導体チップとを前記樹脂に押し付けて、封止する工程であることを特徴とする請求項5または6記載の半導体装置の製造方法。
  8. 前記封止する工程において、前記樹脂は前記金型の上に配置された前記針状フィラーの上に配置されることを特徴とする請求項7記載の半導体装置の製造方法。
  9. 前記封止する工程において、前記樹脂は、前記金型の上に配置され、前記針状フィラーが配向された前記樹脂と同じ材質からなる樹脂板の上に配置されることを特徴とする請求項7記載の半導体装置の製造方法。
  10. 前記封止する工程において、前記樹脂は、前記金型の上に配置され、上面に前記針状フィラーが配向されたフィルムの上に配置されることを特徴とする請求項7記載の半導体装置の製造方法。
JP2008162649A 2008-06-23 2008-06-23 半導体装置、及びその製造方法 Expired - Fee Related JP5317548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008162649A JP5317548B2 (ja) 2008-06-23 2008-06-23 半導体装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008162649A JP5317548B2 (ja) 2008-06-23 2008-06-23 半導体装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010003936A true JP2010003936A (ja) 2010-01-07
JP5317548B2 JP5317548B2 (ja) 2013-10-16

Family

ID=41585395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008162649A Expired - Fee Related JP5317548B2 (ja) 2008-06-23 2008-06-23 半導体装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP5317548B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP2014017372A (ja) * 2012-07-09 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置製造方法
KR20140043878A (ko) * 2012-10-03 2014-04-11 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2015037146A (ja) * 2013-08-15 2015-02-23 信越化学工業株式会社 半導体装置の製造方法及び半導体装置
JP2015133369A (ja) * 2014-01-10 2015-07-23 アピックヤマダ株式会社 光デバイス及び光デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823005A (ja) * 1993-09-14 1996-01-23 Toshiba Corp 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH11330317A (ja) * 1997-07-03 1999-11-30 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2000082714A (ja) * 1998-07-02 2000-03-21 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
JP2004103955A (ja) * 2002-09-11 2004-04-02 Sony Corp 半導体装置及びその製造方法
JP2007158280A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd モールド型半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823005A (ja) * 1993-09-14 1996-01-23 Toshiba Corp 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH11330317A (ja) * 1997-07-03 1999-11-30 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2000082714A (ja) * 1998-07-02 2000-03-21 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
JP2004103955A (ja) * 2002-09-11 2004-04-02 Sony Corp 半導体装置及びその製造方法
JP2007158280A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd モールド型半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP2014017372A (ja) * 2012-07-09 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置製造方法
KR20140043878A (ko) * 2012-10-03 2014-04-11 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
KR102146302B1 (ko) * 2012-10-03 2020-08-21 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2015037146A (ja) * 2013-08-15 2015-02-23 信越化学工業株式会社 半導体装置の製造方法及び半導体装置
CN104377173A (zh) * 2013-08-15 2015-02-25 信越化学工业株式会社 半导体装置的制造方法和半导体装置
JP2015133369A (ja) * 2014-01-10 2015-07-23 アピックヤマダ株式会社 光デバイス及び光デバイスの製造方法

Also Published As

Publication number Publication date
JP5317548B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
US7732242B2 (en) Composite board with semiconductor chips and plastic housing composition and method
US8207618B2 (en) Semiconductor device and method of manufacturing the same
TWI501378B (zh) 積層型半導體裝置及其製造方法
US7911050B2 (en) Semiconductor device and method for manufacturing the same
US20080277802A1 (en) Flip-chip semiconductor package and package substrate applicable thereto
US20050248019A1 (en) Overhang support for a stacked semiconductor device, and method of forming thereof
KR20090018442A (ko) 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
CN101609820B (zh) 电子器件以及制造电子器件的方法
TW201535668A (zh) 半導體裝置及半導體裝置之製造方法
JP5317548B2 (ja) 半導体装置、及びその製造方法
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
TWI818655B (zh) 半導體裝置及半導體裝置之製造方法
JP2010109011A (ja) 半導体装置およびその製造方法
US20240105539A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20120153471A1 (en) Semiconductor device and semiconductor package
TWI607516B (zh) Semiconductor device manufacturing method and manufacturing apparatus
JP4110189B2 (ja) 半導体パッケージ
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
US7588963B2 (en) Method of forming overhang support for a stacked semiconductor device
KR20180117238A (ko) 반도체 패키지 및 그 제조 방법
JP2010050262A (ja) 半導体装置及びその製造方法
CN100424870C (zh) 半导体模块
CN110911378A (zh) 半导体装置及半导体装置的制造方法
JP2008311558A (ja) 半導体装置の製造方法
JP4889359B2 (ja) 電子装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130709

R150 Certificate of patent or registration of utility model

Ref document number: 5317548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees