JP2009545904A - バス相互接続デバイスおよび前記バス相互接続デバイスを含むデータ処理装置 - Google Patents

Abstract

複数のデバイス（１０３ａ、１０３ｂ）を連結するための平行プレート導波路相互接続部（１０８）を含むバス相互接続デバイスが提供される。これは、データ処理装置内に相互接続機能を提供するための効率的かつフレキシブルなアプローチである。導波路へのデバイスの結合は、プレート開口部を通して導波路内に挿入されたビア・アンテナにより実現される。導波路は、ＲＦ信号用である。

Description

本発明は、バス相互接続デバイスおよび前記バス相互接続デバイスを含むデータ処理装置、特に、バス相互接続デバイスを改良するための技術に関する。

データ処理装置のためのコンポーネントの設計は、労働集約的作業であり、データ処理装置の複雑度が増加するにつれ、より複雑となっている。このコンポーネントの一つとして、データ処理装置内の様々な他のコンポーネント間のバス接続に使用されるバス相互接続部がある。特に、バス相互接続部は、多数のマスター・デバイスが多数のスレーブ・デバイスにアクセスできるようにするバス・インフラストラクチャである。データ処理デバイスの複雑度が増加するにつれ、相互に接続すべきマスター・デバイスおよびスレーブ・デバイスの数が増加し、マスター・デバイスとスレーブ・デバイスを相互接続できる方法の数も増加する。このことは、バス相互接続部の設計の複雑度を大幅に増加し、特に、バス相互接続部により指定される様々な接続を増加させる。

電気回路の幾何学的形状が縮小し、クロック周波数が増加するにつれ、ますます寄生（二次およびそれより高次の）効果（抵抗および容量によって発生する効果等）が相互接続部内で非常に大きくなる。特に、相互接続部内の伝搬遅延の他に、寄生損失も相互接続部のレイテンシー（ｌａｔｅｎｃｙ）を非常に大きくする。相互接続部内の遅延を軽減するために、信号の伝搬速度を改善するバッファを相互接続部の通信パス中に付加できるが、このバッファは電力消費量を増加させる。更に、この遅延は、システム内の選択されたポイントにおけるデータ・コヒーレンシー（ｄａｔａ ｃｏｈｅｒｅｎｃｙ）の実現を難しくする。

従来の相互接続技術は、データ・パスを適切にバッファし、クロックとデータとの間のスキュー（ｓｋｅｗ）を除去するために物理レイアウトの段階でかなりの量の余分な努力を必要とする。この結果、ルーティングは、必要な層の数に応じて複雑でコストがかかる。

特に、システム・オン・チップ（Ｓ−ｏ−Ｃ）を有するデータ処理装置を設計する際に、現在の相互接続技術により所望のクロック・レートを実現することがますます難しくなっている。ＡＭＢＡ−２ ＡＨＢバスは、既にその限界に達しており、ＡＭＢＡ−３にとって代わられつつある。このＡＭＢＡ−３では、レジスター・スライス（ｒｅｇｉｓｔｅｒ ｓｌｉｃｅ）（本明細書が援用する英国特許出願第ＧＢ２４０２７６１Ａ号参照）が、チップのレイアウト中に発生するタイミング・クロージャー（ｔｉｍｉｎｇ ｃｌｏｓｕｒｅ）問題を軽減することが期待されている。

一部の研究は、しばしば非常に高速のデータ・レートでビット・シリアルの物理層（例えば論文「ネットワーク・オン・チップのための高速非同期のビット・シリアル相互接続部（Ｆａｓｔ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｂｉｔ−Ｓｅｒｉａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｆｏｒ Ｎｅｔｗｏｒｋ−ｏｎ−Ｃｈｉｐ）」（ＶＬＳＩ Ｓｙｓｔｅｍｓ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ，Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ Ｄｅｐａｒｔｍｅｎｔを参照）に基づいて、パケット・ルーチングの通信スタイル（例えば、論文「ギガスケールのシステム・オン・チップのための相互接続ＩＰ（Ｉｎｔｅｒｃｏｎｎｅｃｔ ＩＰ ｆｏｒ Ｇｉｇａｓｃａｌｅ Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ）」（Ｉ．Ｓａａｓｔａｍｏｉｎｅｎ外著、Ｔａｍｐｅｒｅ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｄｉｇｉｔａｌ ａｎｄ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍｓ参照）を使用することを示唆している。このアプローチは、（シリアル通信による）相互接続部の配線条件を低減できるが、この相互接続部は、設計が難しく、ポイント・ツー・ポイントの通信に基づいている。

更に、上記従来技術のアプローチのいずれも、高抵抗および大容量という基本的なプロセス問題を扱っていない。

特に、相互接続部が「オフ・チップ」であるとき、すなわち相互接続部がチップと別のデバイスとの間でデータを送る場合に、高速データ・レートを実現することは難しい。チップ・ピンの寄生インダクタンスとデータ信号が横断しなければならない比較的長い距離とが全て重なって、最大クロック・レートを低下させている。データ・レートをより高速にするために、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ（登録商標）［ＡＭＤ白書「ＨｙｐｅｒＴｒａｎｓｐｏｒｔ（登録商標）技術：システム設計の簡単化（ＨｙｐｅｒＴｒａｎｓｐｏｒｔ^ＴＭ Ｔｅｃｈｎｏｌｏｇｙ： Ｓｉｍｐｌｉｆｙｉｎｇ Ｓｙｓｔｅｍ Ｄｅｓｉｇｎ）」、２００２年１０月］等の規格では、ＬＶＤＳ（低電圧差動信号）が使用されている。しかし、この技術では、設計ルールをより厳格にして、相互接続トポロジーを制限している。

論文「パッケージ・レベルの相互接続オプション（Ｐａｃｋａｇｅ Ｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｏｐｔｉｏｎｓ）」（Ｊ．Ｂａｌａｃｈａｎｄｒａｎ外著、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２００５ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｓｙｓｔｅｍ−Ｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｐｒｅｄｉｃｔｉｏｎ、サンフランシスコ、米国、２１〜２７頁）は、従来のオン・チップ相互接続部の性能問題について記載しており、パッケージ・レベルの伝送ラインに基づく解決策を提案している。伝送ラインを使用することは、寄生効果を低減する役に立つが、伝送ラインは、ポイント・ツー・ポイントであるので、注意深いルーチングを必要とする。更に、伝送ラインは、反射を防止するためにインピーダンスの注意深いマッチングと注意深いレイアウトを必要とする。

無線接続は、少数の研究論文で、有線による電気伝導に基づく相互接続部の設計の代わりのチップ上の通信手段として提案されている。この従来の無線周波数（ＲＦ）相互接続は、標準チップ・メタライゼーションまたはＰＣＢトラック構造で形成されるマイクロストリップ伝送ライン（ＭＴＬ）または同一平面導波路（ＣＰＷ）等の構造に限定している。ＭＴＬ設計により、細い導線が所望のコンポーネントの間に敷設され、導線と下方（または上方）の接地層との間に導波路が形成されて、導線のパスによって定められるルートに沿ったＲＦ信号の伝送が可能になる。ＣＰＷ設計により、細い導線が所望のコンポーネントの間に敷設されるが、ＭＴＬ設計と対照的に、接地層が導線に隣接して導線と同一平面内に設けられる。従って、このＭＴＬおよびＣＰＷ導波路は、ＲＦエネルギー伝送用の導波媒体を構成する。

Ｍ．Ｆ．Ｃｈａｎｇ外は、論文「インターおよびイントラ・チップ通信のためのＲＦ／無線相互接続（ＲＦ／Ｗｉｒｅｌｅｓｓ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｆｏｒ Ｉｎｔｅｒ− ａｎｄ Ｉｎｔｒａ−Ｃｈｉｐ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）」（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ、第８９巻第４号、２００１年４月）で、マルチ・キャリア符号分割多元接続（ＣＤＭＡ）アルゴリズムを使って多数のＩ／Ｏが同時に通信できる同一平面導波路相互接続部について記載している。論文「インターおよびイントラＵＬＳＩ通信のための高度ＲＦ／ベースバンド相互接続方式（Ａｄｖａｎｃｅｄ ＲＦ／Ｂａｓｅｂａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｃｈｅｍｅｓ ｆｏｒ Ｉｎｔｅｒ− ａｎｄ Ｉｎｔｒａ−ＵＬＳＩ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）」（Ｍ．Ｆ．Ｃｈａｎｇ著、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、第５２巻第７号、２００５年７月、１２７１〜１２８５頁）には、ＣＤＭＡ、周波数分割多元接続（ＦＤＭＡ）および単一キャリアＲＦ方式を含む、超大規模集積（ＵＬＳＩ）相互接続システムのための多数の相互接続方式が記載されている。無線マルチ・キャリアＣＤＭＡ相互接続方式も記載されており、この無線マルチ・キャリア（ＣＤＭＡ）相互接続方式は、ＳＩＰ（システム・イン・パッケージ、すなわち一つ以上のチップであるが、同一パッケージ内に集積化された完全なシステム）の内部に位置する小規模無線ローカル・エリア・ネットワーク（ＬＡＮ）として使用されている。この小規模ＬＡＮは、ユーザーとしてＵＬＳＩ Ｉ／Ｏデバイス、ニア・フィールド・アンテナ（ｎｅａｒ ｆｉｅｌｄ ａｎｔｅｎｎａ）として容量カプラー、共用ブロードキャスト媒体としてＲＦトランシーバおよびオフ・チップであるがイン・パッケージのＭＴＬ導波路を含む。この論文は、ＦＤＭＡ／ＣＤＭＡの組み合わせ技術を利用して、共用ＭＴＬ導波路内のクロス・チャンネル干渉を軽減できることを示している。ＭＴＬ導波路は、多数のユーザー間で共用できるが、ＭＴＬ導波路の細い導線は、依然として導波路に結合すべき様々なコンポーネントの間をルーティングする必要がある。

論文「完全ＡＣ結合バスのための５．６ｍＷの１Ｇｂ／ｓ／ペアのパルス信号トランシーバ（Ａ ５．６−ｍＷ １−Ｇｂ／ｓ／ｐａｉｒ Ｐｕｌｓｅｄ Ｓｉｇｎａｌｌｉｎｇ Ｔｒａｎｓｃｅｉｖｅｒ ｆｏｒ ａ Ｆｕｌｌｙ ＡＣ Ｃｏｕｐｌｅｄ Ｂｕｓ）」（Ｊ．Ｋｉｍ外著、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、第４０巻第６号、２００５年６月、１３３１〜１３４０頁）は、ボード・レベルのチップ・ツー・チップ通信のためにａｃ結合を使用する低パワー同期パルス信号方式について記載している。ＭＴＬ導波路（ここでは、「マイクロストリップ・ライン」という。）は、各コンポーネント間をシリアルにルーティングする必要があるポイント・ツー・ポイント通信のために使用されている。

論文「近接通信（Ｐｒｏｘｉｍｉｔｙ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）」（Ｒｏｂｅｒｔ Ｊ．Ｄｒｏｓｔ、Ｒｏｂｅｒｔ Ｄａｖｉｄ ＨｏｐｋｉｎｓおよびＩｖａｎ Ｅ．Ｓｕｔｈｅｒｌａｎｄ著、Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ Ｉｎｃ．）は、モジュール内のチップが容量結合を使用して通信するマルチ・チップ・モジュール設計について記載している。欧州特許出願第ＥＰ１５８７１４１号は、容量結合の使用についてより詳細に記載している。

上記提案は全て、チップの特定領域間でＭＴＬまたはＣＰＷ導波路を使用することについて検討している。これらのデバイスは全て、現在のポイント・ツー・ポイントのバス・ネットワークを高速ＲＦの等価なネットワーク構成に置換するものである。このように、これらの技術は、有線接続の電気伝導に基づく従来の相互接続システムにみられる上記抵抗と容量の問題を軽減できるが、依然として、導波路により通信する様々なコンポーネント間の導波路の導線を個々にルーティングする必要があるためルーティング問題が発生する。従って、この相互接続部の設計は依然として比較的複雑である。よって、改良された相互接続部の設計を提供することが望ましい。

相互接続技術分野以外では、Ｄ．Ｚｈａｏ、Ｓ．ＵｐａｄｈｙａｙａおよびＭ．Ｍａｒｇａｌａは、論文「ギガヘルツのシステム・チップのためのマルチホップ無線テスト接続性および通信を有する新しい分散型テスト制御アーキテクチャ（Ａ Ｎｅｗ Ｄｉｓｔｒｉｂｕｔｅｄ Ｔｅｓｔ Ｃｏｎｔｒｏｌ Ａｒｃｈｉｔｅｃｔｕｒｅ ｗｉｔｈ Ｍｕｌｔｉｈｏｐ Ｗｉｒｅｌｅｓｓ Ｔｅｓｔ Ｃｏｎｎｅｃｔｉｖｉｔｙ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ｆｏｒ ＧｉｇａＨｅｒｔｚ Ｓｙｓｔｅｍｓ−Ｃｈｉｐｓ）」（１２ｔｈ ＩＥＥＥ Ｎｏｒｔｈ Ａｔｌａｎｔｉｃ Ｔｅｓｔ Ｗｏｒｋｓｈｏｐ）、ニューヨーク州モントーク、２００３年５月）で、更にＭ．Ｍａｒｇａｌａは、「オン・チップ無線通信を使用した将来のＳ−ｏ−Ｃのための新しいテスト制御アーキテクチャ（Ａ Ｎｅｗ Ｔｅｓｔ Ｃｏｎｔｒｏｌ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ Ｆｕｔｕｒｅ ＳｏＣｓ Ｕｓｉｎｇ Ｏｎ−ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）」（Ｒｅｓｅａｒｃｈ ｐｒｏｐｏｓａｌ ｏｆ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｂｕｆｆａｌｏ）でテスト用チップと通信するための自由空間内のＲＦの使用について記載している。

本発明の第１の特徴に従って、複数のデバイスを連結するために平行プレート導波路を備えるバス相互接続デバイスが提供される。

平行プレート導波路は、平面に直交する軸を有する一対の導波路であって、その基本モードは、平面波モードであるとみることができる。一実施形態では、局所ソースからの多モードのブロードバンド励振を使用し、非常に狭い幅のパルスからの初期伝搬は、円筒形状である。波は、プレート間を二次元状に放射されるので、導波路内に結合された任意の対のデバイス間で直接通信が可能である。一般に、プレートの幅は、プレート間の距離よりも非常に広い。

本発明に従って複数の平行プレートを使用することにより、導波路を使用すべき様々なデバイス間の導線を個々にルーティングする必要がなくなる。その代わり、デバイスは、一つの平行プレート内の任意の位置で導波路内に結合される必要があるだけなので、導波路内に結合された任意の他のデバイスとの間で信号を送受信できる。従って、このアプローチは、従来技術のＭＴＬまたはＣＰＷ技術に伴うレイアウトの複雑さを軽減できる。

多数の公知技術のうちのどれでも、例えば導波路内を伝搬する信号を誘導または受信する容量性カプラーまたは電流ループ手段を使用して、デバイスは平行プレート導波路内に結合できる。その代わりに、簡単なビアを使用することもできる。一実施形態では、バス相互接続デバイスは、デバイスを平行プレート導波路内に結合するための少なくとも一つのビアを備える。

多数の様々な通信プロトコルを使用する信号は、平行プレート導波路を通って伝搬できる。しかし、一実施形態では、複数のデバイスは、超ワイドバンド（ＵＷＢ）通信プロトコルを使用して平行プレート導波路を通って伝搬する信号により通信するように構成されている。ＵＷＢは、わずかナノセカンドより狭いことが多い非常に狭い幅のパルス送信に基づく通信技術であるので、占有バンド幅は、非常に大きな値である。このＵＷＢ信号は、本発明の実施形態の平行プレート導波路内で使用する際に、平行プレートの端や平行プレート間のギャップ内に突出するアンテナ等のオフ・オブジェクト（ｏｆｆ ｏｂｊｅｃｔ）で発生する反射によって発生するようなマルチパス干渉に強いことが分かっている。

一実施形態では、ＵＷＢ通信を使用する際に、特別に形成されるＵＷＢインパルス・アンテナを使用する導波路内への結合が実現可能である。

様々な周波数が平行プレート導波路を通って伝搬する信号に使用できる。一実施形態では、ＲＦ信号が使用される。その代わりの実施形態では、光信号が使用され、更に通信速度が改善される。本発明の実施形態で使用される相互接続部の平行プレート導波路構造は、光信号の使用に適していることが分かっている。

本発明の第２の特徴に従って、本発明の第１の特徴、すなわち平行プレート導波路相互接続部を含むバス相互接続デバイスにより連結された機能ブロックを、複数備えるチップが提供される。

一実施形態では、相互接続部を通って通信するデバイスに、導波路内に配置されたアンテナに結合された送信機および／または受信機が設けられている。デバイスは、任意の適当な通信プロトコルを使用する信号を送信機により導波路内にブロードキャストする。信号は、導波路に接続された任意のデバイスによって受信できる。ポイント・ツー・ポイント通信が除かれ、簡単化された相互接続システムおよび方法が提供される。

一実施形態では、チップの既存のインフラストラクチャが平行プレート導波路の形成に使用される。このインフラストラクチャは、例えばチップの既存のパッケージングまたは既存のパワー分配インフラストラクチャでもよい。この実施形態では、平行プレート導波路は、最小のオーバーヘッドでインフラストラクチャの設計に追加することができる。その代わりの実施形態では、チップのパワー分配インフラストラクチャを「模倣または複製（ｒｅｐｌｉｃａｔｅ）」して平行プレート導波路を形成する。従って、この実施形態では、平行プレート導波路は、パワー分配インフラストラクチャに使用される構造と同じ構造を使用して形成されるので、パワー分配インフラストラクチャの製造方法の一部として製造してもよい。しかし、別に導波路を設けることにより、パワー分配に使用される構造と同じ構造を使用した際に発生するかもしれないノイズ問題を回避できる。

パワー分配インフラストラクチャは、様々な形態をとることができるが、チップ内では導電性プレートで形成されないことが多い。しかし、ある周波数では、パワー分配インフラストラクチャは、平行導電性プレートにより形成されるようなので、その周波数をデバイス間の信号伝搬に使用する場合には、パワー分配インフラストラクチャを使用して本発明の実施形態の平行プレート導波路相互接続部を形成できる。

一実施形態では、複数の機能ブロックは、処理要素のアレイを備えるので、マルチコアＳ−ｏ−Ｃデバイスを形成する。一つの特定の実施形態では、平行プレート導波路が処理要素のアレイ内のグローバル通信に使用されると共に、更に、複数の機能ブロックが有線バス・ネットワークにより結合される。従って、この実施形態に従って、隣接間通信が有線バス・ネットワークにより可能なまま、高速グローバル通信が平行プレート導波路により全ての要素に同時にブロードキャストされることが可能になる。この実施形態では、特に、従来の有線相互接続技術と平行プレート導波路技術との組み合わせが有利である。

本発明の第３の特徴に従って、基板に実装された複数のチップを備えるマルチ・チップ・モジュールが提供され、基板は、本発明の第１の特徴、すなわち平行プレート導波路相互接続部を含むバス相互接続デバイスを備える。

平行プレート導波路は、マルチ・チップ・モジュール基板の既存のパワー・プレーン（ｐｏｗｅｒ ｐｌａｎｅ）間にそのパワー・プレーンを使用して構成されるか、その代わりにパワー・プレーンを模倣して平行プレート導波路を形成してよい。

本発明の第４の特徴に従って、少なくとも一つのチップを支持するためのプリント回路基板（ＰＣＢ）が提供され、ＰＣＢは、本発明の第１の特徴、すなわち平行プレート導波路相互接続部を含むバス相互接続デバイスを備える。

平行プレート導波路相互接続部は、ＰＣＢの既存のパワー・プレーン間にそのパワー・プレーンを使用して構成されるか、その代わりにパワー・プレーンを模倣して平行プレート導波路を形成してよい。

本発明の第５の特徴に従って、本発明の第１の特徴、すなわち平行プレート導波路相互接続部を含むバス相互接続デバイスを含むマイクロプロセッサまたはマイクロプロセッサ周辺デバイスが提供される。

本発明の実施形態は、新しいシステム・ワイドな相互接続技術のための物理層としての共用平行プレート導波路内で超ワイドバンド（ＵＷＢ）インパルス無線周波数信号を使用する。この場合、大きなＩＰブロック（例えば、Ｓ−ｏ−Ｃデバイスのシステムを共に形成するディスクリート・デバイス）は、導波路内にタッピングするだけでこの媒体を共用できる。この場合、ＩＰブロックは、ＣＤＭＡ、ダイレクト・シーケンス技術等の技術を利用して高速データ・レートで同時に通信できる。

一実施形態では、平行プレート導波路は、金属の二つの層から形成される。チップに対して、この導波路は、従来の金属層のうちの二つの間に形成でき、またはチップの頂部とパッケージの蓋との間のギャップでもよい。ＰＣＢは、パワー・プレーンの形態のレディ・メードの導波路を既に有している。

電気回路の幾何学的形状が縮小し、クロック周波数が高くなるにつれ、寄生（二次およびそれ高次の）効果がますます大きくなる。従来の直流に基づく矩形波の信号は、実現が困難である。信号ラインの間の望ましくない相互作用は、モデル化または制御が難しく、設計を過剰に保守的にしたり、歩留まりを低くしたり、故障さえもたらす。相互接続部のレイテンシーは、伝搬遅延ではなくむしろ寄生損失に支配され、この遅延を最小にするのに使用される追加バッファは、相互接続部の電力消費量を増加するので、相互接続部を使用するデバイスの電力消費量を増加する。これらの遅延により、システム内の異なるポイントにおけるデータ・コヒーレンシーも実現が難しい。本発明の実施形態は、従来技術のシステムの特徴である寄生導電損失を回避するために無線伝搬を使用することによってこれらの問題を軽減する。

従来の相互接続技術はデータ・パスを適切にバッファし、クロックとデータとの間のスキューを除去するために物理レイアウトの段階でかなりの量の余分な努力を必要とする。最新のＳ−ｏ−Ｃが必要とする層の数の点で、ルーティングは複雑かつコストがかかる。本発明の実施形態の一つの利点は、マルチ・チップ・システム内の任意の位置からタッピングできるユビキタス通信リソースとしてＰＣＢおよびマルチ・チップ・モジュールの既存の構造が利用できることにある。

本発明の実施形態は、基板物質内の光の速度に近い伝搬速度を有する相互接続システムおよび方法を提供できる。信号は、物理層にブロードキャストされるので、複雑なルーティングが不要となる。更に、全ての受信機は、事実上、同時にデータを受信するので、データ・コヒーレンスの問題が最小化される。

本発明の実施形態は、例えばＰＣＢまたはマルチ・チップ・モジュールのパワー・プレーンによって形成される共用平行プレート導波路、それぞれ導波路内のアンテナに結合する一つ以上の送信機、およびそれぞれ導波路内のアンテナに結合する一つ以上の受信機を備える。アンテナは、導波路内を伝搬する信号を誘導または受信する容量カプラーまたは電流ループ手段とすることができる。信号が送信機からブロードキャストされ、全ての受信機によって検出される。ＣＤＭＡ、ＦＤＭＡまたは衝突検出等のチャンネル分離の任意の公知技術を利用できる。

本発明の実施形態は、その他のデバイス、集積回路、マルチ・コアチップ、マルチ・チップ・モジュールまたはＰＣＢ上でも実装できる。周知のＲＦインピーダンス・マッチング技術を利用することにより、多数の媒体をまたがる通信を可能にする。

一実施形態の一実装例は、超ワイドバンド（インパルス）信号を使用し、この信号は、マルチパスの影響を低減することが知られ、簡単な送信回路を使用できる。

本発明の実施形態は、ＲＦまたは光伝搬を使用して従来のトラックの寄生損失を回避することにより、相互接続部の速度およびレイテンシーの問題を軽減できる。また、ある実施形態は、マルチ・チップ・システム内の任意のブロックからタッピングできるグローバル通信リソースを設けることにより、レイアウト作業を容易にする。

以下の添付図面を参照して、本発明のほんの一例として実施形態を説明する。

従来のバス・アーキテクチャを用いる従来のＳ−ｏ−Ｃシステムを示す。 平行プレート導波路を示す。 本発明の一実施形態に従って、平行プレート導波路相互接続部を内蔵するチップを示す。 本発明の一実施形態に従って、平行プレート導波路相互接続部を内蔵するチップの横断面を示す。 本発明の一実施形態に従って、平行プレート導波路相互接続部を内蔵するマルチ・チップ・モジュールを示す。 本発明の一実施形態に従って、平行プレート導波路相互接続部を有するＰＣＢを示す。 本発明の一実施形態に従って、平行プレート導波路相互接続部を内蔵するマルチコアＳ−ｏ−Ｃデバイスを示す。

例えば、図１は、システム・オン・チップ（Ｓ−ｏ−Ｃ）の形態をしたデータ処理装置を示し、このデータ処理装置は、パーソナル・オーガナイザー、携帯電話、テレビのセット・トップボックス等のデバイス内で使用できる。Ｓ−ｏ−Ｃ１０は、バス装置により相互接続される複数のデバイスまたは機能ブロック（ＩＰブロックとしても知られる）１２、１３、１４、１５、１６、１７を有する。これらのバスの実際の相互接続は、相互接続ブロック１１内で指定される。相互接続ブロック１１は、Ｓ−ｏ−Ｃ１０内の多数のバスマスター・デバイスおよびバススレーブ・デバイスの相互接続を提供する接続のマトリックスを含む。

従って、各マスター・デバイス１２、１３、１４は、対応するバス２２、２３、２４にそれぞれ接続でき、各スレーブ・デバイス１５、１６、１７は、これらの様々なバスをどのように相互接続するかを定める相互接続ブロック１１によって、対応するバス２５、２６、２７にそれぞれ接続できる。

様々な要素を相互接続するバスは、一般に、指定されたバス・プロトコルに従って動作するので、例えばＡＲＭ Ｌｉｍｉｔｅｄによって開発された「高度マイクロコントローラ・バス・アーキテクチャ（Ａｄｖａｎｃｅｄ Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ Ｂｕｓ Ａｒｃｈｉｔｅｃｔｕｒｅ）」（ＡＭＢＡ）仕様に従って動作できる。

従って、相互接続ブロック１１が、様々なマスター・デバイスとスレーブ・デバイスとの間の相互接続の複雑な構成を定めることは当然である。

図２は、幅ｗがプレートの間の距離ａよりもかなり広い二つの平行プレート３１、３２を備える従来技術の平行プレート導波路３０を示す。当技術分野で周知のように、平行プレート導波路の基本モードは、プレート間において電界がプレートに対して直角な平面波である。このモードは、図２に示されるように、プレート間の物質が自由空間であるならば、常に１に等しい正規化された伝搬定数を有する。

論文「平行プレートのパワー・プレーン内の高周波ノイズを除去する新しい技術（Ｎｏｖｅｌ Ｔｅｃｈｎｏｌｏｇｙ Ｅｌｉｍｉｎａｔｅｓ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｎｏｉｓｅ ｉｎ Ｐａｒａｌｌｅｌ Ｐｌａｔｅ Ｐｏｗｅｒ Ｐｌａｎｅｓ）」（Ｓ．Ｒｏｇｅｒｓ著、Ｅｔｅｎｎａ Ｃｏｒｐｏｒａｔｉｏｎ、Ｂｌｕｅｔｏｏｔｈ Ａｍｅｒｉｃａ、米国カリフォルニア州サンノゼ、２００３年１２月）では、望ましくない電圧変動として、システム内のパワー・プレーンを横断して伝搬するデジタル・スイッチング・ノイズの存在が検討されている。特に、パワー・プレーンは、平行プレート導波路として働きこの望ましくないノイズを伝搬させ、このノイズの一つのソースは、パワー・プレーン内のビアを貫通する信号ラインであることが記載されている。パワー・プレーンによって境界が定められたビア間のこの干渉は、この論文では深刻な寄生効果としてみなされている。この論文には、このパワー・プレーン・ノイズを抑制するための技術が記載されている。論文「平行プレート環境におけるビアを解析するための物理学に基づくＣＡＤモデル（Ｐｈｙｓｉｃｓ−Ｂａｓｅｄ ＣＡＤ Ｍｏｄｅｌｓ ｆｏｒ ｔｈｅ ａｎａｌｙｓｉｓ ｏｆ Ｖｉａｓ ｉｎ Ｐａｒａｌｌｅｌ Ｐｌａｔｅ Ｅｎｖｉｒｏｎｍｅｎｔｓ）」（Ｒ．Ａｂｈａｒｉ外著、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ）、第４９巻第１０号、２００１年１０月、１６９７〜１７０７頁）も、このノイズを軽減する観点から、平行プレートを貫通するビアによって発生するノイズの影響を分析するための技術について検討している。

本発明の実施形態によれば、本発明の発明者たちは、データ処理装置内で発生する平行プレート導波路伝搬を回避しようとするより、この平行プレート導波路メカニズムは、データ処理装置における相互接続機能を実現するための有効かつフレキシブルな技術として利用できると認識した。

本発明の実施形態の平行プレート導波路相互接続部は、導波路の二つのプレート間に誘電物質を使用する。平面波自身は、情報を搬送せず、例えば平面波の変調によって得られるような一定の幅の周波数スペクトルが必要なことは当然である。また、情報は、導波路の位相速度でなく、むしろ群速度で伝搬し、群速度は、その誘電媒体内の対応する位相速度よりも常に遅いことも当然である。

導波路内で伝搬する各モードにおける群速度および位相速度は、周波数に依存する。このことは、ブロードバンド信号の周波数成分が、異なる速度で伝播し、導波路に沿って伝搬するにつれ、周波数成分の位相関係を変えることを意味する。また、モードの群速度および位相速度は、モードに依存する。このことは、一つの信号が多数の異なるモードにわたって分布する場合、周波数成分は、伝搬中に時間経過と共に拡散する現象を意味し、この現象は分散として知られている。平行プレート導波路の性質に関する詳しいことは、本願が援用する「導波のフィールド理論（Ｆｉｅｌｄ Ｔｈｅｏｒｙ ｏｆ Ｇｕｉｄｅｄ Ｗａｖｅｓ）」（第２版、１９９０年、ＲＥ Ｃｏｌｌｉｎ著、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ Ｉｎｃ、ＩＳＢＮ：０８７９４２２３７８）に記載されている。

図３は、本発明の一実施形態に従って、平行プレート導波路相互接続部を内蔵するＳ−ｏ−Ｃデバイス１００の概略を示す。チップは、支持構造１０１ａに形成された基板１０２と、機能ブロック１０３ａ、１０３ｂ、１０３ｃ、１０３ｄとを備え、これらが組み合わされてＳ−ｏ−Ｃデバイスを形成する。一般にチップの周辺は、標準パッド・リングのためにクリアな状態のままである。本発明のこの実施形態の機能ブロックは、マスター・デバイスおよびスレーブ・デバイスを形成でき、従来技術の複雑なバス構造およびブロック相互接続デバイスは、平行プレート導波路相互接続部に置換される。機能ブロックは、アンテナ（図４内の１０５ａ、１０５ｂを参照）へのビア（図示せず）により相互接続部内に結合され、相互接続部は、平行プレート１０６ａ、１０６ｂによって形成される。ラインＡ−Ａ’は、図４の横断面を示す。

図４は、本発明の一実施形態に従って、平行プレート導波路相互接続部を内蔵するチップ１００の横断面を示す。チップは、外側支持構造１０１ａおよび１０１ｂを備え、これらの支持構造の間に、当技術分野で周知のように、Ｓ−ｏ−Ｃデバイスの物質層がサンドイッチされている。基板層１０２は、図３に示す要素１０３ｃおよび１０３ｄと組み合せてＳ−ｏ−Ｃデバイスを形成するブロック１０３ａおよび１０３ｂを支持する。ブロックは、アンテナ１０５ａおよび１０５ｂへのビア１０４ａおよび１０４ｂにより相互接続部に結合され、相互接続部は、平行プレート１０６ａおよび１０６ｂによって形成され、平行プレートは、互いに誘電物質１０７によって分離される。組み合されたプレート（１０６ａ、１０６ｂ）と誘電物質（１０７）とは、導波路相互接続部１０８を形成し、相互接続部は、チップのかなりの部分にわたって延びることができ、従来技術のバスおよび相互接続ブロック構造と置換される。

図５は、本発明の一実施形態によるマルチ・チップ・モジュール（ＭＣＭ）１１０を示す。二つのチップ１００ａおよび１００ｂは、モジュール基板１１１上に実装されており、モジュール基板は、誘電物質によって分離された二つの平行プレートを備える上記タイプの平行プレート導波路相互接続部１１８を含む。ビアとアンテナとの組み合わせ１１９ａは、Ｓ−ｏ−Ｃデバイス１００ａの導波路相互接続部１０８ａをモジュール相互接続部１１８に接続する。同様に、ビアとアンテナの組み合わせ１１９ｂは、Ｓ−ｏ−Ｃデバイス１００ｂの導波路相互接続部１０８ｂをモジュール相互接続部１１８に接続する。

図６は、本発明の一実施形態によるＰＣＢ構造１２０を示す。二つのマルチ・チップ・モジュール１１０ａおよび１１０ｂは、ＰＣＢ１２０内に実装され、ＰＣＢ１２０は、誘電物質によって分離された二つの平行プレートを備える上記タイプの平行プレート導波路相互接続部１２８も含む。ビアとアンテナとの組み合わせ１２９ａは、ＭＣＭ１１０ａの導波路相互接続部１１８ａをＰＣＢ相互接続部１２８に接続する。同様に、ビアとアンテナの組み合わせ１２９ｂは、ＭＣＭ１１０ｂの導波路相互接続部１１８ｂをモジュール相互接続部１２８に接続する。

本発明の一実施形態の別の例として、マルチコアＳ−ｏ−Ｃデバイス、すなわち単一チップ上に多数のプロセッサを有するデバイスを開発する際に、チップ上に処理要素のアレイとして多数のプロセッサを配置することが知られており、この設計を処理要素のメッシュということが多い。一例では、要素は従来の有線相互接続技術を利用して設計されたバス・ネットワークを使用して隣接要素に接続する。このトポロジーは、データが処理要素を通って伝送可能な場合、一部の問題には効果がある。しかし、どのグローバル通信も、全ての要素に到達するため多数の要素を通過しなければならない。他のトポロジー（例えば行と列のバス構造）がこの問題を軽減するために提案されているが、完全に満足できるものは一つもない。

図７は、上記のように従来の有線相互接続バス・ネットワーク２１０により接続された処理要素２００のアレイを有する本発明の一実施形態によるマルチコア・デバイスを示す。また、全ての処理要素にグローバル通信媒体を提供する平行プレート導波路２２０も示されている。この実施形態には、従来技術よりも優れたいくつかの利点、すなわち有線相互接続部２１０により継続可能な隣接間通信を妨害することなく、平行プレート導波路２２０により、高速グローバル通信のデータおよび命令は、全ての要素に同時にブロードキャストでき、結果を返すこともできるという利点がある。従って、この実施形態は、従来の有線相互接続技術と本発明の平行プレート導波路技術との組み合わせが、従来の問題の良い解決策を提供する良い例である。

本発明の実施形態の基礎は、従来技術の複雑なバスとブロック相互接続部が、上記図３〜図７のような平行プレート導波路相互接続部で置換できるという本発明者たちの認識である。本発明のこの実施形態で実現される利点は、この実施形態の導波路相互接続メカニズムが製品設計者のニーズに応じた模倣や拡大縮小が可能なことである。

平行プレート導波路は、分散デバイスなので、特に、ＣＤＭＡ等の信号のブロードキャストに使用される通信技術を利用するのに適している。全てのデバイス（ビアおよびアンテナ構造により導波路相互接続部に接続されている）が全ての他のデバイスにブロードキャストできるようにすることにより、マスター・ユニットとスレーブ・ユニットとの間でポイント・ツー・ポイント通信の必要がなくなる。例えば、ＭＣＭ上の相互接続部またはＰＣＢ上の相互接続部のいずれか、またはその双方を通して、一つのＳ−ｏ−Ｃチップ上のマスター・デバイスが別のＳ−ｏ−Ｃ上のスレーブ・デバイスと通信でき、その逆も想定される。

上記記載から、本発明の実施形態が、チップ間またはチップ内通信に使用できる共用平行プレート導波路相互接続部を提供し、非常にフレキシブルかつ効率的な通信メカニズムを提供できることは当然である。

システム内の特定のレベル、例えばチップレベル、ＭＣＭレベルまたはＰＣＢレベルにおいて、単一の平行プレート導波路を上記のように使用できる。その代わりに、特定のレベルにおいて、二つ以上の平行プレート導波路を、例えば各導波路を異なる領域に対応させて使用できる。このアプローチは、バンド幅全体を広くするのに使用できる。

本発明の実施形態の平行プレート導波路相互接続部は、上記図１のような従来技術の有線相互接続ブロックと完全に置換するために使用できるが、その代わりの実施形態では、平行プレート導波路は、この有線相互接続ブロックの機能と部分的に置換するためだけに使用できる。この実施形態では、アダプタ・ブロックを有線相互接続ブロックと平行プレート導波路相互接続部との間に設けて、各相互接続メカニズムが使用する通信フォーマット間で信号を変換することができる。

特定の実施形態について説明したが、本発明は、それに限定されるものではなく、その実施形態への多くの変更および追加が本発明の範囲内で可能なことは当然である。例えば、従属請求項の特徴と独立請求項の特徴との様々な組み合わせが本発明の範囲内で可能である。

１０ Ｓ−ｏ−Ｃ
１１ 相互接続ブロック
１２、１３、１４ マスター・デバイス（機能ブロック）
１５、１６、１７ スレーブ・デバイス（機能ブロック）
２２、２３、２４、２５、２６、２７ バス
３０、２２０ 平行プレート導波路
３１、３２、１０６ａ、１０６ｂ 平行プレート
１００ チップ
１００ａ、１００ｂ Ｓ−ｏ−Ｃデバイス
１０１ａ、１０１ｂ 外側支持構造
１０２ 基板層
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ 機能ブロック
１０４ａ、１０４ｂ ビア
１０５ａ、１０５ｂ アンテナ
１０７ 誘電物質
１０８ 導波路相互接続部
１１０ マルチ・チップ・モジュール（ＭＣＭ）
１１１ モジュール基板
１１８ 平行プレート導波路相互接続部
１１９ａ、１１９ｂ、１２９ａ、１２９ｂ ビアとアンテナとの組み合わせ
１２０ ＰＣＢ
１２８ モジュール相互接続部
２００ 処理要素
２１０ 有線相互接続バス・ネットワーク

Claims (20)

1. 複数のデバイスを連結するための平行プレート導波路相互接続部。
2. 複数のデバイスを連結するための平行プレート導波路を備えるバス相互接続デバイス。
3. 請求項２に記載のバス相互接続デバイスであって、
   更に、デバイスを前記平行プレート導波路内に結合するための少なくとも一つのビアを備えるバス相互接続デバイス。
4. 請求項２または３に記載のバス相互接続デバイスであって、
   前記複数のデバイスは、前記平行プレート導波路を通って伝搬され、超ワイドバンド通信プロトコルを使用する信号により通信するように構成されるバス相互接続デバイス。
5. 請求項２〜４のいずれかに記載のバス相互接続デバイスであって、
   前記複数のデバイスは、前記平行プレート導波路を通って伝搬するＲＦ信号により通信するように構成されるバス相互接続デバイス。
6. 請求項２〜４のいずれかに記載のバス相互接続デバイスであって、
   前記複数のデバイスは、前記平行プレート導波路を通って伝搬する光信号により通信するように構成されるバス相互接続デバイス。
7. 請求項２〜６のいずれかに記載のバス相互接続デバイスにより連結される複数の機能ブロックを備えるチップ。
8. 請求項７に記載のチップであって、
   前記機能ブロックは、前記平行プレート導波路内に配置されたアンテナに結合された送信機または受信機により、前記相互接続部に接続されるチップ。
9. 請求項７または８に記載のチップであって、
   前記平行プレート導波路は、前記チップの既存のインフラストラクチャを使用して形成されるチップ。
10. 請求項９に記載のチップであって、
    前記既存のインフラストラクチャは、既存のパワー分配インフラストラクチャであるチップ。
11. 請求項７または８に記載のチップであって、
    前記平行プレート導波路は、前記チップのパワー分配インフラストラクチャを模倣して形成されるチップ。
12. 請求項７〜１１のいずれかに記載のチップであって、
    前記複数の機能ブロックは、処理要素のアレイを備えるチップ。
13. 請求項１２に記載のチップであって、
    前記複数の機能ブロックは、更に、有線バス・ネットワークにより結合され、前記平行プレート導波路は、前記処理要素のアレイ内のグローバル通信に使用されるチップ。
14. 基板に実装された複数のチップを備えるマルチ・チップ・モジュールであって、
    前記基板は、請求項２〜６のいずれかに記載のバス相互接続デバイスを含むマルチ・チップ・モジュール。
15. 請求項１４に記載のマルチ・チップ・モジュールであって、
    前記平行プレート導波路は、前記マルチ・チップ・モジュール基板の既存のパワー・プレーンを使用して構成されるマルチ・チップ・モジュール。
16. 請求項１４に記載のマルチ・チップ・モジュールであって、
    前記平行プレート導波路は、前記マルチ・チップ・モジュール基板のパワー・プレーンを模倣して形成されるマルチ・チップ・モジュール。
17. 少なくとも一つのチップを支持するためのプリント回路基板（ＰＣＢ）であって、
    請求項２〜６のいずれかに記載のバス相互接続デバイスを備えるＰＣＢ。
18. 請求項１７に記載のＰＣＢであって、
    前記平行プレート導波路は、前記ＰＣＢの既存のパワー・プレーンを使用して構成されるＰＣＢ。
19. 請求項１７に記載のＰＣＢであって、
    前記平行プレート導波路は、前記ＰＣＢのパワー・プレーンを模倣して形成されるＰＣＢ。
20. 請求項２〜６のいずれかに記載のバス相互接続デバイスを含むマイクロプロセッサまたはマイクロプロセッサ周辺デバイス。
    

Images