JP2009536369A - System and method for adding on-screen display information to a video signal - Google Patents

System and method for adding on-screen display information to a video signal Download PDF

Info

Publication number
JP2009536369A
JP2009536369A JP2009509516A JP2009509516A JP2009536369A JP 2009536369 A JP2009536369 A JP 2009536369A JP 2009509516 A JP2009509516 A JP 2009509516A JP 2009509516 A JP2009509516 A JP 2009509516A JP 2009536369 A JP2009536369 A JP 2009536369A
Authority
JP
Japan
Prior art keywords
data
character
data lines
standard
digital video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009509516A
Other languages
Japanese (ja)
Other versions
JP5172825B2 (en
Inventor
ダラス ドワイト ヒスカーソン、
ブルース エドワード ケルケマイヤー、
Original Assignee
パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニック コーポレイション オブ ノース アメリカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニック コーポレイション オブ ノース アメリカ filed Critical パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニック コーポレイション オブ ノース アメリカ
Publication of JP2009536369A publication Critical patent/JP2009536369A/en
Application granted granted Critical
Publication of JP5172825B2 publication Critical patent/JP5172825B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels

Abstract

開示された実施形態は、デジタルビデオデータを処理するように適応されたシステム(100)に関する(図1参照)。システム(100)の例示的実施形態は、デジタルビデオデータストリーム(112)を作成するプロセッサ(110)と、文字生成器(200)と関連付けられたメモリ(210)に格納された文字の表現に基づいて、デジタルビデオデータストリーム(112)に挿入する複数の標準データライン(604、606、608、610)の一つからピクセルデータ値を選択するように適応された文字生成器(200)と、からなる。  The disclosed embodiments relate to a system (100) adapted to process digital video data (see FIG. 1). An exemplary embodiment of the system (100) is based on a processor (110) that creates a digital video data stream (112) and a representation of characters stored in a memory (210) associated with the character generator (200). A character generator (200) adapted to select pixel data values from one of a plurality of standard data lines (604, 606, 608, 610) to be inserted into the digital video data stream (112); Become.

Description

本発明は、一般に通信システム中のビデオ信号の処理の改良に関する。特に、本発明は、オンスクリーンディスプレイ(OSD)情報をデジタルビデオ信号に追加するシステムと方法に関する。   The present invention relates generally to improved processing of video signals in communication systems. In particular, the present invention relates to a system and method for adding on-screen display (OSD) information to a digital video signal.

ビデオプログラムを表示するシステムでは、表示された画像にアルファベットや数字の文字をオーバーレイすることが時々望ましい。これらの文字は典型的にはオンスクリーンディスプレイ(OSD)情報と呼ばれる。OSD情報の使用の例は、ビデオプログラミング用のクローズドキャプションやサブタイトルを含む。他の例は、ビデオディスプレイシステム上の命令ボタンが押された時の“PLAY”や“PAUSE”のような命令名の表示である。   In systems that display video programs, it is sometimes desirable to overlay alphabetic or numeric characters on the displayed image. These characters are typically referred to as on-screen display (OSD) information. Examples of using OSD information include closed captions and subtitles for video programming. Another example is the display of command names such as “PLAY” or “PAUSE” when a command button on the video display system is pressed.

典型的なアナログビデオシステムでは、ODS情報をビデオディスプレイに施す一つの既知の方法は、アルファベットや数字の文字および/またはアイコンのセットを文字リードオンリーメモリ(ROM)に格納することを含む。典型的な文字ROMは、アルファベットや数字とグラフィックの両方の、128または256個の個々の文字(またはより多く)からなっても良い。そのようなシステムでは、文字ROMに格納された文字は典型的には、鋭く定義されたエッジを有する。これは文字自体とそれらの背景の間のコントラストが非常に大きいことを意味する。多くの場合、このコントラストは、1画像エレメントまたはピクセルのスペースに渡って最大ピクセル値から最小ピクセル値までの範囲になる。いくつかの応用では、鋭い遷移はアーチファクトを作り出し、それらはディスプレイ上で可視であるかまたはそれらはシステムの他の部分にとって分断的な無線周波数エネルギーを作り出すので難点がある。   In a typical analog video system, one known method of applying ODS information to a video display involves storing a set of alphabetic and numeric characters and / or icons in a character read only memory (ROM). A typical character ROM may consist of 128 or 256 individual characters (or more), both alphabetic, numeric and graphic. In such systems, characters stored in the character ROM typically have sharply defined edges. This means that the contrast between the characters themselves and their background is very large. In many cases, this contrast ranges from a maximum pixel value to a minimum pixel value over the space of an image element or pixel. In some applications, sharp transitions create artifacts, which are difficult because they are visible on the display or they create fragmented radio frequency energy for the rest of the system.

文字ROMはアナログビデオシステムでは実効性があるが、それらはデジタルビデオシステムでは問題を呈する。一つの問題は、アナログシステムのOSD発生器は、典型的には3MHzから12MHzの範囲の比較的低いクロック速度を有するピクセルクロックを採用していることである。しかし、デジタルビデオシステムははるかに速いピクセルクロックを要求する。例えば、デジタルOSD発生器システムのピクセルクロックは、典型的にはアナログOSD発生器システムのピクセルクロックよりも3−4倍速く動作する。いくつかのデジタルシステムは、典型的な最小アナログピクセルクロック速度の3MHzの4.5倍である、約13.5MHzのピクセルクロック速度で動作する。文字ROMサイズ要求はピクセルクロックレートに直接比例するので、クロック速度の3−4倍(またはより多く)の増加は、文字ROMのサイズに比例した増加を必要とする。例えば、12×18文字ディスプレイを採用しているシステムのピクセルクロックが4倍に増加された時、文字ROMも4倍に増加されなければならない。よって、典型的な最小アナログピクセルクロック速度の3MHzで文字ROMの216バイトを要求する単一の文字は、ピクセルクロック速度がデジタルシステムの典型的な最小ピクセルクロック速度の13,5MHzに増加された時には、文字ROMの少なくとも864バイトを要求する。128文字セットでは、より高いデジタルピクセルクロック速度での総文字ROM要求は110,592バイトである。追加のメモリ要求は、典型的な文字ROM方式の使用を、デジタルビデオシステムにおいて望ましくなく高価な解決策とする。   While character ROMs are effective in analog video systems, they present problems in digital video systems. One problem is that analog system OSD generators employ pixel clocks with relatively low clock rates, typically in the range of 3 MHz to 12 MHz. However, digital video systems require a much faster pixel clock. For example, the pixel clock of a digital OSD generator system typically runs 3-4 times faster than the pixel clock of an analog OSD generator system. Some digital systems operate at a pixel clock rate of approximately 13.5 MHz, which is 4.5 times 3 MHz of the typical minimum analog pixel clock rate. Since the character ROM size requirement is directly proportional to the pixel clock rate, an increase of 3-4 times (or more) the clock speed requires an increase proportional to the size of the character ROM. For example, when the pixel clock of a system employing a 12 × 18 character display is increased by a factor of four, the character ROM must also be increased by a factor of four. Thus, a single character that requires 216 bytes of character ROM at a typical minimum analog pixel clock rate of 3 MHz will result when the pixel clock rate is increased to the typical minimum pixel clock rate of the digital system, 13.5 MHz. , Request at least 864 bytes of character ROM. For the 128 character set, the total character ROM request at the higher digital pixel clock rate is 110,592 bytes. The additional memory requirements make the use of typical character ROM schemes an undesirable and expensive solution in digital video systems.

デジタルシステムにおける文字ROMの使用への既知の代替策は、同様に高価であるかおよび/または望ましくない結果を生み出す。そのような代替策の一つは、文字をデジタルビデオストリームに挿入する前にデジタルビデオデータとOSD文字自体がアナログ形式に変換されるデュアル変換方式である。アナログフィルタ技術がそれから使われて、挿入の前にOSD文字をスムーズにする。残念ながら、このプロセスは、それ自身のアーチファクトを導入するデジタル形式に戻す追加の変換を要求する。そのようなデュアル変換形式に付随するコストはかなりである。遷移アーチファクトを削減する、OSD情報をデジタルビデオストリームに挿入する効率的なシステムと方法が望ましい。   Known alternatives to the use of character ROM in digital systems are equally expensive and / or produce undesirable results. One such alternative is a dual conversion scheme where the digital video data and the OSD characters themselves are converted to an analog format before the characters are inserted into the digital video stream. Analog filter technology is then used to smooth the OSD characters before insertion. Unfortunately, this process requires additional conversion back to digital form that introduces its own artifacts. The costs associated with such dual conversion formats are substantial. An efficient system and method for inserting OSD information into a digital video stream that reduces transition artifacts is desirable.

開示された実施形態は、デジタルビデオデータを処理するように適応されたシステムに関する。システムの例示的実施形態は、デジタルビデオデータストリームを作成するプロセッサと、文字生成器と関連付けられたメモリに格納された文字の表現に基づいて、デジタルビデオデータストリームに挿入する複数の標準データラインの一つからピクセルデータ値を選択するように適応された文字生成器と、からなる。   The disclosed embodiments relate to a system adapted to process digital video data. An exemplary embodiment of a system includes a processor that creates a digital video data stream and a plurality of standard data lines that are inserted into the digital video data stream based on a representation of characters stored in a memory associated with the character generator. A character generator adapted to select pixel data values from one.

例示的な方法は、デジタルビデオデータを処理することに関する。例示的な方法は、デジタルビデオデータストリームを作成し、メモリに格納された文字の表現に基づいて、複数の標準データラインの一つからピクセルデータ値を選択し、ピクセルデータ値をデジタルビデオデータストリームに挿入する行為からなる。   An exemplary method relates to processing digital video data. An exemplary method creates a digital video data stream, selects a pixel data value from one of a plurality of standard data lines based on a representation of characters stored in memory, and converts the pixel data value into the digital video data stream. It consists of the act of inserting into.

上述したものおよびその他の本発明の特徴と利点、およびそれらを遂げる方法は、添付された図面と共に発明の一実施形態の以下の記載を参照することによって明らかとなり、より良く理解されるであろう。   The foregoing and other features and advantages of the present invention, as well as the manner in which they are accomplished, will become apparent and better understood by reference to the following description of one embodiment of the invention in conjunction with the accompanying drawings. .

いくつかの図を通して、対応する参照文字は対応する部分を示す。ここに説明する例示は発明の好ましい実施形態を一つの形で描き、そのような例示は、発明の範囲をいかなるやり方においても制限するものと理解されるべきではない。   Corresponding reference characters indicate corresponding parts throughout the several views. The illustrations described herein depict preferred embodiments of the invention in one form and such illustrations should not be construed as limiting the scope of the invention in any way.

このセクションは、以下に記載されおよび/または請求される本発明の様々な側面に関連し得る技術の様々な側面を読者に紹介することを意図している。この議論は、本発明の様々な側面のより良い理解を容易にする背景情報を読者に提供するのに有用であると信じる。従って、これらの言明は従来技術の承認としてではなく、この見方で読まれるべきものであることが理解されるべきである。   This section is intended to introduce the reader to various aspects of the technology that may be related to various aspects of the invention described and / or claimed below. This discussion is believed to be useful in providing the reader with background information that facilitates a better understanding of the various aspects of the present invention. Accordingly, it is to be understood that these statements are to be read in this light, not as prior art approvals.

本発明は、表示用のデジタルビデオストリームにOSD情報を効率的に挿入するシステムと方法に関する。本発明の例示的実施形態は、アナログビデオシステムで典型的であるのとほぼ同じ解像度を使って各文字の粗いバイナリ画像(またはビットマップ)を格納する文字メモリを採用する。要求される文字メモリは、従って、アナログシステムで要求される文字メモリよりもそれほど大きくない。加えて、ディスプレイラインに対応する少ない数の前もって定義された“標準”データ信号が高解像度形式で格納される。ここで使われるように、“標準データ信号”または“標準データライン”という用語は、はるかに大きい文字のセットを作り出すのに使われ得る比較的小さいデータ信号またはデータラインの組の一つを指すのに使われる。それら自身はいかなる特定の文字も表さない標準データラインは、文字セット中のあらゆる文字を作り出すのに格納された文字データと併せて使用される。よって、文字メモリの唯一の増加は、少ない数(例えば、4個)の標準データラインを高解像度デジタル形式で格納するのに必要な追加のメモリである。標準データラインは、スムーズな遷移で定義され、OSD文字がデジタルビデオデータストリームに挿入された時の望ましくないアーチファクトの生成を削減する。   The present invention relates to a system and method for efficiently inserting OSD information into a digital video stream for display. Exemplary embodiments of the present invention employ a character memory that stores a coarse binary image (or bitmap) of each character using approximately the same resolution that is typical of analog video systems. The required character memory is therefore not much larger than the character memory required in analog systems. In addition, a small number of predefined “standard” data signals corresponding to display lines are stored in a high resolution format. As used herein, the term “standard data signal” or “standard data line” refers to one of a relatively small data signal or set of data lines that can be used to create a much larger set of characters. Used for Standard data lines that themselves do not represent any particular character are used in conjunction with the stored character data to create every character in the character set. Thus, the only increase in character memory is the additional memory required to store a small number (eg, four) standard data lines in high resolution digital format. Standard data lines are defined with smooth transitions, reducing the generation of undesirable artifacts when OSD characters are inserted into the digital video data stream.

本発明の例示的実施形態は、各文字のための実際の最小、中間、最大ピクセルレベルデータを格納する必要を除去する。その代わりに、各文字のためにメモリに格納された情報は、OSD文字生成器のような適応的アドレス生成器がそれによって望ましい文字を構築する少なくかつ有限の数の標準データラインの一つを選択する、決定ポイントの集合を提供する。適応的アドレス生成器は、適当な立ち上がり/落ち下がりエッジと最大/最小レベル値を採用する。OSD文字は、一般的立ち上がり/落ち下がりエッジと所定の最大/最小レベル値の挿入によって作り出される。このようにして、あらゆるアルファベットや数字の文字またはアイコンを、従来のシステムに対してメモリ要求を顕著に増加することなく、作り出し得る。   The exemplary embodiment of the present invention eliminates the need to store the actual minimum, intermediate and maximum pixel level data for each character. Instead, the information stored in memory for each character represents one of a small and finite number of standard data lines by which an adaptive address generator, such as an OSD character generator, thereby constructs the desired character. Provide a set of decision points to choose from. The adaptive address generator employs appropriate rising / falling edges and maximum / minimum level values. OSD characters are created by the insertion of typical rising / falling edges and predetermined maximum / minimum level values. In this way, any alphabetic or numeric character or icon can be created without significantly increasing memory requirements over conventional systems.

図1は、本発明の例示的実施形態に従ったデジタルビデオシステムのブロック図である。ビデオシステムは、全体的に参照番号100によって参照される。ビデオシステム100は、DVDプレーヤー等(図示せず)のようなソースからデジタルビデオデータを取得するプロセッサ110からなる。プロセッサ110は、デジタルビデオデータストリーム112を作成し、それを更なる処理のためのOSD文字生成器114に配送する。OSD文字発生器114は、メモリンターフェース116によってメモリ118に接続されている。メモリ118は、OSD文字情報への変換のための様々なアルファベットや数字およびアイコンデータのビットマップ表現を格納する。そのようなOSD情報は、OSD文字生成器114によってデジタルビデオデータストリーム112に挿入されて、OSD情報を含んだデジタルビデオデータストリームを作成する。そのデータストリームはここで、OSDデジタルビデオデータストリーム120と呼ばれる。OSDデジタルビデオデータストリーム120は、システムのユーザによる閲覧のために、ディスプレイ122上に画像を作り出すのに使われる。   FIG. 1 is a block diagram of a digital video system according to an exemplary embodiment of the present invention. The video system is generally referred to by the reference numeral 100. Video system 100 comprises a processor 110 that obtains digital video data from a source such as a DVD player (not shown). The processor 110 creates a digital video data stream 112 and delivers it to the OSD character generator 114 for further processing. The OSD character generator 114 is connected to the memory 118 by a memorization interface 116. Memory 118 stores bitmap representations of various alphabets and numbers and icon data for conversion to OSD character information. Such OSD information is inserted into the digital video data stream 112 by the OSD character generator 114 to create a digital video data stream containing the OSD information. That data stream is herein referred to as the OSD digital video data stream 120. The OSD digital video data stream 120 is used to create an image on the display 122 for viewing by a user of the system.

図2は、本発明の例示的実施形態に従ったOSD文字生成器回路のブロック図である。   FIG. 2 is a block diagram of an OSD character generator circuit according to an exemplary embodiment of the present invention.

OSD文字生成器114(図1)の部品である図2に示されるOSD文字生成器回路は、全体的に参照番号200によって参照される。OSD文字生成器回路200は、回路の動作を全体的に制御するマイクロコントローラ204を含む。マイクロコントローラ204は、OSD文字をデジタルビデオデータストリーム112(図1)に挿入し、それによってOSD付きデジタルビデオ出力信号120を作成するように動作する。第一のスイッチ回路206は、OSDデータ(位置a)またはデジタルビデオデータストリーム112からのデジタルビデオデータ(位置b)を選択的に受け取る。図2に機能的描写のためだけに機械的スイッチとして示されている第一のスイッチ回路206は、マルチプレクサおよび/または他の適当な回路からなっても良いことを当業者は理解するであろう。しかも、第一のスイッチ回路206の特定の部品および構築の詳細は、本発明の本質的な特徴ではない。 The OSD character generator circuit shown in FIG. 2 that is part of the OSD character generator 114 (FIG. 1) is generally referred to by the reference numeral 200. The OSD character generator circuit 200 includes a microcontroller 204 that generally controls the operation of the circuit. Microcontroller 204 operates to insert OSD characters into digital video data stream 112 (FIG. 1), thereby creating digital video output signal 120 with OSD. The first switch circuit 206 selectively receives OSD data (position a) or digital video data (position b) from the digital video data stream 112. Those skilled in the art will appreciate that the first switch circuit 206, shown as a mechanical switch only for functional depiction in FIG. 2, may comprise a multiplexer and / or other suitable circuitry. . Moreover, the specific components and construction details of the first switch circuit 206 are not essential features of the present invention.

第二のスイッチ回路208は、複数の標準データラインの一つを選択して、デジタルビデオデータストリーム112への挿入のためのOSD文字を作り出す。図2に機能的描写のためだけに機械的スイッチとして示されている第二のスイッチ回路208は、マルチプレクサまたは他の回路からなっても良い。しかも、第二のスイッチ回路208の特定の部品および構築の詳細は、本発明の本質的な特徴ではない。第二のスイッチ回路208によって選択された個別の標準データラインは、インフェーズデータ212、オールハイデータ214、アンチフェーズデータ216、オールローデータ218としてメモリ118に格納される。これらのデータラインの特定の成分は、以下に詳細に論じる。メモリ118に格納されたデータライン212−218は、文字メモリ210に格納された比較的低解像度の文字データと組み合わされて第二のスイッチ回路208によるデジタルビデオデータストリーム112への挿入のためのアルファベットや数字および/またはグラフィックのOSD文字を作り出し、それによってOSD付きデジタルビデオ出力信号120を形成する。   The second switch circuit 208 selects one of a plurality of standard data lines to create an OSD character for insertion into the digital video data stream 112. The second switch circuit 208, shown as a mechanical switch only for functional depiction in FIG. 2, may consist of a multiplexer or other circuit. Moreover, the specific components and construction details of the second switch circuit 208 are not essential features of the present invention. The individual standard data lines selected by the second switch circuit 208 are stored in the memory 118 as in-phase data 212, all-high data 214, anti-phase data 216, and all-low data 218. The specific components of these data lines are discussed in detail below. The data lines 212-218 stored in the memory 118 are combined with the relatively low resolution character data stored in the character memory 210 to form an alphabet for insertion into the digital video data stream 112 by the second switch circuit 208. Or numeric and / or graphic OSD characters, thereby forming a digital video output signal 120 with OSD.

以下の例は、OSD文字生成器200によるデジタルビデオデータストリーム112へのOSD文字の挿入を説明する。マイクロコントローラ204は、オンスクリーンディスプレイを作り出すことを意図した、ユーザ入力のような入力を受け取る。そのような入力の例は、OSD文字発生器回路200と関連付けられているDVDプレーヤー上の“プレイ”ボタンを押すことによって作り出された信号である。OSDデータの必要を示す外部刺激は、マイクロコントローラ204に第一のスイッチ回路206を位置aに置くようにさせる。発明の例示的実施形態では、“プレイ”ボタンを押すことは、システムと関連付けられたビデオスクリーン上に“PLAY”という言葉が表示されるようにすることを意図している。マイクロコントローラ204は、文字メモリ210から“P”、“L”、“A”、“Y”のアルファベットや数字の文字を選択する。文字メモリ210からの情報を使って、マイクロコントローラはインフェーズデータ212、オールハイデータ214、アンチフェーズデータ216、オールローデータ218からデータを(以下の記載するように)適切に選んで、適当な文字をデジタルビデオデータストリーム112に挿入する。結果として得られるOSDデジタルビデオデータストリーム120は、元のビデオデータと加えられたOSD文字データの両方を含む。OSD文字データが挿入された後、第一のスイッチ回路206は位置bに戻される。   The following example illustrates the insertion of OSD characters into the digital video data stream 112 by the OSD character generator 200. The microcontroller 204 receives input, such as user input, intended to create an on-screen display. An example of such an input is a signal created by pressing a “play” button on a DVD player associated with the OSD character generator circuit 200. An external stimulus indicating the need for OSD data causes the microcontroller 204 to place the first switch circuit 206 in position a. In an exemplary embodiment of the invention, pressing the “Play” button is intended to cause the word “PLAY” to be displayed on the video screen associated with the system. The microcontroller 204 selects alphabets “P”, “L”, “A”, and “Y” or numbers from the character memory 210. Using the information from the character memory 210, the microcontroller selects the appropriate data (as described below) from the in-phase data 212, all-high data 214, anti-phase data 216, all-low data 218, and Characters are inserted into the digital video data stream 112. The resulting OSD digital video data stream 120 includes both the original video data and the added OSD character data. After the OSD character data is inserted, the first switch circuit 206 is returned to position b.

図3は、デジタルビデオデータストリーム112(図1)にOSD情報として挿入されるデータを定義するのに使われた文字マップの使用を描いた図である。図は全体的に参照番号300によって参照される。文字マップグリッド302は、文字マップ中のアルファベットや数字およびアイコンの定義のための枠組みを提供する。文字マップグリッド302は、文字メモリ210(図2)のような文字メモリに格納された文字を表す12×18配列の要素(正方形として示されているが、参照はされていない)からなる。各要素は、所定の数のディスプレイピクセルを含む。描写の目的で、図3は文字マップグリッド302中の数字4を描いている。   FIG. 3 illustrates the use of the character map used to define the data that is inserted as OSD information into the digital video data stream 112 (FIG. 1). The figure is generally referred to by reference numeral 300. The character map grid 302 provides a framework for defining alphabets, numbers and icons in the character map. Character map grid 302 consists of 12 × 18 array elements (shown as squares but not referenced) representing characters stored in a character memory such as character memory 210 (FIG. 2). Each element includes a predetermined number of display pixels. For illustration purposes, FIG. 3 depicts the number 4 in the character map grid 302.

個々の要素内のピクセルの各々は、それに関連付けられた個別の相当するピクセルデータ値を有する、図4に示された例では、文字マップグリッド302の各要素は、ピクセルデータ304のセットによって示されるように、3ピクセルのデータを表す。異なるデジタルビデオシステムでは、文字マップの各要素によって表されるピクセルの数は変動するが、要素毎に3から4ピクセルが典型的である。しかも、文字マップグリッド302の各要素によって表されるピクセルの数は、本発明の本質的な特徴ではない。各ピクセルデータ値は、例えば8ビットのデジタルデータワードからなっていても良い。上述したように、デジタルビデオシステムに典型的な増加されたクロックレートは、文字マップグリッド302の各要素のために3または4ピクセル、および対応する文字メモリのサイズの増加を必要とすることになる。   In the example shown in FIG. 4, each element of the character map grid 302 is represented by a set of pixel data 304, where each of the pixels in the individual element has an individual corresponding pixel data value associated with it. Thus, the data of 3 pixels is represented. In different digital video systems, the number of pixels represented by each element of the character map varies, but 3 to 4 pixels per element is typical. Moreover, the number of pixels represented by each element of the character map grid 302 is not an essential feature of the present invention. Each pixel data value may consist of an 8-bit digital data word, for example. As mentioned above, the increased clock rate typical of digital video systems will require 3 or 4 pixels for each element of the character map grid 302 and a corresponding increase in the size of character memory. .

ピクセル遷移データ306の例示的セットは、鋭いデータ遷移によって起こされるアーチファクト作成の問題を描いている。遷移データ306中の最初の3ピクセルのピクセルデータ値はFEhである。この値は、典型的な8ビットデジタルビデオシステムにおける最大ピクセルデータ値を表す。図3に示された例では、値FEhは黒色と対応する。図3に示された例では、右3つのデータ位置306(02h)のピクセルデータ値は、最大ピクセルデータ値FEhに対して可能な限りのコントラストを提供する白色を表す。遷移データ306に見られるように、値の最大遷移はピクセル3および4の間で起こる、即ち可能な最大ピクセルデータ値(FEh)から可能な最小ピクセル値(02h)への遷移は一つのピクセル(第3の値)から次のピクセル(第4の値)で起こる、そのようなピクセルデータ値の鋭い遷移は、ビデオディスプレイ上に表示された時に望ましくないアーチファクトを作り出す可能性が高い。以下に記載するように、本発明の例示的実施形態は、鋭い遷移と結果として得られる望ましくないアーチファクトのないOSDデータを作成し、高解像度文字マップの使用によって必要とされる増加されたシステムメモリを要求することなくそれを行う。   The exemplary set of pixel transition data 306 depicts the problem of creating artifacts caused by sharp data transitions. The pixel data value of the first three pixels in the transition data 306 is FEh. This value represents the maximum pixel data value in a typical 8-bit digital video system. In the example shown in FIG. 3, the value FEh corresponds to black. In the example shown in FIG. 3, the pixel data values at the right three data locations 306 (02h) represent white that provides as much contrast as possible for the maximum pixel data value FEh. As can be seen in the transition data 306, the maximum transition of values occurs between pixels 3 and 4, ie the transition from the maximum possible pixel data value (FEh) to the minimum possible pixel value (02h) is one pixel ( Such sharp transitions in pixel data values that occur from the third value) to the next pixel (fourth value) are likely to create undesirable artifacts when displayed on a video display. As described below, an exemplary embodiment of the present invention creates OSD data that is free of sharp transitions and resulting undesirable artifacts, and increased system memory required by the use of high resolution character maps. Do it without requesting.

図4は、スムーズな遷移データと鋭い遷移データ、および関連付けられたデータ信号波形を描いた図である。グラフは全体的に参照番号400によって参照される。図4は、本発明の例示的実施形態によって達成され得るメモリ節約を説明するのに便利である。スムーズな遷移データは、各文字について文字メモリ中にプログラムすることができるが、そうすることは3から4倍のメモリ増加を招くことに注意すべきである。しかしながら、本発明の実施形態は、スムーズな遷移を達成しながら文字メモリ要求に比較的少ない増加だけを要求し得る。   FIG. 4 is a diagram depicting smooth transition data and sharp transition data, and associated data signal waveforms. The graph is generally referenced by reference numeral 400. FIG. 4 is useful for explaining the memory savings that can be achieved by an exemplary embodiment of the present invention. It should be noted that smooth transition data can be programmed into the character memory for each character, but doing so results in a 3 to 4 times increase in memory. However, embodiments of the present invention may require only a relatively small increase in character memory requirements while achieving a smooth transition.

図4は、その各々が1ピクセル値に相当する、複数の鋭い遷移データ値402を示している。最初の4つの鋭い遷移データ値402は、典型的な8ビットデジタルビデオシステムにおける最大値であるFEhの値を持つ。これらのバイトには、典型的なシステムにおける最小許容値である02hの値を持つ4バイトが続く。結果は、相当するデータがデジタルビデオデータストリーム112(図1)のようなデジタルビデオデータストリームに印加された時の鋭い遷移波形404である。   FIG. 4 shows a plurality of sharp transition data values 402, each corresponding to a pixel value. The first four sharp transition data values 402 have a value of FEh, which is the maximum value in a typical 8-bit digital video system. These bytes are followed by 4 bytes with a value of 02h, which is the minimum allowable value in a typical system. The result is a sharp transition waveform 404 when the corresponding data is applied to a digital video data stream, such as digital video data stream 112 (FIG. 1).

図4はまた、複数のスムーズな遷移データ値406も示している。最大値の4つのデータ要素を採用する代わりに、スムーズな遷移データ要素は、2つの順次より小さい値のデータ要素が続く最大値(FEh)の2つのデータ要素だけを採用する。図4に示された例では、2つの順次より小さいデータ要素の第一のものは56hの値を持ち、順次より小さいデータ要素の第二のものは28hの値を持つ。残りの4つのスムーズな遷移データ値406は最小値の02hを持つ。デジタルビデオデータストリーム112(図1)のようなデジタルビデオデータストリームに印加された時には、望ましくないビデオアーチファクトの生成は急激に遷移するデータ値に対して実質的に削減され得る。挑戦となるのは、従来のデジタルビデオシステムにおいて文字マッピングのために典型的に必要とされるメモリ容量のかなりの増加を伴わずにスムーズな遷移を作り出すことである。この挑戦の更なる描写は、図5を参照して以下で説明する。   FIG. 4 also shows a plurality of smooth transition data values 406. Instead of adopting the four data elements of the maximum value, the smooth transition data element adopts only the two data elements of the maximum value (FEh) followed by two successively smaller value data elements. In the example shown in FIG. 4, the first of the two sequential smaller data elements has a value of 56h and the second of the sequential smaller data elements has a value of 28h. The remaining four smooth transition data values 406 have a minimum value of 02h. When applied to a digital video data stream, such as digital video data stream 112 (FIG. 1), the generation of undesirable video artifacts can be substantially reduced for abrupt transition data values. The challenge is to create smooth transitions without the significant increase in memory capacity typically required for character mapping in conventional digital video systems. A further depiction of this challenge is described below with reference to FIG.

図5は、文字ROMシステムにおいてOSD情報を作り出すのに使われたデータ信号を描いた図である。文字マップ動作を説明する図は全体的に参照番号500によって参照される。文字マップグリッド502は、18ラインのデータを有する。文字マップグリッド302(図3)と同様に、文字マップグリッド502の要素(正方形)の各々は、表示画面上の多数のピクセルに対応する。文字マップグリッド502は、数字8と数字9の2つの文字の表現を含んでいる。   FIG. 5 is a diagram depicting data signals used to create OSD information in a character ROM system. The figure describing the character map operation is generally referred to by the reference numeral 500. The character map grid 502 has 18 lines of data. Similar to the character map grid 302 (FIG. 3), each of the elements (squares) of the character map grid 502 corresponds to a number of pixels on the display screen. The character map grid 502 includes two character representations, number 8 and number 9.

文字マップグリッド502におけるデータの対応するラインの2つの生成を描いた2つのデータ信号が図5に示されている。文字データ信号504は、文字マップグリッド502のライン11を作成するのに使われたデータを示す。文字データ信号506は、文字マップグリッド502のライン12を作り出すのに使われたデータを示す。ライン11に最大ピクセルデータ値(FEh)がある文字マップグリッド502の対応する要素について、文字データ信号504はハイであり、それ以外はロー(02h)である。FEhの値を持つ要素(濃くされたまたはべた組みの要素として示されている)は表示されている文字(図5では数字8と9)の部分を実際に形成する要素であり、一方、02hの値を持つ要素(空白または色無しの要素として示されている)は文字の部分を形成しない(または表示された文字の空白スペースを形成する)。同様に、対応するグリッド要素について文字データ信号506はハイであり、データ値はライン12で最大ピクセルデータ値(FEh)であり、それ以外は最小ピクセルデータ値(02h)である。   Two data signals depicting two generations of corresponding lines of data in the character map grid 502 are shown in FIG. Character data signal 504 indicates the data used to create line 11 of character map grid 502. Character data signal 506 indicates the data used to create line 12 of character map grid 502. For the corresponding element of the character map grid 502 with the maximum pixel data value (FEh) on line 11, the character data signal 504 is high and the rest is low (02h). The elements with the value of FEh (shown as darkened or solid elements) are the elements that actually form the part of the displayed character (numbers 8 and 9 in FIG. 5), while 02h An element with a value of (shown as a blank or non-colored element) does not form part of the character (or forms a blank space for the displayed character). Similarly, the character data signal 506 is high for the corresponding grid element, the data value is the maximum pixel data value (FEh) on line 12, and the rest is the minimum pixel data value (02h).

文字マップグリッド502上の数字8と9を作り上げる文字セグメントの検査は、ライン1、2、17、18が同一であることを明らかにする。それらのラインは常に最小値(02h)である。ライン6、7、13も、それらのラインの全ての要素において最大(FEh)と最小(02h)の値の同一の配置を持つので、同一である。同様に、ライン3と16も同一である。文字マップグリッド502の18ラインには、10個の異なるバリエーションまたは独自のラインパターンがある。よって、図5に示された表示の生成は、18(文字マップグリッド502のラインの総数)ではなく10ラインのデータだけを使って果たすことができる。一度だけ繰り返されるラインを文字メモリに格納し、それらのパターンの引き続く発現については格納されたラインをアクセスしなおすことによって、システムメモリは節約される。但し、10ラインのデータによって作り出すことができる文字だけについて節約が引き出されるので、獲得されたメモリ節約は限られた実用性しかない。しかしながら、本発明の例示的実施形態は、ここ以降により特定に記載されるようにスムーズな遷移を持ったOSD文字を作り出すのに標準データ信号を使うことによって、従来のデジタルビデオシステムに対して実質的なメモリ節約を達成する。   Examination of the character segments that make up the numbers 8 and 9 on the character map grid 502 reveal that the lines 1, 2, 17, 18 are identical. Those lines are always at the minimum value (02h). The lines 6, 7, and 13 are also the same because they have the same arrangement of maximum (FEh) and minimum (02h) values in all elements of those lines. Similarly, lines 3 and 16 are the same. The 18 lines of the character map grid 502 have 10 different variations or unique line patterns. Thus, the generation of the display shown in FIG. 5 can be accomplished using only 10 lines of data rather than 18 (the total number of lines in the character map grid 502). By storing lines that are repeated only once in the character memory and re-accessing the stored lines for subsequent expression of those patterns, system memory is saved. However, since the savings are drawn only for characters that can be produced by 10 lines of data, the memory savings obtained are of limited utility. However, exemplary embodiments of the present invention are substantially different from conventional digital video systems by using standard data signals to create OSD characters with smooth transitions as will be more particularly described hereinafter. Achieve memory savings.

図6は、本発明の例示的実施形態に従ったOSD文字情報を作り出す標準データ信号の使用を描いた図である。図は全体的に参照番号600によって参照される。数字8と数字9の表示を描いている文字マップグリッド602が示されている。文字マップグリッド302(図3)および文字マップグリッド502(図5)と同様に、文字マップグリッド602の要素(正方形)の各々は、表示画面上の多数のピクセルに対応する。   FIG. 6 is a diagram depicting the use of a standard data signal to create OSD character information according to an exemplary embodiment of the present invention. The figure is generally referred to by reference numeral 600. A character map grid 602 depicting the display of the numbers 8 and 9 is shown. Similar to character map grid 302 (FIG. 3) and character map grid 502 (FIG. 5), each element (square) of character map grid 602 corresponds to a number of pixels on the display screen.

本発明の例示的実施形態は、デジタルビデオビットストリームへの挿入が望まれるあらゆる文字が作り出し得る4つの個別の標準データラインを採用する。この例示的実施形態では、文字セット全体(例えば128または256文字)は、ビットマップのような粗い形式で格納される。この粗い形式は、完全なデジタルビデオピクセルレートで文字を作り出すのに必要な解像度のほぼ3分の1または4分の1だけである。つまり、文字セットの格納のためのメモリ要求は、典型的なアナログシステムについてとほぼ同じである。   The exemplary embodiment of the present invention employs four separate standard data lines that can be produced by any character that is desired to be inserted into a digital video bitstream. In this exemplary embodiment, the entire character set (eg, 128 or 256 characters) is stored in a coarse format such as a bitmap. This coarse format is only about a third or a quarter of the resolution required to produce characters at the full digital video pixel rate. That is, the memory requirements for character set storage are almost the same as for a typical analog system.

文字セットの粗い表現に加えて、追加の4つのラインのデータがフル解像度(即ち、フルデジタルビデオピクセルレートでの表示に十分な)で格納される。これらの4つのラインは、スムーズで比較的アーチファクトの無い遷移を作成しながら、文字セットの全ての文字を作り出すのに選択的にアクセスされる標準データラインを作り上げる。   In addition to the coarse representation of the character set, an additional four lines of data are stored at full resolution (ie sufficient for display at the full digital video pixel rate). These four lines create a standard data line that is selectively accessed to create all the characters in the character set, while creating smooth, relatively artifact-free transitions.

図6に示された例示的実施形態では、フル解像度形式で格納された4つの標準データラインは、インフェーズデータライン604、オールハイデータライン606、アンチフェーズデータライン608、オールローデータライン610を含む。アンチフェーズデータライン608は、インフェーズデータライン604の反対である、即ちアンチフェーズデータライン608は百八十(180)度インフェーズデータライン604と位相がずれている。従来のアナログシステムに対して必要とされる唯一の追加のメモリは、高解像度形式で4つの標準データライン604、606、608、610を格納するのに使われるメモリ量である。よって、高解像度形式で128または256文字の文字セット全体を格納するのに要求されるメモリサイズに対して、本発明の例示的実施形態ではメモリサイズのかなりの節約が達成される。   In the exemplary embodiment shown in FIG. 6, four standard data lines stored in full resolution format include an in-phase data line 604, an all-high data line 606, an anti-phase data line 608, and an all-low data line 610. Including. Anti-phase data line 608 is the opposite of in-phase data line 604, ie anti-phase data line 608 is 180 degrees out of phase with in-phase data line 604. The only additional memory required for conventional analog systems is the amount of memory used to store the four standard data lines 604, 606, 608, 610 in high resolution format. Thus, significant memory size savings are achieved in the exemplary embodiment of the present invention versus the memory size required to store the entire 128 or 256 character set in high resolution format.

例として、以下は本発明の例示的実施形態に従ってどのように図6におけるラインnが作り出され、デジタルビデオデータストリームに挿入されるかの説明である。ラインnは図5に描かれたライン11と同じである。参考までに、図6はラインの各要素に相当する順番になった参照番号(ラインnの直下かまたは下方に示された)を含む、ラインn自身は、文字表示のその要素のためのピクセルの対応するピクセルデータ値によって0か1を含む。1(ピクセルデータ値FEh)は、実際の文字自体を形成するために必要な文字グリッドマップ602の要素に相当する一方、0は文字グリッドマップ602の全ての他の要素に相当する。0であるラインnの要素1と2は、マイクロコントローラ204(図2)によるオールローデータライン610の選択によって形成される。オールローデータライン610は、文字メモリに格納された粗い画像データ中の数字8のラインnの対応する要素のためのデータを参照することによって選択される。   As an example, the following is a description of how line n in FIG. 6 is created and inserted into a digital video data stream according to an exemplary embodiment of the present invention. Line n is the same as line 11 depicted in FIG. For reference, FIG. 6 includes an ordered reference number (shown directly below or below line n) corresponding to each element of the line, where line n itself is the pixel for that element of the character display. Contains 0 or 1 depending on the corresponding pixel data value. 1 (pixel data value FEh) corresponds to an element of the character grid map 602 necessary to form the actual character itself, while 0 corresponds to all other elements of the character grid map 602. Elements 1 and 2 of line n, which is 0, are formed by selection of all-low data line 610 by microcontroller 204 (FIG. 2). The all low data line 610 is selected by referring to the data for the corresponding element of the line 8 of the number 8 in the coarse image data stored in the character memory.

図6に示された例では、ラインnの要素3は、その要素が文字マップ602中の数字8を形成するのに必要であるので、1である。前の状態は0であったので、要素3のために立ち上がりエッジが必要である。従って、マイクロコントローラ(図2)は、要素3に印加されるものとしてアンチフェーズデータライン608を選択する。要素4と5もハイであるので、マイクロコントローラ(図2)は、これらの要素を提供するようにオールハイデータライン606を選択する。要素6は0であり、それはマイクロコントローラ(図2)によって落ち下がりエッジが選択されたことを意味する、この時点で、アンチフェーズデータライン608は落ち下がりエッジを提供するので、アンチフェーズデータライン608がマイクロコントローラ(図2)によって選択される。それ以降は、要素6,7,8,9のためのデータはオールローデータライン610によって提供され、ラインnの残りの要素10−24についても同様である。上述したように、本発明の例示的実施形態は従って、システムメモリ要求を目立って増加することなく、粗い解像度の文字マップに格納されたいかなる文字をも形成する。   In the example shown in FIG. 6, element 3 of line n is 1 because that element is required to form the number 8 in the character map 602. Since the previous state was 0, a rising edge is required for element 3. Accordingly, the microcontroller (FIG. 2) selects the anti-phase data line 608 as applied to element 3. Since elements 4 and 5 are also high, the microcontroller (FIG. 2) selects the all high data line 606 to provide these elements. Element 6 is 0, which means that a falling edge has been selected by the microcontroller (FIG. 2), at which point anti-phase data line 608 provides a falling edge, so anti-phase data line 608 Is selected by the microcontroller (FIG. 2). From then on, data for elements 6, 7, 8, and 9 is provided by the all-low data line 610, and so on for the remaining elements 10-24 of line n. As described above, the exemplary embodiment of the present invention thus forms any character stored in a coarse resolution character map without significantly increasing system memory requirements.

図7は、本発明の例示的実施形態に従ったインフェーズデータ、アンチフェーズデータ、および関連付けられたデータ信号を示す図である。グラフは全体的に参照番号700によって参照される。図7は、かなり異なった強度(例えば、FEhと02h)のピクセルデータ値を持つピクセル間で鋭くなくスムーズな遷移を提供し、それによって結果として得られる望ましくない画像アーチファクトを回避するように、本発明の例示的実施形態がどのように採用され得るかを示している。インフェーズデータ信号604(図6)とアンチフェーズデータ信号608(図6)は、状態を変化するピクセルデータ値を表すデータ信号であるので、それらは(関連つけられた文字メモリとは違い)高解像度形式で格納される。高解像度データ信号として、インフェーズとアンチフェーズのデータ信号604、608は、図7に示されるように、表示された時にスムーズな遷移が結果として得られるようなピクセルデータ値によってプログラムされるかまたはそれらを含む。複数のインフェーズピクセルデータ値702a、b、c、...nはスムーズなインフェーズ信号604のセグメント704に対応する。インフェーズピクセルデータ値702a、b、c、...nの各々は、それぞれのメモリ位置(図示せず)に格納される。最初の2つのインフェーズピクセルデータ値702a、bは、FEhのような高いまたは最大のピクセルデータ値である。ピクセルデータ値702cにおいて、ハイからローへの遷移が始まる。図7に示す例示的実施形態では、第三のピクセルデータ値702cは遷移的値56hを有し、続くピクセルデータ値702dは28hのような順次低くなった遷移的値でプログラムされる。次の2つのピクセルデータ値(702eと702f)は02hのような最小値を有し、続く2つのピクセルデータ値702g、h、iにおけるローからハイへの遷移が続く、ローからハイへの遷移は、図7に示すように、ピクセルデータ値702g、h、iを28h、56h、FEhのような順次大きくなる値でプログラムすることによって果たされる。     FIG. 7 is a diagram illustrating in-phase data, anti-phase data, and associated data signals according to an exemplary embodiment of the present invention. The graph is generally referred to by reference numeral 700. FIG. 7 provides a sharp and smooth transition between pixels with pixel data values of significantly different intensities (eg, FEh and 02h), thereby avoiding the resulting undesirable image artifacts. Fig. 3 illustrates how exemplary embodiments of the invention may be employed. Since in-phase data signal 604 (FIG. 6) and anti-phase data signal 608 (FIG. 6) are data signals representing pixel data values that change state, they are high (unlike the associated character memory). Stored in resolution format. As high resolution data signals, in-phase and anti-phase data signals 604, 608 are programmed with pixel data values that result in a smooth transition when displayed, as shown in FIG. Including them. A plurality of in-phase pixel data values 702a, b, c,. . . n corresponds to segment 704 of smooth in-phase signal 604. In-phase pixel data values 702a, b, c,. . . Each of n is stored in a respective memory location (not shown). The first two in-phase pixel data values 702a, b are high or maximum pixel data values such as FEh. A high to low transition begins at pixel data value 702c. In the exemplary embodiment shown in FIG. 7, the third pixel data value 702c has a transition value 56h, and the subsequent pixel data value 702d is programmed with a progressively lower transition value, such as 28h. The next two pixel data values (702e and 702f) have a minimum value such as 02h, followed by a low to high transition followed by a low to high transition in the next two pixel data values 702g, h, i. As shown in FIG. 7, the pixel data values 702g, h, i are programmed by sequentially increasing values such as 28h, 56h, FEh.

同様に、スムーズなアンチフェーズデータ信号608(図6)のセグメント706が、対応するアンチフェーズピクセルデータ値708a、b、c、...と共に示されている。アンチフェーズピクセルデータ値708a、b、c、...の各々は、それぞれのメモリ位置(図示せず)に格納される。最初の2つのアンチフェーズピクセルデータ値708a、bは、02hのような低いまたは最小の値である。続くローからハイへの遷移は、ピクセルデータ値708c、dを含み、それらには順次より高い遷移的値、即ちピクセルデータ値708cには28h、ピクセルデータ値708dには56h、が付与される。後続のスムーズな遷移は、ピクセルデータ値の極端な違いまたは急峻な反対ではなく遷移的データ値を使って同様に果たされる。このようにして、粗く格納された文字データと標準データライン604、606、608、610の組み合わせは、典型的なアナログビデオシステムと比較してメモリの最小の増加によるスムーズな遷移を持って、デジタルビデオビットストリームにあらゆる望ましい文字の作成と挿入を許容する。   Similarly, segment 706 of smooth anti-phase data signal 608 (FIG. 6) is associated with corresponding anti-phase pixel data values 708a, b, c,. . . Shown with. Anti-phase pixel data values 708a, b, c,. . . Are stored in respective memory locations (not shown). The first two anti-phase pixel data values 708a, b are low or minimum values such as 02h. Subsequent low-to-high transitions include pixel data values 708c, d, which in turn are assigned higher transitional values: 28h for pixel data value 708c and 56h for pixel data value 708d. Subsequent smooth transitions are similarly accomplished using transitional data values rather than extreme differences in pixel data values or steep opposition. In this way, the combination of coarsely stored character data and standard data lines 604, 606, 608, 610 has a smooth transition with minimal increase in memory compared to typical analog video systems, and digital Allows creation and insertion of any desired character in the video bitstream.

図8は、本発明の例示的実施形態に従った、複数の標準データ信号のどの一つがその対応するピクセルデータ値をディスプレイの実際のピクセル要素に付与するためにアクセスされるかを決定する決定ポイントの使用を描いた図である。図は全体的に参照番号800によって参照される。本発明の例示的実施形態では、OSD文字データは、その各々が1ピクセルデータ値に相当する、4バイトのグループで提供される。これは、全ての4ピクセルデータ値について、現在表示されている文字マップ602から文字の表示を作り出すのに必要な次の順次のピクセルデータ値を含むのは標準データラインのどれであるかについて決定をしなければならないことを意味
する。例えば、もしインフェーズデータライン604(図6)からのインフェーズデータ802が現在表示のために選ばれていれば、(アンチフェーズデータ806のような)標準データラインの他のものに対応するピクセルデータ値に切り替えるかどうかに関する決定が、全ての第四のピクセルデータ値に対応する、複数の決定ポイント804の各々で起こる。つまり、4つの標準データラインの現行のものに対応するピクセルデータ値を表示し続けるか、標準データラインの異なるものからのピクセルデータ値に切り替えるかの決定が、全ての4つのピクセルデータ値についてなされる。本発明の例示的実施形態における決定プロセスの詳細は、図9を参照して以下に記載される。
FIG. 8 is a decision that determines which one of a plurality of standard data signals is accessed to provide its corresponding pixel data value to an actual pixel element of the display, in accordance with an exemplary embodiment of the present invention. It is a figure depicting the use of points. The figure is generally referenced by the reference numeral 800. In an exemplary embodiment of the invention, OSD character data is provided in groups of 4 bytes, each corresponding to a pixel data value. This determines, for all 4-pixel data values, which of the standard data lines contains the next sequential pixel data value needed to produce a character representation from the currently displayed character map 602. Means you have to. For example, if in-phase data 802 from in-phase data line 604 (FIG. 6) is currently selected for display, pixels corresponding to other standard data lines (such as anti-phase data 806). A decision as to whether to switch to a data value occurs at each of a plurality of decision points 804 corresponding to all fourth pixel data values. That is, a decision is made for all four pixel data values to continue displaying pixel data values corresponding to the current one of the four standard data lines or to switch to pixel data values from a different one of the standard data lines. The Details of the decision process in an exemplary embodiment of the invention are described below with reference to FIG.

図9は、本発明の例示的実施形態の動作を説明するのに便利な状態ダイアグラムである。状態ダイアグラムは全体的に参照番号900によって参照される。状態ダイアグラム900は、12ビットメモリアドレッシング方式を採用した本発明の例示的実施形態の動作を記載している、2つの最大有意アドレスビット(MSBs)A10とA11が4つの格納された高解像度の標準データラインの特定の一つを選択するのに使われ得る。4つの標準データラインの各々が行をなすとして、2つのMSBアドレスビットは、行アドレスと考えられても良い。この例では、10個の最小有意ビット(LSBs)AからAが、2つのMSBsによって選択された標準データラインの各々のための個別のデータ値のアドレスを提供する。よって、10LSBアドレスラインは、列アドレスと考えられても良い。この例では、10LSBデータラインは、ビデオラインと同期された10ビットアップカウンターによって生成されても良い。MSBアドレスラインは、状態ダイアグラム900に従うマイクロコントローラ204(図2)のような適応的アドレス生成器によって選択されても良い。図8を参照して上述された通り、必要であれば、アドレス切り替えは周期的決定ポイントで行われる。 FIG. 9 is a state diagram useful for explaining the operation of an exemplary embodiment of the present invention. The state diagram is generally referenced by the reference numeral 900. State diagram 900 describes the operation of an exemplary embodiment of the present invention that employs a 12-bit memory addressing scheme, and stores two high significant address bits (MSBs) A 10 and A 11 with four stored high resolutions. Can be used to select a specific one of the standard data lines. Two MSB address bits may be considered a row address, with each of the four standard data lines forming a row. In this example, the ten least significant bits (LSBs) A 0 through A 9 provide the address of a separate data value for each of the standard data lines selected by the two MSBs. Thus, the 10LSB address line may be considered a column address. In this example, the 10LSB data line may be generated by a 10-bit up counter synchronized with the video line. The MSB address line may be selected by an adaptive address generator such as microcontroller 204 (FIG. 2) according to state diagram 900. As described above with reference to FIG. 8, if necessary, address switching occurs at periodic decision points.

状態ダイアグラム900によって表される動作は、標準インフェーズデータライン604(図6)のためのあるピクセルデータ値が、特定のインフェーズピクセルデータ値を保持するメモリ位置にアクセスするのに使われるアドレスラインの一つの値に対応するように意図的に選ばれているという事を利用している。より詳細には、本発明の例示的実施形態では、標準インフェーズデータラインのデータ値(“0”か“1”のどちらか)は、アドレスラインAの値と同じになるように選ばれる。つまり、インフェーズデータライン604(図6)に対応する最大および最小ピクセルデータ値は、これらのピクセルデータ値の状態がこれらのメモリ位置のためのAアドレスラインの値と同じになることを許容するように選ばれたメモリ位置に、意図的に格納される。このようにして、インフェーズデータラインのためのピクセルデータ値は、実際のデータ値そのものをチェックすることなく、アドレスラインAの状態によって決定されても良い。 The operation represented by state diagram 900 is an address line used to access a memory location where a pixel data value for a standard in-phase data line 604 (FIG. 6) holds a particular in-phase pixel data value. The fact that it is intentionally chosen to correspond to one value of is used. More specifically, in the exemplary embodiment of the invention, the data value of the standard in-phase data line (either “0” or “1”) is chosen to be the same as the value of address line A 2. . That is, the maximum and minimum pixel data values corresponding to the in-phase data line 604 (FIG. 6) is allowed that the state of these pixel data values is the same as the value of A 2 address lines for these memory locations It is intentionally stored in a memory location chosen to do so. In this manner, the pixel data values for the in-phase data lines, without checking the actual data values themselves, may be determined by the state of address lines A 2.

本発明の例示的実施形態では、OSD文字データが定義によって4つのピクセル値のグループに組織されているので、Aの値は標準データラインの特定の一つのピクセルデータ値に対応するように選択される。個別のアドレス位置は、データの4つのピクセル値の各々のために必要である。従って、2つの最小有意アドレスライン(AとA)は、それらがデータにアクセスするのに4つのピクセルグループのデータ毎に変わらなければならないので、データに対応するように絶対的に定義することができない。つまり、アドレスラインAはいかなる4つのデータ値のグループにとっても一定であることが保証されている最小有意アドレスラインであるので、アドレスラインAはデータの値に対応するように選ばれる。 In an exemplary embodiment of the present invention, selected so since OSD character data is organized into four groups of pixel values by definition, the value of A 2 corresponds to a particular one of the pixel data values of the standard data lines Is done. A separate address location is required for each of the four pixel values of data. Thus, the two least significant address lines (A 0 and A 1 ) must be absolutely defined to correspond to the data because they must change for each of the four pixel groups in order to access the data. I can't. In other words, because it is least significant address lines that are guaranteed to be constant for the four groups of data values comprising either address lines A 2 Yes, address lines A 2 is chosen to correspond to the value of the data.

この方式を採用することにより、4つの標準データラインの全てのデータ値は、ただ標準インフェーズデータライン604(図6)のためのアドレスラインAの値を知ることによって知られる。詳細には、インフェーズデータライン604(図6)のデータの値は(定義によって)Aの値と同じである。標準アンチフェーズデータライン608(図6)の対応する値は、標準インフェーズデータライン604(図6)の値とは反対である。 By adopting this method, all the data values of the four standard data line, only be known by knowing the value of the address lines A 2 for the standard in-phase data line 604 (FIG. 6). In particular, the value of the data of the in-phase data line 604 (FIG. 6) is the same as the value of A 2 (by definition). The corresponding value in the standard anti-phase data line 608 (FIG. 6) is the opposite of the value in the standard in-phase data line 604 (FIG. 6).

標準オールハイデータライン606(図6)とオールローデータライン610(図6)の値は一定である。これは、標準データラインのどれがピクセルデータ値の次の4つのピクセルグループに貢献するのに選ばれるべきであるかを決定するのに、Aの値が各遷移ポイントにおいてテストされ得ることを意味する。 The values of the standard all high data line 606 (FIG. 6) and the all low data line 610 (FIG. 6) are constant. That this is, which of the standard data line to determine whether it should be chosen to contribute to the following four groups of pixels of the pixel data value, the value of A 2 can be tested at each transition point means.

OSD文字データの4つのピクセルグループの各メンバーのためのピクセルデータ値は同じである必要はないことに注意すべきである。事実、順次増加するまたは減少する中間地を持つのに(各セットの第二と第三の値のような)4つの値のグループの要素を定義することは、上述したように、スムーズな遷移を許容しアーチファクトの作成を削減する、4つのピクセル値のグループの各々は、この例では立ち上がりエッジまたは落ち下がりエッジのどちらかからなる。   Note that the pixel data values for each member of the four pixel groups of OSD character data need not be the same. In fact, defining an element of a group of four values (such as the second and third values in each set) with a progressively increasing or decreasing intermediate point is a smooth transition, as described above. Each of the four pixel value groups consisting of either a rising edge or falling edge in this example.

状態ダイアグラム900はインフェーズデータ状態902、アンチフェーズデータ状態904、オールハイデータ状態906、オールローデータ状態908を示している、これらのデータ状態の各々は、ここに記載された4つの標準データラインの一つに対応している。しかも、OSD文字データを作成するのにそれが標準データラインの中から選ぶので、
状態ダイアグラム900はマイクロコントローラ204(図2)の動作を統治するプログラミングを作り出すのに有用であることが当業者には理解されるであろう。もしマイクロコントローラ204がインフェーズデータライン212(図2)からのピクセルデータ値を選択していれば、マイクロコントローラ204は、“インフェーズデータ状態902にある”とここで言及される。同様に、マイクロコントローラ204がオールハイデータライン214(図2)を選択していた時には、マイクロコントローラ204は、“オールハイデータ状態906にある”とここで言及される、等々である。
State diagram 900 shows an in-phase data state 902, an anti-phase data state 904, an all-high data state 906, and an all-low data state 908, each of which is the four standard data lines described herein. It corresponds to one of. Moreover, since it selects OSD character data from the standard data line,
Those skilled in the art will appreciate that state diagram 900 is useful for creating programming that governs the operation of microcontroller 204 (FIG. 2). If microcontroller 204 has selected a pixel data value from in-phase data line 212 (FIG. 2), microcontroller 204 is referred to herein as “in-phase data state 902”. Similarly, when the microcontroller 204 has selected the all-high data line 214 (FIG. 2), the microcontroller 204 is referred to herein as being “in an all-high data state 906”, and so on.

もしマイクロコントローラ204がインフェーズデータ状態902であれば、決定ポイントで、アドレスラインAの現状態が表示される(文字メモリ210(図2)に格納された粗く格納された文字表現からの)次の文字ビットと同じでなければ、それはそこに留まる。もし、決定ポイントにおいて、マイクロコントローラ204がインフェーズデータ状態902であり、文字メモリ210(図2)からの次の文字ビットは1であり、アドレスラインAの現状態は1であれば、マイクロコントローラ204はオールハイデータ状態906に遷移する。もし、決定ポイントにおいて、マイクロコントローラ204がインフェーズデータ状態902であり、文字メモリ210(図2)からの次の文字ビットが0であり、アドレスラインAの現状態が0であれば、マイクロコントローラ204はオールローデータ状態908に遷移する。 If it is the micro-controller 204 in-phase data state 902, at decision point, the current state of the address line A 2 is displayed (from character memory 210 (stored roughened stored character representation in FIG. 2)) If it is not the same as the next character bit, it stays there. If, at decision point, the microcontroller 204 is in-phase data state 902, the next character bit from the character memory 210 (FIG. 2) is 1, the current state of the address lines A 2 if 1, micro Controller 204 transitions to an all high data state 906. If, at decision point, the microcontroller 204 is in-phase data state 902, a next character bit is 0 from the character memory 210 (FIG. 2), if the current state of the address line A 2 is 0, micro Controller 204 transitions to an all-low data state 908.

もしマイクロコントローラ204がオールハイデータ状態906であれば、文字メモリ210(図2)からの次の文字ビットが1である限り、それはその状態に留まる。もし、決定ポイントにおいて、マイクロコントローラ204がオールハイデータ状態906であり、文字メモリ210(図2)からの次の文字ビットが0であり、アドレスラインAの現状態も0であれば、マイクロコントローラ204はアンチフェーズデータ状態904に遷移する。もし、決定ポイントにおいて、マイクロコントローラ204がオールハイデータ状態906であり、文字メモリ210(図2)からの次の文字ビットが0であり、アドレスラインAの現状態が1であれば、マイクロコントローラ204はインフェーズデータ状態902に遷移する。 If the microcontroller 204 is in the all-high data state 906, it remains in that state as long as the next character bit from the character memory 210 (FIG. 2) is one. If, at decision point, the microcontroller 204 is an all high data state 906, a next character bit is 0 from the character memory 210 (FIG. 2), if the current state of the address line A 2 is also zero, micro Controller 204 transitions to anti-phase data state 904. If, at decision point, the microcontroller 204 is an all high data state 906, a next character bit is 0 from the character memory 210 (FIG. 2), if the current state of the address line A 2 is 1, micro Controller 204 transitions to in-phase data state 902.

もしマイクロコントローラ204がオールローデータ状態908であれば、文字メモリ210(図2)からの次の文字ビットが0である限り、それはそこに留まる。もし、決定ポイントにおいて、マイクロコントローラ204がオールローデータ状態908であり、文字メモリ210(図2)からの次の文字ビットが1であり、アドレスラインAの現状態も1であれば、マイクロコントローラ204はアンチフェーズデータ状態904に遷移する。もし、決定ポイントにおいて、マイクロコントローラ204がオールローデータ状態908であり、文字メモリ210(図2)からの次の文字ビットが1であり、アドレスラインAの現状態が0であれば、マイクロコントローラ204はインフェーズデータ状態902に遷移する。 If the microcontroller 204 is in the all-low data state 908, it remains there as long as the next character bit from the character memory 210 (FIG. 2) is zero. If, at decision point, the microcontroller 204 is an all raw data state 908, a next character bits from the character memory 210 (FIG. 2) is 1, if the current state of the address lines A 2 is also a 1, a micro Controller 204 transitions to anti-phase data state 904. If, at decision point, the microcontroller 204 is an all raw data state 908, a next character bit 1 from the character memory 210 (FIG. 2), if the current state of the address line A 2 is 0, micro Controller 204 transitions to in-phase data state 902.

もしマイクロコントローラ204がアンチフェーズデータ状態904であれば、アドレスラインAの現状態が文字メモリ210(図2)からの次の文字ビットと同じである限り、それはそこに留まる。もし、決定ポイントにおいて、マイクロコントローラ204がアンチフェーズデータ状態904であり、文字メモリ210(図2)からの次の文字ビットが1であり、アドレスラインAの現状態が0であれば、マイクロコントローラはオールハイデータ状態906に遷移する。もし、決定ポイントにおいて、マイクロコントローラ204がアンチフェーズデータ状態904であり、文字メモリ210(図2)からの次の文字ビットが0であり、アドレスラインAの現状態が1であれば、マイクロコントローラ204はオールローデータ状態908に遷移する。 If it is the micro-controller 204 antiphase data state 904, as long as the current state of the address line A 2 is the same as the next character bit from the character memory 210 (FIG. 2), it remains there. If, at decision point, the microcontroller 204 is anti-phase data state 904, a next character bit 1 from the character memory 210 (FIG. 2), if the current state of the address line A 2 is 0, micro The controller transitions to the all high data state 906. If, at decision point, the microcontroller 204 is anti-phase data state 904, a next character bit is 0 from the character memory 210 (FIG. 2), if the current state of the address line A 2 is 1, micro Controller 204 transitions to an all-low data state 908.

本発明の例示的実施形態に従って文字メモリのためのメモリ要求を削減することに対して、一つ以上の文字ブロックの整数倍においてインフェーズとアンチフェーズのデータラインが繰り返せば、より大きなメモリ節約が実現され得る。例えば、もし8×12文字マップが使われたなら、与えられたラインに渡って32バイトが繰り返されたとすると、32バイトだけが必要となる。その場合には、全ラインの各ピクセルをカウントするのに、前述した10ビットカウンターの代わりに5ビットカウンターを使うことができる。16×24文字マップは64バイトと、それらをアドレスするのに6ビットカウンターが必要であろう、等々である。   In contrast to reducing memory requirements for character memory according to an exemplary embodiment of the present invention, greater in-memory savings can be achieved if in-phase and anti-phase data lines are repeated in integer multiples of one or more character blocks. Can be realized. For example, if an 8x12 character map is used, if 32 bytes are repeated across a given line, only 32 bytes are needed. In that case, a 5-bit counter can be used instead of the 10-bit counter described above to count each pixel in the entire line. A 16x24 character map is 64 bytes, a 6-bit counter would be required to address them, and so on.

発明は様々な変形や代替形を許しても良いが、特定の実施形態が例として図面に示されており、ここに詳細に記載される。しかし、発明は、特定の開示された形態に限定されることを意図したものではないことは理解されるべきである。むしろ、発明は、以下の添付された請求項によって定義される発明の精神と範囲内に入る全ての変形、同等物および代替物を包含する。   While the invention may be susceptible to various modifications and alternative forms, specific embodiments have been shown by way of example in the drawings and are described in detail herein. However, it should be understood that the invention is not intended to be limited to the particular disclosed forms. Rather, the invention includes all modifications, equivalents and alternatives falling within the spirit and scope of the invention as defined by the following appended claims.

図1は、本発明の例示的実施形態に従ったデジタルビデオシステムのブロック図である。FIG. 1 is a block diagram of a digital video system according to an exemplary embodiment of the present invention. 図2は、本発明の例示的実施形態に従ったOSD文字生成器のブロック図である。FIG. 2 is a block diagram of an OSD character generator according to an exemplary embodiment of the present invention. 図3は、OSD情報を提供する文字マップの使用を描いた図である。FIG. 3 depicts the use of a character map that provides OSD information. 図4は、スムーズな遷移データと鋭い遷移データ、および関連付けられたデータ信号を描いた図である。FIG. 4 is a diagram depicting smooth transition data, sharp transition data, and associated data signals. 図5は、アナログビデオシステムにおいてOSD情報を作り出すのに使われたデータ信号を描いた図である。FIG. 5 is a diagram depicting a data signal used to create OSD information in an analog video system. 図6は、本発明の例示的実施形態に従ったOSD文字情報を作り出す標準データ信号の使用を描いた図である。FIG. 6 is a diagram depicting the use of a standard data signal to create OSD character information according to an exemplary embodiment of the present invention. 図7は、本発明の例示的実施形態に従ったインフェーズデータ要素、アンチフェーズデータ要素、および関連付けられたデータ信号を示す図である。FIG. 7 is a diagram illustrating in-phase data elements, anti-phase data elements, and associated data signals according to an exemplary embodiment of the present invention. 図8は、本発明の例示的実施形態に従った複数の標準データ信号の一つを示す決定ポイントの使用を描いた図である。FIG. 8 is a diagram depicting the use of a decision point indicating one of a plurality of standard data signals according to an exemplary embodiment of the present invention. 図9は、本発明の例示的実施形態の動作を説明するのに便利な状態ダイアグラムである。FIG. 9 is a state diagram useful for explaining the operation of an exemplary embodiment of the present invention.

Claims (40)

デジタルビデオデータストリーム(112)を作成するプロセッサ(110)と、
文字生成器(200)と関連付けられたメモリ(210)に格納された文字の表現に基づいて、デジタルビデオデータストリーム(112)に挿入する複数の標準データライン(604、606、608、610)の一つからピクセルデータ値を選択するように適応された文字生成器(200)と
からなる、デジタルビデオデータを処理するように適応されたシステム(100)。
A processor (110) for creating a digital video data stream (112);
A plurality of standard data lines (604, 606, 608, 610) to be inserted into the digital video data stream (112) based on the representation of the characters stored in the memory (210) associated with the character generator (200). A system (100) adapted to process digital video data, comprising a character generator (200) adapted to select pixel data values from one.
複数の標準データライン(604、606、608、610)は、文字の表現よりも高い解像度でメモリ(210)に格納される、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein the plurality of standard data lines (604, 606, 608, 610) are stored in the memory (210) at a higher resolution than the representation of the characters. より高い解像度は、文字の表現の解像度よりも3から4倍高い、請求項2記載のシステム(100)。   The system (100) of claim 2, wherein the higher resolution is 3 to 4 times higher than the resolution of the representation of the character. 複数の標準データライン(604、606、608、610)は、インフェーズデータライン(604)からなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein the plurality of standard data lines (604, 606, 608, 610) comprises in-phase data lines (604). 複数の標準データライン(604、606、608、610)は、アンチフェーズデータライン(608)からなる、請求項4記載のシステム(100)。   The system (100) of claim 4, wherein the plurality of standard data lines (604, 606, 608, 610) comprises an anti-phase data line (608). 複数の標準データライン(604、606、608、610)は、オールハイデータライン(606)からなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein the plurality of standard data lines (604, 606, 608, 610) comprises an all-high data line (606). 複数の標準データライン(604、606、608、610)は、オールローデータライン(610)からなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein the plurality of standard data lines (604, 606, 608, 610) comprises an all-low data line (610). 文字はオンスクリーンディスプレイ(OSD)文字からなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein the characters comprise on-screen display (OSD) characters. システム(100)はDVDプレーヤーからなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein the system (100) comprises a DVD player. システム(100)は、文字の画像を表示するように適応されたディスプレイ(122)からなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein the system (100) comprises a display (122) adapted to display an image of a character. 複数の標準データライン(604、606、608、610)の少なくとも一つは、ローレベル(0)からハイ(1)レベルへの遷移データからなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein at least one of the plurality of standard data lines (604, 606, 608, 610) comprises transition data from a low level (0) to a high (1) level. 遷移データは、順次増加するピクセルデータ値の少なくとも一つのペアからなる、請求項11記載のシステム(100)。   The system (100) of claim 11, wherein the transition data comprises at least one pair of sequentially increasing pixel data values. 複数の標準データライン(604、606、608、610)の少なくとも一つは、ハイレベル(1)からロー(0)レベルへの遷移データからなる、請求項1記載のシステム(100)。   The system (100) of claim 1, wherein at least one of the plurality of standard data lines (604, 606, 608, 610) comprises transition data from a high level (1) to a low (0) level. 遷移データは、順次減少するピクセルデータ値の少なくとも一つのペアからなる、請求項13記載のシステム(100)。   The system (100) of claim 13, wherein the transition data comprises at least one pair of sequentially decreasing pixel data values. デジタルビデオデータストリーム(112)を作成し、
メモリ(210)に格納された文字の表現に基づいて、複数の標準データライン(604、606、608、610)の一つからピクセルデータ値を選択し、
ピクセルデータ値をデジタルビデオデータストリーム(112)に挿入する
ことからなる、デジタルビデオデータを処理する方法。
Create a digital video data stream (112);
Selecting pixel data values from one of a plurality of standard data lines (604, 606, 608, 610) based on the representation of characters stored in memory (210);
A method of processing digital video data comprising inserting pixel data values into a digital video data stream (112).
複数の標準データライン(604、606、608、610)を、文字の表現よりも高い解像度でメモリ(210)に格納することからなる、請求項15記載の方法。   16. The method of claim 15, comprising storing a plurality of standard data lines (604, 606, 608, 610) in the memory (210) at a higher resolution than the representation of the characters. より高い解像度は、文字の表現の解像度よりも3から4倍高い、請求項16記載の方法。   The method of claim 16, wherein the higher resolution is 3 to 4 times higher than the resolution of the representation of the character. 複数の標準データライン(604、606、608、610)は、インフェーズデータライン(604)からなる、請求項15記載の方法。   The method of claim 15, wherein the plurality of standard data lines (604, 606, 608, 610) comprises in-phase data lines (604). 複数の標準データライン(604、606、608、610)は、アンチフェーズデータライン(608)からなる、請求項18記載の方法。   The method of claim 18, wherein the plurality of standard data lines (604, 606, 608, 610) comprises anti-phase data lines (608). 複数の標準データライン(604、606、608、610)は、オールハイデータライン(606)からなる、請求項15記載の方法。   The method of claim 15, wherein the plurality of standard data lines (604, 606, 608, 610) comprises an all-high data line (606). 複数の標準データライン(604、606、608、610)は、オールローデータライン(610)からなる、請求項15記載の方法。   The method of claim 15, wherein the plurality of standard data lines (604, 606, 608, 610) comprises an all-low data line (610). 文字はオンスクリーンディスプレイ(OSD)文字からなる、請求項15記載の方法。   The method of claim 15, wherein the characters comprise on-screen display (OSD) characters. 文字の画像を表示することからなる、請求項15記載の方法。   The method of claim 15, comprising displaying a character image. ローレベル(0)からハイ(1)レベルへの遷移データを含む複数の標準データライン(604、606、608、610)の少なくとも一つのピクセルデータ値を格納することからなる、請求項15記載の方法。   16. The method according to claim 15, comprising storing at least one pixel data value of a plurality of standard data lines (604, 606, 608, 610) containing transition data from low level (0) to high (1) level. Method. 遷移データは、順次増加するピクセルデータ値の少なくとも一つのペアからなる、請求項24記載の方法。   The method of claim 24, wherein the transition data comprises at least one pair of sequentially increasing pixel data values. ハイレベル(1)からロー(0)レベルへの遷移データを含む複数の標準データライン(604、606、608、610)の少なくとも一つのピクセルデータ値を格納することからなる、請求項15記載の方法。   16. The method according to claim 15, comprising storing at least one pixel data value of a plurality of standard data lines (604, 606, 608, 610) containing transition data from a high level (1) to a low (0) level. Method. 遷移データは、順次減少するピクセルデータ値の少なくとも一つのペアからなる、請求項26記載の方法。   27. The method of claim 26, wherein the transition data comprises at least one pair of sequentially decreasing pixel data values. デジタルビデオデータストリーム(112)を作成する手段(110)と、
メモリ(210)に格納された文字の表現に基づいて、複数の標準データライン(604、606、608、610)の一つからピクセルデータ値を選択する手段(204)と、
ピクセルデータ値をデジタルビデオデータストリーム(112)に挿入するする手段(206、208)と
からなる、デジタルビデオデータを処理するシステム(100)。
Means (110) for creating a digital video data stream (112);
Means (204) for selecting pixel data values from one of a plurality of standard data lines (604, 606, 608, 610) based on the representation of characters stored in memory (210);
A system (100) for processing digital video data comprising means (206, 208) for inserting pixel data values into a digital video data stream (112).
複数の標準データライン(604、606、608、610)は、文字の表現よりも高い解像度でメモリ(210)に格納される、請求項28記載のシステム(100)。   29. The system (100) of claim 28, wherein the plurality of standard data lines (604, 606, 608, 610) are stored in the memory (210) at a higher resolution than the representation of the characters. より高い解像度は、文字の表現の解像度よりも3から4倍高い、請求項29記載のシステム(100)。   30. The system (100) of claim 29, wherein the higher resolution is 3 to 4 times higher than the resolution of the representation of the character. 複数の標準データライン(604、606、608、610)は、インフェーズデータライン(604)からなる、請求項28記載のシステム(100)。   30. The system (100) of claim 28, wherein the plurality of standard data lines (604, 606, 608, 610) comprises in-phase data lines (604). 複数の標準データライン(604、606、608、610)は、アンチフェーズデータライン(608)からなる、請求項31記載のシステム(100)。   32. The system (100) of claim 31, wherein the plurality of standard data lines (604, 606, 608, 610) comprises anti-phase data lines (608). 複数の標準データライン(604、606、608、610)は、オールハイデータライン(606)からなる、請求項28記載のシステム(100)。   29. The system (100) of claim 28, wherein the plurality of standard data lines (604, 606, 608, 610) comprises an all-high data line (606). 複数の標準データライン(604、606、608、610)は、オールローデータライン(610)からなる、請求項28記載のシステム(100)。   29. The system (100) of claim 28, wherein the plurality of standard data lines (604, 606, 608, 610) comprises an all-low data line (610). 文字はオンスクリーンディスプレイ(OSD)文字からなる、請求項28記載のシステム(100)。   30. The system (100) of claim 28, wherein the characters comprise on-screen display (OSD) characters. 文字の画像を表示するように適応されたディスプレイ(122)からなる、請求項28記載のシステム(100)。   29. The system (100) of claim 28, comprising a display (122) adapted to display an image of characters. 複数の標準データライン(604、606、608、610)の少なくとも一つは、ローレベル(0)からハイ(1)レベルへの遷移データからなる、請求項28記載のシステム(100)。   29. The system (100) of claim 28, wherein at least one of the plurality of standard data lines (604, 606, 608, 610) comprises transition data from a low level (0) to a high (1) level. 遷移データは、順次増加するピクセルデータ値の少なくとも一つのペアからなる、請求項37記載のシステム(100)。   38. The system (100) of claim 37, wherein the transition data comprises at least one pair of sequentially increasing pixel data values. 複数の標準データライン(604、606、608、610)の少なくとも一つは、ハイレベル(1)からロー(0)レベルへの遷移データからなる、請求項28記載のシステム(100)。   29. The system (100) of claim 28, wherein at least one of the plurality of standard data lines (604, 606, 608, 610) comprises high level (1) to low (0) level transition data. 遷移データは、順次減少するピクセルデータ値の少なくとも一つのペアからなる、請求項28記載のシステム(100)。   30. The system (100) of claim 28, wherein the transition data comprises at least one pair of sequentially decreasing pixel data values.
JP2009509516A 2006-05-05 2006-05-05 System and method for adding on-screen display information to a video signal Expired - Fee Related JP5172825B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/017603 WO2007130049A1 (en) 2006-05-05 2006-05-05 System and method for adding on-screen display information into a video signal

Publications (2)

Publication Number Publication Date
JP2009536369A true JP2009536369A (en) 2009-10-08
JP5172825B2 JP5172825B2 (en) 2013-03-27

Family

ID=38668047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009509516A Expired - Fee Related JP5172825B2 (en) 2006-05-05 2006-05-05 System and method for adding on-screen display information to a video signal

Country Status (4)

Country Link
EP (1) EP2024960A1 (en)
JP (1) JP5172825B2 (en)
CN (1) CN101432795A (en)
WO (1) WO2007130049A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101860697A (en) * 2010-05-07 2010-10-13 无锡中星微电子有限公司 Method and device for adding video screen display information
EP3203461A3 (en) 2016-02-03 2017-08-23 Rohm Co., Ltd. Timing controller

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344677A (en) * 1979-08-27 1982-08-17 Eastman Kodak Company Laser printer with multiple scanning beams
US5227863A (en) * 1989-11-14 1993-07-13 Intelligent Resources Integrated Systems, Inc. Programmable digital video processing system
JPH05181454A (en) * 1991-06-27 1993-07-23 Seiko Epson Corp Display system and its control circuit, and display device
JPH08123356A (en) * 1994-10-24 1996-05-17 Sanyo Electric Co Ltd Display device
JPH09116825A (en) * 1995-10-23 1997-05-02 Toshiba Corp On-screen display device
US6320920B1 (en) * 1998-10-08 2001-11-20 Gregory Lee Beyke Phase coherence filter
JP2002112137A (en) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd On-screen display device
JP2005121894A (en) * 2003-10-16 2005-05-12 Matsushita Electric Ind Co Ltd On-screen display device
US6895166B1 (en) * 1999-03-15 2005-05-17 Computer Prompting And Captioning Co. Method and apparatus for encoding control data in a video data system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344677A (en) * 1979-08-27 1982-08-17 Eastman Kodak Company Laser printer with multiple scanning beams
US5227863A (en) * 1989-11-14 1993-07-13 Intelligent Resources Integrated Systems, Inc. Programmable digital video processing system
JPH05181454A (en) * 1991-06-27 1993-07-23 Seiko Epson Corp Display system and its control circuit, and display device
JPH08123356A (en) * 1994-10-24 1996-05-17 Sanyo Electric Co Ltd Display device
JPH09116825A (en) * 1995-10-23 1997-05-02 Toshiba Corp On-screen display device
US6320920B1 (en) * 1998-10-08 2001-11-20 Gregory Lee Beyke Phase coherence filter
US6895166B1 (en) * 1999-03-15 2005-05-17 Computer Prompting And Captioning Co. Method and apparatus for encoding control data in a video data system
JP2002112137A (en) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd On-screen display device
JP2005121894A (en) * 2003-10-16 2005-05-12 Matsushita Electric Ind Co Ltd On-screen display device

Also Published As

Publication number Publication date
EP2024960A1 (en) 2009-02-18
JP5172825B2 (en) 2013-03-27
WO2007130049A1 (en) 2007-11-15
CN101432795A (en) 2009-05-13

Similar Documents

Publication Publication Date Title
US20050248575A1 (en) Animation display apparatus and method
JP4255467B2 (en) Digital gamma correction circuit and digital gamma correction method
JP5172825B2 (en) System and method for adding on-screen display information to a video signal
US20090096872A1 (en) Efficient test generator for video test patterns
US5200739A (en) Character generator for displaying characters with a shadow on a display screen
US6914614B2 (en) Color display method and semiconductor integrated circuit using the same
CN108924587A (en) A kind of rendering method and system based on cloud server
US7602402B2 (en) Method of displaying colors of graphic objects on screen control display
CN111128065A (en) Dithering method of display panel, display device and storage medium
US7782323B2 (en) System and method for adding on-screen display information into a video signal
KR100801016B1 (en) Semiconductor device having correction prm generator and method thereof
USH2H (en) Video display system with increased horizontal resolution
JP3910204B2 (en) Image generation apparatus, image display apparatus, image generation method, and image display method
EP0393756B1 (en) Character generator for displaying characters with a shadow on a display screen
US20020130879A1 (en) Screen display unit capable of displaying greater number of colors on the same screen
TWI251204B (en) Image signal process circuit and portable terminal device
JP2005109697A (en) Character display control circuit and integrated circuit
KR100487308B1 (en) Image compensation apparatus
US20020097338A1 (en) Method and associated device for the display of text on a screen of a television receiver
JP2005258139A (en) Character string display method
US20050030428A1 (en) On-screen display device
JP2014102306A (en) Liquid crystal display device
CN115061649A (en) Dynamic gradual change display method, device, equipment and storage medium of OSD function
KR19990084745A (en) How to access color data for digital on-screen displays
JP4439032B2 (en) Data expansion device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees