JP2009533237A - 薄膜mems技術のための層間接合 - Google Patents
薄膜mems技術のための層間接合 Download PDFInfo
- Publication number
- JP2009533237A JP2009533237A JP2009504871A JP2009504871A JP2009533237A JP 2009533237 A JP2009533237 A JP 2009533237A JP 2009504871 A JP2009504871 A JP 2009504871A JP 2009504871 A JP2009504871 A JP 2009504871A JP 2009533237 A JP2009533237 A JP 2009533237A
- Authority
- JP
- Japan
- Prior art keywords
- flexible
- conductive
- flexible foil
- conductive layer
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011229 interlayer Substances 0.000 title claims description 17
- 239000010409 thin film Substances 0.000 title description 5
- 238000005516 engineering process Methods 0.000 title description 4
- 239000011888 foil Substances 0.000 claims abstract description 138
- 239000010410 layer Substances 0.000 claims abstract description 103
- 239000011529 conductive interlayer Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 4
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- -1 polyethylene terephthalate Polymers 0.000 claims description 2
- 229920006389 polyphenyl polymer Polymers 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000010000 carbonizing Methods 0.000 claims 2
- 238000005476 soldering Methods 0.000 claims 1
- 238000003763 carbonization Methods 0.000 abstract description 4
- 239000004033 plastic Substances 0.000 abstract description 2
- 229920003023 plastic Polymers 0.000 abstract description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Micromachines (AREA)
Abstract
本発明は、可撓ホイル(10)のパターン形成したスタックによって作製したマイクロシステム内に導電層間接合を製造する方法に関する。はんだ材料、スパッタリングもしくは蒸着した材料、または可撓ホイル(10)の絶縁層(30)をなすプラスチック材料の炭化処理によって形成した導電層間接合(210,300,400)は、少なくとも1個の絶縁層(30)によって分離したパターン形成導電層(40、50)を導電接続し、マイクロシステムにおける異なるパーツを簡単に相互接続する。
Description
本発明は、薄膜MEMS技術のための層間接合の作製方法に関する。
特許文献1(米国特許第5106461号)には、導電材料の第1層を基板上に塗布し、導電材料層上に誘電材料の第1層を形成し、誘電材料層の所要位置にビアのための開口を形成し、電極として導電材料の第1層を使用してビア開口内にビアポストをめっきし、誘電体およびビアポスト上に導電材料の第2層を堆積することによって、層間接合を作製する方法を開示している。この方法は複数回繰り返し、最終的に基板を除去し、導電材料の第1層もパターン形成する。この方法の欠点は、層間接合を層ごとに作製しなければならないことである。層の数次第では、この方法の労力およびコストは容認できないものとなる。
米国特許第5,106,461号明細書
本発明の目的は、簡単でコスト効率の良い、特に薄膜MEMS技術に適合した層間接合作製のための方法を提供することである。この薄膜MEMS技術は、「マイクロシステムの作成方法、マイクロシステムからなるホイル(箔)のスタック、およびマイクロシステムからなる電子デバイスおよびこの電子デバイスの使用方法」という名称で2005年9月9日に出願された欧州特許出願第0510820.8号に詳細に記載されている。
本発明の目的は、空間を有するマイクロシステムにおいて層間接合を作製する方法によって達成され、この方法は、
互いに電気的に絶縁された少なくとも2個の可撓ホイルのセットを用意するステップであって、前記可撓ホイルは同一のホイル(箔)材料で構成し、これら少なくとも2個の可撓ホイルの少なくとも一方の側面に、電極または導体としての使用に適した導電層を存在させる該可撓ホイルセット用意ステップと、
電極または導体を形成するよう、導電層をパターン形成するステップと、
少なくとも1個の開口が形成するよう、少なくとも1個の可撓ホイルをパターン形成するステップと、
可撓ホイルのセットをス積層するステップと、
可撓ホイルを接合するステップと、
少なくとも1個の可撓ホイルの絶縁層によって分離される、少なくとも2個のパターン形成した導電層の間に導電層間接合を設けるステップと
を有する。可撓ホイルは、2個の隣接する可撓ホイルが互いに接触しているときに、2個の隣接する可撓ホイルの材料間の少なくとも1個の導電層が取り除かれた位置で可撓ホイルを接合することによって接合することができる。欧州特許出願0108280.8に記載されるように、可撓ホイルをパターン形成および積層することによって作製される、MEMSデバイスまたはマイクロ流体デバイスの異なる機能部分間の接合、1個以上のMEMSデバイスまたはマイクロ流体デバイスの間の接合、MEMSデバイスまたはマイクロ流体デバイス、および集積回路(IC)のような、他のデバイスとの間における接合を可能にするために、導電層間接合は絶縁層によって分離した可撓ホイルの導電層を接触させる必要がある。
互いに電気的に絶縁された少なくとも2個の可撓ホイルのセットを用意するステップであって、前記可撓ホイルは同一のホイル(箔)材料で構成し、これら少なくとも2個の可撓ホイルの少なくとも一方の側面に、電極または導体としての使用に適した導電層を存在させる該可撓ホイルセット用意ステップと、
電極または導体を形成するよう、導電層をパターン形成するステップと、
少なくとも1個の開口が形成するよう、少なくとも1個の可撓ホイルをパターン形成するステップと、
可撓ホイルのセットをス積層するステップと、
可撓ホイルを接合するステップと、
少なくとも1個の可撓ホイルの絶縁層によって分離される、少なくとも2個のパターン形成した導電層の間に導電層間接合を設けるステップと
を有する。可撓ホイルは、2個の隣接する可撓ホイルが互いに接触しているときに、2個の隣接する可撓ホイルの材料間の少なくとも1個の導電層が取り除かれた位置で可撓ホイルを接合することによって接合することができる。欧州特許出願0108280.8に記載されるように、可撓ホイルをパターン形成および積層することによって作製される、MEMSデバイスまたはマイクロ流体デバイスの異なる機能部分間の接合、1個以上のMEMSデバイスまたはマイクロ流体デバイスの間の接合、MEMSデバイスまたはマイクロ流体デバイス、および集積回路(IC)のような、他のデバイスとの間における接合を可能にするために、導電層間接合は絶縁層によって分離した可撓ホイルの導電層を接触させる必要がある。
本発明の一つの実施形態において、少なくとも2個の可撓ホイルを互いに接合し、第1可撓ホイルにおける1個の開口を、接点孔(コンタクトホール)をなすよう設ける。2個以上のホイルを接合する場合、接点孔は2個またはそれ以上の1列に整列した開口を設ける。接点孔は、第2可撓ホイル上にパターン形成した、またはパターン形成していない第2導電層が互いに接点孔を経てアクセスできるように配置する。さらに、接点孔を有する第1可撓ホイルまたはホイルスタック上に、少なくとも1個のパターン形成した第1導電層を設ける。このパターン形成した第1導電層の少なくとも一部分は、接点孔からアクセス可能である第2導電層と同様に、自由にアクセス可能である。パターン形成した第1導電層に対するアクセスを可能にするには複数の手法がある。1つの可能な手法は、パターン形成した第1導電層は、可撓ホイルの頂部層、または他の層またはホイルによって覆われていない可撓ホイルのスタックの頂部層とする場合である。2番目の可能な手法は、パターン形成した導電層を少なくとも1個の第3可撓ホイルによって部分的にカバーすることであり、この場合、第3可撓ホイルには、他のホイルが備える開口に整列する開口、または接点孔の一部になっている開口を設ける。接点孔(コンタクトホール)の一部にとする第3可撓ホイルに設ける開口は、他の開口または接点孔(コンタクトホール)の一部になっている開口よりも大きくする。パターン形成した第1導電層を接点孔まで延在させ、ここで第3可撓ホイルは接点孔により導電層の一部を被覆しない。パターン形成した導電層は接点孔によってアクセス可能である。3番目の可能な手法は、パターン形成した導電層を少なくとも1個の第3可撓ホイルによって部分的に被覆する場合であり、この場合、第3可撓ホイルには、接点孔の一部になっており、他の開口または接点孔の一部になっている開口部に整列する開口を設ける。パターン形成した導電層は接点孔まで延在し、ここでパターン形成した導電層の断面は、接点孔を経て、可撓ホイルによって定義される平面に垂直に自由にアクセス可能である。導電層間接合は、開口に導電材料を充填することによって開口にアクセス可能な第2導電層およびパターン形成した第1導電層の間に生ずる。後者は、例えば、開口内の第2導電層上にはんだボールを配置し、はんだが溶融し流動する温度まで昇温し、パターン形成した第1導電層に接触し、開口の近傍まで延在させることによって可能である。層間接合を設ける他の手法としては、例えば、アルミニウム、白金、銀、金、銅、インジウム、スズおよびタンタルからなるグループから選択した導電材料をスパッタリングまたは蒸着し、このスパッタリングまたは蒸着した導電層をパターン形成することであり、ここで開口およびその近傍を、第2導電層およびパターン形成した第1導電層との間に導電層間接合を生ずる導電材料によって被覆する。
本発明の他の実施形態は、可撓ホイルの絶縁層を導電層にすることによって導電層間接合を形成することである。これは、炭化処理によって行うことができ、炭化処理とは還元性雰囲気中でレーザーを使用し、この場合可撓ホイルの絶縁層のプラスチック材料を純炭素に還元する、または特定の部分、または1つまたは複数の可撓ホイルの部分を還元する。1個またはそれ以上の可撓ホイルの炭化処理部分を互いに整列させ、パターン形成した少なくとも2個の導電層を有する2個の可撓ホイルを炭化処理した部分または可撓ホイルの部分に整列させ、パターン形成した導電層が可撓ホイルの1つまたは複数の炭化処理した部分の表面に接触するようにする。炭化処理領域は、欧州特許出願05108280.8に詳述されるように熱および圧力等により可撓ホイル相互を接合した後、異なる可撓ホイル上のパターン形成した導電層間に1個またはそれ以上の導電性層間接合を形成する。炭化処理によって導電層間接合を実現する種々の異なる可能な手法が存在する。1つの方法は、まず可撓ホイルの部分を炭化処理することであり、場合によっては欧州特許出願05108280.8に記載の可撓ホイルのパターン形成のために使用するのと同一のレーザーを使用して可撓ホイルのパターン形成と同時に行い、整列させた可撓ホイルを積層および接合する。他の方法は、第2可撓ホイル上に第1可撓ホイルを、導電層またはパターン形成した導電トラックとともに積層し、導電層または第2可撓ホイルのパターン形成した導電トラックに接している第1可撓ホイルの一部を炭化処理し、第3可撓ホイルを第2可撓ホイルの上に積層し、第3可撓ホイルの一部を、第1可撓ホイルを炭化処理したのと同一位置で炭化処理し、もし必要ならば、導電層間接合を形成する限り、さらなる可撓ホイルを用いてこの手段を繰り返し、さらなる導電層またはパターン形成した導電層を導電層間接合上に配置することであり、ここで、パターン形成した導電層の一部は導電層間接合と電気的に接触させる。さらなる方法は、全ての可撓ホイルおよびパターン形成した導電層を積層し、ここで、少なくとも1個の可撓ホイルの少なくとも1個の絶縁層によって分離される少なくとも2個の異なる導電層の部分が、可撓ホイルの表面に対して垂直方向の領域が重なり合うように積層し、例としてレーザーを適用することによってすべての可撓ホイルのスタックを炭化処理することである。
可撓ホイルの導電層のための材料は、望ましくはアルミニウム、白金、銀、金、銅、インジウムスズ酸化物およびタンタルよりなるグループから選択する。
導電層に積層する可撓ホイルの材料は、望ましくはポリフェニルサルファイド(PPS)およびポリエチレンテレフタレート(PET)よりなるグループから選択する。これらの材料は、熱および圧力によりそれらを接合するのに特に適している。可撓ホイルは、望ましくは1μm〜5μmの範囲における厚さとし、可撓ホイルの面に垂直な構造の分解能は、欧州特許出願05108280.8に記載のように可撓ホイルの厚さによって決定するからである。
本発明の他の目的は、互いに積層した絶縁した少なくとも2個の可撓ホイルのセットで作製したマイクロシステムを提供することであり、このマイクロシステムにおいて、各可撓ホイルを同一ホイル(箔)材料で構成し、少なくとも2個の可撓ホイルにパターン形成した導電層を設け、これら導電層を電極として構成し、少なくとも1個のホイルに空間を設け、少なくとも1個の可撓ホイルの絶縁層によって分離される少なくとも2個の電極を、導電層間接合によって接続する。
本発明を添付図面につきより詳細に説明し、図面において同一参照符号は同様の部分を示す。
本発明を添付図面につきより詳細に説明し、図面において同一参照符号は同様の部分を示す。
本発明を特定の実施例および特定の図面について説明するが、本発明はこれらに限定するものではなく、請求項によってのみ限定するものである。請求項中でいかなる参照符号も範囲を限定すると解釈されるものではない。記載した図面は概略図のみであり、限定的なものではない。図中で、いくつかの要素のサイズは誇張しており、図示することを目的として縮尺通りに描いたものではない。本明細書および請求項で「備えている(有する)」という言葉を使用する場合、他の要素またはステップを除外するものではない。単数名詞について言及するときに不定冠詞または定冠詞が使用される場合、例えば「a」または「an」または「the」が使用される場合、何か他に明示する場合を除いて、これは言及される名詞の複数形を含むものである。
さらに、明細書および請求項中で、第1、第2、第3などの用語は、類似した要素を区別するために使用し、必ずしも逐次的または経時的な順序を記述するものではない。このように使用される用語は、適切な状況下で相互に置き換えることができ、本明細書中に記載する本発明の実施例は、本明細書中に記載または図示したものと異なる順序であっても実施可能であることを理解されたい。
また、明細書および請求項中で、頂部、底部、第1、第2、等の用語は記述目的で使用し、必ずしも相対位置を説明するものではない。このように使用する用語は、適切な状況下で置き換えることができ、本明細書中に記載する本発明の実施例は、本明細書に記載または図示のものと異なる配置であっても実施可能であるということを理解されたい。
図1は、それぞれ2個の導電層20間に絶縁層30を有する可撓ホイル10のセットSを示す。これらの可撓ホイルは、「マイクロシステムの製造方法、このようなマイクロシステムからなるホイルのスタック、およびこのようなマイクロシステムからなる電子デバイスおよびこの電子デバイスの使用方法」という名称で2005年9月9日に出願された欧州特許出願第0510820.8号に記載の方法で、簡単にMEMSデバイスを作製するために使用することが出来る。
図2aおよび2bは、「マイクロシステムの製造方法、マイクロシステムからなるホイルのスタック、およびマイクロシステムからなる電子デバイスおよびこの電子デバイスの使用方法」という名称で2005年9月9日に出願された欧州特許出願0510820.8に記載の、層間接合を示す。可撓ホイルのセットS内での接合は、2個の隣接層10に限定されており、この隣接層で導電層20はオーバーラップし、図2aの拡大図である図2bに示すように互いに直接接触する。
図3aおよび3bは、本発明の一つの実施例を示し、この場合、可撓ホイル10のセットSは互いに積層させる。セットSは、3個のサブセットS1、S2およびS3を有する。第1サブセットS1は、セットSの底部における2個の可撓ホイルを有し、パターン形成した第2導電層50をサブセットS1の頂部に設ける。第2サブセットS2は、4個のパターン形成した可撓ホイル10を有し、各可撓ホイル10は開口を有し、4個のホイルにおける開口を互いに整列させる。第2サブセットS2は、第1サブセットS1の頂部に積層し、第1サブセットS1上のパターン形成した第2導電層50はサブセットS2の4個のホイルの整列した開口を経てセットSの頂面側からアクセスできるようにする。第2サブセットS2の整列した開口は、パターン形成した第2導電層50に対する接点孔(コンタクトホール)を形成する。さらに、第2サブセットS2の頂部ホイルにパターン形成した第1導電層40を設け、このパターン形成した第1導電層40は第2サブセットS2の接点孔の近傍にまで延びて存在(延在)する。第2サブセットS2の頂部に積層した第3サブセットS3は、3個の可撓ホイル10のパターン形成した層を有し、各可撓ホイル10は第2サブセットS2が備える各ホイルの開口より大きく広がった開口を有し、3個のホイルの開口を互いに整列させる。第3サブセットS3の整列した開口は第2のサブセットS2の接点孔に整列させ、第2サブセットS2の頂部におけるパターン形成した第1導電層40は、サブセットS2の接点孔と比較してサブセットS3の整列した開口はより大きく広がっているために、サブセットS3の整列した開口を経てセットSの頂部からアクセスできる。図3aで示すように、はんだボール200を、パターン形成した第2導電層50における接点孔内に配置する。図3bは積層したホイルのセットSおよびはんだボール200を加熱した後の状況を示す。図3aのはんだボール200は溶融し、パターン形成した第2導電層50および第1導電層40を接合する導電層間接合210を生ずる。
図4は発明の他の実施例を示す。図3aおよび図3bで上述したのと同様に、やはり可撓ホイル10のセットSを互いに積層する。はんだボールの代わりに、積層した可撓ホイル10のセットSの頂部でスパッタリングまたは蒸着法を用いて導電層を蒸着する。以下のステップでは、例えばリソグラフィ技術を用いて導電層をパターン形成し、パターン形成した導電層間接合300が開口を被覆し、パターン形成した第2導電層50および第1導電層40を導電接続する。
図5a、5bおよび5cは、本発明の他の実施例を示す。図5aは、可撓ホイル10の厚さ全体に貫通する炭化処理部410を有する可撓ホイル10を含んで、可撓ホイル10を積層したセットSを示す。炭化処理は、例えば、還元性雰囲気中の特定の位置で可撓ホイル10をレーザー加熱することにより行うことができる。炭化処理部410を有する可撓ホイル10は、パターン形成した導電層50を含む他の可撓ホイル10に積層し、この場合、パターン形成した導電層50は可撓ホイル10の底部で炭化処理部410の表面に接触する。さらに、炭化処理部410を有する可撓ホイル10は、図5bに示すように、第1可撓ホイル10の頂部における炭化処理部410の表面が、第1可撓ホイル10の頂部に積層した他の可撓ホイルの底部における炭化処理部410の表面と接触するように順次互いに積層する。図5cは、さらに、パターン形成した導電層40を有する可撓ホイル10を、他の可撓ホイルの炭化処理部410と接する炭化処理部410を含む可撓ホイル10にス積層することを示し、この場合、パターン形成した導電層50が可撓ホイル10の炭化処理部410の表面にも接触することを示す。積層した可撓ホイル10のセットSを、例えば熱および圧力によって接合した後、導電層間接合400が、可撓ホイル10の炭化処理部410により、パターン形成した導電層40と導電層50との間に生ずる。
Claims (11)
- 空間を有するマイクロシステム中に層間接合を製造する方法において、
互いに電気的に絶縁された少なくとも2個の可撓ホイルのセットを用意するステップであって、前記可撓ホイルは同一の箔材料で構成し、これら少なくとも2個の可撓ホイルの少なくとも一方の側面に、電極または導体としての使用に適した導電層を存在させる該可撓ホイルセット用意ステップと、
電極または導体を形成するよう、前記導電層をパターン形成するステップと、
少なくとも1個の開口を形成するよう、少なくとも1個の可撓ホイルをパターン形成するステップと、
前記可撓ホイルのセットを積層するステップと、
前記可撓ホイルを接合するステップと、
少なくとも1個の可撓ホイルの絶縁層によって分離される、少なくとも2個のパターン形成した導電層間に導電層間接合を設けるステップと
を有することを特徴とする方法。 - 請求項1に記載の方法において、さらに、
少なくとも1個のパターン形成した第1可撓ホイルに接点孔を生ずるよう、少なくとも1個の開口を配設するステップであって、これにより、第2可撓ホイル上の第2導電層に接点孔を経てアクセス可能となり、少なくとも1個のパターン形成した第1可撓ホイル上におけるパターン形成した第2導電層が前記接点孔まで延在し、かつアクセスできるようにする、該開口配設ステップと、
前記接点孔内に導電材料を充填することによって、接点孔を介して、パターン形成した第1導電層と第2導電層との間に導電接合を設けるステップと
を有することを特徴とする方法。 - 請求項2に記載の方法において、前記導電材料を、はんだ付けに使用する材料とした、ことを特徴とする方法。
- 請求項3に記載の方法において、さらに、
少なくとも1個の開口にはんだボールを配置するステップと、
はんだ材料が流動し、導電層間接合が、パターン形成した前記第1導電層および第2導電層を導電接続するまで、少なくとも2個の可撓ホイルのスタックを加熱するステップと
を有することを特徴とする方法。 - 請求項2に記載の方法において、さらに、
導電材料を蒸着またはスパッタリングするステップと、
導電層間接合を生ずるよう、前記導電材料をパターン形成するステップと
を有することを特徴とする方法。 - 請求項1に記載の方法において、さらに、少なくとも1個の導電層間接合を生ずるよう、前記可撓ホイルを炭化処理するステップを有することを特徴とする方法。
- 請求項6に記載の方法において、さらに、
レーザーを用いて第1可撓ホイルの少なくとも一部分を炭化処理するステップと、
導電層を有する第2可撓ホイル上に第1可撓ホイル(10)を積層し、また前記第2可撓ホイルの導電層が前記第1可撓ホイルの少なくとも1個の炭化処理部における表面の少なくとも一部に延在して被覆するようにするステップと、
さらに、パターン形成した導電層を有する第3可撓ホイルを積層し、前記第3可撓ホイルの導電層が可撓ホイルの炭化処理部における表面の少なくとも一部分に延在して被覆し、少なくとも1個の導電層間接合を生ずるようにするステップと
を有することを特徴とする方法。 - 請求項1〜7のうちいずれか一項に記載の方法において、導電層のための材料を、アルミニウム、白金、銀、金、銅、インジウムスズ酸化物およびタンタルよりなるグループから選択したことを特徴とする方法。
- 請求項1〜8のうちいずれか一項に記載の方法において、可撓ホイルの絶縁層の材料を、ポリフェニルサルファイド(PPS)およびポリエチレンテレフタレート(PET)よりなるグループから選択したことを特徴とする方法。
- 請求項1〜9のうちいずれか一項に記載の方法において、可撓ホイルを、1μm〜5μmの範囲における厚さとしたことを特徴とする方法。
- 順次に積層した、少なくとも2個の電気的に絶縁した可撓ホイルのセットによって作製したマイクロシステムにおいて、各可撓ホイルを、同一のホイル材料で構成し、少なくとも2個の可撓ホイルにパターン形成した導電層を設け、これら導電層を電極として構成し、少なくとも1個のホイルに空間を設け、少なくとも1個の絶縁層によって分離した少なくとも2個の電極を、導電層間接合によって接続したことを特徴とするマイクロシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06112417 | 2006-04-10 | ||
PCT/IB2007/051197 WO2007116345A2 (en) | 2006-04-10 | 2007-04-04 | Inter-layer connection for foil mems technology |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009533237A true JP2009533237A (ja) | 2009-09-17 |
Family
ID=38330225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504871A Withdrawn JP2009533237A (ja) | 2006-04-10 | 2007-04-04 | 薄膜mems技術のための層間接合 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100155107A1 (ja) |
EP (1) | EP2007671A2 (ja) |
JP (1) | JP2009533237A (ja) |
CN (1) | CN101421177A (ja) |
WO (1) | WO2007116345A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105731368B (zh) * | 2016-03-11 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
US20220015240A1 (en) * | 2018-11-30 | 2022-01-13 | Macsa Id, S.A. | Method and device for creating at least a part of electronic circuit, and electronic circuit |
US20200343517A1 (en) * | 2019-04-23 | 2020-10-29 | Tiveni MergeCo Inc. | Multi-layer contact plate and method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5106461A (en) * | 1989-04-04 | 1992-04-21 | Massachusetts Institute Of Technology | High-density, multi-level interconnects, flex circuits, and tape for tab |
WO2001009598A1 (en) * | 1999-07-28 | 2001-02-08 | University Of Washington | Fluidic interconnect, interconnect manifold and microfluidic devices for internal delivery of gases and application of vacuum |
US6729352B2 (en) * | 2001-06-07 | 2004-05-04 | Nanostream, Inc. | Microfluidic synthesis devices and methods |
KR100512960B1 (ko) * | 2002-09-26 | 2005-09-07 | 삼성전자주식회사 | 플렉서블 mems 트랜스듀서와 그 제조방법 및 이를채용한 플렉서블 mems 무선 마이크로폰 |
-
2007
- 2007-04-04 US US12/296,164 patent/US20100155107A1/en not_active Abandoned
- 2007-04-04 JP JP2009504871A patent/JP2009533237A/ja not_active Withdrawn
- 2007-04-04 EP EP07735373A patent/EP2007671A2/en not_active Withdrawn
- 2007-04-04 WO PCT/IB2007/051197 patent/WO2007116345A2/en active Application Filing
- 2007-04-04 CN CNA200780012854XA patent/CN101421177A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2007116345A3 (en) | 2008-01-31 |
CN101421177A (zh) | 2009-04-29 |
US20100155107A1 (en) | 2010-06-24 |
EP2007671A2 (en) | 2008-12-31 |
WO2007116345A2 (en) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6667443B2 (en) | Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method | |
TWI333684B (en) | Package substrate having embedded capacitor | |
TWI305119B (en) | Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same | |
CN102986314B (zh) | 层叠配线基板及其制造方法 | |
US5637834A (en) | Multilayer circuit substrate and method for forming same | |
JPH0312994A (ja) | 多層配線板の製造方法 | |
JP2003174141A (ja) | 半導体装置及びその製造方法 | |
JP2004186645A (ja) | 回路基板およびその製造方法 | |
JP2009533237A (ja) | 薄膜mems技術のための層間接合 | |
JP2006510233A5 (ja) | ||
US7506435B2 (en) | Manufacturing method of a multi-layer circuit board with an embedded passive component | |
JP6489713B2 (ja) | 積層回路基板の形成方法及びこれにより形成された積層回路基板 | |
JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
JP2003218531A (ja) | 多層配線基板 | |
CN108550531B (zh) | 封装基板的制造方法 | |
CN100459085C (zh) | 内埋元件的基板制造方法 | |
TWI251455B (en) | A manufacturing method of a multi-layer circuit board with embedded passive components | |
JP2005123332A (ja) | 回路基板及びその製造方法 | |
CN112366272A (zh) | 压电感应组件及其制造方法 | |
WO2005094148A1 (ja) | 多層配線基板及びその製造方法 | |
JP2000183526A (ja) | 多層配線基板およびその製造方法 | |
CN108682630B (zh) | 封装基板的制造方法 | |
TWI827178B (zh) | 內埋元件電路板及其製造方法 | |
JP2005045111A (ja) | 部品内蔵フレキシブル回路基板、積層部品内蔵フレキシブル回路基板とその製造方法 | |
US20220087033A1 (en) | Circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090907 |