JP2009516832A - Method and system for using design data in combination with the inspection data - Google Patents

Method and system for using design data in combination with the inspection data Download PDF

Info

Publication number
JP2009516832A
JP2009516832A JP2008541507A JP2008541507A JP2009516832A JP 2009516832 A JP2009516832 A JP 2009516832A JP 2008541507 A JP2008541507 A JP 2008541507A JP 2008541507 A JP2008541507 A JP 2008541507A JP 2009516832 A JP2009516832 A JP 2009516832A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
defects
design data
data
wafer
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008541507A
Other languages
Japanese (ja)
Other versions
JP5465880B2 (en )
Inventor
クルカルニー,アショク
ケカレ,サーガル
ザファー,クーラム
ダッフィー,ブライアン
チャン,エリス
パーク,アレン
マーヤー,カイス
ラウズ,ゴードン
ローズ,ピーター
Original Assignee
ケーエルエー−テンカー テクノロジィース コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using infra-red, visible or ultra-violet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using infra-red, visible or ultra-violet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8851Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854Grading and classifying of flaws
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31718Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

検査データと組み合わせて設計データを使用するためのさまざまな方法及びシステムが実現される。 Various methods and systems for using the design data in combination with the inspection data is realized. 設計データ空間における検査データの位置を決定するための一コンピュータ実施方法は、ウェハ上のアライメント部位に対する検査システムにより取り込まれたデータを所定のアライメント部位に対するデータにアラインさせることを含む。 One computer-implemented method for determining the position of the inspection data in the design data space, causing alignment data captured by the inspection system for alignment sites on the wafer to the data for the predetermined alignment sites. この方法は、さらに、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定することを含む。 The method further comprises determining the positions of the alignment sites on the wafer in design data space based on the position of the predetermined alignment sites in the design data space. それに加えて、この方法は、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査システムによりそのウェハについて取り込まれた検査データの位置を決定することを含む。 In addition, the method includes determining the position of the inspection data acquired for the wafer by the inspection system in the design data space based on the positions of the alignment sites on the wafer in design data space. 一実施形態では、検査データの位置は、サブピクセル精度で決定される。 In one embodiment, the position of the test data is determined with sub-pixel accuracy.

Description

関連出願 RELATED APPLICATIONS

(優先権の主張) (Claim of priority)
本出願は、参照により本明細書に組み込まれている、2005年11月18日に出願された「Methods and Systems for Utilizing Design Data in Combination with Inspection Data」という表題の米国仮出願第60/737,947号及び2005年11月18日に出願された「Methods and Systems for Utilizing Design Data in Combination with Inspection Data」という表題の米国仮出願第60/738,290号の優先権を主張するものである。 This application, which is incorporated herein by reference, in November 2005, filed on 18 days "Methods and Systems for Utilizing Design Data in Combination with Inspection Data" title of US Provisional Application No. 60/737 that, It filed 947 Patent and November 18, 2005 which claims the priority of the "Methods and Systems for Utilizing Design Data in Combination with Inspection Data" of the title US provisional application No. 60 / 738,290.

本発明は、一般に、設計データを検査データと組み合わせて使用するための方法及びシステムに関係する。 The present invention generally relates to a method and system for use in conjunction with test data design data. いくつかの実施形態は、設計データ空間における検査データの位置を決定し、及び/又は検査プロセス実行中にウェハ上の設計空間配置の位置を実質的に正確に決定するコンピュータ実施方法に関係する。 Some embodiments may determine the position of the inspection data in the design data space, and / or during the inspection process executed relative to the computer-implemented method for substantially accurate determination of the position of the design space located on the wafer.

以下の説明及び例は、この節に含まれているという理由から従来技術であるとは認められない。 The following description and examples are not admitted to be prior art by virtue of their inclusion in this section.

集積回路(IC)設計は、電子設計の自動化(EDA)、コンピュータ支援設計(CAD)、その他のIC設計ソフトウェアなど方法又はシステムを使用して行える。 Integrated circuit (IC) design, electronic design automation (EDA), computer-aided design (CAD), performed by using the method or system such as other IC design software. IC設計から回路パターン・データベースを生成するために、このような方法及びシステムを使用することができる。 To generate a circuit pattern database from the IC design, it is possible to use such methods and systems. 回路パターン・データベースは、ICのさまざまな層に対する複数のレイアウトを表すデータを含む。 The circuit pattern database includes data representing a plurality of layouts for various layers of the IC. 複数のレチクルに対するレイアウトを決定するために、回路パターン・データベース内のデータを使用することができる。 In order to determine the layout for a plurality of reticles, you can use the data of the circuit pattern database. レチクルのレイアウトは、一般的に、あるパターンのフィーチャをレチクルに定める複数のポリゴンを含む。 A layout of a reticle generally includes a plurality of polygons defining the features of a pattern on the reticle. それぞれのレチクルは、ICのさまざまな層の1つを加工するために使用される。 Each reticle is used to fabricate one of the various layers of the IC. ICの層は、例えば、半導体基板内の接合パターン、ゲート誘電体パターン、ゲート電極パターン、レベル間誘電体内の接触パターン、電極配線層上の相互接続パターンを含む。 Layer of the IC may include, for example, the bonding pattern in a semiconductor substrate, a gate dielectric pattern, a gate electrode pattern, dielectric contact pattern between levels, the interconnection pattern on the electrode wiring layer.

本明細書で使用されるような「設計データ」という用語は、ICの物理的設計(レイアウト)を指し、かつ複雑なシミュレーション又は単純な幾何学的オペレーションとブール演算オペレーションによる物理的設計から導き出されるデータを指す。 The term "design data" as used herein is derived from the physical design by pointing to the physical design of the IC (layout), and complex simulation or simple geometric operations and Boolean operations Operations It refers to the data.

半導体デバイス設計は、ICの生産前にさまざまな手順により検証される。 The semiconductor device design is verified by a variety of procedures before production of the IC. 例えば、半導体デバイス設計は、製造過程におけるリソグラフィの後にすべてのフィーチャが正しく印刷されることを検証するソフトウェア・シミュレーションよりチェックされる。 For example, the semiconductor device design is checked from software simulation to verify that all the features are printed correctly after lithography in the manufacturing process. このようなチェック作業は、一般に、設計ルール・チェック(DRC)、光学ルール・チェック(ORC)、特定のファブやプロセスに較正されたプロセス・シミュレーションを含む検証アプローチに基づくより高度なソフトウェアなどのステップを含む。 Such check operation is generally design rule checking (DRC), an optical rule checking (ORC), steps such as advanced software than based on verification approaches including process simulation calibrated to a particular fab and process including. 設計に含まれる潜在的に多数のときには「ホット・スポット」とも呼ばれるクリティカル・ポイントの位置を特定するために、物理的設計検証ステップの出力を使用することができる。 When potentially large number of which are included in the design can be used to identify the position of the critical point, also called "hot spots", the output of the physical design verification steps.

論理デバイスやメモリ・デバイスなどの半導体デバイスを製造することは、典型的には、多数の半導体製造プロセスを使用して半導体デバイスのさまざまなフィーチャや複数のレベルを形成する半導体ウェハなどの基板を処理することを含む。 Possible to manufacture a semiconductor device, such as logic devices and memory devices typically processing a substrate such as a semiconductor wafer to form various features and multiple levels of the semiconductor device using a number of semiconductor fabrication processes including that. 例えば、リソグラフィは、レチクルからパターンを半導体ウェハ上に配列されているレジストに転写することを伴う半導体製造プロセスである。 For example, lithography is a semiconductor fabrication process that involves transferring a resist which is arranged a pattern from a reticle onto a semiconductor wafer. 半導体製造プロセスの追加の例は、限定はしないが、化学機械研磨(CMP)、エッチング、堆積、イオン注入を含む。 Additional examples of semiconductor fabrication processes include, but are not limited to, chemical mechanical polishing (CMP), etching, deposition, ion implantation. 複数の半導体デバイスは、単一の半導体ウェハ上にある配列で加工され、次いで、個別の半導体デバイスに分けられる。 A plurality of semiconductor devices are processed in sequence on a single semiconductor wafer, and then divided into individual semiconductor devices.

検査プロセスは、ウェハ上の欠陥を検出するために半導体製造プロセスにおけるさまざまなステップで使用され、これにより、製造プロセスの歩留まり向上と収益の増大が促進される。 Inspection process is used in various steps in a semiconductor manufacturing process to detect defects on the wafer, thereby, the yield improvement and increase profitability of the manufacturing process is facilitated. 検査は、これまでは常に、ICなどの半導体デバイスを加工する重要な一部であった。 Examination, always been an important part of processing the semiconductor device such as IC far. しかし、半導体デバイスのサイズが小さくなるにつれ、小さな欠陥もデバイスを故障させる原因となりうるため、検査は、仕様にあった半導体デバイスを首尾よく製造するうえでよりいっそう重要なものとなる。 However, as the size of semiconductor devices decrease, because a small defect also can be a cause of malfunction of the device, testing will become more even more important in order to successfully produced the a semiconductor device specifications. 例えば、半導体デバイスのサイズが小さくなるにつれ、比較的小さな欠陥でも半導体デバイスの望ましくない狂いの原因となりうるため、サイズの小さな欠陥を検出することが必要になってきた。 For example, as the size of semiconductor devices decrease, because that can be a deviation of cause undesired semiconductor devices even relatively small defects, it has become necessary to detect a small defect size.

製造歩留まり管理の他の重要な部分は、ウェハ又はレチクル上の欠陥の原因を突き止めて欠陥の原因を是正し、これにより他のウェハ又はレチクル上の欠陥の数を減らすことである。 Another important part of the manufacturing yield management to correct the cause of the defect to determine the cause of the defects on the wafer or reticle, thereby to reduce the number of defects on other wafers or reticles. 多くの場合、欠陥の原因を突き止めることは、欠陥タイプを識別し、かつサイズ、形状、組成などの欠陥の他の属性を識別することを含む。 In many cases, determine the cause of the defect comprises identifying a defective type, and size, shape, to identify other attributes of defects such compositions. 検査は、典型的には、ウェハ又はレチクル上の欠陥を検出し、ウェハ又はレチクル上の配置、ウェハ又はレチクル上の欠陥の数、及びときには欠陥サイズなどの欠陥に関する限定された情報を与えることしか含まないので、検査結果から判定される以上の個々の欠陥に関する情報を得るために、欠陥レビューが使用されることが多い。 Examination typically detects the defects on the wafer or reticle, positioned on the wafer or reticle, the number of defects on the wafer or reticle, and sometimes only to provide a defect limited information regarding such defect size It does not include, in order to obtain information about the individual defects than that determined from the test results, it is often defect review are used. 例えば、ウェハ又はレチクル上で検出された欠陥を再び見て、さらに自動的な、又は手動による何らかの手段により欠陥を調べるために、欠陥レビュー・ツールを使用することができる。 For example, looking at the defects detected on a wafer or reticle again, even more automatic, or to examine the defect by some means manually, it is possible to use a defect review tool.

欠陥レビューは、典型的には、高倍率光学系又は走査型電子顕微鏡(SEM)のいずれかを使用してより高い分解能で欠陥に関する補足情報を生成することを含む。 Defect review typically includes generating a supplemental information regarding defect with higher resolution by using either a high magnification optics or scanning electron microscope (SEM). 欠陥レビューにより生成される欠陥に対する高い分解能のデータほど、プロファイル、粗さ、より正確なサイズ情報などの欠陥の属性を決定するのに適している。 The higher the resolution of the data for the defects generated by the defect review, are suitable profile, roughness, to determine the attributes of a defect, such as more precise size information. 電子分散型X線分光法(EDS)システムなどのシステムを使用して、欠陥分析も実行できる。 Using a system such as electron dispersive X-ray spectroscopy (EDS) system can also perform defect analysis. このような欠陥分析は、欠陥の組成などの情報を見つけ出すために実行される。 Such defect analysis is performed to find information such as the composition of the defect. 検査、レビュー、分析、又はそれらの何らかの組合せにより判別される欠陥の属性を使用することで、欠陥のタイプ(つまり、欠陥分類)を識別し、場合によっては、欠陥の根本原因を突き止めることができる。 Inspection, review, analysis, or by using the attributes of the defect as determined by some combination thereof, the type of defect (i.e., defect classification) identifies, in some cases, can track down the root cause of the defect . 次いで、この情報を使用することで、1つ又は複数の半導体加工プロセスの1つ又は複数のパラメータを監視し、変更して、欠陥を減らすか、又はなくすことができる。 Then, using this information, one or more parameters of one or more semiconductor fabrication process monitor may modify, reduce defects, or eliminated.

しかし、設計ルールが縮小すると、半導体製造プロセスが、それらのプロセスの実行能力の限界に近いところで稼働していることがある。 However, when the design rule is reduced, the semiconductor manufacturing process, may be running at near the limit of the ability to execute those processes. それに加えて、設計ルールが縮小すると、小さな欠陥でもデバイスの電気的パラメータに影響を及ぼす可能性があり、検査に細心の注意を払う必要がある。 In addition, when the design rule is reduced, may also affect the electrical parameters of the device in a small defect, it is necessary to pay close attention to the inspection. したがって、設計ルールが縮小するにつれ、検査により検出される潜在的に歩留まりに関連する欠陥の母集団は劇的に拡大し、検査により検出されるニュイサンス欠陥(nuisance defect)の母集団も劇的に増大する。 Therefore, as design rules shrink, the population of defects associated with potentially yield that is detected by the inspection dramatically expanding dramatically even population of nuisance defects detected by the inspection (nuisance defect) increased. したがって、ウェハ上で検出される欠陥がますます増え、すべての欠陥を排除するためにプロセスを是正するのは困難な作業となり、また費用がかかる可能性がある。 Therefore, more and more defects detected on the wafer, to correct the process to eliminate all defects becomes difficult task, also there can be expensive. その際、複数の欠陥のうち、デバイスの電気的パラメータと歩留まりに影響を実際に及ぼす欠陥を突き止めることで、プロセス制御方法の対象をそれらの欠陥に絞りつつ、他の欠陥を大部分無視するようにすることが可能である。 At that time, among the plurality of defect, by locating the electrical parameters and yield actually affect device defects, while squeezing the object of the process control method to those defects, to most ignore other defects it is possible to be. さらに、より小さな設計ルールでは、プロセス誘発障害は、場合によっては、系統的な障害である傾向を有する。 Furthermore, a more smaller design rules, process induced disorders, in some cases, have a tendency to be systematic failures. つまり、プロセス誘発障害は、設計内において何回も繰り返されることが多い所定の設計パターンで発生しがちである。 That is, the process-induced disorders, many times tend to occur in a predetermined design pattern is often repeated in the design. 空間的に統計的な、電気的に関連する欠陥の排除は、そのような欠陥を排除することが歩留まりに対する著しい全体的影響を及ぼすため重要である。 Spatially statistically, elimination of electrically related defects, it is important for the overall affect significant for the yield to eliminate such defects. 欠陥がデバイス・パラメータや歩留まりに影響を及ぼすかどうかは、多くの場合、上述の検査、レビュー、分析プロセスからは断定することができないが、それは、これらのプロセスが、電気的設計に関して欠陥の位置を決定することができないことがあるからである。 Whether the defect affects device parameters and yield, often test described above, review, the analysis process can not be concluded, because these processes, the position of the defect with respect to electrical design This is because it may not be possible to determine.

欠陥情報を電気的設計にアラインさせるためのいくつかの方法及びシステムが開発されている。 Several methods and systems for aligning the defect information to the electrical design have been developed. 例えば、SEMレビュー・システムを使用して、欠陥のサンプルに対する欠陥配置のより正確な座標を決定することができ、またSEMレビュー・システムにより報告される欠陥座標を使用して、電気的設計における欠陥の配置を決定することができる。 For example, using the SEM review systems, it is possible to determine a more accurate coordinate of the defect located on the sample of defects, also using the defect coordinates reported by SEM review systems, defects in electrical design it is possible to determine the arrangement. 他の方法は、検査対象領域(例えば、検査が実施されるウェハ上に形成されるデバイスの領域)をウェハ上に印刷されたパターンの物理的配置にアラインさせることを含む。 Other method includes aligned inspection areas (e.g., areas of the devices formed on the wafer inspection is performed) to the physical arrangement of patterns printed on the wafer. しかし、現在のところ、システム誤差や不完全性により約2μm精度以下の精度で対象領域をウェハ上に印刷されたパターンにアラインさせることができる。 However, at present, the target area at about 2μm precision less precision by the system errors and imperfections can be aligned to the pattern printed on the wafer. 例えば、明視野(BF)検査システムは、約±1μmの座標精度を有する。 For example, bright field (BF) inspection systems, with coordinates accuracy of about ± 1 [mu] m. それに加えて、現在使用されている方法における検査対象領域は、比較的広く、多くの非クリティカル・フィーチャを含むが、もちろん望ましいクリティカル・フィーチャも含む。 In addition, the inspection target region in the methods currently used, including relatively large, including many non-critical features, of course desirable critical features. 検査システムが、設計とプロセスとが相互に依存する結果として生じる微妙な空間的に系統的な「製造しやすい設計」(DFM)欠陥を捕捉する感度を最大にしようとしても、システムは、CMPフィル領域などの非クリティカル領域における数百万もの事象に圧倒される可能性がある。 Inspection system, even if an attempt to maximize the sensitivity to capture subtle spatially systematic "Design for Manufacturability" (DFM) defects occurring as a result of the design and the process is interdependent system, CMP Phil potentially overwhelmed also event millions in non-critical areas, such as areas. このようなニュイサンス欠陥を検出することは、多くの理由から有益なことではない。 Such nuisance that defect detecting the is not be beneficial for many reasons. 例えば、これらのニュイサンス欠陥事象は、検査データの後処理により検査結果から取り除かれる必要がある。 For example, these nuisance defects event has to be removed from the inspection results by post-processing of the test data. それに加えて、ニュイサンス事象検出により、DFM用途に関して検査システムの最終的に達成可能な感度が制限される。 In addition, the nuisance event detection, ultimately achievable sensitivity of the inspection system with respect to DFM application is limited. 高率のニュイサンス欠陥データも、検査システムの実行時データ処理能力に過負荷をかけ、これにより、スループットを低下させ、及び/又はデータ喪失を引き起こす可能性がある。 High rate of nuisance defect data also overload the runtime data processing capability of the inspection system, thereby, may cause a decrease throughput, and / or data loss.

したがって、設計データの実質的に高い正確度の「コンテキスト」を利用して限定はしないが欠陥検出アルゴリズム又は方法におけるピクセルのグループ化、検出感度の手直し、ニュイサンス欠陥のフィルタリング、欠陥の分類、欠陥のグループ化、設計コンテキストをサンプリング・スキームの一部として使用することによりレビューできるように欠陥をサンプリングすることなどの1つ又は複数のコンテキスト・ベースの機能を実行できるように、検査データをサブピクセル精度(ピクセルのサイズを検査されるジオメトリのサイズの程度とすることができる)で設計データにアラインさせるための方法及びシステムを開発すると有益である。 Thus, substantially higher accuracy without limitation using the "context" of but grouping of pixels in the defect detection algorithm or method of design data, rework detection sensitivity, filtering nuisance defects, defect classification, defect grouping, to run one or more context-based features, such as sampling the defects to allow review by using the design context as part of the sampling scheme, sub-pixel accuracy inspection data it is useful to develop a method and system for aligning the design data (may be on the order of the size of the geometry to be examined the size of the pixel).

方法及びシステムのさまざまな実施態様の以下の説明は、いかなる形であっても付属の請求項の主題を制限するものとして解釈されるべきではない。 The following description of various embodiments of the methods and systems should not be construed as limiting the subject matter of the appended claims in any manner.

一実施態様は、設計データ空間における検査データの位置を決定するためのコンピュータ実施方法に関係する。 One embodiment relates to a computer-implemented method for determining the position of the inspection data in the design data space. この方法は、ウェハ上のアライメント部位に対する検査システムにより取り込まれたデータを所定のアライメント部位に対するデータ(例えば、設計データ)にアラインさせることを含む。 This method, data data captured by the inspection system for alignment sites on the wafer relative to the predetermined alignment sites (e.g., the design data) comprising causing aligned to. 所定のアライメント部位に対するデータと、ウェハ上のアライメント部位に対する検査システムにより取り込まれたデータは、別々に得られる。 And data for the predetermined alignment sites, the data acquired by the inspection system for alignment sites on the wafer obtained separately. 例えば、所定のアライメント部位に対するデータは、アライメント部位が印刷されているウェハを使用しては取り込まれない。 For example, the data for the predetermined alignment sites will not be captured using a wafer alignment portion is printed. この方法は、さらに、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定することを含む。 The method further comprises determining the positions of the alignment sites on the wafer in design data space based on the position of the predetermined alignment sites in the design data space. 設計データ空間におけるウェハ上のアライメント部位の位置を決定することは、さらに、ウェハ上の設計レイアウト及び/又は検査時のウェハの配向に基づいて実行される。 Determining the positions of the alignment sites on the wafer in design data space is further performed based on the orientation of the design layout and / or during inspection of the wafer on the wafer. それに加えて、この方法は、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査システムによりそのウェハについて取り込まれた検査データの位置を決定することを含む。 In addition, the method includes determining the position of the inspection data acquired for the wafer by the inspection system in the design data space based on the positions of the alignment sites on the wafer in design data space. 検査データの位置は、本明細書でさらに説明されるように、格納され、使用される。 Position of the inspection data, as further described herein, stored and used. 一実施態様では、検査データの位置は、サブピクセル精度で決定される。 In one embodiment, the position of the test data is determined with sub-pixel accuracy.

他の実施態様では、所定のアライメント部位に対するデータは、グラフィック・データ・ストリーム(GDS)ファイル、他の標準的な機械可読ファイル、当業界で知られている他の好適なファイル、設計データベースなどの、データ構造体に格納される設計データを含む。 In another embodiment, the data for the predetermined alignment sites, graphic data stream (GDS) file, other standard machine readable files, other suitable file known in the art, such as design database , including design data stored in the data structure. GDSIIファイルは、設計レイアウト・データの表現に使用されるファイル群のクラスの1つである。 GDSII file is one of files of the class used to represent the design layout data. このようなファイルの他の例としては、GL1ファイルやOASISファイルがある。 Other examples of such files, there are GL1 file or OASIS file. いくつかの実施態様は、本明細書ではGDSファイル又はGDSIIファイルに関して説明されているが、これらの実施態様は、データ構造構成、記憶形式、又は記憶機構に関係なく、ファイル群のこのクラス全体に等しく適用可能であると理解されるべきである。 Some embodiments, although the present specification are described with respect to GDS file or GDSII file, these embodiments, the data structure configuration, storage format, or regardless of the storage facility, the entire class of files it should be understood to be equally applicable. 異なる実施態様では、所定のアライメント部位に対するデータは、所定のアライメント部位がウェハ上にどのように印刷されるかどうかを示す1つ又は複数のシミュレートされたイメージを含む。 In a different embodiment, the data for the predetermined alignment sites, predetermined alignment site comprises one or more simulated images indicating whether printed how on the wafer.

いくつかの実施態様では、所定のアライメント部位に対するデータは、所定のアライメント部位の1つ又は複数の属性を含み、アライメント部位に対するデータは、アライメント部位の1つ又は複数の属性を含み、アラインさせるステップは、所定のアライメント部位の1つ又は複数の属性をアライメント部位の1つ又は複数の属性にアラインさせることを含む。 Step In some embodiments, the data for the predetermined alignment sites includes one or more attributes of the predetermined alignment sites, data for the alignment sites that comprise one or more attributes of the alignment sites, is aligned includes to align on one or more attributes of the alignment sites one or more attributes of the predetermined alignment sites. このような実施態様の1つでは、所定のアライメント部位の1つ又は複数の属性は、所定のアライメント部位の重心を含み、アライメント部位の1つ又は複数の属性は、アライメント部位の重心を含む。 In one such embodiment, one or more attributes of the predetermined alignment sites include the centroid of the predetermined alignment sites, one or more attributes of the alignment sites, including the center of gravity of the alignment sites.

追加の実施態様では、所定のアライメント部位に対するデータは、検査システム又は他のイメージ収集システムにより取り込まれる、設計データに対するGDSIIファイルなどのデータ構造体に格納されている設計データにアラインされたデータを含む。 In an additional embodiment, the data for the predetermined alignment sites, including captured by the inspection system, or other image acquisition system, which is aligned to the design data stored in a data structure, such as a GDSII file for the design data data . さらに他の実施態様では、所定のアライメント部位に対するデータは、設計データ空間における設計座標にアラインされた標準参照ダイ・イメージの少なくとも一部を含む。 In yet another embodiment, the data for the predetermined alignment sites comprises at least a portion of the standard reference die image that is aligned to design coordinates in the design data space. 標準参照ダイ・イメージは、取り込まれた、又はシミュレートされた、又は拡大された、又はこれらを組み合わせて得られた参照イメージとすることができる。 Standard reference die image is captured, or simulated, or enlarged, or may be a reference image obtained by combining these.

いくつかの実施態様では、所定のアライメント部位は、x及びy方向でユニークな1つ又は複数の属性を有する少なくとも1つのアライメント・フィーチャを含む。 In some embodiments, the predetermined alignment sites comprises at least one alignment features having a unique one or more attributes in the x and y directions. 他の実施態様では、所定のアライメント部位は、少なくとも2つのアライメント・フィーチャを含む。 In another embodiment, the predetermined alignment sites includes at least two alignment features. 少なくとも2つのアライメント・フィーチャのうちの第1のものは、x方向にユニークな1つ又は複数の属性を有する。 At least two first of the alignment features, with unique one or more attributes in the x direction. 少なくとも2つのアライメント・フィーチャのうちの第2のものは、y方向にユニークな1つ又は複数の属性を有する。 At least two second of the alignment features, with unique one or more attributes in the y direction.

追加の一実施態様では、この方法は、検査システムを使用して所定のアライメント部位を選択することを含む。 In an additional embodiment, the method includes selecting the predetermined alignment sites using the inspection system. このような一実施態様では、所定のアライメント部位を選択するために使用される検査システム(又は他のイメージ収集システム)のイメージング・モードは、検査データを取り込むために使用される検査システムの1つ又は複数のイメージング・モードと異なる。 In one such embodiment, the imaging mode of the inspection system used to select the predetermined alignment sites (or other image acquisition system), one of the inspection system used to capture the test data or different from the plurality of imaging modes. いくつかの実施態様では、アライメント部位の位置を決定することは、ウェハの検査前に実行され、検査データの位置を決定することは、ウェハの検査時に実行される。 In some embodiments, determining the position of the alignment sites is performed before inspection of the wafer, determining the position of the inspection data is performed during inspection of the wafer. 他の実施態様では、検査データの位置を決定することは、ウェハの検査に続いて実行される。 In another embodiment, determining the position of the inspection data is performed following the inspection of the wafer. このような一実施態様では、検査データの位置を決定することは、ウェハ上で検出された欠陥に対応する検査データの位置について実行され、欠陥に対応しない検査データの位置については実行されない。 In one such embodiment, determining the position of the inspection data, it is performed for the location of inspection data corresponding to the defects detected on the wafer, is not performed for the location of the test data that does not correspond to a defect. このように、設計データ空間における検査データの位置は、ウェハ上の欠陥配置で取り込まれた検査データ(例えば、パッチ・イメージ)によってのみ決定される。 Thus, the position of the inspection data in the design data space, is determined only by checking the data captured by the defect located on the wafer (e.g., patch images).

他の実施態様では、アライメント部位に対するデータは、検査データのスワス(swath)内にある。 In another embodiment, data for the alignment sites are within a swath of the examination data (swath). 他のこのような実施態様では、検査データの位置を決定することは、設計データ空間におけるアライメント部位の位置に基づいて設計データ空間内のスワスの位置を決定することと、スワスの位置に基づいて設計データ空間における検査データの追加のスワスの位置を決定することとを含む。 In other such embodiments, determining the position of the inspection data, and determining a position of the swath of the design data space based on the position of the alignment sites in the design data space based on the position of the swath and determining the position of the additional swath of the inspection data in the design data space.

一実施態様では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいてウェハの異なる部分で欠陥を検出する感度を決定することを含む。 In one embodiment, the method includes determining a sensitivity for detecting defects on different parts of the wafer based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space . このような一実施態様では、設計データの1つ又は複数の属性は、ウェハの検査データが取り込まれたプロセス層、異なるプロセス層、又はそれらの何らかの組合せに対し、設計データ、異なる設計データ、又はそれらの何らかの組合せについて、そのウェハ、他の複数のウェハ、又はそれらの何らかの組合せに対してすでに取り込まれている検査データの1つ又は複数の属性に基づいて選択される。 In one such embodiment, the one or more attributes of the design data, the process layer test data is captured of the wafer, different process layers, or to some combination thereof, the design data, different design data, or for some combination thereof, the wafer is selected based on one or more attributes of the inspection data already taken against several other wafer or some combination thereof. 他のこのような実施態様では、設計データの1つ又は複数の属性は、異なる部分においてすでに検出されている欠陥の歩留まりクリティカル度、異なる部分においてすでに検出されている欠陥の故障確率、又はそれらの何らかの組合せに基づいて選択される。 In other such embodiments, the one or more design data attributes, different already yield criticality of a defect being detected in parts, different already failure probability of a defect being detected in the part, or their It is selected based on some combination.

他の実施態様では、この方法は、設計データ空間における検査データの位置と設計データ空間にわたる設計データの1つ又は複数の属性に対する値を含むコンテキスト・マップに基づいてウェハの異なる部分で欠陥を検出する感度を決定することを含む。 In another embodiment, the method, detecting defects on different parts of the wafer based on the context map containing values ​​for one or more attributes of the design data over the position and design data space of the inspection data in the design data space and determining the sensitivity of. このような一実施態様では、感度を決定することは、ウェハの異なる部分で欠陥を検出するために検査データとともに使用される感度しきい値を決定することを含む。 In one such embodiment, determining the sensitivity comprises determining the sensitivity thresholds used in conjunction with inspection data to detect defects in different parts of the wafer. 他のそのような実施態様では、感度を決定することは、ウェハの検査時に検査システムにより実行される。 In other such embodiments, determining the sensitivity is performed by the inspection system during inspection of the wafer. 他のそのような実施態様では、感度を決定することは、ウェハに対する検査データの取り込みが完了した後に実行される。 In other such embodiments, determining the sensitivity is performed after incorporation of the inspection data for the wafer has been completed.

追加の一実施態様では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性に基づいてウェハの異なる部分で欠陥を検出する感度を決定することを含む。 In an additional embodiment, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, different parts of the wafer based on one or more attributes of the inspection data in comprising determining the sensitivity of detecting defects. このような一実施態様では、検査データの1つ又は複数の属性は、異なる部分で欠陥が検出された場合に、1つ又は複数のイメージ・ノイズ属性、又はそれらの何らかの組合せを含む。 In one such embodiment, the one or more attributes of the inspection data, when the defect in different portions is detected, including one or more image noise attributes, or some combination thereof.

いくつかの実施態様では、この方法は、ウェハ上で加工されるデバイスの設計に対するスキーマ・データの1つ又は複数の属性、デバイスに対する物理的レイアウトの予想される電気的挙動の1つ又は複数の属性、又はそれらの何らかの組合せに基づいてウェハ上の欠陥を検出する1つ又は複数のパラメータを変更することを含む。 In some embodiments, the method, one of the schema data for the design of devices processed on wafers or more attributes, one of the electrical behavior expected of a physical layout for a device or a plurality of attribute, or based on some combination thereof, including altering one or more parameters to detect defects on the wafer. 他の実施態様では、この方法は、ウェハ上で実行されるべき電気的試験プロセスの1つ又は複数のパラメータに基づいて検査データを使用してウェハ上で欠陥を検出するために1つ又は複数のパラメータを変更することを含む。 In another embodiment, the method, one or more in order to detect defects on the wafer using the inspection data based on one or more parameters of the electrical testing process to be performed on the wafer It includes altering the parameters. 他の実施態様では、この方法は、検査データを使用してウェハ上で検出された欠陥に基づいてウェハ上で実行される電気的試験プロセスの1つ又は複数のパラメータを変更することを含む。 In another embodiment, the method may include altering one or more parameters of the electrical test process performed on the wafer based on the defects detected on the wafer using the inspection data.

他の実施態様では、この方法は、フィードバック制御技術を使用して方法の1つ又は複数のステップの結果に基づいて検査システムにより実行される検査プロセスの1つ又は複数のパラメータを定期的に変更することを含む。 In another embodiment, the method periodically change one or more parameters of the inspection process performed by the inspection system based on the results of one or more steps of the method using feedback control techniques including that. 他の実施態様では、この方法は、フィードバック制御技術を使用して方法の1つ又は複数のステップの結果に基づいて検査システムにより実行される検査プロセスの1つ又は複数のパラメータを自動的に変更することを含む。 In another embodiment, the method automatically changing one or more parameters of the inspection process performed by the inspection system based on the results of one or more steps of the method using feedback control techniques including that. さらに他の実施態様では、この方法は、方法の1つ又は複数のステップの結果を使用して知識ベースを生成することと、知識ベースを使用して検査システムにより実行される検査プロセスを生成することとを含む。 In yet another embodiment, the method includes generating a knowledge base using the results of one or more steps of the method, generating inspection process using a knowledge base is executed by the inspection system and a thing.

他の実施態様では、この方法は、設計データ空間における欠陥に対応する検査データの部分の位置と設計データ空間にわたる設計データの1つ又は複数の属性に対する値を含むコンテキスト・マップに基づいてウェハの異なる部分で検出された欠陥を分類することを含む。 In another embodiment, the method of the wafer based on the context map containing values ​​for one or more attributes of the design data over the position and the design data space portion of the test data corresponding to the defect in design data space It comprises classifying defects detected in different parts. そのような一実施態様では、欠陥を分類することは、ウェハの検査時に検査システムにより実行される。 In one such embodiment, classifying the defects may be performed by the inspection system during inspection of the wafer. 他のそのような実施態様では、欠陥を分類することは、ウェハに対する検査データの取り込みが完了した後に実行される。 In other such embodiments, classifying the defects may be performed after incorporation of the inspection data for the wafer has been completed.

他の実施態様では、検査データは、ウェハ上の1つ又は複数の欠陥に対するデータを含む。 In another embodiment, the inspection data may include data for one or more defects on the wafer. このような一実施態様では、この方法は、設計データ空間における検査データの位置に基づいて設計データ空間における欠陥の位置を決定することと、設計データ空間における欠陥の位置と設計データ空間における設計データの1つ又は複数の属性に基づいて欠陥がニュイサンス欠陥であるかどうかを判定することとを含む。 In one such embodiment, the method includes determining the positions of the defects in design data space based on the position of the inspection data in the design data space, the design data in the position and design data space of the defects in the design data space defects based on one or more attributes of containing and determining whether the nuisance defects. このような一実施態様では、この方法は、設計データ空間における設計データの1つ又は複数の属性に基づいてニュイサンス欠陥であると判定されない欠陥が系統的欠陥であるか、又はランダム欠陥であるかを判定することを含む。 Or In one such embodiment, the method, or defects that are determined to be nuisance defects based on one or more attributes of the design data in the design data space is systematic defects, or random defects includes determining the. 欠陥が空間的系統的欠陥であるか、又はランダム欠陥であるかを判定することは、さらに、設計データにおけるホット・スポットに対応する履歴ファブ・データ又は他のデータなどの他の情報と組み合わせて設計データ空間における設計データの1つ又は複数の属性に基づいて実行されることも可能である。 Or defect is spatially systematic defects, or to determine whether the random defects, further in combination with other information, such as historical fab data or other data corresponding to the hot spots in the design data it is also possible to be performed based on one or more attributes of the design data in the design data space. このような一実施態様では、この方法は、さらに、設計データ空間における検査データの位置及び検査データの1つ又は複数の統計的に決定された属性に基づいて欠陥が系統的欠陥であるか、又はランダム欠陥であるかを判定することを含む。 Or In one such embodiment, the method further a systematic defect is a defect on the basis of one or more statistically determined attributes of the location and the inspection data of the inspection data in the design data space, or comprising determining whether the random defects. 一実施態様では、検査データは、プロセス・ウィンドウ・クォリフィケーションのために取り込まれる。 In one embodiment, the test data is captured for the process window Qualification. 他の実施態様では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいて欠陥を分類することを含む。 In another embodiment, the method includes classifying the defects based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space.

一実施態様では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In one embodiment, the method comprises, based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space, grouping defects according bin ranges. いくつかの実施態様では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、設計データが印刷されるレチクルについて取り込まれるレチクル検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In some embodiments, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, one of the reticle inspection data captured for the reticle design data is printed or based on a plurality of attributes, including grouping the defects according bin ranges. 追加の一実施態様では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In an additional embodiment, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, based on one or more attributes of the inspection data in accordance bin ranges including grouping the defect. いくつかの実施態様では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性、設計データが印刷されるレチクルについて取り込まれるレチクル検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In some embodiments, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, one or more attributes of the inspection data, the design data is printed based on one or more attributes of reticle inspection data captured for the reticle, comprising a grouping defects according bin ranges. 他の実施態様では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性に基づいて、さらにはウェハの検査データが取り込まれたプロセス層、異なるプロセス層、又はそれらの何らかの組合せに対し、設計データ、異なる設計データ、又はそれらの何らかの組合せについて、そのウェハ、他の複数のウェハ、又はそれらの何らかの組合せに対するすでに取り込まれている検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In another embodiment, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, based on one or more attributes of the inspection data, and further the wafer process layer inspection data has been captured, different process layers, or to some combination thereof, the design data, different design data, or for some combination thereof, for the wafer, several other wafer or some combination thereof, already based on one or more attributes of the inspection data taken includes grouping defects according bin ranges.

上で説明されているように、検査データは、ウェハ上の1つ又は複数の欠陥に対するデータを含む。 As described above, the inspection data may include data for one or more defects on the wafer. そのような一実施態様では、この方法は、設計データ空間における検査データの位置に基づいて、及び設計データ空間における設計データの1つ又は複数の属性に基づいて、レビューのため欠陥の少なくとも一部を選択することを含む。 In one such embodiment, the method is based on the position of the inspection data in the design data space, and based on one or more attributes of the design data in the design data space, at least a portion of the defect for review It includes selecting a. そのような他の実施態様では、この方法は、設計データ空間における検査データの位置に基づいて、及び設計データ空間における設計データの1つ又は複数の属性に基づいて、欠陥がレビューされる順序を決定することを含む。 In such other embodiments, the method, based on the position of the inspection data in the design data space, and based on one or more attributes of the design data in the design data space, the order in which defects are reviewed including the be determined. そのようなさらに他の実施態様では、この方法は、レビューのため欠陥の少なくとも一部を選択することを含み、欠陥の少なくともその一部は、設計データの1つ又は複数の属性の異なる値を有する設計データ空間における設計データのそれぞれの部分の中に見つかる少なくとも1つの欠陥を含む。 In such further embodiment, the method includes selecting at least a portion of the defect for review, at least a portion of the defect, the different values ​​of one or more attributes of the design data comprising at least one defect is found in the respective portions of the design data in the design data space having. 欠陥レビュー・サンプリングは、さらに、又はそれとは別に、欠陥がビン範囲に従って分けられるグループの1つ又は複数の属性に基づいて実行される。 Defect review sampling is further or alternatively, defects are performed based on one or more attributes of the group to be binned. 欠陥は、本明細書でさらに説明されるように、ビン範囲に従って分けられ、それらのグループの1つ又は複数の属性は、設計データの1つ又は複数の属性に基づいて、又は本明細書で説明されている他の方法により決定される。 Defects, as further described herein, binned, the one or more attributes of those groups, based on one or more attributes of the design data, or herein It is determined by other methods described.

他の実施態様では、この方法は、設計データ空間における検査データの位置に基づいて、及び設計データ空間における設計データの1つ又は複数の属性に基づいてウェハの異なる部分について取り込まれた検査システムの1つ又は複数の検出器から出力の1つ又は複数の所定の属性を抽出することを含む。 In another embodiment, the method, the design data on the basis of the position of the inspection data in space, and the design data in the design data space of one or inspection system taken for different portions of the wafer on the basis of a plurality of attributes from one or more detectors comprises extracting one or more predetermined attributes of the output. このような一実施態様では、設計データの1つ又は複数の属性は、ウェハの検査データが取り込まれたプロセス層、異なるプロセス層、又はそれらの何らかの組合せに対し、設計データ、異なる設計データ、又はそれらの何らかの組合せについて、そのウェハ、他の複数のウェハ、又はそれらの何らかの組合せに対するすでに取り込まれている検査データの1つ又は複数の属性に基づいて選択される。 In one such embodiment, the one or more attributes of the design data, the process layer test data is captured of the wafer, different process layers, or to some combination thereof, the design data, different design data, or for some combination thereof, the wafer is selected based on one or more attributes of the inspection data that is already taken for other plurality of wafers or some combination thereof.

他の実施態様では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性に基づいてウェハの異なる部分について取り込まれた検査システムの1つ又は複数の検出器から出力の1つ又は複数の所定の属性を抽出することを含む。 In another embodiment, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, the different portions of the wafer based on one or more attributes of the inspection data It comprises extracting one or more predetermined attributes of the output from one or more detectors of the captured inspection system. このような一実施態様では、検査データの1つ又は複数の属性は、異なる部分で1つ又は複数の欠陥が検出された場合に、1つ又は複数のイメージ・ノイズ属性、又はそれらの何らかの組合せを含む。 In one such embodiment, the one or more attributes of the inspection data, if one or more defects in the different parts are detected, one or more image noise attributes, or some combination thereof including.

いくつかの実施態様では、この方法は、設計データ空間における検査データの位置に基づいて、及び設計データ空間における設計データの1つ又は複数の属性に基づいてウェハ上で検出された1つ又は複数の欠陥に対する故障確率値を決定することを含む。 In some embodiments, the method, based on the position of the inspection data in the design data space, and one or more detected on the wafer based on one or more attributes of the design data in the design data space and determining a failure probability value for the defect.

他の実施態様では、この方法は、設計データ空間における検査データの位置に基づいて設計データ空間におけるウェハ上で検出された欠陥の位置の座標を決定することと、設計データに対するフロア・プランに基づいて欠陥の位置の座標を設計セル座標に変換することとを含む。 In another embodiment, the method includes determining the position coordinates of defects detected on the wafer in design data space based on the position of the inspection data in the design data space, based on a floor plan for the design data Te and a converting the coordinates of the position of the defect in the design cell coordinates. このような一実施態様では、この方法は、オーバーレイ公差を使用して欠陥の周囲の異なる領域を決定することと、1つ又は複数のセル・タイプに対する異なる領域を使用して欠陥リピータ解析を実行し、1つ又は複数のセル・タイプが系統的欠陥セル・タイプであるかどうかを判定し、系統的欠陥セル・タイプ内の1つの又は複数の系統的欠陥ジオメトリの1つ又は複数の配置を決定することとを含む。 In one such embodiment, the method executes a determining different areas of the periphery of the defect by using the defect repeater analyzed using different areas for one or more cell types overlay tolerance and, one or more cell types to determine whether a systematic defective cell type, one or more arrangement of one or more systematic defects geometries in systematic defects cell type and a be determined. このような一実施態様では、この方法は、系統的欠陥セル・タイプの近くに配置されているセル、ジオメトリ、又はそれらの何らかの組合せに対する設計データの1つ又は複数の属性に基づいて空間的系統的欠陥が系統的欠陥セル・タイプ内に生じるかどうかを判定することを含む。 In one such embodiment, the method, the spatial system based on one or more attributes of the design data for the systematic cells arranged close to the defective cell type, geometry, or some combination thereof defects comprises determining whether occurring in systematic defects cell types.

他の実施態様では、この方法は、設計データ空間における検査データの位置に基づいて設計データ空間におけるウェハ上で検出された欠陥の位置を決定することと、設計データの1つ又は複数の属性に対する所定の値が、設計データ空間における位置の関数として格納されているデータ構造体を使用して欠陥の位置に対応する設計データの1つ又は複数の属性に対する値を決定することとを含む。 In another embodiment, for the method, and determining the position of the defects detected on the wafer in design data space based on the position of the inspection data in the design data space, one or more attributes of the design data predetermined value, and determining a value for one or more attributes of the design data corresponding to the position of the defect by using the data structure that is stored as a function of position in the design data space.

他の実施態様では、レチクル検査システムにより生成されるレチクルのイメージが、設計データ空間において設計データとして使用される。 In another embodiment, the reticle image produced by the reticle inspection system is used as the design data in the design data space. レチクルは、ウェハ上に設計データを印刷するために使用される。 The reticle is used to print the design data on the wafer. 他の実施態様では、レチクル・イメージがウェハ上にどのように印刷されるかを例示するシミュレートされたイメージが、設計データ空間において設計データとして使用される。 In another embodiment, an image which is simulated reticle image to illustrate either printed how on the wafer is used as the design data in the design data space. 追加の実施態様では、この方法は、ウェハ上に設計データを印刷するために使用されるレチクルについて取り込まれたレチクル検査データに基づいて設計データ空間における設計データに対するコンテキスト・マップを生成することを含む。 In an additional embodiment, the method includes generating a context map for the design data in the design data space based on reticle inspection data acquired for a reticle that is used to print the design data on the wafer .

一実施態様では、この方法は、設計データ空間における検査データの位置とコンテキスト・マップとを使用してウェハ上のレチクル欠陥の印刷可能性を判定するウェハ検査プロセスを最適化することを含む。 In one embodiment, the method includes optimizing the determining wafer inspection process printability of reticle defects on the wafer using a position and a context map of the inspection data in the design data space. 他の実施態様では、この方法は、検査データと標準参照ダイとを標準参照ダイ・ベースの検査に使用してウェハ上の欠陥を検出することを含む。 In another embodiment, the method includes detecting defects on the wafer using the inspection data and the standard reference die to the inspection of the standard reference die base. 他の実施態様では、この方法は、検査データ、標準参照ダイ、摂動行列における標準参照ダイに関連付けられているウェハ・ノイズの表現を、標準参照ダイ・ベースの検査に使用してウェハ上の欠陥を検出することを含む。 In another embodiment, the method, test data, standard reference die, the representation of the wafer noise associated with the standard reference die in perturbation matrix, defects on the wafer using the inspection standard reference die base It includes detecting a.

他の実施態様では、ウェハと追加のウェハは、ウェハ・レベルのプロセス・パラメータ変調を使用して処理され、この方法は、ウェハと追加のウェハ上のダイに対する検査データを共通の標準参照ダイと比較することによりウェハと追加のウェハ上の欠陥を検出することを含む。 In other embodiments, the wafer and the additional wafers are processed using the process parameters modulation wafer level, the method comprising the common standard reference die inspection data for the die on the wafer and the additional wafers by comparing includes detecting defects on the wafer and additional wafer.

上述のステップはそれぞれ、設計データ空間における検査データの近似的位置、設計データ空間における設計データの1つ又は複数の属性、履歴ファブ・データ、又は設計データ内のホット・スポットに対応する他のデータに基づいて実行される。 Each above steps, the approximate location of the inspection data in the design data space, one or more attributes of the design data in the design data space, other data corresponding to the hot spots of the historical fab data, or in the design data It is performed on the basis of. いくつかの実施態様では、この方法は、欠陥、欠陥がビン範囲に従って分けられたグループの1つ又は複数の属性、又は本明細書で説明されている(複数の)方法の実施態様のどれかの他の結果に基づいて統計的プロセス制御(SPC)を実行することを含む。 In some embodiments, the method, defects, one of the embodiments of the defects one or more attributes of the group that has been binned, or are described herein (s) method It comprises performing a statistical process control (SPC) on the basis of the other results of. 上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. 上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムの実施態様のどれかにより実行される。 Each embodiment of the method described above may be performed by any of the embodiments of the systems described herein.

他の実施態様は、設計データ空間における検査データの位置を決定するように構成されたシステムに関係する。 Other embodiments relate to a system configured to determine a position of the inspection data in the design data space. システムは、設計データを格納した記憶媒体を備える。 The system includes a storage medium storing the design data. システムは、さらに、記憶媒体に結合されたプロセッサも備える。 System also includes a processor coupled to the storage medium. プロセッサは、ウェハ上のアライメント部位について検査システムにより取り込まれたデータを、所定のアライメント部位に対するデータにアラインさせるように構成される。 Processor, the data acquired by the inspection system for alignment sites on the wafer, configured to align the data for the predetermined alignment sites. プロセッサは、さらに、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定するように構成される。 The processor is further configured to determine the position of the alignment sites on the wafer in the design data space based on the position of the predetermined alignment sites in the design data space. それに加えて、プロセッサは、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査システムによりそのウェハについて取り込まれた検査データの位置を決定するように構成される。 In addition, the processor is configured to determine the position of the inspection data acquired for the wafer by the inspection system in the design data space based on the positions of the alignment sites on the wafer in design data space. システムのこの実施態様は、さらに、本明細書で説明されているように構成される。 This embodiment of the system is further configured as described herein.

追加の実施態様は、設計データ空間における検査データの位置を決定するように構成されたシステムに関係する。 An additional embodiment relates to a system configured to determine a position of the inspection data in the design data space. このシステムは、ウェハ上のアライメント部位に対するデータとウェハに対する検査データとを取り込むように構成された検査システムを備える。 The system comprises an inspection system configured to capture and inspection data for the data and the wafer with respect to the alignment sites on the wafer. システムは、さらに、設計データを格納した記憶媒体を備える。 System further comprises a storage medium storing the design data. それに加えて、システムは、検査システムと、記憶媒体に結合されたプロセッサをも備える。 In addition, the system also includes an inspection system, a processor coupled to the storage medium. プロセッサは、ウェハ上のアライメント部位に対するデータを所定のアライメント部位に対するデータにアラインさせるように構成される。 The processor is configured to align the data for the alignment sites on the wafer to the data for the predetermined alignment sites. プロセッサは、さらに、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定するように構成される。 The processor is further configured to determine the position of the alignment sites on the wafer in the design data space based on the position of the predetermined alignment sites in the design data space. それに加えて、プロセッサは、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査データの位置を決定するように構成される。 In addition, the processor is configured to determine the position of the inspection data in the design data space based on the positions of the alignment sites on the wafer in design data space. システムのこの実施態様は、さらに、本明細書で説明されているように構成される。 This embodiment of the system is further configured as described herein.

追加の実施態様は、実行時に(例えば、検査プロセス実行時に)検査空間における設計データに基づく対象領域(例えば、検査すべき領域、より高い感度で検査されるべき領域、又はより低い感度で検査されるべき領域)の位置を決定するように構成されたシステムに関係する。 An additional embodiment, at runtime (e.g., the inspection process run time) target region based on the design data in the examination space (e.g., the inspection area to be inspected, the region to be examined at a higher sensitivity, or lower sensitivity It relates to a system configured to determine a position of Rubeki region). それに加えて、システムは、検査プロセス実行時にデータの取り込まれたピクセルを正しい検査対象領域に実質的に正確に割り当てるように構成される。 In addition, the system is configured to incorporated a data during inspection process executed pixels in the correct inspection area to substantially accurately allocate. このような検査対象領域のサイズと頻度は、ダイ上の設計ジオメトリのサイズと頻度に近づく。 The size and frequency of such inspection area is closer to the size and frequency of the design geometry of the die. システムは、さらに、本明細書で説明されているように構成される。 System is further configured as described herein.

他の実施態様は、ウェハ上で検出された欠陥をビン範囲に従って分けるコンピュータ実施方法に関係する。 Another embodiment relates to a computer-implemented method of dividing the defects detected on the wafer in accordance bin ranges. この方法は、設計データ空間における欠陥の位置に近接する設計データの部分同士を比較することを含む。 The method includes comparing a portion between the design data proximate to the positions of the defects in design data space. この方法は、さらに、比較するステップの結果に基づいてそれらの部分における設計データが少なくとも類似しているかどうかを判定することも含む。 The method also includes the design data in the portions based on a result of the comparing step to determine whether at least similar. それらの部分における設計データが少なくとも類似しているかどうかを判定することは、それらの部分の1つ又は複数を回転し及び/又は鏡像することを含む。 The design data in the portions to determine whether at least similar involves rotating one or more parts thereof and / or mirror image. それに加えて、この方法は、欠陥をビン範囲に従ってグループ分けする際に、それらのグループのそれぞれにおける欠陥の位置に近接する設計データの部分が少なくとも類似しているようにグループ分けすることを含む。 In addition, the method, when the grouping defects according bin ranges, portions of the design data proximate to the positions of the defects in each of those groups comprises grouping as at least similar. この方法は、さらに、ビン範囲に従ってグループ分けするステップの結果を記憶媒体に格納することを含む。 The method further includes storing the results of the step of grouping according bin ranges in the storage medium.

一実施態様では、これらの部分の寸法は、少なくとも一部は、欠陥を検出するために使用される検査システムにより報告された欠陥の位置、検査システムの座標の不正確さ、設計データの1つ又は複数の属性、検査システムの欠陥サイズ誤差、又はそれらの何らかの組合せに基づいて決定される。 In one embodiment, the dimensions of these parts, at least in part, a position of a defect reported by an inspection system used to detect the defects, the coordinates of the inaccuracy of the inspection system, one of the design data or more attributes are determined based on some combination defect size error, or their inspection systems. 他の実施態様では、これらの部分の少なくとも一部の寸法は異なる。 In another embodiment, at least a portion of the dimension of these parts are different.

一実施態様では、これらの部分における設計データは、複数の設計層に対する設計データを含む。 In one embodiment, design data in these parts, including the design data for a plurality of design layers. この方法では、本明細書で説明されている方法で使用される設計データは、設計の1つ又は複数の層に対する設計データである。 In this way, the design data used in the methods described herein is design data for one or more layers of design. 本明細書で説明されている方法における設計の1つ又は複数の層に設計データを使用することは、複数の層の欠陥を検出することができる明視野(BF)検査を使用して欠陥が検出されるとき、また配置のクリティカル度が設計の前の又は後の層において生じる内容に依存しうる場合などの事例において有用である。 The use of design data into one or more layers of design in the methods described herein, the defect using a bright-field (BF) inspection can detect defects of a plurality of layers when detected, also critical of arrangement is useful in cases such as when the can depend on what occurs in the layer in front of or after the design. 上で説明されている方法は、少なくとも類似の設計データとともに注目する欠陥の一部又は前部をビン範囲に従ってグループ分けすることを含む。 Method described above involves grouped according bin ranges some or the front of the defects of interest with at least similar design data.

他の実施態様では、比較するステップは、それらの部分の少なくとも一部における設計データの全体をそれらの部分のうちの他の部分における設計データと比較することを含む。 In another embodiment, the comparing step comprises comparing the overall design data in at least some of the portions and designed data in other parts of their parts. 異なる実施態様では、比較するステップは、それらの部分の少なくとも一部における設計データの異なる領域をそれらの部分のうちの他の部分における設計データと比較することを含む。 In a different embodiment, the comparing step includes comparing the different regions of the design data in at least some of the portions and designed data in other parts of their parts.

一実施態様では、この方法は、ウェハ上のアライメント部位について検査システムにより取り込まれたデータを所定のアライメント部位に対するデータと比較することにより設計データ空間における欠陥の位置を決定することを含む。 In one embodiment, the method includes determining the positions of the defects in design data space by comparing the data to data captured by the inspection system for alignment sites on the wafer relative to the predetermined alignment sites. 他の実施態様では、この方法は、欠陥の検出時に検査システムにより取り込まれたデータをレビューにより決定された設計データにおける配置と比較することにより設計データ空間における欠陥の位置を決定することを含む。 In another embodiment, the method includes determining the positions of the defects in design data space by comparing the arrangement of the design data determined by reviewing the data captured by the inspection system upon detection of the defect.

アライメント精度は、設計からウェハへの座標変換と検査システムの座標精度の両方に依存することに留意されたい。 Alignment accuracy should be noted that depends on both the coordinate accuracy of the inspection system and the coordinate transformation to the wafer from the design. 好ましくは、したがって、検査システムにより報告される座標は、実質的に正確である。 Preferably, therefore, the coordinates reported by the inspection system is substantially accurate. それに加えて、アライメント部位の測定は、論理検査座標を使用して実行される。 In addition, measurement of the alignment sites is performed using the logical test coordinates. 検査システムは、論理ウェハ座標を出力するが、走査型電子顕微鏡(SEM)などの欠陥レビュー・ツールは、物理ウェハ座標を測定する。 Inspection system, but outputs a logic wafer coordinates, the defect review tool, such as a scanning electron microscope (SEM) measures the physical wafer coordinates. したがって、ウェハ上の物理座標は、予想されるウェハ・レイアウトと比較したときのレチクル・オフセット、スケーリング、微小回転の差を説明するように検査システムにより補正される。 Therefore, the physical coordinates on the wafer, the reticle offset when compared to the wafer layout expected, scaling, is corrected by the inspection system to account for differences in micro rotary. その際、これらの補正は、さらに、レチクルからレチクルへの2つの座標系の間の誤差を低減するためにSEM測定に適用される。 At that time, the correction is further applied to the SEM measurement in order to reduce the error between the two coordinate systems from the reticle to the reticle.

一実施態様では、ビン範囲に従って分けるステップは、欠陥をビン範囲に従ってグループ分けする際に、それらのグループのそれぞれにおける欠陥の位置に近接する設計データの部分が少なくとも類似し、それらのグループのそれぞれにおける欠陥の1つ又は複数の属性が少なくとも類似するようにグループ分けすることを含む。 In one embodiment, the binning step, when grouping defects according bin ranges, those portions of the design data proximate the positions of the defects in each group at least similar, in each of those groups one or more attributes of defects comprises grouping as at least similar. このような一実施態様では、1つ又は複数の属性は、欠陥が検出された検査の結果の1つ又は複数の属性、検査の1つ又は複数のパラメータ、又はそれらの何らかの組合せを含む。 In one such embodiment, the one or more attributes, including one or more attributes of the result of the test a defect is detected, one or more parameters of the inspection, or some combination thereof.

いくつかの実施態様では、欠陥の位置に近接する設計データの部分は、欠陥が配置されている設計データを含む。 In some embodiments, portions of the design data proximate to the location of the defects, including the design data which the defects are located. 他の実施態様では、欠陥の位置に近接する設計データの部分は、欠陥の位置の周りの設計データを含む。 In other embodiments, portions of the design data proximate to the location of the defects, including the design data around the position of the defect.

他の実施態様では、ビン範囲に従って分けるステップは、欠陥をビン範囲に従ってグループ分けする際に、それらのグループのそれぞれにおける欠陥の位置に近接する設計データの部分が少なくとも類似し、部分内のポリゴンに関するそれらのグループのそれぞれにおける欠陥の位置が少なくとも類似するようにグループ分けすることを含む。 In another embodiment, the binning step, when grouping defects according bin ranges, at least similar portions of the design data proximate the positions of the defects in each of these groups relates to polygons in part positions of the defects in each of those groups comprises grouping as at least similar.

他の実施態様では、この方法は、複数の欠陥のうちの1つ又は複数に対する欠陥クリティカル度指数(DCI)を決定することを含む。 In another embodiment, the method includes determining one or more relative to the defect critical index of the plurality of defects (DCI). 他の実施態様では、この方法は、欠陥の1つ又は複数が、欠陥の位置に近接する設計データの1つ又は複数の属性、欠陥の1つ又は複数の属性、欠陥を検出するために使用される検査システムにより報告された欠陥の位置、検査システムの座標の不正確さ、又はそれらの何らかの組合せに基づいて設計データについて加工されたデバイス内に1つ又は複数の電気的障害を引き起こす確率を決定することを含む。 In another embodiment, the method uses one of the defect or more of, one or more attributes of the design data proximate to the location of the defect, one or more attributes of the defects, in order to detect defects reported location of the defect by the inspection system to be the coordinates of the inaccuracy of the inspection system, or one to processed within the device for the design data based on some combination thereof or the probability of causing electrical failure including the be determined. このような一実施態様では、この方法は、さらに、この確率に基づいて欠陥のうちの1つ又は複数に対するDCIを決定することも含む。 In one such embodiment, the method also includes determining the DCI for one or more of the defect based on this probability.

いくつかの実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいて設計データにおける1つ又は複数のホット・スポットを識別することを含む。 In some embodiments, the method includes identifying one or more hot spots in the design data based on results of the binning step. 他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいてレビューする欠陥の少なくともいくつかを選択することを含む。 In another embodiment, the method includes selecting at least some of the defects for review based on results of the binning step. 追加の一実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいてレビューする欠陥をサンプリングするプロセスを生成することを含む。 In an additional embodiment, the method includes generating a process for sampling the defects for review based on results of the binning step. 他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいてウェハを検査するプロセスを変更することを含む。 In another embodiment, the method includes altering a process for inspecting the wafer based on results of the binning step. いくつかの実施態様では、この方法は、検査の結果に基づいて検査時にウェハを検査するプロセスを変更することを含む。 In some embodiments, the method includes altering a process for inspecting the wafer during inspection on the basis of the result of the test. さらに他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいてウェハに対する計量プロセスを変更することを含む。 In yet another embodiment, the method includes altering the metering process for the wafer based on results of the binning step. さらに他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいてウェハに対する計量プロセスのサンプリング・プランを変更することを含む。 In yet another embodiment, the method includes altering a sampling plan of the metering process for the wafer based on results of the binning step. さらに他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果を使用して時間の経過とともに系統的欠陥、潜在的系統的欠陥、又はそれらの何らかの組合せを監視することを含む。 In yet another embodiment, the method includes monitoring systematic defects over time using the results of the binning step, potential systematic defects, or some combination thereof.

さらに他の実施態様では、欠陥は、検査プロセスにより検出されており、この方法は、設計データにおける1つ又は複数の注目パターン(POI)が印刷されるウェハ上の配置をレビューすることと、レビューステップの結果に基づいて欠陥が1つ又は複数のPOIの配置のところで検出されているかどうかを判定することと、1つ又は複数の欠陥捕捉率を改善するように検査プロセスを変更することとを含む。 In still other embodiments, the defect is detected by an inspection process, the method includes reviewing locations on the wafer at one or more of the target pattern in the design data (POI) is printed, Reviews and the defects based on the results of step to determine whether the detected at the arrangement of one or more POI, and altering the inspection process to improve one or more defect capture including.

いくつかの実施態様では、この方法は、設計データにおいて1つ又は複数のPOIを優先順位付けすることと、優先順位付けステップの結果に基づいて設計データが印刷されるウェハ上で実行される1つ又は複数のプロセスを最適化することとを含む。 In some embodiments, the method is performed on a wafer and prioritizing the one or more POI in the design data, the design data based on results of prioritizing step is printed 1 One or and a optimizing a plurality of processes. 他の実施態様では、この方法は、設計データにおける1つ又は複数のPOIを優先順位付けすることと、優先順位付けステップの結果に基づいて1つ又は複数のPOIのうちの少なくとも1つを最適化することとを含む。 In another embodiment, the method, optimum and prioritizing the one or more POI in the design data, one based on the result of the prioritization step or a plurality of at least one of the POI and a to be of. 追加の一実施態様では、この方法は、設計データにおける1つ又は複数のPOIを優先順位付けすることと、優先順位付けステップの結果に基づいて1つ又は複数のPOIの1つ又は複数の分解能向上技術(RET)フィーチャを最適化することとを含む。 In an additional embodiment, the method includes prioritizing one or more POI in the design data, one or more of resolution of one or more POI on the basis of the result of the prioritization step and a optimizing the enhancement techniques (RET) feature.

一実施態様では、欠陥は、光学検査により検出される。 In one embodiment, the defect is detected by optical inspection. いくつかの実施態様では、欠陥は、電子ビーム検査により検出される。 In some embodiments, the defect is detected by the electron beam inspection. 他の実施態様では、欠陥は、プロセス・ウィンドウ・クォリフィケーション(PWQ)法で検出される。 In other embodiments, the defect is detected in a process window Qualification (PWQ) method.

いくつかの実施態様では、この方法は、検査プロセスの結果の信号対雑音比を高めるためにグループの1つ又は複数の中の欠陥のうちの少なくともいくつかをレビューし、欠陥が検出された検査プロセスの結果からニュイサンス欠陥に対応するグループの1つ又は複数を取り除くことにより欠陥のグループの1つ又は複数がニュイサンス欠陥に対応しているかどうかを判定することを含む。 Inspection In some embodiments, the method for review at least some of the one or more defects in a group in order to improve the results signal-to-noise ratio of the inspection process, defects were detected one group of defects by removing one or more groups corresponding to the nuisance defects from the result of the process or includes determining whether corresponds to nuisance defects. 他の実施態様では、この方法は、グループの1つ又は複数の中の欠陥の少なくともいくつかのレビューの結果、設計データの1つ又は複数の属性、欠陥の1つ又は複数の属性、又はそれらの何らかの組合せに基づいて欠陥のグループの1つ又は複数を分類することを含む。 In another embodiment, the method, at least some of the review of the results of one or more defects in a group, one or more attributes of the design data, one or more attributes of the defects, or they It comprises classifying one or more groups of defects based on some combination of. 追加の実施態様では、この方法は、グループの1つ又は複数の中の欠陥の少なくともいくつかのレビューの結果、設計データの1つ又は複数の属性、欠陥の1つ又は複数の属性、又はそれらの何らかの組合せに基づいて欠陥のグループの1つ又は複数の根本原因を突き止めることを含む。 In additional embodiments, the method, at least some of the review of the results of one or more defects in a group, one or more attributes of the design data, one or more attributes of the defects, or they comprising locating the one or more root cause of a group of defect based on some combination of.

一実施態様では、この方法は、グループの1つ又は複数における欠陥の少なくともいくつかを実験プロセス・ウィンドウの結果にマッピングすることにより欠陥のグループの1つ又は複数の根本原因を突き止めることを含む。 In one embodiment, the method includes locating the one or more root cause of a group of defects by mapping at least some of the deficiencies in one or more groups in the experimental process window results. 他の実施態様では、この方法は、グループの1つ又は複数における欠陥の少なくともいくつかをシミュレートされたプロセス・ウィンドウの結果にマッピングすることにより欠陥のグループの1つ又は複数の根本原因を突き止めることを含む。 In another embodiment, the method locates the one or more root cause of a group of defects by mapping at least some of the deficiencies in one or more groups in simulated process window results including that.

いくつかの実施態様では、この方法は、欠陥配置に関する設計データを使用して加工されているデバイスの電気的特性をモデル化することと、モデル化するステップの結果に基づいて欠陥配置における欠陥のパラメータ関連性を決定することを含む。 In some embodiments, the method includes modeling the electrical properties of devices fabricated using the design data on the defective arrangement, defects in the defect located on the basis of the result of the step of modeling and determining a parameter related. 他の実施態様では、この方法は、設計データの1つ又は複数の属性に基づいて欠陥の1つ又は複数の致命確率(KP:kill probability)値を監視することを含む。 In another embodiment, the method, one or more critical probability of defects based on one or more attributes of the design data: comprising monitoring (KP kill probability) values. 追加の実施態様では、この方法は、設計データにおける1つ又は複数のPOIに対するKP値を監視することと、ビン範囲に従ってグループの1つ又は複数に分けられた欠陥の位置に近接する設計データの部分が1つ又は複数のPOIに対応する場合にグループの1つ又は複数に1つ又は複数のPOIに対するKP値を割り当てることとを含む。 In an additional embodiment, the method includes monitoring the KP values ​​for one or more POI in the design data, the design data proximate to the position of one or more in divided was defective groups according bin ranges portion and assigning the KP values ​​for one or more POI to one or more of groups may correspond to one or more POI.

いくつかの実施態様では、本明細書で説明されている方法のステップの1つ又は複数は、検査システムにより(つまり、「オンツール」)、又は検査システムから物理的に分離されているが、恐らくは伝送媒体を使って検査システムに結合されているプロセッサにより実行される。 In some embodiments, one or more steps of the methods described herein, by the inspection system (i.e., "on-tool"), or have been physically separated from the test system, executed by a processor coupled to the inspection system perhaps using a transmission medium. 例えば、一実施態様では、コンピュータ実施方法は、欠陥を検出するために使用される検査システムにより実行される。 For example, in one embodiment, a computer implemented method is performed by an inspection system used to detect the defect. 代替実施態様では、コンピュータ実施方法は、欠陥を検出するために使用される検査システム以外のシステムにより実行される。 In an alternative embodiment, the computer-implemented method is performed by a system other than the inspection system used to detect the defect.

他の実施態様では、決定するステップは、部分の中の設計データ内の共通パターンが少なくとも類似しているかどうかを判定することを含む。 In another embodiment, the step of determining a common pattern in the design data in the portion comprises determining whether at least similar. 追加の実施態様では、決定するステップは、部分の中の設計データの共通属性が少なくとも類似しているかどうかを判定することを含む。 In an additional embodiment, the step of determining the common attributes of the design data in the portions comprises determining whether at least similar. 他の実施態様では、決定するステップは、部分の中の設計データのフィーチャ空間内の共通属性が少なくとも類似しているかどうかを判定することを含む。 In another embodiment, the step of determining the common attribute in feature space of the design data in the portions comprises determining whether at least similar.

一実施態様では、この方法は、欠陥のグループの1つ又は複数の影響を受けるウェハ上に形成されるダイの割合を決定することを含む。 In one embodiment, the method includes determining a ratio of the die formed on a wafer undergoing effects of one or more of the group of defects. 他の実施態様では、この方法は、グループの少なくとも1つに対応する設計データにおける1つ又は複数のPOIを決定することと、ビン範囲に従って1つ又は複数のPOIに対応するグループの少なくとも1つに分けられた欠陥の数とウェハ上の1つ又は複数のPOIの配置の数との比を決定することとを含む。 In another embodiment, the method includes determining one or more POI in the design data corresponding to at least one group, at least one of the group corresponding to one or more POI according bin ranges and determining one or more of the ratio of the number of arrangement of the POI on the number of divided was defective and wafer. 追加の実施態様では、この方法は、グループの少なくとも1つに対応する設計データにおける1つ又は複数のPOIを決定することと、ビン範囲に従って1つ又は複数のPOIに対応するグループの少なくとも1つに分けられた欠陥の数と設計データにおける1つ又は複数のPOIの配置の数との比を決定することとを含む。 In an additional embodiment, the method includes determining one or more POI in the design data corresponding to at least one group, at least one of the group corresponding to one or more POI according bin ranges and determining a ratio of the number of arrangement of one or more POI in the number and design data of the divided was defective.

他の実施態様では、この方法は、グループの少なくとも1つに対応する設計データにおけるPOIを決定することと、ビン範囲に従ってグループの少なくとも1つに分けられた欠陥が配置されているウェハ上に形成されたダイの割合を決定することと、その割合に基づいてPOIに優先度を割り当てることとを含む。 In another embodiment, the method includes determining a POI in the design data corresponding to at least one of the group and, formed on a wafer defects divided into at least one group are arranged according to bin ranges includes determining the ratio of the die which is, and assigning a priority to POI based on the ratio. いくつかの実施態様では、この方法は、グループの1つ又は複数に含まれる欠陥が検出されるウェハ上で全設計インスタンスの数によりグループの1つ又は複数を優先順位付けすることを含む。 In some embodiments, the method includes defects included in one or more groups are assigned one or more group priorities by the total number of design instances on the wafer to be detected. 他の実施態様では、この方法は、グループの1つ又は複数に含まれる欠陥が少なくとも1回検出されるウェハ上に設計データを印刷するために使用される、レチクル上の設計インスタンスの数によりグループの1つ又は複数を優先順位付けすることを含む。 Group In another embodiment, the method of defects included in one or more groups are used to print the design data on the wafer to be detected at least once, the number of design instances on the reticle one or more containing prioritizing. 追加の実施態様では、この方法は、ビン範囲に従ってグループの1つ又は複数に分けられた欠陥が検出されたレチクル上の配置の数、及びビン範囲に従ってグループの1つ又は複数に分けられた欠陥の位置に近接する設計データの部分に少なくとも類似しているレチクル上に印刷される設計データの部分の総数に基づいてグループの1つ又は複数に対するレチクル・ベースの限界を決定することを含む。 In additional embodiments, the method, one of the groups according to bin range or number of placement on the divided obtained defect is detected reticle multiple, and defects divided into one or more groups according to bin ranges and determining a reticle-based limit for one or more groups based on the total number of portions of the design data to be printed on at least similar to that reticle to portions of the design data proximate to the location.

一実施態様では、この方法は、比較するステップの前に、設計データ空間における欠陥の位置に近接する設計データの部分をビットマップに変換することを含む。 In one embodiment, the method, before the step of comparing comprises converting the portions of the design data proximate to the positions of the defects in design data space bitmap. このような一実施態様では、比較するステップは、ビットマップ同士を比較することを含む。 In one such embodiment, the comparing step includes comparing the bit map together.

上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, embodiments of the method described above, respectively, are performed by the systems described herein.

他の実施態様は、ウェハ上で検出された欠陥についてDCIを決定する方法に関係する。 Another embodiment relates to a method of determining the DCI for defects detected on the wafer. この方法は、欠陥がウェハ上に加工されているデバイスの1つ又は複数の電気的属性を変える確率を、設計データ空間における欠陥の位置に近接する、デバイスに対する設計データの1つ又は複数の属性に基づいて決定することを含む。 The method, the probability of changing the one or more electrical attributes of the device which the defects are processed on the wafer, close to the positions of the defects in design data space, one or more attributes of the design data for the device and determining based on. この方法は、さらに、欠陥が1つ又は複数の電気的属性を変える確率に基づいて欠陥に対するDCIを決定することも含む。 The method also includes the defect to determine the DCI for the defect based on the probability of changing the one or more electrical attributes. それに加えて、この方法は、DCIを記憶媒体に格納することを含む。 In addition, the method includes storing the DCI in the storage medium.

一実施態様では、欠陥は、ランダム欠陥を含む。 In one embodiment, the defect includes a random defect. 他の実施態様では、欠陥は、系統的欠陥を含む。 In other embodiments, the defect includes a systematic defect. 追加の実施態様では、1つ又は複数の電気的属性は、デバイスの機能を含む。 In additional embodiments, one or more electrical attributes include the function of the device. 他の実施態様では、1つ又は複数の電気的属性は、デバイスの1つ又は複数の電気的パラメータを含む。 In other embodiments, one or more electrical attributes include one or more electrical parameters of the device.

一実施態様では、設計データの1つ又は複数の属性は、冗長度、ネット・リスト、又はそれらの何らかの組合せを含む。 In one embodiment, the one or more attributes of the design data, including redundancy, net list, or some combination thereof. 他の実施態様では、設計データの1つ又は複数の属性は、設計データにおけるフィーチャの寸法、設計データにおけるフィーチャの密度、又はそれらの何らかの組合せを含む。 In other embodiments, one or more attributes of the design data may include dimensions of features in the design data, the density of features in the design data, or some combination thereof.

一実施態様では、確率を決定することは、設計データに対する電気的試験結果と設計データの1つ又は複数の属性との間の相関を使用して確率を決定することを含む。 In one embodiment, determining the probability includes determining the probability using the correlation between one or more attributes of the design data and electrical test results for the design data. 他の実施態様では、確率を決定することは、設計データ空間内に欠陥が位置する確率と組み合わせた設計データの1つ又は複数の属性、欠陥を検出するために使用される検査システムにより報告される欠陥の位置、検査システムの座標の不正確さ、欠陥のサイズ、検査システムの欠陥サイズ誤差、又はそれらの何らかの組合せに基づいて確率を決定することを含む。 In other embodiments, determining the probability is reported by the inspection system defects in the design data space one or more attributes of the design data in combination with the probability of location, is used to detect defects position of the defect that includes the coordinates of the inaccuracy of the inspection system, the size of the defect, to determine the probability based on some combination defect size error, or their inspection systems. そのような一実施態様では、欠陥は、ランダム欠陥を含む。 In one such embodiment, the defect includes a random defect.

いくつかの実施態様では、確率を決定することは、欠陥の1つ又は複数の属性と組み合わせて設計データの1つ又は複数の属性に基づいて確率を決定することを含む。 In some embodiments, determining the probability includes determining the probability based on one or more attributes of the design data in combination with one or more attributes of the defects. そのような一実施態様では、欠陥は、系統的欠陥を含む。 In one such embodiment, the defect includes a systematic defect.

一実施態様では、DCIを決定することは、欠陥に割り当てられた分類と組み合わせて確率に基づいて欠陥に対するDCIを決定すること含む。 In one embodiment, determining the DCI includes possible to determine the DCI for the defect based on the probability in conjunction with the classification assigned to the defects. 他の実施態様では、設計データの1つ又は複数の属性は、デバイスの複数の設計層に対する設計データの1つ又は複数の属性を含む。 In other embodiments, one or more attributes of the design data includes one or more attributes of the design data for a plurality of design layers of the device.

一実施態様では、この方法は、設計データ空間における検査データの位置を決定することにより欠陥の位置に近接する設計データを決定することを含む。 In one embodiment, the method includes determining the design data proximate to the location of the defect by determining the position of the inspection data in the design data space. 他の実施態様では、この方法は、欠陥のアライメントにより欠陥の位置に近接する設計データを決定することを含む。 In another embodiment, the method includes determining the design data proximate to the location of the defect by the alignment defect. いくつかの実施態様では、この方法は、少なくとも一部は、欠陥を検出するために使用される検査システムにより報告された欠陥の位置、検査システムの座標の不正確さ、設計データの1つ又は複数の属性、欠陥サイズ、検査システムの欠陥サイズ誤差、又はそれらの何らかの組合せに基づいて欠陥の位置に近接する設計データを決定することを含む。 In some embodiments, the method, at least in part, a position of a defect reported by an inspection system used to detect the defects, the coordinates of the inaccuracy of the inspection system, one of the design data or including a plurality of attributes, defect size, determining the design data proximate to the location of the defect on the basis of some combination defect size error, or their inspection systems.

一実施態様では、この方法は、欠陥に対する設計データの歩留まりの感度に基づいてDCIを修正することを含む。 In one embodiment, the method includes modifying the DCI based on the sensitivity of the yield of the design data to defects. 他の実施態様では、この方法は、欠陥に対し決定されたDCIに基づいて欠陥上で実行されるプロセスを変えることを含む。 In another embodiment, the method includes altering a process executing on a defect based on DCI determined against defects. 追加の実施態様では、この方法は、欠陥に対し決定されたDCIに基づいて欠陥を検出するために使用されるプロセスを変えることを含む。 In an additional embodiment, the method includes varying the process used to detect a defect based on the DCI determined against defects. 他の実施態様では、この方法は、欠陥に対するDCIに基づいてデバイスが加工される追加のウェハの検査用のプロセスを生成することを含む。 In another embodiment, the method includes generating a process for inspection of additional wafer in which the device is processed based on the DCI for the defect.

一実施態様では、コンピュータ実施方法は、欠陥を検出するために使用される検査システムにより実行される。 In one embodiment, the computer-implemented method is performed by an inspection system used to detect the defect. 他の実施態様では、コンピュータ実施方法は、欠陥を検出するために使用される検査システム以外のシステムにより実行される。 In another embodiment, a computer implemented method is performed by a system other than the inspection system used to detect the defect.

上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されている任意のシステムにより実行される。 In addition, embodiments of the method described above, respectively, is performed by any of the systems described herein.

他の実施態様は、ウェハ上に形成されたメモリ・バンクのメモリ修復指数(MRI)を決定するコンピュータ実施方法に関係する。 Another embodiment relates to a computer-implemented method for determining a memory repair index of a memory bank that is formed on the wafer (MRI). この方法は、メモリ・バンクのアレイ・ブロック領域内に配置されている欠陥に基づいてメモリ・バンクを修復するのに必要な冗長行と冗長列の個数を決定することを含む。 The method includes determining a redundant row and the number of redundant columns needed to repair the memory bank based on defects located in the memory bank of the array block regions. この方法は、さらに、メモリ・バンクを修復するのに必要な冗長行の個数をメモリ・バンクの利用可能な冗長行の個数と比較することを含む。 The method further includes comparing the number of redundant lines needed to repair the memory bank with the available number of redundant rows of memory banks. それに加えて、この方法は、メモリ・バンクを修復するのに必要な冗長列の個数をメモリ・バンクの利用可能な冗長列の個数と比較することを含む。 In addition, the method includes comparing the number of redundant columns needed to repair the memory bank and the number of available redundant columns of memory banks. この方法は、さらに、冗長行の個数を比較した結果及び冗長列の個数を比較した結果に基づいてメモリ・バンクのMRIを決定することを含む。 The method further includes determining the MRI memory bank based on the result of comparing the results were compared and the number of redundant rows and the number of redundant columns. MRIは、メモリ・バンクが修復可能かどうかを示すものである。 MRI, the memory bank is an indication whether it is possible to repair. この方法は、さらに、MRIを記憶媒体に格納することを含む。 The method further includes storing the MRI in the storage medium.

一実施態様では、この方法は、アレイ・ブロック領域内に配置されている欠陥のうちどれがメモリ・バンク内のビットにエラーを引き起こすかを判定することと、それらのビットのエラーの原因となる欠陥の配置に基づいてエラーを起こすビットの位置を判定することとを含む。 In one embodiment, the method includes which of the defects located in the array block area to determine cause errors in bits in the memory bank, causing their bit error based on the arrangement of the defect and a determining a position of the bit to cause an error. このような一実施態様では、メモリ・バンクを修復するのに必要な冗長行の個数と冗長列の個数を決定することは、エラーを起こすビットの位置を使用して実行される。 In one such embodiment, determining the number and the number of redundant columns of redundant rows needed to repair the memory bank is performed using the position of the bits that cause errors.

他の実施態様では、この方法は、フィード・フォワード制御技術を使用してMRIに基づいて電気的試験プロセスの1つ又は複数のパラメータを変更することを含む。 In another embodiment, the method may include altering one or more parameters of the electrical test process based on MRI using feed forward control technique. 追加の実施態様では、この方法は、メモリ・バンクが修復可能でない場合に、メモリ・バンクが配置されているダイが電気的試験プロセス実行時に試験されないようにフィード・フォワード制御技術を使用してMRIに基づいて電気的試験プロセスの1つ又は複数のパラメータを変更することを含む。 In additional embodiments, the method, when the memory bank is not repairable, using feed forward control techniques as die memory bank is arranged not tested at run electrical test process MRI It includes altering one or more parameters of the electrical test process based on. 他の実施態様では、この方法は、メモリ・バンクのアレイ・ブロック領域内に配置された欠陥の1つ又は複数の属性、MRI、又はそれらの何らかの組合せに基づいて修復プロセスの1つ又は複数のパラメータを変更することを含む。 In another embodiment, the method, memory bank array blocks one arrangement defect in the area or more attributes, MRI, or one of the repair process based on some combination thereof or It includes altering the parameters.

一実施態様では、欠陥は、メモリ・バンクのゲート層で検出された欠陥を含む。 In one embodiment, defects, including defects detected by the gate layer of the memory banks. 他の実施態様では、欠陥は、メモリ・バンクの金属層で検出された欠陥を含む。 In another embodiment, the defects include defects detected by the metal layer of the memory banks.

いくつかの実施態様では、この方法は、メモリ・バンクにおける欠陥の配置に基づいて欠陥のビット・エラー・モードを予測することを含む。 In some embodiments, the method includes predicting the bit error mode of the defect based on the placement of defects in the memory bank. 他の実施態様では、この方法は、アレイ・ブロック領域内に配置されている欠陥の1つ又は複数に対するDCIを決定することを含む。 In another embodiment, the method includes determining a DCI for one or more defects located in the array block area. このような一実施態様では、メモリ・バンクを修復するのに必要な冗長行の個数と冗長列の個数を決定することは、欠陥の1つ又は複数についてDCIを使用して実行される。 In one such embodiment, determining the number and the number of redundant columns of redundant rows needed to repair the memory bank is performed for one or more defects by using DCI.

一実施態様では、冗長行の個数を比較することは、メモリ・ダイのそれぞれのバンクごとに別々に実行され、冗長列の個数を比較することは、メモリ・ダイのそれぞれのバンクごとに別々に実行される。 In one embodiment, comparing the number of redundant rows is performed separately for each bank of the memory die, comparing the number of redundant rows separately for each bank of the memory die It is executed. いくつかの実施態様では、この方法は、メモリ・バンクの冗長行とメモリ・バンクの冗長列内に配置されている欠陥に基づいて利用可能な冗長行の個数と利用可能な冗長列の個数を決定することを含む。 In some embodiments, the number of this method, a memory bank of redundant row and memory bank number and the available redundant columns of redundant rows available based on defects located in the redundant column including the be determined.

一実施態様では、この方法は、ダイ内に形成される複数のメモリ・バンクに対するMRIを決定することと、複数のメモリ・バンクに対するMRIに基づいてダイの修復歩留まりを予測することとを含む。 In one embodiment, the method includes determining the MRI for a plurality of memory banks formed in a die, and to predict the repair die yield based on MRI for a plurality of memory banks. 他の実施態様では、この方法は、MRIに基づいて、メモリ・バンクにおける利用可能な冗長列の個数、利用可能な冗長行の個数、又はそれらの何らかの組合せがメモリ・バンクの設計者により評価されるべきかどうかを決定することを含む。 In another embodiment, the method is based on MRI, the number of possible redundant columns available in the memory banks, the number of redundant rows available, or some combination thereof are evaluated by the designer of the memory banks It includes determining whether Rubeki.

いくつかの実施態様では、この方法は、ウェハ上の1つ又は複数のダイのそれぞれのメモリ・バンクに対するMRIを決定することと、それぞれのメモリ・バンクに対するMRIに基づいて1つ又は複数のダイのメモリ修復歩留まりを決定することとを含む。 In some embodiments, the method includes determining the MRI for each memory bank of one or more dies on the wafer, one or more dies based on MRI for each memory bank and determining the memory repair yield. いくつかのそのような実施態様では、この方法は、ウェハ上の1つ又は複数のダイに対する1つ又は複数のメモリ修復歩留まりに基づいてウェハの配置を実行することを含む。 In some such embodiments, the method includes performing a placement of the wafer on the basis of one or more memory repair yields for one or more dies on the wafer.

一実施態様では、冗長行の個数を比較することは、メモリ・バンクを修復するのに必要な冗長行の一部を決定することを含み、冗長列の個数を比較することは、メモリ・バンクを修復するのに必要な冗長列の一部を決定することを含み、メモリ・バンクに対するMRIを決定することは冗長行の一部と冗長列の一部に基づいてMRIを決定することを含む。 In one embodiment, comparing the number of redundant rows comprises determining a portion of the redundant rows needed to repair the memory bank, comparing the number of redundant columns, the memory banks the method comprising determining a portion of the redundant columns required to repair, determining the MRI for the memory bank includes determining the MRI based on a portion of the part and the redundant columns of redundant rows . このようないくつかの実施態様では、この方法は、ウェハ上の1つ又は複数のダイのそれぞれのメモリ・バンクに対するMRIを決定することと、それぞれのメモリ・バンクに対するMRIに基づいて1つ又は複数のダイのメモリ修復歩留まりを決定することとを含む。 In some such embodiments, the method includes determining the MRI for each memory bank of one or more dies on the wafer, one based on the MRI for each memory bank, or and determining a memory repair yields a plurality of dies. 追加のそのような実施態様では、この方法は、1つ又は複数のダイのそれぞれに対するメモリ修復歩留まりに基づいてウェハに対するメモリ修復歩留まりを決定することを含む。 In additional such embodiments, the method includes determining a memory repair yields for the wafer based on the memory repair yields for each of the one or more dies.

一実施態様では、MRIは、さらに、メモリ修復バンクが修復可能でなくなる確率を示す。 In one embodiment, MRI also shows the probability that memory repair bank is not repairable. このような一実施態様では、この方法は、ウェハ上の1つ又は複数のダイにおけるそれぞれのメモリ・バンクに対するMRIを決定することと、1つ又は複数のダイにおけるメモリ・バンクのそれぞれに対するMRIに基づいて1つ又は複数のダイに対するMRIを決定することとを含み、1つ又は複数のダイに対するMRIは、1つ又は複数のダイが修復可能でなくなる確率を示す。 In one such embodiment, the method includes determining the MRI for each memory bank in one or more dies on the wafer, the MRI for each of the memory banks in one or more dies based comprises determining a MRI for one or more dies, MRI is for one or more dies, showing the probability of one or a plurality of dies is no longer repairable. そのような一実施態様では、この方法は、ウェハ上の1つ又は複数のダイに対するMRIのしきい値設定に基づいてウェハ・ベースの歩留まり予測を決定することを含む。 In one such embodiment, the method includes determining a wafer-based yield prediction based on MRI threshold settings for one or more dies on the wafer.

一実施態様では、この方法は、メモリ・バンクのデコーダ領域に配置されている欠陥の数、メモリ・バンクのセンス・アンプ領域に配置されている欠陥の数、又はそれらの何らかの組合せに基づいてメモリ・バンクにおける修復不可能な欠陥の個数を決定することを含む。 Memory In one embodiment, the method is based on the number of defects located in the decoder region of the memory banks, the number of defects located in the sense amplifier area of ​​the memory bank, or some combination thereof It includes determining the number of non-repairable defects in the bank.

いくつかの実施態様では、冗長行の個数と冗長列の個数を決定することは、メモリ・バンクのアレイ・ブロック領域に配置されている欠陥のそれぞれに対するDCIを決定することと、DCIを所定のしきい値と比較することと、所定のしきい値よりも高いDCIを有する欠陥のすべてを修復するのに必要な冗長行の個数と冗長列の個数を決定することを含む。 In some embodiments, determining the number of the number and the redundant columns of redundant rows, determining a DCI for each defects located in the array block region of the memory banks, DCI predetermined includes comparing a threshold, to determine the number and the number of redundant columns of redundant rows required to repair all defects with higher DCI than a predetermined threshold.

一実施態様では、この方法は、メモリ・バンクのアレイ・ブロック領域内に配置されている欠陥によるメモリ・バンクの障害に対するMRIを決定することを含む。 In one embodiment, the method includes determining the MRI for failure of the memory bank by defects located in the memory bank of the array block regions. 他の実施態様では、この方法は、メモリ・バンクの冗長行と冗長列内に配置されている欠陥によるメモリ・バンクの障害に対するMRIを決定することを含む。 In another embodiment, the method includes determining the MRI for failure of the memory bank by defects located in the memory bank of redundant rows and the redundant column.

いくつかの実施態様では、この方法は、メモリ・バンク内で検出された欠陥同士の空間的相関関係を例示する類似のメモリ・バンク設計の積層マップを生成することを含む。 In some embodiments, the method includes generating a layered map similar memory banks designed to illustrate the spatial correlation of defects between detected in the memory bank. 他の実施態様では、この方法は、ダイに基づいてMRIを決定することを含む。 In another embodiment, the method includes determining the MRI based on die. 追加の実施態様では、この方法は、ウェハ上のダイがアレイ・ブロック領域内に配置されている欠陥により不具合を生じる場合を示す指標を決定することを含む。 In an additional embodiment, the method includes determining an index showing the case be problems with defects die on the wafer are arranged in array block regions.

一実施態様では、この方法は、ウェハ上のダイにおいてメモリ・バンクに対するMRIを決定することと、修復可能でないことをMRIにより示されているメモリ・バンクの2つ又はそれ以上の間の空間的相関関係を例示するダイの積層マップを生成することとを含む。 In one embodiment, the method, spatial between it and two or more memory banks indicated by MRI that it is not repairable determining the MRI for the memory banks in the die on the wafer and generating a laminated map of die illustrating the correlation. 他の実施態様では、この方法は、ウェハ上のダイにおいてメモリ・バンクに対するMRIを決定することと、修復可能でないことをMRIにより示されているメモリ・バンクの2つ又はそれ以上の間の空間的相関関係を例示するウェハ上のメモリ・バンクを形成するために使用されるレチクルの積層マップを生成することとを含む。 In another embodiment, the method includes determining the MRI for the memory banks in the die on the wafer, the space between the two or more memory banks indicated by MRI that it is not repairable and generating a laminated map of reticle used to form the memory bank on the wafer illustrating the correlations.

いくつかの実施態様では、この方法は、ダイにおいて検出された欠陥の影響を受けるダイのメモリ・バンクを識別することと、メモリ・バンク上の欠陥の影響に基づいてメモリ・バンクをランク付けすることとを含む。 In some embodiments, the method includes identifying the memory bank of dies affected detected defect at the die, to rank the memory bank based on the influence of defects on the memory banks and a thing. 他の実施態様では、この方法は、メモリ・バンクの修復不可能な領域における欠陥の影響を受けるウェハ上に形成されるメモリ・バンクの割合を決定することを含む。 In another embodiment, the method includes determining a ratio of the memory bank to be formed on the wafer for receiving the defective influence of the non-repairable areas of the memory banks. 追加の実施態様では、この方法は、発生する可能性のある障害の間の空間的相関関係を例示するウェハ上に形成されたメモリ・バンク内に発生する可能性のある障害の積層ウェハ・マップを生成することを含む。 In additional embodiments, the method, spatial correlation that can occur in illustrative memory bank formed on the wafer laminated wafers map hindrance between failures that may occur It includes generating a. 他の実施態様では、この方法は、ウェハ上に形成された複数のダイに対するMRIを決定することと、MRIに基づいて複数のダイをランク付けすることとを含む。 In another embodiment, the method includes determining the MRI for a plurality of dies formed on the wafer, and to rank the plurality of die based on MRI.

上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, embodiments of the method described above, respectively, are performed by the systems described herein.

他の実施態様は、ウェハ上で検出された欠陥をビン範囲に従って分ける異なるコンピュータ実施方法に関係する。 Other embodiments relate to defects detected on the wafer in different computer-implemented method binning. この方法は、設計データ空間における欠陥の位置と設計データにおけるホット・スポットの位置とを比較することを含む。 The method includes comparing the location of the hot spots at the position and the design data of the defects in the design data space. 少なくとも類似している設計データに近接して配置されているホット・スポットは、互いに相関する。 Hot spots are located close to the design data of at least similar are correlated with each other. この方法は、さらに、欠陥と少なくとも類似している位置を有するホット・スポットとを関連付けることを含む。 The method further includes associating the hot spots having a position that is at least similar to the defect. それに加えて、この方法は、グループのそれぞれにおける欠陥が互いに相関するホット・スポットのみに関連付けられるように欠陥をビン範囲によってグループ分けるすることを含む。 In addition, the method may include defects in each group are divided groups by bin ranges defects to be associated with only hot spots correlated. この方法は、さらに、ビン範囲に従ってグループ分けするステップの結果を記憶媒体に格納することを含む。 The method further includes storing the results of the step of grouping according bin ranges in the storage medium.

一実施態様では、この方法は、系統的欠陥に関連付けられている設計データにおけるPOIの配置を識別することによりホット・スポット同士を相関させることと、POIと設計データにおける類似のパターンとを相関させることと、POIの配置と設計データにおける類似パターンの配置とを相関するホット・スポットの位置として相関させることとを含む。 In one embodiment, the method correlates correlating a hot spot between, and similar patterns in POI and design data by identifying the arrangement of the POI in the design data associated with a systematic defects comprising it and, and to correlate the location of hot spots which correlate with similar arrangement patterns in the placement and design data of the POI.

いくつかの実施態様では、この方法は、DBCをグループの1つ又は複数に割り当てることを含む。 In some embodiments, the method includes assigning one or more groups of DBC. 他の実施態様では、コンピュータ実施方法は、ウェハ上の欠陥を検出するために使用される検査システムにより実行される。 In another embodiment, a computer implemented method is performed by an inspection system used to detect the defects on the wafer. 他の実施態様では、この方法は、設計データが印刷される1つ又は複数のウェハの検査結果を使用してホット・スポットを監視することを含む。 In another embodiment, the method includes monitoring the hot spot by using the test results of one or more wafers design data is printed.

一実施態様では、この方法は、ホット・スポット間の相関関係に基づいてウェハを検査することを含む。 In one embodiment, the method includes inspecting the wafer based on the correlation between the hot spots. 他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果を使用して時間の経過とともに系統的欠陥、潜在的系統的欠陥、又はそれらの何らかの組合せを監視することを含む。 In another embodiment, the method includes monitoring systematic defects over time using the results of the binning step, potential systematic defects, or some combination thereof. 追加の一実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいて欠陥のレビューを実行することを含む。 In an additional embodiment, the method includes performing the defect review based on the results of the binning step. 他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいてレビューする欠陥を選択するプロセスを生成することを含む。 In another embodiment, the method includes generating a process of selecting defects for review based on results of the binning step.

一実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいて設計データにおける系統的欠陥と潜在的系統的欠陥を識別することと、時間を追って系統的欠陥と潜在的系統的欠陥の発生を監視することとを含む。 In one embodiment, the method includes identifying potential systematic defects and systematic defects in the design data based on results of the binning step, potential systematic defects and systematic defects over time and a monitoring occurrence. 他の実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいて設計データが印刷されているウェハを検査するプロセスを生成することを含む。 In another embodiment, the method includes generating a process for inspecting a wafer design data based on results of the binning step is printed. 追加の実施態様では、この方法は、ビン範囲に従って分けるステップの結果に基づいて設計データが印刷されているウェハを検査するプロセスを変更することを含む。 In an additional embodiment, the method includes altering a process for inspecting a wafer design data based on results of the binning step is printed.

いくつかの実施態様では、この方法は、欠陥のグループの1つ又は複数の影響を受けるウェハ上に形成されるダイの割合を決定することを含む。 In some embodiments, the method includes determining a ratio of the die formed on a wafer undergoing effects of one or more of the group of defects. 他の実施態様では、この方法は、欠陥の1つ又は複数に対するDCIを決定することを含む。 In another embodiment, the method includes determining a DCI for one or more defects. 追加の実施態様では、この方法は、ビン範囲に従ってグループの少なくとも1つに分けられた欠陥が配置されているウェハ上に形成されたダイの割合を決定することと、その割合に基づいてグループの少なくとも1つに優先度を割り当てることとを含む。 In an additional embodiment, the method includes determining a ratio of dies formed on the wafer defects divided into at least one group are arranged according to bin ranges, groups based on the ratio and assigning priorities to at least one.

一実施態様では、この方法は、グループの1つ又は複数に含まれる欠陥に関連付けられているホット・スポットと相関する全ホット・スポットの数及びグループの1つ又は複数に含まれる欠陥の数によりグループの1つ又は複数を優先順位付けすることを含む。 In one embodiment, the method, the number of defects contained in one or more of the number and the group of all the hot spots correlate with hot spots associated with the defects included in one or more groups one or more groups including prioritizing. 他の実施態様では、この方法は、グループの1つ又は複数に含まれる欠陥が少なくとも1回検出されるウェハ上に設計データを印刷するために使用されるレチクル上の対応するホット・スポット配置の数によりグループの1つ又は複数を優先順位付けすることを含む。 In another embodiment, of this method, on the reticle defects included in one or more groups are used to print the design data on the wafer to be detected at least once the corresponding hot spot placement comprising prioritizing one or more groups by number.

いくつかの実施態様では、この方法は、ビン範囲に従ってグループの1つ又は複数に分けられた欠陥が検出されたレチクル上の配置の数、及びグループの1つ又は複数に含まれる欠陥に関連付けられているホット・スポットと相関するレチクル上のホット・スポット配置の総数に基づいてグループの1つ又は複数に対するレチクル・ベースの限界を決定することを含む。 In some embodiments, the method, associated with a defective one or more to divide was defective groups included the number of arrangement on the detected reticle, and one or more groups according to bin ranges and which comprises determining one or reticle based limits for a plurality of groups based on the total number of hot spots on the reticle that correlate with hot spots.

上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, embodiments of the method described above, respectively, are performed by the systems described herein.

他の実施態様は、ウェハ上で検出された欠陥をビン範囲に従って分ける異なるコンピュータ実施方法に関係する。 Other embodiments relate to defects detected on the wafer in different computer-implemented method binning. この方法は、設計データ空間における欠陥の位置に近接する設計データの1つ又は複数の属性を比較することを含む。 The method includes comparing one or more attributes of the design data proximate to the positions of the defects in design data space. この方法は、さらに、比較するステップの結果に基づいて欠陥の位置に近接する設計データの1つ又は複数の属性が少なくとも類似しているかどうかを判定することも含む。 The method also includes determining whether one or more attributes of the design data proximate to the location of the defect on the basis of the result of the comparing step is at least similar. それに加えて、この方法は、欠陥をビン範囲に従ってグループ分けする際に、それらのグループのそれぞれにおける欠陥の位置に近接する設計データの1つ又は複数の属性が少なくとも類似しているようにグループ分けすることを含む。 In addition, the method, when the grouping defects according bin ranges, grouped as one or more attributes are at least similar design data proximate to the positions of the defects in each of these groups including that. この方法は、さらに、ビン範囲に従ってグループ分けするステップの結果を記憶媒体に格納することを含む。 The method further includes storing the results of the step of grouping according bin ranges in the storage medium.

一実施態様では、1つ又は複数の属性は、パターン密度を含む。 In one embodiment, one or more attributes includes a pattern density. 他の実施態様では、この方法は、1つ又は複数の属性を使用して欠陥がランダム欠陥であるか、系統的欠陥であるかを判定することを含む。 In another embodiment, the method includes a defect using one or more attributes or a random defects, determining whether the systematic defect. 追加の一実施態様では、この方法は、1つ又は複数の属性を使用してグループの1つ又は複数をランク付けすることを含む。 In an additional embodiment, the method comprises ranking the one or more groups using one or more attributes. 他の実施態様では、この方法は、1つ又は複数の属性を使用してグループの少なくとも1つに含まれる欠陥をランク付けすることを含む。 In another embodiment, the method comprises ranking the defects included in at least one group using one or more attributes. いくつかの実施態様では、1つ又は複数の属性は、フィーチャ空間における1つ又は複数の属性を含む。 In some embodiments, the one or more attributes, including one or more attributes in a feature space.

一実施態様では、この方法は、1つ又は複数の属性を使用してグループの少なくとも1つに含まれる欠陥をビン範囲に従ってサブグループに分けることを含む。 In one embodiment, the method includes dividing into subgroups according bin ranges defects is included in at least one group using one or more attributes. 他の実施態様では、この方法は、1つ又は複数の属性を使用してグループの少なくとも1つに含まれる欠陥を分析することを含む。 In another embodiment, the method includes analyzing the defects included in at least one group using one or more attributes. 追加の一実施態様では、この方法は、1つ又は複数の属性を使用して欠陥の1つ又は複数の歩留まり関連性を決定することを含む。 In an additional embodiment, the method includes determining one or more of the yield related defects using one or more attributes. 他の実施態様では、この方法は、1つ又は複数の属性を使用してグループの1つ又は複数の総合的歩留まり関連性を決定することを含む。 In another embodiment, the method includes determining one or more overall yield relevance of groups using the one or more attributes. さらに他の実施態様では、この方法は、1つ又は複数の属性を使用してDCIを欠陥の1つ又は複数に割り当てることを含む。 In yet another embodiment, the method includes assigning the DCI using one or more attributes to one or more defects.

いくつかの実施態様では、この方法は、欠陥の位置に近接する設計データを欠陥の周りの領域における設計データと欠陥が配置されている領域における設計データに分けることを含む。 In some embodiments, the method includes separating the design data in a region design data and defect design data in the area around the defects close to the position of the defects are located. 他の実施態様では、この方法は、ルールと1つ又は複数の属性とを使用してビン範囲に従ってグループ分けするか、又はフィルタリングするために設計データ内の構造を識別することを含む。 In another embodiment, the method includes identifying a structure in the design data and rules and one or more attributes or grouped according bin ranges used, or for filtering.

一実施態様では、この方法は、欠陥の検出時に生成される検査結果に基づいて、また系統的欠陥として識別された欠陥に基づいてレビュー、測定、試験、又はそれらの何らかの組合せが実行されるウェハ上の配置を決定することを含む。 Wafer In one embodiment, the method is based on the inspection results produced upon detection of the defect, also review based on the identified defects as systematic defects, measuring, testing, or some combination thereof is performed and determining the placement of the upper. 他の実施態様では、この方法は、欠陥の検出時に生成される検査結果、系統的欠陥として識別された欠陥、及び欠陥の歩留まり関連性に基づいてレビュー、測定、試験、又はそれらの何らかの組合せが実行されるウェハ上の配置を決定することを含む。 In another embodiment, the method, test results generated upon detection of the defect, review based on the yield relevance of the identified defects, and defects as systematic defects, measuring, testing, or any combination thereof and determining the placement on the wafer to be performed. 追加の実施態様では、この方法は、欠陥の検出時に生成される検査結果と、系統的欠陥として識別された欠陥と、プロセス・ウィンドウ・マッピングとに基づいてレビュー、測定、試験、又はそれらの何らかの組合せが実行されるウェハ上の配置を決定することを含む。 In an additional embodiment, the method comprises the test results produced upon detection of the defect, and was identified as systematic defects defect review based on the process window mapping, measuring, testing, or some of them and determining the locations on the wafer at which the combination is performed.

一実施態様では、この方法は、ビン範囲に従って分けるステップの結果とユーザー支援レビューの結果を使用して系統的発見を実行することを含む。 In one embodiment, the method comprises using the results of the results and user assistance reviews of the binning step executes systematic discovery. 他の実施態様では、この方法は、比較するステップに先立ち、ビン範囲に従って分けるステップの結果に含まれる信号対雑音比を改善するために欠陥が配置されている機能ブロックに基づいて欠陥を分離することを含む。 In another embodiment, the method, prior to the step of comparing, the defect is separated on the basis of functional blocks which the defects are located in order to improve the signal-to-noise ratio in the result of the binning step including that.

いくつかの実施態様では、設計データは、設計により階層的セルに編成され、この方法は、比較するステップに先立ち、ビン範囲に従って分けるステップの結果に含まれる信号対雑音比を改善するために欠陥が配置されている階層的セルに基づいて欠陥を分離することを含む。 In some embodiments, the design data is organized in a hierarchical cell by design, a defect this method, prior to the step of comparing, in order to improve the signal-to-noise ratio in the result of the binning step There comprising a defect separated based on hierarchical cell arranged. 他の実施態様では、設計データは、設計により階層的セルに編成され、欠陥が階層的セルの複数に配置される場合に、この方法は、階層的セルの面積、欠陥位置に関する確率、又はそれらの何らかの組合せに基づいて階層的セルのそれぞれに欠陥が配置される確率に基づいて欠陥を階層的セルのそれぞれと相関させることを含む。 In another embodiment, design data is organized in a hierarchical cell by design, if the defect is arranged in a plurality of hierarchical cells, this method, the area of ​​the hierarchical cell, probability for defect location, or they It comprises correlating the respective hierarchical cell defect based on the probability that the defect is disposed in each of the hierarchical cell based on some combination of.

一実施態様では、欠陥は、検査プロセスにより検出されており、この方法は、設計データにおける1つ又は複数のPOIが印刷されるウェハ上の配置をレビューすることと、レビューステップの結果に基づいて欠陥が1つ又は複数のPOIの配置のところで検出されているかどうかを判定することと、1つ又は複数の欠陥捕捉率を改善するように検査プロセスを変更することとを含む。 In one embodiment, the defect is detected by an inspection process, the method includes reviewing locations on the wafer at which one or more POI in the design data is printed, on the basis of the results of the review step defects and a altering the inspection process to improve and determining whether the detected at the arrangement of one or more POI, one or more defect capture rate.

上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, embodiments of the method described above, respectively, are performed by the systems described herein.

他の実施態様は、ウェハ上で検出された欠陥に分類を割り当てるコンピュータ実施方法に関係する。 Another embodiment relates to a computer-implemented method for assigning a classification to a defect detected on a wafer. この方法は、設計データ(例えば、POI設計例)が異なるDBC(例えば、異なるDBCビン定義)に対応する設計データ空間における欠陥の位置に近接する設計データの部分同士を比較することを含む。 The method includes design data (e.g., POI Design Example) comparing the portion between the design data are different DBC (e.g., different DBC bin definitions) close to the positions of the defects in design data space corresponding to. 異なるDBCに対応する設計データと異なるDBCは、データ構造体内に格納される。 DBC different from the design data corresponding to different DBC is stored in the data structure. この方法は、さらに、比較するステップの結果に基づいてそれらの部分における設計データが異なるDBCに対応する設計データに少なくとも類似しているかどうかを判定することも含む。 The method also includes determining whether design data in the portions based on a result of the comparing step is at least similar to the design data corresponding to different DBC. それに加えて、この方法は、それらの部分における設計データに少なくとも類似している設計データに対応するDBCを欠陥に割り当てることを含む。 In addition, the method includes assigning the defects DBC corresponding to design data is at least similar to the design data in the portions. この方法は、さらに、割り当てるステップの結果を記憶媒体に格納することを含む。 The method further includes storing the results of steps to be assigned to the storage medium.

一実施態様では、コンピュータ実施方法は、欠陥を検出するために使用される検査システムにより実行される。 In one embodiment, the computer-implemented method is performed by an inspection system used to detect the defect. 他の実施態様では、コンピュータ実施方法は、欠陥を検出するために使用される検査システム以外のシステムにより実行される。 In another embodiment, a computer implemented method is performed by a system other than the inspection system used to detect the defect.

一実施態様では、この方法は、割り当てるステップの結果に基づいて設計データにおけるホット・スポットを監視することを含む。 In one embodiment, the method includes monitoring the hot spot in the design data based on the results of the assigning step. 他の実施態様では、異なるDBCに対応する設計データは、設計データ空間における1つ又は複数の他のウェハ上で検出された欠陥の位置に近接する設計データの位置に基づいて1つ又は複数の他のウェハ上で検出された欠陥をグループ分けすることにより識別される。 In other embodiments, different design data corresponding to the DBC, one based on the position of the design data proximate the positions of defects detected on one or more other wafer in design data space or more It identified by grouping defects detected on other wafers.

いくつかの実施態様では、欠陥は、検査プロセスで検出されており、この方法は、設計データにおける1つ又は複数のPOIが印刷されるウェハ上の配置をレビューすることと、レビューステップの結果に基づいて欠陥が1つ又は複数のPOIの配置のところで検出されているかどうかを判定することと、1つ又は複数の欠陥捕捉率を改善するように検査プロセスを変更することとを含む。 In some embodiments, the defect is detected in the inspection process, the method includes reviewing locations on the wafer at which one or more POI in the design data is printed, the result of the review step defect based includes a altering the inspection process to improve and determining whether the detected at the arrangement of one or more POI, one or more defect capture rate.

一実施態様では、この方法は、欠陥に割り当てられたDBCに基づいて欠陥がニュイサンス欠陥であるかどうかを判定することと、検査プロセスの結果の信号対雑音比を高めるために欠陥が検出された検査プロセスの結果からニュイサンス欠陥を除去することとを含む。 In one embodiment, the method is defective based on the DBC assigned to defect and determining whether the nuisance defects, defects were detected in order to enhance the results signal-to-noise ratio of the inspection process and removing the nuisance defects from the results of the inspection process.

他の実施態様では、この方法は、欠陥の1つ又は複数に対するKP値を決定することを含む。 In another embodiment, the method includes determining a KP value for one or more defects. 追加の実施態様では、この方法は、欠陥に割り当てられたDBCが、レビュー・システムから見える系統的欠陥に対応するかどうかを判定することと、レビューのためレビュー・システムから見える欠陥のみを選択することによりレビューのため欠陥をサンプリングすることとを含む。 In additional embodiments, the method, DBC assigned to defect selects and determining whether corresponding to systematic defects visible to the review system, only defects visible to the review system for review and a sampling defects for review by. 他の実施態様では、この方法は、パターン依存欠陥を示す設計データにおける1つ又は複数のフィーチャを識別することにより設計データにおける1つ又は複数のPOIを決定することを含む。 In another embodiment, the method includes determining one or more POI in the design data by identifying one or more features in the design data representing the pattern-dependent defects.

一実施態様では、DBCは、欠陥が配置されている設計データ又は欠陥の近くに配置されている設計データにおける1つ又は複数のポリゴンを識別する。 In one embodiment, DBC identifies one or more polygons in the design data which is located near the design data or defects defects are located. 他の実施態様では、DBCは、設計データにおける1つ又は複数のポリゴン内の欠陥の配置を識別する。 In another embodiment, DBC identifies the placement of a defect in one or in a plurality of polygons in the design data. 追加の実施態様では、データ構造体は、技術、プロセス、又はそれらの何らかの組合せにより編成された設計データの例(例えば、DBCビン定義に対するPOI設計例)を含むライブラリを含む。 In an additional embodiment, the data structure includes, techniques, processes, or example of the design data organized by some combination thereof (e.g., POI design examples for DBC bin definitions) a library containing.

いくつかの実施態様では、この方法は、欠陥の位置に近接する設計データを欠陥の周りの領域における設計データと欠陥が配置されている領域における設計データに分けることを含む。 In some embodiments, the method includes separating the design data in a region design data and defect design data in the area around the defects close to the position of the defects are located. 他の実施態様では、この方法は、割り当てるステップの結果を使用して時間の経過とともに系統的欠陥、潜在的系統的欠陥、又はそれらの何らかの組合せを監視することを含む。 In another embodiment, the method includes assigning systematic defects over time using the results of steps, potential systematic defects, or to monitor any combination thereof. 追加の実施態様では、この方法は、DBCに対応する設計データの1つ又は複数の属性に基づいてDBCの1つ又は複数に対するKP値を決定することを含む。 In an additional embodiment, the method includes determining a KP value for one or more of DBC based on one or more attributes of the design data corresponding to the DBC. KP値は、さらに、DBCに対応する設計データと電気的試験データの1つ又は複数の属性に基づいて決定される。 KP value is further determined based on one or more attributes of the design data and electrical test data corresponding to the DBC. 他の実施態様では、この方法は、欠陥の1つ又は複数に割り当てられたDBCに対応する設計データの1つ又は複数の属性に基づいて欠陥の1つ又は複数に対するKP値を決定することを含む。 In another embodiment, the method, determining the KP values ​​for one or more of the defects based on one or more attributes of the design data corresponding to the DBC assigned to one or more defects including. さらに他の実施態様では、この方法は、DBCの1つ又は複数に対するKP値を監視することと、欠陥に割り当てられたDBCに対するKP値を欠陥に割り当てることとを含む。 In yet another embodiment, the method includes monitoring the KP values ​​for one or more of DBC, and assigning the KP values ​​for DBC assigned to defect to the defect.

一実施態様では、これらの部分の少なくとも一部の寸法は、異なる。 In one embodiment, at least some of the dimensions of these parts, different. 他の実施態様では、これらの部分における設計データは、複数の設計層に対する設計データを含む。 In another embodiment, design data in these parts, including the design data for a plurality of design layers. 他の実施態様では、この方法は、ウェハ上のアライメント部位について検査システムにより取り込まれたデータを所定のアライメント部位に対するデータと比較することにより設計データ空間における欠陥の位置を決定することを含む。 In another embodiment, the method includes determining the positions of the defects in design data space by comparing the data to data captured by the inspection system for alignment sites on the wafer relative to the predetermined alignment sites. 追加の実施態様では、この方法は、欠陥の検出時に検査システムにより取り込まれたデータをレビューにより決定された設計データにおける配置と比較することにより設計データ空間における欠陥の位置を決定することを含む。 In an additional embodiment, the method includes determining the positions of the defects in design data space by comparing the arrangement of the design data determined by reviewing the data captured by the inspection system upon detection of the defect.

一実施態様では、割り当てるステップは、それらの部分における設計データに少なくとも類似し、またそれらの部分における設計データの1つ又は複数の属性に少なくとも類似する1つ又は複数の属性を有する設計データに対応するDBCを欠陥に割り当てることを含む。 In one embodiment, the step of allocating, the at least similar to the design data in the portions, also corresponding to the design data having one or more attributes at least similar to one or more attributes of the design data in the portions It includes assigning DBC to the defect. このような一実施態様では、1つ又は複数の属性は、欠陥が検出された検査の1つ又は複数の属性、検査の1つ又は複数のパラメータ、又はそれらの何らかの組合せを含む。 In one such embodiment, the one or more attributes comprise one or more attributes of the inspection a defect is detected, one or more parameters of the inspection, or some combination thereof.

一実施態様では、欠陥の位置に近接する設計データは、欠陥が配置されている設計データを含む。 In one embodiment, the design data proximate to the location of the defects, including the design data which the defects are located. 他の実施態様では、欠陥の位置に近接する設計データは、欠陥の位置の周りの設計データを含む。 In other embodiments, the design data proximate to the location of the defects, including the design data around the position of the defect. 追加の実施態様では、この方法は、DBCの1つ又は複数に割り当てられている欠陥をビン範囲に従ってグループ分けする際に、欠陥の位置に近接する設計データの部分に含まれるポリゴンに関するそれらのグループのそれぞれにおける欠陥の位置が少なくとも類似しているようにグループ分けすることを含む。 In additional embodiments, the method, the defects are assigned to one or more of DBC when grouped according bin ranges, those groups about polygons included in the portion of the design data proximate the position of the defect positions of the defects in each of which comprises grouping as at least similar.

一実施態様では、この方法は、割り当てるステップの結果に基づいてレビューする欠陥の少なくともいくつかを選択することを含む。 In one embodiment, the method includes selecting at least some of the defects for review based on the result of the step of assigning. 他の実施態様では、この方法は、割り当てるステップの結果に基づいてレビューする欠陥をサンプリングするプロセスを生成することを含む。 In another embodiment, the method includes generating a process for sampling the defects for review based on the result of the step of assigning. 追加の実施態様では、この方法は、割り当てるステップの結果に基づいてウェハを検査するプロセスを変更することを含む。 In an additional embodiment, the method includes altering a process for inspecting the wafer based on the results of the assigning step. いくつかの実施態様では、この方法は、検査の結果に基づいて検査時にウェハを検査するプロセスを変更することを含む。 In some embodiments, the method includes altering a process for inspecting the wafer during inspection on the basis of the result of the test. 他の実施態様では、この方法は、割り当てるステップの結果に基づいてウェハの計量プロセスを変更することを含む。 In another embodiment, the method includes altering the metering process of the wafer based on the results of the assigning step. さらに他の実施態様では、この方法は、割り当てるステップの結果に基づいてウェハに対する計量プロセスのサンプリング・プランを変更することを含む。 In yet another embodiment, the method includes altering a sampling plan of the metering process for the wafer based on the results of the assigning step. それに加えて、この方法は、割り当てるステップの結果に基づいて実行時に測定、試験、レビュー、又はこれらの何らかの組合せが実行されるウェハ上の配置を決定することを含む。 In addition, the method includes assigning measures at runtime based on the results of step test, review, or to determine the locations on the wafer at which some combination thereof is executed.

他の実施態様では、この方法は、DBCの1つ又は複数を優先順位付けすることと、優先順位付けステップの結果に基づいて設計データが印刷されるウェハ上で実行される1つ又は複数のプロセスを最適化することとを含む。 In another embodiment, the method includes prioritizing one or more of DBC, one or more of running on a wafer design data is printed based on the result of the prioritization step and a optimizing the process.

一実施態様では、この方法は、欠陥に割り当てられたDBCに基づいて欠陥の根本原因を突き止めることを含む。 In one embodiment, the method includes locating the root cause of the defect based on the DBC assigned to the defect. 他の実施態様では、この方法は、複数の欠陥のうちの少なくともいくつかを実験プロセス・ウィンドウの結果にマッピングすることにより複数の欠陥のうちの少なくともいくつかの根本原因を突き止めることを含む。 In another embodiment, the method includes locating at least some of the root causes of the plurality of defects by mapping at least some of the plurality of defects in the experimental process window results. 追加の実施態様では、この方法は、複数の欠陥のうちの少なくともいくつかをシミュレートされたプロセス・ウィンドウの結果にマッピングすることにより複数の欠陥のうちの少なくともいくつかの根本原因を突き止めることを含む。 In an additional embodiment, the method that locate at least some of the root causes of the plurality of defects by mapping the simulated process window results at least some of the plurality of defect including. 他の実施態様では、この方法は、DBCの1つ又は複数に対応する根本原因を突き止めることと、欠陥に割り当てられたDBCに対応する根本原因に基づいて根本原因を欠陥に割り当てることとを含む。 In another embodiment, the method includes locating the root cause corresponding to one or more of DBC, and assigning the root cause to the fault based on the root cause that corresponds to DBC assigned to defect .

一実施態様では、この方法は、DBCのうちの1つ又は複数が割り当てられた欠陥の影響を受けるウェハ上に形成されるダイの割合を決定することを含む。 In one embodiment, the method includes determining a ratio of the die formed on a wafer that are affected by one or more are allocated defect of the DBC. 他の実施態様では、この方法は、DBCの少なくとも1つに対応する設計データにおけるPOIを決定することと、DBCの少なくとも1つが割り当てられている欠陥の数とウェハ上のPOIの配置の数との比を決定することとを含む。 In another embodiment, the method includes determining a POI in the design data corresponding to at least one DBC, and the number of the arrangement of at least one of the number and the wafer defects that are assigned POI of DBC and determining the ratio of.

いくつかの実施態様では、この方法は、DBCの少なくとも1つに対応する設計データにおける1つ又は複数のPOIを決定することと、DBCの少なくとも1つが割り当てられている欠陥の数と設計データにおける1つ又は複数のPOIの配置の数との比を決定することとを含む。 In some embodiments, in the method, determining one or more POI in the design data corresponding to at least one DBC, at least one of the number of defects that are assigned the design data of the DBC and determining a ratio of the number of arrangement of one or more POI. 他の実施態様では、この方法は、DBCの少なくとも1つに対応する設計データにおけるPOIを決定することと、DBCの少なくとも1つが割り当てられている欠陥が配置されているウェハ上に形成されたダイの割合を決定することと、その割合に基づいてPOIに優先度を割り当てることとを含む。 Die In another embodiment, the method is formed on the wafer and determining the POI in the design data corresponding to at least one of the DBC, defects of at least one DBC assigned is located includes determining the proportion of, and assigning a priority to POI based on the ratio.

一実施態様では、この方法は、DBCの1つ又は複数が割り当てられている欠陥が検出されるウェハ(例えば、ウェハの検査された領域)上の全設計インスタンス(例えば、DBCビン定義からのPOI設計例)の数によりDBCの1つ又は複数を優先順位付けすることを含む。 In one embodiment, the method, a wafer (e.g., the inspection area of ​​the wafer) in which one or defects plurality is assigned the DBC is detected on the total design instances (e.g., POI from DBC bin definitions one or more the number of DBC design examples) including prioritizing. 他の実施態様では、この方法は、DBCの1つ又は複数が割り当てられている欠陥が少なくとも1回検出されるウェハ上に設計データを印刷するために使用されるレチクル(例えば、レチクルの検査された領域)上の設計インスタンスの数によりDBCの1つ又は複数を優先順位付けすることを含む。 In another embodiment, the method, a reticle (e.g., one or defects plurality is assigned the DBC is used to print the design data on the wafer to be detected at least once, the inspection of the reticle the number of regions) on design instances comprising prioritizing one or more of DBC.

他の実施態様では、この方法は、DBCの1つ又は複数が割り当てられている欠陥が検出されたレチクル(例えば、レチクルの検査領域)上の配置の数、及びDBCの1つ又は複数が割り当てられている欠陥の位置に近接する設計データの部分に類似しているレチクル上に印刷される設計データ(例えば、DBCビン定義からのPOI設計例)の部分の総数に基づいて、DBCの1つ又は複数に対するレチクル・ベースの限界を決定することを含む。 In another embodiment, the method, one or more is detected defects are assigned reticle DBC (e.g., the inspection area of ​​the reticle) number of placement on, and one of the DBC or more allocation are design data printed on the reticle that are similar to portions of the design data proximate to the location of the defect are (e.g., POI design example from DBC bin definitions) based on the total number of parts of one of the DBC or comprising determining the reticle-based limits for more.

いくつかの実施態様では、この方法は、比較するステップの前に欠陥の位置に近接する設計データの部分を第1のビットマップに変換することと、比較するステップの前にDBCに対応する設計データを第2のビットマップに変換することとを含む。 In some embodiments, the method comprises converting the portions of the design data proximate to the location of the defect prior to the step of comparing the first bitmap corresponds to the DBC before the step of comparing design and a converting data into second bit map. このような一実施態様では、比較するステップは、第1のビットマップと第2のビットマップとを比較することを含む。 In one such embodiment, the step of comparing includes comparing the first bitmap and the second bitmap.

上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, embodiments of the method described above, respectively, are performed by the systems described herein.

他の実施態様は、ウェハに対する検査プロセスを変更するための方法に関係する。 Another embodiment relates to a method for altering the inspection process for the wafer. この方法は、設計データにおける1つ又は複数のPOIが印刷されるウェハ上の配置をレビューすることを含む。 The method includes reviewing locations on the wafer at which one or more POI in the design data is printed. この方法は、さらに、欠陥が1つ又は複数のPOIの配置のところで検出されるべきであったかどうかをレビューするステップの結果に基づいて判定することを含む。 The method further comprises determining based on the result of the step to review whether a defect should have been detected at the arrangement of one or more POI. それに加えて、この方法は、1つ又は複数のPOIのうちの少なくともいくつかに配置されている欠陥に対する1つ又は複数の欠陥捕捉率を改善するために検査プロセスを変更することを含む。 In addition, the method includes altering the inspection process to improve one or more defect capture rate for one or more defects located in at least some of the POI.

一実施態様では、変更するステップは、検査プロセスを実行するために使用される検査システムの光学モードを変更することを含む。 In one embodiment, altering includes altering the optical mode of an inspection system used to perform the inspection process. 他の実施態様では、変更するステップは、決定するステップの結果に基づいて検査プロセスを実行するために使用される検査システムの光学モードを決定することを含む。 In another embodiment, the step of changing is decided to be based on the results of steps used to perform the inspection process includes determining the optical mode of the inspection system. 追加の実施態様では、変更するステップは、検査プロセスの結果の中のノイズを抑制するために検査プロセスを変更することを含む。 In additional embodiments, modifying comprises altering the inspection process in order to suppress the noise in the result of the inspection process. 他の実施態様では、変更するステップは、注目していない欠陥の検出を減らすために検査プロセスを変更することを含む。 In other embodiments, modifying comprises altering the inspection process to reduce the detection of defects that are not of interest. さらに他の実施態様では、変更するステップは、検査プロセスにおいて使用されるアルゴリズムを変更することを含む。 In yet another embodiment, the step of changing includes changing the algorithm used in the inspection process. さらに他の実施態様では、変更するステップは、検査プロセスにおいて使用されるアルゴリズムの1つ又は複数のパラメータを変更することを含む。 In yet another embodiment, modifying comprises altering one or more parameters of the algorithm used in the inspection process.

上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each embodiment of the method described above includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, embodiments of the method described above, respectively, are performed by the systems described herein.

追加の実施態様は、設計データと欠陥データを表示し、分析するように構成されたシステムに関係する。 An additional embodiment, displays the design data and defect data relates to a system configured to analyze. システムは、半導体デバイスの設計レイアウト、半導体デバイスの少なくとも一部が形成されるウェハについて取り込まれたインライン検査データ、及びウェハについて取り込まれた電気的試験データを表示するように構成されたユーザー・インターフェイスを備える。 System, a semiconductor device design layout, in-line inspection data acquired for the wafer in which at least a portion of a semiconductor device is formed, and configured user interface to display the electrical test data captured for the wafer provided. ユーザー・インターフェイスは、さらに、半導体デバイスのモデル化されたデータ及び/又はウェハに対する障害分析データを表示するように構成される。 User interface is further configured to display the fault analysis data for the modeled data and / or wafer of semiconductor devices. システムは、さらに、ユーザー・インターフェイスを介してユーザーから分析実行の命令を受け取った後、設計レイアウトの1つ又は複数、インライン検査データ、電気的試験データを分析するように構成されたプロセッサを備える。 The system further after receiving the instruction of the analysis performed by the user via the user interface comprises one or more of the design layout, in-line inspection data, a processor configured to analyze the electrical test data. プロセッサは、さらに、上述のようにモデル化されたデータ及び/又は障害分析データを分析するように構成される。 The processor is further configured to analyze the modeled data and / or failure analysis data as described above.

一実施態様では、電気的試験データは、論理ビットマップ・データを含む。 In one embodiment, the electrical test data includes logic bitmap data. 他の実施態様では、ユーザー・インターフェイスは、設計レイアウト、インライン検査データ、電気的試験データのうちの少なくとも2つのオーバーレイを、場合によっては本明細書で説明されている他のデータと組み合わせて表示するように構成される。 In other embodiments, user interface design layout, in-line inspection data, at least two overlay of electrical test data, optionally displays in combination with other data described herein configured. このような一実施態様では、電気的試験データは論理ビットマップ・データを含む。 In one such embodiment, the electrical test data comprises a logical bitmap data. いくつかの実施態様では、プロセッサは、ユーザー・インターフェイスを介してユーザーから欠陥密度の決定を実行する命令を受け取った後設計データ空間において欠陥密度を決定するように構成される。 In some embodiments, the processor is configured to via a user interface to determine the defect density in the design data space after receiving the instruction to execute the determination of defect density from the user. 追加の実施態様では、プロセッサは、ユーザー・インターフェイスを介してユーザーから欠陥サンプリングを実行する命令を受け取った後レビューのため欠陥サンプリングを実行するように構成される。 In an additional embodiment, the processor is configured to perform defect sampling for review after receiving the instruction to execute the defect sampling from a user via the user interface. 他の実施態様では、プロセッサは、ユーザー・インターフェイスを介してユーザーからグループ分けを実行する命令を受け取った後、設計データ空間における欠陥の位置に近接する設計レイアウトの類似性に基づいて欠陥をグループ分けするように構成される。 In other embodiments, the processor, after receiving an instruction via the user interface to perform the grouping from the user, grouping the defects based on the similarity of the design layout proximate the positions of the defects in design data space configured to. 上述のシステムの実施態様は、それぞれ、本明細書で説明されているようにさらに構成される。 Embodiments of the system described above, respectively, further configured as described herein.

他の実施態様は、ウェハ上で検出された電気的欠陥の根本原因を突き止めるためのコンピュータ実施方法に関係する。 Another embodiment relates to a computer-implemented method for locating the root causes of defects detected on the wafer. この方法は、設計データ空間における電気的欠陥の位置を決定することを含む。 The method includes determining the location of electrical defects in the design data space. この方法は、さらに、電気的欠陥の一部の位置が1つ又は複数のプロセス条件に対応する空間シグネチャを定めるかどうかを決定することも含む。 The method further includes part of the position of the electrical defects also include determining whether determining the spatial signature corresponding to one or more process conditions. それに加えて、電気的欠陥の一部の位置が1つ又は複数のプロセス条件に対応する空間シグネチャを定める場合、この方法は、電気的欠陥の一部の根本原因を1つ又は複数のプロセス条件として識別することを含む。 In addition, if part of the position of the electrical defects to determine the spatial signature corresponding to one or more process conditions, the method, one or more process conditions some of the root causes of defects It includes identifying as. このように、この方法は、電気的試験結果に関する空間シグネチャ解析を実行することを含む。 Thus, the method may include performing spatial signature analysis on electrical test result. この方法は、さらに、識別するステップの結果を記憶媒体に格納することを含む。 The method further includes storing the results of the identifying step in a storage medium. 上述の方法の実施態様は、本明細書で説明されている他の(複数の)ステップを含む。 Embodiments of the method described above includes other step (s) that are described herein. 上述の方法の実施態様は、本明細書で説明されているシステムの実施態様のどれかにより実行される。 Embodiments of the above-described method is performed by any of the embodiments of the systems described herein.

さらに他の実施態様は、レビューのためウェハ上で検出された欠陥を選択するコンピュータ実施方法に関係する。 Yet another embodiment relates to a computer-implemented method for selecting defects detected on a wafer for review. この方法は、ウェハ上の1つ又は複数のゾーンを識別することを含む。 The method includes identifying one or more zones on the wafer. 1つ又は複数のゾーンは、ウェハ上の1つ又は複数の欠陥タイプ(例えば、可能な系統的欠陥)の位置に関連付けられている。 One or more zones, are associated with the position of one or more defect types on the wafer (e.g., possible systematic defects). この方法は、さらに、レビュー対象の1つ又は複数のゾーンのみにおいて検出された欠陥を選択することも含む。 The method also comprises selecting defects detected in only one or more zones of review. それに加えて、この方法は、選択したステップの結果を記憶媒体に格納することを含む。 In addition, the method includes storing the results of the selection step in a storage medium. この方法の実施態様は、本明細書で説明されている他の(複数の)ステップを含む。 Embodiment of the method includes another step (s) that are described herein. この方法の実施態様は、本明細書で説明されているシステムの実施態様のどれかにより実行される。 Embodiment of this method is performed by any of the embodiments of the systems described herein.

上述の方法を使用できる複数のレビュー使用事例がある。 There are multiple reviews use cases that you can use the methods described above. 例えば、上述の方法は、発見フェーズにおいて、又は監視フェーズのメンテナンス時に実行される、潜在的系統的欠陥のリストからの系統的欠陥検証に使用される。 For example, the method described above, in the discovery phase, or executed at the time of maintenance of the monitoring phase, is used in the systematic defect verification from the list of potential systematic defects. それに加えて、上述の方法は、知られているホット・スポット(発見フェーズにおいて、又はレシピー・セットアップ時に実行される、任意のパターン探索により識別される)に類似しているローカル・パターン(つまり、ローカル設計データ)を使って知られているホット・スポット又は配置をレビューすることにより系統的欠陥捕捉に使用される。 In addition, the above described method, (in the discovery phase, or is executed when recipe setup, identified by arbitrary pattern searching) known hot spot local patterns which are similar to (i.e., It used systematically defect capture by review hot spots or arrangement known using local design data). この方法は、さらに、監視フェーズにおいて実行される、ホット・スポット上で、又はホット・スポットの近くで検出された欠陥の検証又は分類に使用される。 This method is further executed in the monitoring phase, on a hot-spot, or is used to detect defects of the verification or classification near hot spots.

上述のゾーン情報は、特定のゾーンから欠陥をサンプリングするだけでなく、ウェハのすべてのゾーンから何らかの理にかなった方法で欠陥をサンプリングし、及び/又は設計から抽出されたクリティカル領域を、これらの設計により決まる特定の種類のクリティカル領域を見つけるか、又は位置特定する確率が高いウェハの特定のゾーンに相関させるために使用される。 Zone information described above, not only to sample the defect from a particular zone, sampling the defects in a way that makes some sense from all zones of the wafer, and / or critical regions extracted from the design, these It is used to correlate a particular zone of a particular type of or finding the critical region, or localization is high probability of the wafer determined by the design. 設計データから抽出されたクリティカル領域は、単一デバイスに対するものとしてよいが、これらのクリティカル領域による実際の検査欠陥を見つける確率は、特定のウェハ・ゾーンでは他のゾーンに比べて顕著である場合がある。 Critical areas extracted from the design data is good as opposed to a single device, the probability of finding the actual test defects due to these critical areas, may in certain wafer zones is remarkable as compared with the other zones is there. このように、この方法は、上述のゾーン分析を使用してダイからウェハへの欠陥情報の外挿を含む。 Thus, the method may include extrapolation of the defect information from the die to the wafer using the zone above analysis. この方法の実施態様は、本明細書で説明されている他の(複数の)ステップを含む。 Embodiment of the method includes another step (s) that are described herein.

さらに他の実施態様は、設計データに対する1つ又は複数の歩留まり関係プロセスを評価するコンピュータ実施方法に関係する。 Yet another embodiment relates to a computer-implemented method for evaluating one or more of the yield related processes for the design data. この方法は、ルール・チェック、モデル、又は本明細書で説明されている他の適切なステップ又は方法を使用して設計データにおける潜在的障害を識別することを含む。 The method includes identifying potential faults in the design data rule checking, model, or using other suitable steps or methods described herein. この方法は、さらに、潜在的障害の1つ又は複数の属性を決定することを含む。 The method further comprises determining one or more attributes of potential failure. それに加えて、この方法は、1つ又は複数の属性に基づいて潜在的障害が検出可能であるかどうかを判定することを含む。 In addition, the method includes potential failure based on one or more attributes to determine whether detectable. この方法は、さらに、1つ又は複数の属性に基づいて複数の異なる検査システムのうちのどれが潜在的障害を検出するのに最も適しているかを判定することを含む。 The method further comprises any of a plurality of different inspection systems based on one or more attributes to determine whether the most suitable to detect potential faults. さらに、この方法は、複数の異なる検査システムのうちのどれが、記憶媒体に格納されている潜在的障害を検出するために最も適しているかを判定した結果を格納することを含む。 Further, the method includes storing which of the plurality of different test systems, a result of determining whether the most suitable for detecting potential faults stored in the storage medium.

一実施態様では、この方法は、最も適していると判断された検査システムの1つ又は複数のパラメータを選択することを含む。 In one embodiment, the method includes selecting one or more parameters of the most suitable are judged to be the inspection system. これらのパラメータは、1つ又は複数の属性に基づいて選択される。 These parameters are selected based on one or more attributes. このように、最良の検査システム・タイプは、注目する欠陥の(複数の)属性に基づいて推定又は選択される。 Thus, the best inspection system type is estimated or selected on the basis of the attribute (s) of the defects of interest. 他の実施態様では、この方法は、設計データを使って加工されたデバイスを歩留まりに対する潜在的障害の影響を決定することを含む。 In another embodiment, the method includes determining the effect of potential barriers to yield a device which has been processed using the design data. 上述の方法の実施態様はそれぞれ、本明細書で説明されている(複数の)方法の説明されている他の(複数の)ステップを含む。 Embodiments of the above-described methods, respectively, include other (s) the steps described in (s) methods described herein. それに加えて、上述の方法の実施態様はそれぞれ、本明細書で説明されているシステムの実施態様により実行される。 In addition, embodiments of the method described above, respectively, are performed by the embodiment of the systems described herein.

他の実施態様は、(複数の)コンピュータ実施方法又は本明細書で説明されている(複数の)方法を実行するためにプロセッサ上で実行可能なプログラム命令を収めたキャリア媒体に関係する。 Other embodiments relate to a carrier medium that contains the program instructions executable on a processor to perform the method described in (s) computer-implemented method, or the specification (s). 追加の実施態様は、(複数の)コンピュータ実施方法又は本明細書で説明されている(複数の)方法を実行するように構成されたシステムに関係する。 An additional embodiment relates to a system configured to perform the method described in (s) computer-implemented method, or the specification (s). システムは、コンピュータ実施方法又は本明細書で説明されている方法のうちの1つ又は複数を実行するためのプログラム命令を実行するように構成されたプロセッサを備えることができる。 The system may comprise a processor configured to execute program instructions for performing one or more of the methods described in a computer-implemented method, or the specification. 一実施態様では、システムは、スタンドアロン・システムである。 In one embodiment, the system is a standalone system. 他の実施態様では、システムは、ウェハ検査システムなどの検査システムの一部又はその検査システムに結合されたものであってよい。 In other embodiments, the system may be one that is coupled to a portion or the inspection system of the inspection system, such as a wafer inspection system. 異なる実施態様では、システムは、欠陥レビュー・システムの一部又は欠陥レビュー・システムに結合されたものであってよい。 In a different embodiment, the system may be one that is coupled to a portion or the defect review system of the defect review system. さらに他の実施態様では、システムは、ファブ・データベースに結合されたものであってもよい。 In yet another embodiment, the system may be one which is coupled to a fab database. システムは、電線、ケーブル、無線伝送路、及び/又はネットワークなどの伝送媒体により検査システム、レビュー・システム、及び/又はファブ・データベースに結合される。 System, wire, cable, wireless transmission path, and / or inspection system by a transmission medium such as a network, is coupled to the review system, and / or fab database. 伝送媒体は、「有線」及び「無線」部分を備えることができる。 Transmission media may comprise "wired" and "wireless" portions.

本発明の他の利点は、好ましい実施態様の以下の詳細な説明を読み、また付属の図面を参照すると、当業界者に明らかになると思われる。 Another advantage of the present invention upon reading the following detailed description of preferred embodiments, and with reference to the accompanying drawings, be apparent to the art's.

本発明は、さまざまな修正及び代替形態により異なるが、特定の実施態様は、図面の例で示され、本明細書で詳細に説明される。 The present invention varies the various modifications and alternative forms, specific embodiments are shown by way of example in the drawings and will be described in detail herein. 図面は縮尺どおりとは限らない。 The drawings are not necessarily to scale. しかし、図面及びその詳細説明は、本発明を開示されている特定の形態に限定することを意図されていないが、それどころか、本発明は、付属の請求項により定められているような本発明の精神及び範囲から逸脱しないすべての修正形態、等価形態、及び代替形態を対象とする。 However, the drawings and detailed description is not intended to be limited to the specific forms disclosed invention, contrary, the invention of the present invention as defined by the appended claims all modifications that do not depart from the spirit and scope of interest equivalents, and alternatives.

本明細書で使用されているように、「ウェハ」という用語は、半導体又は非半導体材料から形成される基板を指す。 As used herein, the term "wafer" refers to substrates formed of a semiconductor or non-semiconductor material. このような半導体又は非半導体材料の例は、限定はしないが、単結晶シリコン、ヒ化ガリウム、及びリン化インジウムを含む。 Examples of such a semiconductor or non-semiconductor material include, but are not limited to, monocrystalline silicon, gallium arsenide, and indium phosphide. このような基板は、一般に、半導体製造設備において見いだされ、及び/又は処理される。 Such substrates are generally found in semiconductor manufacturing equipment, and / or processed.

ウェハは、基板上に形成された1つ又は複数の層を備える。 Wafer comprises one or more layers formed upon a substrate. 例えば、このような層は、限定はしないが、レジスト、誘電体、及び導電体を含む。 For example, such layers include, but are not limited to including, a resist, a dielectric, and a conductor. 多くの異なるタイプのこのような層は、当業界で知られており、本明細書で使用されているようなウェハという用語は、このような層のすべてのタイプを含むウェハを含むことが意図されている。 Such layers of many different types are known in the art, the term wafer as used herein, intended to include a wafer including all types of such layers It is.

ウェハ上に形成される1つ又は複数の層は、パターン付き、又はパターン無しとすることができる。 One or more layers formed on a wafer can be a patterned or unpatterned. 例えば、ウェハは、それぞれ繰り返し可能なパターン付きフィーチャを有する複数のダイを含む。 For example, a wafer may include a plurality of dies having a patterned feature repeatable respectively. このような材料層を形成し、処理することで、最終的に、完成デバイスが得られる。 Such a material layer is formed, by processing, finally, the finished device is obtained. 集積回路(IC)などの多くの異なるタイプのデバイスがウェハ上に形成され、本明細書で使用されているようなウェハという用語は、当業界で知られているタイプのデバイスが形成されるウェハを含むことが意図されている。 Many different types of devices such as integrated circuits (IC) are formed on the wafer, the term wafer as used herein, wafer type of device known in the art are formed It is intended to include.

本明細書では、ウェハに関して実施形態が説明されているが、一般にマスク又はフォトマスクと呼ばれることがある、レチクルなどの他の試料についてもこれらの実施形態を使用することができることは理解されるであろう。 In this specification, the while the embodiments have been described with respect to the wafer, which may be commonly referred to as a mask or photomask, for other samples, such as the reticle may be able to use these embodiments will be understood It will allo. 多くの異なるタイプのレチクルは、当業界で知られており、本明細書で使用されているような「レチクル」、「マスク」、「フォトマスク」という用語は、当業界で知られているすべてのタイプのレチクルを含むことが意図されている。 All the many different types of reticles, the term art is known in, such as those used herein, the terms "reticle", "mask", "photomask" is known in the art It is intended to include the type of the reticle.

本明細書で使用されるような「設計データ」という用語は、一般に、ICの物理的設計(レイアウト)や、複雑なシミュレーション又は単純な幾何学的及びブール演算により物理的設計から導き出されるデータを指す。 The term "design data" as used herein generally physical design of the IC (layout) and the data derived from the physical design by complex simulation or simple geometric and Boolean operations points. それに加えて、レチクル検査システムにより取り込まれるレチクルのイメージ及び/又はその派生物は、設計データに対する1つ又は複数の「プロキシ」として使用される。 In addition, the image and / or a derivative thereof of the reticle to be taken by a reticle inspection system is used as a "proxy" one or more of the design data. このようなレチクル・イメージ又はその派生物は、設計データを使用する本明細書で説明されている任意の実施形態において設計レイアウトの代わりに使用できる。 Such reticle image or a derivative thereof may be used in place of the design layout in any of the embodiments described herein that use the design data.

例えば、一実施形態では、レチクル検査システムにより生成されたレチクルのイメージが、設計データ空間における設計データとして使用される。 For example, in one embodiment, an image of a reticle generated by reticle inspection system is used as the design data in the design data space. レチクルは、ウェハ上に設計データを印刷するために使用される。 The reticle is used to print the design data on the wafer. このように、レチクル検査システムにより生成されたレチクルのイメージは、設計データの代わりに使用される。 Thus, the reticle image produced by the reticle inspection systems are used in place of the design data. この実施形態で使用されるレチクルのイメージは、当業界で知られているレチクル検査システムにより好適な方法で生成されるレチクルの好適なイメージを含む。 Image of a reticle used in this embodiment includes a suitable image of the reticle generated in a suitable manner by a reticle inspection system known in the art. 例えば、レチクルのイメージは、高倍率光学的レチクル検査システム又は電子ビーム・ベースのレチクル検査システムによりそれぞれ取り込まれたレチクルの高倍率光学的又は電子ビーム・イメージであってよい。 For example, the image of the reticle may be a high magnification optical or electron beam image of the reticle captured respectively by a high magnification optical reticle inspection system or an electron beam based reticle inspection system. それとは別に、レチクルのイメージは、空間イメージング・レチクル検査システムにより取り込まれたレチクルの空間イメージであってもよい。 Separately, an image of the reticle may be a spatial image of the reticle captured by the spatial imaging reticle inspection system. レチクルのイメージは、設計データを使用して1つ又は複数のステップを実行する本明細書で説明されている実施形態において設計データのプロキシとして使用される。 The reticle image is used as a proxy of the design data in the embodiments described herein for performing one or more steps using the design data.

追加の実施形態では、この方法は、ウェハ上に設計データを印刷するために使用されるレチクルについて取り込まれたレチクル検査データに基づいて設計データ空間における設計データに対するコンテキスト・マップを生成することを含む。 In additional embodiments, the method includes generating a context map for the design data in the design data space based on reticle inspection data acquired for a reticle that is used to print the design data on the wafer . このように、レチクル検査データは、コンテキスト・マップの生成への入力として取り込まれる。 Thus, reticle inspection data is taken as input to the generation of context map. コンテキスト・マップは、本明細書でさらに説明されるように構成される(例えば、コンテキスト・マップは、設計データ空間にわたる設計データの1つ又は複数の属性に対する値を含む)。 Context map is configured as described further herein (e.g., context map includes values ​​for one or more attributes of the design data across the design data space). コンテキスト・マップを生成するために使用されるレチクル検査データは、上述のレチクル・イメージの1つ又は複数などの当業界で知られている好適なレチクル検査データを含む。 Reticle inspection data used to generate the context map includes suitable reticle inspection data known in the art, such as one or more of the above-mentioned reticle image. したがって、この実施形態では、レチクル検査データは、レチクルを横切る形でレチクル上に印刷されている設計データの1つ又は複数の属性に対する値を決定するため使用され、これらの値は、コンテキスト・マップを生成するために設計データ空間的にマッピングされる。 Thus, in this embodiment, reticle inspection data is used to determine values ​​for one or more attributes of the design data printed on the reticle in the form across the reticle, these values ​​context map is designed data spatially mapping to generate. レチクル上に印刷された設計データの1つ又は複数の属性に対する値を決定することは、本明細書で説明されているように、又は他の好適な方法でも、実行される。 Determining values ​​for one or more attributes of the design data printed on a reticle, as described herein, or in other suitable manner, is executed. 設計データの1つ又は複数の属性は、本明細書で説明されている(複数の)属性を含む。 One or more attributes of the design data includes the attribute (s) that are described herein. 1つ又は複数の属性に対する値をレチクル空間から設計データ空間へマッピングすることは、さらに本明細書で説明されているように実行される。 Values ​​for one or more attributes mapping to design data space from the reticle space may be performed as described further herein. このようなコンテキスト・マップは、コンテキスト・マップを使用して1つ又は複数のステップを実行することを含む本明細書で説明されている実施形態のどれかにおいて使用される。 Such context map is used in any of the embodiments described herein which comprises performing one or more steps using a context map. それに加えて、このようなコンテキスト・マップは、さらに、本明細書で説明されているように、及び/又は本明細書で説明されている他の情報に基づいて、生成される。 In addition, such a context map further, as described herein, and / or based on other information that is described herein, is produced.

レチクル・イメージから導き出されたイメージは、さらに、設計データの「プロキシ」として使用できる。 Image derived from the reticle image is, further, can be used as a "proxy" of the design data. 例えば、レチクル検査システム又は他の好適な結像系により生成されるレチクル・イメージを使用して、レチクル・イメージをウェハ上にどのように印刷するかを例示するシミュレートされたイメージを生成することができ、これは設計データの「プロキシ」として使用される。 For example, by using the reticle image produced by the reticle inspection system or other suitable imaging system, the reticle image to generate a simulated image illustrating how to print how on the wafer It can be, which is used as a "proxy" of the design data. 一実施形態では、レチクル・イメージをウェハ上に印刷する方法を例示するシミュレートされたイメージが、設計データ空間において設計データとして使用される。 In one embodiment, images are simulated to illustrate the method of printing the reticle image on the wafer, it is used as the design data in the design data space. このように、レチクル・イメージがウェハ表面にどのように現れるかを示すシミュレーションは、さらに、設計データの代用とすることもできる。 Thus, simulations indicate reticle image appears how the wafer surface may further be used as replacement for the design data. シミュレートされたイメージは、当業界で知られている好適な方法又はシステムを使用するいかなる方法でも生成される。 Simulated images, in any manner using a suitable method or system known in the art is generated. シミュレートされたイメージは、設計データを使用して1つ又は複数のステップを実行する本明細書で説明されている実施形態において設計データのプロキシとして使用される。 Simulated image is used as a proxy of the design data in the embodiments described herein for performing one or more steps using the design data.

少なくとも一部は1つ又は複数のステップを実行するために設計データを使用する本明細書で説明されている実施形態において、設計データは、上述の設計データ若しくは設計データ・プロキシ又はそれらの組合せを含む。 In embodiments, at least some of which are described herein using design data to perform one or more steps, design data, the design data, or design data proxies or a combination of above including.

次に図面を参照する際に、図はスケール通りでないことに留意されたい。 Then when referring to the drawings, FIG. Note that not scale. 特に、図の要素の一部のスケールは、要素の特性を強調するために大きく誇張されている。 In particular, a portion of the scale of the elements of the figures is greatly exaggerated to emphasize characteristics of the elements. 図は同じスケールで描かれていないことにも留意されたい。 FIG Note also that not drawn to the same scale. 同じ参照番号を使用することで、同様の構成をとりうる複数の図に示されている要素が示されている。 By using the same reference numbers have been shown elements shown in multiple views may take the same configuration.

図1は、設計データ空間における検査データの位置を決定するためのコンピュータ実施方法の一実施形態を例示している。 Figure 1 illustrates one embodiment of a computer implemented method for determining the position of the inspection data in the design data space. 図1に示されているステップがすべて、方法の実施に本質的なものであるわけではないことに留意されたい。 All steps shown in FIG. 1, it should be noted that not those essential for carrying out the process. 1つ又は複数のステップを図1に例示されている方法から省いたり、又は追加したりすることができ、又はこの方法は、そのまま、この実施形態の範囲内で実施される。 One or more steps or omitted from the method illustrated in Figure 1, or can be or added, or the method, it is carried out within the scope of this embodiment.

一般に、この方法は、データ準備フェーズ、レシピー・セットアップ・フェーズ(例えば、ウェハ検査レシピー・セットアップ)、ウェハ検査フェーズそれ自体を含む。 Generally, the method includes the data preparation phase, recipe setup phase (e.g., wafer inspection recipe setup), the wafer inspection phase itself. この方法は、さらに、レビュー・フェーズと分析フェーズも含む。 The method also includes review phase and the analysis phase. データ準備フェーズは、ウェハ上に加工されている、又はウェハ上に加工されるべきデバイスの物理的設計レイアウトを反映する設計データ(例えば、グラフィック・データ・ストリーム(GDS)ファイル、GDSIIファイル、又は他の標準ファイル若しくはデータベースなどのデータ構造体から得られる情報)を作成又は取り込むことを含む。 Data preparation phase is fabricated on the wafer, or the design data (for example, graphic data stream (GDS) file that reflects the physical design layout of the device to be processed on a wafer, GDSII files or other including a standard file or information obtained from a data structure such as a database) create or capture it. GDSファイル、他のファイル、又はデータベースからの情報には、物理的設計レイアウト事前装飾を記述する(つまり、光近接効果補正(OPC)フィーチャ及び他の分解能向上技術(RET)フィーチャを設計に追加しないで)。 GDS file, another file, or the information from the database describes the physical design layout advance decoration (i.e., do not add optical proximity correction (OPC) features and other resolution enhancement techniques (RET) feature in the design so).

図1に示されている方法は、一般に、本明細書でさらに説明されているように検査データ・ストリームをサブピクセル精度で設計データにアラインさせることを含む。 The method illustrated in Figure 1, generally involves aligned to the design data inspection data stream as described further herein with sub-pixel accuracy. このように、本明細書で説明されている方法は、検査のため「設計にアラインさせる」方法と一般的に呼べる(例えば、ウェハ検査)。 Thus, the methods described herein, "to align the design" for inspection methods and generally can be called (e.g., wafer inspection). この方法では、ウェハ検査に設計データ、及び適宜、コンテキスト・データを使用する。 In this way, design data to wafer inspection, and optionally, use the context data. このように、本明細書で説明されている方法は、「コンテキスト・ベース検査」(CBI)法とも呼べる。 Thus, the methods described herein also called a "context-based inspection" (CBI) method. デバイス設計データとコンテキスト・データを使用することで、ウェハ検査感度を高め、ニュイサンス事象検出を劇的に減らし、欠陥を分類する精度を高め、プロセス・ウィンドウ・クォリフィケーション(PWQ)などの検査システムのアプリケーションの機能を増強することができる。 By using the device design data and context data, increasing the wafer inspection sensitivity, dramatically reduces nuisance event detection, inspection systems, such as improve the accuracy of classifying defects, process window Qualification (PWQ) it is possible to enhance the functionality of the application. コンテキスト・データは、本明細書でさらに説明されているように欠陥レビュー・プロセスやシステムを有利に利用するためにも使用される。 Context data may be used to advantageously utilize defect review process and system as described further herein. それに加えて、設計データとコンテキスト・データを使用する方法の例は、本明細書に全体が説明されているかのように参照により組み込まれている、Bevisの米国特許第6,886,153号、及びVolkらにより米国特許出願公開第2005/6,886,153号として2005年1月6日に公開された2004年7月1日に出願された米国特許出願第10/883,372号に例示されている。 In addition, examples of how to use the design data and context data, the entire herein are incorporated by reference as if set forth in U.S. Patent No. 6,886,153 of Bevis, and Volk et al by exemplified in U.S. Patent application No. 10 / 883,372, filed Jul. 1, 2004, published on January 6, 2005 as Publication No. 2005 / 6,886,153 It is. 本明細書で説明されている方法は、本特許及び特許出願において説明されている(複数の)方法のどれかの(複数の)ステップを含む。 The methods described herein may include any step (s) of the methods described (s) in this patent and patent application.

本明細書で説明されている方法は、ホット・スポット発見フェーズを含む。 The methods described herein include a hot spot discovery phase. ホット・スポット発見は、技術研究開発、製品設計、RET設計、レチクル設計と製造、製品増産において実行される。 Hot spot discovery, technology research and development, product design, RET design, reticle design and manufacturing, is executed in the product production increase. ホット・スポット発見フェーズは、レチクル設計改善及び欠陥監視と分類のためホット・スポットを識別することを含む。 Hot spot discovery phase includes identifying the hot spot for the classification and the reticle design improvement and defect monitoring. ホット・スポット発見フェーズは、さらに、ホット・スポット・データベースなどのホット・スポットに関する情報を格納するデータ構造体を生成することをも含む。 Hot spot discovery phase also includes generating a data structure containing information about hot spots, such as hot spot database. いくつかの実施形態では、ホット・スポット発見は、複数のソースを使用して実行される。 In some embodiments, the hot spot discovery is performed using a plurality of sources. 例えば、ホット・スポット発見は、設計空間ホット・スポット発見、ウェハ空間ホット・スポット発見、レチクル空間ホット・スポット発見、試験空間ホット・スポット発見、プロセス空間ホット・スポット発見の間の相関関係を使用して実行される。 For example, hot spot discovery, using a design space hot spots found, wafer space hot spot discovery, reticle space hot spot discovery, test volume hot spots found, correlation between the process space hot spots found It is executed Te. このような一例では、ホット・スポットの発見は、設計、モデル化結果、検査結果、計量結果、試験と障害分析(FA)結果からの複数の入力ソースを相関させることにより実行される。 In one such example, the discovery of hot spots, design, modeling results, inspection results, the weighing result is performed by correlating a plurality of input sources from the test and failure analysis (FA) results. 本明細書で説明されているステップはどれも、ホット・スポットを発見するために併用される。 Any steps described herein may be combined in order to reveal hot spots.

設計空間では、設計ルール・チェック(DRC)の結果を使用して設計データにおけるクリティカル・ポイントのリストを作成し、これによりホット・スポットを識別する。 In the design space, create a list of critical points in the design data using the results of the design rule checking (DRC), which by identifying the hot spots. DRCは、一般に、マスク製造に先立って(マスク処理前)レチクル・レイアウト・データの品質管理(QC)に関して実行される。 DRC is generally performed on prior to mask fabrication (masking ago) quality control of reticle layout data (QC). そのため、DRCは、ホット・スポットを生成しない場合がある。 Therefore, DRC is, there is a case that does not generate a hot spot. 代わりに、DRCの結果を使用して、設計マニュアルにはあったが、DRCルールの一部ではないか、又は新たに発見される新しい限界ホット・スポットを識別することができる。 Instead, using the results of the DRC, there was the design documentation, it is possible to identify the new limit hot spots or not part of the DRC rules, or are newly discovered. それに加えて、コンピュータによる設計の自動化(EDA)を使用して、ホット・スポットを発見することができる。 In addition, by using a design automation (EDA), it can be found hot spots. このように、ホット・スポット発見フェーズにおいて、設計ルール(マージナリティ・チェッカーとして使用されるDRC)及び/又はEDA設計ツールをホット・スポットのソースとして使用することができる。 Thus, it can be used in hot spot discovery phase, and / or EDA design tools (DRC is used as marginality checker) design rule as a source of hot spots. さらに、コンピュータ支援設計技術(TCAD)ツールとプロキシを使用することで、ホット・スポットを発見することができる。 In addition, the use of computer-aided design technology (TCAD) tool and the proxy, it is possible to find the hot spots. TCADツールは、カリフォルニア州マウンテンビュー所在のSynopsis,Inc. TCAD tools are, of Mountain View, California Synopsis, Inc. 社から市販されている。 It is commercially available from the company. それに加えて、又はそれとは別に、カリフォルニア州サンノゼ所在のKLA−Teneor社から市販されているDesignScan分析ソフトウェア、任意のパターン探索、及び設計コンテキスト(例えば、機能ブロック、設計ライブラリ要素、セル、パターンが冗長かどうか、パターン密度、ダミー/フィル対アクティブなど)をホット・スポットのソースとして使用できる。 In addition, or alternatively, DesignScan analysis software commercially available from KLA-Teneor Inc. San Jose located, arbitrary pattern searching, and design context (e.g., functional blocks, design library elements, the cell pattern is redundant whether or not, it can be used pattern density, such as dummy / fill versus active) as a source of hot spots. 他の例では、欠陥の設計データに基づくグループ分け(パレート分析を含む、又は含まない)を使用して、ホット・スポットを発見し、グループ分けすることができ、これは、本明細書で説明されているように実行される。 In another example, using the grouping based on the design data of the defective (including Pareto analysis, or without), I discovered the hot spots, can be grouped, which is described herein is performed as.

追加の例では、設計空間において、ホット・スポット発見フェーズは、ウェハ上に印刷された設計データの走査型電子顕微鏡(SEM)イメージを設計データに揃えるか、又はオーバーレイすることで(本明細書で説明されているように実行される)、設計データ空間における実際の欠陥位置を識別し、設計データ空間における欠陥の位置に近接する設計データに基づく任意のパターン探索を実行して、設計における類似の可能なホット・スポットを識別することができる。 In an additional example, in the design space, the hot spot discovery phase, a scanning electron microscope (SEM) image of the design data printed on the wafer or align the design data, or by overlaying (herein It is performed as described), designed to identify the actual defect position in the data space, running any pattern search based on the design data proximate to the positions of the defects in design data space, similar in design it is possible to identify the hot spots available. 次いで、ウェハに対する元の検査結果に実行されたリピータ解析を使用して、設計データにおける系統的欠陥とその設計グループを識別することができ、これは、本明細書でさらに説明されているように実行される。 Then, using a repeater analysis performed based on the test results for the wafer, it is possible to identify the design group and systematic defects in the design data, which, as described further herein It is executed. このアプローチの利点の1つは、ターゲットの欠陥が設計データ空間において実質的に正確に位置決めされる場合、任意のパターン探索及び/又は系統的欠陥識別に使用されるパターン探索ウィンドウを欠陥毎に調節することができる。 One advantage of this approach is adjusted if the pattern search window used for any pattern searching and / or systematic defect identification for each defect defect targets are substantially accurately positioned in the design data space can do.

ウェハ空間において、リピータ解析、系統的(例えば、プロセス限界)欠陥のゾーン/空間シグネチャ解析、系統的欠陥の時間シグネチャ解析、レチクル/ダイ空間における発見について信号対雑音比(S/N)を高める設計オーバーレイを有する積層ダイ(又はレチクル)結果、さらに系統的欠陥又は系統的欠陥のグループを優先順位付けするため欠陥の属性として欠陥空間に相関する歩留まり(又は致命確率(KP))のうちの1つ又は複数を使用してホット・スポットを発見することができ、それぞれ、本明細書でさらに説明されているように実行される。 In the wafer space, repeater analysis, systematic (e.g., process limits) Zone / spatial signature analysis of defects, the time signature analysis of systematic defects, the signal-to-noise ratio for the discovery in the reticle / die space enhance the (S / N) Design stacked die (or reticle) results with overlay, one of the yield that is correlated with the defect space as an attribute of the defect for prioritizing groups further systematic defects or systematic defects (or critical probability (KP)) or more to be able to reveal hot spots using, respectively, are performed as described further herein.

レチクル/ダイ空間において、リピータ解析、欠陥密度マッピング、設計パターン・ベースのグループ分け解析、S/N比改善のための設計コンテキスト(例えば、機能ブロック)によるフィルタリング、設計におけるコールド・スポットを発見するためのレチクル検査からの注目していない欠陥の識別のうちの1つ又は複数を使用して、ホット・スポットを発見することができ、それぞれ、本明細書でさらに説明されるように実行される。 In the reticle / die space, repeater analysis, defect density mapping, design pattern based grouping analysis, S / design context for N improving (e.g., functional blocks) filtering by, for finding a cold spot in the design using one or more of the identified defects that do not interest from reticle inspection, it is possible to reveal hot spots, respectively, are performed as described further herein.

試験空間では、メモリ・ビット・エラーから設計へのマッピング及び論理ビットマップ密度から設計へのマッピングのうちの1つ又は複数を使用してホット・スポットを発見することができ、これらを両方とも、注目しない欠陥(又は設計におけるコールド・スポット)を識別するためにリピータ解析(ウェハ空間内で実行される)又は設計データ・ベースのグループ分け(レチクル/ダイ空間において実行される)と組み合わせることができる。 In the test space, using one or more of the mapping of the memory-bit errors to design a mapping and logical bitmap density of the design can be found hot spots, both of these, it can be combined with the repeater analyzed to identify (executed in the wafer space) or design data based grouping (executed in the reticle / die space) (cold spots in or design) of interest was not defective . これらのステップはそれぞれ、本明細書でさらに説明されているように実行される。 Each of these steps may be performed as described further herein.

プロセス空間では、PWQをホット・スポットのソースとして使用し(ダイ−ダイ、標準参照ダイ、又はダイ−データベースの方法を使用して)、またプロセスの実験計画法(DOE)を使用してプロセス・ウィンドウ及びクリティカルな設計フィーチャをホット・スポットとして決定することで(ダイ−ダイ、標準参照ダイ、又はダイ−データベースの方法を使用して)、ホット・スポットを発見することができ、それぞれ、本明細書でさらに詳しく説明されるように実行される。 In the process space, using PWQ as a source of hot spots process using (die - using the method of the database - die, standard reference die, or die), and the process of Experiments (DOE) in determining the window and critical design features as a hot spot (die - die, standard reference die, or die - using the method of database), it is possible to reveal hot spots, respectively, hereby It is performed as described in more detail in writing.

いくつかの実施形態では、図1のステップ10に示されているように、この方法は、設計データにおける所定のアライメント部位を選択することを含む。 In some embodiments, as shown in step 10 of FIG. 1, the method includes selecting the predetermined alignment sites in the design data. 所定のアライメント部位を選択することは、検査システムを使用して実行される。 Selecting a predetermined alignment sites is performed using an inspection system. 所定のアライメント部位は、検査プロセス・レシピーのセットアップ時に選択される。 The predetermined alignment sites are selected during the setup of the inspection process recipe. 「レシピー」は、一般に、検査などのプロセスを実行する命令群として定義される。 "Recipe" is generally defined as a set of instructions for processes such as inspection. ウェハ検査のレシピーを本明細書で説明されているようにセットアップすることは、自動的に、半自動的に(例えば、ユーザー補助の下で)、又は手動で実行される。 It is set up as described the recipe of wafer inspection herein, automatically, semi-automatically (e.g., under Accessibility), or manually executed.

一例では、検査システムにより実行される検査プロセスのセットアップ時に、ウェハ・スワス分割情報、検査システム・モデル番号、検査に使用される(複数の)光学モード、ピクセル・サイズなどの検査システムのパラメータに関する情報を、設計データに加えて、所定のアライメント部位を選択するために使用する。 Information In one example, when setting up the inspection process performed by the inspection system, a wafer swath division information, the inspection system model number, is used to check (s) an optical mode, about the parameters of the inspection system, such as pixel size and in addition to the design data, it is used to select a predetermined alignment sites. 所定のアライメント部位は、さらに、検査されるウェハの1つ又は複数の属性に基づいて選択される。 The predetermined alignment sites may further be selected based on one or more attributes of the wafer to be inspected. 所定のアライメント部位に対するデータ及び/又はイメージ(又はこのデータを参照するインデックス)は、検査プロセスに対するレシピーに格納される。 Data and / or images for the predetermined alignment sites (or index that refers to this data) is stored in the recipe for the inspection process. 例えば、ウェハ上の層に対する所定のアライメント部位に関する情報は、ウェハ上の層に対する検査プロセス・レシピーにおけるアライメント・データとして格納され、アライメント・データは、検査システムがこの特定のデバイス及び層のウェハを検査する毎に使用される。 For example, the information regarding the predetermined alignment site for the layer on the wafer, are stored as alignment data in the inspection process recipe to the layer on the wafer, alignment data, the inspection system inspects the wafer for the particular device and layer It is used each time.

いくつかの実施形態は、本明細書では、ウェハに対するデータ及び/又はイメージを取り込むために「ウェハ・スキャニング」又は「ウェハをスキャンすること」を含むものとして説明されているが、当業界で知られている適切な技術及び/又はシステムを使用することで、このようなデータ及び/又はイメージを取り込むことができるものと理解されるべきである。 Some embodiments herein have been described as including "scanning the wafer" "wafer scanning" or to capture data and / or image of the wafer, known in the art its dependent by using the appropriate techniques and / or systems, it should be understood that it is possible to incorporate such data and / or images. 例えば、本明細書で説明されている検査システム又はフィールド毎のイメージ収集を実行するように構成された他の検査システムにより、ウェハに対するデータ及び/又はイメージを取り込むことができる。 For example, the other inspection systems configured to perform image acquisition of each inspection system or field are described herein, it is possible to capture data and / or images to the wafer. このように、ウェハの端から端までスキャンする代わりに、検査システムは、ステッピング方式でデータ及び/又はイメージを取り込むことができる。 Thus, instead of scanning from the edge of the wafer to the edge, the inspection system can take in the data and / or image in a stepping manner. 他の例では、本明細書で説明されている検査システム、又はポイント毎の検査を実行するように構成されている他の検査システムにより、ウェハに対するデータ及び/又はイメージを取り込むことができるが、これは、一般に、自動プロセス検査(API)と呼ばれうる。 In another example, the inspection systems described herein, or by other inspection systems configured to perform the inspection of each point, you can capture data and / or images to the wafer, This may generally be referred to as automatic process testing (API).

所定のアライメント部位を選択するために、いくつかの方法を使用できる。 To select a predetermined alignment sites, several methods can be used. 一実施形態では、この方法は、所定のアライメント部位に対応する設計データを取り込むことを含む。 In one embodiment, the method includes capturing design data corresponding to the predetermined alignment sites. 本明細書で説明されている方法において使用される所定のアライメント部位に対するデータ又はイメージは、レンダリングされたGDSクリップ(本明細書で使用されている「クリップ」という用語は、設計レイアウトの比較的小さな部分を意味する)とレンダリングされGDSクリップにアラインされた検査システムにより生成されたイメージを含む。 Data or images for the predetermined alignment sites used in the methods described herein, the term rendered GDS clips (used herein, "clip" is relatively small design layout rendered to mean moieties) including images generated by the inspection system, which is aligned to the GDS clip. 所定のアライメント部位に対応する設計データをシミュレート(又は「レンダリング」)することを用いて、ウェハ上に設計データをどのように印刷するかを例示するイメージを生成することができる。 Using a simulating (or "render") design data corresponding to the predetermined alignment sites, it is possible to generate an image that illustrates how to print how the design data on the wafer. この方法は、さらに、設計データ又はGDSクリップとシミュレート(「レンダリング」)されたイメージとの相互相関を実行することと、設計データ空間におけるシミュレートされたイメージの位置を(つまり、設計データ空間内の座標とともに)記録することを含む。 The method further includes performing a cross correlation between the designed data or GDS clips and simulated ( "render") image, the position of the image which is simulated in the design data space (i.e., design data space coordinates with the inner) includes recording. 所定のアライメント部位に対応する設計データが上述のようにウェハ上にどのように印刷されるかを例示するイメージをシミュレートすることは、好適な方法、アルゴリズム、又はKLA−Tencorから市販されているPROLITHなどの当業界で知られているソフトウェアを使用して実行される。 The design data corresponding to the predetermined alignment sites to simulate the images that illustrate how the printed how on the wafer as described above are commercially available from a suitable method, algorithm, or KLA-Tencor It is performed using a software known in the art, such as PROLITH.

それに加えて、ウェハに対し1つ又は複数のプロセスが実行された後に所定のアライメント部位がウェハ上にどのように印刷されるかを例示するシミュレートされたイメージが、上述のように生成される。 In addition, simulated images illustrate how the predetermined alignment sites after being one or more processes performed on the wafers are printed how on the wafer is generated as described above . 例えば、1つ又は複数のプロセスは、リソグラフィ、リソグラフィとエッチングの組合せ、異なるリソグラフィ・プロセスなどを含む。 For example, one or more processes, including lithography, the combination of lithography and etching, and the like different lithographic processes. このように、本明細書で説明されている方法で使用される所定のアライメント部位に対するデータは、検査に先立ってウェハ上で実行される1つ又は複数のプロセスに基づいて選択又は生成された1つ又は複数のシミュレートされたイメージを含む。 Thus, the data for the predetermined alignment sites used in the methods described herein have been selected or generated based on one or more processes running on the wafer prior to inspection 1 One or a plurality of the simulated image. ウェハ上で異なるプロセスが実行された後に取り込まれた検査データのアライメントに対し所定のアライメント部位の異なるデータを使用することで、本明細書で説明されている方法の精度の高めることができる。 By contrast alignment inspection data captured after the different processes on the wafer are performed using different data of the predetermined alignment sites, it is possible to improve accuracy of the methods described herein.

所定のアライメント部位を選択することは、設計データ(例えば、GDSデータ)を前処理して、検査プロセスやシステムに適合する所定のアライメント部位を選択することを含む。 Selecting a predetermined alignment sites include design data (e.g., GDS data) pretreated, selecting a predetermined alignment sites conforming to the inspection processes and systems. 例えば、場合によっては、レンダリングされたGDSクリップは、ウェハ加工プロセスにより引き起こされる変化(例えば、色の変化)の影響を受けにくいため、本明細書で説明されている方法で所定のアライメント部位に対するデータとして使用するのに都合がよい。 For example, in some cases, it rendered GDS clips, data for the predetermined alignment sites in a manner changes caused by the wafer fabrication process (e.g., color change) for less susceptible to, are described herein it is convenient to use as. しかし、レンダリングされたGDSクリップ「オフライン」にアラインされている検査システムにより取り込まれた所定のアライメント部位のイメージは、デバイス加工の後の段階において生成される検査データとともに使用すると都合がよい場合があるが、それは、これらのイメージが、レンダリングされたGDSクリップに比べて、検査システムにより生成されたウェハ上のアライメント部位のイメージに類似している可能性があるからであり、これにより、より正確なアライメントを得ることができる。 However, the rendered image of the predetermined alignment sites captured by the inspection system that is aligned to the GDS clip "offline" as may be conveniently used with test data generated in the later stages of device processing but because these images are compared to rendered GDS clips, is because there is a possibility that similar to the image of the alignment sites on produced wafer by the inspection system, thereby, more accurate it is possible to obtain the alignment. したがって、いくつかの実施形態では、本明細書で説明されている方法で使用されるアライメント・データは、GDSクリップと、検査実行時にウェハ上のアライメント部位に対する好適なデータ一致が必ず見つかるようにGDSクリップにアラインされたイメージの両方を含む。 Thus, in some embodiments, the alignment data for use in the methods described herein, and GDS clip, to always find a suitable data match to alignment sites on the wafer during inspection execution GDS including both aligned to the clipped image. それとは別に、所定のアライメント部位の重心などの設計データにおける所定のアライメント部位の1つ又は複数の属性を決定し、検査システムにより取り込まれたアライメント部位のイメージの対応する重心を決定し、これを使用して、検査ピクセル・データを設計データにアラインさせることができる。 Apart from that, determine one or more attributes of the predetermined alignment sites in the design data, such as the centroid of the predetermined alignment sites, to determine the corresponding center of gravity of the images of the alignment sites captured by the inspection system, it use can be aligned to the design data inspection pixel data.

ダイ毎に選択された所定のアライメント部位の個数は大きく変化する。 The number of predetermined alignment sites selected for each die varies greatly. 例えば、比較的疎らな所定のアライメント部位の集まりを選択する。 For example, to select a set of relatively sparse predetermined alignment sites. それに加えて、所定のアライメント部位を、1つのダイ上で所定の頻度により選択する。 In addition, the predetermined alignment sites, selects a predetermined frequency on a single die. 所定のアライメント部位は、ダイそれ自体の中に含まれているため、ダイの中のデバイスのフィーチャ及び/又はダイのデバイス領域内に配置されているフィーチャを含むように所定のアライメント部位を選択する。 The predetermined alignment sites, because it is contained within the die itself, selecting a predetermined alignment sites to include features that are located within a feature and / or the die device regions of the device in the die . このように、所定のアライメント部位が、設計データの既存のフィーチャを含むように選択される。 Thus, the predetermined alignment sites is selected to include an existing feature of the design data. このような所定の選択部位は有益である。 Such predetermined selected site is beneficial. なぜなら、アライメント・フィーチャを含むように設計データを修正する必要がなく、またアライメント・フィーチャはダイのサイズを増やさなくてもよいからである。 This is because there is no need to modify the design data to include alignment features, also alignment features is because it is unnecessary to increase the size of the die.

この方法は、さらに、検査システムにより取り込まれたイメージ又はデータにおいて(ミスアライメント公差範囲内で)ユニークに識別可能な設計データ内の所定のアライメント部位を選択することも含む。 The method also includes selecting a predetermined alignment sites were in the image or data (in the misalignment tolerance) in uniquely identifiable design data acquired by the inspection system. 例えば、所定の探索範囲不確定の範囲内でユニークであるアライメント・フィーチャ(つまり、ターゲット)を含むように、所定のアライメント部位を選択することができる。 For example, unique in that alignment features within a given search range uncertainty (i.e., target) to contain, it is possible to select a predetermined alignment sites. こうして、イメージ又はデータにおけるウェハ上のアライメント部位の配置に特定の位置不確実さが与えられた場合、アライメント・データ及びイメージ又はデータに対し相関を実行し、2つのアライメント部位の比較的強い一致を明確に識別することができる。 Thus, if a particular position uncertainty in placement of the alignment sites on the wafer in the image or data is given, and performing a correlation with respect to alignment data and image or data, a relatively strong match two alignment sites it can be clearly identified.

一実施形態では、所定のアライメント部位は、x及びy方向でユニークな1つ又は複数の属性を有する少なくとも1つのアライメント・フィーチャを含む。 In one embodiment, the predetermined alignment sites comprises at least one alignment features having a unique one or more attributes in the x and y directions. このような1つの所定のアライメント部位の一実施形態が図2に示されている。 One embodiment of such a one predetermined alignment sites is shown in Figure 2. 図2に示されているように、所定のアライメント部位32は、アライメント・フィーチャ34を含む。 As shown in FIG. 2, the predetermined alignment sites 32 include alignment features 34. アライメント・フィーチャ34は、x方向及びy方向にユニークな1つ又は複数の属性を有する。 Alignment features 34, has a unique one or more attributes in the x and y directions. 例えば、アライメント・フィーチャの隅は、そのアライメント・フィーチャをダイにおける他のフィーチャに関して、アライメント・フィーチャに近接するx方向とy方向にユニークなものにすることができる。 For example, the corner of the alignment features may be the alignment feature with respect to other features in the die to it unique in the x direction and the y direction toward the alignment features. 所定のアライメント部位は、さらに、同様に、又は異なる形で構成される複数のそのようなアライメント・フィーチャを含むこともできる。 The predetermined alignment sites are further similarly, or may include a plurality of such alignment features configured differently. このように、1つ又は複数のアライメント・フィーチャは、xとyの両方向においてユニークなものとすることができる。 Thus, one or more alignment features may be a unique and in both the x and y.

代替の実施形態では、所定のアライメント部位は、少なくとも2つのアライメント・フィーチャを含む。 In an alternative embodiment, the predetermined alignment sites includes at least two alignment features. 2つのアライメント・フィーチャのうちの第1のものは、x方向にユニークな1つ又は複数の属性を有する。 First of the two alignment features includes a unique one or more attributes in the x direction. 2つのアライメント・フィーチャのうちの第2のものは、y方向にユニークな1つ又は複数の属性を有する。 Second of the two alignment features includes a unique one or more attributes in the y direction. このような1つの所定のアライメント部位の一実施形態が図2に示されている。 One embodiment of such a one predetermined alignment sites is shown in Figure 2. 図2に示されているように、所定のアライメント部位32は、アライメント・フィーチャ38を含む。 As shown in FIG. 2, the predetermined alignment sites 32 include alignment features 38. アライメント・フィーチャ38は、x方向にユニークであるが、y方向ではアライメントに関する情報をもたらさない1つ又は複数の属性を有する。 Alignment features 38, which are unique in the x direction, having one or more attributes does not lead to information about the alignment in the y-direction. 例えば、アライメント・フィーチャ38の垂直エッジは、そのアライメント・フィーチャをダイにおける他のフィーチャに関して、アライメント・フィーチャに近接する、x方向にユニークなものにすることができる。 For example, vertical edges of the alignment features 38, with respect to its alignment features of other in the die features proximate the alignment features can be a unique and the x-direction. 所定のアライメント部位は、複数のそのようなフィーチャを含む。 The predetermined alignment sites includes a plurality of such features.

所定のアライメント部位36は、アライメント・フィーチャ40を含む。 The predetermined alignment sites 36 include alignment features 40. アライメント・フィーチャ40は、y方向にユニークであるが、x方向ではアライメントに関する情報をもたらさない1つ又は複数の属性を有する。 Alignment features 40, which are unique in the y-direction, has one or more attributes does not lead to information about the alignment in the x-direction. 例えば、アライメント・フィーチャ40の水平エッジは、このアライメント・フィーチャをダイにおける他のフィーチャに関して、アライメント・フィーチャに近接する、y方向にユニークなものにする。 For example, the horizontal edge of the alignment features 40, the alignment features with respect to other features in the die, proximate the alignment features to it unique in the y direction. 所定のアライメント部位は、複数のそのようなフィーチャを含む。 The predetermined alignment sites includes a plurality of such features. さらに、所定のアライメント部位は、x及び/又はy方向でユニークな2つよりも多い属性を含む。 Further, the predetermined alignment sites include unique more than two attributes x and / or y-direction. このように、組み合わせることで「ライブ」イメージ又はデータ(例えば、検査時に検査システムにより取り込まれたイメージ又はデータ)と所定のアライメント部位に対するデータとの間の絶対(x,y)オフセットを決定するのに十分なx及びyのアライメント情報をもたらすフィーチャ38、40などのアライメント・フィーチャの集合を含むように所定のアライメント部位を選択することができる。 Thus, "live" image or data (e.g., captured by the inspection system during inspection image or data) by combining to determine the absolute (x, y) offset between the data for the predetermined alignment sites it can be selected predetermined alignment sites to include a set of alignment features, such as features 38 and 40 provide alignment information sufficient x and y in.

所定のアライメント部位の選択は、手動で、自動的に、又は手動と自動の何らかの組合せ(つまり、半自動又はユーザー補助)により実行される。 Selection of the predetermined alignment sites manually, automatically, or manually with some combination of automatic (i.e., semi-automatic or accessibility) is performed by. 手動で実行されるか、自動的に実行されるか、又はその両方で実行されるかに関係なく、所定のアライメント部位選択は、設計データ、ウェハの光学又は電子ビーム・イメージ、又はその両方を使用して実行される。 Manually or executed, either automatically executed, or regardless of whether running on both, the predetermined alignment site selection, design data, optical or electron beam images of the wafer, or both use is executed. 所定のアライメント部位のユーザー補助による選択では、ユーザーは、コンピュータ支援設計(CAD)レイアウト、ウェハのライブ若しくは格納されている光若しくは電子ビーム・イメージ、又はその両方を調べて、上述の一意性基準を満たす1つ又は複数の所定のアライメント部位を決定することができる。 The selection by the Accessibility predetermined alignment sites, users, computer-aided design (CAD) layout, light or electron beam image is live or storage of the wafer, or by examining both the uniqueness criteria described above it is possible to determine one or more predetermined alignment sites meet.

所定のアライメント部位の自動的又は半自動的な選択において、この方法は、検査システムを使用してウェハ上のダイの行をスキャンすることと、ダイのそれぞれのフレームを(例えば、アルゴリズムを実行することにより)処理し、ユニークなアライメント部位を識別することを含む。 In automatic or semi-automatic selection of the predetermined alignment sites, the method includes scanning the row of die on the wafer using an inspection system, each of the frames of the die (e.g., by executing an algorithm by) was treated includes identifying a unique alignment sites. 「フレーム」という用語は、一般的に、ウェハをスキャンするときに取り込まれる検査データ又はイメージのスワス内のダイの一部に対するデータ又はイメージとして本明細書では定義される。 The term "frame" is generally defined herein as data or an image for a portion of a die in a swath of the examination data or image is captured when scanning wafer. フレームを処理することは、フレーム内のフィーチャのxとyの勾配を決定することと、所定のアライメント部位において使用するx及び/又はy方向に比較的強い勾配を有する1つ又は複数のフィーチャを選択することとを含む。 Processing the frame includes determining a gradient feature of x and y in the frame, one or more features having a relatively high gradient in the x and / or y-direction for use in the predetermined alignment sites and selecting. この方法は、さらに、フレームとそのようなフィーチャを含むパッチ・イメージの相互相関を実行し、(複数の)勾配の比較的強いピークがただ1つ所定の探索範囲内に置かれているかどうかを判定することを含む。 The method further includes performing a cross-correlation of the patch image containing such features and frame, whether located within the (s) relatively strong peaks only one predetermined search range of the gradient It includes determining. このように、パターン探索ウィンドウ内でユニークなアライメント・フィーチャは、所定のアライメント部位について識別され、選択される。 Thus, unique alignment features in the pattern search window is identified for a given alignment sites are selected. この方法は、さらに、設計データにアクセスすることと、設計データの1つ又は複数の比較的小さな領域を1つ又は複数のイメージとしてレンダリングすることと、好適なアライメント部位を識別するために上記ステップを実行することとを含む。 The method further step in order to identify and access to design data, and rendering the one or more relatively small area of ​​the design data as one or more images, suitable alignment sites and a making a run. この方法は、さらに、この方法により識別される1つ又は複数の潜在的アライメント部位(例えば、潜在的アライメント部位に対する光又は電子ビーム及びCADイメージの対)を表示することと、ユーザーが所定の最低距離間隔でダイ上に分散されている1つ又は複数の好適なアライメント部位を選択できるようにすることとを含む。 The method further one or more potential alignment sites identified by this method (e.g., a pair of light or electron beams and CAD images for potential alignment sites) and displaying the minimum user is given in distance interval and a to be able to select one or more suitable alignment sites are distributed on the die.

他の実施形態では、所定のアライメント部位を選択するために使用される検査システム又は他のイメージ収集システムのイメージング・モードは、検査データを取り込むために使用される検査システムの1つ又は複数のイメージング・モードと異なる。 In other embodiments, the imaging mode of the inspection system, or other image acquisition system is used to select a predetermined alignment sites, one or more imaging inspection system used to capture the test data mode is different. このように、この方法は、アライメント部位選択及びウェハ検査に異なるイメージング・モードを使用することを含む。 In this manner, the method may include the use of different imaging modes in alignment site selection and wafer inspection. また、アライメント部位選択ステップは、ウェハを検査するために使用されるさまざまなイメージング・モードに基づいて実行される。 Further, the alignment site selection step is performed based on various imaging modes used to inspect the wafer. 例えば、検査システムは、明視野(BF)モード、暗視野(DF)モード、Edge Contrast(KLA−Tencorの商標である)モード、さまざまなアパーチャ・モード、及び/又は電子ビーム・イメージング・モードなどの検査用の複数の光学的イメージング・モードを使用するように構成される。 For example, the inspection system, bright field (BF) mode, dark field (DF) mode, (a trademark of KLA-Tencor) Edge Contrast mode, such as various aperture mode, and / or electron beam imaging mode configured to use multiple optical imaging mode for inspection. エッジコントラスト(Edge Contrast:EC)検査は、一般に、相補的イメージング・アパーチャで円形対称照射アパーチャを使用して実行される。 Edge Contrast (Edge Contrast: EC) inspection is generally performed by using a circularly symmetric illumination apertures in complementary imaging aperture. ウェハ上の特定の層の検査に最良のイメージング・モードは、欠陥S/N比を最大にするイメージング・モードであり、最良のイメージング・モードは、層のタイプにより異なる。 The best imaging mode to the inspection of a particular layer on the wafer is a imaging mode to maximize defect S / N ratio, the best imaging mode is different depending on the type of layer. それに加えて、検査システムは、複数のイメージング・モードを同時に使用するか、又は順次使用してウェハを検査するように構成される。 In addition, the inspection system, use multiple imaging modes simultaneously or sequentially configured to inspect the wafer using. ウェハ検査時に実行されるアライメント部位イメージ又はデータ取り込みでは、ウェハ検査に最良のイメージング・モードを使用するので、アライメント部位選択では、好ましくは、そのモードを使用して、適切なアライメント部位及びアライメント・フィーチャを選択する。 The alignment sites image or data acquisition is performed during wafer inspection, because it uses the best imaging mode to wafer inspection, the alignment site selection, preferably using that mode, proper alignment sites and alignment features to select.

しかし、設計データ空間において選択された所定のアライメント部位の位置を正確に決定するために、所定のアライメント部位(ウェハ上の)の光学的パッチ・イメージを上述のような設計データ又はGDSIIクリップから導き出されたシミュレートされたイメージにアラインさせることができる。 However, in order to accurately determine the position of the predetermined alignment sites selected in the design data space, derived optical patch image of the predetermined alignment sites (on the wafer) from the design data or GDSII clip as described above the can be aligned to the simulated image. シミュレートされたイメージと光学イメージをアラインさせるのに好適な品質を有するシミュレートされたイメージを取得することは、あらゆるイメージング・モードに対し困難であると思われる。 Obtaining a simulated image having suitable quality to cause alignment of the simulated image and the optical image is believed to be difficult to any imaging mode. しかし、特定のイメージング・モード(例えば、BFモード)に関しては、シミュレートされたイメージと光学イメージの最良一致を得ることができる。 However, for specific imaging mode (e.g., BF mode), it is possible to obtain the best match simulated images and optical images. したがって、この方法は、検査に最良のイメージング・モードを使用してウェハをスキャンすることで好適な所定のアライメント部位を選択することを含む。 Accordingly, the method includes selecting the at suitable predetermined alignment sites to scan wafer using the best imaging mode to the inspection. この方法は、さらに、検査システムを使用してウェハ上の選択された所定のアライメント部位に再び訪れ、シミュレートされたイメージ又はGDSIIクリップに最もよく一致するイメージとなるモードを使用して光学パッチ・イメージを取り込むことを含む。 The method further again visited predetermined alignment sites chosen on the wafer using the inspection system, an optical patch using the mode in which an image that best matches the simulated image or GDSII clip including that captures the image.

シミュレートされたイメージ又はGDSIIクリップと一致する最良のモードを使用して得られたイメージを、設計データにおいて対応するアライメント部位のシミュレートされたイメージ又はGDSIIクリップにアラインさせる。 The image obtained using the best mode that matches the simulated image or GDSII clip, it is aligned to the corresponding image or GDSII clip simulated alignment sites in the design data. シミュレートされたイメージ又はGDSIIクリップに一致する最良のモードを使用して取り込まれたイメージをアラインさせることにより決定された設計データ空間における選択されたアライメント部位の(x,y)位置を使用することで、これらのx位置とy位置を、検査に最良のモードを使用して取り込まれたパッチ・イメージに関連付けることができる。 Simulated image or GDSII clip to the best mode images captured using the selected in the design data space is determined by aligning the the alignment sites that match (x, y) using the position in, it can be associated with these x and y positions, the best mode to patch images captured using the inspection. 異なるモード(検査モードとシミュレートされたイメージ又はGDSIIクリップに一致する最良のモード)で同じ部位について集められたイメージの間にある種の固定されたオフセットがある場合、好適な較正ターゲットを使用して検査の開始時(又はその前)にこのオフセットを測定し、及び/又は補正する。 If there is some fixed offset between the different modes (test mode and simulated best mode matching images or GDSII clip) in images collected for the same site, using a suitable calibration target the offset is measured at the start of the test (or before) to Te, and / or corrected.

このような一実施形態では、この方法は、所定のアライメント部位の光学又は電子ビーム・イメージに対しCADでシミュレートされたイメージ又はGDSIIクリップのオフラインアラインを行って、マッピングを決定する(つまり、設計データ空間における光学又は電子ビーム・イメージの個別ピクセルの位置を決定する)ことを含む。 In one such embodiment, the method performs an offline alignment of images or GDSII clip simulated by CAD to optical or electron beam image of the predetermined alignment sites to determine the mapping (i.e., Design determining the position of the individual pixels of the optical or electron beam image in the data space) it includes. 例えば、所定のアライメント部位を選択し、シミュレートされたイメージと一致する最良のイメージを提供することができるイメージング・モードを使用してウェハ上のそれらの部位のイメージを取り込んだ後、所定のアライメント部位に対応する設計データを取り込み(ポリゴン表現などの形式で)、次いで、適切な変換関数を使用して適切なピクセル・サイズでシミュレートされたイメージとしてレンダリングする。 For example, to select the predetermined alignment sites, after capturing the image of those sites on the wafer using the imaging mode that can provide the best image that matches the simulated image, the predetermined alignment It captures the design data corresponding to the site (in the form of polygon representation), then rendered as using the appropriate transformation function is simulated in the appropriate pixel size images. 次いで、適切な方法及び/又は当業界で知られているアルゴリズムを使用して光学(又は電子ビーム)イメージとシミュレートされたイメージを互いにアラインさせる。 Then, to align with each other the optical (or electron beam) image and simulated images using algorithms known in the suitable methods and / or the art. 光学(又は電子ビーム)イメージとシミュレートされたイメージを互いにアラインさせることは、十分に正確なアラインを行うために前の層ジオメトリが光学イメージから排除されるか、又は他の何らかの形でわかるように光学イメージ内のノイズ源となりうる前の層ジオメトリなどの設計データ(例えば、設計データベースにおける)に関する他の情報を使用して実行される。 Optical (or electron beam) be the image aligned with one another simulated image, or previous layer geometry in order to perform a sufficiently accurate alignment is eliminated from the optical image, or other as can be seen in some way design data (e.g., in the design database), such as the previous layer geometry which can be a source of noise in the optical image is performed using other information about.

検査用のレシピーをセットアップするプロセスの結果は、所定のアライメント部位、設計データ空間における所定のアライメント部位のそれぞれの位置(例えば、x及びy座標)、その後のウェハ検査時に実質的に正確なアラインを実行するために検査システムにより使用される追加の情報を表す1つ又は複数の光学又は電子ビーム・パッチ・イメージを含む。 Result of the process of setting up a recipe for inspection, the predetermined alignment sites, each position of the predetermined alignment sites in the design data space (e.g., x and y coordinates), followed by a substantially accurate alignment during wafer inspection used by the inspection system to perform include one or more optical or electron beam patch images represent additional information.

図1のステップ12に示されているように、この方法は、ウェハ上のアライメント部位に対する検査システムにより取り込まれたデータを所定のアライメント部位に対するデータにアラインさせることを含む。 As shown in step 12 of FIG. 1, this method comprises aligned data captured by the inspection system for alignment sites on the wafer to the data for the predetermined alignment sites. 所定のアライメント部位に対するデータは、上述のデータのどれかを含む。 Data for the predetermined alignment sites include any of the above data. 例えば、所定のアライメント部位に対するデータは、GDSIIファイル又は他の標準的な機械可読ファイル・フォーマットなどのデータ構造体に格納されている設計データを含む。 For example, the data for the predetermined alignment sites, including design data stored in a data structure, such as a GDSII file or other standard machine-readable file format. 他の実施形態では、所定のアライメント部位に対するデータは、所定のアライメント部位がウェハ上にどのように印刷されるかを示す1つ又は複数のシミュレートされたイメージを含む。 In other embodiments, the data for the predetermined alignment sites, including one or more simulated images illustrating how the predetermined alignment sites are printed how on the wafer. 1つ又は複数のシミュレートされたイメージは、設計データ空間においてウェハ上のアライメント部位の位置を、設計データ空間における所定のアライメント部位の位置に基づいて本明細書のさらなる説明に従って決定できるように本明細書でさらに説明されているとおりに設計データ空間にマッピングされる。 One or more simulated images, the so the positions of the alignment sites on the wafer in the design data space may be determined in accordance with a further description herein, based on the position of the predetermined alignment sites in design data space It is mapped to the design data space as described further herein.

追加の実施形態では、所定のアライメント部位に対するデータは、所定のアライメント部位の1つ又は複数の属性を含み、ウェハ上のアライメント部位に対するデータは、アライメント部位の1つ又は複数の属性を含み、アラインさせるステップは、所定のアライメント部位の1つ又は複数の属性をアライメント部位の1つ又は複数の属性にアラインさせることを含む。 In additional embodiments, the data for the predetermined alignment sites includes one or more attributes of the predetermined alignment sites, data for the alignment sites on the wafer may include one or more attributes of the alignment sites, aligned step of includes is aligned to one or more attributes of the alignment sites one or more attributes of the predetermined alignment sites. 所定のアライメント部位及びこの実施形態で使用されるウェハ上のアライメント部位の1つ又は複数の属性は、本明細書で説明されている(複数の)属性を含む。 Predetermined alignment sites and one or more attributes of the alignment sites on the wafer used in this embodiment includes a (plurality of) attributes described herein. 例えば、一実施形態では、所定のアライメント部位の1つ又は複数の属性は、所定のアライメント部位の重心を含み、ウェハ上のアライメント部位の1つ又は複数の属性は、アライメント部位の重心を含む。 For example, in one embodiment, the one or more attributes of the predetermined alignment sites, including the center of gravity of the predetermined alignment sites, one or more attributes of the alignment sites on the wafer, including the center of gravity of the alignment sites. 所定のアライメント部位とウェハ上のアライメント部位の重心は、これらの部位における1つ又は複数のアライメント・フィーチャに対する重心である。 Centroid alignment sites on a given alignment sites and the wafer is the center of gravity with respect to one or more alignment features at these sites. このように、この方法は、所定のアライメント部位とウェハ上のアライメント部位の重心を一致させて、ウェハ上のアライメント部位を所定のアライメント部位にアラインさせることを含む。 Thus, this method is to match the center of gravity of the alignment sites on a given alignment sites and the wafer, causing align the alignment sites on the wafer to a predetermined alignment sites. その際、所定のアライメント部位に対するデータは、ウェハ上のアライメント部位に対するデータの対応する1つの特性(又は複数の特性)に合わせてアラインさせられる重心などの所定のアライメント部位のある種の1つの特性(又は複数の特性)を含む。 At that time, the data for the predetermined alignment sites, certain one characteristic of the predetermined alignment sites, such as the center of gravity that is caused aligned to match the one characteristic corresponding data for alignment sites on the wafer (or more properties) containing (or characteristics). 所定のアライメント部位とウェハ上のアライメント部位の重心などの1つ又は複数の属性は、本明細書で説明されているように、又は当業界で知られている好適な方法により決定される。 One or more attributes, such as the predetermined alignment sites and alignment sites on the wafer centroid, as described herein, or determined by any suitable method known in the art.

追加の実施形態では、所定のアライメント部位に対するデータは、検査システムにより取り込まれ、GDSIIファイルなどのデータ構造体に格納されている設計データにアラインされたデータを含む。 In additional embodiments, the data for the predetermined alignment sites, captured by the inspection system, including the aligned data to the design data stored in a data structure, such as a GDSII file. 所定のアライメント部位について検査システムにより取り込まれたデータは、本明細書で説明されているように設計データにアラインされる。 Data captured by the inspection system for a given alignment site is aligned to the design data as described herein. いくつかの実施形態では、所定のアライメント部位に対するデータは、設計データ空間における設計座標にアラインされた標準参照ダイ・イメージの少なくとも一部を含む。 In some embodiments, the data for the predetermined alignment sites comprises at least a portion of the standard reference die image that is aligned to design coordinates in the design data space. 標準参照ダイ・イメージは、本明細書で説明されている標準参照ダイ・イメージのどれかを含むことができ、標準参照ダイ・イメージは、本明細書で説明されているように設計座標に合わせてアラインされる。 Standard reference die image may include any of the standard reference die image as described herein, standard reference die image is matched to the design coordinates as described herein It is aligned Te. 例えば、標準参照ダイ・イメージを設計空間にマッピングし、次いで、これを使用してアラインすることができる。 For example, it mapped to the design space standard reference die image can then be aligned using this.

アライメント部位に対するデータを所定のアライメント部位に対するデータにアラインさせることは、当業界で知られている(複数の)好適なアライン方法及び/又は(複数の)アラインアルゴリズムを使用して実行される。 Thereby aligning the data for the alignment sites on the data for the predetermined alignment sites is performed using the art known in (s) suitable alignment methods and / or (more) aligned algorithm.

一実施形態では、ステップ12は、ウェハ検査中に実行される。 In one embodiment, step 12 is performed during wafer inspection. それに加えて、このステップは、検査プロセス・レシピーを使用してウェハが検査される毎に実行される。 In addition, this step is performed each time the wafer is inspected using an inspection process recipe. 例えば、検査プロセスは、1ロットのウェハの検査の開始時、及びそのロットのそれぞれのウェハの検査の開始時に、実行される初期化フェーズを含む。 For example, the inspection process, at the beginning of the inspection of one lot of wafers, and each at the beginning of the wafer inspection of the lot, including initialization phase being performed. 初期化フェーズにおいて、所定のアライメント部位と、設計データ空間における所定のアライメント部位の(x、y、又は2次元)マッピングをレシピー・セットアップ結果からアクセスし、格納されているアライメント・パッチ・イメージと検査されているウェハに対する検査システムにより取り込まれたライブ・パッチ・イメージとのアラインを実行するために使用されるイメージ・コンピュータ処理ノード内にダウンロードすることができる。 In the initialization phase, the predetermined alignment sites, the predetermined alignment sites in design data space (x, y, or 2-dimensional) mapping accessed from recipe setup result, the alignment patch image stored test can be downloaded to the image computer processing nodes are used to perform the alignment with the live patch image captured by the inspection system for the wafer being. イメージ・コンピュータと処理ノードは、当業界で知られている好適な構成を有することができる。 A processing node image computer may have a suitable configuration known in the art.

検査プロセスにおいて、この方法は、検査システムを使用してウェハをスキャンし、検査データのスワスを取り込むことを含む。 In the inspection process, the method scans the wafer using an inspection system, including the incorporation of swaths of the inspection data. それぞれのスワスは、検査システムがウェハ上の行又は列においてダイを横切って(x方向に)スキャンするときに何らかの高さH(y方向)のピクセルのストリームとして取り込まれる。 Each swath, the inspection system is taken as a stream of some of the height H (y-direction) pixels when row or scan (in the x-direction) across the die in the column on the wafer. イメージ・コンピュータにおけるそれぞれの処理ノードは、スワスのある種の部分を処理する。 Each processing node in the image computer to process certain portions of the swath. 例えば、スワスを複数の部分、つまり「ページ」に分割し、スワスの部分のそれぞれを異なる処理ノードに向ける。 For example, a plurality of partial swath is divided that is "page", directed against a different processing nodes respective portions of the swath. 処理ノードは、処理のノードにより受け取られたスワスの部分の中のピクセルを使用して欠陥検出を実行するように構成される。 Processing node may be configured to perform defect detection by using pixels in the portion of the swath that was received by the node processing. この方法及びイメージ・コンピュータは、ウェハ上のアライメント部位の配置(例えば、それぞれダイの中の配置)、及びイメージ・コンピュータの記憶媒体から取り込まれた(例えば、初期化フェーズの際にダウンロードされた)所定のアライメント部位のパッチ・イメージに関する情報を利用して、所定のアライメント部位をウェハ上のアライメント部位のライブ・ストリーム・データにアラインさせることができる。 This method and image computer, the arrangement of the alignment sites on the wafer (e.g., located in each die), and was taken from a storage medium of the image computer (e.g., downloaded during initialization phase) by using information about the patch image of the predetermined alignment sites, the predetermined alignment sites can be aligned to the live stream data alignment sites on the wafer.

いくつかの実施形態では、コンテキスト・マップ(例えば、データベースなどのデータ構造体に格納されている)をアクセスし、処理ノードにダウンロードする。 In some embodiments, context map (e.g., stored in a data structure such as a database) to access and download the processing node. このコンテキスト・データは、当業界で知られている好適なフォーマットで格納される。 This context data is stored in a suitable format known in the art. このコンテキスト・データを、イメージ・フォーマットではなくコンパクトなポリゴン表現で格納し、及び/又は使用することができる。 The context data, stored in a compact polygon representation rather than image format, and / or can be used. しかし、コンテキスト・マップは、欠陥検出のために使用されるようにイメージにレンダリングされる場合がある。 However, context map may be rendered on the image to be used for defect detection. このレンダリングは、初期化時に1回、又は検査の際にコンテキスト・マップが使用される毎に実行される。 This rendering, once at initialization or context map is executed each time it is used during the inspection. 前者のアプローチの利点は、初期化時にコンテキスト・マップをレンダリングすることで、検査プロセスにおいて実行されるデータ処理サイクルが減らされるという点である。 The former advantage of approach is to render the context map during initialization, is that the data processing cycles to be executed in the inspection process is reduced. しかし、このアプローチの不利な点は、コンテキスト・マップ全体のレンダリングされたイメージを格納するので、比較的大量のメモリが必要になる場合があるという点である。 However, the disadvantage of this approach, since storing context map the entire rendered image is that there are cases where relatively large amounts of memory are required.

図1のステップ14に示されているように、この方法は、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定することを含む。 As shown in step 14 of FIG. 1, the method includes determining the positions of the alignment sites on the wafer in design data space based on the position of the predetermined alignment sites in the design data space. 例えば、設計データ座標(つまり、設計データ空間内の)に関する所定のアライメント部位の(x,y)位置が決定されており、このアライメント部位に対するデータに対し、所定のアライメント部位に対するデータがアラインされているため、ウェハ上のアライメント部位のライブ・ピクセル座標の絶対配置を設計データ空間において決定することができる。 For example, the design data coordinates (i.e., design data space) related to the predetermined alignment sites (x, y) are determined position with respect to the data for the alignment sites, data for the predetermined alignment sites is aligned because there can be determined in the design data space the absolute configuration of the live pixel coordinate alignment sites on the wafer. 他の実施形態では、設計データ空間におけるウェハ上のアライメント部位の位置を決定することは、生データ・ストリーム(例えば、ライブ・イメージ)を所定のアライメント部位に対するデータ(例えば、参照イメージ)にアラインさせることを含む。 In other embodiments, determining the positions of the alignment sites on the wafer in the design data space, the raw data stream (e.g., live image) data for the predetermined alignment sites (see, for example, images) to be aligned to including that. 設計データ空間におけるウェハ上のアライメント部位の位置を決定することは、ウェハを検査する前に、又はウェハの検査データを取り込んだ後に、実行される。 Determining the position of the alignment sites on the wafer in design data space, before inspecting the wafer, or after capturing the test data of the wafer is performed.

図1のステップ16に示されているように、この方法は、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査システムによりそのウェハについて取り込まれた検査データの位置を決定することを含む。 As shown in step 16 of FIG. 1, the method determines the position of the inspection data acquired for the wafer by the inspection system in the design data space based on the positions of the alignment sites on the wafer in design data space including that. 設計データ空間における位置が決定される検査データは、検査時に検査システムによりウェハについて取り込まれたデータ(例えば、イメージ・データ)を含む。 Inspection data position in the design data space is determined includes data captured for the wafer (e.g., image data) by the inspection system during inspection. それに加えて、検査データの位置を、ウェハの検査時に検査システムにより取り込まれたデータの一部又は全部について決定することができる。 In addition, the position of the inspection data, can be determined for some or all of the data captured by the inspection system during inspection of the wafer. 例えば、ウェハ上の検査対象領域について取り込まれた検査データのみについて、検査データの位置を決定することができる。 For example, the only test data acquired for the region to be inspected on the wafer, it is possible to determine the position of the inspection data.

一実施形態では、この方法は、ウェハ上のアライメント部位に対応する生データ・ストリームの位置を上述のように所定のアライメント部位の参照イメージにアラインさせた後に、検査データ・ストリームと設計データとの間の座標オフセットをサブピクセル精度の範囲内まで測定することを含む。 In one embodiment, the method, after is aligning the position of the raw data stream corresponding to the alignment sites on the wafer to the reference image of the predetermined alignment sites as described above, with the test data stream and the design data the coordinate offset between to within sub-pixel accuracy comprises measuring. それに加えて、ライブ検査データと設計データとの間の座標誤差は、ウェハ上のアライメント部位がダイ上のすべての点について所定のアライメント部位に実質的に正確にアラインされるように所定のアライメント部位に対する参照イメージに関して生検査データ・イメージをシフトすることにより補正される。 In addition, coordinate error between the live test data and design data, the predetermined alignment sites as alignment sites on the wafer are substantially accurately aligned in a predetermined alignment sites for all points on the die It is corrected by shifting the raw test data image with respect to a reference image for. 本明細書で説明されている方法及びシステムの1つの著しい利点は、設計データ空間における検査データの位置をサブピクセル精度で決定できるという点である。 One significant advantage of the methods and systems described herein is that the position of the inspection data in the design data space can be determined with sub-pixel accuracy. このように、ウェハ上の対象領域と対象外領域を、100nm以下の精度の比較的高い精度で本明細書においてさらに説明されるように決定することができる。 Thus, it can be determined as the target area and the target outside the region on the wafer, it is further described herein a relatively high degree of accuracy of less accuracy 100 nm.

異なる実施形態では、所定のアライメント部位に対するデータを使用することで、ライブ・イメージ・ピクセル空間を設計データ空間にマッピングするために使用される2次元マッピング変換を決定することができる。 In a different embodiment, the use of the data for the predetermined alignment sites, it is possible to determine the two-dimensional mapping transformation that is used for mapping the design data space live image pixel space. 例えば、上述のように、この方法は、所定の探索範囲についてダウンロードされた所定のアライメント部位パッチ・イメージ(検査プロセスのセットアップ時に取り込まれる)をライブ・イメージ・データと相関させることと、ダウンロードされたイメージとライブ・イメージとの間のオフセットを決定することとを含む。 For example, as discussed above, this method may be correlated with a predetermined search range predetermined alignment sites patch image (inspection process are incorporated during setup) live image data downloaded for, downloaded and determining the offset between the image and the live image. 設計データ空間における所定のアライメント部位の(x,y)位置はセットアップ時に決定されているため、この方法は、さらに、ライブ・イメージ・ピクセル位置と設計データ座標との間の対応関係を決定することを含むこともできる。 Since the predetermined alignment sites in design data space (x, y) position is determined during setup, the method further comprises determining a correspondence between the design data coordinates and live image pixel position it is also possible to include a. 次いで、この方法は、ライブ・イメージ・ピクセル位置と設計データ座標との間の対応関係を使用してライブ・ピクセル座標を設計データ空間にマッピングする2次元関数を決定することを含む。 The method then includes determining a two-dimensional function that maps the design data space live pixel coordinates using the correspondence between the live image pixel location and the design data coordinates.

そのような一例では、設計データ空間における絶対座標に対しアライメント部位のグリッドの好適な多項式フィットを使用することで、検査データにおけるピクセル(例えば、ライブ・ピクセル・ストリーム)を設計データ空間における対応する位置にマッピングするために使用可能なマッピング関数を決定する。 In one such example, the use of a suitable polynomial fit of the grid alignment sites to absolute coordinates in the design data space, the corresponding position in the design data space pixel in the inspection data (e.g., live pixel stream) the determining a mapping function that can be used to map to. 同様にして、後述のように検査データにおけるピクセルをコンテキスト空間内の対応する位置にマッピングする。 Similarly, it mapped to a corresponding position in context space pixel in the inspection data as described below. 複数の他の補正を用いて、実質的に正確なマッピングを行わせることができる。 Using a plurality of other correction, it can be performed substantially accurate mapping. 例えば、検査システムのランタイム・アライメント(RTA)サブシステムによる取り込みが可能なx方向のピクセル・サイズなどの検査システムにより与えられるデータに基づいて補正を実行する。 For example, to perform a correction on the basis of the data provided by the inspection system, such as run-time alignment (RTA) subsystem enables uptake by the x-direction of the pixel size of the inspection system. このマッピングは、ダイ−ダイ検査モードに使用される。 This mapping die - is used to die test mode. 上述のようなライブ・ピクセル・ストリームのマッピングは、ウェハの検査時にリアルタイムで、又はウェハに対する検査データの取り込みの後に実行される。 Live pixel stream mapping as described above is performed in real time during inspection of a wafer, or after the inspection data capture for the wafer. この方法により、設計データ空間における検査データの位置を決定することは、ウェハの検査時に実行される。 This method, determining the position of the inspection data in the design data space is performed during inspection of the wafer. それとは別に、設計データ空間における検査データの位置を決定することは、ウェハの検査の後に実行される。 Alternatively, to determine the position of the inspection data in the design data space is performed after the inspection of the wafer.

設計データ空間における検査データの位置は、本明細書で説明されているような形で格納され、使用される。 Position of the inspection data in the design data space is stored in the form as described herein, it is used.

一実施形態では、この方法は、検査データと標準参照ダイ・ベースの検査用の標準参照ダイとを使用してウェハ上の欠陥を検出することを含む。 In one embodiment, the method includes detecting defects on the wafer using a standard reference die for inspection of the inspection data and the standard reference die base. このように、本明細書で説明されている方法の実施形態は、標準参照ダイ・ベースの検査を実行することを含む。 Thus, embodiments of the methods described herein, it includes performing a test of a standard reference die base. このようないくつかの実施形態では、この方法は、設計データ空間における標準参照ダイ・イメージのマッピングを標準参照ダイ−ダイ検査モードに対するウェハについて検査システムにより取り込まれたライブ・イメージに適用することを含む。 In some such embodiments, the method, the standard reference die Mapping standard reference die image in design data space - applying inspection to a live image captured by the system for the wafer to the die inspection mode including. 「標準参照ダイ」という用語は、一般的に、検査されているが、ダイ−ダイ検査に必要な「試験」ダイに対する通常の隣接性制約条件を満たさないウェハ上の参照ダイを指す。 The term "standard reference die" generally have been examined, the die - refers to reference die on the wafer that do not meet the normal adjacency constraints on "test" die required for die test. いくつかの市販の検査システムは、標準参照ダイ−ダイ検査モードと同様のモードを使用するように構成されている。 Some commercially available test system, a standard reference die - is configured to use the same mode and die inspection mode. 標準参照ダイ−ダイ検査モードの一実装は、ダイとダイ行内の任意のダイとを比較することを含む。 Standard reference die - an implementation of die test mode comprises comparing the dies row any die. 他の実装では、標準参照ダイ・イメージは、格納されているイメージである。 In other implementations, standard reference die image is an image that is stored. したがって、格納されている標準参照ダイ−ダイ検査モードは、標準参照ダイ−ダイ検査モードによく似ているが、ただし、ウェハ上で参照ダイを使用するという制約条件が取り除かれる。 Therefore, standard reference die is stored - die test mode, standard reference die - but similar to die test mode, however, the constraint of using a reference die on the wafer is removed. この検査モードの利点の1つは、格納されている標準参照ダイ・イメージを修正し、標準参照ダイ・イメージを「実質的無欠陥」にすることができることにある。 One advantage of this test mode is to modify a standard reference die image stored is the standard reference die image that can be made "substantial defect-free". それに加えて、この検査モードでは、異なるウェハからの標準参照ダイ・イメージを使用し、これによりiPWQアプリケーションの最も単純な実装を行うことことができるが、これについては本明細書でさらに説明される。 In addition, in this test mode, using the standard reference die image from different wafers, but thereby possible to perform the most simple implementation of iPWQ applications, are described further herein for this .

標準参照ダイ−ダイ検査モードに使用される、一実施形態では、検査されているダイについて取り込まれたライブ・イメージは、他のウェハ上の知られている良好なダイ(標準参照ダイ)から得られた格納されているダイ・イメージにアラインされ、比較される。 Standard reference die - used to die test mode, from in one embodiment, a live image captured for the die being examined, good die is known on the other wafer (standard reference die) aligned on die image stored it was, are compared. このようなアラインと比較は、本明細書で説明されているように実行される。 Compared with such alignment may be performed as described herein. この場合、標準参照ダイ・ピクセルを設計データ座標空間にマッピングすることは、完全にオフラインで実行される。 In this case, mapping the standard reference die pixel design data coordinate space is completely performed off-line. 例えば、標準参照ダイにおけるアライメント部位は、上述のように設計データ空間においてマッピングされ、マッピングされた標準参照ダイ・ピクセルは、検査時にオフラインで格納され、検査システムに供給される。 For example, alignment sites in the standard reference die is mapped in the design data space as described above, mapped standard reference die pixels are stored off-line at the time of inspection, is supplied to the inspection system. このように、標準参照ダイ−ダイ検査モードについては、設計データ座標空間におけるライブ検査データの位置を決定することは、ライブ・データを、それ自体設計空間にマッピングされている格納された標準参照ダイ・イメージ又はデータにアラインさせることにより実行される。 Thus, a standard reference die - for die test mode, to determine the location of the live test data in the design data coordinate space, live data, standard reference die stored mapped to itself design space - it is performed by the image or to align the data.

他の実施形態では、標準参照ダイ−ダイ検査について、参照ウェハ上の知られている良好なダイが、選択されたピクセル・サイズとイメージング・モードでスキャンされ、知られている良好なダイ・イメージ全体が、適切な記憶媒体(例えば、ディスク)に格納される。 In other embodiments, a standard reference die - for die test, good die is known on the reference wafer are scanned by the selected pixel size and imaging mode, known good die image whole is stored suitable storage medium (e.g., disk) to. ウェハの検査時に、適切な標準参照ダイ・イメージのスワスが、検査システム・イメージ・コンピュータ内にダウンロードされ、ダイがスキャンされる毎に、ターゲット・ダイ(つまり、検査されているダイ)のフレームは、対応する標準参照ダイ・フレームとアラインさせられる。 During inspection of the wafer, swath suitable standard reference die image is downloaded to the inspection system image within a computer, each time the die is scanned, the target die (i.e., the die being examined) frame of , it brought into alignment with the corresponding standard reference die frame. フレーム間のミスアライメントは、サブピクセル補間を使用して補正される。 Misalignment between frames is corrected using subpixel interpolation. 次いで、標準参照ダイ・イメージは、ウェハのイメージと比較され、これにより、ウェハ上の欠陥を検出することができる(例えば、欠陥ピクセルを検出する)。 Then, standard reference die image is compared with the image of the wafer, thereby, it is possible to detect defects on the wafer (e.g., to detect a defective pixel). このように、検査データを設計データ空間座標にアラインさせるために、又は欠陥検出のために、同じイメージを使用することができる。 Thus, in order to align the design data space coordinates inspection data, or for defect detection, it is possible to use the same image.

異なる実施形態では、この方法は、検査データ・ストリームにおけるウェハ上のアライメント部位に対するデータを所定のアライメント部位に対するレンダリングされたGDSクリップにアラインさせて、リアルタイムで誤差を補正することを含む。 In a different embodiment, the method comprises by aligning data for the alignment sites on the wafer to GDS clip rendered for the predetermined alignment sites, to correct errors in real time in the inspection data stream. 例えば、この方法は、設計データ空間におけるレンダリングされたGDSIIクリップのマッピングをダイ−ダイ検査モードに対するウェハ上のアライメント部位に対するデータに適用することを含む。 For example, the method, the mapping of GDSII clip rendered in design data space die - comprising applying to the data for the alignment sites on the wafer to the die inspection mode. この方法は、所定の探索範囲についてダウンロードされたアライメント部位パッチ・イメージ(検査プロセスのセットアップ時に選択される)をライブ・イメージ・データと相関させることと、2つのイメージの間のオフセットを決定することとを含む。 The method includes correlating the alignment sites patch images downloaded for a given search range (which is selected during the setup of the inspection process) and live image data, determining the offset between the two images including the door. 他の例では、検査データ・ストリームにおけるウェハ上のアライメント部位に対するデータを所定のアライメント部位に対するデータにアラインさせることは、アライメント部位における1つ又は複数のフィーチャの重心又は他の属性をアラインさせることにより実行されるが、これは、本明細書でさらに説明されているように実行される。 In another example, possible to align the data for the alignment sites on the wafer in the inspection data stream to the data for the predetermined alignment sites, by aligning the center of gravity, or other attributes of one or more features in the alignment sites It is executed, which may be performed as described further herein.

一実施形態では、ダイ−ダイ検査モードにおける欠陥検出のために、それぞれのスキャンされたダイ・フレームに対するデータをスワス内の後続のダイ・フレームに対するデータにアラインさせる。 In one embodiment, the die - for defect detection in die test mode, to align the data for each of the scanned die frame data for the subsequent die frame in the swath. この場合、所定のアライメント部位とウェハ上のアライメント部位とのマッピングは、オンラインでは実行されないが、それは、検査データ・ストリームにおけるそれぞれのダイに対するデータの位置が、検査システムの機械的誤差や他の誤差発生源に左右されるからである。 In this case, mapping the alignment sites on a given alignment sites and the wafer is not performed on-line, it is the position of the data for each die in the inspection data stream, a mechanical error or other errors of the inspection system it is from depends on the source. したがって、この場合、この方法は、検査データの取り込み時にそれぞれのダイのアライメント部位を(例えば、イメージ・コンピュータを使用して)識別することを含む。 Therefore, in this case, the method, the alignment portion of each die during capture of the test data (for example, using the image computer) includes identifying.

他の実施形態では、欠陥検出は、ウェハ−ウェハ検査モードで実行される。 In another embodiment, defect detection, the wafer - is performed in the wafer inspection mode. このような一実施形態では、1つのウェハ上のアライメント部位に対するデータは、所定のアライメント部位に対するデータにアラインされ、このウェハ上のアライメント部位に対するデータは、他のウェハ上のアライメント部位に対するデータにアラインされる。 In one such embodiment, the data for the alignment sites on one wafer, aligned on the data for the predetermined alignment sites, data for the alignment sites on the wafer, aligned to the data for the alignment sites on other wafers It is. それとは別に、両方のウェハ上のアライメント部位に対するデータは、本明細書で説明されているデータのどれかを含む所定のアライメント部位に対するデータにアラインされる。 Separately, the data for the alignment sites on both wafers are aligned to the data for the predetermined alignment sites including any of the data described herein. このように、ウェハ上のアライメント部位に対するデータが所定のアライメント部位に対するデータにアラインされた後、これらのウェハの検査データ同士が、実際に、アラインされ、欠陥検出のためオーバーレイ又は比較される。 Thus, after the data for the alignment sites on the wafer is aligned to the data for the predetermined alignment sites, inspection data to each other of these wafers, in fact, they are aligned, are overlaid or compared for defect detection. いくつかの実施形態では、ウェハ−ウェハ検査モードは、検査されているウェハの外に存在する参照ダイを使用することを含む(つまり、オフ・ウェハ参照)。 In some embodiments, the wafer - wafer inspection mode includes using the reference die exists outside of the wafer being inspected (i.e., see off wafer). この方法の実装は、直接的とは言い難いが、それは、適切な感度結果を得るために検査システムがダイ−ダイ・レベルのオーバーレイ公差(例えば、0.1ピクセル)を達成できるように現在使用されているランタイム・フィードバックという概念を分離することを含むからである。 Implementation of this method is hard to say that the direct, but it is inspection system die in order to obtain a proper sensitivity results - die level overlay tolerance (e.g., 0.1 pixels) so as to achieve the current use because comprising separating the concept of run-time feedback being.

このような一実施形態では、この方法は、検査されているウェハとオフ・ウェハ参照イメージとのRTAを含む。 In one such embodiment, the method includes RTA of the wafer and the off-wafer reference image being inspected. オフ・ウェハ・イメージとのRTAは、ダイ−ダイ比較及びセル−セル比較などのウェハ「自己参照」アプローチからパターニングされたウェハ上の欠陥を検出するためのウェハ−ウェハ検査に至るスキャン検査技術の拡張を可能にするために使用されるイメージ・アライメント・アプローチである。 RTA with off-wafer image, the die - the wafer to detect defects on the wafer that is patterned from the wafer "self-referencing" approach, such as cell comparison - - die comparison and cells of the scan testing techniques leading to wafer inspection an image alignment approach used to allow expansion. 例えば、RTAは、検査システムの1つ又は複数の検出器により生成される信号を2値化するのに先立って、取り込まれたライブ・イメージとすでに取り込まれているイメージとの電気機械的アラインを行ってサブピクセル精度の位置決めを行うことを含む。 For example, RTA is one of the inspection system or more prior signals generated for binarizing by a detector, an electromechanical alignment between the images already taken and captured live image comprising performing the positioning of the sub-pixel accuracy by performing. 本明細書で説明されている実施形態においてRTAがどのように実行されるかを示す例は、本明細書に全体が説明されているかのように参照により組み込まれる、Hwangらの米国特許第7,061,625号において例示されている。 Example showing how RTA is how they are implemented in the embodiments described herein, the entire herein incorporated by reference as if set forth, Hwang et al U.S. Pat. No. 7 It is exemplified in Japanese Patent 061,625.

ウェハのイメージとオフ・ウェハ・イメージとの比較を含む現在利用可能な検査アプローチの1つは、日本のナノジオメトリ研究所(NGR)により使用されているダイ−データベース検査モードである。 One currently available testing approach, including a comparison with the wafer image and off-wafer image, the die being used by Japanese Nano geometry Institute (NGR) - a database inspection mode. このダイ−データベース検査アプローチでは、「ステップ・アンド・リピート方式」のイメージ収集及び縫合と、その後に続く、エッジ・ベースのイメージ処理、プロセス・シミュレーション、検出アルゴリズムの複数のステップからなる複雑な一連の処理を含む。 The die - a database testing approach, the image acquisition and stitching of the "step-and-repeat manner", followed by an edge-based image processing, process simulation, complex series of comprising a plurality of steps of the detection algorithm including the processing. しかし、異なるウェハのイメージを直接比較するのに、この方法を使用することはできない。 However, to compare the images of different wafers directly, it is impossible to use this method. 特に、ダイ−データベース検査モードでは、ウェハ・イメージと設計レイアウト・データベースから導き出されたシミュレートされた参照とを比較する。 In particular, the die - in the database inspection mode, and compares the reference simulated derived from the wafer image and the design layout database. このアプローチのシミュレーションステップは、試験用のウェハを生産するために使用される特定の製造プロセスに合わせて慎重に較正されなければならない。 Simulation step of this approach must be carefully calibrated to the specific manufacturing process used to produce the wafer for testing. 較正は、費用も時間もかかるプロセスである。 Calibration, cost also is also consuming process time. 較正は、複数のステップを有する統合プロセス・フローについては特に複雑な作業である。 Calibration is a particularly complex task for an integrated process flow including a plurality of steps. それに加えて、「ステップ・アンド・リピート方式」のイメージ収集検査プロセスは、ステージの慣性、ステージの振動、静止イメージ収集、イメージの縫合などについて実用上の限界があるため、スキャン・ベースの検査プロセスと比べて、典型的に低速である。 In addition, image acquisition checking process "step-and-repeat manner" is, the inertia of the stage, the vibration of the stage, the stationary image acquisition, since there is a practical limit suture for such an image, the scan-based test process compared with typically slow.

代替のダイ−データベース検査モードは、上述の「オフ・ウェハ」参照ダイを使用する検査モードの論理的拡張である。 Alternative die - database inspection mode is a logical extension of the test mode using the reference die "off-wafer" described above. この場合、「データベース」は、上述のように設計データとプロセス・シミュレーションから生成されたレンダリングされたイメージである。 In this case, "database" is a rendered image generated from the design data and the process simulation as mentioned above. したがって、データベースに基づく検査は、取り込まれたイメージから(場合によっては、本明細書で説明されているように実行される、統計に基づく増強により)生成された「標準参照ダイ」及び設計データとプロセス・モデリングから厳密に生成された「標準参照ダイ」を使用してウェハ−ウェハ検査が実行可能であるため、「オフ・ウェハ」参照検査モードの論理的拡張であるとみなされる。 Therefore, test based on the database, from the captured image (the case is performed as described herein, by enhancing based on statistics) generated and the "standard reference die" and design data wafer using a "standard reference die" which is strictly generated from process modeling - for wafer inspection can be performed, it is considered to be a logical extension of the "off-wafer" reference inspection mode. 設計データとプロセス・モデリングから厳密に生成された標準参照ダイを使用するのは、実装するのに最も複雑なウェハ検査モードである。 It is to use a standard reference die strictly generated from the design data and process modeling, the most complex wafer inspection mode to implement. この検査モードを実装する多くの試みがなされてきたが、試みられた実装の現在の性能は、このアプリケーションの計算量の多さ(モデリング及び検出)、イメージ収集速度、イメージ画質の問題のせいで十分とはいえない。 Although many attempts to implement this inspection mode have been made, the current performance of the attempted implementation, abundance of computational complexity of the application (modeling and detection), due to the image acquisition rate, image quality problems enough and not say. しかし、本明細書で説明されている方法は、試験対象のウェハとオフ・ウェハ参照とに対する検査データをアラインするために共通の絶対参照(例えば、設計データ)を使用できるため、実装するうえで実用性が高い。 However, the methods described herein, common absolute reference for aligning inspection data for the reference of the wafer and off-wafer tested (e.g., the design data) because it can use, in implementing It is highly practical.

したがって、本明細書で説明されている方法は、ウェハ同士の比較を可能にするために使用されるが、これは潜在的に極端に有用なアプリケーションといえる。 Accordingly, methods described herein will be used to enable comparison between the wafer, which can be said to potentially extremely useful applications. ウェハ−ウェハ比較を使用する欠陥検査の動機の1つは、特定の回路レイアウトの相互作用とウェハ製造プロセスの積み重ね公差から結果として生じうる「系統的欠陥機構」を発見することである。 Wafer - One motivation for defect inspection using a wafer comparison is to find the "systematic defect mechanism" which can result from the stack tolerances of interacting with the wafer manufacturing process for a particular circuit layout. この発見プロセスは、同じデバイス設計が印刷されるが、異なる形で処理されたウェハを比較することを含む。 This discovery process is the same device design is printed includes comparing the wafers processed differently. 最も決定論的なアプローチは、単一変量又は多変量実験においてプロセス・パラメータを変形することである(例えば、系統的DOEアプローチを使用して)。 Most deterministic approach is to deform the process parameters in the univariate or multivariate experiments (e.g., using a systematic DOE approach). 一実施形態では、上述のように、又は他の好適な方法で実行される、ウェハ・レベルのプロセス・パラメータ変調を用いて、ウェハと追加のウェハ(例えば、2つ又はそれ以上のウェハ)が処理される。 In one embodiment, as described above, or be performed in other suitable way, by using the process parameter correction wafer level, the wafer and additional wafer (e.g., two or more wafers) is It is processed. これらのプロセス・パラメータを変形して、結果として得られるウェハの測定可能な物理的及び/又は電気的属性を許容限界に近づけることができる。 By modifying these process parameters, the measurable physical and / or electrical attributes of the wafer resulting can be close to acceptable limits. それに加えて、この方法は、ウェハと追加のウェハ上のダイに対する検査データを共通の標準参照ダイと比較することによりウェハと追加のウェハ上の欠陥を検出することを含む。 In addition, the method includes detecting defects on the wafer and the additional wafers by comparing the inspection data for the die on the wafer and the additional wafers to a common standard reference die. このように、ウェハ上の欠陥を検出することは、本明細書でさらに説明されているように実行される。 Thus, detecting the defects on the wafer may be performed as described further herein. このような一実施形態では、この方法は、「欠陥」の検出により測定されたとおりウェハ間の構造的な違いが生じるかどうかを判定することを含む。 In one such embodiment, the method includes determining whether the structural differences between wafers as measured by the detection of the "defects" occurs. このようなアプローチは、統合PWQ(iPWQ)と呼ばれる。 Such approach is referred to as Integrated PWQ (iPWQ). このように、本明細書で説明されている方法を使用することで、iPWQの実装を可能になる(例えば、iPWQに対する標準参照ダイ・アプローチを使用して)。 Thus, by using the methods described herein allow for the implementation of IPWQ (e.g., using a standard reference die approach to iPWQ). そのとき、PWQ法は、ウェハ・レベルのプロセス・パラメータの変形を含み、かつiPWQ法を実装することを目的とする異なるウェハ上のダイと共通の標準参照ダイとの比較を含むように拡張される。 At that time, PWQ method is extended to include a comparison of a common standard reference die and die on different wafers which are intended to include modifications of the process parameters of the wafer level, and implementing iPWQ method that.

対照的に、リソグラフィに起因する「系統的欠陥機構」の発見は、本明細書で全体が述べられているかのように参照により組み込まれている、Petersonらの米国特許第6,902,855号において説明されている方法、及びKLA−Tencorから市販されているPWQ製品を使用して実行される。 In contrast, the discovery of "systematic defect mechanism" due to lithography, the whole in this specification are incorporated by reference as if set forth, Peterson et al., U.S. Pat. No. 6,902,855 It is performed using a PWQ product sold methods described, and from KLA-Tencor in. PWQは、設計−リソグラフィ相互作用を決定するために焦点と露光を変数として使用し、リソグラフィ・ツールがレチクル・ショット・レベルでリソグラフィ露光プロセス・パラメータを変形する独自の機能を利用する。 PWQ is designed - using focus and exposure in order to determine the lithographic interaction as a variable, the lithography tool utilizing unique ability to deform the lithographic exposure process parameters at the reticle shot level. このアプリケーションは、OPC検証に使用されることが多い。 This application is often used in OPC verification. しかし、PWQは、変調された焦点及び/又は露光パラメータにより印刷されたウェハ上のダイの直接的比較に限られる。 However, PWQ is limited to direct comparison of the dies on a wafer printed by modulated focus and / or exposure parameters. エッチング、堆積、熱処理、化学機械研磨(CMP)などのプロセスステップに関連付けられた他のプロセス変数の影響は、これらの変数がウェハ・レベルでしか変形されないため、PWQにより直接的に評価されない。 Etching, deposition, heat treatment, effects of chemical mechanical polishing (CMP) other process variables associated with the process steps, such as, because these variables are not deformed only at the wafer level, not directly evaluated by PWQ. しかし、これらのプロセス変数に関連付けられている、又はこれらのプロセス変数により引き起こされる系統的欠陥機構は、本明細書で説明されている方法を使用することで発見される。 However, associated with these process variables, or systematic defects mechanism caused by these process variables is found by using the methods described herein. 特に、本明細書で説明されている方法は、ウェハ−ウェハ間比較によりPWQ型アプリケーションにおいて非リソグラフィ・プロセス変調を調べるために使用される。 In particular, the methods described herein, the wafer - is used to examine the non-lithographic process modulated in PWQ applications by comparison between the wafer.

スキャン・ベースの欠陥検出システムでは、「サブピクセル」イメージ・アライメントによりダイ−ダイ・イメージ減算を実行し、差分イメージ・レジストレーション・ノイズを低減し、これにより、欠陥に対する感度を高めることが可能になる。 In scan-based defect detection system, the die by "sub-pixel" image alignment - running die image subtraction, to reduce a difference image registration noise, thereby, possible to increase the sensitivity to defects Become. 欠陥は、1つ又は複数のしきい値を超える差分イメージ内のピクセルを検出することにより識別される。 Defects are identified by detecting one or more pixels in the difference image exceeding the threshold. スキャン・ベースのイメージ収集プロセスは、RTAと呼ばれることが多いフィードバック機構を含む。 Scan-based image collection process includes a feedback mechanism that is often referred to as RTA. この機構は、取り込まれたイメージを現在のイメージよりも少し前に同じウェハから取り込まれた(複数の)イメージに正確にアラインさせる。 This mechanism is to accurately aligned to captured the captured image from the same wafer slightly before the current image (s) images. 検査システムの構成に応じて、フィードバック機構は、光学機械的アプローチ、電気機械的アプローチ、電子/アルゴリズム的アプローチの組合せを含む。 Depending on the configuration of the inspection system, the feedback mechanism comprises an optical mechanical approach, electromechanical approach, a combination of electronic / algorithmic approach.

一実施形態では、本明細書で説明されている方法は、格納されているイメージを試験対象のウェハについて取り込まれたイメージではなく参照として使用するRTAを含む。 In one embodiment, the methods described herein include RTA to be used as reference instead of the images stored in the image captured for the wafer under test. 格納されているイメージは、「標準参照ウェハ」又は参照ウェハのイメージあってよい。 Image that is stored may be in the image of the "standard reference wafer" or reference wafer. 試験対象のウェハ上のそれぞれのダイを標準参照ウェハ上の対応するダイと比較することができる。 Each die on the test object wafer can be compared with the corresponding die on the standard reference wafer. 本明細書では実施形態は2つのウェハ又はウェハのイメージの比較結果を含むものとして説明されているが、それらの実施形態は、2つ又はそれ以上のウェハの検査により取り込まれたデータを比較することを含むことは理解されるであろう。 Embodiments herein have been described as including a comparison result of the two wafers or wafer image, these embodiments, compares the data captured by the inspection of two or more wafer that it comprises it will be appreciated.

図4は、ウェハ−ウェハ間比較を実行するためのコンピュータ実施方法のさまざまな実施形態を例示している。 4, the wafer - illustrates various embodiments of a computer-implemented method for performing a comparison between wafers. 図4に示されているステップは、方法の実施に本質的ではないことに留意されたい。 Steps shown in Figure 4, it should be noted that it is not essential to the practice of the method. 1つ又は複数のステップを図4に例示されている方法から省いたり、又は追加したりすることができ、又はこの方法は、そのまま、この実施形態の範囲内で実施される。 One or more steps or omitted from the method illustrated in Figure 4, or can be or added, or the method, it is carried out within the scope of this embodiment.

ステップ220に示されているように、この方法は、ウェハ−ウェハ間比較を含む。 As shown in step 220, the method, the wafer - including comparison between wafers. 一実施形態では、ウェハ−ウェハ間比較は、ステップ222に示されているように、参照ウェハ・イメージと試験ウェハ・イメージとを比較することを含む。 In one embodiment, the wafer - comparison between the wafers, as shown in step 222, involves comparing the reference wafer image and a test wafer images. 例えば、本明細書で説明されている方法において使用される参照ウェハ・イメージは、参照ウェハ全体の格納されているイメージとすることができる。 For example, the reference wafer image used in the methods described herein may be an image that is the whole reference wafer storage. 参照ウェハ・イメージと試験ウェハ・イメージとの比較は、本明細書で説明されている通りに実行される。 Comparison with the reference wafer image and the test wafer image is performed as described in herein. それとは別に、ステップ224に示されているように、ウェハ−ウェハ間比較は、標準参照ダイ・イメージをウェハ(例えば、参照又は試験ウェハ)上のすべてのダイのイメージと比較することを含む。 Separately, as shown in step 224, the wafer - comparison between wafers, the standard reference die image comprises comparing the all dies of the image on the wafer (see, for example, or test wafer).

一実施形態では、この方法は、検査データ、標準参照ダイ、標準参照ダイ・ベースの検査に対する摂動行列における標準参照ダイに関連するウェハ・ノイズの表現を使用してウェハ上の欠陥を検出することを含む。 In one embodiment, the method includes detecting defects on the wafer inspection data, using standard reference die, the wafer noise associated with the standard reference die in perturbation matrix for standard reference die based inspection representation including. このように、この方法は、摂動行列の形で標準参照ダイに関連するウェハ・ノイズの比較的コンパクトな表現を使用することを含む。 In this manner, the method may include the use of a relatively compact representation of a wafer noise associated with the standard reference die in the form of a perturbation matrix. 例えば、参照ウェハ上の参照ダイのイメージは、参照ウェハ上でダイ毎にダイ・ピクセルがどのように変化するかを示す摂動行列又は他の好適なデータ構造体に加えて格納される。 For example, an image of the reference die on the reference wafer is stored on a per die by reference wafer die pixels how to do the perturbation matrix or other in addition to a suitable data structure indicating the change. 参照ウェハ・イメージ全体の代わりに摂動行列に加えて参照ダイのイメージを格納することにより、参照ウェハのよりコンパクトな表現を格納することができる。 By storing the image of the reference die instead of the entire reference wafer image in addition to the perturbation matrix, it is possible to store more compact representation of the reference wafer. このように、摂動行列を参照ウェハの表現に含めて、参照ウェハ・イメージ・サイズを実用的で手頃な範囲において実装されるレベルまで縮小することができる。 Thus, it can be reduced to, including the perturbation matrix of the reference wafer representation is implemented reference wafer image size in a practical and affordable range level. この方法は、ノイズ・シグネチャの摂動行列圧縮を使用することを含む標準参照ダイ・ベースの検査を含む。 The method includes testing the standard reference die base comprising the use of a perturbation matrix compression noise signature.

参照ウェハ・イメージと対応する摂動行列を生成するには、参照ウェハから得られる標準参照ダイを使用して標準参照ダイ・ベースの検査が必要になる(つまり、ある種の自己参照)。 To generate the corresponding perturbation matrix and reference wafer image, using the standard reference die obtained from the reference wafer inspection standard reference die base becomes necessary (i.e., see certain self). 参照ウェハ上の単一の標準参照ダイ・イメージは、実行時にRTA参照として使用され、これにより、RTA性能が感度、さらには、参照ウェハ上のそれぞれのダイについて格納されている圧縮された差分データにより摂動される基準イメージに及ぼすと思われる影響を低減することができる。 Single standard reference die image on the reference wafer is used as the RTA reference at runtime, thereby, RTA performance sensitivity, further, the difference data compressed are stored for each of the die on the reference wafer it is possible to reduce the influence that seems to exert a reference image that is perturbed by. 格納される差分データのサイズは、圧縮アルゴリズムを通じて、それだけでなく、ダイ・スワス当たりの全対象領域サイズに制限を課すことにより低減される。 The size of the difference data is stored, through a compression algorithm, not only that, is reduced by imposing constraints on the entire target area size per die swath. 実行時に、ロードされた対応する標準参照ダイ・スワス毎にスワスにより参照ウェハ全体について差分イメージ・データの摂動行列がロードされる。 At run time, the perturbation matrix of difference image data for the entire reference wafer is loaded by swath per standard reference die swath corresponding loaded. ウェハ全体に対する摂動行列のデータ量は、約1Gbから約3Gb程度でよく、標準参照ダイに対するデータ量は、1Gb程度としてよい。 Data amount of the perturbation matrix for the entire wafer can be in the order of about 1Gb about 3Gb, the amount of data for the standard reference die may as about 1Gb. 標準参照ダイの比較を含む本明細書で説明されている他のすべての方法では、上述のように摂動行列を使用することができる。 In all other methods described herein, including the comparison of the standard reference die, it can be used perturbation matrix as described above.

摂動行列は、1つの行内にm個のダイがある場合にP 1 (x,y),D x (1,2),D y (1,2),Diff 1,2 (x,y);P 2 (x,y),D x (2,3),D y (2,3),Diff 2,3 (x,y);. Perturbation matrix, P 1 when one of the row there are m die (x, y), D x (1,2), D y (1,2), Diff 1,2 (x, y); P 2 (x, y), D x (2,3), D y (2,3), Diff 2,3 (x, y) ;. . . m-1 (x,y),D x (m−1,m),D y (m−1,m),Diff m-1,m (x,y)であるが、ただし、P i (x,y)は、位置(x,y)のi番目のダイにおけるピクセル値であり、D x (i,i+1)とD y (i,i+1)は、ダイ(i+1)に関するダイ(i)のそれぞれx及びyにおけるオフセットであり、Diff i,i+1 (x,y)は、ダイ(i)のフレームにアラインさせるためにダイ(i+1)がx及びyオフセットだけシフトされた後の位置x,yにおけるダイ(i)に関するダイ(i+1)の差分グレー・レベルである。 P m-1 (x, y ), D x (m-1, m), D y (m-1, m), Diff m-1, m (x, y) is a, however, P i ( x, y) is the pixel value at the i-th die position (x, y), D x (i, i + 1) and D y (i, i + 1 ) are die (i + 1) about the die (i) an offset in the respective x and y, Diff i, i + 1 (x, y) is the position x after die in order to align the frame of the die (i) (i + 1) is shifted by x and y offsets a differential gray level of the (i + 1) about the die (i) in y. しかし、補間誤差限界内で、P 2 (x,y)は、P 1 (x,y)、D x (1,2)、D y (1,2)、Diff 1,2 (x,y)から再構成される。 However, in the interpolation error limits, P 2 (x, y) is, P 1 (x, y) , D x (1,2), D y (1,2), Diff 1,2 (x, y) reconstructed from. それに加えて、P i (x,y)は、これらのステップをそれぞれのダイに次々に適用することにより他のダイについて再構成される。 In addition, P i (x, y) is reconstructed for the other die by applying to these steps one after the other in each die. もちろん、このことで、補間誤差が大きくなる可能性があり、またダイからダイへ進むにつれイメージがぼける可能性もある。 Of course, this, there is a possibility that the interpolation error increases, and there is a possibility that blur image as the process proceeds from the die to the die.

しかし、標準参照ダイが、格納され、すべての補間が、このダイに関して実行される場合、上述の推移的誤差累積は生じない。 However, standard reference die is stored, all the interpolation, when executed with respect to the die, there is no transitive error accumulation described above. むしろ、誤差は、オフセットと差分イメージが与えられた場合に、単純に、標準参照ダイからウェハ上のダイを再構成することに関連する補間誤差である。 Rather, the error, if the offset and differential image are given, it is simply the interpolation error related standard reference die to reconstruct the dies on the wafer. したがって、ステップ226に示されているように、この方法は、標準参照ダイに関してそれぞれのダイの差分イメージを保存することを含む。 Accordingly, as shown in step 226, the method includes storing the difference image of each die with respect to the standard reference die.

図5は、比較の参照としてそのような差分イメージを使用してウェハ−ウェハ間比較を実行する方法の一実施形態を例示している。 Figure 5 is a wafer by using such differential image as a reference comparison - illustrates one embodiment of a method for performing a comparison between wafers. 例えば、参照ウェハ250は、多数のダイ[(0,0),(0,1). For example, the reference wafer 250, multiple dies [(0,0), (0,1). . . (4,2)]を含むが、そのうちの1つ(例えば、ダイ(2,2))は、標準参照ダイとして指定される。 (4,2)] including, one of which (e.g., a die (2, 2)) is designated as the standard reference die. 試験ウェハとの比較のため使用される参照ウェハ252は、標準参照ダイ・イメージ254に関してダイのそれぞれについて差分イメージ[Diff(0,0),Diff(0,1). Reference wafer 252 that is used for comparison with the test wafer, the difference image for each die with respect to the standard reference die image 254 [Diff (0,0), Diff (0,1). . . Diff(4,2)]を格納することにより生成される。 It generated by storing Diff (4,2)]. 次いで、試験ウェハ256を参照ウェハ252と比較する。 Then compared test wafer 256 and the reference wafer 252. 例えば、図5に示されているように、欠陥検出は、標準参照ダイ・イメージ254と対応する差分イメージ(Diff(1,3))を加算し、次いで、試験ダイ(1,3)を減算して、試験ダイ(1,3)と参照ダイ(1,3)との差分258を生成することにより、試験ダイ(1,3)について実行される。 For example, as shown in Figure 5, the defect detection, and adding the difference image corresponding to the standard reference die image 254 (Diff (1,3)), then the test subtracted die (1,3) and, by generating a difference 258 between the test die (1,3) and the reference die (1,3) is performed for the test die (1,3).

したがって、ダイ(試験対象の)と標準参照ダイとの差分イメージは、コンパクトに表現される。 Therefore, die difference image (test subject) and the standard reference die is compactly represented. 高度のコンパクト化を行うために、不可逆圧縮アルゴリズムを使用することができる。 In order to perform a high degree of compactness, it is possible to use lossy compression algorithms. このような圧縮方式で失われる可能性のある情報は、その方式自体に依存する。 Possible information lost in such a compression scheme is dependent on its method itself. 例えば、図4のステップ228に示されているように、この方法は、差分イメージの非クリティカル領域に対し不可逆圧縮を実行し、差分イメージのクリティカル領域に対し可逆圧縮を実行することを含む。 For example, as shown in step 228 of FIG. 4, the method includes running the lossy compression for non-critical regions of the difference image, performing lossless compression to the critical area of ​​the differential image. このように、あまりクリティカルでないデバイス領域については、クリティカルな領域に比べて高い情報喪失を被ることを許すような「インテリジェント」な圧縮方式を使用することができる。 Thus, for the device region less critical, you are possible to use a compression scheme that such "intelligent" allow the incurring high information loss as compared with the critical region. 参照ウェハ・イメージについても、同様の圧縮方式を使用することができる。 For reference wafer image can also be used a similar compression scheme. 例えば、ステップ230に示されているように、この方法は、ウェハ・イメージの非クリティカル領域に対しては不可逆圧縮を実行し、ウェハ・イメージのクリティカル領域に対しては可逆圧縮を実行することを含む。 For example, as shown in step 230, the method that for the non-critical area of ​​the wafer image to perform lossy compression, for performing lossless compression for critical areas of the wafer image including.

それとは別に、この方法は、ステップ232に示されているように、標準参照ダイに関してピクセル毎の差分統計量を保存することを含む。 Separately, the method, as shown in step 232 includes storing the differential statistical amount for each pixel with respect to the standard reference die. 例えば、ステップ234に示されているように、この方法は、コンテキスト・タイプ毎にダイ毎の統計量を格納することを含む。 For example, as shown in step 234, the method includes storing statistics for each die for each context type. それぞれのダイは、1つ又は複数のコンテキスト・タイプに分けられ、これは本明細書でさらに説明されているように実行される。 Each die is divided into one or more context type, which may be performed as described further herein. このような一例では、この方法は、ダイの異なるグループに関して標準参照ダイにおけるそれぞれの(x,y)位置の差分に関して統計量を記録することを含む。 In one such example, the method includes recording statistics for each (x, y) position of the difference in the standard reference die with respect to different groups of dies. ステップ236に示されているように、コンテキストは、ダイ領域であってよい。 As shown in step 236, the context may be a die area. それとは別に、ステップ238に示されているように、コンテキストは、バックグラウンド・タイプであってよい。 Alternatively, as shown in step 238, the context can be a background type. ピクセル毎の差分統計量を適当な方法で決定することができる。 The differential statistical amount for each pixel can be determined by an appropriate method.

他の例では、ウェハは、N個の放射状セクタ及び/又はM個のアニュラ・リングに分割される。 In another example, the wafer is divided into N radial sectors and / or the M annular ring. 例えば、図6に示されているように、ウェハ260は、アニュラ・リング1、2、3に分割される。 For example, as shown in FIG. 6, the wafer 260 is divided into annular ring 1,2,3. ウェハ260は、3つのアニュラ・リングに分割されているように示されているが、ウェハは任意の適当な数のアニュラ・リングに分割できることは理解されるであろう。 Wafer 260 is shown as being divided into three annular ring, the wafer will be appreciated that be divided into any suitable number of annular ring. それに加えて、又はそれとは別に、図7に示されているように、ウェハ260は、ウェハ・セクタA、E、C、D、E、F、G、Hに分割される。 In addition, or alternatively, as shown in Figure 7, the wafer 260 is divided wafer sectors A, E, C, D, E, F, G, the H. ウェハ260は、8つのセクタに分割されているように示されているが、ウェハは任意の適当な数のセクタに分割されることは理解されるであろう。 Wafer 260 is shown as being divided into eight sectors, the wafer will be divided into any suitable number of sectors is understood. この方法は、図4のステップ240に示されているように、ピクセル毎ウェハ・セクタ及び/又はアニュラ・リング毎の統計量を保存することを含む。 This method, as shown in step 240 of FIG. 4, includes storing statistics for each wafer sector and / or annular-per ring pixels. そのような一例では、(N+M)個のパーティションのそれぞれについて、(x,y)位置の標準参照ダイ・イメージに関する差分の平均と標準偏差を記録することができる。 In one such example, it is possible to record the (N + M) for each of the number of partitions, (x, y) position difference mean and standard deviation of about standard reference die image of. 8ビットの平均及び8ビットの標準偏差を使用するには、ウェハ上のダイ毎に差分の1バイトを格納することに対して、それぞれの(x,y)位置で2*(N+M)バイトを格納する必要がある。 8 To use the mean and 8-bit standard deviation of bits for storing a byte of difference for each die on the wafer, respectively the (x, y) 2 * (N + M) bytes located there is a need to store. このように、ウェハ上に100個のダイがある場合、8個のセクタと8個のアニュラ・リングを使用するには、(x,y)位置毎に100バイトに対し(x,y)位置毎に32バイトを必要とする。 Thus, if there are 100 dies on a wafer, in order to use the eight sectors and eight annular ring is, (x, y) with respect to 100 bytes per location (x, y) position It requires 32 bytes for each. 他の例では、この方法は、ステップ242に示されているように、コンテキスト・タイプ毎に上述のようにウェハ・セクタ及び/又はアニュラ・リング毎に統計量を格納することを含む。 In another example, the method, as shown in step 242 includes storing statistics for each wafer sector and / or annular ring as described above for each context type. コンテキスト・タイプは、ステップ244に示されているように、ダイ領域に基づいていてよい。 Context type, as shown in step 244 may be based on the die area. それとは別に、コンテキスト・タイプは、ステップ246に示されているように、バックグラウンド・タイプに基づいていてよい。 Alternatively, context type, as shown in step 246 may be based on the background type. コンテキスト・タイプ毎の統計量、及びコンテキスト・タイプは、本明細書で説明されているように決定される。 Statistics for each context type, and context type is determined as described herein.

図8は、アニュラ・リング・ベース毎に標準参照ダイ上のそれぞれの(x,y)位置について統計量が格納される場合にそのような方式をどのように実行できるかを示している。 Figure 8 shows how you can perform such method when each of the (x, y) on the standard reference die to annular ring base per statistics for the position is stored. 特に、図8は、参照としてアニュラ・リングによる差分統計量を使用してウェハ−ウェハ間比較を実行する方法の一実施形態を例示している。 In particular, FIG. 8, with a differential statistic by annular ring as a reference wafer - illustrates one embodiment of a method for performing a comparison between wafers. 例えば、図8に示されているように、参照ウェハ262は、多数のダイ[(0,0),(0,1). For example, as shown in Figure 8, the reference wafer 262, multiple dies [(0,0), (0,1). . . (4,2)]を含むが、そのうちの1つ(例えば、ダイ(2,2))は、標準参照ダイとして指定される。 (4,2)] including, one of which (e.g., a die (2, 2)) is designated as the standard reference die. 試験ウェハとの比較に使用される参照ウェハ264は、ピクセル(x,y)における平均差分とアニュラ・リング毎の標準参照ダイ・イメージ266に関するピクセル(x,y)における差分の標準偏差を決定することにより生成される。 Reference wafer 264 used for comparison with the test wafer determines the difference standard deviation of the pixel (x, y) mean difference and the annular ring every pixel for standard reference die image 266 in (x, y) produced by. 試験ウェハ268(試験ウェハ上にオーバーレイされたアニュラ・リングとともに図8に示されている)を参照ウェハ264と比較することができる。 (With annular rings that are overlaid on the test wafer shown in FIG. 8) test wafer 268 may be compared with the reference wafer 264. 例えば、試験ダイ(1,3)は、標準参照ダイ・イメージ266から減算され、これにより、試験ダイ(1,3)と標準参照ダイ・イメージ266との差分270を生成する。 For example, the test dies (1,3) is subtracted from the standard reference die image 266, thereby creating a difference 270 of the test die and (1,3) and standard reference die image 266. さらに図8に示されているように、試験ダイ(1,3)は、アニュラ・リング1とアニュラ・リング2との間に配置される。 As further shown in FIG. 8, the test dies (1,3) is disposed between the annular ring 1 and annular ring 2. したがって、ステップ272において、差分イメージ270をアニュラ・リング・ベース毎に試験ダイのそれぞれの(x,y)位置において統計量274(例えば、平均差分±k*差分の標準偏差)と比較する。 Accordingly, in step 272, each (x, y) of the test die difference image 270 in annular ring base each compared with statistics 274 (e.g., the standard deviation of the mean difference ± k * delta) in position. 言い換えると、アニュラ・リング1内に配置されている試験ダイの部分に対する差分270は、アニュラ・リング1の統計量と比較され、アニュラ・リング2内に配置されている試験ダイの部分に対する差分270は、アニュラ・リング2の統計量と比較される。 In other words, the difference 270 for the portion of the test dies are arranged in annular ring 1 is compared with the statistics of annular ring 1, the difference 270 for the portion of the test dies are arranged in annular ring within 2 is compared with statistics annular ring 2.

標準参照ダイの格納のコンパクト化は、標準参照ダイ・データを統計量に基づいて格納することにより行える(例えば、ダイを複数のフレームに分割し、フレームを異なるジオメトリ(ビン範囲に従って分けられたコンテキスト)に分け、フレーム/コンテキスト毎に、ダイ−ダイ差分の平均/標準偏差を保存する)。 Context compact storage of the standard reference die, that allows by storing on the basis of the statistic standard reference die data (e.g., dividing the die into a plurality of frames, which are divided according to different geometries (bin ranges frames divided into), for each frame / context, die - save the mean / standard deviation of die difference). 例えば、図4のステップ248に示されているように、この方法は、標準参照ダイに関してダイ毎の、フレーム毎の、コンテキスト毎の差分統計量を保存することを含む。 For example, as shown in step 248 of FIG. 4, the method includes for each die with respect to the standard reference die, per frame, to save the differential statistical amount for each context. 例えば、図9に示されているように、ダイ[(0,0),(0,1),. For example, as shown in Figure 9, the die [(0,0), (0,1),. . . (M,N)]276の配列がウェハ278上に形成される。 (M, N)] 276 sequences is formed on the wafer 278. それに加えて、図10に示されているように、ダイ276を複数のフレーム280に分割する。 In addition, as shown in FIG. 10, to divide the die 276 to a plurality of frames 280. ダイは、複数のフレーム280に分割され、それぞれのフレームのピクセルは、コンテキストに基づいて分割される(図10には示されていない)。 Die is divided into a plurality of frames 280, the pixels of each frame is divided based on the context (not shown in FIG. 10). それぞれのダイにおけるそれぞれのフレームのそれぞれの異なるコンテキストに対する差分統計量は、本明細書で説明されているように決定される。 Difference statistics for each different contexts of each frame in each die is determined as described herein.

図11は、コンテキストでソートされた差分フレーム統計量を使用してウェハ−ウェハ間比較を実行する方法の一実施形態を例示している。 Figure 11 is a wafer by using the difference frame statistics sorted by context - illustrates one embodiment of a method for performing a comparison between wafers. 図11に示されているように、参照ウェハ282は、多数のダイ[(0,0),(0,1). As shown in Figure 11, the reference wafer 282, multiple dies [(0,0), (0,1). . . (4,2)]を含むが、そのうちの1つ(例えば、ダイ(2,2))は、標準参照ダイとして指定される。 (4,2)] including, one of which (e.g., a die (2, 2)) is designated as the standard reference die. 試験ウェハ286と比較するために使用される参照284は、複数のフレーム280に分割されたダイ276と標準参照ダイ・イメージ288を含む。 Reference 284 which is used to compare the test wafer 286 includes a die 276 and the standard reference die image 288 is divided into a plurality of frames 280. フレーム280は、上述のように構成される。 Frame 280 is configured as described above. 参照284は、それぞれのフレーム及びそれぞれのダイに対するそれぞれのフレーム内のそれぞれのコンテキストに対する差分の平均と標準偏差などの統計量290を決定することにより生成される。 Reference 284 is generated by determining a statistic 290, such difference average and the standard deviation of for each context in each frame for each frame and each die. 試験ウェハ286上の欠陥を検出するために、試験ウェハを参照284と比較する。 To detect defects on the test wafer 286 and compares the test wafer and a reference 284. 例えば、試験ダイ(1,3)における欠陥を検出するために、試験ダイ(1,3)を標準参照ダイ・イメージ288から減算して、試験ダイと標準参照ダイ・イメージとの差分292を生成する。 For example, generated to detect a defect in a test die (1,3), the test dies (1,3) is subtracted from the standard reference die image 288, the difference 292 between the test die and standard reference die image to. ステップ294では、差分292を、フレーム毎に、またコンテキスト・ベース毎に参照ウェハ282のダイ(1,3)に対する統計量290(例えば、それぞれのフレーム及びコンテキストに対する差分の平均と標準偏差)と比較する。 In step 294, it compares the difference 292, for each frame, and statistics 290 for the die (1,3) of the reference wafer 282 for each context-based (e.g., the difference average and the standard deviation of for each frame and context) to.

「標準参照ダイ」に欠陥がないということが知られていない場合、「研磨」方式を使用してアービトレーション(まったく欠陥がない参照ダイと1回比較することで欠陥検出を実行できる)を1回だけ実行できる。 "Standard reference die" if not known that there is no defect, "polishing" method (can perform defect detection in comparison to that reference die completely free from defects and once) to arbitration using once only it can be executed. それに加えて、「研磨」は、「固有の」又は予想されるプロセス変動によりウェハ上で予想されるイメージ変動を標準参照ウェハが反映するように実行される。 In addition, "grinding" a standard reference wafer image expected variations on the wafer by process variations to be "unique" or expected is executed to reflect. したがって、「欠陥のない」参照ウェハを生成するために、参照ウェハ上のすべてのダイについて標準参照ダイ「研磨」を実行することができる。 Therefore, it is possible to perform in order to generate a "defect-free" reference wafer, all standard reference die for die on reference wafer "polishing".

以下の表1は、最大ダイ・サイズが40mm×40mm、最小検査ピクセル・サイズが90nm、ウェハ上の最大サイズ・ダイの数が44、最大サイズ・ダイの中のピクセルの数が1.975E÷11、フレーム・サイズが512×512ピクセル、最大サイズ・ダイ1つ当たりのフレーム数が7.535E+05、平均差分及び差分の標準偏差を格納するバイト数が2、最大サイズ・ダイのスワス1つ当たりのピクセル数が0.91Gpixel、最大サイズ・ダイ1つ当たりのスワス数が217、スワスの高さが2048ピクセルであると仮定して、上述のさまざまなウェハ−ウェハ間比較に対する参照データの近似的サイズを示している。 Table 1 below, the maximum die size is 40 mm × 40 mm, the minimum inspection pixel size is 90 nm, number 1.975E ÷ pixels in the maximum size die number 44, the maximum size dies on the wafer 11, the frame size is 512 × 512 pixels, the maximum size die one per the number of frames 7.535E + 05, the average difference and the number of bytes 2 to store the standard deviation of the difference, swath one per maximum size die number of pixels 0.91Gpixel, swaths per one maximum size die 217, assuming that the height of the swath is 2048 pixels, a variety of wafer above - approximate reference data for comparison between the wafer It shows the size. 標準参照ダイは、高さ2Kのセンサであることを仮定して、スワス1つ当たり197Gpixel又は0.91Gpixelを含む。 Standard reference die, assuming that the sensor height 2K, including swath one per 197Gpixel or 0.91Gpixel. それに加えて、参照ウェハ上のそれぞれのダイに対する差分イメージ又はその何らかの圧縮形式のイメージが格納されなければならない。 In addition, the image of the difference image or any compressed form that has to be stored for each die on the reference wafer.

表1は、差分イメージを格納するためのデータ・サイズが、ダイ毎のフレームとコンテキスト・ベースの統計量とを格納するためのデータ・サイズよりもかなり大きいことを明確に示している。 Table 1, the data size for storing the difference image clearly shows that much larger than the data size to store the frame and context-based statistics for each die. しかし、最大の差分を有する差分ピクセルの一部(例えば、0.1%)とクリティカル領域内のピクセルを保存することで、差分イメージに必要なデータ・サイズは8727.8Gbyteから8.7Gbyteに減る。 However, some difference pixels having the maximum difference (e.g., 0.1%) by saving the pixel with the critical area, the data size required in the difference image is reduced to 8.7Gbyte from 8727.8Gbyte .

蛇行スキャン経路を使用して試験ウェハ上のダイを何回かスキャンし、検査データの多数のスワスを生成することができる。 Using a serpentine scan path several times scan dies on the test wafer, can generate a large number of swaths of the inspection data. このような蛇行スキャンの一実施形態は、図12に示されている。 One embodiment of such a meander scan is shown in Figure 12. 図12に示されているように、試験ウェハ296は、ダイの配列[(0,0),(0,1). As shown in FIG. 12, the test wafer 296, the sequence of the die [(0,0), (0,1). . . (4,2)]を含む。 Including the (4,2)]. 試験ウェハ296は、蛇行スキャン298と蛇行スキャン300によりスキャンされる。 Test wafer 296 is scanned by the meander scan 298 with serpentine scan 300. 2つの蛇行スキャンが図12に示されているが、試験ウェハは、任意の好適な回数を用いてスキャンされることは理解されるであろう。 Although two meander scan is shown in Figure 12, the test wafer may be scanned using any suitable number will be appreciated. ダイ1つ当たり217個のスワスがあると仮定し、すべてのダイ行で同じ蛇行スキャンを実行することで、スワス1、次いでスワス2というように、すべてのダイについて標準参照ダイ・スワスと圧縮された差分とをロードすることができる。 Suppose there is a die one per 217 amino swath, by executing the same serpentine scanning on all of the die line, swath 1, then so on swath 2, for all of the die is compressed to a standard reference die swath It was and the difference can be loaded. この場合、試験ウェハ・スキャンの参照データを格納するのに必要なメモリのサイズは、スワス1つ当たり(197+8.7)/217=0.95Gpixelである。 In this case, the size of memory required to store the reference data of the test wafer scan, the swath one per (197 + 8.7) is /217=0.95Gpixel.

標準参照ダイ−ダイ検査の実装で考えなければならないのは、ディスク入力/出力(I/O)速度、及び速度がスループットに影響を及ぼす場合である。 Standard reference die - not to be considered in the implementation of die test, the disk input / output (I / O) speed, and speed is affect the throughput. 「標準参照ダイ」のそれぞれのスワスを1回ロードすることにより、ディスクI/Oトラヒックを減らすことができる。 By one load each of the swath of "standard reference die", it is possible to reduce the disk I / O traffic. ウェハをスキャンしてから次のスキャンまでの間のダイ・レベルのステップ動作によるウェハ全体にわたる蛇行スキャンとともに、このようなロードを使用できる(隣接ウェハ・スキャンの蛇行パターンに対して)。 With serpentine scan across the wafer by a die-level steps operation between the scan the wafer to the next scan, can use such loading (relative serpentine pattern of adjacent wafer scan).

もちろん、本明細書で説明されている検査モードすべてについて、ディスク上に格納されている他方のイメージに対しディスク上に格納されている一方のイメージを使用して、又はリアルタイムでウェハから取り込んだばかりのメモリ内のイメージを使用して、検査を実行することができる。 Of course, the test mode all as described herein, with respect to other images stored on the disc using one of the images that are stored on disk, or just taken from the wafer in real time using an image in memory, it is possible to perform the inspection. 上述のデータはすべて、本明細書でさらに説明されるように格納又は保存され、本明細書で説明されている格納又は保存のステップはすべて、本明細書で説明されている任意の方法で実行される。 The above data are all stored or saved as described further herein, performed in any of the methods described in the stored or saved in step All, the present specification are described herein It is.

上述のように、設計データ空間において検査データの位置を決定することは、ウェハの検査の後に実行される。 As described above, determining the position of the inspection data in the design data space is performed after the inspection of the wafer. このような一実施形態では、設計データ空間における検査データの位置を決定することは、ウェハ上で検出された欠陥に対応する検査データの部分について実行され、ウェハ上で検出された欠陥に対応していない検査データの部分については実行されない。 In one such embodiment, determining the position of the inspection data in the design data space is performed for portion of the test data corresponding to defects detected on the wafer, corresponding to the defects detected on the wafer not run for the portion of the test data is not. この方法で、ピクセル又はウェハ空間から設計データ空間へのマッピング変換は、欠陥が見つかった配置にのみ適用される。 In this way, mapping conversion to design data space from the pixel or wafer space is applied only to the arrangement defect is found. 言い換えると、この方法は、ウェハ上で検出された欠陥から設計データ空間への後処理マッピングを含むということである。 In other words, this method is that comprising a post-treatment mapping of the design data space from the defects detected on the wafer. それに加えて、それぞれのダイにおけるアライメント部位は、検査時に識別されるが、このアライン(例えば、アライン誤差測定)は、欠陥検出が後処理フェーズで完了した後に実行される。 In addition, the alignment sites in each die is identified during inspection, the alignment (e.g., alignment error measurement) is performed after the defect detection was completed in the post-processing phase. 次いで、このマッピングを適用して、設計データ空間における欠陥の位置を見つける。 Then, by applying this mapping to find the positions of the defects in design data space.

設計データ空間における検査データの位置を決定することを、いつ実行するか、又はどのように実行するかに関係なく、ウェハ上に1つ又は複数の欠陥が存在する場合に、検査データは、ウェハ上の1つ又は複数の欠陥に対するデータを含む。 Determining the position of the inspection data in the design data space, when to run, or no matter how or run, when the one or more defects on the wafer are present, the test data, the wafer containing data for one or more of the defects of the above. したがって、設計データ空間における1つ又は複数の欠陥の位置は、設計データ空間における検査データの位置から決定される。 Accordingly, the position of one or more defects in the design data space is determined from the position of the inspection data in the design data space. それに加えて、設計データ空間における1つ又は複数の欠陥の位置は、設計データ空間における検査データの位置と同じ、実質的に高い(例えば、サブピクセル)精度で有利に決定される。 In addition, the position of one or more defects in the design data space is the same as the position of the inspection data in the design data space, substantially higher (e.g., sub-pixel) is advantageously determined by accuracy.

本明細書でさらに説明されているように、いくつかの実施形態では、ウェハをスキャンすることによりスワスにおける検査データを取り込むことができる。 As described further herein, in some embodiments, it can take the test data in swaths by scanning the wafer. このような一実施形態では、それぞれのスワスにおけるアライメント部位に対するデータを所定のアライメント部位に対するデータにアラインさせることにより検査データのそれぞれのスワスを個別に設計データ空間にアラインさせることができるが、これは、上述のように実行される。 In one such embodiment, each swath of the examination data by aligning the data for the alignment sites in each swath data for the predetermined alignment sites can be aligned separately in design data space, which is , it is performed as described above.

異なる実施形態では、検査データの位置を決定することは、設計データ空間におけるアライメント部位の位置に基づいて設計データ空間内の検査データのスワスの位置を決定することと、設計データ空間におけるスワスの位置に基づいて設計データ空間における検査データの追加のスワスの位置を決定することとを含む。 In a different embodiment, determining the position of the inspection data, and determining a position of the swath of the inspection data in the design data space based on the position of the alignment sites in the design data space, the position of the swath in the design data space on the basis and determining the position of the additional swath of the inspection data in the design data space. この方法で、上述のように検査データの1つのスワスを設計データ空間にアラインさせることができ(例えば、検査データのスワスにおけるウェハ上のアライメント部位に対するデータを所定のアライメント部位に対するデータにアラインさせることにより)、検査データの追加のスワスを検査データのこのスワスにアラインさせることができる。 In this way, it is possible to align the design data space one swath of the inspection data, as described above (e.g., possible to align the data for the alignment sites on the wafer in the swath of the examination data to the data for the predetermined alignment sites by), it is possible to align the additional swath of the examination data to the swath of the inspection data.

例えば、図13に示されているように、スワス(例えば、スワス#N+1)を、スワス間イメージ・アライメントを使用して前のスワス(例えば、スワス#N)にアラインさせることができる。 For example, as shown in Figure 13, the swath (e.g., swath # N + 1) of the previous swath using image alignment between swaths (e.g., swath #N) can be aligned to. 特に、図13に示されているように、スワス#N+1と#Nは、ウェハ空間内の領域41において部分的に互いに重なり合う。 In particular, as shown in Figure 13, swath # N + 1 and #N are partly overlapping each other in the region 41 in the wafer space. したがって、スワスは両方とも、領域41内に形成されたフィーチャに対する検査データを含むことになる。 Therefore, swath both will include test data for the features formed in the region 41. その際、これらのフィーチャに対する検査データは、一方のスワスを他方のスワスにアラインさせるために使用される。 At that time, inspection data for these features are used to align one swath to the other swath. そのような一例において、図14は、2つの連続するスキャンに対する検査データが重なるウェハ空間においてスワス間オーバーラップ領域41内に形成されたフィーチャ41aと41bを例示している。 In such an example, FIG. 14 illustrates two consecutive features 41a formed swath between overlapping region 41 in wafer space inspection data for the overlap scanning to and 41b. フィーチャ41a、41bは、スワス−スワス間レジストレーションを実行するために使用される。 Feature 41a, 41b may swath - which is used to perform a registration between swaths. フィーチャ41a、41bは、さらに、他のアライメント・フィーチャに関して本明細書で説明されているように構成される。 Features 41a, 41b is further configured as described herein with respect to other alignment features.

このように、ダイ行に対する第1のスワスが、そのダイ行内のアライメント部位(又は複数の部位)に対するデータを設計データベース又は本明細書で説明されている他の所定のアライメント部位データからレンダリングされたイメージにアラインさせることにより設計データ空間にアラインさせられている場合、そのダイ行の後のスワスは、本明細書で説明されている技術を使用してアラインされる。 Thus, the first swath to the die line is rendered from other predetermined alignment sites data described in the design database or the specification data for the die row alignment sites (or sites) if it is allowed to align the design data space by aligning the image swath after the die line is aligned using the techniques described herein. 特に、設計データ空間に関するスワス#Nの位置とスワス内のアライメント・フィーチャの位置とを使用することで、設計データ空間に関するスワス#N+1の位置を決定することができる。 In particular, by using the position of the alignment features in the position and swath swath #N on the design data space, it is possible to determine the position of the swath # N + 1 relating to the design data space. 例えば、スワス#N+1の位置を決定することは、スワス#Nの取り込みスキャン実行時に取り込まれたアライメント・フィーチャ・イメージを格納し、次いで、アライメント・フィーチャ・イメージをスワス#N+1の取り込み時に取り込まれた同じフィーチャのイメージにアラインさせることにより、実行される。 For example, determining the position of the swath # N + 1 stores the alignment feature images captured during capture scan execution swath #N, then captured the alignment feature image during capture swath # N + 1 by aligning the image of the same features, it is performed. 2つのアライメント・フィーチャ・イメージの間のミスアライメント・オフセットを決定することにより、設計データ空間に関するスワス#N+1の絶対位置が決定される。 By determining the misalignment offset between the two alignment feature image, the absolute position of the swath # N + 1 on the design data space is determined.

検査レシピーのセットアップ時に、連続するスワス間の比較的大きなオーバーラップ(例えば、50%のオーバーラップ)でウェハをスキャンし、スワス間オーバーラップ領域内の好適なアライメント部位を決定することができる。 During setup of the inspection recipe, relatively large overlap between successive swaths (e.g., overlap 50%) can scan the wafer with to determine suitable alignment sites swath between overlapping region. これらの部位位置を使用することで、対応する前のスワスに関するそれぞれのスワスの位置を決定することができる。 Using these sites position, it is possible to determine the position of each swath for the corresponding previous swath. 所定のアライメント部位をウェハ上のアライメント部位にアラインさせる上述の方法を用いて設計データ空間に関する第1のスワスの位置を使用し、また第1のスワスと第2のスワスの間のオーバーラップ領域内のアライメント部位を使用して第1の決定された部位に関して第2のスワスのシフトを使用することで、設計データ空間に関する第2のスワスの絶対位置を決定することができる。 The predetermined alignment sites using the methods described above to be aligned to the alignment sites on the wafer using a position of the first swath on the design data space and the first swath overlap region between the second swath by relation to the first determined site using alignment sites using shift of the second swath, it is possible to determine the absolute position of the second swath for the design data space. それぞれの後続のスワスに対しこの手順を繰り返すことにより、ダイ全体のピクセルを設計データ空間にマッピングすることができる。 By repeating this procedure for each subsequent swath can be mapped to the design data space the entire pixel die.

こうして、好適なアライメント部位は(上述の方法を使用して)、それぞれの検査スワス(つまり、スワス間のオーバーラップがダイを完全にスキャンできるように最小のオーバーラップである検査時に使用されるスワス)内に少なくとも1つのそのような部位があるように選択される。 Thus, the preferred alignment sites (using the method described above), each of the test swath (ie, swath overlap between swaths are used during inspection is the minimum overlap to provide a thorough scan of the die ) at least one such site is selected to be in. 設計データ空間におけるこれらのアライメント部位の位置は、それぞれのアライメント部位のパッチ・イメージとともに検査レシピーに保存される。 The positions of these alignment sites in design data space is stored in the inspection recipe with patch image of each alignment sites. 検査時に、それぞれのスワスについて、対応するアライメント部位が、レシピーから取り出され、その位置が、検査システムにより取り込まれたピクセル・ストリームにおいて決定される。 During inspection, for each swath, corresponding alignment sites is retrieved from the recipe, its position is determined at the pixel stream captured by the inspection system. アライメント部位がピクセル・ストリーム内に配置された後、相互相関又は他のイメージ・マッチング技術を使用して、検査スワス内のピクセルの位置を設計データ座標空間においてサブピクセル精度で決定する。 After the alignment sites is located within the pixel stream, using a cross-correlation or other image matching technology, determined with sub-pixel accuracy in the design data coordinate space the location of the pixels in the inspection swath. この方法の一利点は、ダイ全体に対するピクセルを設計データ座標空間にマッピングするために使用されるスワス「縫合」を実行し、それぞれの検査スワス内に出現するこの空間内の好適なアライメント部位を見つけるためにセットアップ・スワス(レシピー・セットアップにのみ使用される)を比較的大きなオーバーラップで取り込む一方で、比較的小さなオーバーラップで検査スワスを取り込める(したがって、速度が向上する)ことである。 One advantage of this method is to perform a swath "suture" as used to map the pixels for the entire die design data coordinate space, appearing in each of the test swath find a suitable alignment sites in this space while taking the setup swath (used only for recipe setup) relatively large overlap in order, it is relatively small overlap capture a test swath (hence, the speed is increased) it. スワスを縫合する技術は、例えば、領域センサを使用してフィールド毎に取り込むために、異なるスキャン・パターンに適用されることに留意されたい。 Techniques of suturing the swath, for example, to populate each field using the area sensor, it should be noted that to be applied to different scanning patterns. フィールドは、上述の方法と似た方法でともに縫合される。 Field, are both sewn in a manner similar to the method described above.

設計データ空間に関してそれぞれのスワスをアラインさせることに対し上述の実施形態が勝る他の利点は、アライメント部位に対するデータが設計データからレンダリングされることであるが、この方式だと、アライメント部位が少なくて済むことにある。 Another advantage of the embodiment described above over to be aligned with each swath in designing data space would be to data for the alignment sites are rendered from the design data, if it is this method, alignment sites less there to live it. それに加えて、特にウェハに複数の層が形成されている場合に、ウェハ上に所与のフィーチャがどのように印刷されるかを予測するために使用されるモデルが複雑になるため、設計データから忠実にアライメント部位に対するデータをレンダリングすることは、難題をもたらす可能性がある。 In addition, especially when it is formed with a plurality of layers on the wafer, because the model is complicated to be used to predict which will be printed how the given feature on the wafer, the design data rendering the data for the faithful alignment sites from, may result in challenges. しかし、上記のように、所定のアライメント部位に対するデータを、検査されている層に基づいて選択されるさまざまな異なる方法で取り込むことができ、これにより、検査されている層に関係なく、所定のアライメント部位に対する好適なデータを供給することができる。 However, as described above, the data for the predetermined alignment sites, can be incorporated in a variety of different methods is selected based on the layer being tested, thereby, regardless of the layer being tested, predetermined it is possible to supply a suitable data for alignment sites.

上述のように、検査データを設計データにアラインさせるために、カバレッジ・モードで「短いスワス」を使用するスワス縫合を使用することができる。 As described above, it is possible in order to align the inspection data in the design data, using a swath suture using "short swath" in coverage mode. しかし、いくつかの実施形態では、図14aに示されているように、アライメント部位302は、第1の検査スワス304aに対応するウェハ上の領域から相隔てられる(例えば、遠く離れている)ウェハ上に配置される。 However, in some embodiments, as shown in Figure 14a, alignment sites 302 are spaced apart from the area on the wafer corresponding to the first inspection swath 304a (e.g., far away) wafer It is placed on top. このような状況は、好適なアライメント部位のみが第1の検査スワスについてスキャンされたウェハの領域から隔てられている場合に発生する。 This situation occurs when only the preferred alignment sites are separated from the area of ​​the wafer is scanned for the first inspection swath. 第1の検査スワスの配置は、検査対象領域定義から決定される(例えば、自動的に定義されるか、又はユーザーにより定義された検査対象領域)。 Arrangement of the first inspection swath is determined by the inspection target area definition (e.g., either automatically defined or inspection area defined by the user). このような状況では、本明細書で説明されている方法又はシステムは、図14aに示されているように、ウェハ上で一連の「ミニスキャン」306をそれぞれダイ1つ分の幅だけ実行することができる。 In such circumstances, a method or system as described herein, as shown in FIG. 14a, to perform only a series of "mini-scan" 306 of each die one minute width on the wafer be able to. ミニスキャンにより取り込まれたスワスは、上述のスワス間アライメント方法を使用し第1の検査スワス304aとともにアライメント部位を含むスワスを「縫合」するために使用される。 Swaths captured by the mini-scan is used to "stitching" the swaths comprising alignment sites with the first inspection swath 304a using swath between alignment method described above. 次いで、後続の検査スワス304b、304cは、さらに上で説明されているように第1の検査スワス304aにアラインされる。 Then, subsequent inspection swath 304b, 304c are aligned in the first inspection swath 304a as described further above.

本明細書で説明されている方法及びシステムは、多数の異なる方法でウェハに対する検査スワスを取り込むことができる。 The methods and systems described herein may be incorporated inspection swaths for the wafer in a number of different ways. 例えば、図14bに示されているように、システムは、100%検査モードでウェハに対する検査スワス308を取り込むことができる。 For example, as shown in Figure 14b, the system may incorporate a test swath 308 for the wafer with 100% inspection mode. 特に、システムは、ウェハを前後にスキャンして、ダイ領域の100%を検査するために使用されるオーバーラップするスワスを取り込む。 In particular, the system scans back and forth wafer, incorporate swath overlapping is used to inspect 100% of the die area. 他の例では、図14cに示されているように、システムは、標準カバレッジ・モードでウェハに対する検査スワス310を取り込むことができる。 In other instances, as shown in Figure 14c, the system may incorporate a test swath 310 for the wafer in the standard coverage mode. このカバレッジ・モードでは、スワスが取り込まれたウェハ上の領域は、ダイ領域の約25%から約50%としてよい。 This coverage mode, area on the wafer that swath is captured, may be about 50% to about 25% of the die area. 図14cに示されているスワスは、検査に交互に並ぶスワスが使用される50%カバレッジ・モードに対応する。 Swath shown in Figure 14c corresponds to the 50% coverage mode swath alternating the test is used. 異なる例では、図14dに示されているように、システムは、「スマート・スキャニング」モードでウェハに対する検査スワス312を取り込むことができる。 In a different example, as shown in Figure 14d, the system may incorporate a test swath 312 for the wafer in "smart scanning" mode. このモードでは、ダイ領域の約50%をスキャンし、設計又は設計とプロセスとの間の予想される相互作用に関する情報に基づいてスキャンされる領域を選択することができる。 In this mode, scanning approximately 50% of the die area, it is possible to select the area to be scanned based on information regarding the expected interaction between the design or design and process. それに加えて、本明細書で説明されているシステムは、上述のさまざまなスキャン方法のどれかを実行するように構成される(例えば、異なるウェハには異なるスキャン方法を使用する)。 In addition, the systems described herein may be configured to perform any of a variety of scanning methods described above (e.g., using different scanning methods in different wafers). さらに、本明細書で説明されている方法(又は設計分析ツール)は、検査システムに関する知識(例えば、スキャン能力)を使用してウェハに対する最適な「カバレッジ」方式を決定することを含む。 Furthermore, the methods described herein (or design analysis tool) includes determining the optimal "coverage" method for the wafer by using the knowledge of the inspection system (e.g., scan capabilities).

他の実施形態では、この方法は、検査データを設計データにアラインさせ、次いで、このアラインするステップにより決定されるダイ相対設計データ空間座標を使用して追加の検査データの座標を設計データ空間座標に変換することを含む。 In another embodiment, the method causes the alignment in the design data inspection data, then additional design data space coordinates the coordinates of inspection data using the die relative design data space coordinates determined by the steps of this alignment including the conversion to. この変換は、ユーザー入力に基づいて、又は適切な設計ファイル及び/又はプロセス・レシピー(ステッパー・レシピー)から関連する情報を抽出することにより、実行される。 This conversion is based on user input, or by extracting the relevant information from the appropriate design file and / or process recipe (stepper recipe), it is executed. ユーザーからの情報なしで変換を決定する代替アプローチは、アライメント部位を手動で選択するか、又はアルゴリズム・オーバーレイ最適化アプローチを使用することにより、検査データを設計データにアラインさせる(例えば、オーバーレイする)ことを含む。 An alternative approach for determining the conversion without information from the user, by using either select alignment sites manually, or algorithms overlay optimization approach, is aligned to the design data inspection data (e.g., overlays) including that. これは、ダイ・アライメント技術であることに留意されたい。 It should be noted that it is the die-alignment technology. ウェハ・アライメント技術は、ダイ相対座標が使用される場合には実行されなくてもよい(つまり、アライメント部位がそれぞれのダイについてどこにあるかを検査システムがすでに正確に知っている場合)。 Wafer alignment techniques may not be performed if the die relative coordinates are used (that is, if the alignment site inspection system where to find each die knows already exactly).

本明細書で説明されている方法は、ウェハの検査を実行することにより検査データを取り込むことを含む場合もあれば、含まない場合もある。 The methods described herein may or may involve capturing inspection data by performing the inspection of the wafer may not include. 言い換えると、本明細書で説明されている方法を、光学又は電子ビーム検査サブシステムを備えていないシステム(本明細書でさらに説明されるシステムなど)により実行できるということである。 In other words, the methods described herein is that it allows the execution by a system that does not have an optical or electron beam inspection subsystems (such as system is further described herein). その代わりに、システムは、検査システムから検査データを受け取るように構成された「スタンドアロン型」システムとして構成される。 Instead, the system is configured as a "stand alone" system that is configured to receive inspection data from inspection system. こうして、スタンドアロン型システムは、検査システムから検査データを取り込むことができる。 Thus, standalone systems can incorporate inspection data from the inspection system. スタンドアロン型システムは、当業界で知られているどのような方法でも検査データを取り込むことができる(例えば、「有線」及び/又は「無線」部分を備えることができる伝送媒体を介して)。 Standalone system can take in the inspection data in any manner known in the art (e.g., via a transmission medium which can comprise "wired" and / or "wireless" portions). それとは別に、この方法は、検査システムを備えるシステムにより実行される。 Apart from that, this method is performed by a system comprising an inspection system. この方法では、検査システムは、システムの一部をなし、検査データは、ウェハの検査を実行することによりシステムによって取り込まれる。 In this method, the inspection system, a part of the system, test data is captured by the system by performing the inspection of the wafer. それに加えて、検査データがどのような方法で取り込まれようと、本明細書で説明されている方法は、当業界で知られているフォーマットの当業界で知られているタイプの検査データを使用して実行される。 In addition, whether taken in any way the inspection data, the methods described herein, using a type of inspection data that is known in the art of format known in the art It is run. 検査データは、ウェハ上で検出された1つ又は複数の欠陥に対するデータを含む。 Inspection data may include data for one or more of the defects detected on the wafer. 他の例では、一実施形態において、検査データはPWQについて取り込まれるが、これは、本明細書でさらに説明される。 In another example, in one embodiment, the test data is captured for PWQ, which is further described herein.

本明細書で説明されている方法は、比較的高い精度で検査空間を設計データ空間座標に相関させるためにうまく使用され、このような相関は、本明細書でさらに説明されるように多数のステップにおいて使用される。 The methods described herein may be successfully used to correlate the examination space in the design data space coordinates with relatively high accuracy, such correlation, numerous as described further herein used in step. 例えば、設計データ空間における検査データの位置は、検査データがウェハ上の検査対象領域又は検査対象外領域に対応しているかどうかを判定するために有利に使用され、検査プロセスは、検査データ又は検査データの異なる部分に対応する領域のタイプに基づいて実行される。 For example, the position of the inspection data in the design data space, advantageously be used to test data to determine whether the corresponding to the inspection target region or inspected outside area on the wafer, the inspection process, the inspection data or test based on the type of regions corresponding to different portions of the data it is performed. 例えば、本明細書で説明されている方法及びシステムは、検査対象領域がダイ上のすべての点について設計又はCADデータベース内の所定のフィーチャに対し実質的に正確にアラインされるように検査対象領域に関して生イメージ・データをシフトすることにより、CMPパターン・フィル領域などの非クリティカル領域を無視できる間、ビア配置などのダイ上のクリティカル配置においてのみ検査を実行できるように実質的に正確な検査対象領域を生成することができる。 For example, the methods and systems described herein, the inspection target region as the inspection target region are substantially accurately aligned for a given feature in the design or CAD database for all points on the die by shifting the raw image data with respect to, while a negligible non-critical areas, such as CMP pattern fill area, substantially accurate inspection object to run the test only in the critical placement on the die, such as via arrangement able to generate area. これらのクリティカル配置、又は「検査する場所」領域は、レシピー・セットアップ時に入力され、設計スキャン及び/又はPWQ分析、電気的試験、FA、又はこれらの何らかの組合せなどのCAD DRC、DFM分析の結果を使用して実行される「ホット・スポット」分析により決定される。 These critical placement, or "place to check" region is entered during recipe setup, design scan and / or PWQ analysis, electrical testing, FA, or CAD DRC, such as some combination of these, the results of DFM analysis is determined by the "hot spots" are executed in the analysis used.

例えば、いくつかの実施形態では、本明細書で説明されている方法は、レイアウト分析ソフトウェア・ツールから生成された標準EDAレイアウト・フォーマット(例えば、GDSII、OASISなど)で格納されている検査対象領域などの設計データやその設計データに関する情報を検査システムにおいて使用できるフォーマットに変換することを含む。 For example, in some embodiments, the methods described herein, the inspection target region are stored in the standard are generated from the layout analysis software tools EDA layout format (e.g., GDSII, OASIS, etc.) It involves converting the design data or information related to the design data, such as a format that can be used in the inspection system. このように、この方法は、設計ツールから検査対象領域情報を検査システムに移送することを含む。 Thus, the method may include transferring the inspection target area information from the design tool to the inspection system. 例えば、トランスレータ・モジュール(図に示されていない)は、GDS又はOASISなどの標準設計フォーマットから検査対象領域を生成するように構成される。 For example, translator module (not shown) is configured to generate an inspection area from a standard design format such as GDS or OASIS. したがって、このような設計フォーマットが入っているファイルは、設計を含まないが、EDAツールにより実行された設計分析から結果として得られるポリゴンを含む。 Therefore, the file that contains such a design format does not comprise designs, including polygons resulting from a running design analysis by EDA tools. したがって、トランスレータ・モジュールを使用することで、2つの空間(つまり、設計と検査)の間の変換を効率よく行うことができる。 Therefore, the use of translator module, two spaces (i.e., the design and inspection) can be efficiently converted between.

他の実施形態では、この方法は、明細書で説明されているように実行される、設計データ空間における検査データの位置に基づいて設計データ空間におけるウェハ上で検出された欠陥の位置を決定することと、設計データの1つ又は複数の属性に対する所定の値が、設計データ空間における位置の関数として格納されているデータ構造体を使用して欠陥の位置に対応する設計データの1つ又は複数の属性に対する値を決定することとを含む。 In another embodiment, the method is performed as described in the specification, to determine the location of the defects detected on the wafer in design data space based on the position of the inspection data in the design data space it and a predetermined value for the one or more attributes of the design data, one or more of the design data corresponding to the position of the defect by using the data structure that is stored as a function of position in the design data space for attributes and determining the value. このように、欠陥の位置に対応する設計データの1つ又は複数の属性に対する値は、永続的なすでに抽出されている設計レイアウト属性データから決定される。 Thus, values ​​for one or more attributes of the design data corresponding to the position of the defect is determined from the design layout attribute data are permanent already extracted. 言い換えると、欠陥位置に対応する(複数の)設計データ属性に対する値は、設計のジオメトリに基づいてすでに計算されている属性から、例えば、ジオメトリ内のポリゴンから1つ又は複数の属性に対する値を決定することにより(例えば、ポリゴンに対する幾何学的演算の関数として)、決定される。 Determination In other words, the values ​​for the corresponding (s) design data attribute to the defect position, from the attribute that has already been calculated based on the geometry of the design, for example, the values ​​for one or more attributes from the polygon in the geometry by (e.g., as a function of the geometric operations on a polygon) is determined. このように、設計をポリゴン・レベルで処理することができ、また決定されるポリゴン・レベルの属性の値をデータ構造体に格納することができる。 Thus, it is possible to store the design can be treated with polygon level, also the value of the polygon level attributes are determined in the data structure. その際、データ構造体は、データ構造体に格納されている設計データの1つ又は複数の属性の値に対するデータの「上位集合」を含む。 At that time, the data structure includes a "superset" of the data for the values ​​of one or more attributes of the design data stored in a data structure. EDAレイアウト分析ツール又は他の方法又は当業界で知られているシステムを使用して、設計データ空間における位置の関数として設計データの1つ又は複数の属性に対する所定の値を生成することができる。 Using a system known in EDA layout analysis tools or other methods or the art, it is possible to produce a predetermined value for one or more attributes of the design data as a function of position in the design data space. このように、設計は、設計データ空間全体にわたる位置の関数として設計データの1つ又は複数の属性の値を決定するように前処理され、1つ又は複数の属性に対する値は、設計データ空間における欠陥位置を使用して「オンザフライ」でデータ構造体の中の1つ又は複数の属性の値を検索することにより欠陥毎に決定される。 Thus, the design is pre-processed to determine the value of one or more attributes of the design data as a function of position across the design data space, the values ​​for one or more attributes, in the design data space It is determined for each defect by searching the values ​​of one or more attributes in the data structure with the defect position "on the fly". 所定の値が設計データ空間位置の関数として格納されるデータ構造体は、当業界で知られている好適なデータ構造体を含む。 Data structure prescribed value is stored as a function of the design data space position comprises a suitable data structures known in the art. 同様にして、設計データ構造体は、設計データ空間における位置の関数として設計の設計レイアウトの1つ又は複数の属性、設計のフロア・プランの1つ又は複数の属性、設計におけるセルの1つ又は複数の属性、設計に関する他の情報、又はそれらの何らかの組合せに対する所定の値を含む。 Similarly, the design data structure, one or more attributes of the design of the design layout as a function of position in the design data space, one or more attributes of the design of the floor plan, one of the cells in the design or a plurality of attributes, including a predetermined value for the other information, or any combination thereof for the design.

一実施形態では、この方法は、図1のステップ18に示されているように、ウェハの異なる位置で欠陥を検出する感度を決定することを含む。 In one embodiment, the method, as shown in step 18 of FIG. 1, comprising determining the sensitivity for detecting defects at different positions of the wafer. そのような一実施形態では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいてウェハの異なる部分で欠陥を検出する感度を決定することを含む。 In one such embodiment, the method determines the sensitivity for detecting defects on different parts of the wafer based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space including that. このような一実施形態では、この方法は、設計ツールから検査対象領域情報を検査システムに移送することにより設計ベースの検査を実行することを含む。 In one such embodiment, the method includes performing design based testing by transferring a test target area information from the design tool to the inspection system. 例えば、検査対象領域情報を使用して、ウェハ上の異なる部分、及び異なる部分における欠陥を検出するために使用される感度を識別する。 For example, by using the inspection area information, identifying the sensitivity used to detect defects in different parts, and different parts on the wafer. その際、設計データの1つ又は複数の属性は、検査対象領域情報を含む。 At that time, the one or more attributes of the design data, including examination target area information. しかし、設計データの1つ又は複数の属性は、さらに、又はそれとは別に、本明細書で説明されている設計データの(複数の)属性のどれかを含むこともできる。 However, one or more attributes of the design data further, or it separately, can also include any of the attribute (s) of the design data described herein.

データ準備フェーズは、設計データの1つ又は複数の属性に対するデータを生成するか、又は取り込むことを含む。 Data preparation phase includes either generate data for one or more attributes of the design data, or captures. ウェハの異なる部分で欠陥を検出する感度を決定するために使用される設計データの1つ又は複数の属性は、設計データに関連するプロセス又は歩留まり情報を含む。 One or more attributes of the design data used to determine the sensitivity for detecting defects on different parts of the wafer includes a process or yield information relating to the design data. 例えば、一実施形態では、設計データの1つ又は複数の属性は、ウェハの検査データが取り込まれたプロセス層、異なるプロセス層、又はそれらの何らかの組合せに対する設計データ、異なる設計データ、又はそれらの何らかの組合せに対するウェハ、他のウェハ、又はそれらの何らかの組合せに対するすでに取り込まれている検査データの1つ又は複数の属性に基づいて選択される。 For example, in one embodiment, the one or more attributes of the design data, the process layer test data is captured of the wafer, different process layers, or design data for some combination thereof, different design data, or some of them wafer for a combination is selected based on the already one of the inspection data being captured or more attributes to other wafer, or some combination thereof. このように、ウェハの異なる部分で欠陥を検出する感度を決定するために使用される設計データ空間における設計データの1つ又は複数の属性は、同じ又は異なるプロセス層で同じ又は異なる設計における同じウェハ又は異なるウェハからすでに集められている検査データの属性との相関に基づいて選択される。 Thus, the same wafer in one or more attributes of the design data in the design data space used to determine the sensitivity for detecting defects on different parts of the wafer, the same or different design of the same or a different process layers or vary based on the correlation between attributes of the inspection data already collected from the wafer are selected. すでに集められている検査データは、ファブ・データベース又は他の好適なデータベース、ファイルなどのデータ構造体に格納されるか、又は本明細書で説明されているように構成される、知識ベースに格納される。 Inspection data that is already collected storing, fab database or other suitable database, or stored in a data structure such as a file, or configured as described herein, the knowledge base It is. このように、設計データの1つ又は複数の属性は、累積学習、履歴データ、又はデータの訓練集合に基づいてこの実施形態において選択される。 Thus, one or more attributes of the design data, cumulative learning history data, or is selected in this embodiment based on a training set of data.

他の実施形態では、設計データの1つ又は複数の属性は、異なる部分においてすでに検出されている欠陥の歩留まりクリティカル度、それらの部分においてすでに検出されている欠陥の故障確率、又はそれらの何らかの組合せに基づいて選択される。 In other embodiments, the one or more attributes of the design data, different already yield criticality of a defect being detected in parts, failure probability of those defects that have already been detected in the portion, or some combination thereof They are selected based on. このように、欠陥を検出する感度は、異なる部分において検出された欠陥の歩留まりクリティカル度及び/又は故障確率に基づいて選択された設計データの1つ又は複数の属性に少なくとも一部は基づく。 Thus, sensitivity for detecting defects is based at least in part on one or more attributes of the design data selected on the basis of the detected defect yield criticality and / or failure probability in different parts. プロセス又は歩留まりクリティカル度情報は、例えば、PWQにより決定されるクリティカル欠陥、ホット・スポットに基づく注目する欠陥(DOI)の配置(例えば、検査から決定される)、論理ビットマップから決定されるホット・スポット情報、ホット・スポットで検出された欠陥に対する試験結果から決定されるKP値、本明細書で説明されている他のプロセス又は歩留まり情報、又はそれらの何らかの組合せを含む。 Process or yield criticality information, e.g., critical defects as determined by PWQ, the arrangement of the defect (DOI) of interest based on the hot-spot (e.g., as determined from inspection), hot determined from the logical bitmap spot information, including KP value determined from the test results for the defects detected hot spots, other process or yield information is described herein, or some combination thereof. KP値は、さらに本明細書で説明されているように決定される。 KP value is determined as described further herein. それに加えて、故障確率は、欠陥に対するKP値を決定するために本明細書で説明されている方法と似た方法で決定される。 In addition, the failure probability is determined in a manner similar to the methods described herein for determining the KP values ​​for defects. 歩留まりクリティカル度は、欠陥に対する歩留まり関連性を決定するために本明細書でさらに説明されている方法と似た方法で決定される。 Yield criticality is determined in a manner similar method as described further herein to determine the yield relevance to defects.

設計データの1つ又は複数の属性に対するデータは、1つ又は複数の属性の異なる値を有するデバイス設計における幾何学的領域を定める「コンテキスト」データとも称される(例えば、接触領域又はダミー・フィル領域、「検査する場所」情報又は「検査対象領域」、プロセス障害が発生する可能性がある「クリティカル」領域、又はそれらの何らかの組合せなどの領域内の(複数の)タイプのフィーチャ)。 Data for one or more attributes of the design data, one or define the geometric region in device design having different values ​​of a plurality of attributes also referred to as "context" data (e.g., contact area or dummy fill region, "check to place" information or "inspection area", there is a possibility that the process failure "critical" area, or region, such as some combination of these (multiple) types of features). コンテキスト・データという用語は、本明細書では「コンテキスト情報」や「コンテキスト・マップ」という用語と入れ替えて使用される。 The term context data is, in the present specification is used interchangeably with the term "contextual information" and "context map". コンテキスト情報は、シミュレーション、モデル化、及び/又はLKA−Tencorから市販されている分析ソフトウェア製品、DRCソフトウェアなどの他のソフトウェア、又はそれらの何らかの組合せを含むさまざまな情報源から取り込まれる。 Context information, simulation, modeling, and / or LKA-Tencor available from analysis software products are taken from a variety of sources including other software or some combination thereof, such as DRC software. さらに、追加のコンテキスト・データは、設計データの(複数の)属性に対するデータにより決定され、それらのデータと組み合わせられる。 Moreover, additional context data is determined by the data for the attribute (s) of the design data, combined with these data. 設計データ及び/又はコンテキスト・データを含むデータベース又はファイルなどのデータ構造体は、当業界で知られている好適なフォーマットを使用できる。 Data structures such as a database or file containing design data and / or context data may be used a suitable format known in the art.

上述のように感度を決定することは、設計データの1つ又は複数の属性の異なる値を有する設計データに対応するウェハの異なる部分で検出される欠陥が、異なる感度で検出されるように実行される。 Determining the sensitivity as described above, performed as defects detected in one or different portions of the wafer corresponding to the design data having a plurality of different values ​​of the attributes of the design data are detected at different sensitivities It is. このように、この方法は、さらに、設計データの空間位置の関数として1つ又は複数の設計データ属性の値に基づいて異なる部分を決定し、識別し、及び/又は選択することを含むこともできる。 In this manner, the method may further determine different portions based on the value of one or more of the design data attributes as a function of spatial position of the design data, identify, and / or also comprising selecting it can. 異なる部分の寸法が異なること、また設計データの(複数の)属性の値が利用可能であるか、又は取り込まれる分解能に応じて変化することは、それらの異なる部分の全部について、又は一部について生じるか、又はまったく生じない。 It dimensions of different parts are different, also be varied depending on the resolution value of the attribute (s) of the design data are available or are incorporated, for all of their different parts, or for some occur or not occur at all. 例えば、コンテキスト・マップが本明細書でさらに説明されているように異なる部分に対する感度を決定するために使用される場合、異なる部分の寸法は、コンテキスト・マップの分解能に応じて変化する。 For example, the dimensions of the case, the different parts context map is used to determine the sensitivity for different portions as described further herein will vary according to the resolution of the context map.

そのような一実施形態では、感度は、設計データ空間における検査データの位置、及び本明細書でさらに説明されているように設計データ空間にわたる設計データの1つ又は複数の属性に対する値を含むコンテキスト・マップに基づいて決定される。 Context In one such embodiment, the sensitivity, including values ​​for one or more attributes of the design data across the design data space as is the position of the inspection data in the design data space, and further herein described - is determined based on the map. 例えば、この方法は、コンテキスト・マップを使用して、クリティカル領域に対するウェハ上のダイの比較的高い感度領域及びコンテキストのクリティカル度に基づく可変感度領域を定めることを含む。 For example, this method uses a context map includes defining a variable sensitivity regions based on the criticality of the relatively high sensitivity region and the context of the dies on the wafer for critical areas. 一例では、設計データのセグメントは、密アレイと論理、開放領域、粒状金属を絶縁するように定められる。 In one example, the segments of the design data, dense arrays and logical, open area is defined so as to insulate the particulate metal. イメージ・グレー・レベルとコンテキストの組合せも、設計データにおける1つ又は複数のセグメントを定めるために使用される。 The combination of the image gray level and context may also be used to define one or more segments in the design data. 例えば、中間グレー・レベルを有するピクセルは、1つのセグメントにまとめられる。 For example, pixels with intermediate gray levels, are combined into one segment. イメージ・グレー・レベルは、シミュレートされたイメージ又は検査システム又は他のイメージ収集システムにより取り込まれたイメージを使用して決定される。 Image gray level is determined using the image captured by the simulated image or inspection system, or other image acquisition system.

いくつかの実施形態では、設計データ空間における検査データの位置とコンテキスト・マップとに基づいてウェハの異なる部分で欠陥を検出する感度を決定することは、ウェハの検査時に検査システムにより実行される。 In some embodiments, determining the sensitivity of detecting defects on different parts of the wafer on the basis of the position and context map of the inspection data in the design data space, is performed by the inspection system during inspection of the wafer. 例えば、コンテキスト・マップは、ウェハを検査するときに本明細書で説明されているように検査システムにより使用される。 For example, the context map is used by the inspection system as described herein when inspecting the wafer. 他の実施形態では、設計データ空間における検査データの位置とコンテキスト・マップとに基づいてウェハの異なる部分で欠陥を検出する感度を決定することは、ウェハの検査データの取り込みが完了した後に検査システムにより実行される。 In other embodiments, determining the sensitivity for detecting defects on different parts of the wafer on the basis of the position and context map of the inspection data in the design data space, the inspection system after the uptake of the test data of the wafer is completed It is executed by. 例えば、コンテキスト・マップは、検査データがオフラインで利用可能になった後、上述のように検査システムにより使用される。 For example, context map, after the test data is available offline and used by the inspection system as described above. これらの実施形態の両方において、この方法は、コンテキスト・マップを使用して、ウェハ上のダイのダミー領域(領域を検査しない)を自動的に定め、異なる感度しきい値が使用されるダイの粗領域を定めることができる。 In both of these embodiments, the method uses a context map, define a dummy region of the die on the wafer (not check region) automatically, die different sensitivity thresholds are used it can be determined coarse area. 例えば、コンテキスト・マップ(例えば、ダミー・フィル領域を定めるコンテキスト・マップ)を使用して、検査を必要としない検査対象外領域を自動的に定めることができ、したがって欠陥検出の目的のために除外される。 For example, context map (e.g., context map defining the dummy fill regions) are used to test can automatically determine the test object outside the area that does not require, therefore excluded for purposes of defect detection It is. このような領域は、典型的にはあまりうまく制御をされず、したがって、比較的大量のノイズを発生する(ダイ同士の比較の場合)。 Such regions typically not a very well controlled, the thus generates a relatively large amount of noise (for comparison die together). したがって、そのような領域を除外することで、検査の全体的S/N比を高めることができる。 Therefore, by excluding such regions, it is possible to increase the overall S / N ratio of the test.

一実施形態では、設計データ空間における検査データの位置とコンテキスト・マップとに基づいてウェハの異なる部分で欠陥を検出する感度を決定することは、ウェハの異なる部分の欠陥を検出するために検査データとともに使用される感度しきい値を決定することを含む。 In one embodiment, determining the sensitivity for detecting defects on different parts of the wafer on the basis of the position and context map of the inspection data in the design data space, test data to detect defects different portions of the wafer and determining the sensitivity threshold to be used with. このように、欠陥検出に使用される1つ又は複数のしきい値を変更することにより領域間で感度を変更することができ、これは、セグメント化自動しきい値(SAT)法に類似している。 Thus, it is possible to change the sensitivity between the regions by changing one or more threshold values ​​are used for defect detection, which is similar to the segmenting Automatic Threshold (SAT) method ing. 例えば、低しきい値(高感度)検出は、クリティカル領域に使用され、高しきい値(低感度)検出は、非クリティカル領域に使用される。 For example, low threshold (high sensitivity) detection is used in the critical region, the high threshold (low sensitivity) detection is used for non-critical regions. 設計データをセグメント分割し、設計データの1つ又は複数の属性に基づいて欠陥検出に使用される(複数の)しきい値を変化させることにより、検査プロセスの全体的な感度を高めることができる。 The design data is segmented, by varying one or used for defect detection on the basis of a plurality of attributes (s) threshold of the design data, it is possible to increase the overall sensitivity of the inspection process . したがって、本明細書で説明されているこれらの方法及びシステムは、改善された欠陥検出を実現している。 Accordingly, the methods and systems described herein realizes an improved defect detection.

この方法は、さらに、上述のコンテキスト・マップを使用して、多数の異なるステップを実行することをも含む。 The method further includes using the context map described above, also includes performing a number of different steps. 例えば、コンテキスト・マップ(ダイ−ダイ検査モード、標準参照ダイ−ダイ検査モードなどを欠陥検査に使用するかどうかに関係なく)を使用して、限定はしないが、感度を決定するステップ、ニュイサンス欠陥をフィルタリングするステップ、欠陥を分類するステップ、オンライン又はオフライン・レビューに対するレビュー・サンプルを生成するステップなどのさまざまなステップを実行することができる。 For example, the context map using (Die - - die test mode, standard reference die or regardless whether to use such die test mode in the defect inspection), but are not limited to, determining the sensitivity, nuisance defects filtering step, it is possible to perform various steps including the step of generating a review sample for steps, online or offline review for classifying defects. 本明細書でさらに説明されているように設計又はコンテキスト情報を使用するために、検査プロセス時に(例えば、ウェハをスキャンすることにより)取り込まれたイメージ・ピクセル又は他の検査データの絶対位置は、設計データ空間(例えば、設計データベース座標)で決定される。 To use the design or context information as described further herein, during the inspection process (e.g., by scanning the wafer) the absolute position of the image pixels, or other test data is captured, design data space (e.g., design database coordinates) is determined by. 検査データを検査ピクセル・サイズの半分の範囲内で設計データ空間にマッピングすることで、検出しきい値を実質的に正確に設定すること(クリティカル領域と非クリティカル領域とを実質的に正確に分離することによる)、実際の欠陥からニュイサンス欠陥をフィルタリングすることや、他のステップを実行することができるが、これは、本明細書でさらに説明されているように実行される。 By mapping the design data space inspection data in half the range of the inspection pixel size, substantially accurately separate the substantially accurately set to (critical area and non-critical regions of the detection threshold According to), and filtering the nuisance defects from actual defects, but can perform other steps, which may be performed as described further herein.

それに加えて、比較的高い帯域幅のピクセル・レベル・コンテキスト情報を、さまざまなアプリケーションにおける検査空間から設計空間座標への実質的に高い精度のマッピングとともに使用することができる。 In addition, the pixel-level context information relatively high bandwidth, may be used with substantially high accuracy mapping to design space coordinates from the examination space in a variety of applications. 例えば、比較的高い分解能のコンテキスト・マップを使用して、異なる感度で検査されるピクセル・レベル領域を自動的に定めることができる。 For example, using the context map of relatively high resolution, it is possible to automatically determine the pixel level region to be examined at different sensitivities. 本明細書で説明されているような比較的高い分解能のコンテキストは、一般に、比較的粗い(例えば、約50μm×約50μm)ユーザー定義領域に基づく複数しきい値(RBMT)に比べて正確であり、検査対象領域境界では曖昧であるため不正確である(例えば、約5μm以上の広がりを持つ境界不確定性)。 Context of relatively high resolution, such as described herein are generally relatively coarse (e.g., about 50 [mu] m × about 50 [mu] m) is accurate as compared to multiple thresholds (RBMT) based on user-defined region is inaccurate because it is ambiguous in the inspection area boundaries (e.g., boundary uncertainty with about 5μm or more spread).

一実施形態では、コンテキスト・マップは、それぞれのピクセルで検出感度を制御するためにピクセル・レベルで使用される。 In one embodiment, the context map is used to control the detection sensitivity in each pixel at the pixel level. しかし、より単純なアプローチ(システムの複雑度の観点から)では、コンテキスト・マップを、コンテキスト情報を使用して欠陥を検出しない検出方法を使用して検出された欠陥の後処理にのみ使用する。 However, the simpler approach (in terms of complexity of the system), a context map, used only for post-processing of the detected defects using a detection method that does not detect a defect by using the context information. この方法で、検査又はウェハ空間から設計データ空間へのマッピングは、検出された欠陥に対応する検査データにのみ適用される。 In this method, mapping to the design data space from the inspection or wafer space is applied only to the inspection data corresponding to the detected defect. ダイ−ダイ及び標準参照ダイ−ダイ検査について上で説明されているように、欠陥の位置は、設計データ空間において決定される。 Die - Die and standard reference die - as described above for die test, the position of the defect is determined in the design data space. その後、設計データ空間における欠陥の位置の設計データのパッチ・イメージが取り込まれ、このパッチ・イメージは、欠陥に対応する設計コンテキストを決定するために使用される。 Thereafter, a patch image of the design data of the positions of the defects in design data space is captured, the patch image is used to determine the design context corresponding to the defect. それとは別に、設計データに対しアラインされたコンテキスト・マップは、設計データ空間における欠陥の位置に基づいて欠陥に対応する設計データ・コンテキストを決定するために使用される。 Alternatively, context map that is aligned to the design data are used to determine the design data context corresponding to the defect on the basis of the positions of the defects in design data space.

標準参照ダイ−ダイ検査では、検査データにおけるそれぞれのピクセルのコンテキストを決定することは、それぞれの標準参照ダイ・ピクセルのコンテキストを決定することを含む。 Standard reference die - die inspection, determining the context of each pixel in the inspection data comprises determining the context of each of the standard reference die pixels. 標準参照ダイ・イメージは、レシピー・セットアップ・フェーズにおいて取り込まれるため、この方法は、標準参照ダイ・イメージにおけるアライメント部位(上述のように選択された)に対するデータを所定のアライメント部位に対するデータにアラインさせることと、マッピング変換を実行して、設計データ空間におけるそれぞれの標準参照ダイ・ピクセルの配置を決定することとを含む。 Standard reference die image, because the captured in recipe setup phase, this method causes the data for the alignment sites in standard reference die image (selected as described above) is aligned to the data for the predetermined alignment sites comprising it and performs mapping transformation, and determining the placement of each of the standard reference die pixel in the design data space. これらのステップは、さらに、レシピー・セットアップ・フェーズにおいて実行される。 These steps are further executed in the recipe setup phase. それに加えて、標準参照ダイは、設計データ空間への標準参照ダイのマッピングに基づいてコンテキスト・データにマッピングされ、標準参照ダイ・ピクセルはそれぞれのピクセルに対応するコンテキストとともに、オフラインで格納され、検査時に検査システムに供給されるか、又は検査システムにより取り込まれる。 In addition, standard reference die is mapped to context data based on the mapping of a standard reference die to design data space, with context standard reference die pixels corresponding to each pixel, is stored off-line, test or sometimes supplied to the inspection system, or be taken up by the inspection system. この処理は、オフラインで実行され、レシピー・セットアップ・フェーズにおいて一度だけ実行される。 This process is performed offline, it is performed only once in the recipe setup phase.

そのような一実施形態では、それぞれの標準参照ダイ・ピクセルをコンテキスト情報に関連付ける(「タグ付けする」)ことができる。 In such an embodiment, it is possible to associate a respective standard reference die pixels context information ( "tag"). この方法で、コンテキスト情報を、標準参照ダイ・ピクセルに「付着させる」ことができる。 In this way, the context information can be "adhere" to the standard reference die pixels. 一例では、16個の異なる可能なコンテキストがある場合、4ビットのタグをそれぞれのピクセルに付着させることができる。 In one example, if there are 16 different possible contexts, it can be attached 4-bit tag to each pixel. それとは別に、好適な圧縮アルゴリズム又は方法を使用してコンテキスト・データを圧縮するか、又はコンテキスト・データをポリゴン形式で表現することができる。 Alternatively, it is possible to use a suitable compression algorithm or method to compress the context data, or representing a context data in polygon form. この方法により、検査時に、標準参照ダイ・ピクセル・データと標準参照ダイ・ピクセル・データに関連付けられているマッピングされた(変換された)コンテキスト・データは、検査システムのイメージ・コンピュータ又は他のプロセスに供給されるか、又は検査システムのイメージ・コンピュータ又は他のプロセスにより取り込まれる。 In this way, at the time of inspection, it has been mapped are associated with a standard reference die pixel data and the standard reference die pixel data (converted) context data, image computer or other process inspection system either supplied to or taken up by an image computer or other process of the inspection system. したがって、検査データ・ピクセルに対応するコンテキストは、標準参照ダイ・イメージにおける対応するピクセルのコンテキスト情報に基づいて決定される。 Therefore, the context corresponding to the check data pixels is determined based on the context information of the corresponding pixel in the standard reference die image. その際、検査データ・ピクセルに対応するコンテキスト情報は、欠陥検出アプリケーションや欠陥分類(及び/又はビン範囲によるグループ分け)アプリケーションに利用することができ、これは、本明細書でさらに説明されているように実行される。 At that time, the context information corresponding to the test data pixels can be used for defect detection applications and defect classification (and / or binning) application, which is further described herein It is executed so.

他の実施形態では、この方法は、任意の分解能でコンテキスト・マップを使用してウェハ検査を補助することができる。 In other embodiments, the method can assist a wafer inspection using a context map at any resolution. 例えば、可変分解能コンテキスト・マップは、ウェハ検査及び欠陥のビン範囲によるグループ分けを補助するために使用される。 For example, the variable resolution context map is used to assist the binning of wafer inspection and defect. コンテキスト・マップの分解能は、例えば、ライブ・ピクセル・ストリームを設計データにアラインさせる精度、及びアプリケーションの必要な精度に応じて異なることがある。 Resolution context map, for example, may vary depending on the required accuracy of precision, and the application is aligned to the design data of the live pixel stream. 異なる分解能のコンテキスト・マップを、多くの異なる方法で表すことができる。 The context map of different resolutions, can be represented in many different ways. 例えば、ポリゴン形式のコンテキスト・マップの絶対(つまり、ミクロン範囲の小数位以下の桁数)表現を適切なピクセル・サイズの検査システムの内部表現に変換し、ピクセル・レベルのコンテキスト・マップを生成することができる。 For example, absolute context map polygon format (that is, the number of the number of digits smaller the micron range) to convert the representation into an internal representation of the appropriate pixel size inspection system, to generate a context map pixel level be able to. それに加えて、又はそれとは別に、粗コンテキスト・マップは、例えば約1μm×約1μmの横方向寸法を有する比較的粗い領域に対するコンテキストを含む。 In addition, or alternatively, the coarse context map includes a context for the relatively coarse region having a lateral dimension of for example about 1 [mu] m × about 1 [mu] m. 粗領域は、設計データを分離する「タイル」を形成する。 Coarse regions form "tiles" that separates the design data. フィーチャ・タイプ(例えば、ダミー・フィーチャ、接点、線端部)などのコンテキスト・データ、フィーチャ属性(例えば、ジオメトリ間の最小線幅/間隔など)、又はその何らかの組合せがそれぞれのタイルに関連付けられる。 Feature type (e.g., dummy features, contact, line end portion) context data, such as feature attributes (e.g., such as the minimum line width / spacing between geometry), or some combination thereof are associated with each tile.

一実施形態では、この方法は、クリティカルな領域及び可能な設計ルール違反について設計を分析するために使用可能なソフトウェア・プログラムから取り込まれる設計に対する配置情報と属性情報を使用して比較的高い分解能のコンテキスト・マップを生成することを含む。 In one embodiment, the method is relatively high resolution by using the arrangement information and attribute information for the design to be taken from the available software program to analyze the design for critical area and possible design rule violations It includes generating a context map. このようなコンテキスト・マップは、KLA−Tencorから市販されている分析ソフトウェア(Design Scanなど)又は検査、計量、又はレビュー・システムにより使用するフォーマットに変換される配置及びそれぞれの配置のいくつかの属性(又はラベル)のリストを生成するDRCソフトウェアなどの他のソフトウェアを使用して生成される。 Such context map, (such as Design Scan) Analysis software commercially available from KLA-Tencor, or inspection, weighing, or some attributes of the arrangement and each of the arrangement is converted into a format used by the review system (or label) is produced using other software, such as DRC software to generate a list of.

他の実施形態では、この方法は、CADレイアウトからフィーチャ・ベクトルを抽出し、教師なしクラスタリングを使用して同等のコンテキスト・グループを定義することにより比較的低い分解能の粗コンテキスト・マップを生成することを含む。 In another embodiment, the method comprises extracting the feature vector from the CAD layout, to produce a crude context map of a relatively low resolution by defining an equivalent context group using unsupervised clustering including. 例えば、比較的粗いコンテキスト・マップ(例えば、約1μm×約1μmの領域又はタイルを含むマップ)を生成する方法は、CADレイアウト・ファイルを処理することと、それらのファイルをレンダリング又は分析することと、それぞれのタイルに対するいくつかの属性又はフィーチャ・ベクトルを抽出することを含む。 For example, a relatively coarse context map (e.g., map containing regions or tiles about 1 [mu] m × about 1 [mu] m) method of generating includes processing the CAD layout file, and that those files to render or analysis comprises extracting some attributes or feature vector for each tile. それぞれの領域について、複数のフィーチャを所定のフィーチャ集合から抽出することができる。 For each region, it is possible to extract a plurality of features from a given feature sets. それぞれのフィーチャの値は、そのフィーチャ・ベクトルである。 The value of each feature is its feature vector. それぞれの領域に対するフィーチャ・ベクトルを、フィーチャ空間内のクラスタリングを評価することにより領域の類似性を判定するために使用される一連のフィーチャ・ベクトルにまとめることができる。 The feature vector for each region can be combined into a series of feature vectors that are used to determine the similarity of the region by evaluating the clustering in the feature space. これらのフィーチャ・ベクトル(タイル毎に1つ又は複数のベクトル)は、ベクトルのクラスタ(つまり、類似の属性を有するタイル)を見つけるために使用される当業界で知られている教師なしのクラスタリング・アルゴリズム及び/又は方法を使用してフィーチャ空間内にクラスタ化される。 These feature vectors (one or more vectors for each tile), the cluster of vector (i.e., a tile having similar attributes) clustering unsupervised known in the art which are used to find the & They are clustered in a feature space using the algorithm and / or method. 本明細書で説明されている方法で使用されるそのようなアルゴリズム及び方法の例は、本明細書に全体が説明されているかのように参照により組み込まれる、Hanの米国特許第6,104,835号において例示されている。 Examples of such algorithms and methods used in the methods described herein, the entire herein incorporated by reference as if set forth, Han U.S. Patent No. 6,104, It is illustrated in No. 835. それぞれのそのようなクラスタは、次いで、ユニークなコンテキスト・コード又は識別を割り当てられる。 Each such cluster, then assigned a unique context code or identification. 次いで、それぞれのファイルがこのコード又は識別により表されるダイのマップは、本明細書でさらに説明されているように検査システムにより使用される。 Then, the map of dies each file is represented by a code or identification may be used by the inspection system as described further herein.

異なる実施形態では、この方法は、CADレイアウト・パッチ・イメージをレンダリングし、CADレイアウト・パッチ・イメージを相互相関させて、(本明細書でさらに説明されているようにビン範囲に従って分けるために使用される)同等のコンテキスト・グループを識別することにより比較的低い分解の粗いコンテキスト・マップを生成することを含む。 In a different embodiment, the method renders the CAD layout patch images, by cross-correlating the CAD layout patch image used for binning as described further (herein to) includes generating a coarse context map relatively low decomposition by identifying an equivalent context group. コンテキスト・マップ(例えば、比較的粗いコンテキスト・マップ)を生成する他の方法は、CADレイアウト・ファイルを複数のパッチ・イメージにレンダリングすることと、設計データを複数のパッチ・イメージに分割することと、比較的高い相互相関性を有するパッチ・イメージが、ビン範囲に従って同じコンテキスト・タイプに対応するパッチ・イメージの複数のグループに分けられるようにパッチ・イメージ間のイメージ相互相関を識別することとを含む。 Another method of generating a context map (e.g., a relatively coarse context map) includes rendering a CAD layout file into a plurality of patch images, and dividing the design data into a plurality of patch images , patch image having a relatively high cross-correlation properties, and identifying the image cross-correlation between the same context type patch to be divided into a plurality of groups of the corresponding patch image to the image in accordance bin ranges including.

いくつかの実施形態では、本明細書で説明されている方法で使用されるコンテキスト・データは、ウェハ上にある、又はウェハに形成される複数の層に対するコンテキスト・データを含む。 In some embodiments, the context data to be used in the methods described herein include context data for a plurality of layers formed in the wafer, or wafer. 例えば、いくつかの欠陥は、欠陥が検出された層内のクリティカル領域では位置を特定されない。 For example, some defects are not identified the location-critical region of the layer a defect is detected. しかし、上に載る層のクリティカル領域がウェハ上に形成されるウェハ上の一領域に欠陥が配置されている場合には、これらの非クリティカル欠陥がクリティカルにされることがある。 However, when the critical region of the layer rests on top is arranged a defect in a region of the wafer to be formed on the wafer, it is that these non-critical defects are critical. 本明細書で説明されているステップのどれかで使用されるコンテキスト・マップは、ウェハ上の複数の層に対するコンテキスト・マップとすることができる。 Context map that is used by any of the steps described herein may be a context map for a plurality of layers on the wafer.

他の実施形態では、この方法は、設計データ空間における検査データの位置と、設計データ空間における設計データの1つ又は複数の属性と、検査データの1つ又は複数の属性に基づいてウェハの異なる部分で欠陥を検出する感度とを決定することを含む。 In other embodiments, the method, different wafer based and position of the inspection data in the design data space, and one or more attributes of the design data in the design data space, on one or more attributes of the inspection data and determining the sensitivity of detecting defects in portions. このステップで使用される設計データの複数の属性は、本明細書で説明されている(複数の)属性を含む。 More attributes of the design data used in this step includes the attribute (s) that are described herein. このような一実施形態では、検査データの1つ又は複数の属性は、異なる部分で欠陥が検出された場合に、1つ又は複数のイメージ・ノイズ属性、又はそれらの何らかの組合せを含む。 In one such embodiment, the one or more attributes of the inspection data, when the defect in different portions is detected, including one or more image noise attributes, or some combination thereof. このように、この実施形態で使用される検査データの1つ又は複数の属性は、イメージ・ノイズ属性、及び/又は検査データの異なる領域における欠陥の検出又は無検出を含む。 Thus, the one or more attributes of the inspection data used in the embodiment includes an image noise attributes, and / or detection of defects in different regions of the test data or no detection. このステップで使用される検査データの複数の属性は、本明細書で説明されている他の属性を含む。 More attributes of the inspection data used in this step, including other attributes described herein. この実施形態において感度を決定することは、設計属性に相関するイメージ・ノイズに基づいて検査プロセスに対するRBMTセットアップに関して実行される。 Determining the sensitivity in this embodiment may be performed with respect RBMT setup for the inspection process based on the image noise that correlates to the design attributes. この実施形態で感度を決定することは、さらに、本明細書で説明されているように実行される。 Determining the sensitivity in this embodiment is further performed as described herein.

他の実施形態では、この方法は、ウェハ上で加工されるデバイスの設計に対するスキーマ・データの1つ又は複数の属性、デバイスに対する物理的レイアウトの予想される電気的挙動の1つ又は複数の属性、又はそれらの何らかの組合せに基づいてウェハ上の欠陥を検出する1つ又は複数のパラメータをアラインさせることを含む。 In other embodiments, the method, one or more attributes of the schema data for the design of the device to be processed on the wafer, one or more attributes of electrical behavior expected of a physical layout for the device or based on some combination thereof comprising causing aligned one or more parameters to detect defects on the wafer. このように、(複数の)設計スキーマ・データ属性や、物理設計(レイアウト)の予想される挙動の他の電気的記述を使用して、欠陥を検出するための1つ又は複数のパラメータ又は検査プロセスの任意の他のパラメータを変更することができる。 Thus, and (s) the design schema data attributes, using other electrical description of the expected behavior of the physical design (layout), one for detecting defects or more parameters or inspection it is possible to change any other parameters of the process. 例えば、クリティカル及び非クリティカル・パス、アクティブ及び非アクティブ・ジオメトリに関する情報、物理設計(レイアウト)のスキーマ・データ又は予想される電気的挙動に関する他のそのような情報を使用して、欠陥を検出する感度を変更し、欠陥を検出すべきウェハの部分を決定し(例えば、検査対象領域と検査対象外領域)、検査データのどの部分を欠陥を検出するために使用すべきかを決定し(例えば、ウェハ空間と設計データ空間との相関に基づいて)、検査プロセスの他の1つ又は複数のパラメータを変更する。 For example, using critical and non-critical path, information about the active and inactive geometry, the schema data or expected other such information about the electrical behavior is the physical design (layout), for detecting a defect change the sensitivity to determine the portion of the wafer to be detected defects (e.g., the inspection excluded area inspected area), to determine whether to use any portion of the test data to detect defects (e.g., based on the correlation between the wafer space and design data space), changing the other one or more parameters of the inspection process.

他の例では、設計/イメージ・コンテキストに基づいて欠陥捕捉率及び電気的挙動監視を実行する。 In another example, it executes the defect capture rate and electrical behavior monitoring based on the design / image context. 例えば、電気的挙動は、電気的試験、FA、又は当業界で知られている他の試験若しくは分析を実行することにより、又はそのような試験若しくは分析の結果を使用することにより、監視される。 For example, the electrical behavior, electrical testing, FA, or by performing a known other tests or analysis are in the art, or by using the results of such testing or analysis is monitored . 電気的試験、FA、又は他の試験若しくは分析の結果を、デバイスのスキーマ・データと物理的レイアウトに関するコンテキスト情報に相関させることができる。 Electrical testing, FA, or other test or the results of the analysis can be correlated to the contextual information about schema data and the physical layout of the device. 監視されている欠陥捕捉率と電気的挙動を、ウェハ上で検出された欠陥に関する情報、欠陥を検出するために使用される検査プロセスに関する情報、設計に関する情報を決定するために設計/イメージ・コンテキストに相関させることができる。 The being monitored electrical behavior and defect capture information about defects detected on the wafer, the information about the inspection process that is used to detect the defect, the design / image context to determine the information about the design it can be correlated to. 例えば、欠陥捕捉率と電気的挙動を監視した結果を使用して、どのようなタイプの欠陥がウェハ上で検出されるか、どの欠陥を検出すべきか(例えば、オンライン検査プロセスで)、どの欠陥が検出されていないかを決定し、かつ設計における弱点を決定することができる。 For example, using the result of monitoring the electrical behavior and the defect capture rate, what type of defect is detected on the wafer, or to be detected which defects (e.g., online inspection process), which defects There determines not detected, and it is possible to determine the weaknesses in the design. このような情報を使用して、本明細書でさらに説明されているように検査プロセスを変更することができる。 Using such information, it is possible to change the inspection process as described further herein.

追加の実施形態では、この方法は、ウェハ上で実行されるべき電気的試験プロセスの1つ又は複数のパラメータに基づいて検査データを使用してウェハ上で欠陥を検出するために1つ又は複数のパラメータを変更することを含む。 In additional embodiments, the method, one or more in order to detect defects on the wafer using the inspection data based on one or more parameters of the electrical testing process to be performed on the wafer It includes altering the parameters. 例えば、ウェハ上の欠陥を検出するための1つ又は複数のパラメータ又は検査プロセスの他のパラメータは、関連する(物理的)設計データ空間に関連付けられている電気的試験定義に基づいて変更される。 For example, other parameters of one or more parameters or inspection process for detecting defects on a wafer is changed based on the electrical test definition that is associated with the relevant (physical) design data space . このように、電気的試験をどのように実行するかに基づいて検査プロセスを変更することができる。 In this way, it is possible to change the inspection process based on the electrical test on how to execute. このような一例では、電気的試験プロセスにより分析されるウェハ上の領域は、電気的試験プロセスの1つ又は複数のパラメータに基づいて決定され、欠陥を検出するための1つ又は複数のパラメータ又は検査プロセスの他のパラメータは、電気的試験プロセスにおいて分析されないウェハ上の領域内の欠陥が適切な感度により検査されるように変更される。 In one such example, the area on the wafer to be analyzed by the electrical test process is determined based on one or more parameters of the electrical test process, one for detecting defects or more parameters or other parameters of the inspection process, defects in the area on the wafer that are not analyzed in the electrical test process is changed to be examined by a suitable sensitivity.

それに加えて、電気的試験プロセスの1つ又は複数のパラメータ及び設計データ空間又はウェハ空間における欠陥の位置を使用して、電気的試験プロセスにより試験されない(又は「電気的試験を逃れる」)欠陥を識別することができる。 In addition, by using the positions of the defects in the one or more parameters and design data space or wafer space electrical test process, they are not tested by the electrical test process (or "escapes electrical test") defect it can be identified. このような一例では、電気的試験プロセスで試験されるウェハ上の領域及びウェハ上の欠陥の位置を使用して、電気的試験プロセスにより試験されない欠陥を決定することができる。 In one such example, you can use the position of the region and defects on the wafer on the wafer to be tested by the electrical test process to determine the defects that are tested by the electrical test process. 他の例では、電気的試験プロセスで試験される設計における領域及び設計データ空間における欠陥の位置を使用して、電気的試験プロセスにより試験されない欠陥を決定することができる。 In another example, it is possible to use the position of the defect in the region and the design data space in the design to be tested in an electrical test process to determine the defects that are tested by the electrical test process. 同様にして、電気的試験プロセスの1つ又は複数のパラメータ及び設計データ空間又はウェハ空間における欠陥の位置を使用し、欠陥が電気的試験プロセスにより試験されるか、されないかに応じて欠陥を異なるグループに分離するか、又はビン範囲に従って異なるグループに分けることができる。 Similarly, using the positions of the defects in the one or more parameters and design data space or wafer space electrical test process, or defect is tested by the electrical test process, different defects depending on whether not or separated into groups, or can be divided into different groups according to bin ranges.

ウェハ空間において、設計データの属性及びホット・スポットに関する情報(例えば、ホット・スポット・データベースからの情報)を使用して、監視フェーズにおいて検査レシピーをセットアップすることができる。 In the wafer space, it may use the information about the attributes and hot spots of the design data (e.g., information from the hot spot database), set up the test recipe in the monitoring phase. 例えば、検査対象領域は、ウェハ空間において監視フェーズで自動的に定義される。 For example, the inspection target region is defined automatically by the monitoring phase in the wafer space. 自動的に定められた検査対象領域は、マクロとミクロの検査対象領域を含む。 Automatically inspected area determined includes an inspection target region of the macro and micro. 自動的に定められた検査対象領域は、さらに、検査対象外領域を含むこともできる。 Automatically inspected area determined can further include an inspection excluded area. それに加えて、検査レシピーは、感度を自動的に変更すること、ニュイサンス欠陥をフィルタリングすること、知られている系統的欠陥の捕捉率を高めること(例えば、ホット・スポット又はホット・スポット領域に対する感度を増強すること)、コールド・スポット領域に対応する検出信号又はデータを抑制することに対してセットアップされる。 In addition, the inspection recipe is to change the sensitivity automatically filtering the nuisance defects, to increase the retention rates of systematic defects known (e.g., sensitivity to hot spots or hot spot area to enhance), it is set up for suppressing the detection signal or data corresponding to a cold spot regions. さらに、設計データの属性及びホット・スポットに関する情報を使用して、欠陥をうまくグループ化し、分類し、又はビン範囲に従って欠陥を分け、欠陥をサンプリングすることができ、これは、GDS(つまり、GDSパターン・グループ化)及び/又はGDSパターン・グループ化パレートを使用して設計データに基づいてビン範囲に従って欠陥を分けることを含み、それぞれ本明細書で説明されているよう実行される。 Further, by using the information about the attributes and hot spots of the design data, successfully grouped defects, classifying, or divided defects according bin ranges, it is possible to sample the defects, which, GDS (i.e., GDS the method comprising binning defects based on design data pattern group) and / or by using GDS pattern grouping Pareto, is performed as described in the specification, respectively.

他の実施形態では、この方法は、フィードバック制御技術を使用して方法の1つ又は複数のステップの結果に基づいて検査システムにより実行される検査プロセスの1つ又は複数のパラメータを定期的に変更することを含む。 In another embodiment, the method periodically change one or more parameters of the inspection process performed by the inspection system based on the results of one or more steps of the method using feedback control techniques including that. 他の実施形態では、この方法は、フィードバック制御技術を使用して方法の1つ又は複数のステップの結果に基づいて検査システムにより実行される検査プロセスの1つ又は複数のパラメータを自動的に変更することを含む。 In other embodiments, the method automatically changing one or more parameters of the inspection process performed by the inspection system based on the results of one or more steps of the method using feedback control techniques including that. 例えば、監視フェーズは、恐らくはプロセス・ゾーンの差に関する事前の知識と組み合わせて前の計量結果に基づいて検査レシピー又はパラメータを変更することを含む検査プロセスの自動プロセス制御(APC)を含む。 For example, the monitoring phase includes perhaps automatic process control of the inspection process includes altering the inspection recipe or parameters based on the measuring result before combination with prior knowledge of the difference in the process zone (APC). 計量プロセスに対するAPCは、後続の計量において実行されるべき測定に加えて測定が実行されるべき配置を決定するために、本明細書で説明されている実施形態のどれかに従って識別される、系統的欠陥に基づいて実行される。 APC for metering process, to determine the placement to measurement is performed in addition to the measurement to be performed in the subsequent weighing, it is identified in accordance with any of the embodiments described herein, system It is performed based on the defect. 試験プロセスに対するAPCは、試験が実施されるべき配置と、後続の電気的試験において試験されるべき電気的パラメータとを決定するために、本明細書で説明されている実施形態のどれかに従って識別される、系統的欠陥に基づいて実行される。 APC for testing process, the arrangement should test is performed to determine the electrical parameters to be tested in a subsequent electrical testing, identified according to any of the embodiments described herein is the is performed based on the systematic defects.

追加の実施形態では、この方法は、方法の1つ又は複数のステップの結果を使用して知識ベースを生成することと、知識ベースを使用して検査システムにより実行される検査プロセスを生成することとを含む。 In additional embodiments, the method includes generating a knowledge base using the results of one or more steps of the method, generating a test process performed by the inspection system using a knowledge base including the door. 知識ベースは、好適なデータ構造体に1つ又は複数のイメージ属性及び/又は設計データの1つ又は複数の属性を格納することにより生成される。 The knowledge base is generated by storing one or more attributes of one or more image attributes and / or design data into a suitable data structure. それに加えて、知識ベースは、検査プロセスを生成するために使用される検査システムにより取り込まれる累積学習を含む。 In addition, the knowledge base includes a cumulative learning captured by the inspection system used to generate the inspection process. 例えば、検査プロセスについては、知識ベースを使用して、欠陥検出の頻度やニュイサンス欠陥である検出された欠陥の割合などの検査の累積的結果を決定し、そのような累積的結果を使用して、欠陥がニュイサンス欠陥である確率などの追加の情報を決定することができる。 For example, the inspection process uses a knowledge base to determine the cumulative result of the test, such as the rate of detected defects is the frequency and nuisance defects defect detection, using such cumulative results can determine the additional information, such as probability flaw is a nuisance defects.

このような知識ベースを使用することで、本明細書でさらに説明されているように検査プロセスを生成することができる。 By using such a knowledge base, it is possible to generate an inspection process as described further herein. この方法では、知識ベースは、新しい検査レシピーを生成するために使用される。 In this way, the knowledge base is used to generate the new check recipe. それに加えて、知識ベースは、レシピー・セットアップ及び/又はウェハなしレシピー・セットアップの検査プロセスを生成するために使用される。 In addition, the knowledge base is used to generate a test process recipe setup and / or without wafer recipe setup. 検査プロセスを生成することは、検査プロセスの1つ又は複数のパラメータを選択することを含む。 Generating a test process may include selecting one or more parameters of the inspection process. それに加えて、知識ベースは、レシピー最適化及び自動化レシピー最適化により検査プロセスを変更するために使用される。 In addition, the knowledge base is used to change the inspection process by optimizing and automating recipe optimization recipe. 例えば、この方法は、既存の検査プロセスの1つ又は複数のパラメータの定期的又は自動最適化に知識ベースの訓練のフィードバック機構を使用することを含む。 For example, the method includes the use of a feedback mechanism in the knowledge base training one or periodically or automatic optimization of the plurality of parameters of an existing inspection process. 検査プロセスを変更することは、検査プロセスの1つ又は複数のパラメータを変更することを含む。 Altering the inspection process may include altering one or more parameters of the inspection process.

他の実施形態では、この方法は、設計データ空間における検査データの位置とコンテキスト・マップとを使用してウェハ上のレチクル欠陥の印刷可能性を判定するウェハ検査プロセスを最適化することを含む。 In another embodiment, the method includes optimizing a wafer inspection process for determining printability of reticle defects on the wafer using a position and a context map of the inspection data in the design data space. このように、この方法は、コンテキスト・マップと組み合わせてCBIを使用してレチクル上で検出された欠陥の印刷可能性を判定することを目的とするウェハ検査プロセスの最適化を含む。 In this manner, the method may include optimization of the wafer inspection process for the purpose of determining the printability of defects detected on the reticle using the CBI in conjunction with context map. ウェハ検査プロセスを最適化することは、本明細書で説明されている(複数の)ウェハ検査プロセスのパラメータを含んでいてもよい、ウェハ検査プロセスの1つ又は複数のパラメータを変更することを含む。 Optimizing the wafer inspection process is described herein (s) may contain the parameters for wafer inspection process includes altering one or more parameters of a wafer inspection process . 一般に、ウェハ上のレチクル欠陥の印刷可能性を判定することは、ウェハを検査してレチクル上の欠陥に対応しうるウェハ上の欠陥を検出することを含む。 In general, to determine the printability of the reticle defect on the wafer includes detecting defects on a wafer which may correspond to a defect on the reticle inspecting the wafer. このように、(複数の)レチクル欠陥の印刷可能性を判定するようにウェハ検査プロセスを最適化することは、レチクル上の欠陥に対応しうるウェハ上の欠陥を検出するようにウェハ検査プロセスを最適化することを含む。 Thus, it is a wafer inspection process to detect defects on the wafer which may correspond to a defect on the reticle to optimize the wafer inspection process to determine the printability (s) reticle defect comprising optimizing.

一例では、この方法は、設計データ空間における、ウェハについて取り込まれた、検査データの位置と、本明細書で説明されているように決定される、設計データ空間における1つ又は複数のレチクル欠陥の位置とを使用して、(複数の)レチクル欠陥の印刷可能性を判定するために使用される検査データの部分を識別することを含む。 In one example, the method, in the design data space, captured on the wafer, the position of the inspection data, is determined as described herein, the one or more reticle defect in design data space using the position includes identifying a portion of the test data used to determine the printability (s) reticle defect. このように、(複数の)レチクル欠陥の設計データ空間位置及びウェハについて取り込まれた検査データを使用することで、(複数の)レチクル欠陥に対応しうるウェハ上の欠陥を検出するために使用される検査データの部分を決定することができる。 Thus, (s) By using the test data acquired for the design data space position and the wafer of the reticle defects, it is used to detect defects on the wafer which may correspond to (s) reticle defect it is possible to determine the portion of the test data that. コンテキスト・マップを含む設計データの(複数の)属性を使用して、ウェハ検査プロセスの1つ又は複数のパラメータを選択し、レチクル欠陥の印刷可能性を判定することができる。 Using attribute (s) of the design data including a context map, select one or more parameters of a wafer inspection process, it is possible to determine the printability of the reticle defect. 例えば、コンテキスト・マップを使用することで、上述のように識別された検査データの部分に対応する設計データの1つ又は複数の属性を決定することができる。 For example, the use of context map, it is possible to determine one or more attributes of the design data corresponding to the identified portion of the test data, as described above. このように、異なる部分に対応する設計データの1つ又は複数の属性に基づいて、上述のように識別された検査データの異なる部分に対し使用されるウェハ検査プロセスの1つ又は複数のパラメータを選択する。 Thus, differently based on one or more attributes of the design data corresponding to the portion, the one or more parameters of a wafer inspection process used to identified different portion of the inspection data, as described above select. その際、1つ又は複数の属性の異なる値を有する設計データに対応する、上述のように識別された検査データの異なる部分を1つ又は複数の異なるパラメータで処理し、(複数の)レチクル欠陥に対応するウェハ欠陥を検出することができる。 At that time, corresponding to the design data having different values ​​of one or more attributes, processes the different portions of the inspection data identified as described above in one or more different parameters, (s) reticle defect wafer corresponding to can be detected. このような一例では、コンテキスト・マップは、ウェハについて取り込まれた検査データの異なる部分に対応する設計データのクリティカル度を決定するために使用され、これは上述のように識別され、またクリティカル度は、検査データの異なる部分における欠陥を検出する場合の感度を決定するために使用される。 In one such example, context map is used to determine the criticality of the design data corresponding to different portions of the inspection data acquired for the wafer, which is identified as described above, also critical degree , it is used to determine the sensitivity in detecting defects in different portions of the inspection data. このような特定の一例では、検査データの異なる部分についてウェハ検査プロセスの異なるパラメータを選択し、1つ又は複数のレチクル欠陥の印刷可能性を設計データにおける非クリティカル領域に比べて設計データのクリティカル領域ではより高い精度で判定することができる。 In this particular example, select different parameters of the wafer inspection process for different portions of the test data, one or critical areas of the design data as compared printability of the plurality of reticle defect to non-critical areas in the design data in can be determined with higher accuracy.

ウェハ検査プロセスの1つ又は複数のパラメータは、さらに、設計データ空間における検査データの位置、コンテキスト・マップ、本明細書で説明されている他の情報に基づいて変更及び/又は最適化される。 One or more parameters of the wafer inspection process is further designed position of the inspection data in the data space, context map is changed and / or optimized based on the other information described herein. 例えば、コンテキスト・マップを使用して、1つ又は複数のレチクル欠陥が検出された設計データの異なる部分の1つ又は複数の属性を決定することができ、異なる部分の1つ又は複数の設計データ属性をレチクル検査データの1つ又は複数の属性(1つ又は複数のレチクル欠陥の属性など)と組み合わせて使用して、(複数の)レチクル欠陥が検出された設計データの異なる部分に対応する検査データの異なる部分についてウェハ検査プロセス・パラメータを選択することができる。 For example, using the context map, can be one or more of the reticle defects to determine one or more attributes of different portions of the design data is detected, one of the different portion or design data attribute used in combination with one or more attributes of the reticle inspection data (such as one or more reticle defect attributes), corresponding to different portions of the design data is detected (a plurality of) reticle defect inspection for different parts of the data can be selected wafer test process parameters. このような一例では、実質的に同じ(複数の)属性を有する設計データの部分に配置されている異なるタイプのレチクル欠陥の印刷可能性がウェハ検査プロセスの1つ又は複数の異なるパラメータで判定されるようにウェハ検査プロセスの1つ又は複数のパラメータを選択することができる。 In one such example, printability substantially the same (more) different types of reticles defects located in portions of the design data having the attributes are determined by one or more different parameters of wafer inspection process it is possible to select one or more parameters of a wafer inspection process so that. 他の例では、(複数の)属性の異なる値を有する設計データの部分に配置されている同じタイプのレチクル欠陥の印刷可能性がウェハ検査プロセスの1つ又は複数の異なるパラメータで判定されるようにウェハ検査プロセスの1つ又は複数のパラメータを選択することができる。 In other instances, as the printability (s) reticle defect of the same type are disposed in a portion of the design data having different values ​​of the attribute is determined by one or more different parameters of wafer inspection process it is possible to select one or more parameters of wafer inspection process.

レチクル欠陥の印刷可能性を判定するようにウェハ検査プロセスを最適化するため上で説明されている実施形態において使用されるコンテキスト・マップは、本明細書で説明されているよう構成され、本明細書で説明されているコンテキスト・マップのどれかを含む。 Context map used in the embodiments described above to optimize the wafer inspection process to determine the printability of the reticle defect may be configured as described herein, the present specification including any of the context map, which is described in the book. それに加えて、コンテキスト・マップに含まれる情報はどれも、ウェハ検査プロセスの1つ又は複数のパラメータを変更するために上で説明されている実施形態において使用される。 In addition, any information contained in the context map, used in the embodiments described above in order to change one or more parameters of a wafer inspection process.

いくつかの実施形態では、この方法は、検査データを使用してウェハ上で検出された結果に基づいてウェハ上で実行されるべき電気的試験プロセスの1つ又は複数のパラメータを変更することを含む。 In some embodiments, the method, altering one or more parameters of the electrical testing process to be performed on the wafer based on the results detected on the wafer using the inspection data including. 例えば、試験空間において、監視フェーズは、本明細書で説明されている実施形態に従って識別された系統的欠陥を使用して試験パターン及び/又は他の試験パラメータを定義又は修正することを含む。 For example, in a test space, monitoring phase includes defining or modifying the test pattern and / or other test parameters using the systematic defects identified in accordance with embodiments described herein. それに加えて、検査データを使用してウェハ上で検出された欠陥を使用することで、欠陥の1つ又は複数が電気的試験プロセスにより試験されない(又は「電気的試験を逃れる」)かどうかを判定し、また1つ又は複数の欠陥が電気的試験プロセスにより試験されるように電気的試験プロセスが実行されるウェハ上の領域を定める1つ又は複数のパラメータを変更することができる。 In addition, the use of defects detected on the wafer using the inspection data, one of the defects or more of whether or not tested by the electrical test process (or "escapes electrical test") determined, and may be one or more defects to change one or more parameters defining the area on the wafer electrical test process is performed as tested by the electrical test process. このように、検査プロセスの結果を電気的試験プロセスにフィードフォワードし、電気的試験プロセスで試験されない欠陥の数を減らすことができる。 Thus, it is possible to feed forward the results of the inspection process in the electrical test process, reduce the number of defects that are tested in the electrical test process. それに加えて、電気的試験プロセスの1つ又は複数のパラメータは、検査データを使用してウェハ上で検出された欠陥、本明細書で説明されているように決定される設計データ空間、又はウェハ空間における欠陥の位置、本明細書で説明されている任意の方法で決定された本明細書で説明されている欠陥の(複数の)属性を含む欠陥の1つ又は複数の属性、本明細書で説明されている任意の方法で決定された本明細書で説明されている設計データの(複数の)属性を含む設計データの1つ又は複数の属性、本明細書で説明されている他の情報、又はそれらの何らかの組合せに基づいて変更される。 In addition, one or more parameters of the electrical test process, defects detected on the wafer using the inspection data, design data space that is determined as described herein, or wafer positions of the defects in the space, one or more attributes of defects including attribute (s) of the defects that are described herein as determined by any of the methods described herein, the present specification the design data described herein as determined by any of the methods described in (s) one of the design data including the attribute or attributes, other as described herein information, or is changed based on some combination thereof. 例えば、欠陥の位置、欠陥の(複数の)属性、設計データの(複数の)属性を使用して、本明細書で説明されているように欠陥の1つ又は複数に対する故障確率値を決定することができる。 For example, the position of the defect, by using the attribute (s) of the defects, the design data attribute (s), to determine the fault probability values ​​for one or more of the defects as described herein be able to. 既存の電気的試験プロセスにより試験されない欠陥が、比較的低い故障確率値を有する場合、この方法により電気的試験プロセスの1つ又は複数のパラメータを変更することはできない。 Defects that are not tested by the existing electrical test process, if it has a relatively low fault probability value, it is not possible to change one or more parameters of the electrical test process by this method. 対照的に、既存の電気的試験プロセスにより試験されない欠陥が、比較的高い故障確率値を有する場合、比較的高い故障確率値を有する欠陥がこの電気的試験プロセスにより試験されるように電気的試験プロセスの1つ又は複数のパラメータを変更することができる。 In contrast, defects that are not tested by the existing electrical test process, relatively high when having a failure probability value, defects electrically tested as tested by the electrical test process with a relatively high failure probability value it is possible to change one or more parameters of the process. 同様にして、計量プロセスのサンプリングなどの計量プロセスの1つ又は複数のパラメータは、上述のように選択、決定、又は変更される。 Similarly, one or more parameters of the weighing process, such as sampling of the metering process, selected as described above, determination, or changed.

検査データを設計データにアラインさせることで、ウェハ上の「ホット・スポット」を検査することが可能になる。 By to be aligned to the design data of the inspection data, it is possible to inspect the "hot spots" on the wafer. 「ホット・スポット」は、致命欠陥が存在しうるウェハ上で印刷される設計データの一配置として一般に定義される。 "Hot spots" is generally defined as an arrangement of the design data critical defect is printed on the wafer which may be present. 対照的に、「コールド・スポット」は、ニュイサンス欠陥が存在しうるウェハ上で印刷される設計データの一配置として一般に定義される。 In contrast, "cold spot" is generally defined as an arrangement of the design data to be printed on a wafer in which nuisance defects may exist. ニュイサンス欠陥の一例は、ウェハ上に形成されるデバイスの歩留まりに実質的に影響を及ぼさないフィーチャの限界寸法(CD)の変動であるが、これにより検査システムは、その配置に欠陥があることを示す。 An example of nuisance defects that is a variation of the critical dimension of features that do not substantially affect the yield of devices formed on the wafer (CD), thereby checking system is defective in its place show. いくつかの欠陥は、欠陥がウェハの他の層上に形成されたデバイスの構造と接触しているなどのいくつかの条件の下でのみ致命欠陥となる。 Some defects, defects are fatal defects only under some conditions, such as in contact with the structure of the device formed on other layers of the wafer. したがって、このような欠陥がウェハ上に印刷される設計データにおいて存在しうる配置は、一般に、「条件付きホット・スポット」と呼ばれる。 Therefore, arrangement of such defects may exist in the design data to be printed on a wafer is commonly referred to as "conditional hot spots".

追加の実施形態では、この方法は、図1のステップ20に示されているように、ウェハ上で検出された欠陥がニュイサンス欠陥であるかどうかを判定することを含む。 In additional embodiments, the method, as shown in step 20 of FIG. 1, includes determining whether defects detected on the wafer is nuisance defects. 欠陥がニュイサンス欠陥であるかどうかは、設計データ空間における検査データの位置及び設計データの1つ又は複数の属性に基づいて判定される。 Defect Whether a nuisance defects is determined based on one or more attributes of the position and the design data of the inspection data in the design data space. 例えば、いくつかの実施形態では、この方法は、設計データ空間における検査データの位置に基づいて設計データ空間における欠陥の位置を決定することと、設計データ空間における欠陥の位置と設計データ空間における設計データの1つ又は複数の属性に基づいて欠陥がニュイサンス欠陥であるかどうかを判定することとを含む。 For example, in some embodiments, the method includes determining the positions of the defects in design data space based on the position of the inspection data in the design data space, the design at the location and the design data space of the defects in the design data space defects based on one or more attributes of the data includes a determining whether the nuisance defects. このステップでニュイサンス欠陥を識別するために使用される設計データの1つ又は複数の属性は、本明細書で説明されている(複数の)属性を含む。 One or more attributes of the design data used to identify nuisance defects in this step includes the attribute (s) that are described herein. 例えば、設計データの1つ又は複数の属性は、コンテキスト・マップ内に定義される。 For example, one or more attributes of the design data is defined in the context map. このように、この方法は、コンテキスト・マップを欠陥データに適用し、限定はしないがPWQなどのアプリケーションにおいて重要と考えられない欠陥(例えば、ニュイサンス欠陥)をフィルタリング(例えば、破棄)することを含む。 Thus, this method applies a context map the defect data, limited defect (e.g., nuisance defects) is not considered important in applications such as non Although PWQ involves filtering (e.g., discarding) . その際、加工プロセスの能力の限界に近づきつつある設計の部分を、コンテキストに基づいてクリティカルである部分とクリティカルでない部分とに分ける。 At that time, the portions of the design which are approaching the limit of the ability of machining process, divided into a portion which is not the portion and critical is critical based on the context. 他の例では、このステップでニュイサンス欠陥を識別するために使用される設計データの(複数の)属性は、設計データに対するホット・スポット情報を含む。 In another example, the attribute (s) of the design data used to identify nuisance defects in this step includes the hot spot information for the design data. このように、設計データ空間における欠陥の位置とホット・スポット情報を使用して、設計データにおいてコールド・スポットで検出された欠陥をニュイサンス欠陥として識別することができる。 In this way, it is possible to use the location and hot spot information of the defects in the design data space, to identify the defects detected cold spots in the design data as nuisance defects.

リソグラフィのPWQアプリケーションは、一般に、異なる露光量と焦点オフセットで(つまり、変調された線量と焦点で)ウェハ上のダイを露光することと、設計上の弱点のある領域を決定し、プロセス・ウィンドウを決定するために使用されるダイにおける系統的欠陥を識別することとを含む。 Lithography PWQ application is generally at different exposure amounts and focus offset (i.e., in modulated dose and focus) determining and exposing the dies on the wafer, the area of ​​weakness in the design, process window including identifying a systematic defect in the die that is used to determine. リソグラフィに対するPWQアプリケーションの例は、本明細書に全体が説明されているかのように参照により組み込まれる、2004年12月7日に出願されたWuらの同一出願人による米国特許出願第11/005,658号において例示されている。 Examples of PWQ application for lithography entirety is hereby incorporated by reference as if set forth, the U.S. patent application by the same applicant filed the Wu et al. On December 7, 2004 11/005 , it is illustrated in 658 No.. 焦点と露光変調の多くのアーチファクトは、欠陥として現れるが(ダイ−標準参照ダイ差分)、実際にはニュイサンス欠陥である。 Many artifacts focus and exposure modulation is manifested as a defect (die - standard reference die difference), is actually a nuisance defects. このようなアーチファクトの例は、CDのバラツキ、及びこれらのアーチファクトがデバイスの歩留まり又は性能に全く又はほとんど影響を及ぼさない領域内の線端プルバック又はショートを含む。 Examples of such artifacts, including variations in the CD, and a line end pull back or short in the region of these artifacts do not adversely no or little effect on yield or performance of the device. しかし、欠陥の位置は、本明細書で説明されている方法を使用して設計レイアウトに関して実質的に正確に決定される。 However, the position of the defect is substantially accurately determined for design layout using the methods described herein. それに加えて、本明細書で説明されている方法を使用することで、上でさらに説明されているように、比較的高い精度で対象領域を決定することができる。 In addition, using the methods described herein, as described further above, it is possible to determine the target area with a relatively high accuracy. これらの「微小」検査対象領域は、知られているホット・スポットを中心とし、比較的高い感度で検査されるか、又は検査対象外領域又は比較的低い感度で検査される領域として知られているコールド・スポット(系統的ニュイサンス)を中心とすることができる。 These "micro" inspection area is centered on the hot spots are known, it is known as an area to be examined at a relatively high sensitivity either inspection or inspection target extracellular region or a relatively low sensitivity it can be centered on the cold spot (systematic nuisance) you are.

したがって、上述のように、この方法は、設計データ空間に関する欠陥の位置と、その位置が検査対象領域内にあるかどうかとに基づいて、欠陥がニュイサンス欠陥であるかどうかを判定することを含む。 Therefore, as described above, the method includes the location of the defect on the design data space, its position is based on the whether the inspection target region, to determine whether a defect is nuisance defects . 欠陥は、さらに、コンテキスト、サイズ、冗長性、PWQ「ルール」、又はその何らかの組合せに応じてフィルタリングされる。 Defects, further context, size, redundancy, PWQ "rules", or is filtered in accordance with some combination thereof. 例えば、プロセス空間では、PWQ分析及びDOE分析は、監視フェーズにおいてホット・スポットを使用して実行される。 For example, in the process space, PWQ analysis and DOE analysis is performed using a hot spot in the monitoring phase. それに加えて、本明細書で説明されている方法は、PWQアプリケーションを、現在使用されているノイズ・フィルタが分解能の制限のため機能しない65nm設計ルールよりも下に拡張するために使用される。 In addition, the methods described herein, the PWQ application, noise filter that is currently used is used to extend below the 65nm design rule that does not function because the resolution limit. したがって、本明細書で説明されている方法の利点の1つは、BF検査を拡張し系統的及びDFM欠陥を検出するためにこの方法を使用できることにある。 Therefore, one of the advantages of the methods described herein is the ability to use this method to detect systematic and DFM defect extends BF inspection. 特に、本明細書で説明されているようなCBIを使用すると、65nm設計ルール以下の系統的欠陥検査及び/又はDFMアプリケーションなどのBF検査システムの機能を付加することができる。 In particular, the use of CBI, as described herein, can be added a function of BF inspection systems, such as the following systematic defects 65nm design rule checking and / or DFM application. これらの方法は、さらに、DFM系統的欠陥の根本原因を比較的迅速に突き止めることを可能にするか、又は保持する。 These methods further or to allow to locate the root cause of the DFM systematic defects relatively quickly, or be held. 根本原因を突き止めることは、本明細書でさらに説明されているように実行される。 To locate the root cause may be performed as described further herein.

他の実施形態では、この方法は、設計データ空間における設計データの1つ又は複数の属性に基づいて(上でさらに説明されているようにコンテキスト・マップで定義される)、又は欠陥の位置と、リスト又はデータベースなどのデータ構造体に格納される、ホット・スポットの位置とを比較することにより、ステップ22に示されているように、ニュイサンス欠陥であると判定されていない欠陥が系統的又はランダム欠陥であるかどうかを判定することを含む。 In another embodiment, the method is based on one or more attributes of the design data in the design data space (defined by the context map as described further above), or the position of the defect it is stored in the data structure such as a list or database, by comparing the position of the hot spot, as shown in step 22, a defect which is not determined to be a nuisance defects systematic or comprises determining whether the random defects. それに加えて、注目していない欠陥のすべてが、ニュイサンス欠陥でない場合もある。 In addition to that, all of the defects that are not interest, may not be nuisance defects. 例えば、比較的低い歩留まり影響を有するか、又は全く歩留まりに影響のない系統的欠陥は注目していない欠陥であり、ニュイサンス欠陥でないと考えられる。 For example, either has a relatively low yield impact, or systematic defects do not affect at all the yield are defects that do not interest, not considered nuisance defects. そのような欠陥は、ウェハ上のアクティブ・パターン又はデバイス領域上に現れる。 Such defects appear on the active pattern or device region on the wafer. 本明細書で説明されている方法は、そのような欠陥を識別することを含む。 The methods described herein may include identifying such defects. そのような欠陥、又はコールド・スポットに配置されている欠陥は、設計コンテキスト(例えば、冗長ビア)、モデル化(例えば、DesignScan)、PWQ、検査とレビュー、試験との欠陥相関(例えば、ある配置の比較的高い積層欠陥密度と比較的低い積層電気的障害配置など)から識別される。 Such defects, or defects located in cold spots, design context (e.g., redundant vias), modeling (e.g., DesignScan), PWQ, inspection and review, the defect correlation (for example, arrangement of the test higher stacking fault density of the identified from a relatively low stacking and electrical failures arrangement). それに加えて、これらの欠陥の監視は、欠陥の位置とホット・スポット及びコールド・スポットの位置とを比較することにより実行される。 In addition, the monitoring of these defects may be performed by comparing the positions of the hot spots and cold spots of the defect. さらに、これらの欠陥が配置されるパターンが共通であれば本明細書で説明されている設計データに基づくグループ分けの方法を使用して、これらの欠陥を他の系統的欠陥とは別にビン範囲に従って分けることができる。 Furthermore, using the method of grouping patterns of these defects are arranged based on the design data described herein if common, separate bin ranges of these defects with other systematic defects it can be divided in accordance with. さらに、系統的欠陥の発見は、設計、モデル化結果、検査結果、計量結果、並びに試験及びFA結果からの複数の入力ソースを相関させることにより実行される。 Furthermore, the discovery of systematic defects, design, modeling results, inspection results, the weighing result, and is performed by correlating a plurality of input sources from the test and FA results.

系統的DOIは、すべてのパターン依存欠陥タイプを含む。 Systematic DOI includes all of the pattern-dependent defect types. 系統的欠陥を識別することは有益な作業であり、これらの欠陥がデバイスに及ぼす影響を分析することができる。 Identifying systematic defect is a useful work, can these defects to analyze the effect on the device. ランダムDOIは、クリティカルなタイプのランダム欠陥の統計サンプルを含む。 Random DOI includes a statistical sample of random defects in the critical type. ランダム欠陥を識別することは有益な作業であるが、それは、クリティカルなタイプのランダム欠陥を分析してこれらの欠陥がデバイスに及ぼす影響を調べることができるからである。 Is a useful work to identify random defects, it is because these defects by analyzing the random defect critical types can be examined the effect on the device. それに加えて、ランダム欠陥を識別することにより、ニュイサンス欠陥と考えられるランダム欠陥の検出を抑制するように、1つ又は複数の検査プロセス・パラメータを変更することができる。 In addition, by identifying the random defects, so as to suppress the detection of random defects considered nuisance defects, it is possible to change one or more of the inspection process parameters. さらに、ニュイサンス欠陥を系統的原因(コールド・スポット)から区別するように(複数の)検査プロセス・パラメータを変更することができる。 Furthermore, it is possible to change the (multiple) test process parameter to distinguish nuisance defects from systematic causes (cold spots).

欠陥がニュイサンス欠陥であるか、系統的欠陥であるか、又はランダム欠陥であるかを判定することも、有益な作業であるが、それは、1つ又は複数のウェハ上で検出される欠陥のタイプや異なるタイプの欠陥が有する歩留まりとの関連性に基づいて歩留まりをより正確に推測することができるからである。 Or flaw is a nuisance defects, either a systematic defects, or to determine whether the random defect is also a useful work, it is one or more types of defects detected on the wafer Ya is because it is possible to estimate the yield more accurately based on the relationship between yield different types of defects have. それに加えて、本明細書で説明されている方法の結果を、場合によっては歩留まり予測と組み合わせて使用し、設計データ及び製造プロセスに関する1つ又は複数の決定を下すことができる。 In addition, the results of the methods described herein, in some cases used in combination with yield prediction, can make one or more decisions regarding the design data and manufacturing process. 例えば、IC設計を検証するために、本明細書で説明されている方法の結果を使用することができる。 For example, in order to verify the IC design, it is possible to use the results of the methods described herein. 他の例では、プロセスにより生成されるIC設計に影響を及ぼす系統的欠陥の数と系統的欠陥のタイプの数が少なくなるように、本明細書で説明されている方法の結果をIC設計プロセスにフィードバックすることができる。 In another example, as several types of number and systematic defects systematic defect affecting IC design produced by the process is reduced, the result of the IC design process of the methods described herein it can be fed back to. このような一例では、設計及び/又はIC設計プロセスで使用される光学ルールを変更するために、本明細書で説明されている方法の結果を使用することができる。 In one such example, it can be used to change the optical rules used in the design and / or IC design process, the results of the methods described herein. さらに他の例では、検査されるウェハ・レベルを加工するために使用される1つ又は複数のプロセスの1つ又は複数のパラメータを変更するために、本明細書で説明されている方法の結果を使用することができる。 In yet another example, to change one or more parameters of one or more processes are used to fabricate the wafer level to be examined, the results of the methods described herein it can be used. 好ましくは、(複数の)プロセスにより引き起こされる系統的欠陥及び/又は系統的欠陥のタイプの数、場合によってはクリティカルなランダム欠陥の数及び/又はクリティカルなランダム欠陥のタイプの数が少なくなるように、(複数の)プロセスの1つ又は複数のパラメータを変更する。 Preferably, as (s) Number of types of systematic defects and / or systematic defects caused by process, several types of number and / or critical random defect critical random defect sometimes becomes less , change one or more parameters (s) process.

いくつかの実施形態では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいて、ステップ24に示されているように、1つ又は複数の欠陥を分類することを含む。 In some embodiments, the method is based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space, as shown in step 24, one or It includes classifying a plurality of defects. 例えば、設計データ空間における欠陥の位置は、設計データ空間における検査データの位置から決定される。 For example, positions of the defects in design data space is determined from the position of the inspection data in the design data space. それに加えて、設計データ空間における欠陥の位置に関連する設計データの1つ又は複数の属性は、3テキスト・マップから、又は本明細書で説明されている他の方法により決定され、欠陥を分類するために欠陥の位置に関連する1つ又は複数の属性が使用される。 In addition, the one or more attributes of the design data associated with the positions of the defects in design data space, 3 from a text map, or is determined by other methods described herein, classify defects one or more attributes associated with the location of the defect in order to be used. 他の実施形態では、この方法は、設計データ空間における欠陥に対応する検査データの部分の位置と、本明細書でさらに説明されるように設計データ空間にわたる設計データの1つ又は複数の属性とに対する値を含むコンテキスト・マップに基づいてウェハの異なる部分で検出された欠陥を分類することを含む。 In other embodiments, the method, the position of the portion of the test data corresponding to the defect in design data space, and one or more attributes of the design data across the design data space as described further herein based on the context map containing values ​​for it includes classifying the detected defects on different parts of the wafer. このように、この方法では、コンテキスト・マップを使用してコンテキストで欠陥を分類することができる。 Thus, in this method, it is possible to classify the defects in context using context map. このステップで(複数の)欠陥を分類することは、さらに、本明細書で説明されている他の方法でも実行される。 Classifying the (s) the defect in this step is further performed in other methods described herein.

そのような一実施形態では、欠陥を分類することは、ウェハの検査時に検査システムにより実行される。 In one such embodiment, classifying the defects may be performed by the inspection system during inspection of the wafer. 例えば、コンテキスト・マップは、ウェハを検査するときに本明細書で説明されているように欠陥を分類するために検査システムにより使用される。 For example, the context map is used by the inspection system to classify defects as described herein when inspecting the wafer. 他のそのような実施形態では、欠陥を分類することは、ウェハに対する検査データの取り込みが完了した後に実行される。 In other such embodiments, classifying the defects may be performed after incorporation of the inspection data for the wafer has been completed. 例えば、コンテキスト・マップは、検査データがオフラインで利用可能になった後、本明細書で説明されているように欠陥を分類するために検査システムにより使用される。 For example, the context map is used by the inspection system for the inspection data is then made available offline, classifying defects as described herein. このように、この方法は、コンテキスト・マップを使用して、欠陥を第2パス高分解能欠陥分類(HRDC)によりオンライン(例えば、検査システムを使用して)で分類するか、又はHRDCにより(例えば、SEMレビュー・ステーションを使用して)オフラインで分類することを含む。 Thus, this method uses a context map, the defects second pass high resolution defect classification (HRDC) online (e.g., using an inspection system) or classified, or by HRDC (e.g. includes classifying in with) off-line using the SEM review station. 典型的には、第2パス欠陥分類は、検査システムによりオンラインで実行されようと、レビュー・システム(光学式又はSEM)によりオフラインで実行されようと、欠陥の再検出と分類を含む。 Typically, the second pass defect classification includes the will be performed on-line by the inspection system, whether performed offline by review system (optical or SEM), the classification and redetection of defects. 再検出と分類は、両方とも、ユーザーにより手動で、又は自動的に(つまり、自動欠陥分類、ADC)実行できる。 Classification and redetection, both manually by the user, or automatically (i.e., automatic defect classification, ADC) can be executed. 設計ルールが縮小すると、レビュー・プロセスで間違った物体を欠陥として識別する確率が高まる。 Once the design rule is reduced, the probability of identifying the wrong object in the review process as a defect increases. 設計データとコンテキスト・マップは、再検出と分類の両方に有益である。 Design data and context maps is beneficial for both classification and redetection.

再検出に関しては、コンテキスト・マップは、ユーザー又はシステムがレビュー・システムの視野内で確かな欠陥を位置決めできるように欠陥の近くの局所的バックグラウンド情報を与える。 For the re-detection, context map, the user or system provides the nearby local background information of the defect to be positioned a solid defects in the field of view of the review system. 例えば、レビュー・システムにより生成されるウェハの局所イメージを設計データにアラインさせることができ、これにより、設計データ空間における欠陥の位置をアラインされた局所イメージにおいて実質的に正確に識別することができる。 For example, it is possible to align the design data of the local image of the wafer produced by review system, which makes it possible to substantially accurately identify the local image that is aligned with the position of the defects in the design data space . それに加えて、レビュー・システムでは、局所イメージとのアラインのため設計データのシミュレートされたイメージ(例えば、階調イメージ)を使用することができ、設計データ空間における欠陥の位置を使用して、局所イメージの中の欠陥の位置を決定することができる。 In addition, the review system, simulated image of the design data for the alignment of the local image (e.g., grayscale image) can be used, by using the positions of the defects in design data space, it is possible to determine the position of a defect in the local image. このようなシミュレートされたイメージは、レビュー・プロセスにおける欠陥の再検出と細かいアライメント調整に使用される。 Such a simulated image is used to re-detection and fine alignment adjustment of the defects in the review process. このようなシミュレーションの例は、本明細書に全体が説明されているかのように参照により組み込まれる、McGheeらの米国特許第6,581,193号において例示されている。 Examples of such simulation entirety is hereby incorporated by reference as if set forth are exemplified in U.S. Pat. No. 6,581,193 of McGhee et al. 本明細書で説明されている方法は、本特許において説明されている方法のどれかの(複数の)ステップを含む。 The methods described herein may include any step (s) of the methods described in this patent. したがって、本明細書で説明されているこれらの方法及びシステムは、比較的高い精度の欠陥検出を実行するために使用される。 Accordingly, the methods and systems described herein may be used to perform a relatively high accuracy of defect detection.

分類に関して、コンテキスト・マップは、欠陥が属しているクラスを決定するために(レビューにより取り込まれたデータとともに)使用される追加の情報を与える。 Respect classification, context map (with the data captured by the review) to determine the class of defects belongs provide additional information to be used. レビューは、さらに、コンテキスト・マップ、レビューにより取り込まれたデータと検査データを使用して実行される。 Review, further context map is performed using the test data and captured data by review. 例えば、検査システムの時間遅延積分(TDI)カメラにより取り込まれたパッチ・イメージ及び/又は検査システムにより取り込まれた高分解能パッチ・イメージを欠陥サンプルのレビューに送る。 For example, sending a high-resolution patch images captured by the patch image and / or inspection systems captured by TDI (TDI) camera of the inspection system to the defect sample review. パッチ・イメージは、光学又はSEMレビュー及び分類用のコンテキスト・マップと組み合わせて使用される。 Patch image is used in combination with the context map for optical or SEM review and classification. このように、上でさらに説明されているように欠陥位置を決定できる際の座標の正確さにより、システムは、設計コンテキスト及び/又はDRC障害事象コードに基づいて、欠陥を実質的に正確に分類することができる。 Thus, by the accuracy of the coordinates when able to determine the defect location as described further above, the system, based on the design context and / or DRC disorder event code, substantially accurately classifying defects can do.

上述のステップの1つ又は複数は、系統的欠陥が検査結果及び本明細書で説明されている他の結果を使用して識別、分類される(又はビン範囲に従って分けられる)監視フェーズにおいて実行される。 One or more of the above steps, identified using other results systematic defects is described in the test result and the specification, (divided according or bin range) that classified as being performed in the monitoring phase that. 監視フェーズは、偏倚監視と基準改善を含む。 Monitoring phase includes a biasing monitoring and reference improvements. 監視フェーズは、製品増産時や生産時に実行される。 Monitoring phase is performed at the time of product increased production or during production. マルチソース空間(設計、ウェハ、レチクル、試験、プロセス空間の間の相関を含む)において、検査により検出された系統的欠陥を識別し、分類する際に、本明細書で説明されているステップの任意の組合せを使用することができる。 Multi source space at (design, wafer, reticle, test, including the correlation between the process space), to identify systematic defects detected by the inspection, when classifying, the steps described herein You may use any combination. それに加えて、それらと組み合わせてマルチソース空間のステップの1つ又は複数を使用し、系統的欠陥識別結果を検証することができる。 In addition, using one or more steps of the multi-source space in combination therewith, it is possible to verify the systematic defect identification result.

それに加えて、設計データ空間における欠陥の位置を検査データ、設計データ、又は分類データと組み合わせて、監視フェーズにおける系統的欠陥(例えば、ホット・スポット又はコールド・スポットに配置される欠陥)を識別することができる。 In addition identify, test data the position of the defects in the design data space, in combination with the design data, or classification data, systematic defects in the monitoring phase (e.g., a defect that is disposed in the hot-spots or cold spots) be able to. また、識別されたホット・スポットを使用することで、ホット・スポット配置で「ヒット」がある場合の検査結果の設計コンテキストを決定することができ、これは後処理のオンツール又はオフツールで実行される。 Moreover, the use of the identified hot spots, it is possible to determine the design context of the test results when there is a "hit" in the hot spot placement, which is performed on-tool or off tool postprocessing It is. 設計データ空間に相関する歩留まり(又はKP値)も、系統的欠陥を監視するための属性として使用することができる。 Yield correlates to design data space (or KP value) can also be used as an attribute for monitoring systematic defects. それに加えて、1つ又は複数の欠陥属性を使用して、複数のホット・スポット候補がある場合のホット・スポットとの関連性を推論することができる。 In addition, it is possible to use one or more defect attribute infers the relationship between hot spots when there are multiple hot spots candidates.

レチクル空間において、監視フェーズは、知られている系統的欠陥をランダム欠陥から分離するために検査結果と比較できるホット・スポットに関する情報を生成すること(例えば、(複数の)ホット・スポット・リストの作成)を含む。 In reticle space, the monitoring phase is to generate information about the hot spot can be compared with the test results in order to separate systematic defects known from random defects (e.g., the (s) Hot Spot list including the creation). それに加えて、ホット・スポットに対するコンテキスト情報などの1つ又は複数のホット・スポット属性を使用して、複数の技術、層、又はデバイスにまたがってホット・スポットを共有できるか、またできるのであれば、どの技術、層、又はデバイスであるのかを判定することができる。 In addition, using one or more hot spot attributes such as context information for hot spots, a plurality of techniques, layers, or can be shared hot spots across the device, also if it can , it can be determined which technologies, layer, or a is whether the devices. さらに、検査により識別される系統的欠陥を使用して、計量部位配置、測定、又は他のパラメータなどの計量プロセスの1つ又は複数のパラメータを定義又は修正することができる。 Furthermore, it is possible to use a systematic defects identified by inspection, metering portion arrangement, measurements, or to define or modify one or more parameters of the weighing process, such as other parameters.

いくつかの実施形態では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいてウェハ上で検出された1つ又は複数の欠陥に対する故障確率値を決定することを含む。 In some embodiments, the method, the fault for one or more of the defects detected on the wafer based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space It includes determining the probability value. それに加えて、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいてウェハの異なる部分で検出された欠陥の故障確率属性値を決定することを含む。 In addition, the method determines the failure probability attribute value of the defect detected in different parts of the wafer based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space including that. 欠陥に対する故障確率値は、本明細書でさらに説明されるように欠陥に対応する検査データの設計データ空間位置と設計データ空間における設計データの1つ又は複数の属性に基づいて決定される。 Failure probability value for the defect is determined based on one or more attributes of the design data in the design data space position and design data space of the inspection data corresponding to the defect as described further herein.

他の実施形態では、この方法は、設計データ空間における検査データの位置に基づいて設計データ空間におけるウェハ上で検出された欠陥の位置の座標を決定することと、設計データに対するフロア・プランに基づいて欠陥の位置の座標を設計セル座標に変換することとを含む。 In another embodiment, the method includes determining the position coordinates of defects detected on the wafer in design data space based on the position of the inspection data in the design data space, based on a floor plan for the design data Te and a converting the coordinates of the position of the defect in the design cell coordinates. このように、欠陥座標は、チップ設計のフロア・プランに基づいて設計セル座標に変換される。 Thus, the defect coordinates are converted to the design cell coordinate based on the floor plan of the chip design. このような一実施形態では、この方法は、オーバーレイ公差を使用して欠陥の周囲の異なる領域を決定することと、1つ又は複数のセル・タイプに対する領域を使用して欠陥リピータ解析を実行し、1つ又は複数のセル・タイプが系統的欠陥セル・タイプであるかどうかを判定し、また系統的欠陥セル・タイプ内の1つの又は複数の系統的欠陥ジオメトリの1つ又は複数の配置を決定することとを含む。 In one such embodiment, the method performs determining a different regions around the defect using an overlay tolerance, defects repeater analyzed using regions for one or more cell types , to determine whether one or more cell types are systematic defects cell types, also one or more of the arrangement of one or more systematic defects geometries in systematic defects cell type and a be determined. このように、この方法は、リピータ分析にセル・ベース座標を使用することを含む。 In this manner, the method may include the use of cell-based coordinates repeater analysis. 特に、欠陥リピータ分析は、オーバーレイ公差を使用して実行され(例えば、それぞれの欠陥を囲む2次元領域を定義する)、セル・タイプ毎に、系統的欠陥のあるセル・タイプの有無を判定し、セル内の系統的欠陥のあるジオメトリの配置を決定することができる。 In particular, defects repeater analysis may be performed using an overlay tolerance (e.g., define a two-dimensional region surrounding each of the defect), for each cell type, to determine the presence or absence of cell types with a systematic defects , it is possible to determine the arrangement of the geometry of systematic defects in the cell. それに加えて、この方法は、セル・コンテキストに基づいて欠陥のセル・ベースのビン範囲によるグループ分けを含む。 In addition, the method includes grouping by cell-based bin ranges of defect based on the cell context. このようなビン範囲に従って分けることは、本明細書でさらに説明されているように実行される。 Such that binning can be performed as described further herein. このような一実施形態では、この方法は、系統的欠陥セル・タイプの近くに配置されているセル、ジオメトリ、又はそれらの何らかの組合せに対する設計データの1つ又は複数の属性に基づいて空間的系統的欠陥が系統的欠陥セル・タイプ内に生じるかどうかを判定することを含む。 In one such embodiment, the method, the spatial system based on one or more attributes of the design data for the systematic cells arranged close to the defective cell type, geometry, or some combination thereof defects comprises determining whether occurring in systematic defects cell types. このように、空間的系統的欠陥のあるセルの設計コンテキスト(セル又はジオメトリを囲む)を属性として使用し、空間的系統的欠陥の出現をさらに特徴付けることができる。 Thus, using a design context of cells that is spatially systematic defects (surrounding the cell or geometry) as attributes, it can be further characterized the emergence of spatial systematic defects.

他の実施形態では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいて、ステップ26に示されているように、ビン範囲に従って欠陥(例えば、欠陥の全部又は一部)をグループ分けすることを含む。 Defect In another embodiment, the method is based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space, as shown in step 26, in accordance bin ranges (e.g., all or part of the defect) comprises grouping. 例えば、本明細書で説明されているように、設計データ空間における欠陥の位置は、設計データ空間における検査データの位置から決定される。 For example, as described herein, the position of the defects in the design data space is determined from the position of the inspection data in the design data space. 次いで、ビン範囲に従って欠陥を分けるために使用される設計データの1つ又は複数の属性は、設計データ空間における欠陥の位置に基づいて決定される。 Then, one or more attributes of the design data used to binning defects is determined based on the positions of the defects in design data space. この実施形態で使用される設計データの1つ又は複数の属性は、恐らくは他の検査結果(例えば、統合欠陥オーガナイザー(iDO)の結果及び統合自動欠陥分類(iADC)の結果)と組み合わせて設計データに関連する値などの本明細書で説明されている設計データの(複数の)属性(例えば、歩留まり影響)を含む。 One or more attributes of the design data used in this embodiment, perhaps other test results (e.g., integrated defect organizer (the result of iDO) results and integrated automatic defect classification (iADC)) design data in combination with including the design data described herein, such as the value associated with the attribute (s) (e.g., yield impact). それに加えて、設計データ空間における欠陥の位置に関連する設計データの1つ又は複数の属性をコンテキスト・マップから決定することができる。 In addition, it is possible to determine one or more attributes of the design data associated with the positions of the defects in design data space from the context map. このように、この方法は、ウェハ検査時に検出された欠陥にコンテキスト・マップを適用し欠陥をコンテキストにソートすることを含む。 Thus, the method comprising sorting the defect by applying a context map of the detected defect during wafer inspection context.

したがって、本明細書で説明されている方法は、ウェハ検査のためコンテキスト・ベースのバックグラウンドでビン範囲に従って分けることを含む。 Accordingly, the methods described herein includes binning the context-based background for wafer inspection. 例えば、上述のように、この方法では、コンテキスト・マップを使用してコンテキストで欠陥をビン範囲に従って分けることができる。 For example, as described above, in this way, defects can be the binning in context using context map. このような一例では、ニュイサンス・フィルタリングの後に残る欠陥は、コンテキスト又は上で説明されている他の情報によりソートされ、それにより、ランダム欠陥ではない系統的欠陥である欠陥を識別することができる。 In one such example, defects remaining after nuisance filtering are sorted by other information described in the context or above, whereby it is possible to identify the defect is a systematic defects not random defects. コンテキストは、さらに、ビン範囲に従って分けてソートする欠陥に関連する他のイメージ導出属性と併用される。 Context is further combined with other images derived attributes associated with defects sorted binned.

さらに、これらの欠陥は、欠陥の予想電気的パラメータ及び/又は設計データ空間における欠陥位置に近接するデバイス・フィーチャの予想電気的パラメータに基づいてビン範囲に従って分けられる。 Furthermore, these defects are binned based on the expected electrical parameters of device features proximate to the defect position in the expected electrical parameters and / or design data space of the defect. 欠陥及びデバイス・フィーチャの予想電気的パラメータは、前の電気的試験、欠陥の電気的パラメータのシミュレーション、欠陥のレビュー、又はそれらの何らかの組合せに基づいて決定される。 Expected electrical parameters of the defect and device features, prior to electrical testing, simulation of the electrical parameters of the defect is determined based on some combination of the review, or their defects. それに加えて、1つ又は複数の欠陥に対する障害シミュレーションは、設計データ空間における(複数の)欠陥の位置及び/又はビン範囲に従って(複数の)欠陥が分けられるグループに基づく。 In addition, fault simulation for one or more of the defects is based on the group (s) defects are divided according to the position and / or bin range (s) the defect in design data space.

いくつかの実施形態では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、設計データが印刷されるレチクルについて取り込まれるレチクル検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In some embodiments, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, one of the reticle inspection data captured for the reticle design data is printed or based on a plurality of attributes, including grouping the defects according bin ranges. このように、レチクル検査データを、ビン範囲によるグループ分けの属性として使用することができる。 Thus, the reticle inspection data, can be used as an attribute of the binning. 特に、レチクル検査データ属性は、ウェハ上で検出された欠陥をビン範囲に従って分ける際に使用される。 In particular, the reticle inspection data attribute is used to separate the defects detected on the wafer in accordance bin ranges. この実施形態では、設計データの1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性のどれかを含む。 In this embodiment, one or more attributes of the design data may include any of the attribute (s) of the design data described herein. レチクル検査データの1つ又は複数の属性は、レチクル上で検出された欠陥、レチクル空間におけるレチクル上で検出された欠陥の位置、レチクル上で検出された欠陥の1つ又は複数の属性、レチクル上に印刷される設計データの1つ又は複数の属性、又はそれらの何らかの組合せなどのレチクル検査データの属性を含む。 One or more attributes of the reticle inspection data, defects were detected on the reticle, the position of the defects detected on the reticle in the reticle space, one or more attributes of the defects detected on the reticle, the reticle It includes one or more attributes, or attributes of the reticle inspection data, such as some combination of their design data to be printed on. レチクル上で検出された欠陥の1つ又は複数の属性は、本明細書で説明されている(複数の)欠陥属性を含む。 One or more attributes of the defects detected on the reticle includes a (plurality of) defect attributes described herein. それに加えて、レチクル上に印刷される設計データの1つ又は複数の属性は、本明細書で説明されている(複数の)設計データ属性のどれかを含む。 In addition, one or more attributes of the design data to be printed on a reticle is described herein (s) including any of the design data attributes.

レチクル検査データの(複数の)属性は、本明細書で説明されている方法及びシステムの実施形態により(例えば、レチクル検査システムの出力を使用することにより)好適な方法で決定される。 Reticle inspection data attribute (s) is the embodiment of the method and systems described herein (e.g., by using the output of the reticle inspection system) is determined in a suitable manner. それとは別に、又はそれに加えて、レチクル検査データの(複数の)属性を、本明細書で説明されている方法及びシステムの実施形態により、(複数の)属性が格納されている記憶媒体及び/又は(複数の)属性を決定したレチクル検査システムから取り込むことができる。 Alternatively, or in addition to, the reticle inspection data attribute (s), embodiments of the methods and systems described herein, the storage medium (s) attributes are stored and / or the attribute (s) can be captured from a reticle inspection system was determined.

レチクル検査データの1つ又は複数の属性に少なくとも一部は基づいてビン範囲に従って欠陥を分けることを用いて、欠陥がレチクル上の欠陥により引き起こされたかどうか、ウェハ上の欠陥の原因となったレチクル欠陥の1つ又は複数の属性、ウェハ上の欠陥の原因となった可能性のある、レチクル上に印刷される設計データの1つ又は複数の属性に基づいて欠陥を分離することができる。 At least a portion on one or more attributes of the reticle inspection data using that binning defects based, whether the defect is caused by a defect on the reticle, the reticle that caused the defects on the wafer one or more attributes of the defects are on the caused the possibility of defects in the wafer, it is possible to separate the defects based on one or more attributes of the design data to be printed on the reticle. そのようにして、ビン範囲に従って分けた結果は、欠陥の原因及び/又はレチクルが欠陥及び/又はウェハ上に印刷される設計データにどのような影響を及ぼすかに関する追加の情報を与える。 As such, the result of binned provides additional information about what impact the design data causes and / or reticle defect is printed on defects and / or wafer. このようなビン範囲に従って分けた結果は、レチクル製造プロセスの1つ又は複数のパラメータ、レチクル検査プロセスの1つ又は複数のパラメータ、レチクル欠陥レビュー・プロセスの1つ又は複数のパラメータ、レチクル修復プロセスの1つ又は複数のパラメータ、他のレチクル又は設計関係プロセスの1つ又は複数のパラメータ、本明細書で説明されている他のプロセスの1つ又は複数のパラメータ、又はその何らかの組合せを変更するために有利に使用される。 Results were divided according to such a bottle range, one of the reticle manufacturing process or more parameters, one of reticle inspection process or more parameters, one or more parameters of the reticle defect review process, the reticle repair process one or more parameters, one or more parameters of the other reticle or design related process, one or more parameters of the other processes described herein, or to change some combination thereof It is advantageously used. また、この実施形態においてビン範囲に従って欠陥を分けることは、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、レチクル検査データの1つ又は複数の属性、本明細書で説明されている他の情報に基づいて実行される。 Moreover, dividing the defect in accordance bin ranges in this embodiment, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, one or more attributes of the reticle inspection data, the It is performed based on other information that is described in the specification.

他の一実施形態では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In another embodiment, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, based on one or more attributes of the inspection data in accordance bin ranges including grouping the defect. このように、検査データから導き出される1つ又は複数の属性を、ビン範囲によるグループ分けの計算で使用することができる。 Thus, the one or more attributes are derived from the test data, it can be used in the calculation of the binning. この実施形態では、設計データの1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性のどれかを含む。 In this embodiment, one or more attributes of the design data may include any of the attribute (s) of the design data described herein. それに加えて、ビン範囲によるグループ分けに使用される検査データの1つ又は複数の属性は、本明細書で説明されている検査データの(複数の)属性のどれかを含む。 In addition, one or more attributes of the inspection data used for binning may include any of the attribute (s) of the test data described herein. この実施形態では、本明細書で説明されている他の情報を使用して、ビン範囲に従って欠陥を分けることもできる。 In this embodiment, by using the other information described herein may be binning defects. この実施形態においてビン範囲に従って分けることは、本明細書でさらに説明されているように実行される。 The binning in this embodiment may be performed as described further herein.

追加の実施形態では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性、設計データが印刷されるレチクルについて取り込まれるレチクル検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 The reticle In an additional embodiment, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, one or more of the attributes of the inspection data, the design data is printed based on one or more attributes of reticle inspection data captured for, including grouping the defects according bin ranges. このように、レチクル検査データを、ビン範囲によるグループ分けの属性として使用することができる。 Thus, the reticle inspection data, can be used as an attribute of the binning. 特に、レチクル検査データ属性は、ウェハ上で検出された欠陥をビン範囲に従って分ける際に使用される。 In particular, the reticle inspection data attribute is used to separate the defects detected on the wafer in accordance bin ranges. この実施形態でビン範囲によるグループ分けに使用される設計データ空間における設計データの1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性を含む。 One or more attributes of the design data in the design data space this is used to binning in embodiments include attribute (s) of the design data described herein. この実施形態におけるビン範囲によるグループ分けに使用される検査データの1つ又は複数の属性は、本明細書で説明されている検査データの(複数の)属性のどれかを含む。 One or more attributes of the inspection data used for binning in this embodiment includes any of the attribute (s) of the test data described herein. この実施形態におけるビン範囲によるグループ分けに使用されるレチクル検査データの1つ又は複数の属性は、本明細書で説明されているレチクル検査データの(複数の)属性のどれかを含む。 One or more attributes of the reticle inspection data to be used for binning in this embodiment includes any of the attribute (s) of the reticle inspection data described herein. この実施形態においてビン範囲に従って分けることは、本明細書でさらに説明されているように実行される。 The binning in this embodiment may be performed as described further herein. それに加えて、この実施形態のビン範囲に従って分けた結果は、本明細書で説明されている(複数の)方法の他の(複数の)ステップを実行するために使用される。 In addition, as a result of binned of this embodiment is used to perform other step (s) of the methods described (s) herein.

いくつかの実施形態では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性、及びウェハの検査データが取り込まれたプロセス層、異なるプロセス層、又はそれらの何らかの組合せに対し、設計データ、異なる設計データ、又はそれらの何らかの組合せについて、そのウェハ、他の複数のウェハ、又はそれらの何らかの組合せに対するすでに取り込まれている検査データの1つ又は複数の属性に基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 In some embodiments, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, one or more attributes of the inspection data, and check data of the wafer captured process layer, different process layers, or to some combination thereof, the design data, different design data, or for some combination thereof, already incorporated for the wafer, several other wafer or some combination thereof, based on one or more attributes of the inspection data which includes grouping defects according bin ranges. このように、同じ又は異なるウェハ、同じ又は異なる設計、同じ又は異なるプロセス層についてすでに集められている検査データから決定される属性をビン範囲によるグループ分けの計算に含めることができる。 Thus, the same or different wafers, the same or different designs, it is possible to include an attribute that is determined from the test data that has already been collected for the same or a different process layers on the calculation of the binning. すでに集められている検査データは、データ構造体に格納されるか、又は本明細書で説明されているように構成される、知識ベースに格納される。 Inspection data has already been collected can be stored in a data structure, or configured as described herein, it is stored in the knowledge base. このように、すでに取り込まれている検査データの1つ又は複数の属性は、累積学習データ、履歴データ、又はデータの訓練集合から決定される。 Thus, one or more attributes of the inspection data already captured, the accumulated learned data, are determined from the training set of historical data, or data. この実施形態では、設計データの1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性のどれかを含む。 In this embodiment, one or more attributes of the design data may include any of the attribute (s) of the design data described herein. それに加えて、ビン範囲によるグループ分けに使用される検査データの1つ又は複数の属性は、本明細書で説明されている検査データの(複数の)属性のどれかを含む。 In addition, one or more attributes of the inspection data used for binning may include any of the attribute (s) of the test data described herein. この実施形態では、本明細書で説明されている他の情報を使用して、ビン範囲に従って欠陥を分けることもできる。 In this embodiment, by using the other information described herein may be binning defects. この実施形態においてビン範囲に従って分けることは、本明細書でさらに説明されているように実行される。 The binning in this embodiment may be performed as described further herein.

上述の実施形態のどれかにおいて、ビン範囲に従って分けることは、オンツール、オフツール、又はその何らかの組合せで実行される。 In any of the embodiments described above, the binning is on-tool, runs off tool or some combination thereof.

追加の実施形態では、この方法は、恐らくは他の検査結果(例えば、iDO結果及びiADC結果)と組み合わせた設計データに関連する歩留まりの影響など設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性とに基づいて、図28に示されているように、レビューのため欠陥の少なくとも一部を選択することを含む。 In additional embodiments, the method, possibly other test results (e.g., iDO result and iADC Results) in combination with the position of the inspection data in effect design data space such as the yield associated with the design data and design in the design data space based on one or more attributes of the data, as shown in Figure 28, includes selecting at least a portion of the defect for review. レビューのため欠陥を選択するのに使用される設計データの1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性を含む。 One or more attributes of the design data used to select the defects for review includes attribute (s) of the design data described herein. それに加えて、設計データ空間における検査データの位置は、本明細書で説明されているような欠陥に対応する設計データの(複数の)属性を決定するために使用される、本明細書で説明されているような設計データ空間における欠陥の位置を決定するために使用される。 In addition, the position of the inspection data in the design data space, is used to determine the attribute (s) of the design data corresponding to the defects as described herein, described herein It is used to determine the positions of the defects in design data space as is. このようないくつかの実施形態では、本明細書で説明されているようにニュイサンス欠陥をフィルタリングして、ウェハ上で検出された他の欠陥から分離し、DOI(又は非ニュイサンス欠陥)のみをレビュー又はさらなる分析のために保持することができる。 In some such embodiments, the filtering nuisance defects as described herein, to separate from other defects detected on the wafer, review only DOI (or non-nuisance defects) or it may be retained for further analysis. 他の実施形態では、欠陥リストと識別されたホット・スポット、欠陥とホット・スポットの分類、設計コンテキストを使用して、監視フェーズにおけるレビュー・サンプリング(サブサンプリングを含んでいてもよい)を改善することができ、これは、オンツールで、又はオフツールで後処理の際に実行される。 In other embodiments, the hot spot is identified as a defect list, the defect and the hot spot classification, using the design context, improving the review sampling in the monitoring phase (which may include sub-sampling) it can, which is the on-tool or is executed when the post-processing off tool.

他の実施形態では、レビューのため欠陥を選択することは、ビン範囲に従って分けた結果に応じて実行される。 In other embodiments, selecting a defect for review is executed according to a result of binned. 例えば、あるグループの欠陥は、レビューのため選択されるが、他のグループの欠陥は、レビューのため選択されない。 For example, a defect in a group may be selected for review, defects in other groups are not selected for review. 他の例では、欠陥のあるグループは、他のグループに比べて重いサンプリングとなる(つまり、あるグループからの欠陥がレビューのため多く選択される)。 In another example, a group including a defect, the heavy sampling compared to other groups (i.e., defects from one group is selected more for review). サンプリングされる欠陥のグループとそれらのグループがサンプリングされる程度は、例えば、グループのそれぞれに関連付けられている設計の1つ又は複数の属性、あるいは欠陥のグループに関連付けられている本明細書で説明されている他の情報に基づいて決定される。 Degree to which groups and those groups of defects to be sampled is sampled, for example, one or more attributes of the design that are associated with each group or herein that are associated with a group of defects, described It is determined based on other information that is. レビューのため欠陥を選択することは、さらに、欠陥又は欠陥ビンに関連付けられた歩留まり関連性に応じて実行される。 Selecting a defect for review is further performed depending on the yield relevance associated with defects or defect bins. 例えば、欠陥の母集団をランダム欠陥と系統的欠陥とに分割することができ、異なるサンプル・プランを異なる欠陥タイプのそれぞれについて使用することができる。 For example, it is possible to divide the population of defects and random defects and systematic defects, it can be used for each of the different defect types different sample plans. このように、異なるタイプの欠陥に対するサンプリング戦略は、劇的に異なりうる。 Thus, the sampling strategies for different types of defects, can vary dramatically.

いくつかの実施形態では、この方法は、レビューのため欠陥の少なくとも一部を選択することを含み、これは、設計データの1つ又は複数の属性の異なる値を有する設計データ空間における設計データのそれぞれの部分において位置特定される少なくとも1つの欠陥を含む。 In some embodiments, the method includes selecting at least a portion of the defect for review, which is the design data in the design data space having one or different values ​​of a plurality of attributes of the design data It is localized in the respective portions including at least one defect. このように、設計データのそれぞれの異なる部分における欠陥は、レビューのためサンプリングされる。 Thus, the defects in each different portions of the design data, is sampled for review. 例えば、それぞれの欠陥のコンテキストを使用して、レビューのため欠陥をソートし(例えば、コンテキストのクリティカル度により)、欠陥が検出されるすべてのコンテキストがレビュー・サンプルに表されることを保証するレビュー・サンプルを生成する。 For example, review using the context of each defect, sorts the defects for review (e.g., by criticality context), all contexts defects are detected to ensure that represented the review sample samples to generate.

他の実施形態では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいて、ステップ30に示されているように、欠陥がレビューされる順序を決定することを含む。 In another embodiment, the method is based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space, as shown in step 30, defects are reviewed and determining the order in which. 例えば、この方法は、コンテキスト・マップを使用し、オフライン・レビュー(例えば、光学又はSEMレビュー)の優先度に基づいて欠陥をソートすることを含む。 For example, this method uses a context map, offline review (e.g., optical or SEM review) comprising sorting the defect based on the priority of. それぞれの欠陥のコンテキストは、系統的欠陥と潜在的系統的欠陥に、他の欠陥タイプよりも高い優先度が与えられるようにレビューの欠陥をソートする(例えば、コンテキストのクリティカル度により)ために使用される。 Context of each defect, potentially systematic defects and systematic defects, used to sort the review of the defect as a higher priority than other defect types is given (e.g., by criticality context) It is.

ウェハ上のダイを横切るサンプル点で検査データ・ストリームを所定のアライメント部位(GDSデータベースからのレンダリングされたイメージなど)にアラインさせて、ウェハ上のすべての点で検査データのサブピクセル・アライメントを行う方法には、多数の利点がある。 By aligning the test data stream at the sample points across the dies on the wafer in a predetermined alignment sites (such as rendered images from GDS database), the sub-pixel alignment of the test data at all points on the wafer in the method, there are a number of advantages. 例えば、生データ・ストリームは、設計データに実質的に正確にアラインされるため、設計データ空間における欠陥位置は、サブピクセル精度(例えば、現在達成可能な100nm以下の精度と1000nmの精度)で決定される。 For example, the raw data stream, to be substantially exactly aligned to the design data, the defect position in the design data space, determined with sub-pixel accuracy (for example, the accuracy of the following accuracy and 1000nm currently achievable 100 nm) It is. 実質的に高い精度の欠陥位置であれば、任意の後続のレビュー・プロセスの精度を大幅に高め、またSEM又はFIBシステムなどの欠陥レビュー・システム上で欠陥の位置を特定し、画像処理し、分析することができる速度を増大することができる。 If a defect position of substantially high accuracy, significantly improves the accuracy of any subsequent review process, also identifies the location of the defect on the defect review system, such as SEM or FIB system, and image processing, it is possible to increase the rate that can be analyzed. それに加えて、欠陥に関連付けられているコンテキスト情報は、HRDCフェーズにおいて使用されるが、これは、第2パス・レビューで検査システム上で、又はSEM又は光学レビュー・ステーション上でオフラインにより実行される。 In addition, the context information associated with a defect, are used in HRDC phase, which is executed by the off-line on the inspection system, or on a SEM or optical review station in the second pass reviews . このような情報は、さらに、欠陥を自動的に又は手動で位置特定するのを補助できる欠陥に関する任意の他の局所的コンテキスト情報に加えて自動欠陥位置特定(ADL)システムなどの他のシステムに供給されるか、又はそのようなシステムにより取り込まれる。 Such information further to other systems, such as defects automatically or manually in addition to any other local contextual information about defects that can assist in locating automatic defect localization (ADL) system either supplied or taken up by such a system. それに加えて、レビュー・システムは、この情報を使用して、測定パラメータの下で、そのシステムとそのウェハに適した論理座標から物理座標への変換を生成することができる。 In addition, review system uses this information, under the measurement parameters, it is possible to generate a conversion to physical coordinates from the logical coordinate suitable and that system on the wafer.

いくつかの実施形態では、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいてウェハの異なる部分について取り込まれた検査システムの1つ又は複数の検出器から出力の1つ又は複数の所定の属性を抽出することを含む。 In some embodiments, the method, one of the inspection system taken for different portions of the wafer based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space or It comprises extracting one or more predetermined attributes of the output from a plurality of detectors. このように、この方法は、設計データ空間における検査データの位置と設計データ空間における設計データの1つ又は複数の属性に基づいて検査データ領域(例えば、検査される領域の特定の部分集合)に対する所定の信号又はイメージ属性を抽出することを含む。 Thus, the method for testing the data area based on one or more attributes of the design data in the positions and the design data space of the inspection data in the design data space (e.g., a particular subset of regions to be examined) It comprises extracting a predetermined signal or image attribute. 1つ又は複数の検出器からの出力の抽出された(複数の)属性は、例えば、異なる部分のピクセルに対する信号又はイメージの輝度又は標準偏差を含む。 One or more of the extracted attribute (s) of the output from the detector includes, for example, the brightness or standard deviation of the signal or image for different parts of the pixels. それに加えて、ウェハは、パターン形成されたウェハであってよく、そのウェハ上で設計データに対応するパターンが印刷される。 In addition, the wafer may be a wafer patterned, pattern corresponding to the design data on the wafer is printed. したがって、出力の(複数の)属性は、ウェハ上に形成されたパターンに対応する出力に関する知識に基づいて抽出される。 Therefore, the attribute (s) of the output is extracted on the basis of the knowledge of the output corresponding to the pattern formed on the wafer. それに加えて、ウェハ上に形成されたパターンの構造に関する情報は、1つ又は複数の検出器の出力から抽出される。 In addition, information about the structure of a pattern formed on the wafer is extracted from the output of one or more detectors.

(複数の)検出器の出力の抽出された(複数の)属性を使用して、ウェハの異なる部分にわたる(複数の)属性のイメージを生成することができる。 (S) using the extracted attribute (s) of the output of the detector, it is possible to generate an image of the attribute (s) over different portions of the wafer. このように、この方法は、ウェハの表面の「設計を意識したイメージ」を生成することを含む。 In this manner, the method may include generating an "image-conscious design" of the surface of the wafer. これらのイメージは、計量により決定されるウェハの属性などのウェハの1つ又は複数の属性を決定するために使用される。 These images are used to determine one or more attributes of the wafer, such as wafer attributes determined by weighing. このように、検査システムは、設計データ又は設計データに対するレイアウトに基づいて実質的に正確に定義された配置の1つ又は複数の検出器から出力(信号など)の(複数の)属性を抽出することにより計量ツールのように使用される。 Thus, the inspection system extracts the attribute (s) of the output from one or more detectors of substantially precisely defined arranged based on the layout for the design data or design data (signals, etc.) It is used as the measuring tool by. したがって、この実施形態では、ウェハの異なる部分を本質的に計量部位として取り扱うことができる。 Thus, in this embodiment, it can be handled as essentially metering sites different portions of the wafer. それに加えて、検査システムの1つ又は複数の検出器の出力の1つ又は複数の抽出された所定の属性を使用して、本明細書に全体が説明されているかのように参照により組み込まれる、2006年2月9日に出願された共通出願のKirkらの米国特許出願第60/772,418号で説明されているステップなどの1つ又は複数のステップを実行することができる。 In addition, are incorporated by reference as if using one or more of one or more predetermined attributes which are extracted in the output of the detector of the inspection system, the entire herein are described It may perform one or more steps, such as steps described in U.S. Patent application No. 60 / 772,418 of Kirk et al common application filed on Feb. 9, 2006.

この実施形態で使用される設計データの1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性のどれかを含む。 One or more attributes of the design data the use in embodiments include any of the attribute (s) of the design data described herein. このような一実施形態では、設計データの1つ又は複数の属性は、ウェハの検査データが取り込まれたプロセス層、異なるプロセス層、又はそれらの何らかの組合せに対し、設計データ、異なる設計データ、又はそれらの何らかの組合せについて、そのウェハ、他の複数のウェハ、又はそれらの何らかの組合せに対するすでに取り込まれている検査データの1つ又は複数の属性に基づいて選択される。 In one such embodiment, the one or more attributes of the design data, the process layer test data is captured of the wafer, different process layers, or to some combination thereof, the design data, different design data, or for some combination thereof, the wafer is selected based on one or more attributes of the inspection data that is already taken for other plurality of wafers or some combination thereof. このように、この実施形態で使用される設計データ空間における設計データの1つ又は複数の属性は、同じ又は異なるプロセス層で同じ又は異なる設計に対する同じウェハ又は異なるウェハからすでに集められている検査データの属性との相関に基づいて選択される。 Thus, one or more attributes of the design data in the design data space used in this embodiment, the inspection data already collected from the same wafer or different wafers for the same or different design of the same or a different process layers It is selected based of the correlation between attributes. すでに集められている検査データは、データ構造体に格納されるか、又は本明細書で説明されているように構成される、知識ベースに格納される。 Inspection data has already been collected can be stored in a data structure, or configured as described herein, it is stored in the knowledge base. このように、設計データの1つ又は複数の属性は、累積学習、履歴データ、又はデータの訓練集合に基づいてこの実施形態において選択される。 Thus, one or more attributes of the design data, cumulative learning history data, or is selected in this embodiment based on a training set of data.

他の実施形態では、この方法は、設計データ空間における検査データの位置、設計データ空間における設計データの1つ又は複数の属性、検査データの1つ又は複数の属性に基づいてウェハの異なる部分について取り込まれた検査システムの1つ又は複数の検出器から出力の1つ又は複数の所定の属性を抽出することを含む。 In other embodiments, the method, the position of the inspection data in the design data space, one or more attributes of the design data in the design data space, the different portions of the wafer based on one or more attributes of the inspection data It comprises extracting one or more predetermined attributes of the output from one or more detectors of the captured inspection system. この実施形態で使用される設計データの1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性のどれかを含む。 One or more attributes of the design data the use in embodiments include any of the attribute (s) of the design data described herein. それに加えて、検査データの1つ又は複数の属性は、本明細書で説明されている検査データの(複数の)属性のどれかを含む。 In addition, one or more attributes of the inspection data may include any of the attribute (s) of the test data described herein. 例えば、一実施形態では、検査データの1つ又は複数の属性は、異なる部分で1つ又は複数の欠陥が検出された場合に、1つ又は複数のイメージ・ノイズ属性、又はそれらの何らかの組合せを含む。 For example, in one embodiment, the one or more attributes of the inspection data, if one or more defects in the different parts are detected, one or more image noise attributes, or some combination thereof including. このように、検査データの1つ又は複数の属性は、限定はしないが、イメージ・ノイズ特性、及び/又は検査データ領域における欠陥の検出/無検出を含む。 Thus, one or more attributes of the inspection data, but is not limited to, image noise characteristics, and / or defect detection / non-detection of the inspection data region. 出力の1つ又は複数の所定の属性を抽出することは、さらに、本明細書で説明されているように実行される。 Extracting one or more predetermined attributes of the output is further performed as described herein. それに加えて、出力の抽出された(複数の)属性は、本明細書でさらに説明されているように使用される。 In addition, the extracted attribute (s) of the output is used as described further herein.

上述の方法の実施形態はそれぞれ、本明細書で説明されている(複数の)方法の他の(複数の)ステップを含む。 Each of the embodiments of the method described above, includes other step (s) of the methods described (s) herein. それに加えて、上述の方法の実施形態はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, each embodiment of the above method is performed by the systems described herein.

図15は、設計データ空間における検査データの位置を決定するためのコンピュータ実施方法の他の実施形態を例示している。 Figure 15 illustrates another embodiment of a computer implemented method for determining the position of the inspection data in the design data space. 図15に示されているステップは、方法の実施に本質的ではないことに留意されたい。 Steps shown in Figure 15, it should be noted that it is not essential to the practice of the method. 1つ又は複数のステップを図15に例示されている方法から省いたり、又は追加したりすることができ、又はこの方法は、そのまま、この実施形態の範囲内で実施される。 One or more steps or omitted from the method illustrated in Figure 15, or can be or added, or the method, it is carried out within the scope of this embodiment.

図15に示されている方法は、一般的にCBIに使用される。 The method shown in Figure 15 is generally used in CBI. この実施形態では、データ準備フェーズ42は、データベース44を生成することを含む。 In this embodiment, the data preparation phase 42 includes generating a database 44. データベース44は、設計データのCADレイアウト及びその設計データの1つ又は複数のコンテキスト層を含む。 Database 44 includes one or more contexts layers of CAD layout and design data of the design data. データベース44は、当業界で知られている好適な構成を有し、本明細書で説明されている他のデータ又は情報を含む。 Database 44 has a suitable configuration known in the art, including other data or information described herein. それに加えて、データベース44内のデータは、他の好適なデータ構造体に格納される。 In addition, data in the database 44 is stored in other suitable data structures. データベース44は、ソフトウェア46により、GDSIIファイル48と(複数の)コンテキスト層50を入力として使用して生成される。 Database 44, the software 46 is generated using as an input a GDSII file 48 (s) contexts layer 50. ソフトウェア46は、当業界で知られている適切なソフトウェアであればどのようなものでもよい。 Software 46 may be any as long as the appropriate software known in the art. 一般に、ソフトウェアは、GDSIIファイルと(複数の)コンテキスト層を使用してデータベースを生成するためにプロセッサ(図15には示されていないが、本明細書でさらに説明されているように構成される)上で実行可能なプログラム命令(図15に示されていない)として構成される。 Generally, software is not shown in the processor (Figure 15 to generate a database using the GDSII file and (s) a context layer, configured as described further herein configured as an executable program instructions (not shown in FIG. 15) on at). (複数の)コンテキスト層50は、当業界で知られている方法で取り込まれるか、又は生成され、本明細書で説明されているコンテキスト情報又はデータを含む。 (S) contexts layer 50 is either incorporated in a manner known in the art, or produced, including contextual information or data are described herein. それに加えて、GDSIIファイル48は、設計データが格納される他の好適なデータ構造体で置き換えられる。 In addition, GDSII file 48 is replaced by other suitable data structure design data is stored.

図15に示されている方法は、レシピー・セットアップ・フェーズ52も含む。 The method shown in Figure 15 also includes recipe setup phase 52. レシピー・セットアップ・フェーズ52は、アライメント情報56を決定するために実行されるステップ54を含む。 Recipe setup phase 52 comprises a step 54 to be performed to determine the alignment information 56. ステップ54は、ウェハ上のダイをスキャンすることを含み、本明細書でさらに説明されているように構成された検査システムにより実行される。 Step 54 includes scanning the die on the wafer are performed by the inspection system configured as described further herein. ステップ54は、さらに、ウェハをスキャンすることにより取り込まれるデータを使用してウェハ上のアライメント部位を選択することも含む。 Step 54 also includes selecting the alignment sites on the wafer using the data captured by scanning the wafer. ウェハ上のアライメント部位は、本明細書で説明されているように選択される。 Alignment sites on the wafer is selected as described herein. それに加えて、ウェハ上のアライメント部位は、検査スワス・レイアウト情報58と本明細書でさらに説明されているような他の好適な情報に基づいて選択される。 In addition, the alignment sites on the wafer is selected based on other suitable information as described further herein as test swath layout information 58. 検査スワス・レイアウト情報は、本明細書で説明されているスワス情報を含み、本明細書で説明されているように決定される。 Inspection swath layout information includes swath information described herein, it is determined as described herein. ウェハ上のアライメント部位の選択は、本明細書でさらに説明されているように自動的に、又は半自動的に(又はユーザー補助の下で)、又は手動で実行される。 Selection alignment sites on the wafer, automatically as described further herein, or (under or accessibility) semi-automatically, or manually executed.

ステップ54は、データベース44のCADレイアウト情報からウェハ上のアライメント部位に対応してイメージをレンダリングするか、又は他の好適なデータを取り込むことを含むこともできる。 Step 54 may also include the incorporation in correspondence with the alignment sites on the wafer from the CAD layout information database 44 or to render an image, or other suitable data. 例えば、ステップ54は、ウェハ上の選択されたアライメント部位に対応するCADパッチ60を使用して、ウェハ上のアライメント部位にアラインさせることができる、いくつかのフィーチャの重心など、好適なデータ又はイメージをレンダリングするか、又は幾何学的フィーチャ属性の値を計算することを含む。 For example, step 54 uses the CAD patches 60 corresponding to the selected alignment sites on the wafer can be aligned to the alignment sites on the wafer, such as the centroid of several features, suitable data or image the rendering or includes calculating the value of the geometrical feature attributes. ステップ54は、さらに、ウェハ上のアライメント部位からCADレイアウト情報から得た情報への(x,y)マッピングを計算することを含む。 Step 54 further comprises calculating the (x, y) mapping to the information obtained from the CAD layout information from the alignment sites on the wafer. アライメント情報56は、所定のアライメント部位に対するデータと設計データ空間における所定のアライメント部位の(x,y)位置を含む。 Alignment information 56 includes a (x, y) position of the predetermined alignment sites in the data and the design data space for the predetermined alignment sites.

図15に示されている方法は、ウェハ検査フェーズ62も含む。 The method shown in Figure 15 also includes wafer inspection phase 62. ウェハ検査フェーズ62は、初期化フェーズ64と実行フェーズ66を含む。 Wafer inspection phase 62 includes an initialization phase 64 and execution phase 66. ステップ68に示されているような初期化フェーズ64において、この方法は、所定のアライメント部位に対するデータと、設計データ空間における所定のアライメント部位の(x,y)位置とを含むアライメント情報56をプリロードすることを含む。 In the initialization phase 64 as shown in step 68, the method, preload the alignment information 56 including data for the predetermined alignment sites, the predetermined alignment sites in design data space (x, y) and the position including that. ステップ70に示されているように、初期化フェーズは、さらに、データベース44から(複数の)コンテキスト層72をプリロードすることも含む。 As shown in step 70, initialization phase also includes the preloading (s) contexts layer 72 from the database 44. 初期化フェーズは、さらに、ステップ74に示されているように、所定のアライメント部位に対するデータをポリゴンからピクセルにレンダリングすることを適宜含むが、これは明細書で説明されているように実行される。 Initialization phase, further, as shown in step 74, including appropriate rendering the data for the predetermined alignment sites from the polygon to the pixel, which may be performed as described in the specification . コンテキスト層72は、本明細書で説明されているコンテキスト情報を含む。 Context layer 72 includes a context information described herein.

実行フェーズ66では、この方法は、ステップ76に示されているような検査データの設計データ空間へのアライメントとマッピングを実行することを含む。 In execution phase 66, the method includes performing alignment and mapping to design data space of the inspection data as shown in step 76. このステップは、ウェハの検査時に実行される。 This step is performed during inspection of the wafer. アライメントとマッピングは、本明細書でさらに説明されているように実行される。 Alignment and mapping may be performed as described further herein. 実行フェーズは、さらに、ステップ78に示されているように、コンテキスト・マップにマッピングを適用することを含む。 Execution phase, further, as shown in step 78, including applying the mapping to the context map. コンテキスト・データは、さらに本明細書で説明されているようにマッピングされる。 Context data is mapped as described further herein. 実行フェーズは、さらに、ステップ80に示されているように、欠陥検出時にコンテキスト・マップを検査データに適用することを含むが、これは明細書で説明されているように実行される。 Execution phase, further, as shown in step 80, including applying a context map during defect detection in the inspection data, which may be performed as described in the specification. それに加えて、実行フェーズは、さらに、ステップ82に示されているように、欠陥座標をコンテキスト・マップにマッピングすることを含むが、これは明細書で説明されているように実行される。 In addition, execution phase, further, as shown in step 82, including mapping the defect coordinates in context map, which may be performed as described in the specification. 実行フェーズは、さらに、追加のステップ84を含み、これは、検出された欠陥をコンテキストによりフィルタリングすること、欠陥を分類すること、レビュー・サンプルを生成すること、本明細書で説明されている他のステップ、又はその何らかの組合せを含む。 Execution phase further comprises an additional step 84, which, to filter by context defects detected, classifying the defects, to produce a review sample, other as described herein comprising the steps, or some combination thereof. 追加のステップ84はそれぞれ、本明細書でさらに説明されているように実行される。 Each additional step 84 may be performed as described further herein. 図15に示されている方法の実施形態はそれぞれ、本明細書で説明されている他の(複数の)ステップを含む。 Embodiment of the method shown in Figure 15 each include other step (s) that are described herein. それに加えて、図15に示されている方法の実施形態はそれぞれ、本明細書で説明されているシステムにより実行される。 In addition, embodiments of the method shown in FIG. 15, respectively, are performed by the systems described herein.

本明細書で説明されているような方法を実行するプログラム命令は、キャリア媒体を介して伝送されるか、又はキャリア媒体上に格納される。 Program instructions for performing a method as described herein may be stored or transmitted via a carrier medium, or on a carrier medium. キャリア媒体は、有線、ケーブル、又は無線伝送リンクなどの伝送媒体としてよい。 Carrier media includes wired, may as a transmission medium, such as a cable or wireless transmission link. キャリア媒体は、さらに、読み取り専用メモリ、ランダム・アクセス・メモリ、磁気若しくは光ディスク、又は磁気テープなどの記憶媒体としてもよい。 Carrier medium further, a read-only memory, random access memory, or a storage medium such as magnetic or optical disks or magnetic tape.

図16は、設計データ空間における検査データの位置を決定するように構成されたシステムのさまざまな実施形態を例示している。 Figure 16 illustrates various embodiments of a system configured to determine a position of the inspection data in the design data space. 一実施形態では、システムは、設計データ(図16に示されていない)を収めた記憶媒体86を備える。 In one embodiment, the system comprises a storage medium 86 which matches the design data (not shown in FIG. 16). 記憶媒体86は、さらに、本明細書で説明されている他のデータと情報も収めることができる。 Storage medium 86 may further also other data and information described herein fit. 記憶媒体は、上述の記憶媒体又は当業界で知られている他の好適な記憶媒体のどれかを含む。 Storage medium includes any other suitable storage medium known in the storage medium or the art described above. この実施形態では、システムは、さらに、記憶媒体86に結合されたプロセッサ88も備える。 In this embodiment, system also includes a processor 88 coupled to the storage medium 86. プロセッサ88は、当業界で知られている方法で記憶媒体に結合される。 The processor 88 is coupled to the storage medium in a manner known in the art. この実施形態では、システムは、プロセス、検査、計量、レビュー、又は他のツールの一部をなさないスタンドアロン型システムとして構成される。 In this embodiment, the system processes, inspection, weighing, review, or part configured as a standalone system that does not make other tools. このような実施形態では、プロセッサ88は、「有線」及び/又は「無線」部分を備えることができる伝送媒体により他のシステムからデータ(例えば、検査システムからの検査データ)を受信及び/又は取り組むように構成される。 In such embodiments, processor 88 receives and / or address data (for example, test data from the test system) to another system by a transmission medium that can comprise a "wired" and / or "wireless" portions configured. このように、伝送媒体は、プロセッサと他のシステムとの間のデータ・リンクとして使用される。 Thus, the transmission medium is used as a data link between the processor and other system. それに加えて、プロセッサ88は、伝送媒体を介して他のシステムにデータを送信することができる。 In addition, the processor 88 can transmit data to another system via a transmission medium. このようなデータは、例えば、設計データ、コンテキスト・データ、本明細書で説明されている方法の結果、検査レシピー又は他のレシピー、又はその何らかの組合せを含む。 Such data includes, for example, design data, context data, the results of the methods described herein, the inspection recipe or other recipes, or some combination thereof.

プロセッサ88は、パーソナル・コンピュータ・システム、メインフレーム・コンピュータ・システム、ワークステーション、画像処理用コンピュータ、並列プロセッサ、又は当業界で知られている他のデバイスを含む、さまざまな形態を取りうる。 Processor 88, a personal computer system, mainframe computer system, workstation, image processing computer, including other devices known in the parallel processor, or the art can take various forms. 一般に、「コンピュータ・システム」という用語は、メモリ媒体から命令を実行する1つ又は複数のプロセッサを有するデバイスを含むように広い意味で定義される。 In general, the term "computer system" is defined broadly to include devices having one or more processors executing instructions from a memory medium.

しかし、他の実施形態では、システムは、検査システム90を含む。 However, in other embodiments, the system includes an inspection system 90. 検査システム90は、ウェハ92上のアライメント部位に対するデータとウェハに対する検査データを取り込むように構成される。 Inspection system 90 is configured to capture inspection data for the data and the wafer with respect to the alignment sites on the wafer 92. 検査システムを含むシステムの実施形態では、プロセッサ88は、当業界で知られている方法により検査システムに結合される。 In the embodiment of a system including an inspection system, the processor 88 is coupled to the inspection system by methods known in the art. 例えば、プロセッサ88は、プロセッサがウェハ上のアライメント部位に対するデータと検出器により生成される検査データを受け取るように検査システム90の検出器94に結合される。 For example, processor 88, processor is coupled to the detector 94 of the inspection system 90 to receive test data generated by the data detector for alignment sites on the wafer. それに加えて、プロセッサは、イメージ・データや信号などの検出器の他の出力を受け取ることができる。 In addition, the processor may receive another output of the detector, such as image data or signals. さらに、検査システムが複数の検出器を備えている場合、プロセッサは、上述のようにそれぞれの検出器に結合される。 Furthermore, the inspection system may comprise a plurality of detectors, the processor is coupled to each as described above detectors.

プロセッサ88は、ウェハ上のアライメント部位について検査システムにより取り込まれたデータを所定のアライメント部位に対するデータにアラインさせるように構成される。 The processor 88 is configured to align the data data captured by the inspection system for alignment sites on the wafer relative to the predetermined alignment sites. プロセッサは、本明細書で説明されている実施形態によりデータをアラインさせるように構成される。 The processor is configured to align the data by the embodiments described herein. プロセッサ88は、さらに、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定するように構成される。 The processor 88 is further configured to determine the position of the alignment sites on the wafer in the design data space based on the position of the predetermined alignment sites in the design data space. プロセッサは、本明細書で説明されている実施形態により設計データ空間におけるウェハ上のアライメント部位の位置を決定するように構成される。 The processor is configured to determine the position of the alignment sites on the wafer in the design data space by the embodiments described herein. それに加えて、プロセッサ88は、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査システムによりそのウェハについて取り込まれた検査データの位置を決定するように構成される。 In addition, the processor 88 is configured to determine the position of the inspection data acquired for the wafer by the inspection system in the design data space based on the positions of the alignment sites on the wafer in design data space. プロセッサは、本明細書で説明されている実施形態により設計データ空間における検査データの位置を決定するように構成される。 The processor is configured to determine the position of the inspection data in the design data space by the embodiments described herein. プロセッサは、本明細書で説明されている(複数の)方法の実施形態の他の(複数の)ステップを実行するように構成される。 The processor is configured to perform (s) of any embodiment of the methods described (s) herein.

一実施形態では、検査システム90は、光源96を備える。 In one embodiment, the inspection system 90 includes a light source 96. 源96は、当業界で知られている適切な光源であればどのようなものでもよい。 The source 96 may be any one so long as it is a suitable light source known in the art. 光源96は、光をビーム・スプリッタ98に当てるように構成される。 Light source 96 is configured to illuminate the beam splitter 98. ビーム・スプリッタ98は、光源96から光を実質的に法線方向の入射角でウェハ92に入射するように構成される。 Beam splitter 98 is configured to be incident on the wafer 92 at an angle of incidence substantially normal to the direction of light from the light source 96. ビーム・スプリッタ98は、当業界で知られている適切な光学コンポーネントを備える。 Beam splitter 98 is provided with a suitable optical component known in the art. ウェハ92から反射された光は、ビーム・スプリッタ98を通って検出器94に到達する。 Light reflected from the wafer 92 reaches the detector 94 through the beam splitter 98. 検出器94は、当業界で知られている適切な検出器であればどのようなものでもよい。 Detector 94 may be any one so long as it is a suitable detector known in the art. 検出器94により生成される出力を使用して、ウェハ92上の欠陥を検出する。 Using the output generated by the detector 94, to detect defects on the wafer 92. 例えば、プロセッサ88は、検出器により生成される出力を使用してウェハ92上の欠陥を検出するように構成される。 For example, the processor 88 is configured to detect defects on the wafer 92 by using the output generated by the detector. プロセッサは、当業界で知られている方法及び/又はアルゴリズムを使用してウェハ上の欠陥を検出することができる。 The processor may detect defects on the wafer using the methods and / or algorithms known in the art. 検査時に、ウェハ92をステージ100上に配置する。 During inspection, placing the wafer 92 on the stage 100. ステージ100は、当業界で知られている適切な機械的及び/又はロボット・アセンブリを備えることができる。 Stage 100 may comprise a suitable mechanical and / or robotic assembly known in the art. 図16に示されている検出システムは、当業界で知られている他の好適なコンポーネント(図に示されていない)を備えることもできる。 Detection system shown in FIG. 16 can also be provided with other suitable components known in the art (not shown).

図16に示されているように、検査システムは、ウェハから正反射された光を検出するように構成される。 As shown in Figure 16, the inspection system is configured to detect light specularly reflected from the wafer. このように、図16に示されている検査システムは、BF検査システムとして構成される。 Thus, the inspection system shown in Figure 16 is configured as a BF inspection system. しかし、検査システムは、DF検査システム、EC検査システム、アパーチャ・モード検査システム、又は当業界で知られている他の光学検査システムとして構成される検査システムで置き換えられる。 However, the inspection system, DF inspection system, EC inspection system is replaced by an aperture mode inspection system or inspection system configured as another optical inspection system known in the art. それに加えて、検査システムは、1つ又は複数の検査モードを実行するように構成される。 In addition, the inspection system may be configured to perform one or more inspection mode. 例えば、図16に示されている検査システムは、光がウェハに入射する入射角及び/又は光がウェハから集光される角度を変更することによりDF検査を実行するように構成される。 For example, the inspection system shown in Figure 16 is configured such that the incident angle and / or light the light is incident on the wafer to perform the DF inspection by changing the angle to be condensed from the wafer. 他の例では、検査システムは、アパーチャなどの1つ又は複数の光学コンポーネント(図に示されていない)が照射路及び集光路内に位置決めされ、検査システムがECモードの検査及び/又はアパーチャ・モードの検査を実行できるように構成される。 In another example, the inspection system, one or more optical components such as apertures (not shown) is positioned in the illumination path and the condensing path, inspection inspection system of EC mode and / or aperture configured to run a test mode.

さらに、図16に示されている光学検査システムは、KLA−Tencorから入手できる2360、2365、2371、23xxシステムなどの市販の検査システムを含む。 Furthermore, the optical inspection system shown in Figure 16 includes a commercially available inspection system such 2360,2365,2371,23xx system available from KLA-Tencor. 他の実施形態では、図16に示されている光学検査システムは、電子ビーム検査システムで置き換えられる。 In other embodiments, the optical inspection system shown in Figure 16 is replaced by an electron beam inspection system. 図16のシステムに含めることができる市販の電子ビーム検査システムの例としては、KLA−TencorのeS25、eS30、eS31システムがある。 Examples of commercially available electron beam inspection system that may be included in the system of FIG. 16, there is eS25, eS30, eS31 system KLA-Tencor. 図16に示されているシステムの実施形態は、さらに、本明細書で説明されているように構成される。 Embodiments of the system shown in Figure 16 is further configured as described herein. それに加えて、システムは、本明細書で説明されている(複数の)方法の実施形態の他の(複数の)ステップを実行するように構成される。 In addition, the system is configured to perform (s) of any embodiment of the methods described (s) herein. 図16に示されているシステムの実施形態は、上述の方法の実施形態のすべての利点を有する。 Embodiments of the system shown in Figure 16 has all of the advantages of the embodiments of the method described above.

上述の方法及びシステムは、一般に、ウェハ上のアライメント部位について取り込まれたデータ(例えば、BFパッチ・イメージ)を所定のアライメント部位に対するデータ(例えば、GDSIIファイルから導き出されるイメージ)にアラインさせることにより検査データと設計データとのアライメントを実行する。 Above-described methods and systems generally inspected by aligning the data data captured for alignment sites on the wafer (e.g., BF patch image) for a given alignment sites (e.g., an image derived from the GDSII file) to perform the alignment of the data with the design data. 本明細書で説明されている追加の方法及びシステムでは、一般に検査データと設計データとの間のアライメントを実行し、統計技術などの技術を使用して異なる欠陥の間の類似性を判定する(例えば、パッチ・イメージ又はSEMイメージを使用せずに)。 Additional methods and systems described herein generally perform the alignment between the test data and the design data to determine the similarity between the different defects using techniques such as statistical techniques ( for example, without the use of a patch image or SEM image).

本明細書で説明されている実施形態は、コンテキスト・ベースのセットアップ、検査、ビン範囲によるグループ分け、レビュー、測定、試験、分析、又はその何らかの組合せに使用される。 Embodiments described herein, context-based set-up, inspection, grouping by bin ranges, reviews, measuring, testing, used analysis, or some combination thereof. これらの実施形態で使用されるコンテキストは、設計データベース又はファイル(例えば、GDSファイル、OASISファイル、Open Accessファイル、ネット・リストなど)のデータ構造体に格納されている設計データ又は設計に関する情報、プロセス・シミュレーション結果、電気的シミュレーション結果、注目するパターン(POI)、ホット・スポット情報(例えば、OPC、電気的試験結果、検査結果)、プロセス・ツール・データ(生産中の未完成品)、又はそれらの何らかの組合せを含む。 Context used in these embodiments, the design database or file (e.g., GDS file, OASIS file, Open Access file, such as net list) information about stored in the data structure are design data or design, process simulation result, electrical simulation results, attention to pattern (POI), hot-spot information (for example, OPC, electrical test result, test results), process tool data (work in progress during production), or their include some combination of. それに加えて、これらの実施形態は、本明細書で説明されている実施形態により生み出される結果に基づいて1つ又は複数の欠陥及び/又は欠陥の1つ又は複数のグループの歩留まり影響を予測することを含む。 In addition, these embodiments predict the yield impact of one or more groups of one or more defects and / or defects based on the results produced by the embodiments described herein including that. 歩留まり影響を予測することは、本明細書でさらに説明されているように実行される。 Predicting the yield impact may be performed as described further herein. さらに、本明細書で説明されている実施形態は、処置可能な歩留まり関連情報を比較的迅速に提供するために都合よく使用される。 Further, the embodiments described herein are advantageously used to provide treatment can yield relevant information relatively quickly.

本明細書で説明されている実施形態を使用して、欠陥配置座標を不正確に決定する検査システムにより検出された欠陥をグループ化することができる(つまり、本当の欠陥は、報告されている座標の近くに配置される可能性があるが、正確には報告された座標ではない)。 Using embodiments that are described herein, it is possible to group the detected defect by the inspection system to incorrectly determine the defect location coordinates (i.e., real defects have been reported It could be located near the coordinates, but not exactly in the reported coordinates). 例えば、本明細書で説明されている方法及びシステムは、パターンを互いにアラインさせようとして検査システムにより報告された欠陥座標が完全に正確であるわけではない場合でも欠陥のグループ化を改善することにより報告された欠陥位置に近接するものに少なくとも類似しているパターンを探索するために使用される。 For example, the methods and systems described herein, by improving the grouping of defects even if reported defect coordinates by the inspection system in an attempt to align with each other the pattern is not entirely accurate It is used to search for at least similar to that pattern to those close to the reported defect location. 他の場合には、報告された欠陥配置の近くで取り込まれた検査イメージ又はレビュー・イメージ(例えば、SEMイメージ)を設計データと比較するか、又は設計データにオーバーレイして、ウェハ空間における欠陥の実際の配置(検査により報告された欠陥の配置とは反対に)及び欠陥位置の近くにおける設計データの正確な表現を決定することができる。 In other cases, it reported nearby captured test image or review image defect arrangement (e.g., SEM image) or compared with the design data, or overlaid on the design data, the defects in the wafer space (the arrangement of the defect reported by the inspection opposed to) the actual arrangement can determine an accurate representation of the design data in the vicinity of and defect location. 少なくとも類似しているパターンのすべてのインスタンスを設計データ(パターンの回転された、フリップされた、又は他の何らかの形で歪んでいるインスタンスを含む)において識別し、ビン範囲に従ってパターン・グループに分けることができる。 All instances of at least similar to that pattern design data (rotated pattern is flip, or other contains the instance which is distorted in some way) identified in, be divided into pattern groups according bin ranges can. 次いで、上述のように決定されたウェハ空間における実際の欠陥位置をパターン・グループに対する配置と比較し、所定の公差範囲内のパターン・グループに対する場所に配置されている欠陥をビン範囲によってグループ分けるすることができる。 Then, the actual defect positions in the wafer space, which is determined as described above as compared to the arrangement with respect to the pattern group, to divide a group of defects located in place with respect to the pattern group within a predetermined tolerance range by bin ranges be able to. 欠陥のこのようなグループ化は、オンツール又はオフツールで実行され、本明細書で説明されている方法の実行効率を改善することができる(例えば、検査により報告される欠陥配置座標に対し座標の不正確さがある場合に探索範囲を縮小する)。 Such grouping of defects on a running tool or off tool, it is possible to improve the execution efficiency of the methods described herein (e.g., coordinates with respect to the defect location coordinates reported by the inspection reducing the search range when there is inaccuracy). 特に、座標の不正確さがある場合、報告された検査座標に基づいて決定されたソース・パターンは、近似的ソース・パターンである(パターンが孤立していたり、欠陥の座標がたまたま実質的に正確であったりすることがない限り)。 In particular, if there is inaccuracy of the coordinates, the source pattern determined based on the reported test coordinates are approximate source pattern (or have patterns isolated, coordinates of defects happen substantially As long as there is no possible or was accurate). もちろん、本明細書で説明されている実施形態は、非常に正確な検査システムにより生成される検査結果とともに使用される。 Of course, the embodiments described herein may be used with test results generated by the highly accurate inspection system.

一実施形態は、ウェハ上で検出された欠陥をビン範囲に従って分けるコンピュータ実施方法に関係する。 One embodiment relates to a computer-implemented method of dividing the defects detected on the wafer in accordance bin ranges. 一般に、本明細書で説明されている方法では、欠陥の母集団は、ソース欠陥を選択し、設計データ空間におけるソース欠陥の位置に近接する設計データ(「ソース設計データ」)をターゲット欠陥(例えば、欠陥母集団の全部又は一部)の設計データ空間における位置に近接する設計データ(「ターゲット設定データ」)と比較し、比較された設計データの間に一致又は少なくとも類似性がある場合に、ターゲット欠陥をソース欠陥グループに割り当てることにより設計データ(例えば、GDS設計データ)に基づいてグループ化される。 In general, the methods described herein, the population of defects is to select the source defects, the design data ( "source design data") target defects close to the position of the source defect in design data space (e.g. , if there is design data proximate the position in space as compared with the design data ( "target data"), match or at least similarity between design data compared all or part of the defect population) design data by assigning target defect source defect groups (e.g., GDS design data) are grouped based on. この比較は、ソース設計データとターゲット設計データとの直接的な比較に基づく。 This comparison is based on a direct comparison of the source design data and target design data. それに加えて、この比較は、ソース欠陥とターゲット欠陥の設計データ空間における位置の間にわずかな座標の不正確さが補正された後に、実行される。 In addition, this comparison, after the inaccuracy of slight coordinates have been corrected between positions in the design data space of a source defect and target defect, is performed. さらに、この比較は、ソース欠陥位置とターゲット欠陥位置における座標の不正確さの原因となるターゲット設計データにおけるソース設計データを探索することを含む。 Moreover, this comparison includes searching for the source design data in the target design data causes inaccuracy of the coordinates in the source defect position and the target defect location. アライメント及び/又は探索は、本明細書で説明されているように実行されるサブピクセル・アライメント技術を使用することにより改善される。 Alignment and / or search is improved by using a subpixel alignment techniques performed as described herein. さらに、ソース設計データとターゲット設計データとを比較することは、ソース設計データとターゲット設計データとの間に正確な位置があるか、又はソース設計データとターゲット設計データとの間に類似しているが、正確でない一致があるかどうかを判定するために実行される。 Moreover, comparing the source design data and target design data is similar between there is an exact location or source design data and target design data between the source design data and target design data but it is performed to determine whether there is a match not be accurate. 上述のステップはそれぞれ、本明細書で説明されているようにさらに実行される。 Each above steps are further performed as described herein.

ターゲット欠陥母集団がソース欠陥に関して試験された後、次のソース欠陥が選択される。 After the target defect population is tested for the source defects, the next source defect is selected. まだグループ化されていない欠陥が、次のソース欠陥として選択される。 Defect that is not yet grouped, is selected as the next source defect. 上記のステップは、すべての欠陥がグループ化される(か、又は少なくとも試験される)まで繰り返される。 The above steps, all defects are repeated until the group (or is at least tested). 本明細書で説明されている方法において使用される欠陥母集団は、ウェハ上で検出されたすべての欠陥、複数のウェハ上で検出されたすべての欠陥、又は1つ又は複数のウェハ上で検出された欠陥の部分集合(例えば、1つ又は複数のウェハ上で検出され、ホット・スポットの近くにあると識別された欠陥)を含む。 Defect population used in the methods described herein, all of the defects detected on the wafer, all the defects detected on a plurality of wafers, or one or more detected on the wafer subset of defects (e.g., detected on one or more wafers, defects identified as near the hot spot). それに加えて、本明細書で説明されている方法は、欠陥母集団全体について、又は欠陥母集団全体における欠陥の部分集合について実行される(これは、ロジック、メモリなどの設計機能ブロックに基づいて選択される)。 In addition, the methods described herein, the entire defect population, or is performed for a subset of defects in the entire defect population (this is logic, based on the design functional blocks such as a memory is selected). ビン範囲によるグループ分けは、自動単一パス又はマルチパス・グループ化として実行される。 Binning may be performed as an automated single pass or multi-pass grouping.

この方法は、設計データ空間における欠陥の位置に近接する設計データの部分同士を比較することを含む。 The method includes comparing a portion between the design data proximate to the positions of the defects in design data space. 例えば、図17に示されているように、この方法は、設計データ空間106における欠陥104の位置に近接する設計データ(図に示されていない)の部分102と設計データ空間106における欠陥110の位置に近接する設計データ(図に示されていない)の部分108とを比較することを含む。 For example, as shown in Figure 17, the method, the design data proximate to the location of the defect 104 in the design data space 106 (not shown) portion 102 and defect 110 in the design data space 106 design data proximate to the location comprises comparing the portion 108 of the (not shown). 欠陥104は、本明細書では「ソース欠陥」と呼ばれ、欠陥110は、本明細書では「ターゲット欠陥」と呼ばれる。 Defects 104, are referred to herein as "source defect" defect 110 is referred to herein as "target defect". 設計データ空間における欠陥の位置に近接する設計データは、欠陥に対するバックグラウンド・パターン・データ又はバックグラウンド情報を定める。 Design data proximate to the positions of the defects in design data space defines a background pattern data or background information for the defect.

図17に示されているように、部分102は、欠陥104よりも大きい。 As shown in Figure 17, portion 102 is larger than the defect 104. 部分102の寸法(x方向とy方向)は、ユーザーによって選択される。 The dimensions of the portion 102 (x-direction and y-direction) is selected by the user. それに加えて、部分108は、欠陥110よりも大きい。 In addition, portion 108 is larger than the defect 110. 部分108の寸法も、ユーザーによって選択される。 The dimensions of the portion 108 is also selected by the user. 部分108の寸法は、典型的には、本明細書でさらに説明されるように部分102の寸法よりも大きい。 The dimensions of portion 108 is typically greater than the size of the portion 102 as described further herein. それとは別に、それらの部分の寸法は、本明細書で説明されているコンピュータ実施方法により選択される(例えば、自動的に)。 Separately, the dimensions of these parts are selected by the computer-implemented methods described herein (e.g., automatically).

一実施形態では、これらの部分の寸法(x方向とy方向)は、少なくとも一部は、欠陥を検出するために使用される検査システムにより報告された欠陥の位置、検査システムの座標の不正確さ、設計データの1つ又は複数の属性、欠陥サイズ、検査システムの欠陥サイズ誤差、又はそれらの何らかの組合せに基づいて決定される。 In one embodiment, the dimensions (x and y directions) of these parts, at least in part, a position of a defect reported by an inspection system used to detect the defect, imprecise coordinates of the inspection system is, one or more attributes of the design data, the defect size is determined based on some combination defect size error, or their inspection systems. 例えば、この方法は、報告された欠陥配置を中心とする設計データの一部(つまり、「パターン・ウィンドウ」)を定めることを含む。 For example, this method is part of the design data about the reported defect located (i.e., "Pattern Window") comprises determining the. パターン・ウィンドウは、欠陥の寸法より大きい幅と高さを有し、座標の不正確さによる欠陥位置の誤差を説明するように選択される。 Pattern window has a larger width and height than the dimensions of the defect are selected to account for error in the defect position by the inaccuracy of the coordinates. 例えば、検査システムにより報告される欠陥配置の座標が約±3μmの精度である場合、パターン・ウィンドウは、約6μm×約6μmの全最小サイズに対し報告された欠陥配置のx及びy座標からすべての方向に少なくとも3μmを含むように定義される。 For example, if the coordinates of the defect arrangement reported by the inspection system is accurate to about ± 3 [mu] m, the pattern window, all the x and y coordinates of the defect arrangement reported to all the minimum size of about 6 [mu] m × about 6 [mu] m It is defined to include at least 3μm in the direction. このように、検査システムの座標精度がよいほど、パターン・ウィンドウが小さく、その結果グループ化は高速になり、より正確になる。 Thus, the better the coordinate accuracy of the inspection system, small pattern window, so that the grouping is faster, more accurate. パターン・ウィンドウの寸法は、さらに、パターン・ウィンドウが設計データにおける十分な数のフィーチャなどの「十分な」量のバックグラウンド・パターン・データを含むように選択される。 The dimensions of the pattern window, further, the pattern window are selected to include the background pattern data of "sufficient" amount of such a sufficient number of features in the design data. それに加えて、パターン・ウィンドウ内の設計データがクリップと比較される場合、パターン・ウィンドウの寸法は、パターン・ウィンドウがクリップに部分的にしか含まれないポリゴン全体を含むように選択される。 In addition, the design data in the pattern window when compared to the clip, the size of the pattern window is selected to include the entire polygon pattern window contains only partially into the clip.

本明細書で説明されている方法で使用される設計データの部分は、設計データ空間における欠陥の位置の周りで取られた設計のクリップを含む。 Portions of the design data used in the methods described herein include clip design taken around the positions of the defects in design data space. 「クリップ」という用語は、一般に、欠陥の周りの設計データの領域として定義され、欠陥の近傍であるとみなせる。 The term "clip" is generally defined as the area of ​​the design data about the defect, it can be regarded as a neighborhood of the defect. ポリゴンは、クリップ内にパターンを定めるが、ポリゴンは、部分的にクリップを越えて拡大できる。 Polygons, which define a pattern in the clip, the polygon may extend beyond the partially clip. 複数の欠陥のうちのいくつかについて本明細書で説明されている方法で使用されるクリップは、1つ又は複数の異なる寸法をとりうる。 Clips used in the methods for some of the plurality of defects are described herein may take one or more different sizes. しかし、本明細書で説明される方法で使用される設計データの部分は、欠陥が配置されている可能性のある一定範囲の位置の周りの拡張バウンディング・ボックス(EBB)内の設計データを含む。 However, portions of the design data used in the methods described herein, including the design data of the extended bounding box (EBB) around the position of a range that may defect is located . EBBは、欠陥及び欠陥サイズ(及び恐らくは検査システムの欠陥サイズ誤差)を検出するために使用される検査システムの座標精度に基づいて選択される。 EBB is selected based on the coordinate accuracy of the inspection system used to detect the defect and defect size (and possibly defect size error of the inspection system). 例えば、検査の座標精度が高まると、EBBの寸法は縮小される。 For example, when the coordinate accuracy of the inspection is increased, the size of EBB is reduced. EBBが小さいほど、その中の欠陥の位置は、大きなEBBに比べてより正確に判定され、EBB内の欠陥のより正確な位置を使用して欠陥の1つ又は複数の属性(例えば、設計におけるポリゴンに関する欠陥の位置、欠陥の分類、欠陥の根本原因)をより高い精度で決定することができるため、EBBは小さいほうが好ましい。 As EBB is small, the position of a defect therein, is determined more accurately than the large EBB, in a more accurate position one of the defect using or more attributes (e.g., the design of the defect in the EBB position of the defect related to the polygon, the classification of the defect, it is possible to determine in root cause) greater accuracy of the defect, EBB more is preferably small. それに加えて、複数の欠陥の少なくともいくつかに使用されるEBBの1つ又は複数の寸法は、異なっていてもよい。 In addition, one or more dimensions of EBB used for at least some of the plurality of defects may be different. EBBは、一般に、クリップよりも小さく、欠陥が何に配置されている可能性があるかを表すことができる。 EBB is generally smaller than the clip, it is possible to indicate whether there may have been arranged in many defects.

他の実施形態では、これらの部分の少なくとも一部の寸法は、異なる。 In other embodiments, at least some of the dimensions of these parts, different. 例えば、図17に示されているように、部分108と欠陥110の寸法の差は、部分102と欠陥104の寸法の差よりも大きい。 For example, as shown in Figure 17, the difference in size of the portion 108 and the defect 110 is greater than the difference between the dimension of the portion 102 and defect 104. 言い換えると、ターゲット欠陥の周りのターゲット部分の面積は、ソース欠陥の周りのソース部分の面積よりも大きい。 In other words, the area of ​​the target portion around the target defects greater than the area of ​​the source area around the source defect. このように、ターゲット部分は、ソース部分よりも設計データの多くを含む。 Thus, the target portion comprises a number of design data than source part.

設計データのソース部分を設計データのターゲット部分の異なる領域と比較することができる。 It can be compared with the different regions of the target portion of the design data of the source part of the design data. このように、この方法は、ターゲット部分の中の設計データのソース部分を探索することを含む。 Thus, the method may include searching the source portion of the design data in the target portion. 例えば、ソースとターゲット部分とのオーバーレイ112に示されているように、設計データのソース部分をターゲット部分の一方の領域と比較することができる。 For example, as shown in the overlay 112 between the source and the target portion, it is possible to compare the source portions of the design data and one region of the target portion. この比較の後、ターゲット部分の他方の領域における設計データを設計データのソース部分と比較できるように、ターゲット部分に関するソース部分の位置を変更する。 After this comparison, as the design data in the other region of the target portion can be compared to the source part of the design data, to change the position of the source part regarding the target portion. このように、この方法は、一致が識別されるまで、又はターゲット部分のすべての領域がソース部分と比較されるまで、ターゲット部分において設計データのソース部分をあちこち「スライド」させることを含む。 Thus, the method, until a match is identified, or until all areas of the target portion is compared with the source part, comprising causing the source portion of the design data in the target portion is around "slides".

設計データの部分同士を比較することは、比較のステップに利用できる情報を使って実行される。 Comparing the portion between the design data is performed using the information that can be utilized for the comparison of step. 例えば、比較される設計データの部分は、GDSファイルなどのデータ構造体に格納された設計データの部分である。 For example, portions of the design data to be compared is the portion of the design data stored in a data structure such as a GDS file. それに加えて、設計データの部分同士を比較することは、それらの部分におけるポリゴン同士を比較することを含む。 In addition, the comparing portion between the design data includes comparing the polygon each other in those parts. 他の実施形態では、この方法は、比較するステップの前に、設計データ空間における欠陥の位置に近接する設計データの部分をビットマップに変換することを含む。 In other embodiments, the method, before the step of comparing comprises converting the portions of the design data proximate to the positions of the defects in design data space bitmap. 例えば、処理を高速化するために設計データの部分におけるポリゴンをビットマップに変換する。 For example, to convert the polygon in the portion of the design data in the bit map in order to speed up the process. 設計データの部分は、当業界で知られている好適な方法又はシステムを使用してビットマップに変換される。 Portions of the design data is converted into a bitmap using a suitable method or system known in the art. 例えば、設計データの部分は、本明細書において全体が説明されているかのように参照により組み込まれる、Neureutherらの米国特許第7,030,997号において説明されている方法又はシステムを使用してビットマップに変換される。 For example, portions of the design data, in full herein are incorporated by reference as if set forth, using the method or system described in U.S. Patent No. 7,030,997 of Neureuther et al It is converted into a bit map. このような一実施形態では、設計データの部分を比較するステップは、ビットマップ同士を比較することを含む。 In one such embodiment, the step of comparing the portion of the design data includes comparing the bit map together. ビットマップ同士を比較することは、任意の適当な方法で実行される。 Comparing the bitmap each other, it is performed in any suitable manner. それに加えて、設計データの部分同士を比較することは、それらの部分における設計データの1つ又は複数の属性を比較することを含む。 In addition, the comparing portion between the design data includes comparing the one or more attributes of the design data in the portions. 比較される1つ又は複数の属性は、本明細書で説明されている設計データの(複数の)属性を含む。 One or more attributes being compared includes attribute (s) of the design data described herein.

この方法は、さらに、比較するステップの結果に基づいてそれらの部分における設計データが少なくとも類似している(類似しているか、又はまったく同じである)かどうかを判定することも含む。 The method also includes determining whether design data in the portions based on a result of the comparing step is at least similar (or similar, or identical). それらの部分における設計データの1つ又は複数の属性が決定される場合、グループ化は、共通パターン類似性、共通の(複数の)属性の類似性、フィーチャ空間における共通の(複数の)属性の類似性、又はその何らかの組合せに基づく。 If one or more attributes of the design data in the portions is determined, grouping common pattern similarity, a common (s) attributes of similarity, common in feature space (s) attributes of similarity, or based on some combination thereof. 例えば、一実施形態では、それらの部分における設計データが少なくとも類似しているかどうかを判定することは、それらの部分における設計データの中の共通パターンが少なくとも類似しているかどうかを判定することを含むが、これは、本明細書でさらに説明されているように実行される。 For example, in one embodiment, the design data in the portions to determine whether the at least similar, common patterns in the design data in the portions that comprises determining whether at least similar but this may be performed as described further herein. 他の実施形態では、それらの部分における設計データが少なくとも類似しているかどうかを判定することは、それらの部分における設計データの中の共通属性が少なくとも類似しているかどうかを判定することを含むが、これは、本明細書でさらに説明されているように実行される。 In other embodiments, the design data in the portions to determine whether at least similar, although the common attribute in the design data in the portions comprises determining whether at least similar , which may be performed as described further herein. 追加の実施形態では、それらの部分における設計データが少なくとも類似しているかどうかを判定することは、それらの部分における設計データのフィーチャ空間における共通属性が少なくとも類似しているかどうかを判定することを含むが、これは、本明細書でさらに説明されているように実行される。 In additional embodiments, the design data in the portions to determine whether the at least similar, the common attributes in a feature space of design data in the portions comprises determining whether at least similar but this may be performed as described further herein. それに加えて、この方法は、それらの部分における異なる領域がどれだけ類似しているかを判定することを含む。 In addition, the method includes determining whether different regions of the portions are similar much. さらに、それらの部分における設計データは、互いにわずかにオフセットされるか、又はわずかに異なる設計ジオメトリを含む場合があるけれども、それらの部分は、著しい共通ジオメトリを含む場合に、互いに類似していると判定される。 Furthermore, the design data in the portions, but which may include slightly either offset or slightly different design geometries from each other, portions thereof, if it contains a significant common geometry and are similar to each other It is determined. この方法は、設計データ空間におけるそれぞれの欠陥の位置に近接する設計データを設計データ空間における他のすべての欠陥の位置に近接する設計データと比較して、「バックグラウンド」パターンに基づいてどの欠陥が互いに類似しているかを判定することを含む。 This method, compared with the design data proximate the design data proximate to the location of each defect in design data space to the position of all the other defects in the design data space, which defects on the basis of the "background" pattern There comprises determining whether similar to each other.

それらの部分における設計データが、少なくとも類似しているかどうかを判定することは、好ましくは、欠陥が設計データ内の同じ位置に配置されているかどうかに基づいて実行されることはない。 Design data in those parts, determining whether the at least similar, preferably, no defects is performed based on whether they are located in the same position in the design data. 言い換えると、本明細書で説明されている方法により「バックグラウンド」に基づいてビン範囲によるグループ分けられた欠陥は、必ずしも、設計データにおけるパターン、フィーチャ、ポリゴン、又はジオメトリに関して同じ位置に配置されるとは限らない。 In other words, defects divided groups by bin ranges based on the "background" by the methods described herein is not necessarily, is the arrangement pattern in the design data, features, polygon, or the same position with respect to the geometry Not necessarily. 設計データに関して欠陥の位置の一致に依存しないことにより、この方法は、ビン範囲に従って欠陥をより正確に分けることができる。 By not rely on matching positions of the defects with respect to the design data, the method may binning defects more accurately. 例えば、2つの欠陥が、同じタイプのパターン内であるが、そのパターンの異なる位置に配置される。 For example, two defects, but in the pattern of the same type, are arranged in different positions the pattern. それに加えて、POI内の系統的欠陥は局在することがあるが、局在しない場合もある。 In addition, systematic defects in POI is sometimes localized, may not localized. しかし、このような欠陥は、同じパターン・ベースの問題が原因であるか、又はそれに関係する。 However, such defects, the same pattern-based problem is the problem, or associated with it. したがって、設計データ内の実際の欠陥位置同士の類似性に依存することなくビン範囲に従って欠陥を分けることで、より正確にビン範囲に従って欠陥を分けることが可能になり、これを使用して、系統的問題のより正確な評価を行い、またこれらの系統的問題に基づいて歩留まりを予測し、制御することができる。 Therefore, by binning defects without depending on the similarity between the actual defect positions in the design data, it is possible to divide the defect in accordance with more accurate bin ranges, and used to, strains make more accurate assessment of the problems and it is possible to predict the yield on the basis of these systematic problems, controls. 設計データの部分が少なくとも類似しているかどうかを判定することは、適切なアルゴリズムを使用して実行される。 The portion of the design data to determine whether at least similar is performed using an appropriate algorithm. したがって、この方法は、「類似性チェッカー」として使用される。 Therefore, this method is used as a "similarity checker". ターゲット部分はターゲット部分に対し比較されるソース部分よりも大きい場合があるため、類似性チェッカーは、設計データ内の実際の欠陥位置の座標が不正確である場合に有利に使用される。 Since the target portion have a greater than the source portion to be compared to the target portion, similarity checker is advantageously used when the coordinates of the actual defect positions in the design data is incorrect.

図17に示されている実施形態では、ソース部分全体が、ターゲット部分の異なる領域と比較される。 In the embodiment shown in Figure 17, the entire source portion is compared with the different regions of the target portion. いくつかの実施形態では、この方法は、それらの部分の少なくとも一部における設計データの全体を他の部分における設計データと比較することを含む。 In some embodiments, the method includes comparing the design data across other parts of the design data in at least some of those portions. それに加えて、この方法は、設計データのソース部分の全体を設計データのターゲット部分の異なる領域と比較することを含む。 In addition, the method comprises comparing the different regions of the target portion of the design data of the entire source portion of the design data. その際、この方法は、設計データのソース部分全体に少なくとも類似している設計データに対するターゲット部分を探索することを含む。 At that time, the method includes searching the target portion with respect to the design data being at least similar to the entire source portion of the design data.

この方法は、さらに、欠陥をビン範囲に従ってグループ分けする際に、それらのグループのそれぞれにおける欠陥の位置に近接する設計データの位置が少なくとも類似しているようにグループ分けすることを含む。 The method further when grouping defects according bin ranges, the position of the design data proximate the positions of the defects in each of those groups comprises grouping as at least similar. このように、この方法は、設計データ及び/又は設計データ空間における欠陥の位置に近接する設計データのコンテキストに基づいて、ビン範囲に従って欠陥をグループ分けすることを含む。 Thus, the method includes, based on the context of the design data proximate to the positions of the defects in the design data and / or design data space, grouping defects according bin ranges. 例えば、少なくとも類似しているか、又は一致する設計データの部分におけるポリゴンを使用して、教師なしの方法でビン範囲に従って欠陥をグループ分けすることができる。 For example, it is possible to at least whether the similar, or using polygons in the portion of the design data matching, grouping defects according bin ranges in the process of unsupervised. それに加えて、ビン範囲に従って分けるステップは、少なくとも1つのグループの中の少なくとも2つの欠陥の位置に近接する設計データが少なくとも類似しているようにビン範囲に従って少なくとも2つの欠陥を少なくとも1つのグループに分けることを含む。 In addition, the binning step is at least two defects according bin ranges as design data is at least similar in proximity to the position of the at least two defects in at least one group in at least one group including that divide. さらに、設計データ空間における欠陥の位置に近接する設計データの部分のどれもが少なくとも類似していると判定されない希な場合に、この方法は、ビン範囲に従って欠陥をグループ分けすることを行わない。 Furthermore, in the case where none of the portions of the design data proximate to the positions of the defects in design data space is rare not determined that at least similar, this method does not perform the grouping defects according bin ranges.

この方法は、さらに、ビン範囲に従ってグループ分けするステップの結果を記憶媒体に格納することを含む。 The method further includes storing the results of the step of grouping according bin ranges in the storage medium. ビン範囲に従って分けた結果は、本明細書で説明されている結果を含む。 Results binned contains the results as described herein. それに加えて、格納するステップは、本明細書で説明されている方法の実施形態のステップの他の結果に加えてビン範囲に従って分けるステップの結果を格納することを含む。 In addition, the step of storing includes storing the results of the binning step in addition to the other results of the steps of an embodiment of the methods described herein. 結果は、当業界で知られている方法により格納される。 Result is stored by the methods known in the art. それに加えて、記憶媒体としては、本明細書で説明されている記憶媒体又は当業界で知られている他の好適な記憶媒体が考えられる。 In addition, the storage medium, other suitable storage medium known in the storage medium or the art are described herein are contemplated. 本明細書で説明されているような方法又はシステムの実施形態のどれかにおいて、結果が格納された後、記録媒体の中の結果にアクセスし、それらの結果を利用することができる。 In any of the embodiments of the method or system as described herein, after the results are stored, and access the results in the recording medium, it is possible to use those results. さらに、結果を、「永久的に」、「半永久的に」、一時的に、又は何らかの期間の間、格納しておくことができる。 Furthermore, the result, "permanently", "semi-permanent", temporarily, or during any period, can be stored. 例えば、記憶媒体は、ランダム・アクセス・メモリ(RAM)とすることができ、ビン範囲に従って分けるステップの結果は、記憶媒体において必ずしも持続しえない。 For example, the storage medium may be a random access memory (RAM), the results of the binning step may not be necessarily persisted in storage medium.

設計データの部分が少なくとも類似しているかどうかを判定することは、比較のステップの結果を類似性に関する所定の基準と比較することを含む。 The portion of the design data to determine whether at least similar comprises comparing a predetermined reference of the similarity of the result of the comparison step. 例えば、比較するステップの結果をしきい値と比較することができる。 For example, it can be compared with a threshold the results of the comparing step. それらの部分における設計データが少なくともこのしきい値だけ少なくとも類似している場合、この方法では、ビン範囲に従って欠陥をグループに分けることができる。 If the design data in the portions are at least similar by at least this threshold, in this way, it can be divided into groups of defects according bin ranges. 他の例では、比較するステップの結果を「類似の割合」値と比較することができる。 In another example, it is possible to compare the results of the step of comparing the "percent similarity" value. それらの部分における設計データが少なくともこの割合だけ少なくとも類似している場合、この方法では、ビン範囲に従って欠陥をグループに分けることができる。 If the design data in the portions are at least similar by at least this ratio, this method can be divided into groups of defects according bin ranges.

いずれにせよ、この方法は、設計データの2つ又はそれ以上の部分(例えば、GDSパターン・クリップ)について類似性チェックが実行され、2つ又はそれ以上の部分における共通パターンが識別された場合に、ビン範囲に従って欠陥をグループに分けることを含む。 In any case, the method, two or more portions of the design data (e.g., GDS pattern clip) is executed similarity checked for, when a common pattern is identified in two or more parts , including the be divided into groups of defects in accordance with the bottle range. それらの部分における設計データが少なくとも類似しているかどうかを判定することにより得られた結果は、ソース部分における設計データがターゲット部分に見つかるかどうかを示す指標を含む。 Results design data in the portions was obtained by determining whether the at least similar, including an indication of whether the design data in the source portion is found in the target portion. それに加えて、共通ジオメトリの中心点は、系統的欠陥の近似的設計データ空間位置であるとみなせる。 In addition, the center point of the common geometry can be regarded as an approximate design data spatial position of systematic defects. したがって、それぞれのグループの欠陥の設計データ空間位置の(x,y)座標は、それぞれのグループに対応するジオメトリの中心点に合わせて調節(変換)される。 Thus, (x, y) coordinates of the design data space position of the defect in each group is adjusted to the center point of the geometry corresponding to each group (conversion). 座標補正ベクトル(又は誤差ベクトル)は、欠陥の設計データ空間座標及びビン範囲に従って欠陥が分けられたグループに対応する共通ジオメトリの中心点に基づいてそれぞれのビン範囲により分けられた欠陥について決定される。 Coordinate correction vector (or error vector) is determined for defects separated by each bin range based on the center point of the common geometry corresponding to the group to which defects were divided according to design data space coordinates and bin ranges of defect . 欠陥位置の設計データ空間座標における全体的系統的不確定性(ウェハ空間と設計データ空間変換誤差プラス報告された座標における誤差)を決定するために、この方法は、統計的に有意な数の欠陥に対しそれらの変換又は誤差ベクトルの平均を決定することを含む。 To determine the overall systematic uncertainty in the design data space coordinates of the defect position (error in the wafer space and design data space conversion error plus reported coordinates), this method, a statistically significant number of defects and determining the average of those of the conversion or error vector to. この方法は、さらに、誤差ベクトルのすべての標準偏差を決定することと、±1の標準偏差又は±3の標準偏差の内側に入るベクトルのみの平均を決定することを含む。 The method further includes determining that all of the standard deviation of the error vector, determining an average of only vectors entering the inside of the standard deviation of the standard deviation or ± 3 of ± 1. このように、平均値を損なう可能性のある外れ値を計算から排除することができる。 Thus, it is possible to eliminate outliers which may harm the mean value from the calculation. 決定された平均値は、さらに、大域的補正値としても使用される。 Determined mean value is also used as a global correction value. 例えば、大域的補正値は、より正確なオーバーレイが後続のデータ処理ステップにおいて決定されるように設計データ変換に対するウェハ空間により決定された欠陥位置の追加の設計データ空間座標に適用される。 For example, global correction value is applied to a more precise overlay additional design data space coordinates of the defect positions determined by the wafer space for design data conversion as determined in subsequent data processing steps.

決定するステップの結果は、さらに、ターゲット部分と少なくとも類似する設計データが見つかったターゲット部分内のソース部分の位置との間のx及びyオフセットを含む。 Result of the determining step further includes the x and y offset between the position of the source portion of the target portion which is found design data at least similar to the target portion. これらのx及びyオフセットは、ビン範囲に従って分ける方法を最適化するために使用される。 These x and y offsets are used to optimize the way the binning. 例えば、最初にそれらの部分を比較したときに、2つの部分の中心点がアラインされるようにソース部分はターゲット部分内に位置決めされる。 For example, the first time comparing those portions, the central point of the two parts source part so as to be aligned is positioned in the target portion. しかし、ターゲット部分内のソース部分の最初に使用された位置と少なくとも類似の設計データが見つけられるターゲット部分内のソース部分の位置との間に決定される予測可能な、又は繰り返し可能なオフセット(x及び/又はy方向の)がある場合、このオフセットを使用して、ビン範囲に従って分ける方法の比較ステップで使用されるオーバーレイをチューニングすることができる。 However, predictable determined during the position of the source portion of the first used position and at least similar design data is found target portions of the source part of the target portion, or repeatable offset (x and / or if there is a y direction), by using this offset, it is possible to tune the overlay to be used in the comparison step of the method binning.

いくつかの実施形態では、これらの部分における設計データは、複数の設計層に対する設計データを含む。 In some embodiments, the design data in these parts, including the design data for a plurality of design layers. このように、この方法は、欠陥のバックグラウンド類似性について1つの設計層をチェックすることによりビン範囲に従って欠陥を分けること、又は欠陥のバックグラウンド類似性(つまり、多層バックグラウンド類似性)について一組の設計層をチェックすることによりビン範囲に従って欠陥を分けることを含む。 Thus, this method is that binning defects by checking one design layer for background similarity of the defect, or background similarity of the defect (i.e., multi-layered background similarity) An It includes binning defects by checking a set of design layers. 例えば、ウェハ上の多結晶シリコン層(例えば、ゲート電極層)を検査するときに、下にある拡散層は、検査システムから見え、したがって検査結果に影響を及ぼす可能性がある。 For example, a polycrystalline silicon layer on the wafer (e.g., a gate electrode layer) when inspecting, the diffusion layer underneath, hidden from the inspection system, thus may affect the test results. その際、それらの部分に含まれる設計データは、バックグラウンド・ベースのビン範囲によるグループ分けの精度を高めるため多結晶シリコン層及び拡散層に対する設計データを含む。 At that time, the design data is contained in these parts, including the design data for the polycrystalline silicon layer and the diffusion layer to enhance the accuracy of the binning background base. それに加えて、下にある設計層は、検査システムからは見えない。 In addition, the design layer underneath is not visible to the inspection system. しかし、複数の設計層に対する設計データを使用することにより、少なくとも類似しているか、又は下にある層上の異なる設計データの上に配置されている設計データの部分に近接して配置されている欠陥をビン範囲に従って異なる複数のグループに分けることができる。 However, by using the design data for a plurality of design layers, it is arranged in proximity to the portion of the design data being disposed on a different design data on the layers that you are at least similar, or lower it can be divided defects into a plurality of groups different in accordance bin ranges.

ソース部分における設計データがターゲット部分内に見つかったかどうかに関係なく、この方法は、ソース部分を設計データ空間における他の欠陥の位置に近接する設計データの他の部分と比較することを含む。 Regardless of whether the design data is found in the target portion of the source portion, the method comprises comparing the other portions of the design data proximate the position of the other defects in the design data space source part. ソース部分における設計データに少なくとも類似しているか、又は同じである設計データに近接して配置された複数のターゲット欠陥は、ウェハ上で検出されるため、ソース部分における設計データを複数のターゲット部分における設計データと比較することを実行できる。 Or it is at least similar to the design data in the source portion, or a plurality of targets defects located proximate to the design data are the same, to be detected on the wafer, in a plurality of target portions of design data in the source portion You can run comparing the design data.

図17に示されているこのような一例では、部分102は、設計データ空間106における欠陥116の位置に近接する設計データ(図に示されていない)の部分114と比較される。 In one such example shown in Figure 17, portion 102 is compared with the portion 114 of the design data proximate the position of the defect 116 in the design data space 106 (not shown). 部分114の寸法は、本明細書で説明されているように選択される。 The dimensions of portions 114 is selected as described herein. 設計データのソース部分は、上でさらに説明されているようにターゲット部分の異なる領域における設計データと比較される。 The source portion of the design data is compared with the design data in different areas of the target portion as described further above. この方法は、さらに、比較の結果に基づいてソース部分における設計データがターゲット部分における設計データの少なくとも一部に少なくとも類似しているかどうかを判定することも含むが、これは、上でさらに説明されているように実行される。 The method further but also includes the design data in the source portion based on the result of the comparison to determine whether at least similar to at least a portion of the design data in the target portion, which is further described above It is performed as. これらの部分のオーバーレイ118は、少なくとも類似している設計データが見つかったターゲット部分内のソース部分の位置を例示している。 Overlay 118 of these parts, illustrates the position of the source portion of the target portion of the design data are at least similar is found. したがって、この方法は、ビン範囲に従って欠陥104、116をグループに分けることを含むが、それは、部分102における設計データが部分114における設計データの少なくとも一部に少なくとも類似していると判定されるからである。 Therefore, this method, because it involves separating the defects 104, 116 in groups according to bin ranges, it is design data in portion 102 is determined to be at least similar to at least a portion of the design data in portion 114 it is. それに加えて、ソース部分における設計データがターゲット部分の両方における設計データの少なくとも一部に少なくとも類似していると判定されるため、欠陥104、110、116は、ビン範囲によるグループ分けられる。 In addition, since the design data in the source portion is determined to be at least similar to at least a portion of the design data in both the target portion, defects 104, 110, 116 are divided groups by bin ranges.

このような他の例では、部分102は、設計データ空間106における欠陥122の位置に近接する設計データ(図に示されていない)の部分120と比較される。 In such other embodiment, portion 102 is compared with the portion 120 of the design data proximate the position of the defect 122 in the design data space 106 (not shown). 部分120の寸法は、本明細書で説明されているように選択される。 The dimensions of portions 120 is selected as described herein. 設計データのソース部分は、上でさらに説明されているように部分120の異なる領域における設計データと比較される。 The source portion of the design data is compared with the design data in the portion 120 of different areas as described further above. この方法は、さらに、比較の結果に基づいて部分102における設計データが部分120における設計データの少なくとも一部に少なくとも類似しているかどうかを判定することも含むが、これは、上でさらに説明されているように実行される。 The method further but also includes design data in portion 102 based on the result of the comparison to determine whether at least similar to at least a portion of the design data in the portion 120, which is described further above It is performed as. 部分102、120のオーバーレイ124は、少なくとも類似している設計データが見つかった部分120内の部分102の位置を例示している。 Portion overlay 124 of 102,120 illustrates the position of the portion 102 in the portion 120 which design data are at least similar is found. したがって、この方法は、ビン範囲に従ってソース欠陥とターゲット欠陥112をグループに分けることを含む。 Accordingly, the method includes separating the source defect and target defect 112 into groups according to bin ranges. それに加えて、ソース部分における設計データが3つのターゲット部分における設計データの少なくとも一部に少なくとも類似していると判定されるため、ソース欠陥と3つのターゲット欠陥は、ビン範囲によるグループ分けられる。 In addition, since the design data in the source portion it is determined to be at least similar to at least a portion of the design data in three target portions, source defects and three target defect is grouping by bin ranges. 上述のステップは、ウェハ上で検出されたそれぞれの欠陥に対するバックグラウンド情報がウェハ上で検出された他のすべての欠陥に対するバックグラウンド情報と比較されるまで実行される。 The above steps are executed until it is compared with the background information for all defective background information other detected on the wafer for each of the defects detected on the wafer.

上述のように、この方法は、場合によっては設計データ及び/又は設計レイアウトの1つ又は複数の属性などの他の情報と組み合わせて、設計データ及び/又は設計データ空間における欠陥の位置に近接して配置されている設計データのコンテキストに基づいて、ビン範囲に従って欠陥を分けることを含む。 As described above, the method can optionally be combined with other information such as one or more attributes of the design data and / or design layout, close to the position of the defect in the design data and / or design data space based on the context of the design data are arranged Te includes binning defects. コンテキスト情報に基づいてビン範囲に従って欠陥を分ける他の方法とは対照的に、本明細書で説明されている方法では、ウェハ上に印刷されるようなバックグラウンド情報に基づいてビン範囲によるグループ分けを実行しない。 In contrast to other methods of binning defects based on the context information, the methods described herein, binning based on background information as printed on the wafer not the execution. その代わりに、本明細書で説明されている方法は、設計データにおいて定められているようなバックグラウンド情報に基づいてビン範囲によるグループ分けを実行する。 Alternatively, the methods described herein performs a binning based on background information such as that defined in the design data. このように、本明細書で説明されている方法では、設計データがウェハ上に印刷されるかどうか、あるいはどのように印刷されるかに関係なくバックグラウンド・ベースのビン範囲によるグループ分けを実行することができる。 Thus, in the methods described herein, execute the grouping by the background-based bin range regardless of whether the design data is printed how whether or printed on the wafer can do.

ウェハ上に印刷されるような設計データとそのように無関係であることは、特に、PWQ法や焦点露光マトリックス(FPM)法に対し有利であり、その場合、ウェハ上に印刷されるような設計データは、そのような方法に使用されるプロセス・ウィンドウ・パラメータに関して(ときには劇的に)変化し、そのためウェハ上に印刷された設計データのイメージに基づくビン範囲による欠陥のグループ分けの方法の精度が低下する。 It is so independent of the design data as printed on the wafer is particularly advantageous to PWQ method and focus exposure matrix (FPM) method, in which case, designed as printed on the wafer data, the accuracy of such methods with respect to process window parameters used (as sometimes dramatic) changes, the method of grouping of defects by bin range based on the image of therefore the design data printed on the wafer There is reduced. PWQなどの経験的技術をそのように適用する際に、この方法は、設計データ空間における欠陥の位置で設計データのGDSクリップ又は抜粋を使用することにより改善されたバックグラウンド・ベースのビン範囲によるグループ分けを実現する。 Empirical techniques such PWQ in applying so, by this method, background based bin range has been improved by using a GDS clip or excerpt of the design data at the location of the defect in design data space to achieve the grouping. その際、ビン範囲によるグループ分けは、共通パターンにより実行される。 At that time, binning may be performed by a common pattern. ビン範囲に従って分けられる欠陥は、本明細書でさらに説明されているように個別に又は欠陥の一グループとしてまとめて分類される。 Defects that are binned are classified together as a group of individually or defects as described further herein. 例えば、この方法は、設計データの1つ又は複数の属性(例えば、設計データ空間における欠陥位置に近接して配置されている設計データの1つ又は複数の属性)に基づいて欠陥を分類することを含むが、これは本明細書でさらに説明されているように実行される。 For example, this method is to classify defects based on one or more attributes of the design data (e.g., one or more attributes of the design data is disposed proximate to the defect position in the design data space) including, which may be performed as described further herein.

ウェハ上で検出された欠陥は、欠陥の設計データ空間位置に近接する設計データによりビン範囲に従って分けられるため、設計データ空間における欠陥の位置は、ビン範囲によるグループ分けが実行される前に決定される。 Defects detected on the wafer, because it is binned by the design data proximate to the design data space position of a defect, the position of the defect in design data space is determined before binning is performed that. 一実施形態では、この方法は、設計データ空間における検出された欠陥の位置のx及びy座標に対するデータを取り込むことを含むが(又は変換関数を決定する)、これは本明細書で説明されているように実行される。 In one embodiment, the method including incorporating the data relative to the x and y coordinates of the position of the detected defect in design data space (determining or conversion function), which is described herein It is carried out as there. 他の実施形態では、この方法は、アライメント部位について検査システムにより取り込まれたデータを所定のアライメント部位に対するデータと比較することにより設計データ空間における欠陥の位置を決定することを含む。 In another embodiment, the method includes determining the positions of the defects in design data space by comparing the data acquired by the inspection system for alignment sites and data for the predetermined alignment sites. ウェハ上のアライメント部位に対するデータを取り込むことは、製品レイアウト・データ、適宜レチクル・フレーム・データ、ステッパー・レシピー(又はステッパーへの入力)を使用してウェハ上のアライメント部位の近似的なウェハ空間位置を決定することと、それらの近似的な位置でデータを取り込むこととを含む。 It captures the data for the alignment sites on the wafer, the product layout data, as appropriate reticle frame data, approximate wafer spatial position alignment sites on the wafer using the (input to or stepper) stepper recipe determining a, and a to capture data in their approximate location. このような比較と決定は、上でさらに説明されているように実行される。 Such comparison and determination may be performed as described further above. それに加えて、この方法は、ウェハ上のアライメント部位について検査システムにより取り込まれたデータを所定のアライメント部位に対するデータと比較することにより設計データ空間における欠陥の少なくとも一部の位置を決定することを含む。 In addition, the method includes determining at least a portion of the positions of the defects in design data space by comparing the data to data captured by the inspection system for alignment sites on the wafer to a predetermined alignment sites . 次いで、欠陥の少なくとも一部について決定された位置を使用して、設計データ空間における他の欠陥の位置を決定することができる(例えば、報告された欠陥位置を設計データ空間における欠陥位置に変換する変換を生成して使用することにより)。 Then, using at least a portion has been determined for the position of the defect, converting it is possible to determine the position of other defects in the design data space (e.g., the reported defect position in the defect position in the design data space by generating and using conversion). 設計データ空間において欠陥の位置を決定することは、さらに、本明細書で説明されている実施形態のどれかにより実行される。 Determining the positions of the defects in the design data space is further performed by any of the embodiments described herein.

ときには、上述のデータのすべてが利用可能であるわけではなかったり、又はウェハが設計データに適切にアラインされていなかったりする場合がある。 Sometimes, it may or not not all of the above data is available, or the wafer or not properly aligned to the design data. そのような場合、検査又はレビュー時に変換情報の一部をウェハから経験的に決定すると有益な場合がある。 In such cases, there is a case a part of the conversion information during inspection or review beneficial when determined empirically from the wafer. 一実施形態では、この方法は、欠陥の検出時に検査システムにより取り込まれたデータをレビューにより決定された設計データ空間における配置でレビュー・システムにより取り込まれたデータと比較することにより設計データ空間における欠陥の位置を決定することを含む。 Defect In one embodiment, in the method, the design data space by comparing the data captured by the review system in place in the design data space is determined by reviewing the data captured by the inspection system upon detection of the defect and determining a position. このように、この方法は、1つ又は複数の欠陥に対する検査結果をレビューにより決定された設計データ空間配置で取り込まれたレビュー結果にアラインさせることを含む。 Thus, this method includes aligned to one or more reviews captured by the inspection result design data spatial arrangement that is determined by the review results to defects. それに加えて、この方法は、欠陥の検出時に検査システムにより取り込まれたデータをレビューにより決定された設計データ空間における配置でレビュー・システムにより取り込まれたデータと比較することにより欠陥の少なくとも一部の設計データ空間位置を決定することを含む。 In addition, this method is defective by comparing the captured by review system in place in the design data space is determined by reviewing the data captured by the inspection system upon detection of the defect data of at least a portion It includes determining the design data space position. 次いで、欠陥の少なくとも一部について決定された位置を使用して、設計データ空間における他の欠陥の位置を決定する(例えば、報告された欠陥位置を設計データ空間における欠陥位置に変換する変換を生成して使用することにより)。 Then, generating a transformation using at least a portion has been determined for the position of the defect, which converts to determine the position of other defects in the design data space (e.g., the reported defect position in the defect position in the design data space and by use). しかし、このアプローチでは、検査システムの座標の不正確さにより複雑になっている可能性のあるウェハ・スケール・オフセットをもたらす。 However, this approach results in a wafer scale offset that may be complicated by the inaccuracy of the coordinates of the inspection system. したがって、欠陥の報告された配置に座標の不正確さがある場合、変換関数を測定の統計サンプルに基づくようにすると都合がよいであろう。 Therefore, if there is inaccuracy of the coordinates reported arrangement of defects, convenience will be good when be based transformation functions on statistical measurement sample.

設計データ空間における欠陥の位置が決定された後、決定された位置の周りの設計データの部分は、設計データの抽出された部分が、ビン範囲に従って欠陥を分け、本明細書で説明されている他のステップを実行するのに使用されるように抽出される。 After the position of a defect in the design data space is determined, portions of the design data about the determined position is extracted portions of the design data, divide the defect in accordance bin ranges are described herein It is extracted to be used to perform other steps. それに加えて、ビン範囲によるグループ分けに設計データの抽出された部分を使用するのに先立って、抽出された部分のそれぞれ(又は1つ又は複数)は、鏡映、回転、拡大縮小、平行移動(シフト)、又はそれらの何らかの組合せを施され、抽出された部分のそれぞれに対応し、それぞれを含む部分の集合を生成する。 In addition, prior to using the extracted portions of the design data binning, each extracted partial (or one or more) is mirrored, rotation, scaling, translation (shift), or subjected to some combination thereof, corresponding to each of the extracted portion to generate a set of partial including each. 部分のこれらの集合は、ビン範囲によるグループ分けの方法の精度を高めるためにビン範囲によるグループ分けに使用される。 These set portion is used binning in order to increase the accuracy of the grouping of the method according to the bin ranges.

この方法は、さらに、x方向の寸法(例えば、幅)、y方向の寸法(例えば、長さ)、z方向の寸法(例えば、高さ)、本明細書で説明されている他の(複数の)属性、又はそれらの何らかの組合せなどの検出された欠陥の1つ又は複数の属性を決定することを含む。 The method further, x dimension (e.g., width), y dimension (e.g., length), z-direction dimension (e.g., height), other (s as described herein ) attributes, or includes determining one or more attributes of the detected defect, such as any combination thereof. 1つ又は複数の属性は、テーブル又はリストなどの好適なデータ構造体に編成及び/又は格納される。 One or more attributes are organized and / or stored in a suitable data structure such as a table or list. 他の実施形態では、ビン範囲に従って欠陥を分けることは、欠陥をビン範囲に従ってグループ分けする際に、それらのグループのそれぞれにおける欠陥の設計データ空間位置に近接する設計データの部分が少なくとも類似し、それらのグループのそれぞれにおける欠陥の1つ又は複数の属性が少なくとも類似するようにグループ分けすることを含む。 In another embodiment, the binning defects, when grouping defects according bin ranges, portions of the design data proximate to the design data space positions of the defects in each of these groups is at least similar, one or more attributes of the defects in each of those groups comprises grouping as at least similar. このような一実施形態では、欠陥の1つ又は複数の属性は、欠陥が検出された検査の結果の1つ又は複数の属性、検査の1つ又は複数のパラメータ、又はそれらの何らかの組合せを含む。 In one such embodiment, the one or more attributes of the defects, including one or more attributes of the result of the test a defect is detected, one or more parameters of the inspection, or any combination thereof . 例えば、検査の結果の1つ又は複数の属性は、光学モード及び/又は欠陥が選択的に検出される偏光、集束角、入射角などの検査の1つ又は複数の他のパラメータを含む。 For example, one or more attributes of the result of the test include, polarization optical mode and / or defects are selectively detected, collection angle, the one or more other parameters of the inspection, such as the angle of incidence. それに加えて、又はそれとは別に、1つ又は複数の属性は、本明細書で説明されている欠陥の(複数の)他の属性のどれかを含む。 In addition, or alternatively, the one or more attributes, including any of (s) other attributes of the defects are described herein. このように、ビン範囲によるグループ分けは、設計データや(複数の)欠陥属性により欠陥が複数のグループに分けられるように実行される。 Thus, binning may defect the design data and (s) the defect attributes is performed as divided into a plurality of groups. このようなビン範囲によるグループ分けは、設計データの少なくとも類似する部分内に配置されている異なる(複数の)属性を有する異なる欠陥タイプ又は欠陥が異なる複数のグループに分けられるように実行される。 Such binning may be performed as divided into a plurality of groups different defect types or defects are different with different attribute (s) are arranged in at least similar in parts of the design data.

いくつかの実施形態では、本明細書で説明されているようにビン範囲に従って分けられた欠陥は、光学検査又は電子ビーム検査により検出される。 In some embodiments, defects binned as described herein, is detected by optical inspection or electron beam inspection. 光や電子ビームは、本明細書で説明されている検査システムにより実行される。 Light or an electron beam is performed by the inspection system described herein. 他の実施形態では、本明細書で説明されているようにビン範囲に従って分けられた欠陥は、PWQ又はFEM法で検出されるが、これは本明細書で説明されているように実行される。 In other embodiments, divided it was defective in accordance bin ranges as described herein, are detected by PWQ or FEM method, which may be performed as described herein . 本明細書で説明されている実施形態は、PWQ又はFEM法で検出される欠陥に対し特に有用である。 The embodiments described herein are particularly useful with respect to defects detected PWQ or FEM method. 例えば、本明細書で説明されている方法の実施形態は、潜在的系統的問題をより容易に、またより正確に識別できるようにPWQ及びFEM法で検出された欠陥をフィルタリングするために使用されるが、これは本明細書でさらに説明されているように実行される。 For example, embodiments of the methods described herein may be used for potential systematic problem more easily, and to filter the defects detected PWQ and FEM method may be more accurately identified that is, which may be performed as described further herein. それに加えて、本明細書で説明されている方法の実施形態は、ビン範囲に従ってPWQ又はFEMにより検出され欠陥を有用なグループに分けるために使用されるが、これは本明細書でさらに説明されているように実行される。 In addition, embodiments of the methods described herein include, but are used to separate the useful group of defects detected by PWQ or FEM accordance bin ranges, this will be described further herein It is performed as. さらに、本明細書で説明されている方法の実施形態は、ビン範囲に従って分けられたPWQ又はFEM欠陥をレビュー、測定、又は試験のため優先順位付けするために使用されるが、これは本明細書でさらに説明されているように実行される。 Furthermore, embodiments of the methods described herein, review PWQ or FEM defects binned, measurement, or are used to prioritize for testing, which is hereby It is performed as described further in writing. それに加えて、この方法は、少なくとも類似の設計/レイアウト・パターンに基づいてビン範囲に従って検査及び/又は電気的試験欠陥をグループ分けすることを含む。 In addition, the method may include grouping the inspection and / or electrical test defects according bin ranges based on at least similar design / layout pattern.

一実施形態では、本明細書で説明されている実施形態においてビン範囲に従って分けられる欠陥を検出するために使用される検査システムを、ウェハ上の3つ又は4つのアライメント部位にアラインさせる。 In one embodiment, an inspection system used to detect the defects that are binned in the embodiments described herein, is aligned to three or four alignment sites on the wafer. アライメント部位は、上でさらに説明されているように選択される。 Alignment sites are selected as described further above. それに加えて、物理的ウェハ上で、また設計データ若しくはレイアウト内で見える1つ又は複数のアライメント・フィーチャ、パターン、及び/又はジオメトリを含むアライメント部位を選択して、本明細書で説明されている方法で使用することができる。 In addition, on the physical wafer, also the design data or one or more alignment features visible in the layout, select the alignment portion including patterns, and / or geometry, are described herein it can be used in the process. 検査システムをアライメント部位にアラインさせた後、ステージの位置精度、回転誤差、x及びy平行移動誤差、倍率(拡大縮小)誤差、又はその何らかの組合せを補正する。 After aligning the inspection system to the alignment sites, the positional accuracy of the stage, the rotational error, x and y translation error, magnification (scaling) error, or to correct some combination thereof. この補正は、検査プロセス実行時に行われるか、又は処理後に実行される(つまり、検査結果が出力された後に実行される)。 This correction can either be done during the inspection process execution, or executed after processing (i.e., is executed after the inspection result is outputted). 補正は、少なくとも一部は、検査システムにより報告されたアライメント部位に対する座標と同じアライメント部位に対する基準座標との比較の結果に基づく。 Correction, at least in part, based on a comparison result between the reference coordinates for the same alignment sites as coordinates for alignment sites reported by the inspection system.

いくつかの実施形態では、この方法は、ウェハの左側、右側、上、下、中心のダイなどのウェハ上の複数のダイにおける3つ又は4つのアライメント部位に対する座標を取得することを含む。 In some embodiments, the method comprises the left of the wafer, right, up, down, to get the coordinates for three or four alignment sites in a plurality of dies on the wafer, such as the center of the die. 他の実施形態では、ウェハ上のアライメント部位は、ウェハ上の3つの異なるダイに配置される。 In other embodiments, the alignment sites on the wafer is placed into three different dies on the wafer. そのような一実施形態は、図18に例示されている。 Such an embodiment is illustrated in Figure 18. 図18に示されているように、ウェハ126は、複数のダイ128を含む。 As shown in Figure 18, the wafer 126 includes a plurality of dies 128. アライメント部位130は、ダイ128a、128b、128cに配置される。 Alignment sites 130, die 128a, 128b, are disposed 128c. アライメント部位は、3つのダイにのみ示されているが、アライメント部位はウェハ上のそれぞれのダイに配置してもよいことは理解されるであろう。 Alignment sites is shown only three dies, alignment sites would be to be placed on each die on the wafer is understood. それぞれのダイのアライメント部位の部分集合又はダイの部分集合内のアライメント部位を本明細書で説明されている方法で使用することができる。 Each alignment region within a subset of the subset or die alignment sites die can be used in the methods described herein.

この方法は、さらに、ダイ内の三角分布の3つの共通アライメント部位(つまり、ウェハ上に印刷されたダイと設計データ(例えば、GDSレイアウト)に共通のアライメント部位)を識別することを含む。 The method further includes three common alignment sites triangular distribution within the die (i.e., design data and dies printed on a wafer (e.g., a common alignment sites in GDS layout)) includes identifying. 例えば、図18に示されているように、アライメント部位130は、ダイ128a、128b、128c内に三角分布で配列される。 For example, as shown in Figure 18, alignment sites 130, die 128a, 128b, are arranged in triangular distribution in the 128c. そのような一実施形態では、3つの異なるダイが、さらに、所定の配列でウェハ上に分布する(例えば、三角形又は他の配列)。 In one such embodiment, three different dies, further, distributed on the wafer in a predetermined arrangement (for example, triangular or other sequence). 例えば、図18に示されているように、ダイ128a、128b、128cは、ウェハ126上に三角形配列132で配置される。 For example, as shown in Figure 18, the die 128a, 128b, 128c are arranged in a triangular array 132 on the wafer 126. このように、この方法は、ウェハ上のアライメント部位について検査システムにより取り込まれたイメージ(例えば、BF及び/又はDFイメージ)を所定のアライメント部位に対するデータにアラインさせることを含む。 Thus, this method comprises aligned images captured by the inspection system for alignment sites on the wafer (e.g., BF and / or DF image) data for the predetermined alignment sites. この方法は、検査システムにより取り込まれた検査データの座標を設計データ座標(例えば、GDS座標)にマッピングすることと、変換行列を作成することとを含む。 The method includes design data coordinates the coordinates of the inspection data acquired by the inspection system (e.g., GDS coordinates) and mapping to, and creating a transformation matrix. 変換行列は、以下のような好適な形式で表すことができる。 Transformation matrix can be expressed in a suitable form:.

これらのアライメント部位の座標は、さらに、「ツール・マッチング」を実行して(例えば、自動的に実行して)、検査システム同士の間の座標の差をなくすために使用される。 Coordinates these alignment sites, also run the "tool matching" (e.g., automatically performed), it is used to eliminate the difference coordinates between the inspection system together. このような方法の一利点は、これらの座標を個別に、また自動的に、検査されたウェハ毎に決定し、それにより、補正係数のウェハ毎の集合を形成することができることにある。 One advantage of such a method, independently of these coordinates, also automatically, determined for each wafer was examined, whereby, in being able to form a set for each wafer of the correction coefficient. このような方法の他の利点は、決定された座標を使用して、検査データと設計データとのアライン精度を他の何らかの形で低下させる可能性のあるウェハ上の検査システム又は他のシステムにおける座標ドリフト(例えば、累積誤差、ステージ移動誤差により引き起こされる、及び機械、電気、熱によるノイズを原因とする誤差により引き起こされる座標ドリフト)を決定することができるということにある。 Another advantage of such a method, using the determined coordinates, in the test system or other systems on the wafer that might reduce the alignment accuracy between the inspection data and the design data in some other form coordinate drift (e.g., accumulated error, caused by the stage movement error, and mechanical, electrical, thermal noise coordinate drift caused by errors caused by by) lies in being able to determine.

上述のように、それらの部分において設計データを比較することは、それらの部分の少なくとも一部における設計データの全体を他の部分における設計データと比較することを含む。 As described above, by comparing the design data in the portions involves comparing the design data across other parts of the design data in at least some of those portions. このように、そのような比較の結果を使用して、ソース部分における設計データがすべてターゲット部分における設計データの少なくとも一部に少なくとも類似しているかどうかを判定することができる。 Thus, it is possible to determine whether such use the results of the comparison are at least similar to at least a portion of the design data in all target portion design data in the source part. しかし、代替の実施形態では、それらの部分において設計データを比較することは、それらの部分の少なくとも一部における設計データの異なる領域を他の部分における設計データと比較することを含むが、これは本明細書でさらに説明されているように実行される。 However, in an alternative embodiment, the comparing the design data in the portions, including comparing the design data in other parts of the different regions of the design data in at least some of the portions, which It is performed as described further herein. さらに、ソース部分の複数の領域における設計データは、ターゲット部分の領域における設計データに少なくとも類似しているか、又は同一である場合があるが、そのような比較の結果を使用して、ターゲット部分における設計データの類似のサイズの領域に少なくとも類似しているか、又は同一であるソース部分における設計データの最大領域を識別することができる。 Furthermore, the design data in a plurality of areas of the source portion, or is at least similar to the design data in the area of ​​the target portion, or it may be the same, using the results of such a comparison, in the target portion it is possible to identify the maximum area of ​​the design data in at least either have similar or source part is identical to a region of similar size of the design data. このように、この方法は、設計データ空間におけるソース欠陥やターゲット欠陥の位置に近接する設計データが「そっくりである」か、又は少なくとも類似しているかどうかを判定することを含む。 Thus, the method may include determining if the design data proximate to the location of the source defect or target defects in design data space or "is alike", or are at least similar. したがって、この方法は、本明細書で説明されているように、バックグラウンド・ベースでビン範囲に従って欠陥を分けるうえで特定の設計層においてかなり効果的である。 Therefore, this method is as described herein, is quite effective in a particular design layer after being binning defects in the background basis.

方法のそのような一実施形態は、図19に例示されている。 Such an embodiment of the method is illustrated in Figure 19. 例えば、図19に示されているように、方法は、設計データ空間138における欠陥136の位置に近接する設計データ(図に示されていない)の部分134を定める。 For example, as shown in Figure 19, the method defines a portion 134 of the design data proximate the position of the defect 136 in the design data space 138 (not shown). 欠陥136は、本明細書では「ソース欠陥」と呼ばれる。 Defect 136, referred to herein as "source defect". 設計データの部分134を定めることは、部分の寸法を選択することを含むが、これは上でさらに説明されているように実行される。 To define a portion 134 of the design data, including choosing the dimensions of parts, which may be performed as described further above. この方法は、さらに、設計データの部分を1つ又は複数の異なる領域に分けるか、セグメント分割するか、又はパーティション分割することを含む。 The method further includes either divide the portions of the design data into one or more different regions, or segmented or partitioned. 例えば、図19に示されているように、部分134は、4つの異なる領域140、142、144、146に分割される。 For example, as shown in Figure 19, portion 134 is divided into four different regions 140, 142, 144, 146. 部分134が分けられた異なる領域は、この場合、「ソース象限」と呼ばれる。 Different regions portion 134 has been divided in this case, called the "source quadrants". 図19では、部分134は4つの象限に分割されているように示されているが、その部分は任意の適当な数の領域に分けられることは理解されるであろう。 In Figure 19, the portion 134 is shown as being divided into four quadrants, that part would be divided into any suitable number of regions is understood. 領域はすべて、同じサイズを有するか、又は領域の全部若しくは一部が異なるサイズとすることができる。 All regions either have the same size, or the whole or a part of a region can be of different sizes.

この例では、この方法は、ソース象限140、142、144、146における設計データと設計データ空間138における欠陥150の位置に近接する設計データ(図に示されていない)の部分148とを比較することを含む。 In this example, the method compares the portion 148 of the design data (not shown) adjacent to the position of the defect 150 in the design data and design data space 138 in the source quadrants 140, 142, 144, 146 including that. 欠陥150は、本明細書では「ターゲット欠陥」と呼ばれる。 Defect 150, it is referred to herein as the "target defect". 図19に示されているように、部分148は欠陥150よりも広く、少なくとも部分134と同じくらいである。 As shown in Figure 19, portion 148 wider than the defect 150 is about the same as at least part 134. 部分148の寸法は、上でさらに説明されているように選択される。 The dimensions of section 148 is selected as described further above.

ソース象限のそれぞれにおける設計データをターゲット部分の異なる領域における設計データと比較する。 The design data in each source quadrants is compared with the design data in different areas of the target portion. このように、この方法は、ターゲット部分の中のソース象限のそれぞれにおける設計データを探索することを含む。 Thus, the method may include searching the design data at each of the source quadrants in the target portion. この例では、この方法は、さらに、比較するステップの結果に基づいてソース象限における設計データがターゲット部分における設計データに少なくとも類似しているかどうかを判定することも含む。 In this example, the method also includes the design data in the source quadrants based on the results of the comparing step to determine whether at least similar to the design data in the target portion. 例えば、この方法は、ソース象限のそれぞれにおける設計データがターゲット部分における設計データにどれだけ類似しているかを判定することを含む。 For example, the method includes determining whether the design data at each of the source quadrants is similar much the design data in the target portion. ターゲット部分における設計データに少なくとも類似していると判定される設計データは、ソース象限のどれにもないか、又は一部にあるか、又は全部にある。 Design data is determined to be at least similar to the design data in the target portion, or not to any of the source quadrants, or in part, or in whole. オーバーレイ152に示されているように、4つのソース象限のうちの3つの象限における設計データは、オーバーレイ152に示されているソース象限140、144、146の位置の部分148の領域内の設計データに少なくとも類似していると判定された。 As shown in overlay 152, four design data in three quadrants of the source quadrants, the design data in the area of ​​the portion 148 of the position of the source quadrants 140,144,146 shown in overlay 152 It is determined to be at least similar to.

このように、この方法は、ソース象限における設計データをターゲット部分における設計データと比較して、その対応する設計データに基づいて少なくともどの欠陥をビン範囲に従ってグループ分けできるかを判定することを含む。 Thus, the method includes determining whether the design data in the source quadrants from the design data in the target portion, may grouped according bin ranges at least any defect on the basis of design data that corresponds. ソース象限とターゲット部分のそれぞれにおける設計データが少なくとも類似しているかどうかを判定した結果は、いくつのソース象限が、またどのソース象限がターゲット部分における設計データに少なくとも類似している設計データを含むと判定されたかを示す指標を含む。 Results design data is determined whether at least similar in each of the source quadrants and the target portion includes a number of source quadrant, also when which source quadrant contains design data that are at least similar to the design data in the target portion including an indication whether the determined. 判定するステップの結果は、さらに、ターゲット部分と少なくとも類似する設計データが見つかったターゲット部分内のソース象限のそれぞれとの間のx及びyオフセットを含むこともできる。 Results of determining can further include an x ​​and y offset between the respective source quadrants in the target portion of the design data is found to be at least similar to the target portion. ソース欠陥がターゲット欠陥とともにビン範囲によるグループ分けられるかどうかは、いくつのソース象限が、またどのソース象限が、ターゲット部分における設計データに少なくとも類似している設計データを含むと判定されたかということ、及びターゲット部分と少なくとも類似している設計データが見つかったターゲット部分内のソース象限のそれぞれとの間のオフセットに基づいて決定される。 Whether the source defects are grouping by bin ranges with the target defect, many sources quadrant and what source quadrant, that if it were determined to contain the design data is at least similar to the design data in the target portion, and is determined based on the offset between the respective source quadrants in the target portion of the design data is found that at least similar to the target portion.

いくつかの実施形態では、ソース象限及びターゲット部分のそれぞれにおける設計データは、複数の設計層に対する設計データを含む。 In some embodiments, the design data at each of the source quadrants and the target portion includes a design data for a plurality of design layers. このように、この方法は、少なくとも類似している設計データについて1つの設計層をチェックすることによりビン範囲に従って欠陥を分けるか、又は少なくとも類似している設計データに対する設計層の集合(例えば、多重層)をチェックすることによりビン範囲に従って欠陥を分けることを含む。 Thus, this method is a set of at least similar or binning defects by checking one design layer on design data are, or at least similar to the design layer to the design data has (e.g., multi It includes binning defects by checking the interlayer).

ソース象限における設計データがターゲット部分における設計データに少なくとも類似していると判定されたかどうかに関係なく、この方法は、ソース象限のそれぞれを他の欠陥の設計データ空間における位置に近接する設計データの他の部分と比較することを含む。 Regardless of whether the design data is determined to be at least similar to the design data in the target portion in a source quadrant, the method, the design data proximate the respective source quadrant position in the design data space of other defects and comparing the other portion.

このような一例では、ソース象限140、142、144、146における設計データは、設計データ空間138における欠陥156の位置に近接する設計データ(図に示されていない)の部分154と比較される。 In one such example, the design data in the source quadrants 140, 142, 144, and 146 is compared with the portion 154 of the design data proximate the position of the defect 156 in the design data space 138 (not shown). 部分154は、上述のように構成される。 Portion 154 is configured as described above. ソース象限及び部分154における設計データは、上述のように比較される。 Design data in the source quadrants and portions 154 are compared as described above. この方法は、さらに、ソース象限のそれぞれにおける設計データが部分154における設計データに少なくとも類似しているかどうかを判定することも含むが、これは、上でさらに説明されているように実行される。 The method further but also include determining if the design data at each source quadrants is at least similar to the design data in the portion 154, which may be performed as described further above. オーバーレイ158に示されているように、4つのソース象限のうちの2つの象限(例えば、象限144、146)は、オーバーレイ158に示されているソース象限の位置の部分154における設計データに少なくとも類似している設計データを含むと判定された。 As shown in the overlay 158, two quadrants of the four sources quadrants (e.g., quadrants 144 and 146) are at least similar to the design data in the portion 154 of the position of the source quadrants shown in the overlay 158 It is determined to include design data you are. したがって、この方法では、設計データ空間における欠陥136、156の位置に近接する設計データが欠陥136、150に比べてあまり類似していないと判定される。 Thus, in this method, design data proximate to the location of the defect 136 and 156 in the design data space is determined not so much similar than the defect 136, 150. 設計データ空間における欠陥136、156の位置に近接する設計データが、ビン範囲に従って欠陥136、156を同じグループに分けられるくらい十分に小さいかどうかを、上でさらに説明されているように判定することができる。 The design data proximate to the location of the defect 136 and 156 in the design data space, whether sufficiently small enough divided defects 136 and 156 in the same group in accordance bin ranges, determined as described further above can.

このような他の例では、ソース象限140、142、144、146における設計データは、設計データ空間138における欠陥162の位置に近接する設計データ(図に示されていない)の部分160と比較される。 In such other embodiment, the design data in the source quadrants 140, 142, 144, and 146 is compared with the portion 160 of the design data proximate the position of the defect 162 in the design data space 138 (not shown) that. 部分160は、上述のように構成される。 Portion 160 is configured as described above. ソース象限及び部分160における設計データは、上述のように比較される。 Design data in the source quadrants and portions 160 are compared as described above. この方法は、さらに、ソース象限のそれぞれにおける設計データが部分160における設計データに少なくとも類似しているかどうかを判定することも含むが、これは、上でさらに説明されているように実行される。 The method further but also include determining if the design data at each source quadrants is at least similar to the design data in the portion 160, which may be performed as described further above. オーバーレイ164に示されているように、4つのソース象限のうちの2つの象限(例えば、象限142、144)は、オーバーレイ164に示されているソース象限の位置の設計データの部分160に少なくとも類似している設計データを含むと判定された。 As shown in the overlay 164, two quadrants of the four sources quadrants (e.g., quadrants 142 and 144) are at least similar to the portion 160 of the design data of the position of the source quadrants shown in the overlay 164 It is determined to include design data you are. したがって、この方法では、設計データ空間における欠陥136、162の位置に近接する設計データが設計データ空間における欠陥136、150の位置に近接する設計データに比べてあまり類似していないと判定しうる。 Thus, in this method, it may be determined not so much similar as compared to the design data designed data proximate to the location of the defect 136,162 in design data space is close to the position of the defect 136, 150 in the design data space. 設計データ空間における欠陥136、162の位置に近接する設計データが、ビン範囲に従って欠陥136、162を同じグループに分けられるくらい十分に小さいかどうかを、上でさらに説明されているように判定することができる。 The design data proximate to the location of the defect 136,162 in design data space, whether sufficiently small enough divided defects 136,162 in the same group in accordance bin ranges, determined as described further above can.

上述のように決定された象限情報は、格納され、及び/又は表示される。 Determined quadrant information as described above, stored, and / or displayed. この情報は、セットアップ、検証、及びトラブルシューティングの目的のために使用される。 This information is set up, verification, and is used for the purposes of troubleshooting.

この方法は、さらに、設計データにおけるユニークパターンの、テーブル、リスト、又は他のデータ構造体を動的にコンパイルし、設計データ空間における欠陥の位置に近接する設計データの部分をそのテーブル、リスト、又は他のデータ構造体の中のパターンと比較することにより、系統的欠陥及びニュイサンス欠陥(例えば、現実のものでも、注目するものでもない欠陥)のオンツール分類を行うことを含む。 The method further includes the unique pattern in the design data, tables, lists, or other data structure dynamically compiled, the table portions of the design data proximate to the positions of the defects in design data space, list, or by comparing the patterns in the other data structures, systematic defects and nuisances defects (e.g., be of real, nor defects those of interest) includes performing an on-tool classification. 動的に作成されたパターン集合(又は静的パターン集合)は、パターンのそれぞれに関連付けられている設計ベース分類(DBC)とともにライブラリなどのデータ構造体に格納される。 Dynamically created pattern set (or static pattern set) is stored in a data structure, such as a library with designed based classification (DBC) associated with each pattern. このように、DBCは、ビン範囲に従って欠陥が分けられるグループを定め、ユニークパターンは、POI設計の例を含む。 Thus, DBC defines a group of defects is binned, unique pattern includes examples of POI design. その際、設計データ空間欠陥位置に近接する設計データは、他の設計データ空間欠陥位置に近接する設計データと比較されず、動的に生成されたパターン集合内のユニークなパターンと比較される。 At that time, the design data proximate to the design data space defect location is not compared with the design data proximate to other design data space defect position is compared with dynamically unique pattern of generated pattern in the set. このような比較は、本明細書でさらに説明されているように実行される。 Such comparison may be performed as described further herein. 例えば、そのようなデータ構造体を利用することができる(動的に生成される場合もあればされない場合もある)一実施形態は、以下で詳しく説明される、ウェハ上で検出された欠陥に分類を割り当てるためのコンピュータ実施方法である。 For example, such a data structure can be used (and may not be if also be dynamically generated) an embodiment is described in detail below, the defects detected on the wafer a computer-implemented method for assigning a classification.

それに加えて、いくつかの実施形態では、コンピュータ実施方法は、欠陥を検出するために使用される検査システムにより実行される。 In addition, in some embodiments, the computer-implemented method is performed by an inspection system used to detect the defect. このように、ビン範囲に従って欠陥を分けることは、「オンツール」で実行される。 In this way, it binning defects may be performed in the "on-tool". この方法をオンツールで実行する利点の1つは、結果が出るまでの時間を短縮できることにある。 One advantage of performing the method on-tool is the ability to shorten the time to results. この方法は、欠陥が検出された後に(例えば、他の欠陥が検出されている間又はその後の検査中、検査結果の分析中、レビュー中など)、オンツールで実行される。 The method, after a defect is detected (e.g., during or after the inspection other defects are detected during the inspection results analysis, such as during review), is performed on-tool. それに加えて、潜在的系統的欠陥又は系統的欠陥(ホット・スポット)の配置とビン範囲によるグループ分けに使用されるデータとは、データ構造体(例えば、ホット・スポット・データベース)に格納され、検査比較(監視)に使用される。 In addition, the data used for grouping by arrangement and bin ranges of potential systematic defects or systematic defects (hot spots), stored data structure (e.g., a hot spot database), the used test to the comparison (monitoring). したがって、ビン範囲によるグループ分けは、分類をしやすくするために検査時に実行される(発見のためのビン範囲によるグループ分け、フィルタリング、又は監視)。 Therefore, binning may be performed during inspection in order to facilitate the classification (grouping by bin ranges for discovery, filtering, or monitoring).

代替の実施形態では、コンピュータ実施方法は、欠陥を検出するために使用される検査システム以外のシステムにより実行される。 In an alternative embodiment, the computer-implemented method is performed by a system other than the inspection system used to detect the defect. このように、本明細書で説明されている方法の実施形態は、「オフツール」で実行される。 Thus, embodiments of the methods described herein may be performed "off Tool". 方法をオフツールで実行するシステムとしては、例えば、顕微鏡(光学又は電子ビーム)、レビュー・システム、ウェハが装填されないシステム(例えば、スタンドアロン型コンピュータ・システム)、又は方法を実行するように構成される当業界で知られている他の適切なシステムがある。 The system for performing a method off tool, e.g., a microscope (optical or electron beam), review system, the wafer is not loading system configured to perform (e.g., standalone computer systems), or a method there are other suitable system known in the art. 例えば、この方法は、検出された欠陥の少なくとも一部のイメージを取り込むために顕微鏡が使用されるウェハの第2パスにおける欠陥検出の後に実行される。 For example, the method is performed in order to capture an image of at least a portion of the detected defect after the defect detection in the second pass of the wafer microscope is used. このようなイメージ取り込みは、電子ビーム顕微鏡が欠陥の一部(例えば、ウェハの上面の下に配置されている欠陥などの電子ビーム顕微鏡からは見えない欠陥)を撮像できない場合があるため光学顕微鏡を使用して実行される。 Such image capture, the electron beam microscope Some defects (e.g., from the electron beam microscope of such defects located below the upper surface of the wafer defects invisible) light microscopy because they may not be imaged and use is executed. イメージ取り込みは、オフラインで実行され、レビューに関して欠陥のサンプリング能力を高めるために使用される。 Image capture is performed offline, it is used to enhance the defect sampling capacity with respect to review. ビン範囲に従って欠陥を分けることは、さらに本明細書でさらに説明されているように欠陥の分析及びサンプリングに使用される。 The binning defects is used in the defect analysis and sampling As further described further herein.

いくつかの実施形態では、この方法は、ビン範囲に従って分けるステップの結果に基づいて設計データにおけるホット・スポットを識別することを含む。 In some embodiments, the method includes identifying the hot spot in the design data based on results of the binning step. このように、設計ベースのビン範囲に従って分けることは、ホット・スポットの発見に使用される。 In this way, it is that the binning of design base, is used in the discovery of the hot spot. それに加えて、ホット・スポットの発見は、「オンツール」で実行される。 In addition, the discovery of the hot spot is carried out in the "on-tool". この方法は、さらに、発見されたホット・スポットを含むデータ構造体を生成すること、及び配置などのホット・スポット、ホット・スポットの位置に近接する設計データ、その他などの1つ又は複数の属性を含むデータ構造体を生成することも含む。 The method further includes generating a data structure containing the discovered hot spots, and hot spots such arrangement, the design data proximate to the location of the hot spot, one or other or more attributes also it includes generating a data structure containing. データ構造体としては、リスト、データベース、ファイルなどがある。 As a data structure, a list, database, and file. ホット・スポットは、ホット・スポット管理に使用される(場合によってはオンツールで)。 Hot spots are used in the hot-spot management (in some cases in the on-tool). ホット・スポット管理は、ホット・スポットを発見すること、オンツール・パターン・グループ化を使用してホット・スポット・データ構造体を生成すること、さらにホット・スポット監視を含むが、これは本明細書でさらに説明されているように実行される。 Hot spots management is to reveal hot spots, generating a hot spot data structure with on-tool pattern grouping, but further comprising a hot spot monitoring, which hereby It is performed as described further in writing. それに加えて、設計ベースのビン範囲によるグループ分けにより発見されたホット・スポットは、DesignScan、PWQ、DOE、レビューの入力として使用される。 In addition, the hot-spot that was discovered by the binning of the design base is used DesignScan, PWQ, DOE, as a review of the input. それとは別に、本明細書で説明されている方法で使用されるホット・スポットは、レチクル検査システムなどの当業界で知られている他の方法又はシステムを使用して発見される。 Separately, a hot-spot for use in the methods described herein, is found by using the other method or system known in the art such as a reticle inspection system.

図20は、本明細書で説明されている実施形態によりウェハ上で検出された欠陥をビン範囲に従って分けるコンピュータ実施方法を実行するように構成されたモジュール166への入力と、モジュール166からの出力の一実施形態を例示している。 Figure 20 is an input of the defects detected on the wafer by the embodiments described herein to the module 166 that is configured to execute computer-implemented method for binning, the output from module 166 It illustrates one embodiment of a. モジュール166は、GDSパターン・チェッカー(設計データ又は2つの欠陥の設計データ空間位置に近接する設計データの部分の正確さチェッカー)、及び/又は類似性チェッカー(非正確さチェッカー)として機能するように構成される。 Module 166 is to function as a GDS pattern checker (accuracy checker portion of the design data proximate the design data space position of the design data or two defects), and / or similarity checker (non accuracy Checker) constructed. モジュールは、本明細書で説明されているステップの1つ又は複数をオンツール又はオフツールで実行するように構成される。 Module is configured to perform one or more of the steps described herein on-tool or off tool. 例えば、モジュールは、本明細書で説明されているステップの1つ又は複数を処理後にオンツールで(例えば、オンツール、欠陥検出後)実行するように構成される。 For example, the module, one or more of the steps described herein in the process after the on-tool (e.g., on-tool, after the defect detection) configured to perform. それに加えて、モジュールは、本明細書で説明されているステップの1つ又は複数を欠陥検出時に実行するように構成される。 In addition, the module may be configured to perform one or more of the steps described herein during defect detection. モジュールは、本明細書で説明されているステップの1つ又は複数をオンツールで実行するように構成されている場合、欠陥の編成などの本明細書で説明されている他の機能を実行するように構成される。 Module, if it is configured to perform one or more of the steps described herein on-tool and perform other functions that are described herein, such as the organization of the defect configured.

モジュール166への入力は、欠陥リスト168を含む。 Input to the module 166 includes a defect list 168. 一実施形態では、欠陥リスト168は、KLARFファイル又は検査システムにより生成される他の標準ファイルに収められた情報など欠陥情報を含む。 In one embodiment, the defect list 168 includes defect information, such as information contained in other standard file generated by KLARF file or inspection system. モジュールへの入力は、上述のように決定される座標変換情報や、設計データを含むこともできる。 The input to the module, and the coordinate transformation information determined as described above, may also include design data. このような実施形態では、モジュール166は、検査システムにより報告されるような欠陥リスト168における欠陥の位置を設計データ空間における欠陥の位置に変換するように構成される。 In such embodiments, module 166 is configured to convert the position of the defect in the defect list 168 as reported by the inspection system in the positions of the defects in design data space.

それとは別に、モジュール166は、他のソフトウェア・モジュール(変換機能を実行するように構成されたソフトウェア・モジュール)を通じて用意される変換された設計データ空間座標にアクセスすることでウェハ空間における機能を実行するように構成される。 Alternatively, module 166 performs the function of the wafer space by accessing the converted design data space coordinates are prepared through other software module (software module configured to perform a conversion function) configured to. 他の代替手段において、欠陥リスト168は、設計データ空間における欠陥の位置を含む。 In another alternative, the defect list 168, including the location of the defect in design data space. このような実施形態では、検査システムにより報告された欠陥位置は、他のソフトウェア・モジュールにより設計データ空間における欠陥位置に変換される。 In such embodiments, reported defect position by the inspection system are converted to the defect position in the design data space by other software modules. このような欠陥情報は、同じ計算ハードウェア上の、又はネットワークで接続された計算ハードウェアの集合体の間のプロセス内又はプロセス間通信を介して好適なデータ・ファイル・フォーマットにより、又はプログラム手段を通じて、モジュール166に入力される。 Such defect information is on the same computing hardware, or by a suitable data file format via a process in or interprocess communication between the collection of connected computing hardware in the network, or programming means through, it is input to the module 166. このように、欠陥情報は、モジュールを他のシステムに結合する伝送媒体を介して他のシステムによりモジュール166に供給される。 Thus, defective information via the transmission medium for coupling the module to another system is supplied to the module 166 by other systems. 伝送媒体は、当業界で知られている好適な伝送媒体を含み、「有線」及び「無線」伝送媒体又はその何らかの組合せを含む。 Transmission media includes a suitable transmission medium known to the art, including "wired" and "wireless" transmission medium, or some combination thereof.

追加の入力(図20に示されていない)は、さらに、モジュール166に供給され、本明細書で説明されている1つ又は複数の実施形態の1つ又は複数のステップを実行するため、そのモジュールにより使用される。 Since additional input (not shown in FIG. 20) is further provided to module 166, for performing one or more steps of one or more embodiments have been described herein, the It is used by the module. 追加の入力は、電気的検査データなどの利用可能な他の欠陥及び/又は設計データ情報、複数のウェハに対する欠陥情報、ホット・スポット又はウィーク・スポット情報(「ウィーク・スポット」は、限定はしないが、OPC後検証ソフトウェアなどのモデル・ベースのシミュレーション、及び限定はしないが、PWQなどの経験的方法により識別された設計における潜在的弱点の配置として一般的に定義される)、探索ウィンドウ・サイズ(例えば、上述のような設計データ空間におけるソース及びターゲット欠陥の位置に近接する設計データの位置の寸法又はソース欠陥の拡大とターゲット欠陥の拡大)、類似性の何らかの所定の基準(例えば、類似性しきい値)、又はこれらの何らかの組合せを含む。 Additional inputs, electrical inspection other defects available such as data and / or design data information, the defect information for a plurality of wafers, hot spots or weak spot information ( "weak spot", without limitation but the model-based simulation, such as post-OPC verification software, and but not limited, but generally is defined as the arrangement of potential weakness in design identified by empirical methods such as PWQ), the search window size (e.g., expansion of expansion and target defect size or source defect position of the design data proximate the position of the source and target defects in design data space as described above), some predetermined criteria of similarity (e.g., similarity threshold), or some combination thereof.

それに加えて、ホット・スポットは、予め設計データに基づいてグループ化される。 In addition, the hot spots are grouped in advance based on design data. 例えば、少なくとも類似している設計データに近接して配置されているホット・スポットは、互いに相関し、本明細書で説明されている方法及びシステムの実施形態は、ホット・スポットのそのような相関を実行する。 For example, hot spots are located close to the design data are at least similar, correlated to each other, embodiments of the methods and systems described herein, such correlations hot spots to run. 相関するホット・スポットを使用して、本明細書でさらに説明されているようにビン範囲に従って欠陥を分けることができる。 Use hot spots correlated, it is possible to binning defects as described further herein. このような一実施形態では、モジュール166は、それぞれのグループ内の欠陥が互いに相関するホット・スポットのみの位置に少なくとも類似している設計データ空間における位置を有するように、ビン範囲に従って欠陥をグループ分けするように構成される。 In such an embodiment, module 166, so as to have a position in the design data space that is at least similar to the position of the only hot spots defects in each group are correlated with each other, a group of defects according bin ranges configured to divide. このように、モジュールは、設計データを使用せずにビン範囲に従って欠陥を分けるように構成される。 Thus, the module is configured to binning defects without using the design data. さらに、後から分析に使用するため相関するホット・スポットの1つ又は複数の属性を決定することができる(例えば、KPなどの歩留まり情報を相関するホット・スポットについて決定することができる)。 Furthermore, it is possible to determine one or more attributes of the hot spots that correlates for later use in the analysis (for example, can be determined for hot spots that correlates the yield information such as KP). このように、相関するホット・スポットに対応してビン範囲に従って欠陥がグループに分けられると、モジュールは、欠陥グループに対する相関するホット・スポットについて決定された予想歩留まり影響を報告する。 Thus, when defects are divided into groups according to bin ranges corresponding to the hot spots correlated, module reports the expected yield impact determined for hot spots which correlate to defects group.

モジュール166は、設計データ空間における異なる欠陥の位置に近接する設計データが一致するか「チェックする」ことにより欠陥リスト168でビン範囲に従って欠陥を分けることによりGDSパターン・チェッカーとして機能するように構成される。 Module 166 is configured to function as a GDS pattern checker by binning defects in the defect list 168 by "checking" or the design data matches close to the position of the different defects in the design data space that. このように、モジュール166は、それぞれのグループ内の欠陥が一致する設計データに近接する設計データ空間に配置されるようにビン範囲に従って欠陥をグループに分けるように構成される。 Thus, module 166 is configured to divide into groups of defects according bin ranges to be placed in the design data space proximate to design data defects within each group matches. それに加えて、又はそれとは別に、モジュール166は、設計データ空間における異なる欠陥の位置に近接する設計データの類似性をチェックすることにより欠陥リスト168でビン範囲に従って欠陥を分けることにより類似性チェッカーとして機能するように構成される。 In addition, or alternatively, module 166, a similarity checker by binning defects in the defect list 168 by checking the similarity of the design data proximate the position of the different defects in the design data space configured to function.

モジュール166の出力は、出力170を含む。 The output of module 166 includes an output 170. 出力170は、限定はしないが、検査システムにより報告されるような欠陥位置のx及びy座標、設計データ空間における欠陥位置のx及びy座標、ビン範囲に従って欠陥が同じグループに分けられた場合にビン範囲に従って欠陥が分けられたグループの識別記号(例えば、1、2、3、a、b、cなど)(例えば、ビン範囲に従って欠陥が同じグループに分けられた場合に、その識別記号は同じものとしてよい)、さらに、ターゲット部分の中心とソース部分における設計データに一致するか、又は少なくとも類似している設計データが配置されているターゲット部分内の領域の中心との間のx及び/又はy方向のシフト又はオフセットを含む、さまざまな情報のリストを含む。 Output 170 may include, but are not limited to, x and y coordinate of the defect position as reported by the inspection system, x and y coordinates of the defect position in the design data space, if a defect is divided into the same group in accordance bin ranges identification symbol of the group defects were binned (e.g., 1, 2, 3, a, b, c, etc.) (e.g., if a defect is divided into the same group in accordance bin ranges, the identification symbol is the same good as ones), further, to match the design data in the central and the source portion of the target portion, or at least x between the center of the area of ​​the target portion the design data is arranged are similar and / or including y-direction shift or offset, comprising a list of various information. 出力は、当業界で知られている好適なフォーマットを有する1つ又は複数のデータ構造体を含む(例えば、通常のテキスト・ファイル・フォーマット)。 Output includes one or more data structures having suitable format known in the art (e.g., normal text file format). それに加えて、出力を、後からアクセスし、及び/又は分析できるように当業界で知られている適切な記憶媒体に格納してもよい。 In addition, output, and later access, and / or may be stored in a suitable storage medium known in the art as can be analyzed. 出力は、本明細書でさらに説明されているように格納され、使用される。 The output is stored as described further herein, is used.

それに加えて、又はそれとは別に、図21に示されているように、モジュール166の出力は、設計データ空間におけるそれぞれの欠陥の位置に近接する設計データと設計データ空間におけるそれぞれの他の欠陥の位置に近接する設計データとどれだけ類似しているか否か(例えば、%類似性)を例示するテーブルを含む。 In addition, or alternatively, as shown in Figure 21, the output of the module 166 of each of the other defects in the design data and design data space proximate the location of each defect in design data space a design data proximate the positions how whether similar (e.g.,% similarity) includes a table illustrating the. 図21に示されている例では、設計データ空間における欠陥1及び2の位置に近接する設計データの部分は40%の類似性を有しているが、設計データ空間における欠陥1及び3の位置に近接する設計データの部分は95%の類似性を有している。 In the example shown in Figure 21, although the portions of the design data proximate to the location of the defect 1 and 2 in the design data space has a 40% similarity, the position of the defect 1 and 3 in design data space portions of the design data proximate to have 95% similarity. このように、この方法では、図21に示されている出力を使用して、ビン範囲に従ってどの欠陥が同じグループに分けられるかを決定することができる。 Thus, in this method, it is possible to use the output shown in Figure 21, to determine which defects are divided into the same group in accordance bin ranges. 例えば、設計データ空間における欠陥の位置に近接する設計データの部分が、90%を超える類似性を有する場合、欠陥は、ビン範囲に従って同じグループに分けられる。 For example, portions of the design data proximate to the positions of the defects in design data space, if they have a similarity greater than 90%, defects are classified into the same group in accordance bin ranges. それに加えて、図21に示されているように、設計データ空間における欠陥1の位置に近接する設計データの部分は、設計データ空間における欠陥3及び4の位置に近接する設計データの部分と90%を超える類似性を有している。 In addition, as shown in Figure 21, portions of the design data proximate to the location of the defect 1 in the design data space, portions of the design data proximate to the location of the defect 3 and 4 in the design data space 90 % and a similarity of greater than. このように、欠陥1、3、4は、ビン範囲に従って同じグループに分けられる。 Thus, defects 1,3,4 are divided into the same group in accordance bin ranges.

他の例では、図22に示されているように、モジュール166の出力は、異なるグループの関数として欠陥の数(例えば、欠陥カウント又は頻度)を示すグラフ(例えば、棒グラフ)を含む。 In other instances, as shown in Figure 22, the output of the module 166 includes a graph showing the number of defects as a function of different groups (e.g., defect count or frequency) (e.g., bars). 異なるグループはそれぞれ、上でさらに説明されているように同じであるか、又は少なくとも類似している設計データに近接する設計データ空間位置に配置されている欠陥を含む。 Different groups respectively, be the same as described further above, or a defect is located in the design data space position close to at least similar to that design data. このように、図22に示されている出力は、設計においてどのパターン・タイプに欠陥が多いかに関する情報を提供する。 Thus, the output shown in Figure 22, provides information regarding the defect is large in which pattern type in the design. チャートは、さまざまな設計コンテキストによるパターン・タイプの分解を示す(例えば、機能ブロックによるバックグラウンド・パターン・コンテキスト)。 Chart shows the decomposition of the pattern type by various design context (e.g., background pattern context by functional blocks). チャート内の情報は、さらに、共通設計パターンに近接する設計データ空間に配置されている欠陥の空間分布に関する情報を提供するために、本明細書でさらに説明されているようにウェハ上の環状又は角のあるゾーンにより分割される。 Information in the chart is further to provide information about the spatial distribution of defects located in the design data space proximate to a common design pattern, circular on the wafer as described further herein or It is divided by the angular zone. この情報及び類似若しくは他の情報を使用して、本明細書で説明されている方法の1つ又は複数のステップを実行することができる(例えば、バックグラウンド・パターン・コンテキストに基づく欠陥サンプリング)。 This information and using similar or other information, may perform one or more steps of the methods described herein (e.g., the defect sampling based on the background pattern context). ビン範囲に従ってそれぞれのグループに分けられた欠陥に関する追加の情報も、本明細書で説明されている(複数の)方法のどれかの(複数の)ステップのどれかを使用して決定される。 Additional information regarding the defects were divided into each group in accordance bin ranges are also determined using any of any step (s) of the methods described (s) herein.

モジュール166は、図20〜22に示されているフォーマットのうちの1つのフォーマットのみの出力をする。 Module 166, the output of only one format of the format shown in Figure 20-22. しかし、このモジュールは、図20〜22に示されているフォーマットのうちの複数のフォーマットで出力することができる。 However, this module can be output in multiple formats of the format shown in Figure 20-22.

モジュール166の異なる入力と出力の追加の例は、図23に例示されている。 Additional examples of different input and output of module 166 is illustrated in Figure 23. 図23に示されているように、モジュール166への1つの入力は、ウェハ上の検出された欠陥の位置を例示するウェハ・マップ172を含む。 As shown in FIG. 23, one input to the module 166 includes a wafer map 172 illustrating the position of the detected defects on the wafer. ウェハ・マップは、検査システムにより生成される。 Wafer map is generated by the inspection system. ウェハ・マップは、ウェハ上の欠陥の位置を例示し、欠陥に関する他の情報を例示しない。 Wafer maps, illustrate the positions of defects on the wafer, not illustrated other information about the defect. 例えば、ウェハ・マップ172に対応する棒グラフ174は、検査されたウェハの層に対応する単一のグループ内の検出された欠陥のすべてを例示している。 For example, a bar graph 174 corresponding to the wafer map 172 illustrates all of the detected defects in a single group corresponding to the layer of the test wafer.

モジュール166の出力は、ウェハ上の検出された欠陥の位置を例示するウェハ・マップ176を含み、ビン範囲に従って同じグループに分けられた欠陥は、同じ特性を有するウェハ・マップ内に示される(例えば、異なるグループに対して異なる色又は記号)。 The output of module 166 includes a wafer map 176 illustrating the position of the detected defects on the wafer, defects were divided into the same group in accordance bin ranges are shown in the wafer within map having the same characteristics (e.g. , different colors or symbols for different groups). 欠陥は、本明細書でさらに説明されているようにビン範囲に従って分けられる(例えば、共通のGDSレイアウトにより欠陥の自動グループ化)。 Defects are binned as described further herein (e.g., automatic grouping of defects by a common GDS layout). このように、ウェハ・マップ176は、ウェハ上の個々の欠陥の位置及びビン範囲に従って個々の欠陥が分けられたグループを示す。 Thus, wafer map 176 indicates the group to which individual defects were divided according to the position and the bin range of individual defects on the wafer. 出力は、監視機能を高め、かつ根本原因を突き止める機能を高めるため、KLA−Tencorから市販されている、KLARITY DEFECT SSAなどの空間シグネチャ分析(SSA)ツールに送られ、このツールにより使用される。 Output is to increase the enhanced monitoring capabilities, and track down the root cause functionality, which is commercially available from KLA-Tencor, are sent to the spatial signature analysis (SSA) tools such Klarity DEFECT SSA, is used by the tool.

モジュールの出力は、さらに、パターン・グループを表すように欠陥が表示される積層ダイ・マップ、積層レチクル・マップ、又は積層ウェハ・マップをも含む。 The output modules include further stacked die map defects appear to represent a pattern group, laminated reticle map, or a laminated wafer map. この積層マップを使用して、系統的欠陥が多くのダイ、レチクル、又はウェハ上のどこに統計的に出現する傾向があるかを例示することができ、またこの積層マップは、空間シグネチャを識別するのにも有用である。 Using this laminated map, systematic defects many die, reticle, or where it is possible to illustrate how statistically tend to appear on the wafer, and this laminated map identifies the spatial signature also to be useful. さらに、本明細書で説明されているモジュールの出力は、1つ又は複数のGDSクリップ、1つ又は複数のSEMイメージ、1つ又は複数の光学イメージ、又はそれらの何らかの組合せを含むこともできる。 Further, the output of the modules described herein may include one or more of GDS clips, one or more SEM images can also include one or more optical images, or some combination thereof. モジュールの出力は、本明細書でさらに説明されているユーザー・インターフェイス実施形態などのユーザー・インターフェイスにより表示される。 The output of the module is displayed by the user interface such as user interface embodiments described further herein.

ウェハ・マップ176に対応する棒グラフ178は、ビン範囲に従ってそれぞれのグループに分けられた欠陥の数を例示している。 Bar graph 178 corresponding to the wafer map 176 illustrates the number of defects were divided into each group in accordance bin ranges. それに加えて、欠陥のそれぞれのグループに対応するレイアウト・パターン・シグネチャは、棒グラフに示されている。 In addition, the layout pattern signature corresponding to each group of defects is shown in the bar graph. このように、棒グラフは、最大の欠陥性を示す(又は引き起こす)設計におけるパターンを例示している。 Thus, the bar graph illustrates the pattern in the maximum indicating a defective (or causes) design. 例えば、ビン範囲に従ってレイアウト・パターン・シグネチャ2に分けられた欠陥の個数が比較的多い場合は、このレイアウト・パターン・シグネチャに対応する潜在的パターン依存障害機構があることを示す。 For example, if a relatively large number of defects divided into layout pattern signature 2 according bin ranges indicates that there is a potential pattern dependence disorder mechanism corresponding to the layout pattern signature. この情報を使用して、本明細書で説明されている方法の1つ又は複数のステップを実行することができる(例えば、設計バックグラウンド・コンテキストに基づく欠陥サンプリング)。 Using this information, it is possible to perform one or more steps of the methods described herein (e.g., the defect sampling based on the design background context). ビン範囲に従って複数のグループに分けられた欠陥に関する追加の情報も、本明細書で説明されている(複数の)方法のどれかの(複数の)ステップのどれかを使用して決定される。 Additional information regarding the defect, which is divided into a plurality of groups in accordance bin ranges are also determined using any of any step (s) of the methods described (s) herein. モジュール166は、ウェハ・マップ176と棒グラフ178を含む出力を生成することができる。 Module 166 may generate an output that includes a wafer map 176 and the bar graph 178. モジュールの出力は、本明細書でさらに説明されているユーザー・インターフェイス実施形態のうちの1つなどのユーザー・インターフェイスにより表示される。 The output of the module is displayed by the user interface, such as one of the user interface embodiments described further herein.

モジュール166の出力を本明細書で説明されている方法でどのように使用されるかを示す一例は、異なる欠陥を有するデバイス・レイアウトにおける異なる密度ゾーンの相関に対するものである。 An example showing how to use the output of the module 166 in the manner described herein are for correlation with different densities zones in the device layout having a different defect. 例えば、デバイス・レイアウトを異なる複数のゾーンにパーティション分割できる。 For example, you can partition the device layout in different zones. 異なるゾーンは、図24に示されているように、デバイスの異なる領域の設計パターン密度に基づいて決定される。 Different zones, as shown in Figure 24, is determined based on the design pattern density of different regions of the device. 一例では、デバイス内の主要セル・ブロックを異なる複数のゾーンにパーティション分割できる。 In one example, it can be partitioned into a plurality of zones having different main cell block in the device. 他の例では、デバイス・レイアウト上のさまざまなデバイス構造(例えば、接点、ビア、金属線など)の密度に基づいて、デバイス・レイアウトを自動的にパーティション分割することができる。 In another example, it can be a variety of device structures (e.g., contacts, vias, metal lines, etc.) on the device layout based on the density of the to automatically partition the device layout. 一実施形態では、本明細書で説明されている方法の実施形態は、設計データの異なる部分に対する欠陥密度を決定することを含む。 In one embodiment, embodiments of the methods described herein may include determining the defect density for different portions of the design data. 例えば、本明細書で説明されている方法では、デバイス・レイアウトのパーティション分割に関する情報を使用して、設計データにおけるセルの異なる部分の欠陥密度を決定することができる。 For example, the methods described herein, using information about partitioning device layout, it is possible to determine the defect density of the different parts of the cell in the design data. このような場合、設計データにおけるそれぞれのゾーンで検出された欠陥の数を決定することができる。 In such a case, it is possible to determine the number of defects detected in each zone in the design data. このような情報は、棒グラフ又は他の好適な出力フォーマットでプロットされる。 Such information is plotted in a bar graph or other suitable output format.

他の実施形態では、モジュール166は、設計データを複数の「機能ブロック」又は「セル・ブロック」に分割する。 In other embodiments, module 166 divides the design data into a plurality of "functional blocks" or "cell block". セル・ブロックは、設計データにおいて定義され、入出力(I/O)ブロック、デジタル・シグナル・プロセッサ(DSP)ブロックなどの設計の大きな、また小さなサブセルの境界を識別する。 Cell block is defined in the design data, input and output (I / O) for identifying blocks, digital signal processor (DSP) big design, such as block and the boundary of the small sub-cells. モジュールは、それぞれのセル・ブロック内の欠陥の頻度を決定することができる。 Module may determine the frequency of defects of each cell block. このように、設計における大又は小セルが受ける歩留まり問題の影響が大きいか小さいかを判定することが可能である。 Thus, it is possible to determine whether the effect of yield problems with large or small cells undergo large or small in design.

本明細書で説明されている実施形態では、統計的アプローチを使用して、欠陥が配置されている設計セルを決定することができる。 In the embodiment described herein, using statistical approaches can be used to determine the design cell defects are located. 例えば、いくつかの実施形態では、欠陥が系統的欠陥であるかどうかを判定することと、系統的欠陥のうちの2つ又はそれ以上が設計データの1つ又は複数の異なる部分に配置されている確率を求めることと、系統的欠陥と確率との間に相関が存在するかどうかを判定することとを含む。 For example, in some embodiments, it is disposed and determining whether a defect is systematic defect, two or more one or more different portions of the design data of the systematic defects includes determining the probability of there, and determining whether correlation exists between the systematic defect probability. 特に、本明細書でさらに説明されているように、設計データ(つまり、階層設計データ)における領域情報を設計データ空間における欠陥の位置と組み合わせて使用し、設計データにおけるセルなどの設計データにおける欠陥の階層を決定することができる。 In particular, as described further herein, the design data (i.e., hierarchical design data) used in combination with the position of the defects in the design data space area information in, defects in the design data, such as cells in the design data it can be determined hierarchy. 本明細書でさらに説明されているように、設計データにおける欠陥の階層を使用して、歩留まりを改善するため設計データのどの部分を変更することができるか、又は変更すべきかを決定することができる。 As further described herein, using a hierarchy of defects in the design data, or can be changed which portions of the design data to improve yield, or to determine whether to change it can. 欠陥の階層を決定するうえで1つ問題になるのが、セルが小さくなるほど、セルのサイズは検査システムの座標精度に近づき、小さくなり、それにより、欠陥が配置されているセルを決定できる精度が低くなるという点である。 Accuracy become one problem in determining the hierarchy of the defect, the more the cell is reduced, the size of the cell approaches the coordinate accuracy of the inspection system, decreases, thereby capable of determining cell disposed defects is the point that it becomes low. この問題を克服するために、統計を使用して、欠陥が設計データのさまざまな部分に配置されている確率(例えば、それぞれの欠陥が異なるセル内に配置されている確率)を決定することができる。 To overcome this problem, using statistical, determining the probability that defects are located in different parts of the design data (for example, the probability that each of the defects are located in different cells) it can. このように、系統的欠陥については、統計を使用して、系統的欠陥と欠陥が設計データのさまざまな部分に配置されている確率との間に相関が存在するかどうかを判定することができる。 Thus, for systematic defects, it can determine whether to use the statistics, systematic defects and defect exists a correlation between the probability of being arranged in different parts of the design data .

他の実施形態では、モジュール166に与えられる入力は、設計データ(例えば、GDSレイアウト)、検査データ(例えば、物理的欠陥データ)を含み、かつ適宜、メモリ・ビットマップ及び/又は論理ビットマップを含む。 In other embodiments, input provided to the module 166, the design data (e.g., GDS layout), check data (e.g., physical defect data) includes, and appropriately, a memory bit map and / or logical bitmap including. モジュールは、その入力の一部又は全部を使用して、限定はしないが、歩留まりに影響を及ぼす、又は及ぼす可能性のある欠陥の発見、特徴付け、監視、処分(例えば、1つ又は複数の実施可能な決定を下す)などの1つ又は複数の追加のステップを実行することができる。 Module uses a part or all of its inputs, but are not limited to, affecting the yield, or on possible observation of the defect characterization, monitoring, disposal (e.g., one or more You may perform one or more additional steps, such as making a feasible decision). モジュールは、上で説明されているステップを実行するように構成されるが、ただし、それに加えて、ホット・スポット/ウィーク・スポット・データ構造体を生成するステップ、設計データを使用することにより欠陥(例えば、光学又は電子ビーム検査システムにより検出された欠陥及び/又はビットマップで表示される電気的検査により検出された欠陥)をグループ化するステップ、レビュー・サンプル・プランを生成するステップ、検査レシピーを最適化するステップ、レビュー・レシピーを変更するステップ(例えば、レビューする場所を決定する)、レビュー・レシピーを最適化するステップ、欠陥分析レシピーを変更するステップ(例えば、インラインFIBプロセス及び/又はFAプロセスにおいてどこを分析するかは、場合 Defective module is configured to perform the steps described above is, however, in addition, the step of generating a hot spot / weak spot data structure, by using the design data (e.g., defect detected by electrical inspection is displayed in the defect detected by optical or electron beam inspection systems and / or bitmap) step of grouping, the step of generating the review sample plans, inspection recipe the step of optimizing, the step of changing the guest recipe (e.g., to determine where the review to), the step of optimizing the review recipe, step of changing the defect analysis recipe (e.g., in-line FIB process and / or FA Where is whether the analysis in the process, if よっては本明細書で説明されている他の情報と組み合わせて設定コンテキストに基づいて決定される)、欠陥分析レシピーを最適化するステップ、FIBプロセス、EDXプロセス、又は他の欠陥分析プロセスのサンプリング・レシピーを生成するステップ、計量プロセスのサンプリング・レシピーを生成するステップ、DOIや場合によってはタイプと配置などのDOIの1つ又は複数の属性を予測するステップを実行することができる。 Drunk is determined based on the configuration context in combination with other information described herein), the step of optimizing the defect analysis recipe, FIB process, sampling of EDX process, or other defect analysis process generating a recipe, the step of generating the sampling recipe weighing process, optionally DOI and can perform the step of predicting one or more attributes of DOI such type and placement. それに加えて、上で説明されているサンプリング・プラン又はサンプリング・レシピーはどれも、ビン範囲に従って分けた結果に基づいて動的に決定される。 In addition, none of the sampling plan or sampling recipe are described above, it is dynamically determined based on the result of binned. このような一例では、モジュールは、設計データを分析するか、又はDRCからの結果などの設計データの分析結果を取り込み、インライン欠陥データとビットマップ・データで検出される潜在的DOIを予測するように構成される。 In one such example, the module may either analyze design data, or takes in the analysis of the design data, such as results from the DRC, to predict potential DOI detected inline defect data and bitmap data configured.

上述のように、モジュール166は、データベースなどのデータ構造体を生成するように構成される。 As described above, the module 166 is configured to generate a data structure such as a database. 例えば、いくつかの実施形態では、この方法は、設計データ空間