JP2009302309A - アライメントマーク構造およびこれを用いた位置合わせ方法 - Google Patents

アライメントマーク構造およびこれを用いた位置合わせ方法 Download PDF

Info

Publication number
JP2009302309A
JP2009302309A JP2008155337A JP2008155337A JP2009302309A JP 2009302309 A JP2009302309 A JP 2009302309A JP 2008155337 A JP2008155337 A JP 2008155337A JP 2008155337 A JP2008155337 A JP 2008155337A JP 2009302309 A JP2009302309 A JP 2009302309A
Authority
JP
Japan
Prior art keywords
side wall
pair
data detection
alignment mark
mark structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008155337A
Other languages
English (en)
Inventor
Toshiya Saito
俊哉 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008155337A priority Critical patent/JP2009302309A/ja
Priority to US12/483,473 priority patent/US20090312981A1/en
Publication of JP2009302309A publication Critical patent/JP2009302309A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】高精度な位置合わせ座標が得られ、高精度で位置合わせを行うことのできるアライメントマーク構造を提供する。
【解決手段】第1の方向に延在する第1溝1cと、第1の方向と直交する方向に延在する第2溝1dとを備えた凹部1aからなり、第1溝1cおよび第2溝1dの側壁の上端部1bが、研磨により除去されており、第1溝1cの延在方向および第2溝1dの延在方向と交差するデータ検出直線13aの延在方向における第1溝1cの側壁の上端部の一方側および他方側の位置座標Xa、Xbと、データ検出直線13aの延在方向における第2溝1dの側壁の上端部の一方側および他方側の位置座標Xc、Xdとのそれぞれと、特定位置座標P0とのデータ検出直線13aの延在方向における距離の平均値が、特定位置座標P0と凹部1aとの距離として検出されるものであるアライメントマーク構造1とする。
【選択図】図1

Description

本発明は、アライメントマーク構造およびこれを用いた位置合わせ方法に関し、特に、高精度で位置合わせを行うことのできるアライメントマーク構造に関する。
従来から、半導体装置の製造工程におけるリソグラフィ工程では、合わせ検出パターン(アライメントマーク)を用いる位置合わせが行われている。通常、断面視矩形の段差部を有する合わせ検出パターンを用いて位置合わせを行う場合、断面視矩形の段差部に起因する光強度のピークを検出して位置合わせ座標を決定する。
ところで、半導体装置の製造工程においては、合わせ検出パターンが形成された後に、成膜工程や異方性ドライエッチング工程、CMP(化学的機械的研磨)工程などが行われる場合がある。合わせ検出パターンが形成された後に、成膜工程や異方性ドライエッチング工程など、合わせ検出パターンを構成する段差部の形状が均一に変化する工程を行う場合には、合わせ検出パターンの形状に与える影響が小さく、位置合わせ座標の精度に支障を来たしにくい。しかし、CMPプロセスは、合わせ検出パターンを構成する段差部の形状が不均一に変化する。このため、合わせ検出パターンが形成された後にCMPプロセスを行うと、位置合わせ座標の精度が不十分となる場合があった。このことにより、従来の半導体装置の製造工程においては、工程間において合わせ検出パターンの位置合わせずれが発生する場合があった。
ここで、合わせ検出パターンが形成された後にCMPプロセスを行った場合の合わせ検出パターンの変形について、例を挙げて説明する。
図6は、CMPプロセスを行う前の合わせ検出パターンの一例を示した断面図である。また、図7は、図6に示す合わせ検出パターン形成後にCMPプロセスを行った後の状態を説明するための図であって、図7(a)は図6に対応する断面図である。図7(b)は図7(a)に示す断面形状の光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。なお、本明細書において光強度のピークは、光強度の測定装置を用いて、断面図に対応する切断線またはデータ検出直線に沿って光強度を測定(スキャン)することにより検出した。
また、図8は、図6に示す合わせ検出パターン形成後にCMPプロセスを行っても肩削れが生じなかった理想的な状態を説明するための図であって、図8(a)は図6に対応する断面図である。図8(b)は図8(a)に示す断面形状の光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。
図6に示す合わせ検出パターン10は、半導体装置となる半導体基板を構成する酸化膜11上に設けられている。合わせ検出パターン10は、タングステン(W)などの被研磨材料12で形成されており、図6に示すように、CMPプロセスにより研磨される被研磨面12a上に開口する凹部10aを備えている。凹部10aは、断面視矩形状であり、研磨により除去される表面の厚み寸法よりも深さが深いものとされている。
図6に示す合わせ検出パターン10を形成した後に、CMPプロセスを行って、被研磨面12a上の被研磨材料12を除去し、基板表面に酸化膜11を露出させると、図7(a)において符号10bで示すように、合わせ検出パターン10の凹部10aの側壁の上端部が研磨によって除去され、断面視矩形状の段差部の形状が変化して、合わせ検出パターン10の肩削れが生じる。
これに対し、CMPプロセスを行っても肩削れが生じなかった図8(a)に示す理想的な状態では、図8(a)において符号10cで示すように、合わせ検出パターン10の凹部10aの側壁の上端部が直角となっており、合わせ検出パターン10の肩削れが生じていない。
そして、図7(b)と図8(b)とを比較すると、図8(b)では、合わせ検出パターン10の凹部10aの側壁の上端部の形状に対応する鋭いピーク形状からなる検出データが得られている。しかし、図7(b)では、合わせ検出パターン10の肩削れ部分に対応する位置の検出データがブロード形状となり、肩削れした分だけ信号座標が本来の段差部の位置(図7(b)において符号cで示す。)からずれた位置に、図7(b)において符号sで示すシフト量で検出データがシフトするため、位置合わせ座標の精度が低下している。
このような合わせ検出パターン10の肩削れの原因としては、ディッシングと呼ばれる現象や、エロージョンと呼ばれる現象が挙げられる。ここで、ディッシングおよびエロージョンについて、図面を用いて説明する。
図9は、ディッシングを説明するための図であり、図9(a)はCMPプロセス前の状態を説明するための断面図であり、図9(b)はCMPプロセス後の状態を説明するための断面図である。図9において、符号13はSiO膜を示し、符号14はTiN/Ti膜を示し、符号15はW膜を示している。
CMPプロセスを行って、図9(a)に示す断面構造のTiN/Ti膜14およびW膜15を除去し、表面にSiO膜13を露出させると、図9(b)に示すように、埋め込まれたW膜15の表面に図9(b)において符号Aで示す深さの皿状の窪みが生じる。このような現象をディッシングという。
また、図10は、エロージョンを説明するための図であり、図10(a)はCMPプロセス前の状態を説明するための断面図であり、図10(b)はCMPプロセス後の状態を説明するための断面図である。図10において、符号16はSiO膜などの絶縁膜を示し、符号17はTiN/Ti膜を示し、符号18はW膜を示している。図10に示す例においては、基板(図示略)上にTiN/Ti膜17およびW膜18からなる複数のパターンが形成されている。
CMPプロセスを行って、図10(a)に示す断面構造のTiN/Ti膜17およびW膜18を除去し、表面に絶縁膜16を露出させると、図10(b)に示すように、複数のパターンが高密度で配置されている部分において、TiN/Ti膜17およびW膜18とともに隣接するパターン間に配置された絶縁膜16が除去され、表面に図10(b)において符号A´で示す深さの皿状の窪みが複数のパターンの形成された領域に渡って生じる。このような現象をエロージョンという。エロージョンは、パターンの密度が低い疎パターン部では生じないものである。
このようなCMPプロセスに起因する合わせ検出パターンの変形の問題を解決するために、例えば、特許文献1や特許文献2に記載の技術が提案されている。特許文献1には、ディッシングが発生しない程度の密度で、複数個のメサまたはトレンチパターンを不連続的に配列する技術が提案されている。また、特許文献2には、ラインのそれぞれがドットパターンによって構成されたターゲットが使用されて位置合わせが実施される技術が提案されている。
また、従来から、アライメントマークと、アライメントマークの周辺に位置し、前記アライメントマークをCMPから保護する保護ダミーパターンと、を含むアライメントマーク構造が提案されている(例えば、特許文献3参照)。
また、分離溝の形成時、同時に十字状の開口部を有するマスクを用いて基準パターン用の溝を形成し、その後酸化膜および多結晶シリコンの形成を行った後研磨することにより、前記酸化膜で囲まれた多結晶シリコンからなる十字星状の基準パターンを基板研磨表面に露出させる技術(例えば、特許文献4参照)もある。
特開2000−200751号公報 特開2000−306822号公報 特開2000−208392号公報 特開平05−166772号公報
しかしながら、従来の技術においては、より一層位置合わせ精度を向上させることが要求されていた。
より詳細には、例えば、特許文献1には、複数個のメサまたはトレンチパターンが不連続的に配列された整列マークが記載されているが、この整列マークは、パターンが高密度で配置されたものであるので、ディッシングは発生しないもののエロージョンが発生する。このため、マーク形状が変形して、正確な信号座標を得ることが出来ない場合があった。さらに、特許文献1に開示されている技術では、ディッシングが発生しない程度の密度で、複数個のメサまたはトレンチパターンを不連続的に配列しているので、メサまたはトレンチパターンのコーナー近傍における不安定形状部の位置座標を使用せざるを得ない。そのため、位置合わせ座標の精度を十分に高めることができない場合があった。
本発明はこのような事情に鑑みてなされたものであって、CMPプロセスに起因する合わせ検出パターンの変形の問題を解決することができ、高精度な位置合わせ座標が得られ、高精度で位置合わせを行うことのできるアライメントマーク構造を提供することを目的とする。
また、本発明は、本発明のアライメントマーク構造を用いて高精度で位置合わせを行うことのできる位置合わせ方法を提供することを目的とする。
本発明者は、上記問題を解決するために、肩削れとシフト量との関係について、以下に示すように鋭意検討し、本発明を完成した。
通常、CMPプロセスでは、研磨パッドおよび研磨ヘッドを一方向に回転させて研磨するため、肩削れによる検出データのシフト量は、CMPプロセスの際の研磨パッドの回転方向によって変化する。ここで、図11に示す合わせ検出パターンを例に挙げて、研磨パッドの回転方向と検出データのシフト量との関係について説明する。
図11(a)は、従来の合わせ検出パターンの一例を示した平面図である。また、図11(b)は、データ検出直線33に沿って測定された図11(a)に示す合わせ検出パターン30の光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。
図11(a)に示す合わせ検出パターン30は、タングステン(W)などの被研磨材料32で形成されており、平面視直線状で断面視矩形状の平行に配置された2つの凹部30a、30bを備えている。図11(a)に示す合わせ検出パターン30は、CMPプロセスを行うことにより、基板表面上の被研磨材料32を除去して基板表面に酸化膜31を露出させて形成されたものである。そして、合わせ検出パターン30を構成する凹部30a、30bの側壁の上端部は、研磨によって除去されており、凹部30a、30bからなる断面視矩形状の段差部a1、a2、a3、a4には肩削れが生じている。
本発明者は、合わせ検出パターン30の肩削れの状態について鋭意研究を重ね、2つの凹部30a、30bにおいて、図11(a)における左側の段差部a1、a3は、CMPプロセスによって同様にブロードし、図11(b)に示すように、同様のシフト量で検出データがシフトしていることを確認した。また、2つの凹部30a、30bの図11(a)における右側の段差部a2、a4においても、CMPプロセスによって同様にブロードし、図11(b)に示すように、同様のシフト量で検出データがシフトしていることを確認した。
そして、本発明者は、CMPプロセスにおいて研磨パッドの回転方向の下流側である凹部30a、30bの側壁に、凹部30a、30bによって撓んだ研磨パッドが接触して研磨されることにより、研磨パッドの回転方向の下流側に位置する凹部30a、30bの側壁からなる段差部でのシフト量が多くなることを見出した。
図11(a)を用いて具体的に説明すると、合わせ検出パターン30は、2つの凹部30a、30bが平面視平行に配置されているため、例えば、図11(a)において研磨パッドの回転方向の接線が、データ検出直線33上を左から右へ進行する方向である場合には、凹部30a、30bの研磨パッドの回転方向の下流側に位置する側壁が研磨されて肩削れし、右側の段差部a2、a4でのシフト量が多くなる。CMPプロセスでは、表面を研磨パッドに押し付けることにより研磨パッドの撓みが生じるため、このような合わせ検出パターンの肩削れは避けることのできない現象である。
さらに、本発明者は、研磨パッドの回転方向の接線と、研磨される凹部の側壁との関係について、検討を重ねた。その結果を、図12を用いて説明する。
図12において、符号30aは図11(a)に示す凹部であり、符号WA、WB、WC、WDは凹部30aの4つの側壁を示している。図12において、4つの側壁WA、WB、WC、WDは、平面視長方形に配置されている。
図12(a)において、左から右へ向かう矢印の方向が研磨パッドの回転方向の接線と同じ方向である場合、研磨パッドの回転方向の接線と直交する方向に配置された側壁WDに、凹部30aによって撓んだ研磨パッドが接触しやすくなるので、側壁WDは、側壁WAおよび側壁WBと比較して研磨されやすい。このため、研磨パッドの回転方向の接線が合わせ検出パターンのデータ検出直線と平行であり かつ研磨パッドが凹部を通過した直後に側壁と接触する場合には、肩削れの影響が大きく、検出データのシフト量が大きくなる。
これに対し、図12(a)において、左から右へ向かう矢印の方向が研磨パッドの回転方向の接線と同じ方向である場合、研磨パッドの回転方向の接線と平行に配置された側壁WAと側壁WBは研磨されにくい。したがって、研磨パッドの回転方向の接線が合わせ検出パターンのデータ検出直線と直交する場合には、肩削れの影響がほとんどなく、検出データのシフト量が小さくなる。
また、CMPプロセスにおいて、研磨ヘッドと共に半導体基板は回転している。このため、図12(b)に示すように、下から上へ向かう矢印の方向が研磨パッドの回転方向の接線と同じ方向となる場合には、図12(b)において左側に記載された凹部30aにおいて、研磨パッドの回転方向の接線と直交する方向に配置された側壁WAで肩削れの影響が大きくなる。また、図12(b)において左側に記載された凹部30aを90°回転させて配置した右側の凹部30aでは、下から上へ向かう矢印の方向が研磨パッドの回転方向の接線と同じ方向となる場合には、研磨パッドの回転方向の接線と直交する方向に配置された側壁WCで肩削れの影響が大きくなる。
さらに、研磨パッドの回転方向の接線と側壁との配置関係が、直交または平行とされている場合以外においては、研磨パッドの回転方向の接線と交差する側壁において肩削れが生じる。このように研磨パッドの回転方向の接線に対する側壁の配置角度によって、肩削れの発生箇所および発生量は変化する。
本発明者は、上記のような知見に基づいて、アライメントマーク構造の形状と、アライメントマーク構造の位置座標を検出する測定位置を示すデータ検出直線の配置との関係に着目して検討を重ね、研磨パッドの回転方向の接線に対する側壁の配置角度によって変化する肩削れの影響を相殺可能なアライメントマーク構造および位置合わせ方法を想到した。即ち、本発明は以下に関する。
本発明のアライメントマーク構造は、データ検出直線と交わる第1の方向に延在して対向する一対の側壁を有する第1側壁対と、前記データ検出直線および前記第1の方向とは異なる第2の方向に延在して対向する一対の側壁を有する第2側壁対と、を備えることを特徴とする。
上記のアライメントマーク構造においては、前記第1の側壁対および前記第2の側壁対における各々の側壁の間は凹部であるものとすることができる。
また、上記のアライメントマーク構造においては、前記データ検出直線は、対向する半導体チップのエッジラインに対して平行もしくは垂直であることを特徴とするものとすることができる。
また、上記のアライメントマーク構造においては、前記第1の方向は、半導体チップのエッジラインに対して非平行であるものとすることができる。
また、上記のアライメントマーク構造においては、前記第1の方向と、前記第2の方向は直角に交差するものとすることができる。
また、上記のアライメントマーク構造においては、前記第1の方向が、前記データ検出直線に対して交差する角度は20°〜70°の範囲であることを特徴とするものとすることができる。
また、上記のアライメントマーク構造においては、前記第1の方向が、前記データ検出直線に対して交差する角度は45°であるものとすることができる。
また、上記のアライメントマーク構造においては、前記第1側壁対と前記第2側壁対のいずれか一方または両方が複数設けられているものとすることができる。
また、上記のアライメントマーク構造においては、前記第1側壁対の一対の側壁と前記第2側壁対の一対の側壁とで構成される、平面形状が矩形の凹部を備え、前記データ検出直線が、前記第1側壁対の一方側の側壁および前記第2側壁対の一方側の側壁と交差する第1のデータ検出直線と、前記第1のデータ検出直線と平行に配置され、前記第1側壁対の他方側の側壁および前記第2側壁対の他方側の側壁と交差する第2のデータ検出直線と、を備えるものとすることができる。
本発明のアライメントマーク構造は、第1の方向に延在して対向する一対の側壁を有する第1側壁対と、前記第1の方向と直交する方向に延在して対向する一対の側壁を有する第2側壁対とを備えた凹部からなり、前記第1側壁対および前記第2側壁対の側壁の上端部の少なくとも一部が、研磨されることにより除去されており、前記第1側壁対の延在方向および前記第2側壁対の延在方向と交差するデータ検出直線の延在方向における前記第1側壁対の側壁の上端部の一方側および他方側の位置座標と、前記データ検出直線の延在方向における前記第2側壁対の側壁の上端部の一方側および他方側の位置座標とのそれぞれと、特定位置座標との前記データ検出直線の延在方向における距離の平均値が、前記データ検出直線の延在方向における前記特定位置座標と前記凹部との距離として検出されるものであることを特徴とする。
上記の本発明のアライメントマーク構造では、前記第1の方向が、前記研磨の際の研磨パッドの回転方向の接線と非平行であるものとすることができる。
また、上記の本発明のアライメントマーク構造では、前記第1側壁対と前記第2側壁対のいずれか一方または両方が複数設けられているものとすることができる。
また、上記の本発明のアライメントマーク構造では、前記第1側壁対の延在方向両端部が前記第2側壁対の側壁によって形成されるとともに、前記第2側壁対の延在方向両端部が前記第1側壁対の側壁によって形成され、前記凹部の平面形状が矩形とされており、前記データ検出直線が、前記第1側壁対の一方側の側壁および前記第2側壁対の一方側の側壁と交差する第1のデータ検出直線と、前記第1のデータ検出直線と平行に配置され、前記第1側壁対の他方側の側壁および前記第2側壁対の他方側の側壁と交差する第2のデータ検出直線とからなるものとすることができる。
また、本発明の位置合わせ方法は、上記のいずれかに記載のアライメントマーク構造を用いる位置合わせ方法であって、前記第1側壁対の延在方向および前記第2側壁対の延在方向と交差するデータ検出直線の延在方向における前記第1側壁対の側壁の上端部の一方側および他方側の位置座標と、前記データ検出直線の延在方向における前記第2側壁対の側壁の上端部の一方側および他方側の位置座標と、特定位置座標の前記データ検出直線の延在方向における位置座標とをそれぞれ検出する位置座標検出工程と、前記位置座標検出工程において検出した前記第1側壁対の側壁の上端部の一方側および他方側の位置座標と、前記第2側壁対の側壁の上端部の一方側および他方側の位置座標とのそれぞれと、前記特定位置座標との前記データ検出直線の延在方向における距離の平均値を算出して前記データ検出直線の延在方向における前記特定位置座標と前記凹部との距離として検出させる工程と、前記特定位置座標と前記凹部との距離を用いて位置合わせを行う工程とを備えることを特徴とする。
本発明のアライメントマーク構造は、データ検出直線と交わる第1の方向に延在して対向する一対の側壁を有する第1側壁対と、前記データ検出直線および前記第1の方向とは異なる第2の方向に延在して対向する一対の側壁を有する第2側壁対とを備えるので、研磨により側壁に肩削れが発生して、データ検出直線の延在方向における第1側壁対の側壁の上端部の一方側および他方側の位置座標と、データ検出直線の延在方向における第2側壁対の側壁の上端部の一方側および他方側の位置座標のそれぞれがシフトした場合であっても、これらのシフト量を相殺可能できるものとなる。その結果、本発明のアライメントマーク構造によれば、高精度な位置合わせ座標が得られ、高精度で位置合わせを行うことができる。
また、本発明のアライメントマーク構造は、第1の方向に延在して対向する一対の側壁を有する第1側壁対と、前記第1の方向と直交する方向に延在して対向する一対の側壁を有する第2側壁対とを備えた凹部からなり、前記第1側壁対および前記第2側壁対の側壁の上端部の少なくとも一部が、研磨されることにより除去されており、前記第1側壁対の延在方向および前記第2側壁対の延在方向と交差するデータ検出直線の延在方向における前記第1側壁対の側壁の上端部の一方側および他方側の位置座標と、前記データ検出直線の延在方向における前記第2側壁対の側壁の上端部の一方側および他方側の位置座標とのそれぞれと、特定位置座標との前記データ検出直線の延在方向における距離の平均値が、前記データ検出直線の延在方向における前記特定位置座標と前記凹部との距離として検出されるものであるので、研磨により凹部に肩削れが発生して、データ検出直線の延在方向における第1側壁対の側壁の上端部の一方側および他方側の位置座標と、データ検出直線の延在方向における第2側壁対の側壁の上端部の一方側および他方側の位置座標のそれぞれがシフトした場合であっても、これらのシフト量が均等化されて相殺される。その結果、本発明のアライメントマーク構造によれば、高精度な位置合わせ座標が得られ、高精度で位置合わせを行うことができる。
本発明の実施形態について、図面を参照して説明する。
図1は、本発明の実施形態であるアライメントマーク構造の一例を説明するための図であって、図1(a)は平面図である。
図1(a)に示すアライメントマーク構造1は、半導体装置となる半導体基板を構成する酸化膜11上に設けられている。アライメントマーク構造1は、タングステン(W)などの被研磨材料12で形成されており、断面視矩形状の凹部1aを備えている。
アライメントマーク構造1を構成する凹部1aは、図1(a)に示すように、第1溝1c(第1側壁対)と、第2溝1d(第2側壁対)とから形成されている。第1溝1cは、第1の方向に延在して対向する一対の側壁を有するものであり、第2溝1dは、第1の方向と直交する方向に延在して対向する一対の側壁を有するものである。
なお、本実施形態においては、第1溝1cよりも第2溝1dの長さが長く、第1溝1cと第2溝1dとが一体化されており、凹部1aの平面形状がL字型とされているが、第1溝1cと第2溝1dとは個別に配置されていてもよいし、第1溝1cよりも第2溝1dの長さが短くてもよいし、第1溝1cと第2溝1dの長さが同じであってもよい。
また、図1(a)に示すアライメントマーク構造1を構成する凹部1aの側壁の上端部1bは、研磨されることによって除去されており、凹部1aからなる断面視矩形状の段差部には、肩削れが生じている。
また、図1(a)において、符号13aはデータ検出直線を示している。データ検出直線13aは、アライメントマーク構造1の位置座標を検出するために、凹部1aからなる段差部の位置を測定装置に検出させる測定位置を示しており、第1溝1cの延在方向および第2溝1dの延在方向と交差している。
本実施形態においては、図1(a)において左から右へ向かう方向が研磨パッド25の回転方向の接線とされており、研磨パッド25の回転方向の接線がデータ検出直線13aと平行となっている。
また、本実施形態においては、図1(a)に示すように、データ検出直線13aと第1溝1cとのなす角度Aは60°であり、データ検出直線13aと第2溝1dとのなす角度Bは30°としている。なお、アライメントマーク構造1を用いる位置合わせの精度を向上させるためには、データ検出直線13aと第1溝1cが延在する第1の方向とのなす角度を45°とすることが好ましいが、データ検出直線13aは第1溝1cが延在する第1の方向と20°〜70°の範囲で交差していれば問題はない。この角度範囲を超えるとマーク検出エラーが大きくなり高精度の位置合わせは困難となる。
また、図2(a)は、回転状態にある半導体基板22のノッチ22aが下に位置した時の半導体チップ22bと研磨パッド25の位置関係を示している。半導体基板22上には、スクライブライン22cで相互に分離される複数の半導体チップ22bが形成されている。半導体チップ22bは矩形である。ノッチ22aが下に位置した状態(90°、180°、270°回転した状態でも同じ)では、半導体チップ22bの左右のエッジラインが研磨パッド25の中心の通過する水平線60に対して垂直となる。この時、水平線60上における研磨パッド25の回転方向25aの接線25bと半導体チップ22bの左右のエッジラインとは平行な位置となる。
図2(b)は、図2(a)に示した一つの半導体チップ22bの拡大図である。半導体チップ22bは、周囲に位置するスクライブライン22cで囲まれており、他の半導体チップと相互に分離されている。図2(b)は、半導体チップ22bの左のエッジライン22dに対向するアライメントマーク61と、右のエッジライン22eに対向するアライメントマーク62が設けられた状態を示している。アライメントマーク61および62は、図1(a)に示したアライメントマーク構造1を90°回転した方向に配置されている。データ検出直線13aは、エッジライン22dおよび22eに対して平行な位置関係となる。また、図2(a)の状態では、図2(b)に示したデータ検出直線13aと研磨パッド25の回転方向25aの接線25bは平行な位置関係にある。一方、第1の溝1cの延在方向と、データ検出直線13aとのなす角度Aは60°であり、非平行の状態にある。また、第1の溝1cの延在方向は、研磨パッド25の回転方向25aの接線25bに対しても非平行の状態にある。
図2(c)は、半導体チップ22bの上のエッジライン22fに対向するアライメントマーク63と、下のエッジライン22gに対向するアライメントマーク64が設けられた状態を示している。アライメントマーク63および64は、図1(a)に示したアライメントマーク構造1と同じ方向で配置されている。データ検出直線13aは、エッジライン22fおよび22gに対して平行な位置関係となる。また、図2(c)の状態では、図2(c)に示したデータ検出直線13aと研磨パッド25の回転方向25aの接線25bは垂直な位置関係にある。第1の溝1cの延在方向と、データ検出直線13aとのなす角度Aは60°であり、非平行の状態にある。また、第1の溝1cの延在方向は、研磨パッド25の回転方向25aの接線25bに対しても非平行の状態にある。
図2(b)では、半導体チップ22bに対して左右のエッジラインに対向する2つのアライメントマークを設けた例を示している。また、図2(c)では、半導体チップ22bに対して上下のエッジラインに対向する2つのアライメントマークを設けた例を示している。これらの例の他、上下左右のエッジラインに対向する4つのアライメントマークが設けられる場合がある。4つのアライメントマークを設ける場合は、いずれのアライメントマークも同じ方向で配置される。例えば、図2(b)において、上下のエッジラインに対向するアライメントマークを付加した場合、このアライメントマークのデータ検出直線は、半導体チップの上下のエッジラインに対して垂直な位置関係となる。また、同様に図2(c)において、4つのアライメントマークを配置した場合には、左右のエッジラインに対向するアライメントマークのデータ検出直線は、対向するエッジラインに対して垂直な位置関係となる。したがって、アライメントマークをどのように配置しても、データ検出直線は対向するエッジラインに水平、もしくは垂直な位置関係となる。
また、図1(b)は、図1(a)に示すアライメントマーク構造1の光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。なお、図1(b)に示す光強度のピークは、光強度の測定装置を用いて、データ検出直線13aに沿って光強度を測定(スキャン)することにより検出して得られたものである。
図1(a)および図1(b)において、符号P0は、任意の特定位置の座標である特定位置座標を示している。図1(a)に示すアライメントマーク構造1は、図1(b)に示すデータ検出直線13a上における位置座標Xa、Xb、Xc、Xdのそれぞれと、特定位置座標P0とのデータ検出直線13aの延在方向における距離の平均値が、特定位置座標P0と凹部1aとの延在方向における距離として検出されるものである。
ここで、位置座標Xaは、データ検出直線13aの延在方向(図1(a)においてはデータ検出直線上)における第1溝1cの側壁の上端部の一方側(図1(a)においては左側)の位置P1の位置座標である。また、位置座標Xbは、第1溝1cの側壁の上端部の一方側に対向する他方側(図1(a)においては右側)の位置P2の位置座標である。
また、位置座標Xcは、データ検出直線13aの延在方向(図1(a)においてはデータ検出直線上)における第2溝1dの側壁の上端部の一方側(図1(a)においては左側)の位置P3の位置座標である。また、位置座標Xdは、第2溝1dの側壁の上端部の一方側に対向する他方側(図1(a)においては右側)の位置P4の位置座標である。
研磨パッド25の回転方向の接線に対する側壁の配置角度によって決定される肩削れの影響により、図1(b)に示す位置座標Xa、Xb、Xc、Xdのうち、位置座標Xaのシフト量と位置座標Xcのシフト量との和は、位置座標Xbのシフト量と位置座標Xdのシフト量との和とほぼ同じとなる。
したがって、以下の式で示されるように、位置座標Xa、Xb、Xc、Xdのそれぞれと、特定位置座標P0との距離の平均値は、肩削れがない場合の第1溝1cにおける一方側の位置P1および他方側の位置P2、第2溝1dにおける一方側の位置P3および他方側の位置P4それぞれの理想的な位置座標Xa´、Xb´、Xc´、Xd´のそれぞれと、特定位置座標P0との距離の平均値とみなすことができ、位置座標Xa、Xb、Xc、Xdにおいて発生したシフト量を相殺できる。
{(Xa+Xc)/2+(Xb+Xd)/2}/2
=(Xa+Xc)/4+(Xb+Xd)/4
=[(Xa’-α)+{Xc’-(A-α)}]/4+[(Xb’+β)+{Xd’+(A’-β)}]/4
=(Xa’+Xc’-A)/4+(Xb’+Xd’+A’)/4
=(Xa’+Xb’+Xc’+Xd’)/4
上記式において、Xa、Xb、Xc、Xdは、測定座標(特定位置座標P0との距離)(シフト量含)を示し、Xa’、Xb’、Xc’、Xd’は、肩削れがない場合の理想座標(特定位置座標P0との距離)を示し、αはXaに含まれるシフト量を示し、βはXbに含まれるシフト量を示し、AはXaとXcに含まれるシフト量の総和(≒A’)を示し、A’はXbとXdに含まれるシフト量の総和(≒A)を示す。
図1(a)に示すアライメントマーク構造1は、例えば、以下に示す方法などによって得られる。まず、半導体基板の表面を構成する酸化膜11に、断面視矩形状で平面視L字型の凹部1aとなる凹部を形成し、その後、酸化膜11上にタングステン(W)などの被研磨材料12からなる層を形成する。次いで、CMPプロセスなどの研磨工程を行うことにより、半導体基板の表面上の被研磨材料12を除去して半導体基板の表面に酸化膜11を露出させることにより、酸化膜11に埋め込まれた被研磨材料12からなるアライメントマーク構造1を形成する方法などにより得られる。
ここで用いられるCMPプロセスとしては、例えば、図3(a)および図3(b)に示すCMP装置を用いて行うことができる。図3(a)は、CMP装置の一例を示した断面図であり、図3(b)は図3(a)に示したCMP装置の平面図である。
図3(a)および図3(b)おいて、符号21は研磨ヘッドを示し、符号22は半導体基板を示し、符号23はリテーナリングを示し、符号24はネオプレンゴムなどからなるメンブレンを示し、符号25は研磨パッドを示し、符号26は周辺加圧部を示し、符号28はドレッサを示している。また、図3(b)において、符号27はスラリ供給口を示している。
図3(a)に示すCMP装置を用いて半導体基板22を研磨するには、まず、半導体基板22を研磨ヘッド21におけるリテーナリング23の内側にチャッキングさせる。次いで、スラリ供給口27からのスラリの供給を開始し、研磨ヘッド21を自転させて、自転している研磨パッド25上に降下させ、リテーナリング23を研磨パッド25に接触させる。その後、研磨ヘッド21内のメンブレン24で隔てられた気室内を加圧する。このことにより、メンブレン24が膨らんで、半導体基板22の全面に荷重が負荷され、半導体基板22の表面が研磨される。
図1(a)に示すアライメントマーク構造1を用いて位置合わせをするには、まず、データ検出直線13a上における第1溝1cの側壁の一方側の位置P1および他方側の位置P2と、データ検出直線13a上における第2溝1dの側壁の一方側の位置P3および他方側の位置P4の位置座標Xa、Xb、Xc、Xdと、特定位置座標P0のデータ検出直線13aの延在方向における特定位置座標P0とをそれぞれ検出する(位置座標検出工程)。
次いで、位置座標検出工程において検出した位置座標Xa、Xb、Xc、Xdのそれぞれと、特定位置座標P0との距離の平均値を算出して、特定位置座標P0と、第1溝1cと第2溝1dとからなる凹部1aとのデータ検出直線13aの延在方向における距離として検出させる。
その後、このようにして得られた特定位置座標P0と凹部1aとのデータ検出直線13aの延在方向における距離を用いて位置合わせを行う。
図1(a)に示すアライメントマーク構造1は、第1の方向に延在する第1溝1cと、第1の方向と直交する方向に延在する第2溝1dとを備えた凹部1aからなり、第1溝1cおよび第2溝1dの側壁の上端部の少なくとも一部が、CMPプロセスでの研磨により除去されており、図1(b)に示す位置座標Xa、Xb、Xc、Xdとのそれぞれと、特定位置座標P0とのデータ検出直線13aの延在方向における距離の平均値が、特定位置座標P0と凹部1aとの距離として検出されるものであるので、研磨により凹部1aにディッシングあるいはエロージョンによる肩削れが発生して、データ検出直線13aの延在方向における第1溝1cの側壁の上端部の一方側および他方側の位置座標Xa、Xbと、データ検出直線13aの延在方向における第2溝1dの側壁の上端部の一方側および他方側の位置座標Xc、Xdのそれぞれがシフトした場合であっても、これらのシフト量が均等化されて相殺される。その結果、本実施形態のアライメントマーク構造1によれば、高精度な位置合わせ座標が得られ、高精度で位置合わせを行うことができる。
また、本実施形態のアライメントマーク構造1は、第1の方向に延在する第1溝1cと、第1の方向と直交する方向に延在する第2溝1dとを備えた凹部1aからなるものであるので、微小なパターンが高密度で配置されたアライメントマーク構造と比較して、エロージョンによる肩削れがあっても高度な位置合わせ座標が得られる。
また、本実施形態のアライメントマーク構造1では、データ検出直線13aが、第1溝1cおよび第2溝1dの延在方向中央部と平面視で重なり合っているので、データ検出直線13aが第1溝1cおよび第2溝1dの端部近傍と重なり合っている場合と比較して、第1溝1cの側壁の一方側の位置P1および他方側の位置P2と、第2溝1dの側壁の一方側の位置P3および他方側の位置P4の位置座標Xa、Xb、Xc、Xdを高精度で検出できる。
また、本実施形態のアライメントマーク構造1では、第1溝1cと第2溝1dとを備えた凹部1aからなるものであるので、高精度で形成することができ、また1本のデータ検出直線13a上において、第1溝1cの側壁の一方側の位置P1および他方側の位置P2と、第2溝1dの側壁の一方側の位置P3および他方側の位置P4の位置座標Xa、Xb、Xc、Xdを検出しているので、データ検出直線13aに交差する方向のマーク形状に起因する誤差がなく、非常に高精度な位置合わせ座標が得られる。
また、本実施形態の位置合わせ方法は、本実施形態のアライメントマーク構造1を用いる位置合わせ方法であるので、図1(b)に示す位置座標Xa、Xb、Xc、Xdとのそれぞれと、特定位置座標P0とをそれぞれ検出する位置座標検出工程と、位置座標検出工程において検出した位置座標Xa、Xb、Xc、Xdのそれぞれと、特定位置座標P0とのデータ検出直線13aの延在方向における距離の平均値を算出して、データ検出直線13aの延在方向における特定位置座標P0と凹部1aとの距離として検出させる工程と、特定位置座標P0と凹部1aとの距離を用いて位置合わせを行う工程とを行うことにより、高精度で位置合わせを行うことができる。
なお、本発明のアライメントマーク構造は、図1(a)に示すアライメントマーク構造1に限定されるものではなく、例えば、図4に示すように、第1溝(第1側壁対)と第2溝(第2側壁対)のいずれか一方または両方が複数本設けられているものとすることができる。
図4は、本発明のアライメントマーク構造の他の例を示した平面図である。図4に示すアライメントマーク構造40が図1(a)に示すアライメントマーク構造1と異なるところは、第1溝41と第2溝42の数と形状のみであるので、図1(a)に示すアライメントマーク構造1と異なる部分のみ説明し、同一の部分についての説明を省略する。
図4に示すように、アライメントマーク構造40は、3本の第1溝41と、第1溝41と同じ長さの3本の第2溝42とを備えた凹部43からなるものであり、第1溝41と第2溝42とが交互に連続して配置され、互いに端部で連結されて一体化されている。
また、図4においては、左から右へ向かう方向が研磨パッド25の回転方向の接線とされており、研磨パッド25の回転方向の接線がデータ検出直線13aと平行となっている。また、図4においても、データ検出直線13a(研磨パッド25の回転方向の接線)と第1溝41および第2溝42とのなす角度が45°とされている。
図4に示すアライメントマーク構造40においては、データ検出直線13aの延在方向における第1溝41の側壁の上端部の一方側の位置P1の位置座標Xaおよび他方側の位置P2の位置座標Xbと、データ検出直線13aの延在方向における第2溝42の側壁の上端部の一方側の位置P3の位置座標Xcおよび他方側の位置P4の位置座標Xdとのそれぞれと、特定位置座標(不図示)とのデータ検出直線13aの延在方向における距離の平均値が、特定位置座標と凹部43とのデータ検出直線13aの延在方向における距離として検出されるものである。
図4に示すアライメントマーク構造40は、3本の第1溝41と3本の第2溝42とを備えた凹部43からなるものであるので、第1溝および第2溝がそれぞれ1本である場合と比較して、位置座標Xa、Xb、Xc、Xdの数が3倍となるので、より高精度な位置合わせ座標が得られ、より一層高精度で位置合わせを行うことができる。
また、図5は、本発明のアライメントマーク構造の他の例を示した平面図である。図5に示すアライメントマーク構造50が図1(a)に示すアライメントマーク構造1と異なるところは、第1溝51(第1側壁対)と第2溝52(第2側壁対)の形状と、データ検出直線23a、23bの配置および数のみであるので、図1(a)に示すアライメントマーク構造1と異なる部分のみ説明し、同一の部分についての説明を省略する。
図5に示すように、アライメントマーク構造50は、第1溝51と、第1溝51の幅と同じ長さの第2溝52とを備えた凹部53からなるものである。図5に示すアライメントマーク構造50では、第1溝51の延在方向両端部が第2溝52の側壁によって形成されるとともに、第2溝52の延在方向両端部が第1溝51の側壁によって形成されていることにより、凹部53の平面形状が第1溝51と第2溝52とからなる正方形とされている。
なお、図5に示すアライメントマーク構造50では、第1溝51の長さが第2溝52の長さと同じになっているため、凹部53の平面形状が正方形となっているが、第1溝51の長さと第2溝52の長さは異なっていてもよい。第1溝51の長さと第2溝52の長さとが異なっている場合、凹部53の平面形状は長方形となる。
また、図5においては、第1溝51の一方側(図5においては下側)の側壁および第2溝52の一方側(図5においては下側)の側壁と交差する第1のデータ検出直線23aと、第1溝51の他方側(図5においては上側)の側壁および第2溝52の他方側(図5においては上側)の側壁と交差する第2のデータ検出直線23bとからなる平行に配置された2本のデータ検出直線23a、23bが設けられている。
また、図5において、左から右へ向かう方向が研磨パッド25の回転方向の接線とされており、研磨パッド25の回転方向の接線がデータ検出直線23a、23bと平行となっている。また、図5においても、データ検出直線23a、23b(研磨パッド25の回転方向の接線)と第1溝51および第2溝52とのなす角度が45°とされている。
図5に示すアライメントマーク構造50は、データ検出直線23aの延在方向における第1溝51の側壁の上端部の一方側の位置P1の位置座標Xaと、データ検出直線23aの延在方向における第2溝52の側壁の上端部の一方側の位置P4の位置座標Xdと、データ検出直線23bの延在方向における第1溝51の側壁の上端部の他方側の位置P2の位置座標Xbと、データ検出直線23bの延在方向における第2溝52の側壁の上端部の他方側の位置P3の位置座標Xcとのそれぞれと、特定位置座標(不図示)とのデータ検出直線23a、23bの延在方向における距離の平均値が、特定位置座標と凹部53とのデータ検出直線23a、23bの延在方向における距離として検出されるものである。
図5に示すアライメントマーク構造50は、第1の方向に延在する第1溝51と、第1の方向と直交する方向に延在する第2溝52とを備えた凹部53からなり、図5に示す第1溝51の一方側の位置P1および他方側の位置P2、第2溝52の一方側の位置P3および他方側の位置P4の位置座標Xa、Xb、Xc、Xdとのそれぞれと、特定位置座標とのデータ検出直線23a、23bの延在方向における距離の平均値が、特定位置座標と凹部53とのデータ検出直線23a、23bの延在方向における距離として検出されるものであるので、研磨により凹部53にディッシングあるいはエロージョンによる肩削れが発生して、位置座標Xa、Xb、Xc、Xdのそれぞれがシフトした場合であっても、これらのシフト量が均等化されて相殺される。その結果、図5に示すアライメントマーク構造50によれば、高精度な位置合わせ座標が得られ、高精度で位置合わせを行うことができる。
なお、図5に示すアライメントマーク構造50においても、第1溝51と第2溝52のいずれか一方または両方が複数本設けられているものとすることができる。例えば、第1溝51および第2溝52が2本ずつ設けられてなる2つの凹部53からなるアライメントマーク構造としてもよい。
図1は、本発明の実施形態であるアライメントマーク構造の一例を説明するための図であって、図1(a)は平面図である。図1(b)は、図1(a)に示すアライメントマーク構造の光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。 図2は、アライメントマーク構造とデータ検出直線と半導体チップの位置関係を説明するための図である。 図3(b)は図3(a)に示したCMP装置の平面図である。 図4は、本発明のアライメントマーク構造の他の例を示した平面図である。 図5は、本発明のアライメントマーク構造の他の例を示した平面図である。 図6は、CMPプロセスを行う前の合わせ検出パターンの一例を示した断面図である。 図7は、図6に示す合わせ検出パターン形成後にCMPプロセスを行った後の状態を説明するための図であって、図7(a)は図6に対応する断面図である。図7(b)は図7(a)の断面形状の光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。 図8は、図6に示す合わせ検出パターン形成後にCMPプロセスを行っても肩削れが生じなかった理想的な状態を説明するための図であって、図8(a)は図6に対応する断面図である。図8(b)は図8(a)の断面形状の光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。 図9は、ディッシングを説明するための図であり、図9(a)はCMPプロセス前の状態を説明するための断面図であり、図9(b)はCMPプロセス後の状態を説明するための断面図である。 図10は、エロージョンを説明するための図であり、図10(a)はCMPプロセス前の状態を説明するための断面図であり、図10(b)はCMPプロセス後の状態を説明するための断面図である。 図11(a)は、従来の合わせ検出パターンの一例を示した平面図である。また、図11(b)は、データ検出直線に沿って測定された図11(a)に示す合わせ検出パターンの光強度のピークを検出した結果であり、信号強度と信号座標との関係を示したグラフである。 図12は、研磨パッドの回転方向の接線と、研磨される凹部の側壁との関係を説明するための図である。
符号の説明
1、40、50…アライメントマーク構造、1a、10a、30a、30b…凹部、1b…上端部、1c、41、51…第1溝(第1側壁対)、1d、42、52…第2溝(第2側壁対)、10、30…合わせ検出パターン、11、31…酸化膜、12、32…被研磨材料、12a…被研磨面、13…SiO膜、14、17…TiN/Ti膜、15、18…W膜、16…絶縁膜、13a、33…データ検出直線、a1、a2、a3、a4…段差部、WA、WB、WC、WD…側壁、21…研磨ヘッド、22…半導体基板、23…リテーナリング、24…メンブレン、25…研磨パッド、26…周辺加圧部、27…スラリ供給口、28…ドレッサ、P0…特定位置座標、Xa、Xb、Xc、Xd…位置座標。

Claims (14)

  1. データ検出直線と交わる第1の方向に延在して対向する一対の側壁を有する第1側壁対と、
    前記データ検出直線および前記第1の方向とは異なる第2の方向に延在して対向する一対の側壁を有する第2側壁対と、
    を備えることを特徴とするアライメントマーク構造。
  2. 前記第1の側壁対および前記第2の側壁対における各々の側壁の間は凹部であることを特徴とする請求項1に記載のアライメントマーク構造。
  3. 前記データ検出直線は、対向する半導体チップのエッジラインに対して平行もしくは垂直であることを特徴とする請求項1または2に記載のアライメントマーク構造。
  4. 前記第1の方向は、半導体チップのエッジラインに対して非平行であることを特徴とする請求項1乃至3のいずれか1項に記載のアライメントマーク構造。
  5. 前記第1の方向と、前記第2の方向は直角に交差することを特徴とする請求項1乃至4のいずれか1項に記載のアライメントマーク構造。
  6. 前記第1の方向が、前記データ検出直線に対して交差する角度は20°〜70°の範囲であることを特徴とする請求項1乃至5のいずれか1項に記載のアライメントマーク構造。
  7. 前記第1の方向が、前記データ検出直線に対して交差する角度は45°であることを特徴とする請求項1乃至5のいずれか1項に記載のアライメントマーク構造。
  8. 前記第1側壁対と前記第2側壁対のいずれか一方または両方が複数設けられていることを特徴とする請求項1乃至7のいずれか1項に記載のアライメントマーク構造。
  9. 前記第1側壁対の一対の側壁と前記第2側壁対の一対の側壁とで構成される、平面形状が矩形の凹部を備え、
    前記データ検出直線が、前記第1側壁対の一方側の側壁および前記第2側壁対の一方側の側壁と交差する第1のデータ検出直線と、前記第1のデータ検出直線と平行に配置され、前記第1側壁対の他方側の側壁および前記第2側壁対の他方側の側壁と交差する第2のデータ検出直線と、を備えることを特徴とする請求項1乃至7のいずれか1項に記載のアライメントマーク構造。
  10. 第1の方向に延在して対向する一対の側壁を有する第1側壁対と、前記第1の方向と直交する方向に延在して対向する一対の側壁を有する第2側壁対とを備えた凹部からなり、前記第1側壁対および前記第2側壁対の側壁の上端部の少なくとも一部が、研磨されることにより除去されており、
    前記第1側壁対の延在方向および前記第2側壁対の延在方向と交差するデータ検出直線の延在方向における前記第1側壁対の側壁の上端部の一方側および他方側の位置座標と、前記データ検出直線の延在方向における前記第2側壁対の側壁の上端部の一方側および他方側の位置座標とのそれぞれと、特定位置座標との前記データ検出直線の延在方向における距離の平均値が、前記データ検出直線の延在方向における前記特定位置座標と前記凹部との距離として検出されるものであることを特徴とするアライメントマーク構造。
  11. 前記第1の方向が、前記研磨の際の研磨パッドの回転方向の接線と非平行であることを特徴とする請求項10に記載のアライメントマーク構造。
  12. 前記第1側壁対と前記第2側壁対のいずれか一方または両方が複数設けられていることを特徴とする請求項10または請求項11に記載のアライメントマーク構造。
  13. 前記第1側壁対の延在方向両端部が前記第2側壁対の側壁によって形成されるとともに、前記第2側壁対の延在方向両端部が前記第1側壁対の側壁によって形成され、前記凹部の平面形状が矩形とされており、
    前記データ検出直線が、前記第1側壁対の一方側の側壁および前記第2側壁対の一方側の側壁と交差する第1のデータ検出直線と、前記第1のデータ検出直線と平行に配置され、前記第1側壁対の他方側の側壁および前記第2側壁対の他方側の側壁と交差する第2のデータ検出直線とからなることを特徴とする請求項10〜請求項12のいずれかに記載のアライメントマーク構造。
  14. 請求項10〜請求項13のいずれかに記載のアライメントマーク構造を用いる位置合わせ方法であって、
    前記第1側壁対の延在方向および前記第2側壁対の延在方向と交差するデータ検出直線の延在方向における前記第1側壁対の側壁の上端部の一方側および他方側の位置座標と、前記データ検出直線の延在方向における前記第2側壁対の側壁の上端部の一方側および他方側の位置座標と、特定位置座標の前記データ検出直線の延在方向における位置座標とをそれぞれ検出する位置座標検出工程と、
    前記位置座標検出工程において検出した前記第1側壁対の側壁の上端部の一方側および他方側の位置座標と、前記第2側壁対の側壁の上端部の一方側および他方側の位置座標とのそれぞれと、前記特定位置座標との前記データ検出直線の延在方向における距離の平均値を算出して前記データ検出直線の延在方向における前記特定位置座標と前記凹部との距離として検出させる工程と、
    前記特定位置座標と前記凹部との距離を用いて位置合わせを行う工程とを備えることを特徴とする位置合わせ方法。
JP2008155337A 2008-06-13 2008-06-13 アライメントマーク構造およびこれを用いた位置合わせ方法 Pending JP2009302309A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008155337A JP2009302309A (ja) 2008-06-13 2008-06-13 アライメントマーク構造およびこれを用いた位置合わせ方法
US12/483,473 US20090312981A1 (en) 2008-06-13 2009-06-12 Alignment mark and alignment method using the alignment mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155337A JP2009302309A (ja) 2008-06-13 2008-06-13 アライメントマーク構造およびこれを用いた位置合わせ方法

Publications (1)

Publication Number Publication Date
JP2009302309A true JP2009302309A (ja) 2009-12-24

Family

ID=41415549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155337A Pending JP2009302309A (ja) 2008-06-13 2008-06-13 アライメントマーク構造およびこれを用いた位置合わせ方法

Country Status (2)

Country Link
US (1) US20090312981A1 (ja)
JP (1) JP2009302309A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020046652A1 (en) * 2018-08-31 2020-03-05 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018185452A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109856930B (zh) * 2017-11-30 2021-05-25 京东方科技集团股份有限公司 对准标记、基板及其制作方法、曝光对准方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106432A (en) * 1989-05-16 1992-04-21 Oki Electric Industry Co., Ltd. Wafer alignment mark utilizing parallel grooves and process
US5943587A (en) * 1997-06-25 1999-08-24 International Business Machines Corporation Method for making offset alignment marks
KR100307630B1 (ko) * 1998-12-30 2001-09-28 윤종용 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020046652A1 (en) * 2018-08-31 2020-03-05 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
US10756022B2 (en) 2018-08-31 2020-08-25 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
JP2021535609A (ja) * 2018-08-31 2021-12-16 マイクロン テクノロジー,インク. 半導体ウェーハに位置合わせマークを付ける方法および位置合わせマーク部分を有する半導体パッケージ
JP7291207B2 (ja) 2018-08-31 2023-06-14 マイクロン テクノロジー,インク. 半導体ウェーハに位置合わせマークを付ける方法および位置合わせマーク部分を有する半導体パッケージ

Also Published As

Publication number Publication date
US20090312981A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
KR100739259B1 (ko) 중첩도 측정 버니어 및 그 형성 방법
US8164753B2 (en) Alignment mark arrangement and alignment mark structure
JP2017212439A (ja) インプリント装置、およびインプリントシステム内の歪みを補正するインプリント方法
US20180286692A1 (en) Method for manufacturing semiconductor device
US20070194466A1 (en) Overlay measurement mark and pattern formation method for the same
TW200525607A (en) Method to avoid a laser markedstep height
JP2009302309A (ja) アライメントマーク構造およびこれを用いた位置合わせ方法
JP5638218B2 (ja) 半導体装置およびその製造方法
JP3016776B1 (ja) アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法
CN104253113B (zh) 一种测量时使用的定位标记及其识别方法
US7999399B2 (en) Overlay vernier key and method for fabricating the same
JP2010287864A (ja) 半導体装置及び半導体装置の製造方法
US20100227451A1 (en) Method for manufacturing semiconductor device
JP3933619B2 (ja) 研磨工程の残存膜厚判定方法および半導体装置の製造方法
JP2010153697A (ja) 半導体装置及びアライメントマークの検出方法
KR100568729B1 (ko) 오버레이 마크 형성 영역 보호용 구조물, 이 구조물을갖는 오버레이 마크 및 오버레이 마크의 형성 방법
US10606170B2 (en) Template for imprint lithography and methods of making and using the same
CN101510497B (zh) 迭合标记及其制作方法
KR100899387B1 (ko) 반도체 소자의 오버레이 마크 및 그 제조 방법
US9570402B2 (en) Alignment key of semiconductor device and method of fabricating the same
JP2023140145A (ja) テンプレート、テンプレートの製造方法、および半導体装置の製造方法
KR100668730B1 (ko) 반도체 소자의 오버레이 키
JP2005274389A (ja) 形状評価方法及びその評価に用いる半導体装置
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
JP2014132605A (ja) 半導体装置及び半導体装置の製造方法