JP2009252410A - Discharge lamp device - Google Patents
Discharge lamp device Download PDFInfo
- Publication number
- JP2009252410A JP2009252410A JP2008096308A JP2008096308A JP2009252410A JP 2009252410 A JP2009252410 A JP 2009252410A JP 2008096308 A JP2008096308 A JP 2008096308A JP 2008096308 A JP2008096308 A JP 2008096308A JP 2009252410 A JP2009252410 A JP 2009252410A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- discharge lamp
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y02B20/183—
Abstract
Description
本発明は、放電ランプ装置に係わり、特に、液晶ディスプレイパネルのバックライトや一般照明等に利用される希ガス蛍光ランプ装置に関する。 The present invention relates to a discharge lamp device, and more particularly to a rare gas fluorescent lamp device used for a backlight of a liquid crystal display panel, general illumination, and the like.
従来、液晶ディスプレイパネルのバックライト光源や照明用光源として、冷陰極蛍光ランプや、熱陰極蛍光ランプが多く用いられている。これらのランプは、内部に微量の水銀が封入されており、放電により励起された水銀から発生する紫外線により蛍光体を発光させるものであり、高輝度で、かつ効率的な発光が得られる点で優れている。 Conventionally, cold cathode fluorescent lamps and hot cathode fluorescent lamps are often used as backlight sources and illumination light sources of liquid crystal display panels. These lamps contain a very small amount of mercury inside, and emit phosphors by ultraviolet rays generated from mercury excited by discharge, so that high-luminance and efficient light emission can be obtained. Are better.
しかし、環境汚染の防止の観点から、水銀を含まない新しい光源が望まれている。水銀を含まない蛍光ランプとしては、ガラス管の外面に帯状の複数本の電極を配設し、これらの電極に、例えば、トランスで昇圧された高周波の高電圧を印加して点灯する希ガス蛍光ランプが提案されている。 However, a new light source that does not contain mercury is desired from the viewpoint of preventing environmental pollution. As a fluorescent lamp that does not contain mercury, a plurality of strip-shaped electrodes are arranged on the outer surface of a glass tube, and a high-frequency high voltage boosted by a transformer, for example, is applied to these electrodes to turn on the rare gas fluorescence. A lamp has been proposed.
液晶ディスプレイパネルの画面輝度は、一般に、周囲の明るさ、ユーザの好み、画像情報などに応じて適当な大きさに調節可能であることが要請される。この画面輝度の調節はバックライトの調光により行われており、バックライトの調光はバースト調光が一般的である。また、照明用途においても、間接照明などでは使用環境に合わせた明るさに調節するために広い調光範囲が求められる。調光手段としては、バックライトと同じくバースト調光が一般的である。バースト調光は、デューティー調光とも言われるが、点灯期間と消灯期間を60〜1kHz程度で周期的に繰り返し、点灯期間と消灯期間の時間比率の制御により調光するものである。この調光周期は、液晶バックライトでは、60〜300Hz程度、照明用途では、1kHz程度が適宜選択されている。 In general, the screen brightness of the liquid crystal display panel is required to be adjustable to an appropriate level according to ambient brightness, user preference, image information, and the like. The screen brightness is adjusted by dimming the backlight, and burst dimming is generally used for the dimming of the backlight. Also in lighting applications, a wide light control range is required in order to adjust the brightness according to the usage environment in indirect lighting or the like. As the dimming means, burst dimming is generally used like the backlight. Burst dimming is also referred to as duty dimming, and the lighting period and the extinguishing period are periodically repeated at about 60 to 1 kHz, and the dimming is performed by controlling the time ratio between the lighting period and the extinguishing period. The dimming period is appropriately selected from about 60 to 300 Hz for a liquid crystal backlight and about 1 kHz for lighting applications.
特許文献1には、希ガス蛍光ランプをバースト調光する際に生じる、チラッキやサージ電圧を抑制する手法が開示されている。また、特許文献2には、外面電極型蛍光ランプを使ったバックライト装置において、バースト調光する際に人に耳障りな可聴音を抑制するために、オン期間の立ち上がりをソフトスタートさせることが開示されている。また、特許文献3には、冷陰極蛍光ランプを使ったバックライト装置において、バースト調光する際に耳障りな可聴音の発生を抑制するために、オフ期間中も放電灯が点灯するに至らない程度の電流を流すことが開示されている。
図17は、特許文献2および特許文献3に記載の技術を併せ持った従来技術に係る放電ランプ装置の回路構成を示す図である。
同図において、直流電源101から出力される直流電圧は、DC−DCコンバーター回路102へ入力され、DC−DCコンバーター回路102からの出力電圧は、交流変換回路103へ入力される。交流変換回路103は、スイッチング素子Q1、Q2、ダイオードD1、D2からなり、プッシュプル回路を構成している。スイッチング素子Q1、Q2の一端は、各々直流電源101の低電位側に接続される。ダイオードD1、D2は、スイッチング素子Q1、Q2の寄生ダイオード、または別に付加したものであり、スイッチング素子に対して、各々個別に並列接続される。方向は低電位から高電位の方向を順方向とする。スイッチング素子Q1、Q2には、制御回路104から出力される信号S1と信号S2が各々入力され、同信号がハイレベルの場合にオンとなり、ローレベルの場合にオフとなるように動作する。信号S1、S2は周期的なパルス信号で、互いに位相が180°ずれて出力される。トランス105は、コイルL1、L2が磁気的に結合されたものであり、コイルL1の両端は、交流変換回路103のスイッチング素子Q1、Q2に接続され、コイルL1の中点は、DC−DCコンバーター回路102のプラス出力側に接続される。コイルL2の両端は放電ランプ106の電極に接続される。明るさ制御信号は、明るさ指示値に対応付けられたデューティー比のPWM信号であり、同信号はDC−DCコンバーター回路102へ入力される。DC−DCコンバーター回路102は、明るさ制御信号に従い、出力電圧を変化させる。
FIG. 17 is a diagram showing a circuit configuration of a discharge lamp device according to the prior art having the techniques described in
In the figure, the DC voltage output from the
図18は、図17に示した放電ランプ装置の各部の電気波形を示す図である。
同図において、明るさ制御信号は、明るさ指示値をデューティー比とするPWM信号であり、ハイレベルの場合にオン期間となり、ローレベルの場合にオフ期間となる。DC−DCコンバーター102の出力電圧は、オフ期間中は電圧V1であり、オン期間中は、初期のソフトスタート期間を経て緩やかに上昇し、電圧V2に至る。オフ期間中の電圧V1は、放電ランプ6が点灯するに至らない低い電圧とし、オン期間中の電圧V2は放電ランプ6が正常に点灯する電圧とする。このように動作させることにより、トランス105の通電電流の大きな変化が生じなくなり、トランス105からの可聴音を減少させることができる。
In the figure, a brightness control signal is a PWM signal having a brightness instruction value as a duty ratio, and is an on period when the level is high and an off period when the level is low. The output voltage of the DC-
しかし、図17に示すような従来技術に係る放電ランプ装置において、オン期間の立ち上がりをソフトスタートさせると、放電ランプ106が希ガス蛍光ランプの場合、特許文献1で課題とされているような、管軸方向の発光の広がりが遅れるという不具合がある。また、オフ期間中も通電を行うと、トランス105の電力損失が生じ、効率が低下してしまい、また、電圧の大きさを変化させるためのDC−DCコンバーター回路102が必要となり、装置の大型化、部品数増加の問題が生じる。
However, in the discharge lamp device according to the related art as shown in FIG. 17, when the start of the on-period is soft-started, the discharge lamp 106 is a rare gas fluorescent lamp. There is a problem that the spread of light emission in the tube axis direction is delayed. In addition, if energization is performed even during the off period, power loss of the transformer 105 occurs, the efficiency is reduced, and a DC-
本発明の目的は、上記の問題点に鑑みて、管軸方向の発光の広がり遅れもなく、電力損失も抑制され、バースト調光の際に発生する可聴音を低減することのできる放電ランプ装置を提供することにある。 In view of the above-described problems, an object of the present invention is to provide a discharge lamp device capable of reducing audible sound generated during burst dimming without delaying the spread of light emission in the tube axis direction and suppressing power loss. Is to provide.
本発明は、上記の課題を解決するために、次のような手段を採用した。
第1の手段は、2個または2組のスイッチング素子を交互にスイッチング動作させて直流電圧を交流電圧に変換させる交流変換回路と、該交流変換回路からの交流電圧を昇圧するトランスと、該トランスの二次側に接続された放電ランプとを備え、前記放電ランプをバースト調光する放電ランプ装置において、前記バースト調光のオフ期間の間、前記トランスのコイルの少なくとも1つを短絡する短絡回路を備えたことを特徴とする放電ランプ装置である。
第2の手段は、第1の手段において、前記バースト調光において、オン期間の最初にオンするスイッチング素子またはスイッチング素子の組が、その直前のオン期間終了時の最後にオンした一方のスイッチング素子または一方のスイッチング素子の組に対応する他方のスイッチング素子または他方のスイッチング素子の組であることを特徴とする放電ランプ装置である。
The present invention employs the following means in order to solve the above problems.
The first means includes an AC conversion circuit that alternately switches two or two sets of switching elements to convert a DC voltage into an AC voltage, a transformer that boosts the AC voltage from the AC conversion circuit, the transformer A discharge lamp connected to the secondary side of the discharge lamp, and in a discharge lamp device that performs burst dimming of the discharge lamp, a short circuit that short-circuits at least one of the coils of the transformer during an off period of the burst dimming A discharge lamp device comprising:
According to a second means, in the first means, in the burst dimming, a switching element or a set of switching elements that is turned on at the beginning of the on period is one of the switching elements that is turned on last at the end of the immediately preceding on period. Or it is the other switching element corresponding to the group of one switching element, or the group of the other switching element, It is a discharge lamp apparatus characterized by the above-mentioned.
請求項1に記載の発明によれば、バースト調光の際、電圧無印加期間において発生していた可聴音の発生を低減することができる。
請求項2に記載の発明によれば、バースト調光の際、電圧無印加期間および電圧印加期間において発生していた可聴音の発生を低減することができる。
According to the first aspect of the present invention, it is possible to reduce the generation of audible sound that has occurred in the voltage non-application period during burst dimming.
According to the second aspect of the present invention, it is possible to reduce the generation of audible sound that has occurred during the voltage non-application period and the voltage application period during burst dimming.
本発明の第1の実施形態を図1ないし図4を用いて説明する。
図1は、本実施形態の発明に係る放電ランプ装置の回路構成を示す図である。
同図において、直流電源1から出力される直流電圧は、交流変換回路2へ入力される。交流変換回路2は、スイッチング素子Q1、Q2、ダイオードD1、D2からなり、プッシュプル回路を構成する。スイッチング素子Q1、Q2の一端は、各々直流電源1の低電位側に接続される。ダイオードD1、D2は、スイッチング素子Q1、Q2の寄生ダイオード、または別に付加したものであり、スイッチング素子Q1、Q2に対して、各々個別に並列接続される。方向は低電位から高電位の方向を順方向とする。スイッチング素子Q1、Q2は、制御回路3から出力される信号S1、S2が各々入力され、同信号がハイレベルの場合にオンとなり、ローレベルの場合にオフとなるように動作する。
A first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a diagram showing a circuit configuration of a discharge lamp device according to the invention of this embodiment.
In the figure, the DC voltage output from the
コイル短絡回路4は、スイッチング素子Q3、Q4、ダイオードD3、D4からなり、スイッチング素子Q3、Q4の一端は互いに接続される。ダイオードD3、D4は、スイッチング素子Q3、Q4の寄生ダイオード、または別に付加したものであり、スイッチング素子に対して、各々個別に並列接続される。方向はスイッチング素子Q3、Q4の一端が互いに接続される側をアノードとする。スイッチング素子Q3、Q4は、制御回路3からのコイル短絡制御信号が入力され、同信号がハイレベルの場合にオンとなり、ローレベルの場合にオフとなるように動作する。 The coil short circuit 4 includes switching elements Q3 and Q4 and diodes D3 and D4, and one ends of the switching elements Q3 and Q4 are connected to each other. The diodes D3 and D4 are parasitic diodes of the switching elements Q3 and Q4, or are added separately, and are individually connected in parallel to the switching elements. The direction is the anode where the ends of the switching elements Q3 and Q4 are connected to each other. The switching elements Q3 and Q4 operate so that the coil short-circuit control signal from the control circuit 3 is input and is turned on when the signal is at a high level and turned off when the signal is at a low level.
トランス5は、コイルL1、L2、L3が磁気的に結合されたものである。コイルL1の両端は、交流変換回路2のスイッチング素子Q1、Q2に接続され、コイルL1の中点は、直流電源1の高電位側に接続される。コイルL2の両端は希ガス蛍光ランプやエキシマランプからなる放電ランプ6の電極に接続される。コイルL3の両端は、コイル短絡回路4のスイッチング素子Q3、Q4に接続される。外部機器などから出力された明るさ制御信号は、デュ−ティー比の大きさが明るさ指示値に対応付けられたPWM信号であり、同信号は制御回路3へ入力される。制御回路3からは、明るさ制御信号に基づき制御される信号S1、S2、コイル短絡制御信号が出力される。
The
図2は、図1に示した放電ランプ装置の各部の動作を示す電気波形を示す図である。
同図において、電圧印加期間および電圧無印加期間は、明るさ制御信号のオン期間およびオフ期間に基づいて、制御回路3の内部信号に同期させて決められる期間である。電圧印加期間の始まりは、信号S1または信号S2のパルス波形の立上り時点に同期し、電圧無印加期間の始まりは、信号S1または信号S2のパルス波形の立上りから、時間τが経過した時点に同期する。信号S1、S2は、電圧印加期間の間、パルス幅t1のパルス波形が、例えば、10μs〜50μsの周期Tで繰り返し出力される信号であり、また、互いにパルス波形の位相を180°ずらした関係にある。交流変換回路2のスイッチング素子Q1、Q2は、信号S1、S2に従って動作し、トランス5のコイルL1,L2,L3に交流電圧を発生させる。
ここで、電圧印加期間の最後に信号S1(S2)のパルス波形が出力されれば、次の電圧印加期間の最初のパルス波形は信号S2(S1)から出力されるように制御される。すなわち、電圧印加期間の終わりの交流電圧の極性に対して、次の電圧印加期間の始まりの交流電圧の極性は逆極性になるように制御される。コイル短絡制御信号は、電圧印加期間はローレベルで、電圧無印加期間はハイレベルになる。すなわち、電圧無印加期間中は、コイル短絡回路4は短絡状態となり、コイルL3の電圧は0Vになり、同時に放電ランプ6の残留電荷も放出され、ランプ電圧も0Vになる。
FIG. 2 is a diagram showing an electrical waveform showing the operation of each part of the discharge lamp device shown in FIG.
In the figure, the voltage application period and the no-voltage application period are periods determined in synchronization with the internal signal of the control circuit 3 based on the on period and the off period of the brightness control signal. The beginning of the voltage application period is synchronized with the rising time of the pulse waveform of the signal S1 or the signal S2, and the beginning of the voltage non-application period is synchronized with the time when the time τ has elapsed from the rising of the pulse waveform of the signal S1 or the signal S2. To do. The signals S1 and S2 are signals in which a pulse waveform with a pulse width t1 is repeatedly output with a period T of, for example, 10 μs to 50 μs during the voltage application period, and the relationship in which the phases of the pulse waveforms are shifted from each other by 180 °. It is in. The switching elements Q1 and Q2 of the
If the pulse waveform of the signal S1 (S2) is output at the end of the voltage application period, the first pulse waveform of the next voltage application period is controlled to be output from the signal S2 (S1). That is, the polarity of the AC voltage at the beginning of the next voltage application period is controlled to be opposite to the polarity of the AC voltage at the end of the voltage application period. The coil short-circuit control signal is at a low level during a voltage application period and is at a high level during a voltage non-application period. That is, during the voltage non-application period, the coil short circuit 4 is in a short circuit state, the voltage of the coil L3 becomes 0V, and at the same time, the residual charge of the discharge lamp 6 is released, and the lamp voltage becomes 0V.
図3は、図1に示した制御回路3の内部構成を示す図である。
同図に示すように、制御回路3は、発振回路31、同期回路32、電圧極性記憶回路33などから構成される。発振回路31からは、周期的なパルス信号である信号Aが出力される。同期回路32は、信号Aと、明るさ制御信号が入力され、電圧印加期間制御信号を出力する。電圧印加期間制御信号は、明るさ制御信号の立上りを信号Aの立上りに同期させ、また明るさ制御信号の立下りを信号Aの立上りから時間τが経過した時点に同期させた信号である。否定回路NOT2は、電圧印加期間制御信号が入力され、コイル短絡制御信号を出力する。論理積回路AND1は、信号Aと電圧印加期間制御信号が入力され、信号Bを出力する。電圧極性記憶回路33は、信号Bが入力され、信号Cと信号Dを出力する。信号Cと信号Dは互いに否定の関係にあり、信号Bの立上りに同期して論理が反転する。論理積回路AND2は、信号Bと信号Cが入力され、信号S1を出力し、論理積回路AND3は、信号Bと信号Dが入力され、信号S2を出力する。同期回路32は、D−FF(ディレイフリップフロップ回路)、論理和回路OR1、否定回路NOT1、抵抗R1、コンデンサC1で構成される。D−FFのD端子には、明るさ制御信号が入力され、CK端子には、信号Aが入力される。Q端子からの信号は、論理和回路OR1に入力され、Qの反転出力端子からの信号は、抵抗R1、コンデンサC1からなる積分回路、否定回路NOT1を介して論理和回路OR1に入力される。時間τの大きさは、この積分回路の時定数により調節する。論理和回路OR1は、電圧印加期間制御信号を出力する。電圧極性記憶回路33は、T−FF(トグルフリップフロップ回路)から構成されるT−FFのT端子には、信号Bが入力され、Q端子からは信号Cが出力され、Qの反転出力端子からは信号Dが出力される。
FIG. 3 is a diagram showing an internal configuration of the control circuit 3 shown in FIG.
As shown in the figure, the control circuit 3 includes an oscillation circuit 31, a synchronization circuit 32, a voltage polarity storage circuit 33, and the like. The oscillation circuit 31 outputs a signal A that is a periodic pulse signal. The synchronization circuit 32 receives the signal A and the brightness control signal, and outputs a voltage application period control signal. The voltage application period control signal is a signal in which the rising edge of the brightness control signal is synchronized with the rising edge of the signal A, and the falling edge of the brightness control signal is synchronized with the time point τ has elapsed from the rising edge of the signal A. The negative circuit NOT2 receives the voltage application period control signal and outputs a coil short-circuit control signal. The AND circuit AND1 receives the signal A and the voltage application period control signal and outputs a signal B. The voltage polarity memory circuit 33 receives the signal B and outputs a signal C and a signal D. The signals C and D are in a negative relationship with each other, and the logic is inverted in synchronization with the rising of the signal B. The AND circuit AND2 receives the signal B and the signal C and outputs the signal S1, and the AND circuit AND3 receives the signal B and the signal D and outputs the signal S2. The synchronization circuit 32 includes a D-FF (delay flip-flop circuit), an OR circuit OR1, a NOT circuit NOT1, a resistor R1, and a capacitor C1. A brightness control signal is input to the D terminal of the D-FF, and a signal A is input to the CK terminal. The signal from the Q terminal is input to the OR circuit OR1, and the signal from the inverted output terminal of Q is input to the OR circuit OR1 via the integrating circuit including the resistor R1 and the capacitor C1, and the NOT circuit NOT1. The magnitude of time τ is adjusted by the time constant of the integration circuit. The OR circuit OR1 outputs a voltage application period control signal. In the voltage polarity memory circuit 33, the signal B is input to the T terminal of the T-FF composed of the T-FF (toggle flip-flop circuit), the signal C is output from the Q terminal, and the inverted output terminal of Q Outputs a signal D.
図4は、図3に示した制御回路3内各部の動作を示すタイミングチャートである。
明るさ制御信号は、デューティー比の大きさが明るさ指示値に対応付けられたPWM信号であり、ハイレベルの期間をオン期間、ローレベルの期間をオフ期間とする。信号Aは、発振回路31からの出力信号であり、周期T/2、パルス幅t1のパルス信号である。電圧印加期間制御信号は、明るさ制御信号の立上りを信号Aの立上りに同期させ、明るさ制御信号の立下りを信号Aの立上りからτ経過した時点に同期させた信号である。ハイレベルの期間を電圧印加期間、ローレベルの期間を電圧無印加期間とする。信号Bは、電圧印加期間は信号Aと同じで、電圧無印加期間はローレベルとなる信号である。信号Cと信号Dは、互いに否定の関係にあり、信号Bの立上りに同期して反転する信号である。信号S1、S2は、論理積回路AND2、AND3の出力信号であり、信号S1は、信号Bと信号Cの論理積、信号S2は信号Bと信号Dの論理積となる。コイル短絡制御信号は、NOT2の出力信号であり、電圧印加期間制御信号の否定になる。
FIG. 4 is a timing chart showing the operation of each part in the control circuit 3 shown in FIG.
The brightness control signal is a PWM signal in which the magnitude of the duty ratio is associated with the brightness instruction value, and a high level period is an on period and a low level period is an off period. The signal A is an output signal from the oscillation circuit 31, and is a pulse signal having a cycle T / 2 and a pulse width t1. The voltage application period control signal is a signal in which the rising edge of the brightness control signal is synchronized with the rising edge of the signal A and the falling edge of the brightness control signal is synchronized with the time point when τ has elapsed from the rising edge of the signal A. A high level period is a voltage application period, and a low level period is a no-voltage application period. The signal B is a signal that is the same as the signal A during the voltage application period and is at a low level during the voltage non-application period. The signal C and the signal D are in a negative relationship with each other and are inverted in synchronization with the rise of the signal B. Signals S1 and S2 are output signals of the AND circuits AND2 and AND3, the signal S1 is a logical product of the signals B and C, and the signal S2 is a logical product of the signals B and D. The coil short circuit control signal is an output signal of NOT2, and is a negative of the voltage application period control signal.
なお、本実施形態の発明に係る放電ランプ装置における、交流変換回路2はプッシュプル方式に限定される必要は無く、ハーフブリッジ方式、フルブリッジ方式でも良い。また、制御回路3の構成は、同じ機能を有すればこれに限定する必要は無く、他の回路構成や、マイコン、PLD等を用いて構成しても良い。また、明るさ制御信号は、PWM信号以外のアナログ電圧信号や、デジタル信号の形態とし、それらの信号を制御回路内部でPWM信号に変換する構成でも良い。
In the discharge lamp device according to the present embodiment, the
本発明の第2の実施形態を図5ないし図8を用いて説明する。
図5は、本実施形態の発明に係る放電ランプ装置の回路構成を示す図である。
同図において、直流電源1から出力される直流電圧は、交流変換回路2Aに入力される。交流変換回路2Aは、スイッチング素子Q1、Q2、Q3、Q4、ダイオードD1、D2、D3、D4からなり、フルブリッジ回路を構成する。スイッチング素子Q1、Q2と、スイッチング素子Q3、Q4は、各々直列に接続され、それらの両端に直流電源1が接続される。スイッチング素子Q1、Q3はハイサイド側に配置され、スイッチング素子Q2、Q4はローサイド側に配置される。ダイオードD1〜D4は、スイッチング素子Q1〜Q4の寄生ダイオード、または別に付加したものであり、スイッチング素子Q1、Q2、Q3、Q4に対して、各々個別に並列接続される。方向は低電位から高電位の方向を順方向とする。スイッチング素子Q1、Q2、Q3、Q4には、制御回路3Aから出力される信号S1、S2、S3、S4が各々入力され、同信号がハイレベルの場合にオンとなり、ローレベルの場合にオフとなるように動作する。トランス5Aは、コイルL1、L2が磁気的に結合されたものである。コイルL1の両端は、交流変換回路2Aのスイッチング素子Q1、Q2の接続点とスイッチング素子Q3、Q4の接続点に接続され、コイルL2の両端は、希ガス蛍光ランプやエキシマランプからなる放電ランプ6の電極に接続される。外部機器などから出力された、明るさ制御信号は、デューティー比の大きさが明るさ指示値に対応付けられたPWM信号であり、同信号は制御回路3Aへ入力される。制御回路3Aからは、明るさ制御信号に基づいて制御される、信号S1、S2、S3、S4が出力される。
A second embodiment of the present invention will be described with reference to FIGS.
FIG. 5 is a diagram showing a circuit configuration of the discharge lamp device according to the invention of the present embodiment.
In the figure, the DC voltage output from the
図6は、図5に示した放電ランプ装置の各部の動作を示す電気波形を示す図である。
同図において、電圧印加期間および電圧無印加期間は、PWM信号の明るさ制御信号を基づいて、制御回路3Aの内部信号に同期させて決められた期間である。電圧印加期間の始まりは、信号S1と信号S4、または信号S2と信号S3のパルス波形の立上り時点に同期し、電圧無印加期間の始まりは、信号S1と信号S4、または信号S2と信号S3のパルス波形の立上りから、時間τが経過した時点に同期する。信号S1、S2、S3、S4は、電圧印加期間の間、パルス幅t1のパルス波形が、周期Tで繰り返し出力される信号であり、信号S1、S4と、信号S2、S3は、互いにパルス波形の位相を180°ずらした関係にある。交流変換回路2Aのスイッチング素子Q1、Q2,Q3,Q4は、各々信号S1、S2、S3、S4に従って動作し、コイルL2に交流電圧を発生させる。ここで、電圧印加期間の最後に信号S1(S2)とS4(S3)のパルス波形が出力されれば、次の電圧印加期間の最初のパルス波形は信号S2(S1)とS3(S4)から出力されるように制御される。すなわち、電圧印加期間の終わりの交流電圧の極性に対して、次の電圧印加期間の始まりの交流電圧の極性は逆極性になるように制御される。また、電圧無印加期間中は信号S2、S4がハイレベルに固定され、信号S1、S3はローレベルに固定される。つまり、電圧無印加期間中はローサイドのスイッチング素子が同時にオンすることにより、コイルL1が短絡状態となり、コイルL1の電圧は0Vになり、同時に放電ランプ6の残留電荷も放出され、ランプ電圧も0Vになる。
FIG. 6 is a diagram showing an electrical waveform showing the operation of each part of the discharge lamp device shown in FIG.
In the figure, the voltage application period and the no-voltage application period are periods determined in synchronization with the internal signal of the control circuit 3A based on the brightness control signal of the PWM signal. The beginning of the voltage application period is synchronized with the rising edge of the pulse waveforms of the signals S1 and S4 or the signals S2 and S3, and the beginning of the voltage non-application period is the signal S1 and the signal S4 or the signals S2 and S3. Synchronized with the time when the time τ has elapsed from the rise of the pulse waveform. The signals S1, S2, S3, and S4 are signals in which a pulse waveform having a pulse width t1 is repeatedly output with a period T during the voltage application period. The signals S1 and S4 and the signals S2 and S3 are pulse waveforms with respect to each other. The phases are shifted by 180 °. Switching elements Q1, Q2, Q3, and Q4 of AC conversion circuit 2A operate according to signals S1, S2, S3, and S4, respectively, and generate an AC voltage in coil L2. If the pulse waveforms of the signals S1 (S2) and S4 (S3) are output at the end of the voltage application period, the first pulse waveform of the next voltage application period is from the signals S2 (S1) and S3 (S4). Controlled to output. That is, the polarity of the AC voltage at the beginning of the next voltage application period is controlled to be opposite to the polarity of the AC voltage at the end of the voltage application period. During the voltage non-application period, the signals S2 and S4 are fixed at a high level, and the signals S1 and S3 are fixed at a low level. That is, when the low-side switching elements are simultaneously turned on during the voltage non-application period, the coil L1 is short-circuited, the voltage of the coil L1 becomes 0V, and the residual charge of the discharge lamp 6 is simultaneously released, and the lamp voltage is also 0V. become.
図7は、図5に示した制御回路3Aの内部構成を示す図である。
同図において、制御回路3Aは、発振回路31、同期回路32、電圧極性記憶回路33などから構成される。発振回路31からは、周期的なパルス信号である信号Aが出力される。同期回路32には、信号Aと明るさ制御信号が入力され、電圧印加期間制御信号を出力する。電圧印加期間制御信号は、明るさ制御信号の立上りを信号Aの立上りに同期させ、また明るさ制御信号の立下りを信号Aの立上りから時間τが経過した時点に同期させた信号である。否定回路NOT2は、電圧印加期間制御信号が入力され、コイル短絡制御信号を出力する。論理積回路AND1には、信号Aと電圧印加期間制御信号が入力され、信号Bを出力する。電圧極性記憶回路33は、信号Bが入力され、信号Cと信号Dを出力する。信号Cと信号Dは互いに否定の関係にあり、信号Bの立上りに同期して論理が反転する。
FIG. 7 is a diagram showing an internal configuration of the control circuit 3A shown in FIG.
In the figure, the control circuit 3A includes an oscillation circuit 31, a synchronization circuit 32, a voltage polarity storage circuit 33, and the like. The oscillation circuit 31 outputs a signal A that is a periodic pulse signal. The synchronization circuit 32 receives the signal A and the brightness control signal and outputs a voltage application period control signal. The voltage application period control signal is a signal in which the rising edge of the brightness control signal is synchronized with the rising edge of the signal A, and the falling edge of the brightness control signal is synchronized with the time point τ has elapsed from the rising edge of the signal A. The negative circuit NOT2 receives the voltage application period control signal and outputs a coil short-circuit control signal. The AND circuit AND1 receives the signal A and the voltage application period control signal, and outputs a signal B. The voltage polarity memory circuit 33 receives the signal B and outputs a signal C and a signal D. The signals C and D are in a negative relationship with each other, and the logic is inverted in synchronization with the rising of the signal B.
論理積回路AND2には、信号Bと信号Cが入力され、信号S1を出力する。論理和回路OR2には、信号S3とコイル短絡制御信号が入力され、信号S2を出力する。論理積回路AND3には、信号Bと信号Dが入力され、信号S3を出力する。論理和回路OR3には、信号S2とコイル短絡制御信号が入力され、信号S4を出力する。同期回路32は、D−FF(ディレイフリップフロップ回路)、論理和回路OR1、否定回路NOT1、抵抗R1、コンデンサC1で構成される。D−FFのD端子には、明るさ制御信号が入力され、CK端子には、信号Aが入力される。Q端子からの信号は、論理和回路OR1に入力され、Qの反転出力端子からの信号は、抵抗R1とコンデンサC1からなる積分回路、否定回路NOT1を介して論理和回路OR1に入力される。時間τの大きさは、この積分回路の時定数により調節する。論理和回路OR1は、電圧印加期間制御信号を出力する。電圧極性記憶回路33は、T−FF(トグルフリップフロツプ回路)から構成される。T−FFのT端子には、信号Bが入力され、Q端子からは信号Cが出力され、Qの反転出力端子からは信号Dが出力される。 A signal B and a signal C are input to the AND circuit AND2, and a signal S1 is output. The logical sum circuit OR2 receives the signal S3 and the coil short circuit control signal and outputs the signal S2. A signal B and a signal D are input to the AND circuit AND3, and a signal S3 is output. A signal S2 and a coil short-circuit control signal are input to the OR circuit OR3, and a signal S4 is output. The synchronization circuit 32 includes a D-FF (delay flip-flop circuit), an OR circuit OR1, a NOT circuit NOT1, a resistor R1, and a capacitor C1. A brightness control signal is input to the D terminal of the D-FF, and a signal A is input to the CK terminal. A signal from the Q terminal is input to the OR circuit OR1, and a signal from the inverted output terminal of Q is input to the OR circuit OR1 via an integrating circuit including a resistor R1 and a capacitor C1, and a negation circuit NOT1. The magnitude of time τ is adjusted by the time constant of the integration circuit. The OR circuit OR1 outputs a voltage application period control signal. The voltage polarity memory circuit 33 is composed of a T-FF (toggle flip-flop circuit). A signal B is input to the T terminal of the T-FF, a signal C is output from the Q terminal, and a signal D is output from the inverted output terminal of Q.
図8は、図7に示した制御回路3内各部の動作を示すタイミングチャートである。
明るさ制御信号は、デューティー比の大きさが明るさ指示値に対応付けられたPWM信号であり、ハイレベルの期間をオン期間、ローレベルの期間をオフ期間とする。信号Aは、発振回路31からの出力信号であり、周期T/2、パルス幅t1のパルス信号である。電圧印加期間制御信号は、明るさ制御信号の立上りを信号Aの立上りに同期させ、明るさ制御信号の立下りを信号Aの立上りからτ経過した時点に同期させた信号である。ハイレベルの期間を電圧印加期間、ローレベルの期間を電圧無印加期間とする。信号Bは、電圧印加期間期間は信号Aと同じで、電圧無印加期間はローレベルとなる信号である。信号Cと信号Dは、互いに否定の関係にあり、信号Bの立上りに同期して反転する信号である。信号S1と信号S3は、論理積回路AND2と論理積回路AND3の出力信号であり、信号S1は、信号Bと信号Cの論理積、信号S3は信号Bと信号Dの論理積である。信号S2と信号S4は、論理和回路OR1と論理和回路OR2の出力信号であり、信号S2は、信号S3とコイル短絡制御信号の論理和、信号S4は信号S1とコイル短絡制御信号の論理和となる。コイル短絡制御信号は、NOT2の出力信号であり、電圧印加期間制御信号の否定になる。
FIG. 8 is a timing chart showing the operation of each part in the control circuit 3 shown in FIG.
The brightness control signal is a PWM signal in which the magnitude of the duty ratio is associated with the brightness instruction value, and a high level period is an on period and a low level period is an off period. The signal A is an output signal from the oscillation circuit 31, and is a pulse signal having a cycle T / 2 and a pulse width t1. The voltage application period control signal is a signal in which the rising edge of the brightness control signal is synchronized with the rising edge of the signal A and the falling edge of the brightness control signal is synchronized with the time point when τ has elapsed from the rising edge of the signal A. A high level period is a voltage application period, and a low level period is a no-voltage application period. The signal B is a signal that is the same as the signal A during the voltage application period and is at a low level during the voltage non-application period. The signal C and the signal D are in a negative relationship with each other and are inverted in synchronization with the rise of the signal B. The signal S1 and the signal S3 are output signals of the AND circuit AND2 and the AND circuit AND3, the signal S1 is a logical product of the signal B and the signal C, and the signal S3 is a logical product of the signal B and the signal D. Signals S2 and S4 are output signals of the OR circuit OR1 and OR circuit OR2. The signal S2 is the logical sum of the signal S3 and the coil short circuit control signal. The signal S4 is the logical sum of the signal S1 and the coil short circuit control signal. It becomes. The coil short circuit control signal is an output signal of NOT2, and is a negative of the voltage application period control signal.
なお、本実施形態の発明においては、コイルL1を短絡するために、ローサイド側のスイッチング素子を同時にオンにしているが、ハイサイド側のスイッチング素子を同時にオンするようにしても良い。また、制御回路3Aの構成は、同じ機能を有すればこれに限定する必要は無く、他の回路構成や、マイコン、PLD等を用いる構成でも良い。また、明るさ制御信号は、PWM信号以外のアナログ電圧信号や、デジタル信号の形態とし、それらの信号を制御回路内部でPWM信号に変換する構成でも良い。 In the invention of this embodiment, the low-side switching elements are simultaneously turned on to short-circuit the coil L1, but the high-side switching elements may be simultaneously turned on. Further, the configuration of the control circuit 3A is not limited to this as long as it has the same function, and another circuit configuration, a configuration using a microcomputer, a PLD, or the like may be used. The brightness control signal may be in the form of an analog voltage signal other than the PWM signal or a digital signal, and the signal may be converted into a PWM signal inside the control circuit.
次に、本発明の放電ランプ装置において可聴音が低減する理由について説明する。
まず、本発明の放電ランプ装置に適用される放電ランプ6の一例としての希ガス蛍光ランプについて説明する。
図9(a)は、希ガス蛍光ランプ6の管軸方向に直交する切断面から見た断面図、図9(b)は、希ガス蛍光ランプ6の斜視図である。
これらの図に示すように、希ガス蛍光ランプ6は、例えば、ガラス管61にて密閉状に構成された直管状の外囲器であって、その内面には希土類蛍光体、ハロリン酸塩蛍光体などの蛍光体よりなる蛍光物質62が形成されている。ガラス管61の封着構造はガラス管61の端部にディスク状の封着ガラス板を封着して構成されているが、例えば、単にガラス管61を加熱しながら縮径加工し溶断するいわゆるトップシールによって構成することもできる。外部電極63、64は、例えば、アルミニウムテープを幅1mmに切断したものが、ガラス管61の外表面における希ガス蛍光ランプ6の中心軸を挟んだ対向位置に貼り付けられて構成される。また、外部電極63、64は、例えば、導電性ペーストをスクリーン印刷し、焼付けて形成したものであってもよい。なお、このガラス管61の密閉空間には水銀などの金属蒸気を含まないHe、Ar、Xe、Krのいずれか1種類以上を主成分とする希ガスが所定量封入されている。易始動部位65は、導電性物質もしくは易電子放射物質よりなり、放電開始を容易にするために、ガラス管61の内部に少なくとも1箇所配置される。放電は易始動部位65を起点に発生し、そこから連鎖的に希ガス蛍光ランプ6全体に広がる。通常は、ガラス管61の端部等に設けられ、点灯中における光取出効率に影響を与えないようにする。
Next, the reason why the audible sound is reduced in the discharge lamp device of the present invention will be described.
First, a rare gas fluorescent lamp as an example of the discharge lamp 6 applied to the discharge lamp device of the present invention will be described.
FIG. 9A is a cross-sectional view of the rare gas fluorescent lamp 6 viewed from a cross-section orthogonal to the tube axis direction, and FIG. 9B is a perspective view of the rare gas fluorescent lamp 6.
As shown in these figures, the rare gas fluorescent lamp 6 is, for example, a straight tube envelope that is hermetically sealed with a
図10は、希ガス蛍光ランプやエキシマランプからなる放電ランプ6の等価回路を示す図である。
放電ランプ6は、ガラス管61の静電容量Cgと、放電のインピーダンスpが直列に接続され、放電空間の静電容量Cdが放電のインピーダンスpと並列に接続された形で表される。このように、希ガス蛍光ランプやエキシマランプからなる放電ランプ6は、ガラス管61の静電容量を介して放電する、容量性の負荷である。放電が発生すると、ガラス管61内部の放電により生じた電荷が、外部からの電界に引き寄せられる形でガラス管61の内壁に蓄積され、逆方向の電界が加えられるまで維持される。そのため、放電ランプ装置からの電力の供給を停止しても、放電ランプ6に蓄積された電荷により、ランプ電圧はすぐには0にならず、充電された大きな容量素子のような性質を持つ。
FIG. 10 is a diagram showing an equivalent circuit of the discharge lamp 6 composed of a rare gas fluorescent lamp or an excimer lamp.
The discharge lamp 6 is represented in such a manner that the capacitance Cg of the
図11は、図17に示した従来技術に係る放電ランプ装置において、DC−DCコンバーター102を有しない放電ランプ装置における、トランス105の一次電圧Vの波形とトランス105の磁束密度Bの波形を示した図であり、図11(a)は、電圧印加期間後半部から、電圧無印加期間、電圧印加期間前半部までの全体を示す図であり、図11(b)は、電圧印加期間から電圧無印加期間への切り替わり時点の拡大図、図11(c)は、電圧無印加期間から電圧印加期間への切り替わり時点の拡大図である。ここで、トランス105のコアの実効断面積をAe、コイルの巻数をnとすると、磁束密度Bと電圧Vは、B={1/(Ae×n)}×∫Vdtの関係にある。
これらの図に示すように、電圧無印加期間中は、交流変換回路103の動作は停止しているが、主に放電ランプ106の容量成分と、浮遊容量と、トランス105の二次側コイルのインダクタンスによる共振状態となり、電圧無印加期間の初期において、図11(b)の拡大図に示すように、共振電圧が発生する。よって、電圧印加期間終了後も、共振電圧のAの部分に示すように磁束密度Bが増加を続け、磁束密度Bの振動の中心がプラス側に偏る。このように磁束密度Bの振動に偏りが生じ、図11(a)のBの部分に示すようなピークが生じる場合に、可聴音が発生しており、これが電圧無印加期間初期の可聴音の原因と考えられる。次に、電圧印加期間の初期においては、最初に印加される電圧極性方向に偏励磁されるので、図11(a)のCの部分に示すような磁束密度Bのピークが生じる。これが電圧印加期間初期の可聴音の原因と考えられる。
FIG. 11 shows the waveform of the primary voltage V of the transformer 105 and the waveform of the magnetic flux density B of the transformer 105 in the discharge lamp apparatus according to the prior art shown in FIG. 17, without the DC-
As shown in these figures, the operation of the AC conversion circuit 103 is stopped during the period in which no voltage is applied. However, the capacitance component of the discharge lamp 106, the stray capacitance, and the secondary side coil of the transformer 105 are mainly used. In a resonance state due to inductance, a resonance voltage is generated in the initial stage of no voltage application as shown in the enlarged view of FIG. Therefore, even after the voltage application period ends, the magnetic flux density B continues to increase as shown by the portion A of the resonance voltage, and the center of vibration of the magnetic flux density B is biased to the plus side. In this way, when the vibration of the magnetic flux density B is biased and a peak as shown in part B of FIG. 11A occurs, an audible sound is generated, which is an audible sound in the initial period of no voltage application. Possible cause. Next, in the initial period of the voltage application period, since the bias excitation is performed in the voltage polarity direction to be applied first, a peak of the magnetic flux density B as shown in a portion C of FIG. This is considered to be the cause of the audible sound in the initial period of voltage application.
図12は、第1(および第2)の実施形態の発明に係る放電ランプ装置における、トランス5(5A)の一次電圧Vの波形と、トランス5(5A)の磁束密度Bの波形を示した図であり、図12(a)は、電圧印加期間後半部から、電圧無印加期間、電圧印加期間前半部までの全体を示した図であり、図12(b)は、電圧印加期間から電圧無印加期間への切り替わり時点の拡大図、図12(c)は、電圧無印加期間から電圧印加期間への切り替わり時点の拡大図である。ここで、トランス5(5A)のコアの実効断面積をAe、コイルの巻数をnとすると、磁束密度Bと電圧Vは、B={1/(Ae×n)}×∫Vdtの関係にある。
これらの図に示すように、電圧無印加期間中、トランス5(5A)のコイルL3(L1)が短絡されているので、共振電圧は発生しない。このとき、励磁電流は短絡されたコイルL3(L1)を流れ続け、短期的にみれば、磁束密度Bは同じ大きさを保つとみなせる。よって、電圧無印加期間初期に、図11(a)のBの部分に示すような磁束密度Bの高いピークが発生しないので、可聴音が抑制される。また、電圧印加期間の初期の一次電圧の極性は、前回の電圧印加期間終了時の極性と逆になるように制御されるので、磁化される方向は、電圧無印加期間の磁束密度を打ち消す方向となる。よって、電圧印加期間初期に、図11(a)のCの部分に示すような磁束密度Bの高いピークが発生しないので、可聴音が抑制される。
FIG. 12 shows the waveform of the primary voltage V of the transformer 5 (5A) and the waveform of the magnetic flux density B of the transformer 5 (5A) in the discharge lamp device according to the invention of the first (and second) embodiment. FIG. 12A is a diagram showing the whole from the latter half of the voltage application period to the no-voltage application period and the first half of the voltage application period, and FIG. 12B shows the voltage from the voltage application period to the voltage. FIG. 12C is an enlarged view at the time of switching from the voltage non-application period to the voltage application period. Here, when the effective cross-sectional area of the core of the transformer 5 (5A) is Ae and the number of turns of the coil is n, the magnetic flux density B and the voltage V have a relationship of B = {1 / (Ae × n)} × ∫Vdt. is there.
As shown in these figures, during the voltage non-application period, the coil L3 (L1) of the transformer 5 (5A) is short-circuited, so that no resonance voltage is generated. At this time, the exciting current continues to flow through the short-circuited coil L3 (L1), and it can be considered that the magnetic flux density B maintains the same magnitude in the short term. Therefore, at the beginning of the voltage non-application period, a peak with a high magnetic flux density B as shown in part B of FIG. 11A does not occur, so that audible sound is suppressed. In addition, since the polarity of the primary voltage at the beginning of the voltage application period is controlled to be opposite to the polarity at the end of the previous voltage application period, the magnetized direction is the direction that cancels the magnetic flux density during the voltage non-application period. It becomes. Therefore, at the beginning of the voltage application period, a peak with a high magnetic flux density B as shown in part C of FIG. 11A does not occur, so that an audible sound is suppressed.
次に、図12(b)の一次電圧における期間τの大きさの設定法について説明する。
トランス5(5A)の一次電圧(またはランプ電圧)が電圧印加期間の最後に極性反転した時点から、トランス5(5A)のコイルL3(L1)が短絡され、トランス5(5A)の一次電圧が0Vになるまでの期間τの大きさは、0.5Tよりも小さい大きさで設定するのが望ましい。Tは電圧印加期間終了直前におけるランプ電圧の周期に相当する。
図13は、期間τの大きさを0.10Tから0.50Tまで変化させた場合のトランス5(5A)からの可聴音の大きさを、5人の官能試験により評価した結果を示す表である。ここで、スイッチング素子Q1、Q2(Q1、Q2、Q3、Q4)への信号S1,S2(S1,S2、S3、S4)の周期Tの大きさは20μsとした。
同図に示すように、期間τを0.20Tから0.40Tに設定することにより、可聴音は殆ど気にならなくなり、特に0.25Tから0.30Tでは、全く気にならない大きさであった。従って、期間τは0.20Tから0.40Tの範囲で設定することにより、トランス5(5A)からの可聴音を気にならない程度にすることができる。これは、電圧印加期間終了時と開始時の電圧波形の違い、電圧無印加期間の残留磁束密度の大きさの相互関係に起因していると考えられる。電圧印加期間終了時と開始時の電圧波形が違う原因は、開始時の放電が未発達であり、放電ランプの容量成分が小さいためと考えられる。
Next, a method for setting the magnitude of the period τ in the primary voltage in FIG.
Since the polarity of the primary voltage (or lamp voltage) of the transformer 5 (5A) is reversed at the end of the voltage application period, the coil L3 (L1) of the transformer 5 (5A) is short-circuited, and the primary voltage of the transformer 5 (5A) is It is desirable to set the magnitude of the period τ until it reaches 0V with a magnitude smaller than 0.5T. T corresponds to the cycle of the lamp voltage immediately before the end of the voltage application period.
FIG. 13 is a table showing the result of evaluation of the audible sound from the transformer 5 (5A) when the magnitude of the period τ is changed from 0.10 T to 0.50 T by the sensory test of five people. is there. Here, the period T of the signals S1, S2 (S1, S2, S3, S4) to the switching elements Q1, Q2 (Q1, Q2, Q3, Q4) is set to 20 μs.
As shown in the figure, by setting the period τ from 0.20T to 0.40T, the audible sound becomes almost unnoticeable, especially at 0.25T to 0.30T. It was. Therefore, by setting the period τ in the range of 0.20T to 0.40T, the audible sound from the transformer 5 (5A) can be set to a level that does not matter. This is considered to be due to the correlation between the voltage waveform at the end and the start of the voltage application period, and the residual magnetic flux density during the voltage non-application period. The reason why the voltage waveform at the end of the voltage application period is different from the voltage waveform at the start is thought to be because the discharge at the start is undeveloped and the capacity component of the discharge lamp is small.
さらに、期間τの大きさは、τ>t1としなければならない。t1は、図2(図4)などに示されるスイッチング素子Q1、Q2(Q1、Q2、Q3、Q4)のオン時間である。図1に示した回路において、τ≦t1とした場合、コイル短絡回路4と、スイッチング素子Q1またはスイッチング素子Q2が一時的に同時にオンする状態が生じる。コイル短絡回路4がオンすると、コイルL1は低インピーダンス状態となるので、スイッチング素子Q1またはスイッチング素子Q2がオンすると、大電流が流れ、回路が故障する危険がある。また、図4に示した回路において、τ≦t1とした場合、ローサイド側のスイッチング素子と、スイッチング素子Q1またはQ3が一時的に同時にオンする状態、いわゆるアーム短絡の状態となり、大電流が流れ、回路が故障する危険がある。 Furthermore, the magnitude of the period τ must be τ> t1. t1 is the on-time of the switching elements Q1, Q2 (Q1, Q2, Q3, Q4) shown in FIG. 2 (FIG. 4) and the like. In the circuit shown in FIG. 1, when τ ≦ t1, the coil short circuit 4 and the switching element Q1 or the switching element Q2 are temporarily turned on at the same time. When the coil short circuit 4 is turned on, the coil L1 is in a low impedance state. Therefore, when the switching element Q1 or the switching element Q2 is turned on, there is a risk that a large current flows and the circuit breaks down. In the circuit shown in FIG. 4, when τ ≦ t1, the low-side switching element and the switching element Q1 or Q3 are temporarily turned on at the same time, so-called arm short circuit state, and a large current flows. Risk of circuit failure.
図14は、図1に示した回路において、信号S1、S2、ランプ電流、およびランプ電圧の波形を示す図である。
同図に示すように、ランプの放電は、ランプ電圧の極性が反転し、ランプ電圧が急激に変化した直後に発生し、これに伴い高いピークの放電電流が流れる。続いて、放電が伴わない、小さいピークの共振電流が逆向きに流れる。この共振電流は、主にトランス5のリーケージインダクタンスと、放電ランプ6の静電容量によるものである。この放電電流が流れる時間をtd、共振電流が流れる時間をtrとすると、信号S1、S2のパルス幅t1は、td≦t1≦td+trの大きさに調整するのが良い。t1<tdとすると、放電電流の大きさが変わり、出力が不安定になる問題がある。また、t1>td+trとすると、放電に関係しない共振電流が流れ続けることになり、損失が増加し、効率が低下する問題がある。
FIG. 14 is a diagram showing waveforms of signals S1, S2, lamp current, and lamp voltage in the circuit shown in FIG.
As shown in the figure, the discharge of the lamp is generated immediately after the polarity of the lamp voltage is reversed and the lamp voltage is rapidly changed, and accordingly, a high peak discharge current flows. Subsequently, a small peak resonance current without discharge flows in the opposite direction. This resonance current is mainly due to the leakage inductance of the
次に、本発明に係る放電ランプ装置と、可聴音低減の機能を有しない従来技術に係る放電ランプ装置との比較について説明する。
図15は、本発明のコイル短絡機能や電圧極性制御機能、および特許文献2,3に示されているようなDC−DCコンバーターを有しない、いわゆる可聴音低減機能のない放電ランプ装置における可聴音のレベルを示した図、図16は、第1および第2の実施形態の発明に係る放電ランプ装置における可聴音のレベルを示した図である。縦軸は騒音計からの出力電圧、横軸は時間である。なお、測定に使用した測定器は、リオン株式会社製のNA−41を用い、放電ランプ装置におけるトランスからの音を測定したものである。
図15に示すように、可聴音低減機能を有しない従来技術に係る放電ランプ装置では、電圧印加期間の初期と、電圧無印加期間の初期に大きな可聴音が発生していることが分かる。一方、図16に示すように、本発明に係る放電ランプ装置においては、電圧印加期間初期および電圧無印加期間初期に発生していた可聴音の発生が低減され、改善されていることが分かる。電圧無印加期間初期に発生していた可聴音は、主に電圧無印加期間中にトランスのコイルを短絡することによって改善されたものであり、電圧印加期間の初期に発生していた可聴音は、主に、電圧印加期間の終わりの交流電圧の極性に対して、次の電圧印加期間の始まりの交流電圧の極性を逆極性とすることで改善されたものである。
Next, a comparison between the discharge lamp device according to the present invention and the discharge lamp device according to the prior art having no function of reducing audible sound will be described.
FIG. 15 shows an audible sound in a discharge lamp device without a so-called audible sound reduction function which does not have a DC short-circuit function and a voltage polarity control function of the present invention and a DC-DC converter as disclosed in
As shown in FIG. 15, in the discharge lamp device according to the related art that does not have an audible sound reduction function, it can be seen that a large audible sound is generated at the initial stage of the voltage application period and at the initial stage of the voltage non-application period. On the other hand, as shown in FIG. 16, in the discharge lamp device according to the present invention, it can be seen that the generation of audible sounds occurring at the beginning of the voltage application period and the initial period of no voltage application is reduced and improved. The audible sound that was generated at the beginning of the voltage non-application period was improved mainly by short-circuiting the transformer coil during the voltage non-application period. This is mainly improved by making the polarity of the AC voltage at the beginning of the next voltage application period opposite to the polarity of the AC voltage at the end of the voltage application period.
1 直流電源
2、2A 交流変換回路
3、3A 制御回路
31 発振回路
32 同期回路
33 電圧極性記憶回路
4 コイル短絡回路
5、5A トランス
6 放電ランプ
61 ガラス管
62 蛍光物質
63、64 外部電極
65 易始動部位
Q1〜Q4 スイッチング素子
D1〜D4 ダイオード
L1〜L3 コイル
AND1〜AND3 論理積回路
OR1〜OR3 論理和回路
NOT1、NOT2 否定回路
R1−C1 積分回路
D−FF ディレイフリップフロップ回路
T−FF トグルフリップフロップ回路
DESCRIPTION OF
Claims (2)
前記バースト調光のオフ期間の間、前記トランスのコイルの少なくとも1つを短絡する短絡回路を備えたことを特徴とする放電ランプ装置。 An AC conversion circuit that alternately switches two or two sets of switching elements to convert a DC voltage into an AC voltage, a transformer that boosts the AC voltage from the AC conversion circuit, and a secondary side of the transformer A discharge lamp device for performing burst dimming of the discharge lamp,
A discharge lamp device comprising a short circuit that short-circuits at least one of the coils of the transformer during an off period of the burst dimming.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008096308A JP2009252410A (en) | 2008-04-02 | 2008-04-02 | Discharge lamp device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008096308A JP2009252410A (en) | 2008-04-02 | 2008-04-02 | Discharge lamp device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009252410A true JP2009252410A (en) | 2009-10-29 |
Family
ID=41312949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008096308A Pending JP2009252410A (en) | 2008-04-02 | 2008-04-02 | Discharge lamp device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009252410A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011052786A1 (en) | 2009-11-02 | 2011-05-05 | 旭硝子株式会社 | Fluorine-containing compound, fluorine-containing polymer and fluorine-containing copolymer |
JP2020047527A (en) * | 2018-09-20 | 2020-03-26 | 東芝ライテック株式会社 | Discharge lamp lighting device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034651A1 (en) * | 1997-12-24 | 1999-07-08 | Honeywell Inc. | Method and apparatus for dimming a lamp in a backlight of a liquid crystal display |
WO2003055280A1 (en) * | 2001-12-19 | 2003-07-03 | Northrop Grumman | Method and apparatus for dimming high-intensity fluorescent lamps |
-
2008
- 2008-04-02 JP JP2008096308A patent/JP2009252410A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034651A1 (en) * | 1997-12-24 | 1999-07-08 | Honeywell Inc. | Method and apparatus for dimming a lamp in a backlight of a liquid crystal display |
WO2003055280A1 (en) * | 2001-12-19 | 2003-07-03 | Northrop Grumman | Method and apparatus for dimming high-intensity fluorescent lamps |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011052786A1 (en) | 2009-11-02 | 2011-05-05 | 旭硝子株式会社 | Fluorine-containing compound, fluorine-containing polymer and fluorine-containing copolymer |
JP2020047527A (en) * | 2018-09-20 | 2020-03-26 | 東芝ライテック株式会社 | Discharge lamp lighting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI410178B (en) | Discharge lamp lighting device and projector | |
JP2007280951A (en) | Fluorescent lamp driving circuit and its driving method | |
KR100961315B1 (en) | Lighting apparatus for rare gas fluorescent lamp | |
EP1819204A2 (en) | Discharge lamp ignition device | |
EP1372363B1 (en) | Electric discharge lamp and electric discharge lamp drive apparatus | |
EP1897418A2 (en) | Method for driving an inverter of a gas discharge supply circuit | |
JP2006012846A (en) | Lamp driving device and method of liquid crystal display device | |
JP2009252410A (en) | Discharge lamp device | |
JP4135398B2 (en) | High pressure discharge lamp lighting device | |
KR101181142B1 (en) | Lighting apparatus for rare gas fluorescent lamp | |
KR20090105818A (en) | Discharge lamp apparatus | |
JP2005071857A (en) | Lighting device for dielectric barrier discharge lamp | |
JP4209937B2 (en) | Dielectric barrier discharge lamp lighting device and lighting method | |
JP2002075674A (en) | Electric discharge lamp driving equipment | |
JP2001267093A (en) | Electric discharge lamp lighting equipment | |
JP2004215463A (en) | Power supply device, backlight device, and liquid crystal display | |
JP2005005204A (en) | Discharge lamp lighting device | |
JP3576875B2 (en) | Lighting device for rare gas discharge lamps | |
JP2001052887A (en) | Lighting device for rare-gas discharge lamp | |
Yeon et al. | A New Dimming Method for Electrodeless Lamps | |
JP2001143887A (en) | Lighting device for rare gas discharge lamp | |
WO2003039207A1 (en) | Discharging lamp apparatus | |
JP2004259706A (en) | Lighting device for rare gas discharge lamp | |
JP2001160497A (en) | Rare gas fluorescent lamp lighting device | |
JP2005353366A (en) | Discharge lamp lighting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |