JP2009224606A - Manufacturing method of semiconductor element having superjunction structure - Google Patents
Manufacturing method of semiconductor element having superjunction structure Download PDFInfo
- Publication number
- JP2009224606A JP2009224606A JP2008068346A JP2008068346A JP2009224606A JP 2009224606 A JP2009224606 A JP 2009224606A JP 2008068346 A JP2008068346 A JP 2008068346A JP 2008068346 A JP2008068346 A JP 2008068346A JP 2009224606 A JP2009224606 A JP 2009224606A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductivity type
- silicon substrate
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 125
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 99
- 238000005530 etching Methods 0.000 claims abstract description 99
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 99
- 239000010703 silicon Substances 0.000 claims abstract description 99
- 238000005498 polishing Methods 0.000 claims abstract description 60
- 150000004767 nitrides Chemical class 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 9
- 239000005052 trichlorosilane Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 101
- 239000013078 crystal Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 15
- 238000007517 polishing process Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Abstract
Description
本発明は、特にｎ型の半導体基板に形成されたトレンチ内にｐ型の半導体をエピタキシャル成長させることにより、ｎ型半導体領域とｐ型半導体領域とが縞状に繰り返し接合された、ｐｎ接合構造の並列構造を有する半導体、例えば、スーパージャンクションＭＯＳトランジスタの製造方法に関する。 In particular, the present invention has a pn junction structure in which a p-type semiconductor is epitaxially grown in a trench formed in an n-type semiconductor substrate so that the n-type semiconductor region and the p-type semiconductor region are repeatedly joined in stripes. The present invention relates to a method of manufacturing a semiconductor having a parallel structure, for example, a super junction MOS transistor.
通常の縦型パワーＭＯＳＦＥＴ（絶縁ゲート電界効果トランジスタ：プレーナー型）では、その耐圧に応じてオン抵抗の下限値が理論的に定まる。すなわち、素子の耐圧を高くするとオン抵抗の下限値も高くなり、スイッチング損失が大きくなることが避けられない。これは、オン状態で流れるドリフト電流の方向とオフ状態（逆バイアス状態）で空乏層が広がる方向が同じためである。換言すると、素子の耐圧を高くするためには、ドリフト層の抵抗を高くする必要がある。
こうした事情は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やダイオード等についても同じである。
In a normal vertical power MOSFET (insulated gate field effect transistor: planar type), the lower limit value of the on-resistance is theoretically determined according to the breakdown voltage. That is, when the breakdown voltage of the element is increased, the lower limit value of the on-resistance is increased, and it is inevitable that the switching loss increases. This is because the direction of the drift current flowing in the on state is the same as the direction in which the depletion layer spreads in the off state (reverse bias state). In other words, in order to increase the breakdown voltage of the element, it is necessary to increase the resistance of the drift layer.
The same situation applies to IGBTs (insulated gate bipolar transistors) and diodes.
こうした問題に対し、不純物濃度を高めたｎ型ドリフト層領域と、ｐ型の仕切り領域を並列かつ交互に繰り返したｐｎ接合構造をもった縦型パワーＭＯＳＦＥＴ（スーパージャンクションＭＯＳＦＥＴ）が提案され、実用化されている（例えば、特許文献１参照）。こうした構造のパワーＭＯＳＦＥＴでは、ｐｎ接合を繰り返し並列に形成しているため、オフ状態の時に、横方向、縦方向共に空乏領域を形成できるため、ドリフト層全体を幅広く空乏化でき、高い耐圧を確保できる。また、この構成であればドリフト層の不純物濃度を高めることができるので、オン抵抗を低減できる。 To solve these problems, a vertical power MOSFET (super junction MOSFET) having a pn junction structure in which an n-type drift layer region with an increased impurity concentration and a p-type partition region is alternately and repeatedly arranged has been proposed and put into practical use. (For example, refer to Patent Document 1). In a power MOSFET with such a structure, pn junctions are repeatedly formed in parallel, so that a depletion region can be formed in both the horizontal and vertical directions in the off state, so that the entire drift layer can be widely depleted and high breakdown voltage is ensured. it can. Further, with this structure, the impurity concentration of the drift layer can be increased, so that the on-resistance can be reduced.
ｐｎ接合構造を並列かつ交互に繰り返した半導体基板を得るには、半導体基板に対しイオン注入工程とエピタキシャル層の成長工程とを繰り返して形成する方法もあるが、微細化が難しく特性の向上に限界があり、また、工程数が増大しやすく、操作が煩雑となり、コスト面にも問題が生じる。これに対し、第１導電型のシリコン単結晶基板の表面にエッチングによりトレンチ（溝）を形成し、該トレンチを第２導電型の充填エピタキシャル層で埋めることで、並列かつ交互に繰り返した構成のｐｎ接合構造を形成する技術が開示されている（例えば、特許文献２、特許文献３参照）。
In order to obtain a semiconductor substrate in which pn junction structures are repeated in parallel and alternately, there is a method in which an ion implantation process and an epitaxial layer growth process are repeatedly performed on the semiconductor substrate. In addition, the number of steps is likely to increase, the operation becomes complicated, and there is a problem in terms of cost. On the other hand, a trench (groove) is formed by etching on the surface of the first conductivity type silicon single crystal substrate, and the trench is filled with a second conductivity type filling epitaxial layer, thereby repeating the structure in parallel and alternately. Techniques for forming a pn junction structure have been disclosed (see, for example,
上記トレンチをエピタキシャル成長法によりエピタキシャル層で埋める場合、オン抵抗をより低下させるためには、耐圧を決めるトレンチ深さに対して、トレンチの開口幅を小さく、つまりは、そのアスペクト比を大きくする必要がある。しかし、アスペクト比を大きくすると、トレンチの形状が基板の表面に対し法線方向に細長い長方形となるので、トレンチをエピタキシャル成長法によりエピタキシャル膜で埋める途中でトレンチ開口部分が塞がりやすくなり、内部に空隙（ボイド）が残留しやすくなることが指摘されている（例えば、特許文献３参照）。この問題の解決策としては、トレンチを埋める工程で、エピタキシャル層の成長を途中で一旦止め、新たにＨＣｌガスを導入し、開口部を狭窄しているエピタキシャル層部分をエッチング除去してから、エピタキシャル層の成長を再開する方法や、あるいはＨＣｌガスを導入しながらエピタキシャル成長を行う方法（例えば、特許文献４参照）が開示されている。 When the trench is filled with an epitaxial layer by an epitaxial growth method, in order to further reduce the on-resistance, it is necessary to reduce the opening width of the trench with respect to the trench depth that determines the breakdown voltage, that is, to increase the aspect ratio. is there. However, when the aspect ratio is increased, the shape of the trench becomes a rectangular shape that is elongated in the normal direction to the surface of the substrate. It has been pointed out that voids tend to remain (see, for example, Patent Document 3). As a solution to this problem, in the process of filling the trench, the growth of the epitaxial layer is temporarily stopped halfway, a new HCl gas is introduced, and the epitaxial layer portion constricting the opening is removed by etching. A method of restarting layer growth or a method of performing epitaxial growth while introducing HCl gas is disclosed (for example, see Patent Document 4).
しかしながら、トレンチを形成し、エピタキシャル成長によりトレンチを埋める方法では、所定の位置に平坦な鏡面化された表面を確保することが重要となる。しかし、トレンチ部のみをエピタキシャル成長で埋めることは出来ず、それ以外の部分にもエピタキシャル成長が行われ、基板の表面にシリコン単結晶の段差や盛り上がり（突起物）等が形成される。そのため、エピタキシャル成長後に基板表面を研磨等により、突起部やポリシリコンを除去し、平坦化する必要がある。 However, in the method of forming a trench and filling the trench by epitaxial growth, it is important to secure a flat mirrored surface at a predetermined position. However, it is impossible to fill only the trench portion by epitaxial growth, and epitaxial growth is also performed on other portions, and steps or bulges (projections) of the silicon single crystal are formed on the surface of the substrate. Therefore, after the epitaxial growth, it is necessary to planarize the substrate surface by removing the protrusions and polysilicon by polishing or the like.
そこで、平坦化処理に関して、上記特許文献２には、エピタキシャル成長後の基板表面を化学機械研磨法により研磨することが示されている。しかし、精度良くトレンチの深さを制御する手法に問題が残されていた。それに対し、上記特許文献３にトレンチを形成する際のマスク酸化膜を研磨時にストッパ膜として基板表面の研磨を行うことが提案されている。また、酸化膜をエッチストッパーとして、ドライエッチング法により基板表面に形成されたシリコン突起物をエッチングで除去する方法も示されている。一方、特許文献５には、トレンチを形成する際のマスク酸化膜をストッパーとして基板表面のシリコン突起物を研磨、又は、エッチングで除去した後、ストッパーとした酸化膜を除去し研磨により平坦化を行うことが示されている。
Therefore, regarding the planarization treatment,
上述のように、トレンチをエピタキシャル成長で埋め込んだ後の、平坦化に関する様々な手法が提案されている。その代表的なものは、トレンチを形成する時に用いる酸化膜を残して、トレンチをエピタキシャル成長で埋め込みトレンチ開口部に生ずるシリコンの突起物を研磨、エッチング等で除去する際、前記酸化膜をストッパーとして基準面を得る製造手法である。この手法では、トレンチをエピタキシャル成長で埋め込む際に基板の結晶方位を選定し、ＨＣｌガスを用いた選択エピタキシャル成長を行うことで突起物の形状を一定にすることができ、それを比較的安定して除去することが可能となる。しかし、上記のような従来の手法を用いると酸化膜の周辺下部もエッチングされてしまう。また、ＲＩＥ（反応性イオンエッチング）によるダメージを除去するために、犠牲酸化をすると、図１１に示されるように、トレンチの表層部に酸化膜の庇が生じてしまい、その結果、埋込みエピタキシャル成長時に、トレンチ開口部近傍に転位の発生が起こり、デバイスの電気的特性に悪影響を及ぼすという問題があることが判った。 As described above, various methods relating to planarization after the trench is filled by epitaxial growth have been proposed. A typical example is that the oxide film used when forming the trench is left, and when the silicon protrusion formed in the trench opening is removed by polishing and etching by etching, the oxide film is used as a stopper as a reference. It is a manufacturing technique to obtain a surface. In this method, the crystal orientation of the substrate is selected when the trench is buried by epitaxial growth, and the shape of the protrusion can be made constant by performing selective epitaxial growth using HCl gas, which can be removed relatively stably. It becomes possible to do. However, when the conventional method as described above is used, the lower part of the periphery of the oxide film is also etched. In addition, when sacrificial oxidation is performed to remove damage caused by RIE (reactive ion etching), as shown in FIG. 11, a flaw of an oxide film is generated in the surface layer portion of the trench. As a result, during buried epitaxial growth, It has been found that there is a problem that dislocation occurs in the vicinity of the trench opening, which adversely affects the electrical characteristics of the device.
本発明は、これらの事情を考慮してなされたものであり、第１導電型シリコン基板に縞状のトレンチを形成し、エピタキシャル成長によりトレンチ内が第２導電型領域とされたスーパージャンクション構造を有する半導体素子の製造方法において、トレンチ開口部近傍に転位を発生させることがなく、鏡面化された所定の表面のエピタキシャルウェーハを着実に得るための製造方法を提供するものである。すなわち、研磨工程の研磨代を少なくでき、第２導電型領域の深さの精度を向上させることが可能となり、高品質な並列ｐｎ接合構造を有する半導体を優れた生産性で製造する方法を提供することを目的とする。 The present invention has been made in consideration of these circumstances, and has a super junction structure in which a striped trench is formed in a first conductivity type silicon substrate and the inside of the trench is made a second conductivity type region by epitaxial growth. In a semiconductor device manufacturing method, there is provided a manufacturing method for steadily obtaining a mirror-finished epitaxial wafer having a predetermined surface without generating dislocations in the vicinity of a trench opening. In other words, it is possible to reduce the polishing allowance in the polishing step, improve the depth accuracy of the second conductivity type region, and provide a method for manufacturing a semiconductor having a high-quality parallel pn junction structure with excellent productivity. The purpose is to do.
上記目的を達成するための本発明は、第１導電型のシリコン基板上に縞状のトレンチを形成し、該トレンチ内にエピタキシャル成長法により第２導電型の領域を形成し、前記第１導電型のシリコン基板と前記トレンチ内に形成された第２導電型の領域との界面にｐｎ接合構造が形成される、スーパージャンクション構造を有する半導体素子の製造方法において、前記第１導電型のシリコン基板に酸化膜又は窒化膜或はレジストをマスクとして用いてエッチングによりトレンチを形成する工程と、前記マスクとして用いた酸化膜又は窒化膜或はレジストを除去する工程と、エピタキシャル成長法により第２導電型領域を前記トレンチを形成した第１導電型のシリコン基板上に成長させて前記トレンチを埋め込む工程と、前記エピタキシャル成長の際に前記トレンチの開口部より上部に成長した第２導電型領域のオーバーデポ層を、第１導電型層表面をエッチストッパーとして電気化学的エッチングにより除去し、前記第１導電型層表面を露出させる工程と、前記第１導電型層表面を露出させたシリコン基板表面を研磨して平坦化する工程を含むことを特徴とするスーパージャンクション構造を有する半導体素子の製造方法である（請求項１）。 In order to achieve the above object, according to the present invention, a striped trench is formed on a first conductivity type silicon substrate, a second conductivity type region is formed in the trench by an epitaxial growth method, and the first conductivity type is formed. In a method of manufacturing a semiconductor device having a super junction structure, in which a pn junction structure is formed at an interface between a silicon substrate of the second conductivity type and a region of the second conductivity type formed in the trench, the silicon substrate of the first conductivity type A step of forming a trench by etching using an oxide film, a nitride film or a resist as a mask, a step of removing the oxide film, the nitride film or the resist used as the mask, and a second conductivity type region by an epitaxial growth method. Growing on the first conductivity type silicon substrate having the trench embedded therein and embedding the trench; and the epitaxial growth In this case, the over-deposited layer of the second conductivity type region grown above the opening of the trench is removed by electrochemical etching using the surface of the first conductivity type layer as an etch stopper to expose the surface of the first conductivity type layer. And a step of polishing and flattening the surface of the silicon substrate from which the surface of the first conductivity type layer is exposed, and a method of manufacturing a semiconductor device having a super junction structure (claim 1). .
このように、第１導電型のシリコン基板上に縞状のトレンチを形成し、該トレンチ内にエピタキシャル成長法により第２導電型の領域を形成し、前記第１導電型のシリコン基板と前記トレンチ内に形成された第２導電型の領域との界面にｐｎ接合構造が形成される、スーパージャンクション構造を有する半導体素子の製造方法において、上記のような工程を有する製造方法によってスーパージャンクション構造を有する半導体素子を製造すれば、酸化膜マスク又は窒化膜或はレジストマスクを除去してからエピタキシャル成長するので、トレンチ開口部近傍に転位の発生を生じさせることがなく、その後第１導電型表層面をエッチストッパーとして電気化学的エッチングするので、加工歪を発生させることなくオーバーデポ領域を除去でき、また、エッチングの終了を電流モニターで適切に制御できるので、僅かな研磨により鏡面化された所定の表面のスーパージャンクション構造を有する半導体素子を着実に得ることができる。また、研磨工程の研磨代が少なくでき、第２導電型領域の深さの精度を向上させることが可能となり、高品質な並列ｐｎ接合構造を有する半導体素子を優れた生産性で製造することができる。 Thus, a stripe-shaped trench is formed on the first conductivity type silicon substrate, a second conductivity type region is formed in the trench by an epitaxial growth method, and the first conductivity type silicon substrate and the trench are formed. A semiconductor device having a super junction structure in which a pn junction structure is formed at an interface with a region of the second conductivity type formed in the semiconductor, and a semiconductor having a super junction structure by the manufacturing method having the steps as described above If the element is manufactured, the oxide film mask, the nitride film or the resist mask is removed and then epitaxial growth is performed, so that no dislocation occurs in the vicinity of the trench opening, and the first conductivity type surface layer is thereafter etched into the etch stopper. As an electrochemical etching, the overdepot region can be removed without causing processing distortion, And, since the end of the etching can be properly controlled by the current monitor, it can be obtained steadily semiconductor device having a super junction structure of the mirror-finished predetermined surface by slight polishing. In addition, the polishing allowance in the polishing process can be reduced, the depth accuracy of the second conductivity type region can be improved, and a semiconductor element having a high-quality parallel pn junction structure can be manufactured with excellent productivity. it can.
また、本発明では、第１導電型のシリコン基板上に縞状のトレンチを形成し、該トレンチ内にエピタキシャル成長法により第２導電型の領域を形成し、前記第１導電型のシリコン基板と前記トレンチ内に形成された第２導電型の領域との界面にｐｎ接合構造が形成される、スーパージャンクション構造を有する半導体素子の製造方法において、前記第１導電型のシリコン基板に酸化膜又は窒化膜或はレジストをマスクとして用いてエッチングにより半導体素子用のトレンチを形成するとともに次工程用の合わせマーク用のトレンチも形成する工程と、前記マスクとして用いた酸化膜又は窒化膜或はレジストを除去した後、エピタキシャル成長法により第２導電型領域を前記トレンチを形成した第１導電型のシリコン基板上に成長させて前記トレンチを埋め込む工程と、前記エピタキシャル成長の際に前記トレンチの開口部より上部に成長した第２導電型領域のオーバーデポ層を、第１導電型層表面をエッチストッパーとして電気化学的エッチングにより除去し、前記第１導電型層表面を露出させる工程と、前記合わせマーク用のトレンチ部分を除いて酸化膜又は窒化膜或はレジストで再び前記シリコン基板表面を覆い、該合わせマーク用のトレンチ部分のみを再びエッチングして、次の研磨工程で消滅しない深さとして次工程用合わせマークを形成する工程と、前記酸化膜又は窒化膜或はレジストを取り除く工程と、前記第１導電型層表面を露出させたシリコン基板表面を研磨して平坦化する工程を含むことを特徴とするスーパージャンクション構造を有する半導体素子の製造方法を提供する（請求項２）。 In the present invention, a stripe-shaped trench is formed on the first conductivity type silicon substrate, a second conductivity type region is formed in the trench by an epitaxial growth method, and the first conductivity type silicon substrate and the In the method of manufacturing a semiconductor device having a super junction structure in which a pn junction structure is formed at an interface with a second conductivity type region formed in a trench, an oxide film or a nitride film is formed on the first conductivity type silicon substrate. Alternatively, a step of forming a trench for a semiconductor element by etching using a resist as a mask and a trench for an alignment mark for the next process, and an oxide film, a nitride film or a resist used as the mask are removed. Thereafter, a second conductivity type region is grown on the first conductivity type silicon substrate on which the trench is formed by an epitaxial growth method. And a step of embedding the metal layer, and removing the over-deposition layer of the second conductivity type region grown above the opening of the trench during the epitaxial growth by electrochemical etching using the surface of the first conductivity type layer as an etch stopper, Exposing the surface of the first conductivity type layer, covering the silicon substrate surface again with an oxide film, a nitride film or a resist, except for the trench portion for the alignment mark, and re-excluding only the trench portion for the alignment mark. Etching to form a mark for the next process as a depth that does not disappear in the next polishing process, removing the oxide film, nitride film or resist, and exposing the surface of the first conductivity type layer A method of manufacturing a semiconductor device having a super junction structure, comprising a step of polishing and planarizing a silicon substrate surface Providing (claim 2).
このように、上記のような工程を有する製造方法によってスーパージャンクション構造を有する半導体素子を製造すれば、上記と同様に、トレンチ開口部近傍に転位の発生を生じさせることがなく、僅かな研磨により鏡面化された所定の表面のスーパージャンクション構造を有する半導体素子を着実に得ることができる。また、研磨工程の研磨代が少なくでき、第２導電型領域の深さの精度を向上でき、高品質な並列ｐｎ接合構造を有する半導体素子を優れた生産性で製造することができる。さらに、前記第１導電型のシリコン基板に酸化膜又は窒化膜或はレジストをマスクとして用いてエッチングにより半導体素子用のトレンチを形成するとともに次工程用の合わせマーク用のトレンチも形成しておき、前記第１導電型層表面を露出させた後、前記合わせマーク用のトレンチ部分を除いて酸化膜又は窒化膜或はレジストで再び前記シリコン基板表面を覆い、該合わせマーク用のトレンチ部分のみを再びエッチングして、次の研磨工程で消滅しない深さとして次工程用合わせマークを形成することにより、次工程でのマスク合わせを安定的に精度良く行うことができ、効率的である。 As described above, if a semiconductor device having a super junction structure is manufactured by a manufacturing method having the above-described steps, dislocations are not generated in the vicinity of the trench opening as described above, and a slight polishing is performed. A semiconductor element having a superjunction structure with a predetermined mirror surface can be steadily obtained. Further, the polishing allowance in the polishing process can be reduced, the accuracy of the depth of the second conductivity type region can be improved, and a semiconductor element having a high-quality parallel pn junction structure can be manufactured with excellent productivity. Furthermore, a trench for a semiconductor element is formed by etching using an oxide film, a nitride film or a resist as a mask on the silicon substrate of the first conductivity type, and a trench for an alignment mark for the next process is also formed. After the surface of the first conductivity type layer is exposed, the silicon substrate surface is covered again with an oxide film, a nitride film or a resist except for the trench portion for the alignment mark, and only the trench portion for the alignment mark is again covered. By performing etching and forming the alignment mark for the next process as a depth that does not disappear in the next polishing process, the mask alignment in the next process can be performed stably and accurately, which is efficient.
さらに、本発明では、第１導電型のシリコン基板上に縞状のトレンチを形成し、該トレンチ内にエピタキシャル成長法により第２導電型の領域を形成し、前記第１導電型のシリコン基板と前記トレンチ内に形成された第２導電型の領域との界面にｐｎ接合構造が形成される、スーパージャンクション構造を有する半導体素子の製造方法において、前記第１導電型のシリコン基板に酸化膜をマスクとして用いてエッチングによりトレンチを形成する工程と、前記マスクとして用いた酸化膜を次工程用の合わせマーク用のトレンチ形成位置をしめす目印部分を残して除去する工程と、エピタキシャル成長法により第２導電型領域を前記トレンチを形成した第１導電型のシリコン基板上に成長させて前記トレンチを埋め込む工程と、前記エピタキシャル成長の際に前記トレンチの開口部より上部に成長した第２導電型領域のオーバーデポ層を、第１導電型層表面をエッチストッパーとして電気化学的エッチングにより除去し、前記第１導電型層表面を露出させる工程と、前記目印部分の酸化膜の近傍に合わせマーク用のトレンチをドライエッチングにより次の研磨工程で消滅しない深さに形成する工程と、前記目印部分の酸化膜を取り除く工程と、前記第１導電型層表面を露出させたシリコン基板表面を研磨して平坦化する工程を含むことを特徴とするスーパージャンクション構造を有する半導体素子の製造方法を提供する（請求項３）。 Furthermore, in the present invention, a stripe-shaped trench is formed on the first conductivity type silicon substrate, a second conductivity type region is formed in the trench by an epitaxial growth method, and the first conductivity type silicon substrate and the In a method of manufacturing a semiconductor device having a super junction structure in which a pn junction structure is formed at an interface with a second conductivity type region formed in a trench, an oxide film is used as a mask on the first conductivity type silicon substrate. A step of forming a trench by etching, a step of removing the oxide film used as the mask while leaving a mark portion indicating a trench formation position for an alignment mark for the next step, and a second conductivity type region by an epitaxial growth method. And burying the trench on the first conductivity type silicon substrate having the trench formed thereon; and The first conductivity type layer is removed by electrochemical etching using the surface of the first conductivity type layer as an etch stopper, the over-deposition layer of the second conductivity type region grown above the opening of the trench during the growth of the first layer. A step of exposing the surface, a step of forming a mark trench in a depth that does not disappear in the next polishing step by dry etching in the vicinity of the oxide film of the mark portion, and a step of removing the oxide film of the mark portion And providing a method of manufacturing a semiconductor device having a super junction structure, comprising a step of polishing and planarizing a silicon substrate surface from which the surface of the first conductivity type layer is exposed.
このように、上記のような工程を有する製造方法によってスーパージャンクション構造を有する半導体素子を製造すれば、上記と同様に、トレンチ開口部近傍に転位の発生を生じさせることがなく、僅かな研磨により鏡面化された所定の表面のスーパージャンクション構造を有する半導体素子を着実に得ることができる。また、研磨工程の研磨代が少なくでき、第２導電型領域の深さの精度を向上させることができ、高品質な並列ｐｎ接合構造を有する半導体素子を優れた生産性で製造することができる。さらには、前記マスクとして用いた酸化膜を次工程用の合わせマーク用のトレンチ形成位置をしめす目印部分を残して除去しておき、前記第１導電型層表面を露出させた後、前記目印部分の酸化膜の近傍に合わせマーク用のトレンチをドライエッチングにより次の研磨工程で消滅しない深さに形成した後、目印部分の酸化膜を除去することにより、縞状のトレンチの線幅が細い場合においても、表面を精度よく平坦化することができる。 As described above, if a semiconductor device having a super junction structure is manufactured by a manufacturing method having the above-described steps, dislocations are not generated in the vicinity of the trench opening as described above, and a slight polishing is performed. A semiconductor element having a superjunction structure with a predetermined mirror surface can be steadily obtained. Further, the polishing allowance in the polishing process can be reduced, the accuracy of the depth of the second conductivity type region can be improved, and a semiconductor element having a high-quality parallel pn junction structure can be manufactured with excellent productivity. . Further, the oxide film used as the mask is removed leaving a mark portion indicating a trench formation position for an alignment mark for the next process, and after exposing the surface of the first conductivity type layer, the mark portion When the line width of the striped trench is narrow by removing the oxide film at the mark after forming the mark trench in the vicinity of the oxide film to a depth that does not disappear in the next polishing process by dry etching The surface can be flattened with high accuracy.
また、本発明におけるスーパージャンクション構造を有する半導体素子の製造方法において、前記第１導電型のシリコン基板に形成するトレンチの側壁及び底面の面方位を（１００）とすることが好ましい（請求項４）。 In the method of manufacturing a semiconductor device having a super junction structure according to the present invention, it is preferable that the plane orientations of the side wall and the bottom surface of the trench formed in the first conductivity type silicon substrate are (100). .
このように、前記第１導電型のシリコン基板に形成するトレンチの側壁、底面の面方位を（１００）とすれば、例えば、第１導電型のシリコン基板の表面に作製した縞状のトレンチをエピタキシャル成長法により第２導電型のシリコン単結晶を成長させて埋め込む際に、該トレンチ開口部に生じる第２導電型領域の盛り上がりやポリシリコンの形状を略台形状に一定にすることができ、またトレンチを埋め込む過程で発生しうるボイド（空隙）の発生を防止することができる。該シリコンの盛り上がり等の形状が略均一となれば、該シリコンの盛り上がり等を除去して平坦化する際のスピンエッチングを同一条件としてエッチング処理を行うことが可能となるので、高効率化を図ることができる。 Thus, if the surface orientation of the side wall and the bottom surface of the trench formed in the first conductivity type silicon substrate is (100), for example, a striped trench formed on the surface of the first conductivity type silicon substrate is formed. When the second conductivity type silicon single crystal is grown and buried by the epitaxial growth method, the rise of the second conductivity type region generated in the trench opening and the shape of the polysilicon can be made substantially trapezoidal, and Generation of voids (voids) that can occur in the process of filling the trench can be prevented. If the shape of the silicon bulges becomes substantially uniform, the etching process can be performed under the same conditions as spin etching when the silicon bulges are removed and planarized, thereby improving efficiency. be able to.
また、前記電気化学的エッチングにより前記第１導電型層表面を露出させる工程において、前記電気化学的エッチングの終了時期をエッチング電流の変化をモニターすることによって決定するのが好ましい（請求項５）。 In the step of exposing the surface of the first conductivity type layer by the electrochemical etching, it is preferable to determine the end time of the electrochemical etching by monitoring a change in etching current.
このように、本発明のスーパージャンクション構造を有する半導体素子の製造方法における、電気化学的エッチングにより前記第１導電型層表面を露出させる工程において、電気化学的エッチングの終了時期をエッチング電流の変化をモニターすることによって決定することで、エッチングの終端を正確に管理できるので、トレンチの開口部より上部に形成される第２導電型領域のオーバーデポ層を除去し、第１導電型層表面を着実に露出させることができ、精度の高いエッチング処理を実現することができる。このため、最終的な研磨工程では、研磨の取り代を少なくでき、かつ安定的に平坦な鏡面の並列ｐｎ接合が形成された主表面を有する半導体素子を得ることができる。 As described above, in the method of manufacturing a semiconductor device having a super junction structure according to the present invention, in the step of exposing the surface of the first conductivity type layer by electrochemical etching, the end time of the electrochemical etching is changed by changing the etching current. By deciding by monitoring, the end of etching can be managed accurately, so the over-depot layer of the second conductivity type region formed above the opening of the trench is removed, and the surface of the first conductivity type layer is made steady. Therefore, it is possible to realize an etching process with high accuracy. For this reason, in the final polishing step, it is possible to reduce a polishing allowance and obtain a semiconductor element having a main surface on which a parallel parallel pn junction with a flat mirror surface is formed.
また、前記第２導電型の領域をエピタキシャル成長法により形成する工程では、ジクロロシラン又はトリクロロシランとＨＣｌガスを供給しながら第２導電型の領域を形成するのが好ましい（請求項６）。 In the step of forming the second conductivity type region by epitaxial growth, it is preferable to form the second conductivity type region while supplying dichlorosilane or trichlorosilane and HCl gas.
このように、選択エピタキシャル成長によりトレンチを埋め込む際、ＨＣｌガスを供給すると、トレンチを埋め込む過程で生じうる空隙（ボイド）を発生しにくくすることができると共に、一部酸化膜を残した場合であっても酸化膜上への多結晶シリコンの成長を抑制することができる。 Thus, when filling the trench by selective epitaxial growth, supplying HCl gas can make it difficult to generate voids that can occur in the process of filling the trench, and a portion of the oxide film remains. Also, the growth of polycrystalline silicon on the oxide film can be suppressed.
本発明によれば、第１導電型シリコン基板に縞状のトレンチを形成し、エピタキシャル成長によりトレンチ内が第２導電型領域とされたスーパージャンクション構造を有する半導体素子の製造方法において、トレンチ開口部近傍に転位を発生させることがなく、鏡面化された所定の表面のスーパージャンクション構造を有する半導体素子を着実に得ることができる。また、研磨工程の研磨代を少なくでき、第２導電型領域の深さの精度を向上させることが可能となり、高品質な並列ｐｎ接合構造を有する半導体素子を優れた生産性で製造することができる。 According to the present invention, in a method of manufacturing a semiconductor device having a super junction structure in which a striped trench is formed in a first conductivity type silicon substrate and the inside of the trench is made a second conductivity type region by epitaxial growth, in the vicinity of the trench opening Thus, a semiconductor element having a superjunction structure with a predetermined mirror surface can be steadily obtained without causing dislocation. Further, it is possible to reduce the polishing allowance in the polishing step, improve the accuracy of the depth of the second conductivity type region, and manufacture a semiconductor element having a high-quality parallel pn junction structure with excellent productivity. it can.
上述のように、トレンチを形成し、エピタキシャル成長によりトレンチを埋める方法では、所定の位置に平坦な鏡面化された表面を確保することが重要となる。しかし、トレンチ部のみをエピタキシャル成長で埋めることは出来ず、それ以外の部分にもエピタキシャル成長が行われ、基板の表面にシリコン単結晶の段差や盛り上がり（突起物）等が形成される。そのため、基板表面を研磨等により、突起部やポリシリコンを除去し、平坦化することが必要となり、平坦化に関する様々な手法が提案されている。 As described above, in the method of forming a trench and filling the trench by epitaxial growth, it is important to secure a flat mirrored surface at a predetermined position. However, it is impossible to fill only the trench portion by epitaxial growth, and epitaxial growth is also performed on other portions, and steps or bulges (projections) of the silicon single crystal are formed on the surface of the substrate. Therefore, it is necessary to planarize the substrate surface by removing the protrusions and polysilicon by polishing or the like, and various methods relating to planarization have been proposed.
しかしながら、従来のトレンチエッチング手法を用いると酸化膜の周辺下部もエッチングされてしまうという問題があった。また、ＲＩＥによるダメージを除去するために、犠牲酸化をすると、トレンチの表層部に酸化膜の庇が生じてしまい、その結果、トレンチ開口部近傍に転位が発生し、デバイスの電気的特性に悪影響を及ぼすことが判った。 However, when the conventional trench etching method is used, there is a problem that the lower part of the periphery of the oxide film is also etched. In addition, when sacrificial oxidation is performed to remove damage due to RIE, oxide surface defects occur in the surface layer portion of the trench, resulting in dislocations in the vicinity of the trench opening, which adversely affects the electrical characteristics of the device. It was found to affect.
そこで、本発明者は、上記問題を解決するため、鋭意検討した結果、第１導電型シリコン基板に縞状のディープトレンチを形成し、エピタキシャル成長によりトレンチ内が第２導電型領域とされたスーパージャンクション構造を有する半導体素子の製造において、トレンチを形成する際マスクを用い、用いたマスクを除去して、ＨＣｌガスを供給し選択エピ成長でトレンチを埋め込むことで、表面側も単結晶成長が進み、マスクとしての酸化膜を残してエピ成長した場合に生ずる、酸化膜との境界からの転位発生を防ぐことができることを見出した。 Therefore, as a result of intensive investigations to solve the above problems, the present inventor has formed a stripe-shaped deep trench in the first conductivity type silicon substrate, and the superconductivity in which the trench is made into the second conductivity type region by epitaxial growth. In the manufacture of a semiconductor device having a structure, a mask is used when forming a trench, the used mask is removed, HCl gas is supplied, and the trench is embedded by selective epi growth, so that single crystal growth also proceeds on the surface side, It has been found that the occurrence of dislocation from the boundary with the oxide film, which occurs when the epitaxial growth is performed with the oxide film as a mask, can be prevented.
酸化膜を除去するとトレンチ開口部の結晶性が良好となる点については上記特許文献３にも触れられているが、この場合、基準面が容易に得られなくなり、その後の平坦化に支障が生じていた。研磨工程としてはバッチ処理が一般的だが、クロスのライフや定盤の状態によりバッチ内で１０％前後の研磨速度のバラツキが生じてしまう。また、ウェーハの厚さバラツキによりバッチ内の研磨速度のバラツキが生じてしまい、好ましくない。
The point that the crystallinity of the trench opening is improved when the oxide film is removed is also mentioned in
基板にｎ/ｎ＋型のエピタキシャルウェーハを用いることで、エピタキシャル層の厚さを測定し、取り代を決定することも可能ではあるが、エピタキシャル層の厚さバラツキが土５％前後であるため、この場合においても、表面側の基準面を用いることが不可欠となる。 By using an n / n + type epitaxial wafer for the substrate, it is possible to measure the thickness of the epitaxial layer and determine the machining allowance, but because the thickness variation of the epitaxial layer is around 5%, Even in this case, it is essential to use the reference surface on the front side.
そこで、本発明では、マスクとして用いる酸化膜等を除去し、トレンチをエピタキシャル成長法で埋め込む手法を用いても表面側の基準面を確保できる方法を考案した。
すなわち、本発明において提供される第一のスーパージャンクション構造を有する半導体素子の製造方法は、第１導電型のシリコン基板上に縞状のトレンチを形成し、該トレンチ内にエピタキシャル成長法により第２導電型の領域を形成し、前記第１導電型のシリコン基板と前記トレンチ内に形成された第２導電型の領域との界面にｐｎ接合構造が形成される、スーパージャンクション構造を有する半導体素子の製造方法において、前記第１導電型のシリコン基板に酸化膜又は窒化膜或はレジストをマスクとして用いてエッチングによりトレンチを形成する工程と、前記マスクとして用いた酸化膜又は窒化膜或はレジストを除去する工程と、エピタキシャル成長法により第２導電型領域を前記トレンチを形成した第１導電型のシリコン基板上に成長させて前記トレンチを埋め込む工程と、前記エピタキシャル成長の際に前記トレンチの開口部より上部に成長した第２導電型領域のオーバーデポ層を、第１導電型層表面をエッチストッパーとして電気化学的エッチングにより除去し、前記第１導電型層表面を露出させる工程と、前記第１導電型層表面を露出させたシリコン基板表面を研磨して平坦化する工程を含むことを特徴とする。
Therefore, the present invention has devised a method that can secure the reference surface on the surface side even by using a technique of removing an oxide film or the like used as a mask and embedding a trench by an epitaxial growth method.
That is, in the method for manufacturing a semiconductor device having a first super junction structure provided in the present invention, a stripe-shaped trench is formed on a first conductivity type silicon substrate, and the second conductivity is formed in the trench by an epitaxial growth method. Manufacturing a semiconductor device having a super junction structure in which a pn junction structure is formed at an interface between a first conductivity type silicon substrate and a second conductivity type region formed in the trench. In the method, a step of forming a trench by etching using the oxide film, nitride film or resist as a mask on the silicon substrate of the first conductivity type, and removing the oxide film, nitride film or resist used as the mask On the first conductivity type silicon substrate in which the trench is formed in the second conductivity type region by the process and epitaxial growth method A step of growing and embedding the trench, and an electrochemical etching of the over-deposit layer of the second conductivity type region grown above the opening of the trench during the epitaxial growth using the surface of the first conductivity type layer as an etch stopper. And the step of exposing the surface of the first conductivity type layer and the step of polishing and planarizing the surface of the silicon substrate from which the surface of the first conductivity type layer is exposed.
また、本発明において提供される第二のスーパージャンクション構造を有する半導体素子の製造方法は、第１導電型のシリコン基板上に縞状のトレンチを形成し、該トレンチ内にエピタキシャル成長法により第２導電型の領域を形成し、前記第１導電型のシリコン基板と前記トレンチ内に形成された第２導電型の領域との界面にｐｎ接合構造が形成される、スーパージャンクション構造を有する半導体素子の製造方法において、前記第１導電型のシリコン基板に酸化膜又は窒化膜或はレジストをマスクとして用いてエッチングにより半導体素子用のトレンチを形成するとともに次工程用の合わせマーク用のトレンチも形成する工程と、前記マスクとして用いた酸化膜又は窒化膜或はレジストを除去した後、エピタキシャル成長法により第２導電型領域を前記トレンチを形成した第１導電型のシリコン基板上に成長させて前記トレンチを埋め込む工程と、前記エピタキシャル成長の際に前記トレンチの開口部より上部に成長した第２導電型領域のオーバーデポ層を、第１導電型層表面をエッチストッパーとして電気化学的エッチングにより除去し、前記第１導電型層表面を露出させる工程と、前記合わせマーク用のトレンチ部分を除いて酸化膜又は窒化膜或はレジストで再び前記シリコン基板表面を覆い、該合わせマーク用のトレンチ部分のみを再びエッチングして、次の研磨工程で消滅しない深さとして次工程用合わせマークを形成する工程と、前記酸化膜又は窒化膜或はレジストを取り除く工程と、前記第１導電型層表面を露出させたシリコン基板表面を研磨して平坦化する工程を含むことを特徴とする。 Also, in the method of manufacturing a semiconductor device having a second super junction structure provided in the present invention, a stripe-shaped trench is formed on a first conductivity type silicon substrate, and the second conductivity is formed by epitaxial growth in the trench. Manufacturing a semiconductor device having a super junction structure in which a pn junction structure is formed at an interface between a first conductivity type silicon substrate and a second conductivity type region formed in the trench. Forming a trench for a semiconductor element by etching using an oxide film, a nitride film, or a resist as a mask on the silicon substrate of the first conductivity type, and forming a trench for an alignment mark for a next process; Then, after removing the oxide film, nitride film or resist used as the mask, the second conductive layer is formed by epitaxial growth. A step of growing a mold region on a silicon substrate of the first conductivity type formed with the trench and embedding the trench, and an overdeposition of the second conductivity type region grown above the opening of the trench during the epitaxial growth. The layer is removed by electrochemical etching using the surface of the first conductivity type layer as an etch stopper to expose the surface of the first conductivity type layer, and the oxide film or nitride film except for the trench portion for the alignment mark, or Covers the silicon substrate surface again with a resist, etches only the trench portion for the alignment mark again, and forms the alignment mark for the next process as a depth that does not disappear in the next polishing process, and the oxide film or A step of removing the nitride film or resist, and a step of polishing and planarizing the silicon substrate surface from which the surface of the first conductivity type layer is exposed Characterized in that it contains.
さらに、本発明では、第三のスーパージャンクション構造を有する半導体素子の製造方法として、第１導電型のシリコン基板上に縞状のトレンチを形成し、該トレンチ内にエピタキシャル成長法により第２導電型の領域を形成し、前記第１導電型のシリコン基板と前記トレンチ内に形成された第２導電型の領域との界面にｐｎ接合構造が形成される、スーパージャンクション構造を有する半導体素子の製造方法において、前記第１導電型のシリコン基板に酸化膜をマスクとして用いてエッチングによりトレンチを形成する工程と、前記マスクとして用いた酸化膜を次工程用の合わせマーク用のトレンチ形成位置をしめす目印部分を残して除去する工程と、エピタキシャル成長法により第２導電型領域を前記トレンチを形成した第１導電型のシリコン基板上に成長させて前記トレンチを埋め込む工程と、前記エピタキシャル成長の際に前記トレンチの開口部より上部に成長した第２導電型領域のオーバーデポ層を、第１導電型層表面をエッチストッパーとして電気化学的エッチングにより除去し、前記第１導電型層表面を露出させる工程と、前記目印部分の酸化膜の近傍に合わせマーク用のトレンチをドライエッチングにより次の研磨工程で消滅しない深さに形成する工程と、前記目印部分の酸化膜を取り除く工程と、前記第１導電型層表面を露出させたシリコン基板表面を研磨して平坦化する工程を含むことを特徴とするスーパージャンクション構造を有する半導体素子の製造方法を提供する。 Furthermore, in the present invention, as a method of manufacturing a semiconductor element having a third super junction structure, a stripe-shaped trench is formed on a first conductivity type silicon substrate, and a second conductivity type is formed in the trench by an epitaxial growth method. In the method of manufacturing a semiconductor device having a super junction structure, a region is formed, and a pn junction structure is formed at an interface between the first conductivity type silicon substrate and the second conductivity type region formed in the trench. A step of forming a trench by etching using an oxide film as a mask on the silicon substrate of the first conductivity type, and a mark portion indicating a trench formation position for an alignment mark for the next process using the oxide film used as the mask A step of removing the remaining, and a second conductivity type region in which the trench is formed by the epitaxial growth method. A step of burying the trench by growing it on a con substrate, an overdeposit layer of the second conductivity type region grown above the opening of the trench during the epitaxial growth, and using the surface of the first conductivity type layer as an etch stopper The step of removing by electrochemical etching and exposing the surface of the first conductivity type layer, and the formation of a mark trench in the vicinity of the oxide film in the mark portion to a depth that does not disappear in the next polishing step by dry etching A semiconductor having a super junction structure, comprising: a step of removing an oxide film at the mark portion; and a step of polishing and planarizing a surface of the silicon substrate exposing the surface of the first conductivity type layer. An element manufacturing method is provided.
以下、本発明の実施の形態について、図面を参照しながら具体的に説明するが、本発明はこれらの記載によって限定されるものではない。
図１は、本発明における第一及び第二のスーパージャンクション構造を有する半導体素子の製造方法の各工程のフロー図である。図２〜図１０は、本発明における第一及び第二のスーパージャンクション構造を有する半導体素子の製造方法の各工程におけるウェーハの概略断面図である。図１７は、このようなウェーハを用いて製造されたプレーナー型のスーパージャンクションＭＯＳＦＥＴの概略断面図である。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings, but the present invention is not limited to these descriptions.
FIG. 1 is a flowchart of each step of a method for manufacturing a semiconductor device having first and second super junction structures in the present invention. 2 to 10 are schematic cross-sectional views of a wafer in each step of a method for manufacturing a semiconductor device having first and second super junction structures in the present invention. FIG. 17 is a schematic cross-sectional view of a planar super junction MOSFET manufactured using such a wafer.
まず、本発明における第一のスーパージャンクション構造を有する半導体素子の製造工程を説明する。
ｎ型シリコン単結晶基板１ａ上にエピタキシャル成長法により１Ωｃｍ前後の抵抗率のエピタキシャル層１ｂを成長させ、ｎ／ｎ＋型シリコンエピタキシャル基板１を用意する（図１Ａ、図２参照）。この基板１は、オリフラ方位あるいはノッチ方位が共に、（１００）のものとすることが好ましい。次に、基板１の表面に、酸化膜又は窒化膜或はレジスト膜２のパターンを形成し（図１Ｂ、図３参照）、フォトリソグラフィーにより、トレンチ３をＲＩＥ（反応性イオンエッチング）等により形成する（図１Ｃ、図４参照）。
First, the manufacturing process of the semiconductor device having the first super junction structure in the present invention will be described.
An
ここで、形成するトレンチ３の側壁、底面の面方位は（１００）とすることが好ましい。このように、第１導電型のシリコン基板に形成するトレンチの側壁及び底面の面方位を（１００）とすれば、第１導電型のシリコン基板の表面に作製した縞状のトレンチを選択エピタキシャル成長法により第２導電型のシリコン単結晶で埋め込む際に、該トレンチ開口部に生じる第２導電型のシリコン単結晶の盛り上がりやポリシリコンの形状を略台形状に一定にすることができ、またトレンチを埋め込む過程で発生しうるボイド（空隙）の発生を防止することができる。該シリコンの盛り上がり等の形状が略均一となれば、該シリコンの盛り上がり等を除去して平坦化する際のスピンエッチングを同一条件としてエッチング処理を行うことが可能となるので、高効率化を図ることができる。
Here, the surface orientation of the side wall and the bottom surface of the
ＲＩＥでは生産性に優れたボッシュ法を用いるのが好ましい。上述した通り、ＲＩＥによるダメージを除去するために、犠牲酸化をすると、酸化膜や窒化膜マスク等を用いた場合には、図１１に示されるような庇が出来やすく、表層部の転位発生の原因になる。しかし、本発明におけるスーパージャンクション構造を有する半導体素子の製造方法では、次工程のように酸化膜等を除去してしまうので、この問題が解決される。 In RIE, it is preferable to use the Bosch method which is excellent in productivity. As described above, when sacrificial oxidation is performed in order to remove damage caused by RIE, when an oxide film, a nitride film mask, or the like is used, defects as shown in FIG. Cause. However, in the method for manufacturing a semiconductor device having a super junction structure in the present invention, this problem is solved because the oxide film and the like are removed as in the next step.
次いで、上記工程においてマスクとして用いた酸化膜又は窒化膜或はレジストを除去し、トレンチ３内を洗浄する（図１Ｄ、図５参照）。トレンチ内の汚染やダメージは、水素ベークを十分行うか、ガスエッチングを必要最低限の量行うことで洗浄することができる。
その後、前記ｎ型エピタキシャル層とほぼ同程度の抵抗率のｐ型シリコンのエピタキシャル成長を行い、基板１上にｐ型領域４を成長させてトレンチ３を埋め込む（図１Ｅ、図６参照）。この際、トリクロロシラン又はジクロロシランをソースガスとして、ＨＣｌガスを同時に供給することが好ましい。
Next, the oxide film, nitride film or resist used as a mask in the above process is removed, and the inside of the
Thereafter, epitaxial growth of p-type silicon having substantially the same resistivity as that of the n-type epitaxial layer is performed, and a p-
また、トレンチ３内に空隙（ボイド）が形成されないように、エピタキシャル成長は反応律速的条件下で行う方が好ましい。具体的には、成長温度は１０００℃程度に設定しトリクロロシランの供給量を多くすることが好ましい。こうすることで、比較的低速でエピタキシャル成長させることができる。また、ウェーハ（基板１）面内の成長速度を一定とするため、枚葉タイプの成長装置を用いる方が好ましい。
In addition, it is preferable that the epitaxial growth is performed under a reaction rate-limiting condition so that voids are not formed in the
また、エピタキシャル成長は、トレンチ３が埋まる最低限の時間行った後、さらに所定の時間行われる（オーバーデポ）。その結果、図６に示されるように、ｐ型領域４は、トレンチの開口部より上部にオーバーデポ層５を有するように形成される。このオーバーデポによりエピタキシャル層表面が平坦な面とすることができる（図１２参照）。
In addition, the epitaxial growth is performed for a predetermined time after the minimum time for filling the trench 3 (overdeposition). As a result, as shown in FIG. 6, the p-
次に、ｐ型領域４のオーバーデボ層５を電気化学的エッチングにより除去する（図１Ｆ、図７）。この時、基板１のｎ型層６表面をエッチストッパーとする。こうすることで、オーバーデポ層を確実に除去することができ、ｎ型層６表面を露出させ、基板１表面側の基準面とすることができる。また、この際、トレンチ内のｐ型領域４が僅かにエッチングされた状態でエッチングが終了される。
Next, the
尚、この電気化学的エッチングの終了時期はエッチング電流の変化をモニターすることによって決定することができる。
上記のように、オーバーデポを行うことでトレンチを埋め込んだエピタキシャル層の表面を平坦にすることができるが、表層のｐ型エピタキシャル層（オーバーデポ層）の厚さを精密に制御することは非常に難しい。また、この厚さを非破壊で測定することはできない。また、エッチング量が大きすぎるとトレンチ部が深くなり、その後研磨等で平坦化することが困難になる。エッチングが不足すると、表層にｐ型領域が残りデバイス作成に支障をきたしたり、次工程のアライメントが出来なくなったりする。
Note that the end time of the electrochemical etching can be determined by monitoring the change in the etching current.
As described above, it is possible to flatten the surface of the epitaxial layer in which the trench is embedded by performing overdeposition, but it is very difficult to precisely control the thickness of the surface p-type epitaxial layer (overdepot layer) It is difficult. Also, this thickness cannot be measured nondestructively. On the other hand, if the etching amount is too large, the trench portion becomes deep and it becomes difficult to flatten by polishing or the like thereafter. If the etching is insufficient, a p-type region remains on the surface layer, which may hinder device creation or alignment of the next process may not be possible.
本発明において採用した電気化学的エッチングでは、エッチング量に比例した電流がウェーハと電極間に流れる。一定の電圧負荷の下でエッチングを行う場合、エッチングが進みｎ型層が露出してエッチストップが起こると、エッチング面積が半分近くになるため、電流量が減少する。従って、エッチング電流をモニターし、電流量の変化を基準に適当な時点でエッチングを停止することにより、基準面となるｎ型層表面を着実に露出させ、ｐ型領域との段差を望ましい小ささにすることができ、精度の高いエッチング処理を実現することができる。 In the electrochemical etching employed in the present invention, a current proportional to the etching amount flows between the wafer and the electrode. When etching is performed under a constant voltage load, when the etching progresses and the n-type layer is exposed and etch stop occurs, the etching area is nearly halved, so the amount of current decreases. Therefore, by monitoring the etching current and stopping the etching at an appropriate time based on the change in the amount of current, the surface of the n-type layer serving as the reference surface is steadily exposed, and the step difference from the p-type region is desirably small. And a highly accurate etching process can be realized.
また、上記の電気化学的エッチングは、図１４に示されるように、例えば、約７０℃程度に保持された約３５％のＫＯＨ水溶液からなる電解液１０に基板１のｎ＋型層１ｂ（裏面）を正極に、白金１２を負極になるように浸漬した状態にして行うことができる。このエッチングシステムでは電流計１１によりエッチング量をモニターできるようにしてあり、エッチング槽は暗くしてウェーハに強い光が当たらないようにするのが好ましい。また、電極間に電圧を与えてエッチングを行いそのときの電流量をモニターすると、あるところまでエッチングが進むと電流量が低下するので、電流量の低下が安定した時点でエッチングを終了すればよい。
Further, as shown in FIG. 14, the above-described electrochemical etching is performed, for example, on an
このようにして、ｐ型領域４のオーバーデボ層５を電気化学的エッチングにより除去し、ｎ型層６表面を露出させた後、基板１表面に残る微細な凹凸を除去し、鏡面化するために、基板１主表面を研磨して平坦化する（図１Ｉ、図１０参照）。この際、研磨方法としては、ケミカルメカニカル研磨が好ましく用いられる。また、研磨機としては、研磨代の面内均一性に優れる枚葉タイプの研磨機が好適である。
In this way, the
次に、本発明における第二のスーパージャンクション構造を有する半導体素子の製造方法について説明する。
ｎ型シリコン単結晶基板１ａ上にエピタキシャル成長法により１Ωｃｍ前後の抵抗率のエピタキシャル層１ｂを成長させ、ｎ／ｎ＋型シリコンエピタキシャル基板１を用意する（図１Ａ、図２参照）。この基板１は、オリフラ方位あるいはノッチ方位が共に、（１００）のものとすることが好ましい。次に、基板１の表面に、酸化膜又は窒化膜或はレジスト膜２のパターンを形成し（図１Ｂ、図３参照）、フォトリソグラフィーにより、トレンチ３をＲＩＥ（反応性イオンエッチング）等により形成する（図１Ｃ、図４参照）。上記と同様の理由により、形成するトレンチ３の側壁、底面の面方位は（１００）とすることが好ましい。また、ＲＩＥも上記と同様に、生産性に優れたボッシュ法を用いるのが好ましい。ここで、半導体素子用のトレンチ３を形成するとともに、次工程用の合わせマーク用のトレンチも形成する。この次工程用の合わせマーク用のトレンチは、例えば、縞状パターンの線幅と等しいか、より細い線幅とすればよい。
Next, the manufacturing method of the semiconductor element which has the 2nd super junction structure in this invention is demonstrated.
An
次いで、上記工程においてマスクとして用いた酸化膜又は窒化膜或はレジストを除去し、トレンチ３内を洗浄する（図１Ｄ、図５参照）。その後、前記ｎ型エピタキシャル層とほぼ同程度の抵抗率のｐ型シリコンのエピタキシャル成長を行い、基板１上にｐ型領域４を形成してトレンチ３を埋め込む（図１Ｅ、図６参照）。この際、トリクロロシラン又はジクロロシランをソースガスとして、ＨＣｌガスを同時に供給することが好ましい。エピタキシャル成長は、トレンチ３が埋まる最低限の時間行った後、さらに所定の時間行われる（オーバーデポ）。その結果、図６に示されるように、ｐ型領域４は、トレンチの開口部より上部にオーバーデポ層５を有するように形成される。
Next, the oxide film, nitride film or resist used as a mask in the above process is removed, and the inside of the
次に、ｐ型領域４のオーバーデボ層５を電気化学的エッチングにより除去する（図１Ｆ、図７）。この時、基板１のｎ型層６表面をエッチストッパーとする。こうすることで、オーバーデポ層を確実に除去することができ、ｎ型層６表面を露出させ、基板１表面側の基準面とすることができる。また、この際、トレンチ内のｐ型領域４が僅かにエッチングされた状態でエッチングが終了される。ここで、電気化学的エッチングの方法としては上記と同様のものを採用できる。
Next, the
このようにして、ｐ型領域４のオーバーデボ層５を電気化学的エッチングにより除去し、ｎ型層６表面を露出させた後、電気化学的エッチングにより露出した次工程用の合わせマーク用のトレンチ部分７を除いて再び前記シリコン基板１表面を酸化膜又は窒化膜或はレジスト９で覆い、エッチングされないようにし、フォトリソグラフィーを行う（図１Ｇ、図８参照）。続いて、合わせマーク用のトレンチ部分のみを再びエッチングして、次の研磨工程で消滅しない深さとして次工程用の合わせマーク８を形成する（図１Ｈ、図９参照）。
In this way, the
次工程用の合わせマーク８を形成した後、基板１表面に残る微細な凹凸を除去し、鏡面化するために、基板１主表面を研磨して平坦化する（図１Ｉ、図１０参照）。この際、研磨方法としては、ケミカルメカニカル研磨が好ましく用いられる。また、研磨機としては、研磨代の面内均一性に優れる枚葉タイプの研磨機が好適である。
After the
尚、次工程用の合わせマーク用のトレンチ部分とは別の位置にエッチングにより次工程の合わせマークを形成するようにしてもよい（不図示）。すなわち、図８に示されるような、次工程用の合わせマーク用のトレンチ部分７とは別の位置に新たなマークを窓開けし、エッチングして所定の段差を形成し、これを次工程用の合わせマークの形成に利用することができる。この場合、形成した新たなマークは次の研磨工程で消失するようにすればよい。
The alignment mark for the next process may be formed by etching at a position different from the trench portion for the alignment mark for the next process (not shown). That is, as shown in FIG. 8, a new mark is opened at a position different from the
本発明における第一、第二のスーパージャンクション構造を有する半導体素子の製造方法は、各々、以上のような工程により、高品質な並列ｐｎ接合構造スーパージャンクション型半導体素子を優れた生産性で製造することができる。しかしながら、縞状のトレンチの線幅が細い場合には、ステッパーの合わせマークの線幅はステッパーの機種により最小線幅に制約があり、上記のような方法で次工程用の合わせマークを形成すると、合わせマーク用のトレンチが埋まらないうちに縞状トレンチ部が埋まってしまい、合わせマーク用のトレンチを埋めようとすると必要以上なオーバーデポを行わなければならず、生産性の悪化やオーバーデポ層の厚さムラの増大という問題が生じてしまう。 The manufacturing method of the semiconductor device having the first and second super junction structures according to the present invention manufactures a high-quality parallel pn junction structure super junction type semiconductor device with excellent productivity by the steps as described above. be able to. However, when the line width of the striped trench is thin, the line width of the alignment mark of the stepper has a restriction on the minimum line width depending on the type of the stepper, and when the alignment mark for the next process is formed by the above method, If the trench for the alignment mark is filled before the trench for the alignment mark is filled, the overdepot must be performed more than necessary to fill the trench for the alignment mark. This causes a problem of increase in thickness unevenness.
このような場合には、上述したような本発明の第三のスーパージャンクション構造を有する半導体素子の製造方法を好適に用いることができる。以下、本発明における第三のスーパージャンクション構造を有する半導体素子の製造について説明する。 In such a case, the method for manufacturing a semiconductor element having the third super junction structure of the present invention as described above can be suitably used. Hereinafter, the manufacture of the semiconductor device having the third super junction structure in the present invention will be described.
図１５は、本発明における第三のスーパージャンクション構造を有する半導体素子の製造方法の各工程を示したフローである。
まず、ｎ型シリコン単結晶基板上にエピタキシャル成長法により１Ωｃｍ前後の抵抗率のエピタキシャル層を成長させ、ｎ／ｎ＋型シリコンエピタキシャル基板１を用意する（図１５Ａ参照）。この基板は、オリフラ方位あるいはノッチ方位が共に、（１００）のものとすることが好ましい。次に、基板の表面に、酸化膜のパターンを形成し（図１５Ｂ参照）、フォトリソグラフィーにより、トレンチをＲＩＥ（反応性イオンエッチング）等により形成する（図１５Ｃ参照）。上記と同様の理由により、形成するトレンチの側壁、底面の面方位は（１００）とすることが好ましい。また、ＲＩＥも上記と同様に、生産性に優れたボッシュ法を用いるのが好ましい。
FIG. 15 is a flow showing each step of the method of manufacturing a semiconductor device having a third super junction structure according to the present invention.
First, an epitaxial layer having a resistivity of about 1 Ωcm is grown on an n-type silicon single crystal substrate by an epitaxial growth method to prepare an n / n + -type silicon epitaxial substrate 1 (see FIG. 15A). This substrate preferably has an orientation flat orientation or notch orientation of (100). Next, an oxide film pattern is formed on the surface of the substrate (see FIG. 15B), and a trench is formed by RIE (reactive ion etching) or the like by photolithography (see FIG. 15C). For the same reason as described above, the surface orientation of the side wall and the bottom surface of the trench to be formed is preferably (100). As in the above, RIE also preferably uses the Bosch method with excellent productivity.
次いで、上記工程においてマスクとして用いた酸化膜を次工程用の合わせマーク用のトレンチ形成位置を示す目印部分を残して除去し、トレンチ内を洗浄する（図１５Ｄ参照）。その後、前記ｎ型エピタキシャル層とほぼ同程度の抵抗率のｐ型シリコンのエピタキシャル成長を行い、基板上にｐ型領域を成長させてトレンチを埋め込む（図１５Ｅ参照）。この際、トリクロロシラン又はジクロロシランをソースガスとして、ＨＣｌガスを同時に供給することが好ましい。エピタキシャル成長は、トレンチが埋まる最低限の時間行った後、さらに所定の時間行い、トレンチの開口部より上部にオーバーデポ層を有するようにｐ型領域が形成される。 Next, the oxide film used as a mask in the above process is removed leaving a mark portion indicating a trench formation position for an alignment mark for the next process, and the inside of the trench is cleaned (see FIG. 15D). Thereafter, epitaxial growth of p-type silicon having substantially the same resistivity as that of the n-type epitaxial layer is performed, and a p-type region is grown on the substrate to fill the trench (see FIG. 15E). At this time, it is preferable to supply HCl gas simultaneously using trichlorosilane or dichlorosilane as a source gas. The epitaxial growth is performed for a predetermined time after the minimum time for filling the trench, and a p-type region is formed so as to have an overdeposition layer above the opening of the trench.
次に、ｐ型領域のオーバーデボ層を電気化学的エッチングにより除去する（図１５Ｆ参照）。この時、基板のｎ型層表面をエッチストッパーとして、オーバーデポ層を確実に除去し、ｎ型層表面を露出させる。ここで、電気化学的エッチングの方法としては上記と同様のものを採用できる。 Next, the overdevo layer in the p-type region is removed by electrochemical etching (see FIG. 15F). At this time, using the n-type layer surface of the substrate as an etch stopper, the overdeposit layer is surely removed to expose the n-type layer surface. Here, the same electrochemical etching method as described above can be employed.
その後、前記目印部分の酸化膜の近傍に合わせマーク用のトレンチをドライエッチングにより次の研磨工程で消滅しない深さに形成する（図１５Ｇ参照）。そして、目印部分の酸化膜を取り除く（図１５Ｈ参照）。その後、基板表面に残る微細な凹凸を除去し、鏡面化するために、ｎ型層表面を露出させたシリコン基板表面を研磨して平坦化する（図１５Ｉ）。この際、研磨方法としては、ケミカルメカニカル研磨が好ましく用いられる。また、研磨機としては、研磨代の面内均一性に優れる枚葉タイプの研磨機が好適である。 Thereafter, a mark trench is formed near the oxide film in the mark portion by dry etching to a depth that does not disappear in the next polishing step (see FIG. 15G). Then, the oxide film at the mark portion is removed (see FIG. 15H). Thereafter, in order to remove the fine unevenness remaining on the substrate surface and make it a mirror surface, the silicon substrate surface from which the n-type layer surface is exposed is polished and flattened (FIG. 15I). At this time, chemical mechanical polishing is preferably used as the polishing method. Further, as the polishing machine, a single wafer type polishing machine excellent in in-plane uniformity of the polishing allowance is suitable.
尚、形成した次工程用の合わせマーク用のトレンチ形成位置をしめす目印部分が次工程用の合わせマークとなるようにすることもできる。この場合、電気化学的エッチングにより露出した酸化膜を除去せずに、酸化膜が残る条件で基板主表面を研磨した後、エッチングで酸化膜を除去することで段差を形成し、これを次工程の合わせマークとすることもできる。研磨量が少ない場合は段差が小さいので、そのまま酸化して次工程で合わせマークとして問題なく用いることができる。 In addition, the mark part which shows the trench formation position for the alignment mark for the next process formed can also be made to become the alignment mark for the next process. In this case, without removing the oxide film exposed by electrochemical etching, the substrate main surface is polished under the condition that the oxide film remains, and then the oxide film is removed by etching to form a step. It can also be used as an alignment mark. When the polishing amount is small, the level difference is small, so that it can be oxidized as it is and used as an alignment mark in the next process without any problem.
以下に本発明の実施例、比較例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited to these examples.
（実施例１）
まず、ｎ型シリコン単結晶基板上にエピタキシャル成長法により１Ωｃｍ前後の抵抗率のエピタキシャル層を成長させ、ｎ／ｎ＋型シリコンエピタキシャル基板を用意した。この基板は、オリフラ方位あるいはノッチ方位が共に、（１００）のものとした。次に、基板の表面に、レジスト膜パターンを形成し、フォトリソグラフィーにより、側壁、底面の結晶方位が（１００）であるトレンチをＲＩＥにより５０μｍの深さで形成した。トレンチの線幅は４μｍとした。ここで、半導体素子用のトレンチを形成するとともに、次工程用の合わせマーク用のトレンチも形成した。この合わせマーク用のトレンチは、縞状パターンの線幅と等しい線幅とした。
Example 1
First, an epitaxial layer having a resistivity of about 1 Ωcm was grown on an n-type silicon single crystal substrate by an epitaxial growth method to prepare an n / n + -type silicon epitaxial substrate. This substrate has an orientation flat orientation or notch orientation of (100). Next, a resist film pattern was formed on the surface of the substrate, and trenches having a crystal orientation of (100) on the side wall and bottom surface were formed by RIE to a depth of 50 μm by photolithography. The line width of the trench was 4 μm. Here, a trench for a semiconductor element was formed, and a trench for an alignment mark for the next process was also formed. The alignment mark trench had a line width equal to the line width of the striped pattern.
次いで、上記工程に用いたレジストマスクを除去し、犠牲酸化によりトレンチ内の洗浄、ダメージ除去を行った。その後、トリクロロシランをソースガスとして、ＨＣｌガスを同時に供給し、前記ｎ型エピタキシャル層とほぼ同程度の抵抗率のｐ型シリコンのエピタキシャル成長を行い、基板上にｐ型領域を形成してトレンチを埋め込んだ。 Next, the resist mask used in the above process was removed, and the trench was cleaned and the damage was removed by sacrificial oxidation. Thereafter, HCl gas is simultaneously supplied using trichlorosilane as a source gas, and p-type silicon having a resistivity substantially the same as that of the n-type epitaxial layer is epitaxially grown. A p-type region is formed on the substrate to fill the trench. It is.
また、エピタキシャル成長は、枚葉タイプの成長装置を用い、成長温度を１０１０℃程度に設定し、トリクロロシランの供給量を多くして、０．５μｍ／ｍｉｎ前後の低速な成長速度でエピタキシャル層を形成した。 Epitaxial growth uses a single-wafer type growth apparatus, sets the growth temperature to about 1010 ° C., increases the supply amount of trichlorosilane, and forms an epitaxial layer at a low growth rate of about 0.5 μm / min. did.
また、エピタキシャル成長は、トレンチが埋まる最低限の時間行った後、オーバーデポを行い、トレンチの開口部より上部にオーバーデポ層を有するようにｐ型領域を形成した。 In addition, after epitaxial growth was performed for a minimum time for filling the trench, overdeposition was performed, and a p-type region was formed so as to have an overdeposition layer above the opening of the trench.
次に、ｐ型領域のオーバーデボ層を基板のｎ型層表面をエッチストッパーとして電気化学的エッチングにより除去した。この電気化学的エッチングは、図１４に示されるように、７０℃程度に保持された約３５％のＫＯＨ水溶液１０に基板１のｎ＋型層１ｂ（裏面）を正極に、白金１２を負極になるように浸漬した状態にして行った。尚、エッチング槽は暗くしてウェーハに強い光が当たらないようにした。電流計１１によりエッチング量をモニターし、あるところまでエッチングが進むと電流量が低下するので、電流量の低下が安定した時点でエッチングを終了するようにした。
Next, the overdevo layer in the p-type region was removed by electrochemical etching using the n-type layer surface of the substrate as an etch stopper. In this electrochemical etching, as shown in FIG. 14, an n +
このようにして、ｐ型領域のオーバーデボ層を電気化学的エッチングにより除去し、ｎ型層表面を露出させた後、電気化学的エッチングにより露出した次工程用の合わせマーク用のトレンチ部分を除いて再び前記シリコン基板表面をレジストで覆い、エッチングされないようにし、フォトリソグラフィーを行った。続いて、合わせマーク用のトレンチ部分のみを再びエッチングして、次の研磨工程で消滅しない深さとして次工程用の合わせマークを形成した。 In this way, the over-devo layer in the p-type region is removed by electrochemical etching to expose the surface of the n-type layer, and then the trench portion for the alignment mark for the next process exposed by electrochemical etching is removed. The surface of the silicon substrate was again covered with a resist so as not to be etched, and photolithography was performed. Subsequently, only the trench portion for the alignment mark was etched again to form the alignment mark for the next step as a depth that does not disappear in the next polishing step.
この際、枚葉タイプの研磨機を用いた。このようにして、作製されたスーパージャンクション構造を有する半導体素子において、ステッパーによる合わせマークの信号読み取りを行った。研磨後、追加エッチングを行った合わせマーク部は約１μｍの段差が残り、スッテッパーによる信号読み取りが問題なくできることが確認できた。すなわち、次工程の合わせマークとして問題なく用いることができることが確認できた。次にウェーハを酸化し、合わせマークを用いて、ｐ型ベース領域１３を縞状トレンチにアライメントさせるように形成した。その後の工程は基本的に通常のパワーＭＯＳの製造工程と同様とした。図１６はパワーＭＯＳ製造の途中工程の概略断面図であり、最終的なスーパージャンクションの構造の概略断面図は図１７である。尚、ｐ型ベース領域１３内には、ｎ＋ソース１４が形成されており、その上にはゲート電極１５が設けられている。
At this time, a single wafer type polishing machine was used. In this way, in the manufactured semiconductor device having a super junction structure, the alignment mark signal was read by the stepper. After polishing, a step of about 1 μm remained in the alignment mark portion where additional etching was performed, and it was confirmed that signal reading by a stepper could be performed without any problem. That is, it was confirmed that it could be used without any problem as the alignment mark for the next process. Next, the wafer was oxidized and formed using the alignment marks so that the p-
（比較例１）
酸化膜を除去しない点以外は、実施例と同様な方法でｐｎ接合構造を持つエピタキシャルウェーハを製造した。
(Comparative Example 1)
Except that the oxide film was not removed, an epitaxial wafer having a pn junction structure was manufactured in the same manner as in the example.
実施例１において、エピタキシャル成長法により、トレンチの開口部より上部にオーバーデポ層を有するようにｐ型領域を形成してトレンチ内を埋め込んだ段階で、ウェーハを劈開し選択エッチングで結晶欠陥を調べたが表層部には、ボイド、転位等の欠陥は観察されなかった（図１２）。これに対し、酸化膜を残した状態でｐ型領域でトレンチ内を埋め込んだ比較例１ではトレンチ開口部近傍で結晶欠陥が見られた（図１３）。 In Example 1, the wafer was cleaved and crystal defects were examined by selective etching at the stage where a p-type region was formed by an epitaxial growth method so as to have an overdeposition layer above the opening of the trench and the inside of the trench was buried. However, no defects such as voids and dislocations were observed in the surface layer portion (FIG. 12). In contrast, in Comparative Example 1 in which the inside of the trench was buried in the p-type region with the oxide film remaining, crystal defects were observed near the trench opening (FIG. 13).
（実施例２）
ｎ型シリコン単結晶基板上にエピタキシャル成長法により１Ωｃｍ前後の抵抗率のエピタキシャル層を成長させ、ｎ／ｎ＋型シリコンエピタキシャル基板を用意した。この基板は、オリフラ方位あるいはノッチ方位が共に、（１００）のものとした。基板を酸化し、次工程用の合わせマーク用のトレンチ形成位置を示す目印部分を残してそれ以外の部分は酸化膜を除去した。アライメントマークの最小線幅は４．０μｍであった。そして、目印部分を基準に縞状のパターンをレジストで形成した。アライメントマークはこのとき酸化膜で覆うようにした。この酸化膜をマスクに用いて約１５μｍの深さで線幅が１．５μｍのディープトレンチをＲＩＥで形成した。
(Example 2)
An epitaxial layer having a resistivity of about 1 Ωcm was grown on an n-type silicon single crystal substrate by an epitaxial growth method to prepare an n / n + -type silicon epitaxial substrate. This substrate has an orientation flat orientation or notch orientation of (100). The substrate was oxidized, and the oxide film was removed from the other portions except for the mark portion indicating the trench formation position for the alignment mark for the next process. The minimum line width of the alignment mark was 4.0 μm. Then, a striped pattern was formed with a resist with reference to the mark portion. At this time, the alignment mark was covered with an oxide film. Using this oxide film as a mask, a deep trench having a depth of about 15 μm and a line width of 1.5 μm was formed by RIE.
マスクとして用いた酸化膜を次工程用の合わせマーク用のトレンチ形成位置を示す目印部分を残して除去し、トレンチ内を洗浄した。その後、ｎ型エピタキシャル層とほぼ同程度の抵抗率のｐ型シリコンのエピタキシャル成長を行い、基板上にｐ型領域を成長させてトレンチを埋め込んだ。この際、トリクロロシラン又はジクロロシランをソースガスとして、ＨＣｌガスを同時に供給した。エピタキシャル成長は、トレンチが埋まる最低限の時間行った後、さらに所定の時間行い、トレンチの開口部より上部にオーバーデポ層を有するようにｐ型領域を形成した。 The oxide film used as the mask was removed leaving a mark portion indicating the trench formation position for the alignment mark for the next process, and the inside of the trench was cleaned. Thereafter, epitaxial growth of p-type silicon having approximately the same resistivity as that of the n-type epitaxial layer was performed, and a p-type region was grown on the substrate to fill the trench. At this time, HCl gas was simultaneously supplied using trichlorosilane or dichlorosilane as a source gas. Epitaxial growth was performed for a predetermined time after the minimum time for filling the trench, and a p-type region was formed so as to have an overdeposition layer above the opening of the trench.
次に、ｐ型領域のオーバーデボ層を電気化学的エッチングにより除去した。この時、基板のｎ型層表面をエッチストッパーとして、オーバーデポ層を確実に除去し、ｎ型層表面を露出させる。ここで、電気化学的エッチングの方法は実施例１と同様とした。 Next, the overdevo layer in the p-type region was removed by electrochemical etching. At this time, using the n-type layer surface of the substrate as an etch stopper, the overdeposit layer is surely removed to expose the n-type layer surface. Here, the method of electrochemical etching was the same as in Example 1.
その後、前記目印部分の酸化膜の近傍に合わせマーク用のトレンチをドライエッチングにより次の研磨工程で消滅しない深さに形成した後、目印部分の酸化膜を除去した。そして、ｎ型層表面を露出させたシリコン基板表面をケミカルメカニカル研磨により研磨して平坦化した。 Thereafter, a mark trench was formed in the vicinity of the oxide film at the mark portion by dry etching to a depth that would not disappear in the next polishing step, and then the oxide film at the mark portion was removed. And the silicon substrate surface which exposed the n-type layer surface was grind | polished and planarized by chemical mechanical polishing.
この場合、研磨代は１μｍ程度で、得られたウェーハにレジストを塗布し塗布ムラの発生がないこと、および、ステッパーでアライメント信号が問題なく得られることを確認した。また、実施例１、比較例１と同様に、トレンチ内を埋め込んだ段階で劈開し選択エッチングで結晶欠陥を調べたが、表層部には、転位等の欠陥は観察されなかった。 In this case, the polishing allowance was about 1 μm, and it was confirmed that a resist was applied to the obtained wafer and coating unevenness was not generated, and that an alignment signal could be obtained with a stepper without any problem. Further, as in Example 1 and Comparative Example 1, cleaving was performed at the stage of filling the trench, and crystal defects were examined by selective etching, but no defects such as dislocations were observed in the surface layer portion.
以上の結果から、本発明におけるスーパージャンクション構造を有する半導体素子の製造方法を用いれば、トレンチ開口部近傍に転位を発生させることがなく、鏡面化された所定の表面のスーパージャンクション構造を有する半導体素子を着実に得ることができ、研磨工程の研磨代が少なくでき、第２導電型（ｐ型）領域の深さの精度を向上させることが可能となり、高品質な並列ｐｎ接合構造スーパージャンクション型パワーＭＯＳＦＥＴを優れた生産性で製造することができることが確認することができた。 From the above results, if the method for manufacturing a semiconductor element having a super junction structure according to the present invention is used, a semiconductor element having a super junction structure with a predetermined mirror surface without causing dislocations in the vicinity of the trench opening. Can be obtained steadily, the polishing allowance of the polishing process can be reduced, the accuracy of the depth of the second conductivity type (p-type) region can be improved, and a high-quality parallel pn junction structure super junction type power It was confirmed that the MOSFET can be manufactured with excellent productivity.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な効果を奏するいかなるものであっても本発明の技術的範囲に包含される。
例えば、本実施の形態および本実施例においては、ｎ型シリコンエピタキシャル基板を用い、該基板上に形成したトレンチをｐ型領域で埋めると説明したが、その逆の場合でも構わない。
The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and the technical scope of the present invention is anything that has substantially the same configuration as the technical idea described in the claims of the present invention and has the same effect. Is included.
For example, in the present embodiment and this example, it has been described that an n-type silicon epitaxial substrate is used and a trench formed on the substrate is filled with a p-type region.
１ａ…ｎ型シリコン基板、 １ｂ…ｎ＋エピタキシャル層、
１…ｎ／ｎ＋シリコンエピタキシャル基板、 ２…酸化膜又は窒化膜或はレジスト、
３…トレンチ、 ４…ｐ型領域、 ５…オーバーデポ層、 ６…ｎ型層、
７…予め形成した合わせマークの領域、 ８…次工程用の合わせマーク、
９…酸化膜又は窒化膜或はレジスト、 １０…電解液（ＫＯＨ）、 １１…電流計、
１２…白金、 １３…ｐ型ベース領域、 １４…ｎ＋ソース、 １５…ゲート電極。
1a ... n-type silicon substrate, 1b ... n + epitaxial layer,
1 ... n / n + silicon epitaxial substrate, 2 ... oxide film or nitride film or resist,
3 ... trench, 4 ... p-type region, 5 ... over-deposition layer, 6 ... n-type layer,
7 ... Pre-formed
9 ... oxide film or nitride film or resist, 10 ... electrolyte (KOH), 11 ... ammeter,
12 ... Platinum, 13 ... P-type base region, 14 ... n + source, 15 ... Gate electrode.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008068346A JP5194912B2 (en) | 2008-03-17 | 2008-03-17 | Manufacturing method of semiconductor device having super junction structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008068346A JP5194912B2 (en) | 2008-03-17 | 2008-03-17 | Manufacturing method of semiconductor device having super junction structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009224606A true JP2009224606A (en) | 2009-10-01 |
| JP5194912B2 JP5194912B2 (en) | 2013-05-08 |
Family
ID=41241068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008068346A Active JP5194912B2 (en) | 2008-03-17 | 2008-03-17 | Manufacturing method of semiconductor device having super junction structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5194912B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184860A (en) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | Cold MOS (Metal Oxide Semiconductor) groove padding method and cold MOS groove structure |
| CN102184861A (en) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | Trench filling method and trench structure of cold MOS (metal oxide semiconductor) |
| CN102184859A (en) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | Manufacturing method of cold metal oxide semiconductor (MOS) super-junction structure and cold MOS super-junction structure |
| JP2011249634A (en) * | 2010-05-28 | 2011-12-08 | Renesas Electronics Corp | Manufacturing method of semiconductor device |
| CN102303844A (en) * | 2011-08-15 | 2012-01-04 | 上海先进半导体制造股份有限公司 | MEMS (micro electro mechanical system) apparatus and forming method thereof |
| CN103022087A (en) * | 2011-09-26 | 2013-04-03 | 朱江 | Semiconductor chip and production method thereof |
| CN103022085A (en) * | 2011-09-26 | 2013-04-03 | 朱江 | Semiconductor chip with ultra-junction structure and manufacturing method thereof |
| US9240464B2 (en) | 2013-01-21 | 2016-01-19 | Renesas Electronics Corporation | Manufacturing method of power MOSFET using a hard mask as a CMP stop layer between sequential CMP steps |
| CN103633116B (en) * | 2012-08-20 | 2017-02-15 | 朱江 | Charge compensation structure semiconductor chip and preparation method thereof |
| CN108922851A (en) * | 2018-08-31 | 2018-11-30 | 江苏丽隽功率半导体有限公司 | A kind of trench VDMOS device and preparation method thereof with super-junction structure |
| US11111598B2 (en) | 2019-06-28 | 2021-09-07 | Kabushiki Kaisha Toshiba | Crystal growth method in a semiconductor device |
| US11245017B2 (en) | 2019-08-02 | 2022-02-08 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, drive device, vehicle, and elevator |
| JP7303971B1 (en) | 2022-10-25 | 2023-07-06 | 彰一 高見澤 | Method for manufacturing semiconductor device having superjunction structure |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5499041B2 (en) | 2009-08-27 | 2014-05-21 | 大日精化工業株式会社 | Aqueous coating solution for electrode plate, electrode plate for power storage device, method for manufacturing electrode plate for power storage device, and power storage device |
| JP2017054958A (en) | 2015-09-10 | 2017-03-16 | 株式会社東芝 | Semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254661B2 (en) * | 1980-12-10 | 1990-11-22 | Fuiritsupusu Furuuiranpenfuaburiken Nv | |
| JPH09199549A (en) * | 1996-01-22 | 1997-07-31 | Denso Corp | Wire bonding method |
| JPH10154691A (en) * | 1996-11-21 | 1998-06-09 | Nissan Motor Co Ltd | Manufacture of semiconductor device |
| JP2007096137A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Manufacturing method for semiconductor substrate, and epitaxial growth apparatus |
-
2008
- 2008-03-17 JP JP2008068346A patent/JP5194912B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254661B2 (en) * | 1980-12-10 | 1990-11-22 | Fuiritsupusu Furuuiranpenfuaburiken Nv | |
| JPH09199549A (en) * | 1996-01-22 | 1997-07-31 | Denso Corp | Wire bonding method |
| JPH10154691A (en) * | 1996-11-21 | 1998-06-09 | Nissan Motor Co Ltd | Manufacture of semiconductor device |
| JP2007096137A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Manufacturing method for semiconductor substrate, and epitaxial growth apparatus |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8563393B2 (en) | 2010-05-28 | 2013-10-22 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
| JP2011249634A (en) * | 2010-05-28 | 2011-12-08 | Renesas Electronics Corp | Manufacturing method of semiconductor device |
| CN102184861A (en) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | Trench filling method and trench structure of cold MOS (metal oxide semiconductor) |
| CN102184859A (en) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | Manufacturing method of cold metal oxide semiconductor (MOS) super-junction structure and cold MOS super-junction structure |
| CN102184860A (en) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | Cold MOS (Metal Oxide Semiconductor) groove padding method and cold MOS groove structure |
| CN102303844B (en) * | 2011-08-15 | 2014-07-09 | 上海先进半导体制造股份有限公司 | MEMS (micro electro mechanical system) apparatus and forming method thereof |
| CN102303844A (en) * | 2011-08-15 | 2012-01-04 | 上海先进半导体制造股份有限公司 | MEMS (micro electro mechanical system) apparatus and forming method thereof |
| CN103022085A (en) * | 2011-09-26 | 2013-04-03 | 朱江 | Semiconductor chip with ultra-junction structure and manufacturing method thereof |
| CN103022087A (en) * | 2011-09-26 | 2013-04-03 | 朱江 | Semiconductor chip and production method thereof |
| CN103633116B (en) * | 2012-08-20 | 2017-02-15 | 朱江 | Charge compensation structure semiconductor chip and preparation method thereof |
| US9240464B2 (en) | 2013-01-21 | 2016-01-19 | Renesas Electronics Corporation | Manufacturing method of power MOSFET using a hard mask as a CMP stop layer between sequential CMP steps |
| US20160079079A1 (en) * | 2013-01-21 | 2016-03-17 | Renesas Electronics Corporation | Manufacturing Method of Power MOSFET Using a Hard Mask as a CMP Stop Layer Between Sequential CMP Steps |
| US9589810B2 (en) | 2013-01-21 | 2017-03-07 | Renesas Electronics Corporation | Manufacturing method of power MOSFET using a hard mask as a CMP stop layer between sequential CMP steps |
| CN108922851A (en) * | 2018-08-31 | 2018-11-30 | 江苏丽隽功率半导体有限公司 | A kind of trench VDMOS device and preparation method thereof with super-junction structure |
| CN108922851B (en) * | 2018-08-31 | 2023-09-29 | 江苏丽隽功率半导体有限公司 | Trench type VDMOS device with super junction structure and manufacturing method thereof |
| US11111598B2 (en) | 2019-06-28 | 2021-09-07 | Kabushiki Kaisha Toshiba | Crystal growth method in a semiconductor device |
| US11245017B2 (en) | 2019-08-02 | 2022-02-08 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, drive device, vehicle, and elevator |
| JP7303971B1 (en) | 2022-10-25 | 2023-07-06 | 彰一 高見澤 | Method for manufacturing semiconductor device having superjunction structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5194912B2 (en) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5194912B2 (en) | Manufacturing method of semiconductor device having super junction structure | |
| US7029977B2 (en) | Fabrication method of semiconductor wafer | |
| US7811907B2 (en) | Method for manufacturing semiconductor device and epitaxial growth equipment | |
| US8461632B2 (en) | SiC semiconductor device and method of manufacturing the same | |
| CN101345196B (en) | Manufacturing method for semiconductor substrate, and epitaxial growth apparatus | |
| US7863151B2 (en) | Method for manufacturing semiconductor device | |
| WO2010079543A1 (en) | Semiconductor device producing method | |
| KR20140060266A (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP5568856B2 (en) | Manufacturing method of semiconductor device | |
| JP2007129115A (en) | Manufacturing method for semiconductor device | |
| JP2009141307A (en) | Method of manufacturing semiconductor device | |
| JP2008171972A (en) | Manufacturing method of silicon epitaxial wafer | |
| JP4539052B2 (en) | Manufacturing method of semiconductor substrate | |
| JP4764999B2 (en) | Manufacturing method of semiconductor device | |
| JP5397402B2 (en) | Manufacturing method of semiconductor device | |
| JP4539057B2 (en) | Manufacturing method of semiconductor substrate | |
| JP2010212440A (en) | Method for manufacturing semiconductor device | |
| US10804376B2 (en) | Method of manufacturing semiconductor device | |
| JP5200604B2 (en) | Manufacturing method of semiconductor device having super junction structure | |
| JP2010062347A (en) | Method of manufacturing semiconductor device | |
| JP2017168720A (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN104779162B (en) | A kind of method for improving trench VDMOS device gate oxide breakdown voltage | |
| JP2006303232A (en) | Method of manufacturing semiconductor device | |
| JP2003142357A (en) | Method for manufacturing semiconductor device, method for measuring thickness of epitaxial film and semiconductor device | |
| JP7303971B1 (en) | Method for manufacturing semiconductor device having superjunction structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5194912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |