JP2009207241A - Gate drive circuit for thyristor - Google Patents

Gate drive circuit for thyristor Download PDF

Info

Publication number
JP2009207241A
JP2009207241A JP2008045376A JP2008045376A JP2009207241A JP 2009207241 A JP2009207241 A JP 2009207241A JP 2008045376 A JP2008045376 A JP 2008045376A JP 2008045376 A JP2008045376 A JP 2008045376A JP 2009207241 A JP2009207241 A JP 2009207241A
Authority
JP
Japan
Prior art keywords
power supply
thyristor
turned
commercial power
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008045376A
Other languages
Japanese (ja)
Inventor
Tadao Goshi
忠男 郷司
Original Assignee
Meidensha Corp
株式会社明電舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, 株式会社明電舎 filed Critical Meidensha Corp
Priority to JP2008045376A priority Critical patent/JP2009207241A/en
Publication of JP2009207241A publication Critical patent/JP2009207241A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To enhance reliability in normal operation of a gate drive circuit for a thyristor provided in an instantaneous voltage drop compensator. <P>SOLUTION: The thyristor gate drive circuit for controlling the thyristors S1, S2 provided in an instantaneous voltage drop compensator is provided with photocouplers PC1, PC2 connected to a control power supply 3 on the primary side and connected in parallel with the thyristors S1, S2 on the secondary side. The thyristors S1, S2 are controlled as follows. When the thyristors S1, S2 are turned on, the photocouplers PC1, PC2 are turned off and a current output from a commercial power supply 1 is applied to the gates of the thyristors S1, S2. When the thyristors S1, S2 are turned off, the photocouplers PC1, PC2 are turned on and a current output from the commercial power supply 1 is prevented from being applied to the gates of the thyristors. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、瞬時電圧低下補償装置(以下、瞬低装置と称する)に備えられたサイリスタのゲートドライブ回路に関する。   The present invention relates to a gate drive circuit for a thyristor provided in an instantaneous voltage drop compensator (hereinafter referred to as an instantaneous voltage drop device).

通常、商用電源は±5%以内の電圧変動の範囲で電力会社から供給されているが、自然災害(例えば、落雷)等の影響により、電圧が瞬断あるいは低下する現象(以下、瞬低と称する)が生じることがある。実際に起こっている一般的な瞬低のうち約80%は、瞬低時間が0.2秒以下のものである。瞬低が発生すると、その電源に接続された負荷は運転状態の停止などの障害を受けるため、例えば電源環境が悪く、安定した電源が供給できない環境、もしくは、瞬低時のシステムダウン等により被害を受け易いシステムでは、その被害を回避するための対策として、瞬低装置が多く採用されている(例えば特許文献1)。   Normally, commercial power is supplied from electric power companies within a range of voltage fluctuations within ± 5%. However, a phenomenon in which the voltage is interrupted or drops due to the influence of a natural disaster (for example, lightning strike) May occur). About 80% of the common voltage sag actually occurring is a voltage sag time of 0.2 seconds or less. When a voltage sag occurs, the load connected to the power supply suffers a failure such as a stoppage of the operating status.Therefore, for example, the power supply environment is bad and the system cannot be supplied with stable power, or it is damaged by a system failure at the time of power sag In a system that is susceptible to damage, a voltage sag device is often used as a measure for avoiding the damage (for example, Patent Document 1).

一般的に瞬低装置は、瞬低が発生すると数ミリ秒程度で瞬低状況を検出し、事前に蓄電素子(例えば、コンデンサや蓄電池等)に蓄えられたエネルギーで瞬低を補償し、前述した負荷に必要な周波数の電圧を供給する装置である。瞬低装置の補償時間においては、通常1秒間程度のものが多くを占めるが、蓄電池を適用した装置では10分間以上補償する装置も採用されている。   Generally, a voltage sag device detects a voltage sag situation within a few milliseconds when a voltage sag occurs, and compensates for the voltage sag with energy stored in advance in a storage element (for example, a capacitor or a storage battery). This is a device for supplying a voltage having a frequency required for the load. The compensation time of the voltage sag device is usually about 1 second, but in a device to which a storage battery is applied, a device that compensates for 10 minutes or more is also employed.

図2は、従来の一般的な瞬低装置の一例を示す回路図である。瞬低装置は、商用電源1と該商用電源1から出力された電圧によって運転する負荷2との間に介挿されたサイリスタS1,S2と、商用電源1から出力されたエネルギーを蓄える蓄電素子(例えば、コンデンサ)C1と、インバータ(例えば、単相インバータ)INVを構成するスイッチング素子(例えば、IGBT)Tu,Tv,Tx,Tyと、を主な構成としている。   FIG. 2 is a circuit diagram showing an example of a conventional general voltage sag device. The voltage sag device includes a thyristor S1, S2 inserted between a commercial power source 1 and a load 2 operated by a voltage output from the commercial power source 1, and a storage element (which stores energy output from the commercial power source 1). For example, a capacitor C1 and switching elements (for example, IGBT) Tu, Tv, Tx, Ty that constitute an inverter (for example, a single-phase inverter) INV are mainly configured.

商用電源1が瞬低と判断されない場合においては、インバータINVを構成するスイッチング素子Tu,Tv,Tx,Tyを全てオフ状態にし、サイリスタS1,S2をオン状態にすることで、商用電源1から出力された電圧はそのまま負荷2に供給される。またこの場合、充電回路(図示せず)によって蓄電素子C1にエネルギーが蓄えられる(以下、このような動作を通常運転と称する)。   When the commercial power source 1 is not determined to be instantaneously low, all the switching elements Tu, Tv, Tx, Ty constituting the inverter INV are turned off, and the thyristors S1, S2 are turned on to output from the commercial power source 1. The applied voltage is supplied to the load 2 as it is. In this case, energy is stored in the storage element C1 by a charging circuit (not shown) (hereinafter, such an operation is referred to as a normal operation).

商用電源1が瞬低と判断された場合、検出回路(図示せず)において瞬低を検出し、サイリスタS1,S2をオフ状態にし、インバータINVを構成するスイッチング素子Tu,Tv,Tx,Tyをスイッチング制御することで、蓄電素子C1から出力された直流電圧は交流電圧に変換され、負荷2にエネルギーが供給される(以下、このような動作を瞬低補償と称する)。   When it is determined that the commercial power supply 1 is instantaneously low, a detection circuit (not shown) detects the instantaneously low voltage, turns off the thyristors S1 and S2, and sets the switching elements Tu, Tv, Tx, and Ty constituting the inverter INV. By performing switching control, the DC voltage output from the power storage element C1 is converted into an AC voltage, and energy is supplied to the load 2 (hereinafter, such an operation is referred to as instantaneous voltage drop compensation).

図3は前記サイリスタS1,S2を制御する従来のサイリスタのゲートドライブ回路の一例を示す回路構成図であり、符号3は瞬低装置の制御用電源(例えば、+5Vで瞬低装置全体を制御する制御用電源)、符号4はバックアップ電源(例えば、+5Vでサイリスタのゲートドライブ制御専用に使用されるバックアップ電源)を示し、前記制御用電源3に異常が生じた場合、バックアップ電源4から電圧が出力される。D1,D2は、アノード側がそれぞれ制御用電源3とバックアップ電源4に接続された(制御用電源3とバックアップ電源4のうち、どちらか1つでも正常であれば電圧をトランスT1および後述する発信器IC1,AND回路IC2に供給する)ダイオード、T1は1次側が該ダイオードD1,D2のカソード側に接続された絶縁トランス、Tr1は該トランスT1の一次側に接続されたトランジスタ、IC1は前記トランジスタTr1のベースに接続された発信器、IC2は前記発信器IC1の入力側に接続されたAND回路を示し、前記発信機IC1はローレベル(以下、Lレベルと称する)の信号が入力されるとトランジスタTr1をスイッチング制御させる。DB1,DB2はトランスT1の2次側に接続され交流電流を整流するダイオードブリッジ(例えば単相のダイオードブリッジ)、CN1,CN2はコネクタを示すものである。このコネクタCN1,CN2は、前記ダイオードブリッジDB1,DB2と前記サイリスタS1,S2のゲートとを接続する。   FIG. 3 is a circuit configuration diagram showing an example of a gate drive circuit of a conventional thyristor for controlling the thyristors S1 and S2. Reference numeral 3 denotes a control power source for the voltage sag device (for example, + 5V controls the entire voltage sag device). Control power supply), 4 indicates a backup power supply (for example, a backup power supply used exclusively for thyristor gate drive control at +5 V), and when an abnormality occurs in the control power supply 3, a voltage is output from the backup power supply 4 Is done. D1 and D2 are connected to the control power supply 3 and the backup power supply 4 respectively on the anode side (if either one of the control power supply 3 or the backup power supply 4 is normal, the voltage is transferred to the transformer T1 and a transmitter described later. IC1, an AND circuit IC2), a diode T1, an isolation transformer whose primary side is connected to the cathode side of the diodes D1, D2, Tr1 is a transistor connected to the primary side of the transformer T1, and IC1 is the transistor Tr1 A transmitter IC2 connected to the base of the transmitter IC2 indicates an AND circuit connected to the input side of the transmitter IC1, and the transmitter IC1 is a transistor when a low level (hereinafter referred to as L level) signal is input. Tr1 is subjected to switching control. DB1 and DB2 are connected to the secondary side of the transformer T1, and diode bridges (for example, single-phase diode bridges) for rectifying an alternating current, and CN1 and CN2 denote connectors. The connectors CN1 and CN2 connect the diode bridges DB1 and DB2 and the gates of the thyristors S1 and S2.

前記AND回路IC2の一方の入力端子(以下、入力端子Uと称する)において、制御用電源3に異常が生じた場合にはLレベルの信号が入力され、正常な場合にはハイレベル(以下、Hレベルと称する)の信号が入力される。またAND回路の他方の入力端子(以下、入力端子Vと称する)において、商用電源1が瞬低と判断されない場合にはLレベルの信号が入力され、商用電源1が瞬低と判断された場合にはHレベルの信号が入力される。   At one input terminal of the AND circuit IC2 (hereinafter referred to as the input terminal U), an L level signal is input when an abnormality occurs in the control power supply 3, and when it is normal, it is at a high level (hereinafter referred to as an input terminal U). A signal of “H level” is input. When the commercial power source 1 is not determined to be instantaneously low at the other input terminal (hereinafter referred to as input terminal V) of the AND circuit, an L level signal is input, and the commercial power source 1 is determined to be instantaneously low. Is inputted with an H level signal.

次に、商用電源1および制御用電源3,バックアップ電源4の各状態において、図3に示すようなサイリスタのゲートドライブ回路の動作について説明する。   Next, the operation of the gate drive circuit of the thyristor as shown in FIG. 3 in each state of the commercial power supply 1, the control power supply 3, and the backup power supply 4 will be described.

〈条件1〉
バックアップ電源4が正常で制御用電源3に異常が生じた場合、以下のようになる。
<Condition 1>
When the backup power supply 4 is normal and an abnormality occurs in the control power supply 3, the following occurs.

制御用電源3が異常になると瞬低装置の制御が不能になり、入力端子VのレベルはHまたはLの不定となるが、AND回路IC2の入力端子UにLレベルの信号が入力されるため、AND回路IC2の出力端子からLレベルの信号が出力される。AND回路IC2から出力されたLレベルの信号が発信器IC1に入力されると、該発信器IC1はトランジスタTr1をオンオフ制御し、バックアップ電源4から出力された電流は絶縁トランスT1,ダイオードブリッジDB1,DB2を介してサイリスタS1,S2のゲートに印加され、サイリスタS1,S2はオン状態となる。   When the control power supply 3 becomes abnormal, the control of the voltage sag device becomes impossible, and the level of the input terminal V becomes H or L indefinite, but an L level signal is input to the input terminal U of the AND circuit IC2. The L level signal is output from the output terminal of the AND circuit IC2. When the L level signal output from the AND circuit IC2 is input to the transmitter IC1, the transmitter IC1 controls the transistor Tr1 to be turned on and off, and the current output from the backup power source 4 is the isolation transformer T1, diode bridge DB1, and so on. The voltage is applied to the gates of thyristors S1 and S2 via DB2, and thyristors S1 and S2 are turned on.

〈条件2〉
制御用電源3が正常に動作し、商用電源1が瞬低と判断されない場合、以下のようになる。
<Condition 2>
When the control power supply 3 operates normally and the commercial power supply 1 is not determined to be instantaneously low, the following occurs.

AND回路IC2の入力端子UにHレベルの信号が入力され、入力端子VにLレベルの信号が入力されるため、AND回路IC2の出力信号はLレベルとなり、条件1と同様にサイリスタS1,S2はオン状態となる。   Since an H level signal is input to the input terminal U of the AND circuit IC2 and an L level signal is input to the input terminal V, the output signal of the AND circuit IC2 becomes the L level, and the thyristors S1 and S2 are the same as in the condition 1. Is turned on.

〈条件3〉
制御用電源3が正常に動作し、商用電源1が瞬低と判断された場合、以下のようになる。
<Condition 3>
When the control power supply 3 operates normally and the commercial power supply 1 is determined to be instantaneously low, the following occurs.

AND回路IC2の入力端子UにHレベルの信号が入力され、入力端子VにHレベルの信号が入力されるため、AND回路IC2の出力端子からはHレベル信号が出力され、トランジスタTr1はオフ状態となる。そのため、サイリスタS1,S2のゲートに電流は印加されず、サイリスタS1,S2はオフ状態となる。また本条件3の場合、瞬低補償動作が開始され、商用電源1の電圧が低下した分は、通常運転時に図2の蓄電素子C1に蓄えられたエネルギーが負荷2に出力されることによって補償される。   Since an H level signal is input to the input terminal U of the AND circuit IC2 and an H level signal is input to the input terminal V, an H level signal is output from the output terminal of the AND circuit IC2, and the transistor Tr1 is turned off. It becomes. Therefore, no current is applied to the gates of the thyristors S1 and S2, and the thyristors S1 and S2 are turned off. In the case of this condition 3, the instantaneous voltage drop compensation operation is started, and the amount of decrease in the voltage of the commercial power supply 1 is compensated by the energy stored in the power storage device C1 in FIG. Is done.

このような瞬低装置に備えられたサイリスタのゲートドライブ回路に要求される特性としては、高い信頼性が挙げられる。   A characteristic required for the gate drive circuit of the thyristor provided in such a voltage drop device is high reliability.

すなわち、瞬低装置の役割は、商用電源1に瞬低が生じた場合においても、負荷2に電圧を供給し、負荷2の運転状態を継続することであり、瞬低が発生した時に正常に動作することは当然であるが、通常運転時においても、当然サイリスタS1,S2をオン状態にし、負荷2に電圧を供給し続けなければならない。   In other words, the role of the voltage sag device is to supply a voltage to the load 2 and continue the operation state of the load 2 even when a voltage sag occurs in the commercial power supply 1. Naturally, the thyristors S1 and S2 must be turned on and the voltage supplied to the load 2 must be continued even during normal operation.

例えば、制御用電源3のみの構成の場合(バックアップ電源4がない構成の場合)、その制御用電源3に異常が生じると、瞬低が発生した時に瞬低補償動作ができないだけでなく、通常運転時においてもサイリスタS1,S2がオフ状態となり、負荷2の運転状態に支障をきたすことになる。   For example, in the case of a configuration with only the control power source 3 (in the case of a configuration without the backup power source 4), if an abnormality occurs in the control power source 3, not only a voltage sag compensation operation cannot be performed when a voltage sag occurs. Even during operation, the thyristors S1 and S2 are turned off, which impedes the operation state of the load 2.

そのため図3のように、制御用電源3の他にバックアップ電源4を設け、制御用電源3に異常が生じた場合でも、バックアップ電源4から電流が供給される構成が採用されている。   Therefore, as shown in FIG. 3, a backup power supply 4 is provided in addition to the control power supply 3, and a configuration is employed in which current is supplied from the backup power supply 4 even when an abnormality occurs in the control power supply 3.

なお、バックアップ電源4が設けられた構成においても、制御用電源3に異常が生じた場合、瞬低時には瞬低補償動作ができないので負荷2の運転状態に支障をきたすことになる。   Even in the configuration in which the backup power source 4 is provided, when an abnormality occurs in the control power source 3, the operation of the load 2 is hindered because the operation of compensating for the voltage sag cannot be performed at the time of voltage sag.

また、商用電源1における瞬低にはさまざまな電圧低下のレベルがあり、一般的な商用電源における瞬低の約60%は、電圧低下20%以下のものである。また、電気機器の場合は、電圧低下10%以下の瞬低における動作を保証しているが、電圧低下20%程度の瞬低でも、その電気機器の負荷の状態等に応じて運転を継続できるものが多くある。   Further, there are various voltage drop levels in the instantaneous drop in the commercial power supply 1, and about 60% of the instantaneous drop in a general commercial power supply is a voltage drop of 20% or less. In the case of an electric device, the operation is guaranteed in a voltage drop with a voltage drop of 10% or less. However, even with a voltage drop of about 20%, the operation can be continued according to the load state of the electric device. There are many things.

したがって本条件1のように、瞬低装置の制御用電源3に異常が生じた状態で、商用電源1に瞬低が発生した場合は、サイリスタS1,S2をオン状態にして瞬低補償動作に移行させないほうが、負荷2の運転状態を継続できる可能性が高くなる。図3では、制御用電源3に異常が発生したとき、バックアップ電源4から電流が供給されるため、サイリスタS1,S2をオン状態にすることができ、商用電源1から負荷2に対する電圧供給を継続することが可能となる。   Therefore, as in Condition 1, when an abnormality occurs in the control power supply 3 of the voltage sag device and a voltage sag occurs in the commercial power supply 1, the thyristors S1 and S2 are turned on to perform the voltage sag compensation operation. The possibility of being able to continue the operation state of the load 2 becomes higher if it is not shifted. In FIG. 3, when an abnormality occurs in the control power supply 3, current is supplied from the backup power supply 4. Therefore, the thyristors S1 and S2 can be turned on, and voltage supply from the commercial power supply 1 to the load 2 is continued. It becomes possible to do.

以上の理由で、サイリスタのゲートドライブ回路は、図3のように制御用電源を二重化(バックアップ電源4を備える)すると共に、制御用電源3に異常が生じた場合にはサイリスタS1,S2をオン状態にして通常運転させることが可能な構成とし、回路の信頼性を高めることが検討されている。   For the reasons described above, the gate drive circuit of the thyristor doubles the control power supply (comprising the backup power supply 4) as shown in FIG. 3, and turns on the thyristors S1 and S2 when an abnormality occurs in the control power supply 3. It has been studied to increase the reliability of the circuit by adopting a configuration that can be operated in a normal state.

また、サイリスタのゲートドライブ回路においては、例えば、主サイリスタの逆回復時に流れる順方向ゲート電流を防止あるいは低減するため、ゲート電流供給路にスイッチング素子を設けたものが知られている(例えば、特許文献2)。
特開2000−350383号公報(段落[0015]〜[0027]、図1) 特開平5−260723号公報(段落[0002]〜[0004]、図3)
As a gate drive circuit of a thyristor, for example, a gate current supply path provided with a switching element is known in order to prevent or reduce a forward gate current that flows during reverse recovery of the main thyristor (for example, a patent) Reference 2).
JP 2000-350383 A (paragraphs [0015] to [0027], FIG. 1) JP-A-5-260723 (paragraphs [0002] to [0004], FIG. 3)

以上のように、従来の一般的な瞬低装置に備えられたサイリスタのゲートドライブ回路においては、信頼性を高めた回路が採用されていたが、コネクタCN1またはCN2が接触不良になった場合,制御用電源3およびバックアップ電源4の両方に異常が生じた場合,サイリスタのゲートドライブ回路の何れかの部品に異常が生じた場合のことは、何ら想定されていないものであった。そのため、通常運転時に上記のような問題が生じた場合、サイリスタがオフ状態となり、負荷の運転に支障をきたすことがあった。   As described above, in the gate drive circuit of the thyristor provided in the conventional general voltage sag device, a circuit with improved reliability has been adopted. However, when the connector CN1 or CN2 has a poor contact, When an abnormality occurs in both the control power supply 3 and the backup power supply 4, no abnormality is assumed in any part of the gate drive circuit of the thyristor. Therefore, when the above problems occur during normal operation, the thyristor is turned off, which may hinder the operation of the load.

以上示したようなことから、瞬低装置に備えられたサイリスタのゲートドライブ回路においては、通常運転時における信頼性をさらに向上させることが要求される。   As described above, the gate drive circuit of the thyristor provided in the voltage dropping device is required to further improve the reliability during normal operation.

本発明は、前記従来の問題に鑑み、案出されたもので、請求項1記載の発明は、商用電源と負荷との間に介挿されたサイリスタをオンオフ制御することにより、負荷と商用電源とを電気的に接続または非接続させるサイリスタのゲートドライブ回路であって、1次側が制御用電源に接続され、2次側が前記サイリスタに対して並列に接続されるフォトカプラを備え、前記サイリスタをオン制御とする場合、前記フォトカプラをオフ制御にし、商用電源から出力された電流をサイリスタのゲートに印加し、前記サイリスタをオフ制御とする場合、前記フォトカプラをオン制御にし、商用電源から出力された電流をサイリスタのゲートに印加させないことを特徴とする。   The present invention has been devised in view of the above-described conventional problems, and the invention according to claim 1 is characterized in that the thyristor interposed between the commercial power supply and the load is controlled to be turned on and off, whereby the load and the commercial power supply are controlled. Including a photocoupler whose primary side is connected to a control power supply and whose secondary side is connected in parallel to the thyristor, In the case of on control, the photocoupler is turned off, the current output from the commercial power supply is applied to the gate of the thyristor, and in the case of the thyristor turned off, the photocoupler is turned on and output from the commercial power supply. The applied current is not applied to the gate of the thyristor.

請求項2記載の発明は、請求項1記載の発明において、前記制御用電源と前記商用電源との出力信号を入力し、前記フォトカプラに接続された論理回路と、入力端子が前記商用電源に接続され、制御端子が前記フォトカプラの2次側と前記入力端子との間に介挿され、出力端子が前記サイリスタのゲートに接続されたトランジスタと、を備え、前記フォトカプラがオフ状態のとき、商用電源から出力された電圧がトランジスタの制御端子に印加され、前記トランジスタがオン状態となることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, an output signal from the control power source and the commercial power source is input, a logic circuit connected to the photocoupler, and an input terminal connected to the commercial power source. A transistor having a control terminal inserted between a secondary side of the photocoupler and the input terminal, and an output terminal connected to a gate of the thyristor, wherein the photocoupler is in an off state. The voltage output from the commercial power supply is applied to the control terminal of the transistor, and the transistor is turned on.

請求項3記載の発明は、請求項1または2記載の発明において、前記論理回路は、NAND回路であることを特徴とする。   According to a third aspect of the present invention, in the first or second aspect of the present invention, the logic circuit is a NAND circuit.

請求項1〜3記載の発明のような構成によれば、制御用電源やフォトカプラ,論理回路に不具合が生じたり、コネクタに接触不良および外れる等の予期せぬ不具合が生じても、商用電源からサイリスタのゲートに電流を印加することができる。また、制御用電源に異常が生じてもサイリスタのゲートに電流を印加することが可能となるため、バックアップ電源が不要となる。   According to the configuration of the first to third aspects of the present invention, even if a malfunction occurs in the control power supply, the photocoupler, and the logic circuit, or an unexpected malfunction such as contact failure or disconnection occurs in the connector, the commercial power supply Current can be applied to the gate of the thyristor. In addition, even if an abnormality occurs in the control power supply, a current can be applied to the gate of the thyristor, so that a backup power supply becomes unnecessary.

以上の説明で明らかなように、請求項1〜3記載の発明によれば、制御用電源やフォトカプラ,論理回路に不具合が生じたり、コネクタに接触不良および外れる等の予期せぬ不具合が生じても、サイリスタのゲートに電流を印加することができるため、通常運転時における信頼性の向上を図ることが可能となる。また回路部品点数も従来と比較して減少させることができるため、故障の確率や製造コストの減少を図ることが可能となる。   As is apparent from the above description, according to the first to third aspects of the present invention, a malfunction occurs in the control power supply, photocoupler, and logic circuit, and an unexpected malfunction such as a contact failure or disconnection occurs in the connector. However, since current can be applied to the gate of the thyristor, it is possible to improve the reliability during normal operation. In addition, since the number of circuit components can be reduced as compared with the prior art, it is possible to reduce the probability of failure and the manufacturing cost.

以下本発明の実施形態に係るサイリスタのゲートドライブ回路を実施例に基づいて詳細に説明する。なお、図2,3と同様なものについては同一符号等を用い、その詳細な説明を適宜省略する。   Hereinafter, a gate drive circuit of a thyristor according to an embodiment of the present invention will be described in detail based on examples. 2 and 3 are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.

本実施形態の瞬低装置に備えられたサイリスタのゲートドライブ回路は、商用電源と負荷との間に介挿されたサイリスタをオンオフ制御することにより、負荷と商用電源とを電気的に接続または非接続させるサイリスタのゲートドライブ回路であって、1次側が制御用電源に接続され、2次側が前記サイリスタに対して並列に接続されるフォトカプラを備えたものである。   The gate drive circuit of the thyristor provided in the voltage sag device of this embodiment is configured to electrically connect or disconnect the load and the commercial power supply by controlling on / off of the thyristor inserted between the commercial power supply and the load. A gate drive circuit of a thyristor to be connected, comprising a photocoupler whose primary side is connected to a control power source and whose secondary side is connected in parallel to the thyristor.

前記サイリスタの制御方法としては、該サイリスタをオン状態とする場合、前記フォトカプラをオフ状態にし、商用電源から出力された電流をサイリスタのゲートに印加し、一方、前記サイリスタをオフ状態とする場合、前記フォトカプラをオン状態にし、商用電源から出力された電流をサイリスタのゲートに印加させないようにする。   As a method for controlling the thyristor, when the thyristor is turned on, the photocoupler is turned off, a current output from a commercial power supply is applied to the gate of the thyristor, while the thyristor is turned off. The photocoupler is turned on so that the current output from the commercial power supply is not applied to the gate of the thyristor.

[実施例]
図1は、本実施例に係るサイリスタのゲートドライブ回路の回路図である。図1において、符号5はサイリスタS1用のゲートドライブ回路を示し、符号6はサイリスタS2用のゲートドライブ回路を示す。
[Example]
FIG. 1 is a circuit diagram of a gate drive circuit of a thyristor according to the present embodiment. In FIG. 1, reference numeral 5 indicates a gate drive circuit for the thyristor S1, and reference numeral 6 indicates a gate drive circuit for the thyristor S2.

図1において、R1は制御用電源3に接続された抵抗、PC1は1次側が該抵抗R1に接続され2次側がコネクタCN3とコネクタCN4との間に介挿されたフォトカプラ、PC2は1次側が該フォトカプラPC1に接続され2次側がコネクタCN5とコネクタCN6との間に介挿されたフォトカプラ、IC3は前記フォトカプラPC2に接続された論理回路(本実施例ではNAND回路;以下NAND回路と称する)を示し、前記フォトカプラPC1,PC2は1次側に信号が入力されると2次側がオン状態となる。D3は、商用電源1に接続された逆電圧カット用のダイオード(例えば、高速ダイオード)、R2,R3はダイオードD3とコネクタCN1との間に介挿され電流を制限する抵抗、Tr2は電流増幅用のトランジスタ、R4はトランジスタTr2の漏れ電流等の微小電流が流れた場合にサイリスタS1のゲートに電流が流れないようにサイリスタS1のカソード側にバイパスする抵抗を示す。前記トランジスタTr2は、制御端子がコネクタCN1に接続され、入力端子が抵抗R2とR3との間に接続され、出力端子がサイリスタS1のゲート端子に接続される。なおサイリスタS2用のゲートドライブ回路6は、サイリスタS1用のゲートドライブ回路5と同様な構成のため、ここでの詳細な説明は省略する。   In FIG. 1, R1 is a resistor connected to the control power source 3, PC1 is a photocoupler whose primary side is connected to the resistor R1 and the secondary side is inserted between the connector CN3 and the connector CN4, and PC2 is a primary. The photocoupler is connected to the photocoupler PC1 and the secondary side is inserted between the connector CN5 and the connector CN6. IC3 is a logic circuit connected to the photocoupler PC2 (NAND circuit in this embodiment; hereinafter NAND circuit) The photocouplers PC1 and PC2 are turned on when the signal is input to the primary side. D3 is a reverse voltage cut diode (for example, a high speed diode) connected to the commercial power source 1, R2 and R3 are inserted between the diode D3 and the connector CN1, and a current limiting resistor, and Tr2 is for current amplification The transistor R4 indicates a resistor that bypasses to the cathode side of the thyristor S1 so that no current flows to the gate of the thyristor S1 when a minute current such as a leakage current of the transistor Tr2 flows. The transistor Tr2 has a control terminal connected to the connector CN1, an input terminal connected between the resistors R2 and R3, and an output terminal connected to the gate terminal of the thyristor S1. Since the gate drive circuit 6 for the thyristor S2 has the same configuration as the gate drive circuit 5 for the thyristor S1, detailed description thereof is omitted here.

前記NAND回路IC3の一方の入力端子(以下、入力端子Xと称する)には、制御用電源3に異常が生じた場合、Lレベルの信号が入力され、制御用電源3が正常な場合、Hレベルの信号が入力される。NAND回路IC3の他方の入力端子(以下、入力端子Yと称する)には、商用電源1が瞬低と判断されない場合、Lレベルの信号が入力され、商用電源1が瞬低と判断された場合、Hレベルの信号が入力される。また、前記NAND回路IC3の出力信号がLレベル場合、フォトカプラPC1,PC2の一次側に制御用電源3からの入力信号が印加される。   An L level signal is input to one input terminal (hereinafter referred to as input terminal X) of the NAND circuit IC3 when an abnormality occurs in the control power supply 3, and when the control power supply 3 is normal, A level signal is input. When the commercial power supply 1 is not determined to be instantaneously low, the L level signal is input to the other input terminal (hereinafter referred to as input terminal Y) of the NAND circuit IC3, and the commercial power supply 1 is determined to be instantaneously low , An H level signal is input. When the output signal of the NAND circuit IC3 is at L level, the input signal from the control power supply 3 is applied to the primary side of the photocouplers PC1 and PC2.

次に、商用電源1および制御用電源3の各状態における図1に示したサイリスタのゲートドライブ回路の動作について説明する。また、サイリスタS2用のゲートドライブ回路6は、サイリスタS1用のゲートドライブ回路5と同様の構成のため、詳細な説明は省略する。   Next, the operation of the gate drive circuit of the thyristor shown in FIG. 1 in each state of the commercial power supply 1 and the control power supply 3 will be described. Since the gate drive circuit 6 for the thyristor S2 has the same configuration as the gate drive circuit 5 for the thyristor S1, detailed description thereof is omitted.

〈具体例1〉
制御用電源3に異常が生じ、商用電源1が通常に動作している場合、以下のようになる。
<Specific example 1>
When an abnormality occurs in the control power supply 3 and the commercial power supply 1 is operating normally, the following occurs.

NAND回路IC3の入力端子Xおよび入力端子YにLレベルの信号が入力され、NAND回路IC3の出力信号はHレベルとなる。そのため、フォトカプラPC1の1次側に制御用電源3からの信号が印加されず、フォトカプラPC1の2次側がオフ状態となる。フォトカプラPC1の2次側がオフ状態になると、サイリスタS1のアノード側がプラスの時、商用電源1から出力された電流は、ダイオードD3,抵抗R2,R3を介し、トランジスタTr2の制御端子に流れ込むため、トランジスタTr2はオン状態となる。その後、商用電源1から出力された電流は、ダイオードD3,抵抗器R2,トランジスタTr2の入力端子,出力端子を介し、サイリスタS1のゲートに印加され、サイリスタS1はオン状態となる。   An L level signal is input to the input terminal X and the input terminal Y of the NAND circuit IC3, and the output signal of the NAND circuit IC3 becomes an H level. Therefore, the signal from the control power supply 3 is not applied to the primary side of the photocoupler PC1, and the secondary side of the photocoupler PC1 is turned off. When the secondary side of the photocoupler PC1 is turned off, when the anode side of the thyristor S1 is positive, the current output from the commercial power supply 1 flows into the control terminal of the transistor Tr2 via the diode D3 and the resistors R2 and R3. The transistor Tr2 is turned on. Thereafter, the current output from the commercial power source 1 is applied to the gate of the thyristor S1 through the diode D3, the resistor R2, and the input terminal and output terminal of the transistor Tr2, and the thyristor S1 is turned on.

以上のように本具体例1の場合は、制御用電源3に異常が生じても、商用電源1でサイリスタS1をオン状態にすることができるため、商用電源1から負荷2に対する電圧供給を継続できる。   As described above, in the case of this specific example 1, even if an abnormality occurs in the control power supply 3, the thyristor S <b> 1 can be turned on by the commercial power supply 1, so that the voltage supply from the commercial power supply 1 to the load 2 is continued. it can.

〈具体例2〉
制御用電源3に異常が生じ、商用電源1が瞬低と判断された場合、以下のようになる。
<Specific example 2>
When an abnormality occurs in the control power supply 3 and the commercial power supply 1 is determined to be instantaneously low, the following occurs.

NAND回路IC3の入力端子XにLレベルの信号が入力され、入力端子YにHレベルの信号が入力されて、NAND回路IC3の出力信号はHレベルとなる。そのため、フォトカプラPC1がオフ状態となり、前述の具体例1と同様にサイリスタS1はオン状態となる。   An L level signal is input to the input terminal X of the NAND circuit IC3, an H level signal is input to the input terminal Y, and the output signal of the NAND circuit IC3 is at the H level. Therefore, the photocoupler PC1 is turned off, and the thyristor S1 is turned on as in the first specific example.

以上のように本具体例2の場合も具体例1の場合と同様に、制御用電源3に異常が生じても、商用電源1でサイリスタS1をオン状態にすることができるため、商用電源1から負荷2に対する電圧供給を継続できる。   As described above, in the case of the second specific example, as in the case of the first specific example, the thyristor S1 can be turned on by the commercial power source 1 even if an abnormality occurs in the control power source 3, so that the commercial power source 1 Thus, the voltage supply to the load 2 can be continued.

〈具体例3〉
制御用電源3が正常に動作し、商用電源1が瞬低と判断されない場合、以下のようになる。
<Specific example 3>
When the control power supply 3 operates normally and the commercial power supply 1 is not determined to be instantaneously low, the following occurs.

NAND回路IC3の入力端子XにHレベルの信号が入力され、入力端子YにLレベルの信号が入力されて、NAND回路IC3の出力信号はHレベルとなる。そのため、フォトカプラPC1がオフ状態となり、前述の具体例1,2と同様にサイリスタS1はオン状態となる。   An H level signal is input to the input terminal X of the NAND circuit IC3, an L level signal is input to the input terminal Y, and the output signal of the NAND circuit IC3 becomes the H level. Therefore, the photocoupler PC1 is turned off, and the thyristor S1 is turned on as in the first and second specific examples.

以上のように本具体例3の場合、制御用電源3と商用電源1が正常に動作されているため、商用電源1から負荷2に対して電圧が供給される。   As described above, in the case of this specific example 3, since the control power supply 3 and the commercial power supply 1 are normally operated, a voltage is supplied from the commercial power supply 1 to the load 2.

〈具体例4〉
制御用電源3が正常に動作し、商用電源1が瞬低と判断された場合、以下のようになる。
<Specific Example 4>
When the control power supply 3 operates normally and the commercial power supply 1 is determined to be instantaneously low, the following occurs.

NAND回路IC3の入力端子Xおよび入力端子YにHレベルの信号が入力されるため、NAND回路IC3の出力信号はLレベルとなり、フォトカプラPC1の1次側に制御用電源3からの信号が印加され2次側がオン状態となる。フォトカプラPC1がオン状態になると、サイリスタS1のアノード側がプラスの時、商用電源1から出力された電圧は、ダイオードD3,抵抗R2,R3,フォトカプラPC1の2次側を介して負荷2に供給される。したがって、トランジスタTr2の制御端子に電流が流れないためトランジスタTr2はオフ状態となり、サイリスタS1のゲートには電流が印加されずサイリスタS1はオフ状態となる。   Since the H level signal is input to the input terminal X and the input terminal Y of the NAND circuit IC3, the output signal of the NAND circuit IC3 becomes L level, and the signal from the control power supply 3 is applied to the primary side of the photocoupler PC1. The secondary side is turned on. When the photocoupler PC1 is turned on, when the anode side of the thyristor S1 is positive, the voltage output from the commercial power supply 1 is supplied to the load 2 via the diode D3, resistors R2 and R3, and the secondary side of the photocoupler PC1. Is done. Accordingly, since no current flows through the control terminal of the transistor Tr2, the transistor Tr2 is turned off, and no current is applied to the gate of the thyristor S1, and the thyristor S1 is turned off.

以上のように本具体例4の場合は、サイリスタS1はオフ状態となり商用電源1から出力された電圧は、抵抗R2,R3,サイリスタS1のカソード側を介して負荷2に供給される。またこの時、蓄電素子C1から出力されたエネルギーが、スイッチング素子Tu,Tv,Tx,Tyで構成されたインバータINVを介して、負荷2に供給される。   As described above, in the case of the fourth specific example, the thyristor S1 is turned off, and the voltage output from the commercial power supply 1 is supplied to the load 2 via the resistors R2, R3 and the cathode side of the thyristor S1. At this time, the energy output from the storage element C1 is supplied to the load 2 via the inverter INV configured by the switching elements Tu, Tv, Tx, Ty.

以上のように、本実施例におけるサイリスタのゲートドライブ回路は、フォトカプラPC1がオフ状態のとき、トランジスタTr1の制御端子に電流(商用電源1から出力された電流)が印加されるため、トランジスタTr1がオン状態となり、商用電源1から出力された電流を、前記トランジスタTr1の入力端子と出力端子を介してサイリスタのゲートに印加し、サイリスタをオン状態にさせるものである。これに対し、従来のサイリスタのゲートドライブ回路は、トランジスタTr1がスイッチング制御されたとき、制御用電源3またはバックアップ電源3から出力された電流を、絶縁トランスTを介してサイリスタのゲートに印加してサイリスタをオン状態にさせるものと言える。   As described above, the gate drive circuit of the thyristor according to the present embodiment applies the current (current output from the commercial power supply 1) to the control terminal of the transistor Tr1 when the photocoupler PC1 is in the OFF state. Is turned on, and the current output from the commercial power supply 1 is applied to the gate of the thyristor via the input terminal and output terminal of the transistor Tr1 to turn on the thyristor. On the other hand, the gate drive circuit of the conventional thyristor applies the current output from the control power source 3 or the backup power source 3 to the gate of the thyristor via the isolation transformer T when the transistor Tr1 is switching-controlled. It can be said that the thyristor is turned on.

本実施例のような構成により、たとえ制御用電源3やフォトカプラPC1,NAND回路IC3に不具合が生じたり、コネクタCN1,CN2に接触不良および外れる等の予期せぬ不具合が生じる可能性はあっても、商用電源1から出力された電流をサイリスタS1,S2のゲートに印加することができるため、通常運転時における信頼性の向上を図ることが可能となる。   With the configuration of the present embodiment, there is a possibility that a malfunction may occur in the control power supply 3 or the photocoupler PC1 or NAND circuit IC3, or an unexpected malfunction such as contact failure or disconnection may occur in the connectors CN1 or CN2. However, since the current output from the commercial power source 1 can be applied to the gates of the thyristors S1 and S2, the reliability during normal operation can be improved.

また、制御用電源3に異常が生じても、サイリスタS1,S2は正常に動作するため、バックアップ電源は不要になる。さらに、本実施例の構成は従来の構成と比べると、回路部品点数がはるかに少ないため、故障の確率や製造コストの減少を図ることが可能となる。   Further, even if an abnormality occurs in the control power supply 3, the thyristors S1 and S2 operate normally, so that a backup power supply is unnecessary. Furthermore, since the configuration of this embodiment has a much smaller number of circuit parts than the conventional configuration, it is possible to reduce the probability of failure and the manufacturing cost.

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。   Although the present invention has been described in detail only for the specific examples described above, it is obvious to those skilled in the art that various changes and modifications are possible within the scope of the technical idea of the present invention. Such variations and modifications are naturally within the scope of the claims.

例えば、本実施例のサイリスタゲートドライブ回路は、商用電源が低下した分だけ蓄電素子からエネルギーを補償する構成(サイリスタがオフ状態となった時、インバータと商用電源とが直列接続される構成)の瞬低装置に適用されたものであるが、例えば、瞬低が発生したとき蓄電素子からのみ負荷にエネルギーを供給する構成(インバータと商用電源とが並列に接続された構成)等、種々の構成の瞬低装置に、適宜適用可能である。   For example, the thyristor gate drive circuit of this embodiment has a configuration in which energy is compensated from the storage element by the amount that the commercial power supply is reduced (a configuration in which the inverter and the commercial power supply are connected in series when the thyristor is turned off). Although applied to a voltage sag device, for example, various configurations such as a configuration that supplies energy to a load only from a storage element when a voltage sag occurs (a configuration in which an inverter and a commercial power source are connected in parallel). The present invention can be appropriately applied to the instantaneous voltage drop device.

本実施例におけるサイリスタのゲートドライブ回路の回路図。The circuit diagram of the gate drive circuit of the thyristor in a present Example. 従来の一般的な瞬低装置の一例を示す回路図。The circuit diagram which shows an example of the conventional common sag apparatus. 従来の一般的なサイリスタのゲートドライブ回路の一例を示す回路図。The circuit diagram which shows an example of the gate drive circuit of the conventional common thyristor.

符号の説明Explanation of symbols

1…商用電源
2…負荷
S1,S2…サイリスタ
PC1,PC2…フォトカプラ
Tr1,Tr2…トランジスタ
IC3…NAND回路
CN1,CN2,CN3,CN4,CN5,CN6…コネクタ
DESCRIPTION OF SYMBOLS 1 ... Commercial power supply 2 ... Load S1, S2 ... Thyristor PC1, PC2 ... Photocoupler Tr1, Tr2 ... Transistor IC3 ... NAND circuit CN1, CN2, CN3, CN4, CN5, CN6 ... Connector

Claims (3)

  1. 商用電源と負荷との間に介挿されたサイリスタをオンオフ制御することにより、負荷と商用電源とを電気的に接続または非接続させるサイリスタのゲートドライブ回路であって、
    1次側が制御用電源に接続され、2次側が前記サイリスタに対して並列に接続されるフォトカプラを備え、
    前記サイリスタをオン制御とする場合、前記フォトカプラをオフ制御にし、商用電源から出力された電流をサイリスタのゲートに印加し、前記サイリスタをオフ制御とする場合、前記フォトカプラをオン制御にし、商用電源から出力された電流をサイリスタのゲートに印加させないことを特徴とするサイリスタのゲートドライブ回路。
    A thyristor gate drive circuit for electrically connecting or disconnecting a load and a commercial power source by controlling on / off of the thyristor inserted between the commercial power source and the load,
    A photocoupler having a primary side connected to a control power supply and a secondary side connected in parallel to the thyristor;
    When the thyristor is turned on, the photocoupler is turned off, a current output from a commercial power supply is applied to the gate of the thyristor, and when the thyristor is turned off, the photocoupler is turned on, A gate drive circuit for a thyristor, wherein a current output from a power supply is not applied to the gate of the thyristor.
  2. 前記制御用電源と前記商用電源との出力信号を入力し、前記フォトカプラに接続された論理回路と、
    入力端子が前記商用電源に接続され、制御端子が前記フォトカプラの2次側と前記入力端子との間に介挿され、出力端子が前記サイリスタのゲートに接続されたトランジスタと、を備え、
    前記フォトカプラがオフ状態のとき、商用電源から出力された電流がトランジスタの制御端子に印加され、前記トランジスタがオン状態となることを特徴とする請求項1記載のサイリスタのゲートドライブ回路。
    Inputting output signals of the control power supply and the commercial power supply, and a logic circuit connected to the photocoupler;
    A transistor having an input terminal connected to the commercial power supply, a control terminal interposed between a secondary side of the photocoupler and the input terminal, and an output terminal connected to the gate of the thyristor;
    2. The gate drive circuit for a thyristor according to claim 1, wherein when the photocoupler is in an off state, a current output from a commercial power supply is applied to a control terminal of the transistor, and the transistor is turned on.
  3. 前記論理回路は、NAND回路であることを特徴とする請求項1または2記載のサイリスタのゲートドライブ回路。   The thyristor gate drive circuit according to claim 1, wherein the logic circuit is a NAND circuit.
JP2008045376A 2008-02-27 2008-02-27 Gate drive circuit for thyristor Pending JP2009207241A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008045376A JP2009207241A (en) 2008-02-27 2008-02-27 Gate drive circuit for thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008045376A JP2009207241A (en) 2008-02-27 2008-02-27 Gate drive circuit for thyristor

Publications (1)

Publication Number Publication Date
JP2009207241A true JP2009207241A (en) 2009-09-10

Family

ID=41148955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008045376A Pending JP2009207241A (en) 2008-02-27 2008-02-27 Gate drive circuit for thyristor

Country Status (1)

Country Link
JP (1) JP2009207241A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009483B1 (en) * 2010-05-18 2011-01-19 주식회사 어드밴스드웨이브 Sag protector
KR101430184B1 (en) 2013-04-26 2014-08-13 주식회사 오키 Emergency line bypass switching circuit and power converter using the bypass switching circuit
US9141057B2 (en) 2013-05-17 2015-09-22 Canon Kabushiki Kaisha Switching control apparatus and image forming apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009483B1 (en) * 2010-05-18 2011-01-19 주식회사 어드밴스드웨이브 Sag protector
KR101430184B1 (en) 2013-04-26 2014-08-13 주식회사 오키 Emergency line bypass switching circuit and power converter using the bypass switching circuit
US9141057B2 (en) 2013-05-17 2015-09-22 Canon Kabushiki Kaisha Switching control apparatus and image forming apparatus

Similar Documents

Publication Publication Date Title
US7859865B2 (en) Method and apparatus for conditional response to a fault condition in a switching power supply
JP4890247B2 (en) Grid-connected inverter device
US6674657B2 (en) Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system
US7633274B2 (en) Step-up switching power supply with open-circuit malfunction response
JP4584024B2 (en) Discharge prevention circuit and electronic device provided with the discharge prevention circuit
JP5426665B2 (en) Circuit arrangement and control circuit for power supply unit, computer power supply unit, and switching method of power supply unit
TWI399899B (en) Battery pack circuits, battery systems, and methods for protecting battery packs
JP5437707B2 (en) Autonomous operation control system for important loads
US8035940B2 (en) Over-voltage protection circuit structure and method thereof
EP1052759B1 (en) Uninterruptible duplexed power supply system
JP4979536B2 (en) Switching power supply
JP2005323413A (en) Overcurrent detection circuit and power supply comprising it
WO2012043249A1 (en) Discharge system and electric vehicle
US9425678B2 (en) Switching power supply apparatus and semiconductor device
CN1906835B (en) Power factor improving circuit and switching power supply
US20100103705A1 (en) Short circuit protection circuit for a pulse width modulation (pwm) unit
US9112376B2 (en) AC backup power system
KR20000057052A (en) Power supply circuit
US8772963B2 (en) Device for supplying uninterruptible power
US20130193940A1 (en) Method of forming a switched mode power supply controller device with an off mode and structure therefor
JP2006166669A (en) Uninterruptible power system
US9653999B2 (en) Power supply apparatus
US8335065B2 (en) Overvoltage protection in a power supply
US7633776B2 (en) DC-DC converter for overvoltage protection
US20100188051A1 (en) Secondary battery charging circuit