JP2009190501A

JP2009190501A - Electric power steering device

Info

Publication number: JP2009190501A
Application number: JP2008031684A
Authority: JP
Inventors: Yasushi Miyazawa; 靖宮沢
Original assignee: NSK Ltd
Current assignee: NSK Ltd
Priority date: 2008-02-13
Filing date: 2008-02-13
Publication date: 2009-08-27

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electric power steering device capable of being installed in a narrow space and constituted with a simple constitution to detect an abnormality of a CPU by a CPU abnormality detection system suppressed in cost for the installation. <P>SOLUTION: This electric power steering device is provided with the CPU for calculating a current command value and the CPU abnormality detection system for monitoring the operation of the CPU. The CPU abnormality detection system is provided with a logic circuit input with an engine rotation signal and a CPU driving signal, a smoothing circuit for smoothing a logic circuit signal to be an output of the logic circuit and a relay driving circuit for turning ON/OFF a motor driving circuit by an output of the smoothing circuit. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、操舵系に操舵補助力を付与するモータを制御するようになっている電動パワーステアリング装置に関し、特にＣＰＵにエンジン回転信号を入力して所定の演算を行うようにすることによって、ＣＰＵの動作を監視するＣＰＵ異常検出系を備えた電動パワーステアリング装置に関する。 The present invention relates to an electric power steering apparatus configured to control a motor that applies a steering assist force to a steering system, and in particular, by inputting an engine rotation signal to a CPU and performing a predetermined calculation, the CPU The present invention relates to an electric power steering apparatus including a CPU abnormality detection system that monitors the operation of the motor.

車両のステアリング装置をモータの回転力で補助負荷付勢する電動パワーステアリング装置は、モータの駆動力を減速機を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に補助負荷付勢するようになっている。かかる従来の電動パワーステアリング装置は、アシストトルク（操舵補助力）を正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、電流指令値とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ（パルス幅変調）制御のデュ−ティ比の調整で行っている。 An electric power steering device for energizing a vehicle steering device with an auxiliary load by the rotational force of a motor energizes an auxiliary load to a steering shaft or a rack shaft by a transmission mechanism such as a gear or a belt via a reduction gear. It is supposed to be. Such a conventional electric power steering apparatus performs feedback control of motor current in order to accurately generate assist torque (steering assist force). In the feedback control, the motor applied voltage is adjusted so that the difference between the current command value and the motor current detection value becomes small. Generally, the adjustment of the motor applied voltage is a duty of PWM (pulse width modulation) control. This is done by adjusting the tee ratio.

電動パワーステアリング装置の一般的な構成を図４に示して説明すると、ステアリングホイール１のコラム軸（ステアリングシャフト）２は減速ギア３、ユニバーサルジョイント４ａ及び４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、ステアリングホイール１の操舵トルクを検出するトルクセンサ１０が設けられており、ステアリングホイール１の操舵力を補助するモータ２０が減速ギア３を介してコラム軸２に連結されている。電動パワーステアリング装置を制御するコントロールユニット３０には、バッテリ１３から電力が供給されると共に、イグニションキー１１を経てイグニションキー信号が入力される。コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴと車速センサ１２で検出された車速Ｖとに基づいてアシスト（操舵補助）指令の操舵補助指令値Ｉの演算を行い、演算された操舵補助指令値Ｉに基づいてモータ２０に供給する電流を制御する。 A general configuration of the electric power steering apparatus will be described with reference to FIG. 4. A column shaft (steering shaft) 2 of the steering wheel 1 is connected to a steering wheel through a reduction gear 3, universal joints 4 a and 4 b, and a pinion rack mechanism 5. It is connected to the tie rod 6. The column shaft 2 is provided with a torque sensor 10 that detects the steering torque of the steering wheel 1, and a motor 20 that assists the steering force of the steering wheel 1 is connected to the column shaft 2 via the reduction gear 3. . Electric power is supplied from the battery 13 to the control unit 30 that controls the electric power steering device, and an ignition key signal is input through the ignition key 11. The control unit 30 calculates the steering assist command value I of the assist (steering assist) command based on the steering torque T detected by the torque sensor 10 and the vehicle speed V detected by the vehicle speed sensor 12, and the calculated steering Based on the auxiliary command value I, the current supplied to the motor 20 is controlled.

コントロールユニット３０は主としてＣＰＵ３１で構成されるが、そのＣＰＵ３１内部で実行される一般的な機能を示すと図５のようになる。例えば位相補償部３１１は独立したハードウェアとしての位相補償器を示すものではなく、ＣＰＵ３１で実行される位相補償機能を示している。 The control unit 30 is mainly composed of a CPU 31, and general functions executed in the CPU 31 are shown in FIG. For example, the phase compensation unit 311 does not indicate a phase compensator as independent hardware, but indicates a phase compensation function executed by the CPU 31.

コントロールユニット３０の機能及び動作を説明すると、トルクセンサ１０で検出されて入力される操舵トルクＴは、操舵系の安定性を高めるために位相補償部３１１で位相補償され、位相補償された操舵トルクＴＡが操舵補助指令値演算部３１２に入力される。また、車速センサ１２で検出された車速Ｖも操舵補助指令値演算部３１２に入力される。操舵補助指令値演算部３１２は、入力された操舵トルクＴＡ及び車速Ｖに基づいてモータ２０に供給する電流の制御目標値である操舵補助指令値Ｉを決定し、操舵補助指令値Ｉは減算部３１０Ａに入力されると共に、応答速度を高めるためのフィードフォワード系の微分補償部３１４に入力され、減算部３１０Ａの偏差（Ｉ−ｉ）は比例演算部３１５及び積分演算部３１６に入力され、その比例出力及び積分出力は共に加算部３１０Ｂに入力される。積分演算部３１６はフィードバック系の特性を改善するためのものである。微分補償部３１４及び積分補償部３１６の出力も加算部３１０Ｂに加算入力され、加算部３１０Ｂでの加算結果である電流制御値Ｅが、モータ駆動信号としてモータ駆動回路３２に入力される。モータ２０のモータ電流値ｉはモータ電流検出回路３３で検出され、モータ電流値ｉは減算部３１０Ａに入力されてフィードバックされる。 The function and operation of the control unit 30 will be described. The steering torque T detected and input by the torque sensor 10 is phase-compensated by the phase compensation unit 311 in order to improve the stability of the steering system, and the phase-compensated steering torque. TA is input to the steering assist command value calculation unit 312. Further, the vehicle speed V detected by the vehicle speed sensor 12 is also input to the steering assist command value calculation unit 312. The steering assist command value calculation unit 312 determines a steering assist command value I that is a control target value of the current supplied to the motor 20 based on the input steering torque TA and the vehicle speed V, and the steering assist command value I is subtracted by the subtraction unit. The difference (Ii) of the subtraction unit 310A is input to the proportional calculation unit 315 and the integration calculation unit 316, and is input to the feedforward differential compensation unit 314 for increasing the response speed. Both the proportional output and the integral output are input to the adder 310B. The integral calculation unit 316 is for improving the characteristics of the feedback system. The outputs of the differential compensator 314 and the integral compensator 316 are also added to the adder 310B, and the current control value E, which is the addition result of the adder 310B, is input to the motor drive circuit 32 as a motor drive signal. The motor current value i of the motor 20 is detected by the motor current detection circuit 33, and the motor current value i is input to the subtraction unit 310A and fed back.

モータ駆動回路３２の構成例を図６に示して説明すると、モータ駆動回路３２は加算部３１０Ｂからの電流制御値Ｅに基づいて電界効果トランジスタ（ＦＥＴ）ＦＥＴ１〜ＦＥＴ４の各ゲートを駆動するＦＥＴゲート駆動回路３２１、ＦＥＴ１〜ＦＥＴ４で成るＨブリッジ回路、ＦＥＴ１及びＦＥＴ２のハイサイド側を駆動する昇圧電源３２２等で構成されている。Ｈブリッジ回路には、バッテリ１３からイグニションキー１１及び電源リレーＲＬを経て電力が供給されている。ＦＥＴ１及びＦＥＴ２は、電流制御値Ｅに基づいて決定されるデューティ比Ｄ１のＰＷＭ（パルス幅変調）信号によってＯＮ／ＯＦＦされ、実際にモータに流れる電流Ｉｒの大きさが制御される。ＦＥＴ３及びＦＥＴ４は、デューティ比Ｄ１の小さい領域では所定１次関数式（ａ，ｂを定数としてＤ２＝ａ・Ｄ１＋ｂ）で定義されるデューティ比Ｄ２のＰＷＭ信号で駆動され、デューティ比Ｄ２も１００％に達した以降、ＰＷＭ信号の符号により決定されるモータ２０の回転方向に応じてＯＮ／ＯＦＦされる。 A configuration example of the motor drive circuit 32 will be described with reference to FIG. 6. The motor drive circuit 32 drives the gates of the field effect transistors (FETs) FET1 to FET4 based on the current control value E from the adder 310B. A driving circuit 321, an H bridge circuit composed of FET 1 to FET 4, a boosting power source 322 that drives the high side of FET 1 and FET 2, and the like. The H bridge circuit is supplied with electric power from the battery 13 via the ignition key 11 and the power supply relay RL. The FET1 and FET2 are turned on / off by a PWM (pulse width modulation) signal having a duty ratio D1 determined based on the current control value E, and the magnitude of the current Ir that actually flows through the motor is controlled. FET3 and FET4 are driven by a PWM signal having a duty ratio D2 defined by a predetermined linear function equation (D2 = a · D1 + b, where a and b are constants) in a region where the duty ratio D1 is small, and the duty ratio D2 is also 100%. After reaching the value, it is turned ON / OFF according to the rotation direction of the motor 20 determined by the sign of the PWM signal.

なお、上述の例では、モータ２０が２相モータである場合を考えているため、モータ駆動回路３２には４個のＦＥＴ１〜ＦＥＴ４で成るＨブリッジ回路を用いているが、モータ２０が３相モータである場合には、モータ駆動回路３２には６個のＦＥＴで成る３相ブリッジ回路を用いる。また、ＦＥＴ３及びＦＥＴ４にはシャント抵抗Ｒ１及びＲ２が接続されており、各接続点電圧がモータ電流検出回路３３に入力されてモータ電流値ｉが検出される。 In the above example, since the case where the motor 20 is a two-phase motor is considered, an H-bridge circuit composed of four FET1 to FET4 is used for the motor drive circuit 32, but the motor 20 is a three-phase motor. In the case of a motor, the motor drive circuit 32 uses a three-phase bridge circuit composed of six FETs. Further, the shunt resistors R1 and R2 are connected to the FET3 and the FET4, and each connection point voltage is input to the motor current detection circuit 33 to detect the motor current value i.

このような電動パワーステアリング装置において、コントロールユニットのＣＰＵ部の暴走を検出するために、ＣＰＵ動作監視回路（ウォッチドッグタイマ）を備えた電子制御装置が特開平１１−１６７５０５号公報（特許文献１）に開示されている。特許文献１に記載の装置では、ＣＰＵ動作監視回路によってＣＰＵ部の動作異常が検出されると、動作異常検出信号が異常時出力停止回路へ供給され、ＣＰＵ部から出力される制御信号が被制御部へ供給されるのを阻止するようにしている。更に、ＣＰＵ部は、ＣＰＵ動作監視回路の動作並びに異常時出力停止回路の動作をチェックする監視動作テスト手段を備えている。 In such an electric power steering device, an electronic control device having a CPU operation monitoring circuit (watchdog timer) for detecting the runaway of the CPU section of the control unit is disclosed in Japanese Patent Application Laid-Open No. 11-167505 (Patent Document 1). Is disclosed. In the apparatus described in Patent Document 1, when an abnormal operation of the CPU unit is detected by the CPU operation monitoring circuit, an abnormal operation detection signal is supplied to the abnormal output stop circuit, and a control signal output from the CPU unit is controlled. It is trying to prevent being supplied to the department. Further, the CPU section includes monitoring operation test means for checking the operation of the CPU operation monitoring circuit and the operation of the abnormal output stop circuit.

しかし、上述の特許文献１に記載の電子制御装置のように、ＣＰＵ部を１つの回路で監視するようにすると、その回路自身が異常を起こして異常監視機能が不能になった場合には、異常発生が看過される可能性がある。 However, like the electronic control device described in Patent Document 1 described above, when the CPU unit is monitored by one circuit, when the circuit itself causes an abnormality and the abnormality monitoring function is disabled, Anomalies may be overlooked.

そこで従来の電動パワーステアリング装置では、図７に示されるようにコントロールユニット３０に、電流指令値を演算するためのメインＣＰＵ３１と、メインＣＰＵ３１の動作（ＣＰＵ暴走等）を監視して、異常検出時にモータ駆動回路３２を遮断するリレーオフを行うＣＰＵ異常検出系４０とを具備している。ＣＰＵ異常検出系４０は、メインＣＰＵ３１の動作を監視するサブＣＰＵ４１と、メインＣＰＵ３１からの信号ＭＳとサブＣＰＵ４１からの信号ＳＳとで論理積演算を行うＡＮＤ回路４２と、ＡＮＤ回路４２の出力を平滑するための平滑回路４３と、平滑回路４３からのリレー駆動信号ＲＤが入力されるリレー駆動回路４４とを具備している。リレー駆動回路４４は、バッテリ１３にエミッタ接続されたトランジスタＴｒ２と、トランジスタＴｒ２のベースに抵抗Ｒ３を介して接地され、平滑回路４３からのリレー駆動信号ＲＤをベース入力とするトランジスタＴｒ１と、トランジスタＴｒ２のコレクタに接続されて接地されているダイオードＤ１とで構成されている。トランジスタＴｒ２のコレクタには、ダイオードＤ１と並列に電源リレーＲＬが接続されており、電源リレーＲＬのＯＮ／ＯＦＦを切り替えることによって、モータ駆動回路３２へのバッテリ１３からの電力の供給を行うか、遮断をするかの切り替えを行うようになっている。 Therefore, in the conventional electric power steering apparatus, as shown in FIG. 7, the control unit 30 monitors the main CPU 31 for calculating the current command value, and the operation of the main CPU 31 (CPU runaway, etc.). And a CPU abnormality detection system 40 that turns off a relay that shuts off the motor drive circuit 32. The CPU abnormality detection system 40 includes a sub CPU 41 that monitors the operation of the main CPU 31, an AND circuit 42 that performs an AND operation on the signal MS from the main CPU 31 and the signal SS from the sub CPU 41, and the output of the AND circuit 42 is smoothed. And a relay drive circuit 44 to which the relay drive signal RD from the smoothing circuit 43 is input. The relay drive circuit 44 includes a transistor Tr2 connected to the battery 13 via an emitter, a transistor Tr1 grounded via a resistor R3 to the base of the transistor Tr2, and a relay input signal RD from the smoothing circuit 43 as a base input, and a transistor Tr2 And a diode D1 which is connected to the collector and grounded. A power supply relay RL is connected to the collector of the transistor Tr2 in parallel with the diode D1, and power supply from the battery 13 to the motor drive circuit 32 is performed by switching ON / OFF of the power supply relay RL. It is designed to switch between blocking.

そして、メインＣＰＵ３１が正常である場合には、メインＣＰＵ３１からの信号ＭＳとサブＣＰＵ４１からの信号ＳＳは共にＨｉｇｈになるためＡＮＤ回路の出力もＨｉｇｈになり、平滑回路４３からのリレー駆動信号ＲＤがＨｉｇｈになることで、トランジスタＴｒ１、Ｔｒ２が共にＯＮすることにより電源リレーＲＬもＯＮし、モータ２０を駆動するためのモータ駆動回路３２にバッテリ１３からの電力が供給される。一方、メインＣＰＵ３１に異常が検出された場合、メインＣＰＵ３１からの信号ＭＳ又はサブＣＰＵ４１からの信号ＳＳのいずれかがＬｏｗになり、ＡＮＤ回路４２の出力がＬｏｗになり、平滑回路４３からのリレー駆動信号ＲＤもＬｏｗになることで、トランジスタＴｒ１及びＴｒ２がＯＦＦになり、電源リレーＲＬがＯＦＦすることによって、モータ駆動回路３２へのバッテリ１３からの電力供給が遮断される。 When the main CPU 31 is normal, the signal MS from the main CPU 31 and the signal SS from the sub CPU 41 are both high, so the output of the AND circuit is also high, and the relay drive signal RD from the smoothing circuit 43 is When the transistors Tr1 and Tr2 are both turned ON, the power supply relay RL is also turned ON, and the power from the battery 13 is supplied to the motor drive circuit 32 for driving the motor 20. On the other hand, when an abnormality is detected in the main CPU 31, either the signal MS from the main CPU 31 or the signal SS from the sub CPU 41 becomes Low, the output of the AND circuit 42 becomes Low, and the relay drive from the smoothing circuit 43 is performed. When the signal RD is also low, the transistors Tr1 and Tr2 are turned off, and the power supply relay RL is turned off, whereby the power supply from the battery 13 to the motor drive circuit 32 is cut off.

また、特開２００３−２６０２４号公報（特許文献２）には、２つのＭＣＵ（又は２つのＣＰＵ）で異常の２重監視を行うようにした電動パワーステアリングの制御装置が開示されている。メインＭＣＵはモータの通常の電流制御の他、入出力部の異常を監視し、異常検出時にはアシスト停止処理等の異常対応処理を実行するフェールセーフ機能を有する。一方、サブＭＣＵはメインＭＣＵと同様に入出力部の異常監視を行い、異常検出時には異常対応処理を実行するフェールセーフ機能を有する。メインＭＣＵ及びサブＭＣＵは、内部ＷＤＴ（ウォッチドッグタイマ）回路によって自身の異常を監視すると共に、相互に異常を監視する構成となっている。そして、メインＭＣＵで異常が検出された場合には、外部ＷＤＴ回路によってメインＭＣＵにリセット信号が入力されるようになっている。
特開平１１−１６７５０５号公報特開２００３−２６０２４号公報 Japanese Patent Laying-Open No. 2003-2604 (Patent Document 2) discloses an electric power steering control apparatus in which two MCUs (or two CPUs) perform double monitoring of abnormalities. In addition to normal motor current control, the main MCU has a fail-safe function of monitoring an abnormality of the input / output unit and executing an abnormality handling process such as an assist stop process when the abnormality is detected. On the other hand, the sub MCU monitors the abnormality of the input / output unit in the same manner as the main MCU, and has a fail-safe function for executing an abnormality handling process when an abnormality is detected. The main MCU and the sub MCU are configured to monitor their own abnormality by an internal WDT (watchdog timer) circuit and also monitor each other for abnormality. When an abnormality is detected in the main MCU, a reset signal is input to the main MCU by the external WDT circuit.
JP-A-11-167505 JP 200326024 A

従来の特許文献１及び２に記載の電動パワーステアリング装置では、メインＣＰＵ又はＭＣＵとサブＣＰＵ又はＭＣＵの２つのＣＰＵ又はＭＣＵを備えているため、基板のスペースを大きく取る必要があり、配線や検出系が複雑になるという問題がある。また、サブＭＣＵを設ける場合には、コストが高くなるという問題がある。 In the conventional electric power steering apparatus described in Patent Documents 1 and 2, since there are two CPUs or MCUs, that is, a main CPU or MCU and a sub CPU or MCU, it is necessary to take a large board space, wiring and detection There is a problem that the system becomes complicated. In addition, when the sub MCU is provided, there is a problem that the cost becomes high.

本発明は上述のような事情によりなされたものであり、本発明の目的は、狭い基板スペースに設置でき、簡易な構成から成り、設置のためのコストを抑えたＣＰＵ異常検出系によってＣＰＵの異常を検出し、異常が検出された場合に、モータを駆動するためのモータ駆動回路の電源をＯＦＦにすると共に、ＣＰＵをリセットするようにした電動パワーステアリング装置を提供することにある。 The present invention has been made under the circumstances as described above, and an object of the present invention is to provide a CPU abnormality by a CPU abnormality detection system that can be installed in a narrow substrate space, has a simple configuration, and reduces the cost for installation. When an abnormality is detected, an electric power steering device is provided that turns off the power of a motor drive circuit for driving the motor and resets the CPU.

本発明は、操舵トルク及び車速に基づいて電流指令値を演算し、前記電流指令値に基づいてステアリング機構に操舵捕助力を付与するモータを、モータ駆動回路を介して制御するようになっている電動パワーステアリング装置に関し、本発明の上記目的は、前記電流指令値を演算するＣＰＵと、前記ＣＰＵの動作を監視するＣＰＵ異常検出系とを具備しており、前記ＣＰＵ異常検出系は、エンジン回転信号及びＣＰＵ駆動信号が入力される論理回路と、前記論理回路の出力である論理回路信号を平滑するための平滑回路と、前記平滑回路の出力により前記モータ駆動回路をＯＮ／ＯＦＦするリレー駆動回路とを具備したことによって達成される。 In the present invention, a current command value is calculated based on the steering torque and the vehicle speed, and a motor that applies a steering assist force to the steering mechanism based on the current command value is controlled via a motor drive circuit. The electric power steering apparatus according to the present invention includes a CPU that calculates the current command value and a CPU abnormality detection system that monitors the operation of the CPU. A logic circuit to which a signal and a CPU drive signal are input, a smoothing circuit for smoothing a logic circuit signal which is an output of the logic circuit, and a relay drive circuit for turning on / off the motor drive circuit by the output of the smoothing circuit It is achieved by comprising.

本発明の上記目的は、前記ＣＰＵ駆動信号は、前記エンジン回転信号に対する前記ＣＰＵの所定演算で求められることによって、或いは前記リレー駆動回路が、ＯＮ／ＯＦＦスイッチング手段と、前記ＯＮ／ＯＦＦスイッチング手段をＯＮ／ＯＦＦする駆動部とで構成されていることによって、或いは前記ＣＰＵ異常検出系が、前記平滑回路の出力により、前記ＣＰＵをリセットするためのリセット回路を具備していることによって、或いは前記所定の演算が、前記エンジン回転信号を反転する演算であることによって、或いは前記所定の演算が、前記エンジン回転信号を反転する演算に、前記エンジン回転信号をオフセット処理する演算又は前記エンジン回転信号の位相を変換する演算を組み合わせた演算であることによって、より効果的に達成される。 The object of the present invention is that the CPU driving signal is obtained by a predetermined calculation of the CPU with respect to the engine rotation signal, or the relay driving circuit includes an ON / OFF switching means and an ON / OFF switching means. The CPU abnormality detection system includes a reset circuit for resetting the CPU by the output of the smoothing circuit, or the predetermined unit. The calculation of inverting the engine rotation signal, or the calculation of inverting the engine rotation signal or the phase of the engine rotation signal in the calculation of inverting the engine rotation signal. More effective by combining operations that convert It is achieved.

本発明に係る電動パワーステアリング装置によれば、エンジン回転信号をＣＰＵに入力して所定の演算を行い、ＣＰＵから出力されるＣＰＵ駆動信号とエンジン回転信号とからＣＰＵの動作を監視するようにしているので、サブＣＰＵやサブＭＣＵを備える必要がなく、基板回路の簡略化及び小型化が可能になり、低コストでＣＰＵの動作を監視できると共に、異常が検出されたときに、モータを駆動するためのモータ駆動回路の電源をＯＦＦにし、ＣＰＵをリセットすることができる。 According to the electric power steering apparatus of the present invention, the engine rotation signal is input to the CPU to perform a predetermined calculation, and the operation of the CPU is monitored from the CPU drive signal output from the CPU and the engine rotation signal. Therefore, there is no need to provide a sub CPU or sub MCU, the circuit board can be simplified and miniaturized, the operation of the CPU can be monitored at a low cost, and the motor is driven when an abnormality is detected. Therefore, the power of the motor driving circuit can be turned off and the CPU can be reset.

本発明に係る電動パワーステアリング装置は、ＣＰＵの動作を監視するために、エンジン回転信号を操舵補助指令値若しくは電流指令値を演算するためのＣＰＵに入力し、所定の演算を行ってＣＰＵから出力されたＣＰＵ駆動信号と、エンジン回転数信号とをＸＯＲ（排他的論理和）回路に入力する。更にＸＯＲ回路の出力を平滑回路に入力し、平滑回路の出力である平滑回路出力がＣＰＵの異常を示す場合には、モータを駆動するためのモータ駆動回路の電源をＯＦＦにすると共に、ＣＰＵをリセットする。このようにＣＰＵを１つにしているので、基盤回路の簡略化及び小型化が可能であり、低コストでＣＰＵの動作を監視することができる。 In order to monitor the operation of the CPU, the electric power steering apparatus according to the present invention inputs an engine rotation signal to a CPU for calculating a steering assist command value or a current command value, performs a predetermined calculation, and outputs it from the CPU. The CPU drive signal and the engine speed signal thus input are input to an XOR (exclusive OR) circuit. Furthermore, when the output of the XOR circuit is input to the smoothing circuit and the smoothing circuit output, which is the output of the smoothing circuit, indicates an abnormality of the CPU, the power of the motor driving circuit for driving the motor is turned off and the CPU is turned off. Reset. As described above, since the number of CPUs is one, the basic circuit can be simplified and downsized, and the operation of the CPU can be monitored at a low cost.

以下、図面を参照しながら本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明に係る電動パワーステアリング装置のＣＰＵの異常検出系を示す構成図である。 FIG. 1 is a block diagram showing an abnormality detection system of a CPU of an electric power steering apparatus according to the present invention.

本発明に係る電動パワーステアリング装置は、電流指令値又は操舵補助指令値を演算するためのＣＰＵ３１と、ＣＰＵ３１の動作を監視するためのＣＰＵ異常検出系５０とをコントロールユニット３０内に具備している。ＣＰＵ異常検出系５０は、エンジン回転信号ＥＲとＣＰＵ３１からの出力信号であるＣＰＵ駆動信号ＣＤとが入力されるＸＯＲ（排他的論理和）回路５１が具備されており、ＸＯＲ回路５１に入力されるエンジン回転信号ＥＲの配線にはダイオードＤ２が設けられている。また、ＸＯＲ回路５１の出力であるＸＯＲ回路信号ＸＯが入力される平滑回路５２が備えられており、平滑回路５２の出力である平滑回路出力ＳＯはリレー駆動回路５３に入力されると共に、ダイオードＤ３を通った後にリセット回路５４に入力される。 The electric power steering apparatus according to the present invention includes a CPU 31 for calculating a current command value or a steering assist command value and a CPU abnormality detection system 50 for monitoring the operation of the CPU 31 in the control unit 30. . The CPU abnormality detection system 50 includes an XOR (exclusive OR) circuit 51 to which an engine rotation signal ER and a CPU drive signal CD that is an output signal from the CPU 31 are input, and is input to the XOR circuit 51. A diode D2 is provided in the wiring of the engine rotation signal ER. Further, a smoothing circuit 52 to which an XOR circuit signal XO that is an output of the XOR circuit 51 is input is provided, and a smoothing circuit output SO that is an output of the smoothing circuit 52 is input to the relay drive circuit 53 and a diode D3. After passing through, it is input to the reset circuit 54.

リレー駆動回路５３のトランジスタＴｒ２のエミッタは、抵抗Ｒ４を介してそのベースと接続されると共に、バッテリ１３に接続されている。トランジスタＴｒ２のベースは抵抗Ｒ３を介してトランジスタＴｒ１のコレクタに接続され、トランジスタＴｒ２のコレクタは電源リレーＲＬのコイルとダイオードＤ１（サージ保護用）との並列回路を介して接地されている。また、トランジスタＴｒ１のベースには平滑回路５２からの平滑回路出力ＳＯが入力されており、トランジスタＴｒ１のエミッタは接地されている。 The emitter of the transistor Tr2 of the relay drive circuit 53 is connected to the base of the transistor Tr2 via the resistor R4 and to the battery 13. The base of the transistor Tr2 is connected to the collector of the transistor Tr1 via a resistor R3, and the collector of the transistor Tr2 is grounded via a parallel circuit of a coil of the power supply relay RL and a diode D1 (for surge protection). The smoothing circuit output SO from the smoothing circuit 52 is input to the base of the transistor Tr1, and the emitter of the transistor Tr1 is grounded.

リレー駆動回路５３は、平滑回路５２からの平滑回路出力ＳＯの電圧レベルによって、トランジスタＴｒ１のＯＮ／ＯＦＦ、更にトランジスタＴｒ２のＯＮ／ＯＦＦを切り替えて、電源リレーＲＬのＯＮ／ＯＦＦを切り替えるようになっており、電源リレーＲＬのＯＮ／ＯＦＦが切り替わることによって、モータ駆動回路３２へのバッテリ１３からの電力の供給を行うか、遮断をするかの切り替えを行うようにする回路である。なお、リレー駆動回路５３の構成は、特に図１に示される構成に限定されるものではない。 The relay drive circuit 53 switches on / off of the power supply relay RL by switching ON / OFF of the transistor Tr1 and further ON / OFF of the transistor Tr2 according to the voltage level of the smoothing circuit output SO from the smoothing circuit 52. In this circuit, the power supply relay RL is switched ON / OFF to switch between supplying electric power from the battery 13 to the motor driving circuit 32 and shutting off the electric power. The configuration of the relay drive circuit 53 is not particularly limited to the configuration shown in FIG.

また、リセット回路５４はトランジスタＴｒ３とコンパレータ５５とを具備しており、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒに対して低くなったときに、ＣＰＵ３１のリセット端子にＨｉｇｈを入力して、ＣＰＵ３１をリセットする。 The reset circuit 54 includes a transistor Tr3 and a comparator 55. When the smoothing circuit output SO becomes lower than the reference voltage Vr of the comparator 55, High is input to the reset terminal of the CPU 31, and the CPU 31 To reset.

このような構成において、エンジン回転信号ＥＲがＣＰＵ３１に入力されると、ＣＰＵ３１はこの入力信号に反転演算等の所定の演算を行い、ＣＰＵ駆動信号ＣＤとして出力する。ＸＯＲ回路５１は、エンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤとを入力して排他的論理和演算を行い、ＸＯＲ回路信号ＸＯを出力するようにしている。排他的論理和演算であるので、エンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤが一致するときにＸＯＲ回路信号ＸＯはＬｏｗになり、異なるときＨｉｇｈとなる。平滑回路５２はＸＯＲ回路信号ＸＯを入力して平滑を行い、平滑回路出力ＳＯを出力する。 In such a configuration, when the engine rotation signal ER is input to the CPU 31, the CPU 31 performs a predetermined operation such as an inversion operation on the input signal and outputs it as a CPU drive signal CD. The XOR circuit 51 inputs the engine rotation signal ER and the CPU drive signal CD, performs an exclusive OR operation, and outputs an XOR circuit signal XO. Since this is an exclusive OR operation, the XOR circuit signal XO is Low when the engine rotation signal ER and the CPU drive signal CD coincide with each other, and High when they are different. The smoothing circuit 52 receives the XOR circuit signal XO, performs smoothing, and outputs a smoothing circuit output SO.

エンジン回転信号ＥＲに反転等の所定の演算を行ったＣＰＵ駆動信号ＣＤは、実際にはエンジン回転信号ＥＲに所定の演算を行ったものから極わずかだけ遅れが生じる。また、ＸＯＲ回路５１における排他的論理和演算の判定には遅れが生じる。平滑回路５２は、これらの原因によって発生するエッジを防止して平滑するという機能を有しており、基本的にはコンデンサで構成される。 The CPU drive signal CD obtained by performing a predetermined calculation such as inversion on the engine rotation signal ER is actually slightly delayed from the result of performing the predetermined calculation on the engine rotation signal ER. Further, there is a delay in the determination of the exclusive OR operation in the XOR circuit 51. The smoothing circuit 52 has a function of preventing and smoothing edges caused by these causes, and is basically composed of a capacitor.

平滑回路出力ＳＯは、リレー駆動回路５３及びリセット回路５４に入力される。ＣＰＵ３１の動作が正常のとき平滑回路出力ＳＯはＨｉｇｈ信号になり、リレー駆動回路５３のトランジスタＴｒ１、Ｔｒ２が共にＯＮすることで電源リレーＲＬもＯＮになり、モータ２０を駆動するためのモータ駆動回路３２にバッテリ１３からの電力が供給される。 The smoothing circuit output SO is input to the relay drive circuit 53 and the reset circuit 54. When the operation of the CPU 31 is normal, the smoothing circuit output SO becomes a High signal, and when the transistors Tr1 and Tr2 of the relay drive circuit 53 are both turned on, the power supply relay RL is also turned on, and the motor drive circuit for driving the motor 20 32 is supplied with power from the battery 13.

一方、ＣＰＵ３１の動作が異常である場合にはエンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤは一致するので、平滑回路出力ＳＯはＬｏｗ信号になり、トランジスタＴｒ１及びＴｒ２がＯＦＦになることによって電源リレーＲＬがＯＦＦになり、モータ駆動回路３２へのバッテリ１３からの電力供給が遮断される。また、ＣＰＵ３１の動作が異常の場合、リセット回路５４によってＣＰＵ３１をリセットする。 On the other hand, when the operation of the CPU 31 is abnormal, the engine rotation signal ER and the CPU drive signal CD coincide with each other. Therefore, the smoothing circuit output SO becomes a Low signal, and the transistors Tr1 and Tr2 are turned off, so that the power relay RL is turned off. The power supply from the battery 13 to the motor drive circuit 32 is cut off. When the operation of the CPU 31 is abnormal, the CPU 31 is reset by the reset circuit 54.

ＣＰＵ３１の動作が正常である場合のエンジン回転信号ＥＲ、ＣＰＵ駆動信号ＣＤ、ＸＯＲ回路信号ＸＯ、平滑回路出力ＳＯ、リレー駆動信号ＲＬＤの関係は図２のようになる。エンジン回転信号ＥＲは、図２（ａ）に示されるようなパルス信号であり、ＣＰＵ３１における所定の演算が反転演算である場合、ＣＰＵ３１の出力であるＣＰＵ駆動信号は、図２（ｂ）のようにエンジン回転信号ＥＲのＨｉｇｈ部とＬｏｗ部が反転したパルス信号になる。図２（ａ）に示されるエンジン回転信号ＥＲと同図（ｂ）に示されるＣＰＵ駆動信号ＣＤがＸＯＲ回路５１に入力されて排他的論理和演算が行われると、エンジン回転信号ＥＲがＨｉｇｈのときにＣＰＵ駆動信号ＣＤはＬｏｗに、エンジン回転信号ＥＲがＬｏｗのときにＣＰＵ駆動信号ＣＤはＨｉｇｈになっているので、ＸＯＲ回路信号ＸＯは図２（ｃ）のようにＨｉｇｈ信号になる。このＸＯＲ回路信号ＸＯを平滑回路５２に入力して平滑を行って出力される平滑回路出力ＳＯは、図２（ｄ）に示されるようにＨｉｇｈ信号になり、図２（ｄ）の一点鎖線で示される基準値よりも高くなる。基準値はリレー駆動回路５３のトランジスタＴｒ１がＯＮ認識するレベルであり、図２（ｅ）に示されるようにリレー駆動信号ＲＬＤもＨｉｇｈ信号となり、リレー駆動回路５３の電源リレーＲＬはＯＮになって、モータ２０を駆動するモータ駆動回路３２にバッテリ１３の電力が供給される。また、平滑回路出力ＳＯはリセット回路５４にも入力されるが、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒより高い信号であるので、ＣＰＵ３１はリセットされない。 The relationship among the engine rotation signal ER, CPU drive signal CD, XOR circuit signal XO, smoothing circuit output SO, and relay drive signal RLD when the operation of the CPU 31 is normal is as shown in FIG. The engine rotation signal ER is a pulse signal as shown in FIG. 2A. When the predetermined calculation in the CPU 31 is an inversion operation, the CPU drive signal output from the CPU 31 is as shown in FIG. The pulse signal is obtained by inverting the high part and low part of the engine rotation signal ER. When the engine rotation signal ER shown in FIG. 2A and the CPU drive signal CD shown in FIG. 2B are input to the XOR circuit 51 and the exclusive OR operation is performed, the engine rotation signal ER becomes High. Sometimes the CPU drive signal CD is Low, and when the engine rotation signal ER is Low, the CPU drive signal CD is High, so that the XOR circuit signal XO becomes a High signal as shown in FIG. The smoothing circuit output SO which is smoothed and outputted by inputting the XOR circuit signal XO to the smoothing circuit 52 becomes a High signal as shown in FIG. 2D, and is indicated by a one-dot chain line in FIG. It will be higher than the reference value shown. Reference value is a level at which the transistor Tr1 of the relay driving circuit 53 recognizes ON, the relay drive signal RLD as shown in FIG. 2 (e) also becomes High signal, the power relay RL in relay driving circuit 53 is turned ON The electric power of the battery 13 is supplied to the motor drive circuit 32 that drives the motor 20. The smoothing circuit output SO is also input to the reset circuit 54, but the CPU 31 is not reset because the smoothing circuit output SO is a signal higher than the reference voltage Vr of the comparator 55.

なお、コンパレータ５５の基準電圧Ｖｒは抵抗分圧で設定しており、平滑回路出力ＳＯの基準値と同一に設定可能である。 Note that the reference voltage Vr of the comparator 55 is set by resistance voltage division and can be set to be the same as the reference value of the smoothing circuit output SO.

一方、ＣＰＵ３１の動作が各種異常である場合のエンジン回転信号ＥＲ、ＣＰＵ駆動信号ＣＤ、ＸＯＲ回路信号ＸＯ、平滑回路出力ＳＯ、リレー駆動信号ＲＬＤは図３に示すようになる。図３（Ａ）はＣＰＵ３１がＨｉｇｈ故障した場合の例であり、図３（Ａ）の（ａ）のようなパルス信号のエンジン回転信号ＥＲに対して、ＣＰＵ３１で所定の演算をして出力されたＣＰＵ駆動信号ＣＤが図３（Ａ）の（ｂ）のようにＨｉｇｈ信号に固定される。この場合、図３（Ａ）の（ａ）に示されるエンジン回転信号ＥＲと同図（ｂ）に示されるＨｉｇｈのＣＰＵ駆動信号ＣＤがＸＯＲ回路５１に入力されて排他的論理和演算が行われると、エンジン回転信号ＥＲがＨｉｇｈパルスのときはＣＰＵ駆動信号ＣＤもＨｉｇｈであるので、ＸＯＲ回路信号ＸＯはＬｏｗになり、エンジン回転信号ＥＲがＬｏｗパルスのときはＣＰＵ駆動信号ＣＤがＨｉｇｈであるので、ＸＯＲ回路信号ＸＯはＨｉｇｈになる。その結果、ＸＯＲ回路信号ＸＯは図３（Ａ）の（ｃ）のようにエンジン回転信号ＥＲを反転したパルス信号になり、このＸＯＲ回路信号ＸＯは平滑回路５２に入力され、平滑回路５２で平滑された平滑回路出力ＳＯは同図（ｄ）のように、一点鎖線で示される基準値より低い信号になる。図３（Ａ）の（ｄ）のような基準値よりも低い平滑回路出力ＳＯがリレー駆動回路５３に入力されると、同図（ｅ）のようにリレー駆動信号ＲＬＤもＬｏｗ信号となり、リレー駆動回路５３の電源リレーＲＬがＯＦＦされ、モータ駆動回路３２へのバッテリ１４の電力供給が遮断される。また、平滑回路出力ＳＯはリセット回路５４に入力され、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒより低い信号のため、リセット回路５４の出力でＣＰＵ３１がリセットされる。 On the other hand, the engine rotation signal ER, CPU drive signal CD, XOR circuit signal XO, smoothing circuit output SO, and relay drive signal RLD when the operation of the CPU 31 is abnormal are as shown in FIG. FIG. 3A is an example when the CPU 31 has a high failure. The CPU 31 performs a predetermined calculation on the engine rotation signal ER of the pulse signal as shown in FIG. The CPU drive signal CD is fixed to the High signal as shown in FIG. In this case, the engine rotation signal ER shown in FIG. 3A and the high CPU drive signal CD shown in FIG. 3B are input to the XOR circuit 51 to perform an exclusive OR operation. When the engine rotation signal ER is a high pulse, the CPU drive signal CD is also high, so the XOR circuit signal XO is low, and when the engine rotation signal ER is a low pulse, the CPU drive signal CD is high. , XOR circuit signal XO becomes High. As a result, the XOR circuit signal XO becomes a pulse signal obtained by inverting the engine rotation signal ER as shown in FIG. 3A (c). The XOR circuit signal XO is input to the smoothing circuit 52 and smoothed by the smoothing circuit 52. The smoothing circuit output SO is a signal lower than the reference value indicated by the alternate long and short dash line, as shown in FIG. When a smoothing circuit output SO lower than the reference value as shown in FIG. 3A (d) is input to the relay drive circuit 53, the relay drive signal RLD becomes a Low signal as shown in FIG. The power supply relay RL of the drive circuit 53 is turned off, and the power supply of the battery 14 to the motor drive circuit 32 is cut off. Further, since the smoothing circuit output SO is input to the reset circuit 54 and the smoothing circuit output SO is a signal lower than the reference voltage Vr of the comparator 55, the CPU 31 is reset by the output of the reset circuit 54.

また、ＣＰＵ３１が図３（Ｂ）の（ｂ）のようにＣＰＵ３１がＬｏｗ故障した場合の各信号は、同図（ａ）のエンジン回転信号ＥＲに対してＸＯＲ回路信号ＸＯは、エンジン回転信号ＥＲがＨｉｇｈパルスのときＨｉｇｈになり、エンジン回転信号ＥＲがＬｏｗパルスのときＬｏｗとなる。その結果、ＸＯＲ回路信号ＸＯは図３（Ｂ）の（ｃ）に示されるように、エンジン回転信号と同一波形のパルス信号となる。このＸＯＲ回路信号ＸＯを平滑回路５２で平滑した平滑回路出力ＳＯは図３（Ｂ）の（ｄ）のようになり、一点鎖線で示される基準値より低い信号となる。この平滑回路出力ＳＯがリレー駆動回路５３に入力されると、図３（Ｂ）の（ｅ）に示されるようにリレー駆動信号ＲＬＤもＬｏｗ信号となり、電源リレーＲＬはＯＦＦされ、モータ駆動回路３２へのバッテリ１４からの電力供給が遮断される。また、平滑回路出力ＳＯはリセット回路５４に入力され、平滑回路出力ＳＯがコンパレータ５５の基準電圧Ｖｒより低い信号のため、リセット回路５４の出力でＣＰＵ３１がリセットされる。 Further, when the CPU 31 has a Low failure as shown in FIG. 3B (b), the signals from the XOR circuit signal XO with respect to the engine rotation signal ER in FIG. Becomes High when is a High pulse, and becomes Low when the engine rotation signal ER is a Low pulse. As a result, the XOR circuit signal XO becomes a pulse signal having the same waveform as the engine rotation signal, as shown in (c) of FIG. The smoothing circuit output SO obtained by smoothing the XOR circuit signal XO by the smoothing circuit 52 is as shown in (d) of FIG. 3B, and is a signal lower than the reference value indicated by the one-dot chain line. When the smoothing circuit output SO is input to the relay drive circuit 53, the relay drive signal RLD becomes a Low signal as shown in (e) of FIG. 3B, the power supply relay RL is turned OFF, and the motor drive circuit 32 is turned off. The power supply from the battery 14 is cut off. Further, since the smoothing circuit output SO is input to the reset circuit 54 and the smoothing circuit output SO is a signal lower than the reference voltage Vr of the comparator 55, the CPU 31 is reset by the output of the reset circuit 54.

更に、ＣＰＵ３１が不定故障した場合の各信号は図３（Ｃ）のようになり、同図（ａ）のエンジン回転信号ＥＲに対してＣＰＵ駆動信号ＣＤは例えば図３（Ｃ）の（ｂ）のようになる。この場合、エンジン回転信号ＥＲとＣＰＵ駆動信号ＣＤに対して排他的論理和演算を行ったＸＯＲ回路信号ＸＯは図３（Ｃ）の（ｃ）のようになり、ＸＯＲ回路信号ＸＯを平滑した平滑回路出力ＳＯは図３（Ｃ）の（ｄ）のように、一点鎖線で示される基準値に対して高低の信号となる。この平滑回路出力ＳＯがリレー駆動回路５３に入力されると、リレー駆動信号ＲＬＤは図３（Ｃ）の（ｅ）のように、基準値よりも低い信号時間にＬｏｗ信号となり、電源リレーＲＬがＯＦＦされモータ駆動回路３２へのバッテリ１４からの電力供給が遮断される。また、平滑回路出力ＳＯがリセット回路５４に入力されると、平滑回路出力ＳＯにコンパレータ５５の基準電圧Ｖｒより低い部分が存在するため、ＣＰＵ３１がリセットされる。 Further, each signal when the CPU 31 has an indefinite failure is as shown in FIG. 3C, and the CPU drive signal CD is, for example, (b) in FIG. 3C with respect to the engine rotation signal ER in FIG. become that way. In this case, the XOR circuit signal XO obtained by performing an exclusive OR operation on the engine rotation signal ER and the CPU drive signal CD is as shown in (c) of FIG. 3C, and the XOR circuit signal XO is smoothed. The circuit output SO is a signal that is high or low with respect to the reference value indicated by the alternate long and short dash line, as shown in (d) of FIG. When this smoothing circuit output SO is input to the relay drive circuit 53, the relay drive signal RLD becomes a Low signal at a signal time lower than the reference value as shown in FIG. The power supply from the battery 14 to the motor drive circuit 32 is cut off. When the smoothing circuit output SO is input to the reset circuit 54, the CPU 31 is reset because there is a portion of the smoothing circuit output SO lower than the reference voltage Vr of the comparator 55.

ＣＰＵ３１がＨｉｇｈ故障した場合及びＣＰＵ３１がＬｏｗ故障した場合、図３（Ａ）の（ｃ）及び図３（Ｂ）の（ｃ）に示されるようにＸＯＲ回路信号ＸＯはパルス信号となる。パルス信号のＸＯＲ回路信号ＸＯを、平滑回路５２を通さずに直接リレー駆動回路５３に入力すると、電源リレーＲＬはＯＮ／ＯＦＦ発振する。パルス信号のＸＯＲ回路信号ＸＯを、平滑回路５２に通すこと
によって、平滑安定化された平滑回路出力ＳＯはリレー駆動の閾値である基準値よりも低いＬｏｗ信号となり、電源リレーＲＬはＯＦＦされる。 When the CPU 31 has a high failure and the CPU 31 has a low failure, the XOR circuit signal XO becomes a pulse signal as shown in (c) of FIG. 3 (A) and (c) of FIG. 3 (B). When the XOR circuit signal XO of the pulse signal is directly input to the relay drive circuit 53 without passing through the smoothing circuit 52, the power supply relay RL oscillates ON / OFF. By passing the XOR circuit signal XO of the pulse signal through the smoothing circuit 52, the smoothed and smoothed smoothing circuit output SO becomes a Low signal lower than a reference value which is a relay driving threshold value, and the power supply relay RL is turned off.

なお、エンジン回転信号ＥＲに対してＣＰＵ３１で行われる所定の演算は反転演算に限らず、反転演算とオフセット処理する演算或いは位相を変換する演算のような複雑な演算を組み合わせても良い。複雑な演算を組み合わせることによって、ＣＰＵ３１の暴走時の動作異常の検出度を高めることができる。 The predetermined calculation performed by the CPU 31 with respect to the engine rotation signal ER is not limited to the reversal calculation, and a complex calculation such as a reversal calculation and a calculation for offset processing or a calculation for phase conversion may be combined. By combining complicated calculations, it is possible to increase the degree of detection of abnormal operation when the CPU 31 runs away.

平滑回路出力ＳＯがＣＰＵ３１の暴走等によってＬｏｗ信号となった場合、リセット回路５４に設けられた駆動回路はＨｉｇｈ信号を出力して強制的にＣＰＵ３１をリセットする。また、リレー溶着チェック等の初期診断時には、リセット回路５４の駆動回路の電源をＯＦＦにして、モータ２０が駆動されるアシスト許可時のみ駆動回路の電源をＯＮにする。このようにすることによって、誤ってＣＰＵ３１がリセットされるのを防止する。 When the smoothing circuit output SO becomes a Low signal due to the runaway of the CPU 31 or the like, the drive circuit provided in the reset circuit 54 outputs a High signal and forcibly resets the CPU 31. Further, at the time of initial diagnosis such as relay welding check, the power supply of the drive circuit of the reset circuit 54 is turned off, and the power supply of the drive circuit is turned on only when the assist for driving the motor 20 is permitted. By doing so, it is possible to prevent the CPU 31 from being reset accidentally.

以上、本発明の実施形態について具体的に説明してきたが、本発明はこれに限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。上述では論理演算をＨｉｇｈで構成しているが、Ｌｏｗで構成しても良い。また、ＸＯＲ回路は他の論理素子を用いて構成することができ、電源リレーも電子スイッチ等の他のＯＮ／ＯＦＦスイッチング手段を用いることができる。 As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to this, In the range which does not deviate from the meaning, it can change suitably. In the above description, the logical operation is configured as High, but may be configured as Low. Also, the XOR circuit can be configured using other logic elements, and the power relay can also use other ON / OFF switching means such as an electronic switch.

本発明に係る電動パワーステアリング装置のＣＰＵの異常検出系を示す図である。It is a figure which shows the abnormality detection system of CPU of the electric power steering apparatus which concerns on this invention. ＣＰＵが正常に動作している場合の、エンジン回転信号とＣＰＵ異常検出系の各信号を示す波形図である。It is a wave form diagram which shows each signal of an engine rotation signal and a CPU abnormality detection system when CPU is operating normally. ＣＰＵの動作が異常である場合の、エンジン回転信号とＣＰＵ異常検出系の各信号を示す波形図である。It is a wave form diagram which shows each signal of an engine rotation signal and CPU abnormality detection type | system | group when operation | movement of CPU is abnormal. 一般的な電動パワーステアリング装置の構成例を示す図である。It is a figure showing an example of composition of a general electric power steering device. 電動パワーステアリング装置のコントロールユニットの構成例を示すブロック図である。It is a block diagram which shows the structural example of the control unit of an electric power steering apparatus. モータ駆動回路の構成例を示す結線図である。It is a connection diagram which shows the structural example of a motor drive circuit. 従来の電動パワーステアリング装置のＣＰＵの異常検出系を示す図である。It is a figure which shows the abnormality detection system of CPU of the conventional electric power steering apparatus.

Explanation of symbols

１３バッテリ
３０コントロールユニット
３１ＣＰＵ
５０ＣＰＵ異常検出系
５１ＸＯＲ（排他的論理和）回路
５２平滑回路
５３リレー駆動回路
５４リセット回路
５５コンパレータ 13 Battery 30 Control unit 31 CPU
50 CPU Abnormality Detection System 51 XOR (Exclusive OR) Circuit 52 Smoothing Circuit 53 Relay Drive Circuit 54 Reset Circuit 55 Comparator

Claims

An electric power steering device that calculates a current command value based on a steering torque and a vehicle speed, and controls a motor that applies a steering assist force to the steering mechanism based on the current command value via a motor drive circuit. In
A CPU that calculates the current command value; and a CPU abnormality detection system that monitors the operation of the CPU. The CPU abnormality detection system includes a logic circuit that receives an engine rotation signal and a CPU drive signal; An electric power steering apparatus comprising: a smoothing circuit for smoothing a logic circuit signal which is an output of the logic circuit; and a relay driving circuit for turning on / off the motor driving circuit by the output of the smoothing circuit. .

The electric power steering apparatus according to claim 1, wherein the CPU drive signal is obtained by a predetermined calculation of the CPU with respect to the engine rotation signal.

The electric power steering apparatus according to claim 1 or 2, wherein the relay drive circuit includes an ON / OFF switching unit and a drive unit that turns the ON / OFF switching unit on and off.

The electric power steering apparatus according to any one of claims 1 to 3, wherein the CPU abnormality detection system includes a reset circuit for resetting the CPU by an output of the smoothing circuit.

The electric power steering apparatus according to any one of claims 1 to 4, wherein the predetermined calculation is a calculation that inverts the engine rotation signal.

5. The calculation according to claim 1, wherein the predetermined calculation is an operation in which an operation for inverting the engine rotation signal is combined with an operation for offset processing of the engine rotation signal or an operation for converting the phase of the engine rotation signal. The electric power steering device described in 1.