JP2009151073A - 集積回路装置、電気光学装置及び電子機器 - Google Patents
集積回路装置、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2009151073A JP2009151073A JP2007328572A JP2007328572A JP2009151073A JP 2009151073 A JP2009151073 A JP 2009151073A JP 2007328572 A JP2007328572 A JP 2007328572A JP 2007328572 A JP2007328572 A JP 2007328572A JP 2009151073 A JP2009151073 A JP 2009151073A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- data
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】集積回路装置10は第1の方向(D1)に沿って配置される第1〜第Nのメモリブロック(MB1〜MB6)と、電源回路(PB)と、第1〜第Nのメモリブロックの第2の方向(D2)に配置されるデータドライバ(DR)を含む。電源回路は、アナログ基準電源電圧(AGND)を出力するアナログ基準電源電圧出力回路(AR)を含む。アナログ基準電源電圧出力回路が、第1〜第Nのメモリブロックのうちの第Mのメモリブロックと第M+1のメモリブロックとの間に配置される。アナログ基準電源ライン(AGL)が、データドライバにおいて第1の方向に沿って配線される。
【選択図】図3
Description
図1に本実施形態の集積回路装置10(ドライバ)の回路構成例を示す。なお本実施形態の集積回路装置10は図1の構成に限定されず、その構成要素の一部(例えば走査ドライバ、階調電圧生成回路、ロジック回路等)を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図3に本実施形態の集積回路装置10のレイアウト配置例を示す。図3では、集積回路装置10の短辺である第1の辺SD1から対向する第3の辺SD3へと向かう方向を第1の方向D1とし、D1の反対方向を第3の方向D3としている。また集積回路装置10の長辺である第2の辺SD2から対向する第4の辺SD4へと向かう方向を第2の方向D2とし、D2の反対方向を第4の方向D4としている。なお、図3では集積回路装置10の左辺が第1の辺SD1で、右辺が第3の辺SD3になっているが、左辺が第3の辺SD3で、右辺が第1の辺SD1であってもよい。
図4(A)等に示す演算増幅器OPA1〜OPAmの各々は、例えばデータドライバDRが有するサンプルホールド回路に用いることができる。このサンプルホールド回路としては、例えばフリップアラウンド型のサンプルホールド回路を採用できる。
図3のデータドライバDRは複数のデータドライバブロックにより構成できる。この場合のデータドライバブロックとメモリブロックのレイアウト配置例について図6を用いて説明する。
次にデータドライバブロックとメモリブロック間のデータ転送の詳細について説明する。図9では、メモリブロックMB1〜MB6(第1〜第Nのメモリブロック)とデータドライバブロックDB1〜DB6(第1〜第Nのメモリブロック)の間に、ラッチ回路が設けられている。具体的には、プリラッチ回路LTA1〜LTA6(広義には第1〜第Nのプリラッチ回路)と、ポストラッチ回路LTB1〜LTB6(広義には第1〜第Nのポストラッチ回路)が設けられている。
図13に電源回路(PB)の構成例を示す。なお電源回路は図13の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの変形実施が可能である。
図16に電源回路の詳細なレイアウト配置例を示す。図16のH1に示すAGNDパッド(アナログ基準電源パッド、アナログ基準電源端子)には、図示しないAGNDの安定化用キャパシタ(コンデンサ)が接続される。H2、H3、H4、H5に示すVREG、VGMH、VGML、VDDHSのパッドにも電源電圧の安定化用キャパシタが接続される。これらの安定化用キャパシタは、外付け部品として接続されるキャパシタである。具体的には、これらのキャパシタは、集積回路装置10のICが実装されるフレキシブル基板などの回路基板に、外付け部品として実装される。
次にデータドライバの詳細な構成例について図18を用いて説明する。図18は、データドライバのうち、図10や図12で説明したSDB0〜SDB5の各サブドライバブロックの構成例である。具体的には各サブドライバブロックは、D/A変換回路52、データ線駆動回路60-1〜60-Lを含む。そして図18では、1つのD/A変換回路52が、複数のデータ線駆動回路60-1〜60-L(第1〜第Lのデータ線駆動回路)により共用される。なおデータ線駆動回路等を電気光学パネルの各データ線毎に設けてもよいし、データ線駆動回路が複数のデータ線を時分割に駆動するようにしてもよい。またデータドライバ(集積回路装置)の一部又は全部を電気光学パネル上に一体に形成してもよい。
以下、本実施形態のデータドライバの種々の変形例について説明する。なお、以下では説明を簡素化するために、1つのD/A変換回路52を共用するデータ線駆動回路60-1〜60-L、階調生成アンプ62-1〜62-L、駆動アンプ64-1〜64-Lを、各々、代表してデータ線駆動回路60、階調生成アンプ62、駆動アンプ64と記載して、説明を行う。
階調生成アンプ62は、いわゆるフリップアラウンド型サンプルホールド回路により構成できる。ここでフリップアラウンド型のサンプルホールド回路は、例えば、サンプリング期間において、入力電圧に応じた電荷をサンプリング用キャパシタにサンプリングし、ホールド期間において、このサンプリング用キャパシタのフリップアラウンド動作を行って、蓄積された電荷に対応する電圧をその出力ノードに出力する回路である。
一方、ホールド期間でのノードNEGの電圧をVXとし、出力電圧をVQGとすると、ホールド期間において蓄積される電荷Q’は下式のように表される。
また演算増幅器OP1の増幅率をAとすると、VQGは下式のように表される。
すると電荷保存の法則によりQ=Q’となるため、下式が成立する。
従って上式(3)、(4)により、
VQG=VI−VOF+VX=VI−VOF+VOF−VQG/A
が成立する。従って、階調生成アンプ62の出力電圧VQGは下式のように表される。
上式(5)から明らかなように、階調生成アンプ62の出力電圧VQGは、オフセット電圧VOFに依存せず、オフセットをキャンセルできるため、オフセットフリーを実現できる。
図27(A)、図27(B)に本実施形態の集積回路装置10を含む電子機器や電気光学装置500の構成例を示す。なお図27(A)、図27(B)の構成要素の一部を省略したり、他の構成要素(例えばカメラ、操作部又は電源等)を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器は携帯電話機には限定されず、デジタルカメラ、PDA、電子手帳、電子辞書、テレビ、プロジェクタ、或いは携帯型情報端末などであってもよい。
DR データドライバ、PB 電源回路、AR AGND出力回路、
AGL AGNDライン、LTA1〜LTA6 プリラッチ回路、
LTB1〜LTB6 ポストラッチ回路、SDB0〜SDB6 サブドライバブロック、
10 集積回路装置、20 メモリ、22 メモリセルアレイ、
24 ローアドレスデコーダ、26 カラムアドレスデコーダ、
28 ライト/リード回路、40 ロジック回路、42 制御回路、
44 表示タイミング制御回路、46 ホストインターフェース回路、
48 RGBインターフェース回路、50 データドライバ、
52 D/A変換回路、54 スイッチ回路、
60 60-1〜60-L データ線駆動回路、62、62-1〜62-L 階調生成アンプ、
64 64-1〜64-L 駆動アンプ、70 走査ドライバ、
90 電源回路、92 昇圧回路、100 VCOM生成回路、102 制御回路、
104 出力回路、110 階調電圧生成回路、112 ラダー抵抗回路、
114 調整レジスタ、400 電気光学パネル、410 ホストデバイス、
420 画像処理コントローラ、500 電気光学装置
Claims (16)
- 第1の方向に沿って配置され、画像データを記憶する第1〜第N(Nは2以上の整数)のメモリブロックと、
電源電圧を生成する電源回路と、
前記第1の方向に直交する方向を第2の方向とした場合に、前記第1〜第Nのメモリブロックの前記第2の方向に配置され、電気光学装置の複数のデータ線にデータ信号を供給するデータドライバとを含み、
前記電源回路は、
アナログ基準電源電圧を出力するアナログ基準電源電圧出力回路を含み、
前記アナログ基準電源電圧出力回路が、前記第1〜第Nのメモリブロックのうちの第Mのメモリブロックと第M+1のメモリブロック(Mは自然数)との間に配置され、
前記アナログ基準電源電圧を供給するためのアナログ基準電源ラインが、前記データドライバにおいて前記第1の方向に沿って配線されることを特徴とする集積回路装置。 - 請求項1において、
前記アナログ基準電源電圧は、
前記データドライバが有する演算増幅器の第1の入力端子と第2の入力端子のうちの、前記第2の入力端子に供給されることを特徴とする集積回路装置。 - 請求項2において、
前記アナログ基準電源電圧は、
前記演算増幅器の高電位側電源電圧と低電位側電源電圧の間の電圧に設定されることを特徴とする集積回路装置。 - 請求項1乃至3のいずれかにおいて、
前記アナログ基準電源電圧出力回路は、
前記アナログ基準電源電圧の安定化用キャパシタを接続するためのアナログ基準電源パッドと、前記データドライバとの間に配置されることを特徴とする集積回路装置。 - 請求項4において、
前記電源回路は、
基準電源電圧を抵抗分割するラダー抵抗回路と、
前記ラダー抵抗回路により抵抗分割された複数の分割電圧のうちのいずれかの分割電圧を選択して前記アナログ基準電源電圧出力回路に出力する選択回路とを含み、
前記アナログ基準電源電圧出力回路は、前記ラダー抵抗回路と前記アナログ基準電源パッドとの間に配置されることを特徴とする集積回路装置。 - 請求項4又は5において、
前記電源回路は、
K次昇圧用キャパシタ(Kは自然数)を接続するためのK次昇圧用パッドと、前記第Mのメモリブロックとの間に配置されるK次昇圧回路と、
K+1次昇圧用キャパシタを接続するためのK+1次昇圧用パッドと、前記第M+1のメモリブロックとの間に配置されるK+1次昇圧回路とを含み、
前記アナログ基準電源パッドは、前記K次昇圧用パッドと前記K+1次昇圧用パッドとの間に配置されることを特徴とする集積回路装置。 - 請求項6において、
前記電源回路及び前記データドライバを制御するロジック回路を含み、
前記ロジック回路用のパッドが、前記K次昇圧用パッド、前記アナログ基準電源パッド及び前記K+1次昇圧用パッドの前記第1の方向に配置されることを特徴とする集積回路装置。 - 請求項1乃至7のいずれかにおいて、
前記アナログ基準電源電圧は、
前記データドライバが有するサンプルホールド回路が含む演算増幅器の第1の入力端子と第2の入力端子のうちの、前記第2の入力端子に供給されることを特徴とする集積回路装置。 - 請求項8において、
前記データドライバは、
フリップアラウンド型の前記サンプルホールド回路により構成される階調生成アンプを含むことを特徴とする集積回路装置。 - 請求項9において、
前記階調生成アンプは、
前記演算増幅器と、
前記演算増幅器の前記第1の入力端子と前記階調生成アンプの第1の入力ノードとの間に設けられ、サンプリング期間において前記第1の入力ノードの入力電圧に応じた電荷が蓄積される第1のサンプリング用キャパシタと、
前記演算増幅器の前記第1の入力端子と前記階調生成アンプの第2の入力ノードとの間に設けられ、前記サンプリング期間において前記第2の入力ノードの入力電圧に応じた電荷が蓄積される第2のサンプリング用キャパシタとを含み、
前記サンプリング期間において前記第1、第2のサンプリング用キャパシタに蓄積された電荷に応じた出力電圧を、ホールド期間において出力することを特徴とする集積回路装置。 - 請求項9において、
前記階調生成アンプは、
前記第2の入力端子に前記アナログ基準電源電圧が供給される前記演算増幅器と、
前記階調生成アンプの第1の入力ノードと前記演算増幅器の前記第1の入力端子との間に設けられた第1のサンプリング用スイッチ素子及び第1のサンプリング用キャパシタと、
前記階調生成アンプの第2の入力ノードと前記演算増幅器の前記第1の入力端子との間に設けられた第2のサンプリング用スイッチ素子及び第2のサンプリング用キャパシタと、
前記演算増幅器の出力端子と前記第1の入力端子との間に設けられた帰還用スイッチ素子と、
前記第1のサンプリング用スイッチ素子と前記第1のサンプリング用キャパシタとの間の第1の接続ノードと、前記演算増幅器の前記出力端子との間に設けられた第1のフリップアラウンド用スイッチ素子と、
前記第2のサンプリング用スイッチ素子と前記第2のサンプリング用キャパシタとの間の第2の接続ノードと、前記演算増幅器の前記出力端子との間に設けられた第2のフリップアラウンド用スイッチ素子を含むことを特徴とする集積回路装置。 - 請求項11において、
前記サンプリング期間においては、前記第1、第2のサンプリング用スイッチ素子及び前記帰還用スイッチ素子がオンになると共に、前記第1、第2のフリップアラウンド用スイッチ素子がオフになり、
ホールド期間においては、前記第1、第2のサンプリング用スイッチ素子及び前記帰還用スイッチ素子がオフになると共に、前記第1、第2のフリップアラウンド用スイッチ素子がオンになることを特徴とする集積回路装置。 - 請求項12において、
前記第1、第2のサンプリング用スイッチ素子は、前記帰還用スイッチ素子がオフになった後にオフになることを特徴とする集積回路装置。 - 請求項11乃至13のいずれかにおいて、
前記演算増幅器の前記第2の入力端子に供給される前記アナログ基準電源電圧は、前記第1、第2のサンプリング用スイッチ素子、前記帰還用スイッチ素子、前記第1、第2のフリップアラウンド用スイッチ素子のスイッチ制御信号の高電位側電源電圧と低電位側電源電圧の間の電圧に設定されることを特徴とする集積回路装置。 - 請求項1乃至14のいずれかに記載の集積回路装置を含むことを特徴とする電気光学装置。
- 請求項15に記載の電気光学装置を含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328572A JP4492694B2 (ja) | 2007-12-20 | 2007-12-20 | 集積回路装置、電気光学装置及び電子機器 |
US12/339,742 US8576257B2 (en) | 2007-12-20 | 2008-12-19 | Integrated circuit device, electro-optical device, and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328572A JP4492694B2 (ja) | 2007-12-20 | 2007-12-20 | 集積回路装置、電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009151073A true JP2009151073A (ja) | 2009-07-09 |
JP4492694B2 JP4492694B2 (ja) | 2010-06-30 |
Family
ID=40788076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328572A Expired - Fee Related JP4492694B2 (ja) | 2007-12-20 | 2007-12-20 | 集積回路装置、電気光学装置及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8576257B2 (ja) |
JP (1) | JP4492694B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248218A (ja) * | 2010-05-28 | 2011-12-08 | Optrex Corp | 表示装置 |
JP2015191119A (ja) * | 2014-03-28 | 2015-11-02 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200802274A (en) * | 2006-06-29 | 2008-01-01 | Au Optronics Corp | Organic light emitting diode (OLED) pixel circuit and brightness control method thereof |
TWI336461B (en) * | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
JP4973482B2 (ja) * | 2007-12-20 | 2012-07-11 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
JP4768039B2 (ja) * | 2009-03-02 | 2011-09-07 | パナソニック株式会社 | 表示駆動装置および表示装置 |
JP5716292B2 (ja) * | 2010-05-07 | 2015-05-13 | ソニー株式会社 | 表示装置、電子機器、表示装置の駆動方法 |
JP6213466B2 (ja) * | 2012-06-25 | 2017-10-18 | コニカミノルタ株式会社 | 画像処理装置、画像処理方法および画像処理プログラム |
KR20140052454A (ko) * | 2012-10-24 | 2014-05-07 | 삼성디스플레이 주식회사 | 주사 구동 장치 및 이를 포함하는 표시 장치 |
KR102239160B1 (ko) | 2014-11-10 | 2021-04-13 | 삼성디스플레이 주식회사 | 표시장치 및 그 구동 방법 |
US9767875B2 (en) * | 2015-08-11 | 2017-09-19 | Nxp Usa, Inc. | Capacitive sensing and reference voltage scheme for random access memory |
US10514562B2 (en) * | 2018-01-15 | 2019-12-24 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Amplifier for LCD and LCD |
CN108417174A (zh) * | 2018-05-25 | 2018-08-17 | 京东方科技集团股份有限公司 | 一种驱动芯片、显示面板的驱动方法、显示装置 |
JP2019207524A (ja) * | 2018-05-29 | 2019-12-05 | セイコーエプソン株式会社 | 回路装置、電気光学装置、電子機器及び移動体 |
JP7310477B2 (ja) * | 2019-09-18 | 2023-07-19 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
KR20210116786A (ko) * | 2020-03-16 | 2021-09-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0546115A (ja) * | 1991-08-16 | 1993-02-26 | Texas Instr Japan Ltd | 表示装置 |
JP2006208498A (ja) * | 2005-01-25 | 2006-08-10 | Sharp Corp | 駆動回路および表示装置 |
JP2006330226A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Displays Ltd | 表示装置 |
JP2007041484A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 表示装置及び電子機器 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69020036T2 (de) * | 1989-04-04 | 1996-02-15 | Sharp Kk | Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen. |
US5617113A (en) * | 1994-09-29 | 1997-04-01 | In Focus Systems, Inc. | Memory configuration for display information |
US5838603A (en) * | 1994-10-11 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip |
JPH09330046A (ja) * | 1996-04-04 | 1997-12-22 | Sony Corp | ディスプレイ装置およびディスプレイ方法 |
TW564388B (en) * | 1999-05-11 | 2003-12-01 | Toshiba Corp | Method of driving flat-panel display device |
JP4083941B2 (ja) * | 1999-09-03 | 2008-04-30 | 株式会社リコー | 座標入力装置 |
US6747626B2 (en) * | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
JP4146613B2 (ja) * | 2000-12-11 | 2008-09-10 | セイコーエプソン株式会社 | 半導体装置 |
JP3687550B2 (ja) * | 2001-02-19 | 2005-08-24 | セイコーエプソン株式会社 | 表示ドライバ、それを用いた表示ユニット及び電子機器 |
JP2002274353A (ja) * | 2001-03-16 | 2002-09-25 | Nissan Motor Co Ltd | 車両用制駆動力制御装置 |
KR100572429B1 (ko) * | 2001-09-25 | 2006-04-18 | 마츠시타 덴끼 산교 가부시키가이샤 | El 표시 패널 및 그것을 이용한 el 표시 장치 |
JP4008245B2 (ja) | 2002-01-25 | 2007-11-14 | シャープ株式会社 | 表示装置用駆動装置 |
JP4221183B2 (ja) * | 2002-02-19 | 2009-02-12 | 株式会社日立製作所 | 液晶表示装置 |
KR100434504B1 (ko) * | 2002-06-14 | 2004-06-05 | 삼성전자주식회사 | R, g, b별 독립적인 계조 전압을 사용하는 액정 표시장치 구동용 소오스 드라이버 집적회로 |
JP4019843B2 (ja) * | 2002-07-31 | 2007-12-12 | セイコーエプソン株式会社 | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2004191581A (ja) * | 2002-12-10 | 2004-07-08 | Sharp Corp | 液晶表示装置およびその駆動方法 |
US20040125093A1 (en) * | 2002-12-30 | 2004-07-01 | Serge Rutman | Micro-controller with integrated light modulator |
JP4233967B2 (ja) | 2003-09-30 | 2009-03-04 | シャープ株式会社 | 表示パネル駆動装置および表示装置 |
JP3900147B2 (ja) | 2003-12-10 | 2007-04-04 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路及び位相余裕の調整方法 |
JP3888350B2 (ja) | 2003-12-10 | 2007-02-28 | セイコーエプソン株式会社 | 演算増幅器及びこれを用いた駆動回路 |
JP2005234241A (ja) * | 2004-02-19 | 2005-09-02 | Sharp Corp | 液晶表示装置 |
KR20050104892A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그의 프리차지 방법 |
JP2006003752A (ja) * | 2004-06-18 | 2006-01-05 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
JP4281683B2 (ja) * | 2004-12-16 | 2009-06-17 | 株式会社デンソー | Icタグの取付構造 |
US7295070B2 (en) * | 2005-06-21 | 2007-11-13 | Analog Devices, Inc. | Flip around switched capacitor amplifier |
JP4010332B2 (ja) | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP2007114514A (ja) * | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
JP4712668B2 (ja) | 2005-12-08 | 2011-06-29 | シャープ株式会社 | 表示駆動用集積回路及び表示駆動用集積回路の配線配置決定方法 |
US8120960B2 (en) * | 2007-11-07 | 2012-02-21 | Spansion Israel Ltd. | Method and apparatus for accessing a non-volatile memory array comprising unidirectional current flowing multiplexers |
JP4973482B2 (ja) * | 2007-12-20 | 2012-07-11 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
US20090160881A1 (en) * | 2007-12-20 | 2009-06-25 | Seiko Epson Corporation | Integrated circuit device, electro-optical device, and electronic instrument |
-
2007
- 2007-12-20 JP JP2007328572A patent/JP4492694B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-19 US US12/339,742 patent/US8576257B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0546115A (ja) * | 1991-08-16 | 1993-02-26 | Texas Instr Japan Ltd | 表示装置 |
JP2006208498A (ja) * | 2005-01-25 | 2006-08-10 | Sharp Corp | 駆動回路および表示装置 |
JP2006330226A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Displays Ltd | 表示装置 |
JP2007041484A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 表示装置及び電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248218A (ja) * | 2010-05-28 | 2011-12-08 | Optrex Corp | 表示装置 |
JP2015191119A (ja) * | 2014-03-28 | 2015-11-02 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US8576257B2 (en) | 2013-11-05 |
JP4492694B2 (ja) | 2010-06-30 |
US20090160882A1 (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492694B2 (ja) | 集積回路装置、電気光学装置及び電子機器 | |
KR100724027B1 (ko) | 소스 드라이버, 전기 광학 장치, 전자 기기 및 구동 방법 | |
JP4973482B2 (ja) | 集積回路装置、電気光学装置及び電子機器 | |
JP4810840B2 (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
TW201436464A (zh) | 輸出緩衝電路以及具備該電路的源極驅動電路 | |
US7973686B2 (en) | Integrated circuit device and electronic instrument | |
US20090096816A1 (en) | Data driver, integrated circuit device, and electronic instrument | |
CN100433080C (zh) | 显示设备和便携式终端 | |
KR20050009977A (ko) | 아날로그 버퍼 회로, 표시 장치 및 휴대 단말기 | |
KR20160047270A (ko) | 감마전압 발생회로 및 이를 포함하는 액정표시장치 | |
US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
KR20170015749A (ko) | 데이터 드라이버 및 이를 포함하는 표시 장치 | |
KR100953786B1 (ko) | 데이터 처리 회로, 표시 장치 및 휴대 단말기 | |
JP2006243232A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
JP5277639B2 (ja) | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 | |
JP5417762B2 (ja) | 階調電圧生成回路、ドライバ、電気光学装置、及び電子機器 | |
JP5098809B2 (ja) | D/a変換回路、データドライバ、集積回路装置及び電子機器 | |
US20090160881A1 (en) | Integrated circuit device, electro-optical device, and electronic instrument | |
JP2009164202A (ja) | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 | |
JP5176689B2 (ja) | データドライバ、集積回路装置及び電子機器 | |
JP5277638B2 (ja) | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 | |
JP2009168842A (ja) | 基準電圧生成回路、ドライバ、電気光学装置及び電子機器 | |
JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP2009169387A (ja) | 集積回路装置、電気光学装置及び電子機器 | |
JP5309616B2 (ja) | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |