JP2009147216A - Manufacturing device of semiconductor device and manufacturing method of semiconductor device - Google Patents
Manufacturing device of semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2009147216A JP2009147216A JP2007324865A JP2007324865A JP2009147216A JP 2009147216 A JP2009147216 A JP 2009147216A JP 2007324865 A JP2007324865 A JP 2007324865A JP 2007324865 A JP2007324865 A JP 2007324865A JP 2009147216 A JP2009147216 A JP 2009147216A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- sio
- plasma
- radicals
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体装置の製造装置および製造方法に関するものである。 The present invention relates to a semiconductor device manufacturing apparatus and a manufacturing method.
超LSIは、集積度や処理速度の増加により、その性能がますます向上したものとなっている。このような性能の向上のためには、ゲート絶縁膜の電気容量の増加が必須である。従来、ゲート絶縁膜にはSiO2膜が用いられおり、このSiO2膜の絶縁特性を向上させながら薄膜化することで、電気容量の増加を実現してきた。しかし、近年、SiO2膜の厚さは数原子層程度に達し、たとえばロジックデバイスでは1.5〜2nmという極めて薄い膜が用いられており、さらなる薄膜化が極めて困難になってきている。そこで、SiO2膜の誘電率を増加させることにより、電気容量を増加させる方法が検討され、SiO2を窒化して誘電率を増加させたSiON膜が現在広く用いられている。 The performance of VLSI is further improved with the increase in the degree of integration and processing speed. In order to improve such performance, it is essential to increase the capacitance of the gate insulating film. Conventionally, an SiO 2 film has been used as the gate insulating film, and an increase in electric capacity has been realized by reducing the thickness while improving the insulating characteristics of the SiO 2 film. However, in recent years, the thickness of the SiO 2 film has reached about several atomic layers. For example, extremely thin films of 1.5 to 2 nm have been used in logic devices, and it has become extremely difficult to reduce the thickness further. Therefore, a method for increasing the electric capacity by increasing the dielectric constant of the SiO 2 film has been studied, and a SiON film in which the dielectric constant is increased by nitriding SiO 2 is now widely used.
一方、ゲート絶縁膜の上層に形成されるゲート電極には、Bをドープしたpoly‐Si膜(多結晶シリコン薄膜)が使われているいが、このBがゲート絶縁膜中に拡散し、ゲート絶縁膜が極めて薄い場合はゲート絶縁膜の下層のチャネルにまで拡散してしまうという問題がある。SiON膜はB拡散の防止にも有効であるため、この理由からもSiO2を窒化して誘電率を増加させたSiON膜がゲート絶縁膜として用いられている。 On the other hand, a poly-Si film doped with B (polycrystalline silicon thin film) is used for the gate electrode formed on the upper layer of the gate insulating film. However, this B diffuses into the gate insulating film, and gate insulation is performed. When the film is very thin, there is a problem that it diffuses to the channel below the gate insulating film. Since the SiON film is also effective in preventing B diffusion, for this reason, a SiON film having a dielectric constant increased by nitriding SiO 2 is used as the gate insulating film.
ただし、B拡散の防止のためには、SiON膜中でのNの深さ分布が重要である。従来用いられていたSiO2膜を、NOおよびN2Oガス中で800〜1100℃程度の高温にアニールすることで熱窒化する方法では、Nは、主に、ゲート絶縁膜であるSiO2膜とチャネルであるSiとの間のSiO2/Si界面に導入され、SiO2膜中やSiO2表面にはほとんど導入されない。このため、チャネルへのB拡散は防止できてもSiO2膜中へのB拡散を防止することは不可能である。また、SiO2/Si界面に導入されたNは、トランジスタの閾値電圧の経時的なシフトを増大させるという問題がある。したがって、SiO2膜の表面側により多くのNを導入し、SiO2/Si界面へのN導入をできるだけ抑制することが必要である。 However, the depth distribution of N in the SiON film is important for preventing B diffusion. In the method of thermally nitriding a conventionally used SiO 2 film by annealing at a high temperature of about 800 to 1100 ° C. in NO and N 2 O gas, N is mainly an SiO 2 film that is a gate insulating film. Is introduced into the SiO 2 / Si interface between Si and the channel Si, and is hardly introduced into the SiO 2 film or the SiO 2 surface. For this reason, even if B diffusion into the channel can be prevented, it is impossible to prevent B diffusion into the SiO 2 film. Further, N introduced into the SiO 2 / Si interface has a problem of increasing the shift of the threshold voltage of the transistor over time. Therefore, it is necessary to introduce more N into the surface side of the SiO 2 film and to suppress N introduction to the SiO 2 / Si interface as much as possible.
この抑制を実現する方法として、現在、SiO2膜をラジカル窒化する方法が知られている。該ラジカル窒化する方法のひとつである、マイクロ波励起プラズマラジカル窒化法では、ArとN2の混合ガスにマイクロ波を照射し、N2を解離またはイオン化し、N、N2 +などのラジカルを生成させ、SiO2膜を窒化する方法である。ラジカルは極めて反応性が高いため、SiO2膜における侵入長が極めて短くなる。その結果、SiO2膜中のNは表面濃度が最も高くなり、また、SiO2表面側に急峻な深さ分布を示すので、SiO2/Si界面へのNの導入を非常に少なくすることが可能である。 As a method for realizing this suppression, a method of radical nitriding the SiO 2 film is currently known. Is one way to the radical nitriding, the microwave-excited plasma radical nitridation, microwave is irradiated to the mixed gas of Ar and N 2, and N 2 dissociation or ionization, N, radicals such as N 2 + In this method, the SiO 2 film is nitrided. Since radicals are extremely reactive, the penetration length in the SiO 2 film is extremely short. As a result, N in the SiO 2 film has the highest surface concentration and shows a steep depth distribution on the SiO 2 surface side, so that the introduction of N into the SiO 2 / Si interface can be greatly reduced. Is possible.
しかしながら、ゲート絶縁膜の薄膜化がさらに進行すると、上述のAr/N2ラジカル窒化でも、SiO2/Si界面へのN導入の抑制は充分ではなく、一部のNがSiO2/Si界面に導入され、閾値電圧がシフトするという問題があった。 However, when the thickness of the gate insulating film progresses further, in Ar / N 2 radical nitridation of the above, inhibition of N introduction into SiO 2 / Si interface is not sufficient, a part of N is the SiO 2 / Si interface Introduced, there was a problem that the threshold voltage shifted.
この問題を解決するために、たとえば、特許文献1では、Xe/N2、Kr/N2、Ar/NH3、Kr/NH3、Xe/NH3、Ar/N2/H2、Kr/N2/H2、Xe/N2/H2など、プラズマを構成するガスの種類および組み合わせを検討することにより、SiO2/Si界面へのNの導入を抑制する方法が提案されている。
In order to solve this problem, for example, in
特許文献1に提案された方法において、ガスの種類および組み合わせのうち、NH3を用いたAr/NH3、Kr/NH3、またはXe/NH3によるラジカル窒化は、理論的にSiO2/Si界面へのNの導入を防止する効果が高いと期待されていたが、実際には逆効果であることが、非特許文献1により明らかにされている。また、H2を用いたAr/N2/H2、Kr/N2/H2、またはXe/N2/H2の組み合わせによるラジカル窒化においては、HがSiO2/Si界面に取り込まれ、非特許文献2により報告されているように、閾値電圧のシフトを引き起こし、SiO2/Si界面へのN導入抑制効果を打ち消してしまうため、充分な閾値電圧シフト抑制効果は期待できない。さらに、Kr/N2によるラジカル窒化は、SiO2/Si界面へのN導入を抑制する効果があるが、従来のAr/N2によるラジカル窒化と比較して、約1/2程度にしかNの導入を抑制できないにも拘わらず、Krガスが非常に高価なため、費用対効果の観点から、量産への適用は難しい。Xe/N2を用いたラジカル窒化は、特許文献1の方法の中で、SiO2/Si界面へのN導入抑制効果が最も高い方法であるが、SiO2表面へのN導入効率が低く、Ar/N2ラジカル窒化と同じだけのNをSiO2表面に導入するためには、2.5〜3倍以上の時間が必要となり、生産効率の低下が避けられない問題があった(非特許文献1)。
In the method proposed in
上記Ar/N2プラズマを用いたラジカル窒化を行なうためのラジカル窒化装置を図10に模式的に示す。該装置においては、処理室5内の試料ステージ3上に、SiO2膜2が表面に形成されたSi基板1が配置される。試料ステージ3は加熱機構4を備え、試料温度を自由に設定することができる。処理室5の上方には、マイクロ波発生器13で発生したマイクロ波が、マイクロ波用の導波管14を介してラジカルラインスロットアンテナ(RLSA)15に供給される。ラジアルラインスロットアンテナ(RLSA)15の下には誘電体板16が配置される。この下の空間にはArガスとN2ガスが供給され、マイクロ波により、Ar/N2プラズマが発生する。Ar/N2プラズマ中では、Ar+イオン(以後Ar+)、準安定励起状態のAr(以後Ar*)、不安定励起状態のArが生成される。これらがN2と衝突し、N2を解離、イオン化、もしくは励起することにより、Nラジカル、N2 +イオンラジカル、準安定励起状態のN2(以後N2 *)、不安定励起状態のN2などが生成される。ただし、不安定励起状態のArおよび不安定励起状態のN2の寿命は10-9secから10-12secの範囲程度と極めて短いため、N2と不安定励起状態のArの衝突や、不安定励起状態のN2によるSiO2膜の窒化は無視できる。なお、このプラズマは弱電離プラズマであるため、大部分を占めるのは、イオン化も励起もされていない基底状態のArおよびN2である。
A radical nitriding apparatus for performing radical nitridation using the Ar / N 2 plasma is schematically shown in FIG. In the apparatus, a
上記RLSAを用いてプラズマを発生させた場合、RLSAの直下2.5cm以下の空間が、プラズマが生成される領域(プラズマ生成領域)で、それより離れた空間は、Ar、Ar+、Ar*、N2、N、N2 +、N2 *が拡散する領域(プラズマ拡散領域)である。ここで、拡散したN2 *は、SiO2膜表面に到達し、Si‐O結合にエネルギーを与えると、N2 *自身はラジカルでも励起状態でもない、基底状態のN2に変化してしまうため、N2 *による窒化はほとんど無視してよい。非特許文献1に示されたように、SiO2表面を窒化するのは、主に侵入長の短いNラジカル、SiO2/Si界面を窒化するのは、主に侵入長の長いN2 +ラジカルである。
When plasma is generated using the RLSA, a space of 2.5 cm or less immediately below the RLSA is a region where the plasma is generated (plasma generation region), and spaces farther than that are Ar, Ar + , Ar * , N 2 , N, N 2 + , N 2 * are diffused regions (plasma diffusion regions). Here, the diffused N 2 * reaches the surface of the SiO 2 film, and when energy is applied to the Si—O bond, N 2 * itself is neither a radical nor an excited state, and changes to a ground state N 2. Therefore, nitriding with N 2 * can be almost ignored. As shown in
図10に示す従来のAr/N2プラズマを用いたラジカル窒化におけるNラジカルおよびN2 +ラジカルの生成過程、ならびにこれらのラジカルがSiO2膜表面またはSiO2/Si界面へ到達するまでの過程を図13に、図11にその過程をエネルギー図として示す。Arのイオン化エネルギー(15.8eV)や、Arの準安定励起エネルギー(11.6eV)が、N2の解離エネルギー(9.8eV)、イオン化エネルギー(15.6eV)、励起エネルギー(8.4eV)よりも大きい場合のみ、衝突時にエネルギーの遷移が起き、反応が進む。また衝突の前後で電荷数が一致する反応しか起こらない。図11および図13より、Ar/N2プラズマでは、Ar*とN2の衝突によりNラジカルが容易に生成されること、および、Ar+とN2の衝突によりN2 +ラジカルが容易に生成されることが明らかである。 The generation process of N radicals and N 2 + radicals in radical nitridation using the conventional Ar / N 2 plasma shown in FIG. 10 and the process until these radicals reach the SiO 2 film surface or the SiO 2 / Si interface. FIG. 13 shows the process as an energy diagram in FIG. Ar ionization energy (15.8 eV), Ar metastable excitation energy (11.6 eV), N 2 dissociation energy (9.8 eV), ionization energy (15.6 eV), excitation energy (8.4 eV) Only when it is larger than that, energy transition occurs at the time of collision, and the reaction proceeds. In addition, only reactions with the same number of charges occur before and after the collision. 11 and 13, in Ar / N 2 plasma, N radicals are easily generated by collision of Ar * and N 2 , and N 2 + radicals are easily generated by collision of Ar + and N 2. It is clear that
また、特許文献1に示されたXe/N2プラズマを用いたラジカル窒化装置は、上記従来のラジカル窒化装置を示す図10と同一の装置において、ガス導入口8から導入するガス10としてXeガスとした以外は、上記従来のラジカル窒化と同一の構成である。図12は、特許文献1に示されたXe/N2プラズマを用いたラジカル窒化におけるNラジカルおよびN2 +ラジカルの生成過程を示す図である。図14は、特許文献1に示されたXe/N2ラジカル窒化におけるNラジカルもしくはN2 +ラジカルの生成、およびこれらのラジカルがSiO2膜表面もしくはSiO2/Si界面へ到達するまでの過程を示す図である。Xeのイオン化エネルギー(12.1eV)やXeの準安定励起エネルギー(8.5eV)は、Arのそれらと比較してやや小さな値である。このため、Xe*とN2の衝突にるNラジカルの生成や、Xe+とN2の衝突によるN2 +の生成は起きない。また、一旦N2 *を経由しなければ、NラジカルやN2 +ラジカルは生成されない。そして、このようにして生成されたN2 +が衝突する確率の最も高い分子は、最も存在量の多い、基底状態のXeであるが、Xeのイオン化エネルギーがN2のイオン化エネルギーよりも小さいため、N2 +とXeが衝突すると、N2 +はN2に変化し、XeがXe+にイオン化される反応が起きる。当然、N2 +とArの衝突ではこのような反応は起きない。これが、Xe/N2プラズマを用いたラジカル窒化において、N2 +の生成効率が小さくなる理由である。Xeには、このようにN2 +を低減する効果があるが、従来のXe/N2ラジカル窒化では、Nラジカルの生成効率も低下してしまうため、SiO2表面へのN導入効率が低く、Ar/N2ラジカル窒化と同じだけのNをSiO2表面に導入するためには、2.5〜3倍以上の時間が必要となり、生産効率が低下するという問題を避けられない。
Further, the radical nitriding apparatus using Xe / N 2 plasma disclosed in
すなわち、ラジカル窒化において、Nラジカルは、上記非特許文献1で明らかにされたようにSiO2表面を効率的に窒化するが、同時に発生するN2 +ラジカルは侵入長が深くSiO2/Si界面を窒化し、トランジスタの閾値電圧のシフトを増大させるという問題がある。SiO2表面を窒化するNラジカルを多量に生成させ、かつSiO2/Si界面を窒化するN2 +ラジカルの生成をできるだけ抑制することが重要である。しかし、上述のように従来のAr/N2プラズマを用いたラジカル窒化は、
・Ar*とN2の衝突によりNラジカルを多量に生成することができるが、
・Ar+とN2の衝突によりN2 +ラジカルも多量に生成してしまう
という問題があり、一方、上記特許文献1に示されたXe/N2プラズマを用いたラジカル窒化では、
・XeとN2 +ラジカルの衝突によりN2 +ラジカルを低減できるが、
・Xe*とN2の衝突によるNラジカルの生成効率も低下してしまう
という問題がある。
That is, in radical nitridation, N radicals efficiently nitride the SiO 2 surface as disclosed in
・ A large amount of N radicals can be generated by collision between Ar * and N 2 ,
There is a problem that a large amount of N 2 + radicals are generated due to collision between Ar + and N 2 , while radical nitriding using Xe / N 2 plasma shown in
Can be reduced N 2 + radicals by the · Xe and N 2 + radical collision,
There is a problem that the generation efficiency of N radicals due to collision between Xe * and N 2 is also reduced.
したがって、SiO2表面へのN導入効果を低下させることなく、SiO2/Si界面へのN導入効果をできるだけ低減することが強く求められている。言い換えれば、Nラジカルの生成効率を低下させることなく、N2 +ラジカルの生成効率をできるだけ低減することが強く求められている。
本発明は、上記問題を解決するためになされたものであり、Si基板上にSiON膜を有する半導体装置の製造に際して、SiO2表面へのN導入を低下させることなく、SiON/Si界面へのN導入を抑制した半導体装置の製造方法を提供することを目的としている。 The present invention has been made in order to solve the above-described problem. In manufacturing a semiconductor device having a SiON film on a Si substrate, the introduction of N into the SiO 2 surface is not reduced, and the SiON / Si interface is reduced. An object of the present invention is to provide a semiconductor device manufacturing method in which N introduction is suppressed.
すなわち本発明の第1の態様は、処理室と、ラジアルラインスロットアンテナと、第1ガスを導入する第1ガス導入口と、第2ガスを導入する第2ガス導入口とを少なくとも備える半導体装置の製造装置であって、処理室は、負に帯電した金属製のイオン除去プレートを備え、第1ガス導入口と第2ガス導入口とは、処理室に設けられ、第1ガスがイオン除去プレートを通過した後、第2ガスと混合される位置に設けられる半導体装置の製造装置に関する。 That is, a first aspect of the present invention is a semiconductor device comprising at least a processing chamber, a radial line slot antenna, a first gas introduction port for introducing a first gas, and a second gas introduction port for introducing a second gas. The processing chamber is provided with a negatively charged metal ion removal plate, the first gas inlet and the second gas inlet are provided in the processing chamber, and the first gas is ion-removed. The present invention relates to a semiconductor device manufacturing apparatus provided at a position where it is mixed with a second gas after passing through a plate.
本発明の第2の態様としては、上記半導体装置の製造装置において、上記半導体装置の製造装置の処理室にさらにさらに絶縁物からなる整流プレートと第3ガスを導入する第3ガス導入口とを備え、第3ガス導入口は、イオン除去プレートを通過した第1ガスと第2ガスとが混合され整流プレートを通過した後に、第3ガスと混合される位置に設けられる態様とする。 As a second aspect of the present invention, in the semiconductor device manufacturing apparatus, a rectifying plate made of an insulator and a third gas introduction port for introducing a third gas are further introduced into a processing chamber of the semiconductor device manufacturing apparatus. The third gas introduction port is provided at a position where the first gas and the second gas that have passed through the ion removal plate are mixed and passed through the rectifying plate and then mixed with the third gas.
また、本発明の第3の態様としては、処理室と、ラジアルラインスロットアンテナと、第1ガスを導入する第1ガス導入口と、第2ガスを導入する第2ガス導入口と、第3ガスを導入する第3ガス導入口とを少なくとも備える半導体装置の製造装置であって、処理室は、絶縁物からなる整流プレートを備え、第1ガス導入口、第2ガス導入口、および第3ガス導入口は、処理室に設けられ、第3ガス導入口は、第1ガスと第2ガスとの混合ガスが整流プレートを通過した後に第3ガスと混合される位置に設けられる半導体装置の製造装置に関する。 As a third aspect of the present invention, a processing chamber, a radial line slot antenna, a first gas introduction port for introducing a first gas, a second gas introduction port for introducing a second gas, A semiconductor device manufacturing apparatus including at least a third gas introduction port for introducing gas, wherein the processing chamber includes a rectifying plate made of an insulator, and includes a first gas introduction port, a second gas introduction port, and a third gas introduction plate. The gas introduction port is provided in the processing chamber, and the third gas introduction port is provided at a position where the mixed gas of the first gas and the second gas is mixed with the third gas after passing through the rectifying plate. It relates to a manufacturing apparatus.
本発明は、たとえば、上記のような構成の第1の態様の半導体装置の製造装置を用いることにより、Si基板上のSiO2膜を窒化する半導体装置の製造方法であって、ArガスによりArイオンと準安定励起状態のAr分子とを少なくとも含むプラズマを発生させさせるArプラズマ発生工程と、上記プラズマを、負に帯電した金属製のイオン除去プレートに通過させArイオンを除去するArイオン除去工程と、イオン除去プレートを通過したプラズマに含まれる準安定励起状態のAr分子に、N2分子を衝突させてNラジカル生成させるラジカル発生工程と、生成したNラジカルにより上記SiO2膜を窒化する窒化工程とをこの順で少なくとも含む半導体装置の製造方法に関する。 The present invention is, for example, a method for manufacturing a semiconductor device in which a SiO 2 film on a Si substrate is nitrided by using the semiconductor device manufacturing apparatus according to the first aspect having the above-described configuration. Ar plasma generation step for generating plasma containing at least ions and metastable excited Ar molecules, and Ar ion removal step for removing Ar ions by passing the plasma through a negatively charged metal ion removal plate A radical generating step of causing N 2 molecules to collide with metastable excited Ar molecules contained in the plasma passed through the ion removal plate to generate N radicals, and nitriding for nitriding the SiO 2 film by the generated N radicals The present invention relates to a method for manufacturing a semiconductor device including at least steps in this order.
上記半導体装置の製造方法において、ラジカル発生工程の後であって、窒化工程の前に、整流プレートを通過させる整流工程と、整流プレートを通過したプラズマにXeガスを接触させる接触工程とをさらに含む態様としてもよい。 The method for manufacturing a semiconductor device further includes a rectification step for passing the rectifying plate after the radical generation step and before the nitriding step, and a contact step for contacting the Xe gas with the plasma that has passed through the rectifying plate. It is good also as an aspect.
また、本発明は、Si基板上のSiO2膜を窒化する半導体装置の製造方法であって、ArガスとN2ガスとの混合ガスにより、少なくともNラジカルおよびN2 +ラジカルを含むプラズマを発生させるNプラズマ発生工程と、この発生したプラズマを、整流プレートに通過させる整流工程と、整流プレートを通過したプラズマにXeガスを接触させる接触工程と、Nラジカルからなるプラズマにより上記SiO2膜を窒化する窒化工程とをこの順で少なくともむ半導体装置の製造方法に関する。 The present invention also relates to a method of manufacturing a semiconductor device for nitriding a SiO 2 film on a Si substrate, wherein plasma containing at least N radicals and N 2 + radicals is generated by a mixed gas of Ar gas and N 2 gas N plasma generation step to be performed, a rectification step to pass the generated plasma through the rectification plate, a contact step to contact the Xe gas with the plasma that has passed through the rectification plate, and nitriding the SiO 2 film by plasma composed of N radicals The present invention relates to a method of manufacturing a semiconductor device including at least the nitriding step in this order.
Si基板上SiO2膜に到達する窒化ラジカル種は、Nラジカルが大多数となり、N2 +イオンラジカルは極僅かとなる。侵入長の長いN2 +ラジカルによる窒化が抑制されるため、SiO2/Si界面の窒化は極めて少ない。また、侵入長の短いNラジカルによる窒化が大部分を占めるため、SiO2表面のみが効率的に窒化される。これにより、閾値電圧のシフトを抑制し、かつ充分なB拡散の防止と、ゲート絶縁膜の誘電率の増加すなわち薄膜化が可能になる。 N radicals are the majority of the radical species that reach the SiO 2 film on the Si substrate, and N 2 + ion radicals are negligible. Since nitridation by N 2 + radicals having a long penetration depth is suppressed, nitriding at the SiO 2 / Si interface is extremely small. Further, since nitridation by N radicals having a short penetration depth occupies most, only the SiO 2 surface is efficiently nitrided. As a result, the shift of the threshold voltage can be suppressed, sufficient B diffusion can be prevented, and the dielectric constant of the gate insulating film can be increased, that is, the film thickness can be reduced.
本発明は、Si基板上に形成されたSiO2膜のラジカル窒化に好適に利用できる半導体装置の製造装置において、Nラジカルを多量に生成し、かつN2 +ラジカルを低減するためには、以下の3つの方法とそれを達成するための装置を提供するものである。
(1)Ar/N2プラズマからAr+を除去することにより、Ar*によりNラジカルを多量に発生させながら、Ar+によるN2 +の生成を防止する、
(2)Ar/N2プラズマによりNラジカルとN2 +ラジカルを多量に発生させたあと、XeとN2 +ラジカルを衝突させ、N2 +を低減する、
(3)上記(1)および(2)の方法によるN2 +の生成抑制および低減。
The present invention provides a semiconductor device manufacturing apparatus that can be suitably used for radical nitridation of a SiO 2 film formed on a Si substrate. In order to generate a large amount of N radicals and reduce N 2 + radicals, These three methods and an apparatus for achieving the three methods are provided.
(1) By removing Ar + from the Ar / N 2 plasma, N 2 + is prevented from being generated by Ar + while generating a large amount of N radicals by Ar * .
(2) After generating a large amount of N radicals and N 2 + radicals by Ar / N 2 plasma, Xe and N 2 + radicals collide to reduce N 2 + .
(3) Suppression and reduction of N 2 + production by the methods (1) and (2) above.
すなわち、本発明における半導体装置の製造装置である半導体装置の製造装置の第1の態様においては、Arガスによりプラズマを発生させ、Arイオンを除去し励起状態のArのみを通過させる金属製のイオン除去プレートを備えることを特徴とし、実質的に励起状態のArのみにN2ガスを混合することで、Nラジカルを多量に生成し、N2 +ラジカルの生成を低減するものである。 That is, in the first aspect of the semiconductor device manufacturing apparatus, which is a semiconductor device manufacturing apparatus according to the present invention, plasma is generated by Ar gas, Ar ions are removed, and only the excited Ar is allowed to pass through. A removal plate is provided, and by mixing N 2 gas only with substantially excited Ar, a large amount of N radicals are generated and generation of N 2 + radicals is reduced.
また、本発明の第2の態様においては、半導体装置の製造装置において上記イオン除去プレートに加えて整流プレートを備えることを特徴とする。この態様においては、Arガスでプラズマを発生させ、その後上記のように、励起状態のArのみを通過させる金属製のイオン除去プレートによりArイオンを除去し、実質的に励起状態のArのみからなるプラズマにN2ガスを混合することで、Nラジカルを効率よく多量に生成し、N2 +ラジカルの生成を低減する。その後、さらに絶縁物製の整流プレートを通過させて、Xeガスと混合することで、僅かに残ったN2 +ラジカルと基底状態のXeを衝突させ、Xeをイオン化させることによりN2 +を基底状態のN2に変化させることで、より一層N2 +ラジカルを低減することを可能とするものである。 According to a second aspect of the present invention, the semiconductor device manufacturing apparatus includes a rectifying plate in addition to the ion removal plate. In this embodiment, a plasma is generated with Ar gas, and then, as described above, Ar ions are removed by a metal ion removing plate that allows only Ar in the excited state to pass, and substantially consists only of Ar in the excited state. By mixing N 2 gas with plasma, a large amount of N radicals are efficiently generated, and the generation of N 2 + radicals is reduced. After that, it is further passed through a rectifying plate made of an insulator and mixed with Xe gas, so that a slight amount of remaining N 2 + radicals collide with Xe in the ground state, and Xe is ionized so that N 2 + is grounded. By changing the state to N 2 , it is possible to further reduce N 2 + radicals.
本発明の第3の態様においては、半導体装置の製造装置に絶縁物製の整流プレートを備えることを特徴とし、ArガスとN2ガスの混合ガスでプラズマを発生させ、NラジカルとN2 +ラジカルを多量に生成し、これらが上記絶縁物製の整流プレートを通過した後に、Xeガスと混合することで、N2 +ラジカルと基底状態のXeを衝突させ、Xeをイオン化させることによりN2 +を基底状態のN2に変化させることで、N2 +ラジカルを低減することを可能とする。 In a third aspect of the present invention, the semiconductor device manufacturing apparatus is provided with a rectifying plate made of an insulator, and plasma is generated with a mixed gas of Ar gas and N 2 gas, so that N radicals and N 2 + A large amount of radicals are generated, and after passing through the rectifying plate made of the insulator, they are mixed with Xe gas, so that N 2 + radicals collide with Xe in the ground state, and Xe is ionized to cause N 2 By changing + to N 2 in the ground state, N 2 + radicals can be reduced.
なお、Arなどの希ガスと混合せずに、100%のN2ガスでプラズマを発生させる方法では、N2をイオン化してN2 +と電子の対を生成することにより、プラズマが発生する。したがって、SiO2/Si界面を窒化するN2 +ラジカルの生成を抑制することは、原理的に不可能である。しかし、希ガスとN2の混合ガスを用いたプラズマでは、希ガスイオンと電子の対を生成することにより、プラズマが発生するため、N2 +ラジカルの生成はプラズマ発生に必須のものではない。すなわちN2 +ラジカルの生成効率の小さいプラズマを発生させるためには希ガスとの混合ガスを用いることにより初めて可能になる。 Incidentally, without mixing with a rare gas such as Ar, in the method of generating plasma with 100% N 2 gas, by the N 2 is ionized to produce a pair of N 2 + and electrons, plasma is generated . Therefore, in principle, it is impossible to suppress the generation of N 2 + radicals that nitride the SiO 2 / Si interface. However, in a plasma using a mixed gas of a rare gas and N 2 , plasma is generated by generating a pair of rare gas ions and electrons, and therefore N 2 + radical generation is not essential for plasma generation. . That is, in order to generate plasma with low N 2 + radical generation efficiency, it becomes possible only by using a mixed gas with a rare gas.
以下、本発明についてさらに詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。 Hereinafter, the present invention will be described in more detail. In the following description of the embodiments, the description is made with reference to the drawings. In the drawings of the present application, the same reference numerals denote the same or corresponding parts.
<半導体装置の製造装置>
本発明の半導体装置の製造装置は、イオン除去プレートおよび整流プレートの少なくとも一方を備える。イオン除去プレートおよび整流プレートの少なくとも一方を備えることで、Ar+を基底状態のArとすることができ、Si基板上に設けられたSiO2膜に到達する窒化ラジカル種は、Nラジカルが大多数となり、N2 +イオンラジカルを極僅かにすることができる。また、侵入長の長いN2 +ラジカルによる窒化が抑制されるため、SiO2膜/Si基板界面の窒化が極めて少なくなる。また、侵入長の短いNラジカルによる窒化が大部分を占めるため、SiO2表面のみが効率的に窒化される。これにより、閾値電圧のシフトを抑制し、かつ充分なB拡散の防止と、ゲート絶縁膜の誘電率の増加すなわち薄膜化が可能になる。
<Semiconductor device manufacturing equipment>
The semiconductor device manufacturing apparatus of the present invention includes at least one of an ion removal plate and a rectifying plate. By providing at least one of the ion removal plate and the rectifying plate, Ar + can be changed to Ar in the ground state, and the majority of N radicals are nitride radical species that reach the SiO 2 film provided on the Si substrate. Thus, the N 2 + ion radical can be minimized. Further, since nitridation by N 2 + radicals having a long penetration depth is suppressed, nitridation at the SiO 2 film / Si substrate interface is extremely reduced. Further, since nitridation by N radicals having a short penetration depth occupies most, only the SiO 2 surface is efficiently nitrided. As a result, the shift of the threshold voltage can be suppressed, sufficient B diffusion can be prevented, and the dielectric constant of the gate insulating film can be increased, that is, the film thickness can be reduced.
<ラジアルラインスロットアンテナ(RLSA)>
ラジアルラインスロットアンテナとしては、特に限定されるものではなく、所望の低電子温度、高密度プラズマが生成可能であればよい。たとえば、0.2eV〜2eVの低電子温度高密度プラズマを生成することが可能なRLSAを用いることができる。
<Radial line slot antenna (RLSA)>
The radial line slot antenna is not particularly limited as long as a desired low electron temperature and high density plasma can be generated. For example, RLSA capable of generating a low electron temperature high density plasma of 0.2 eV to 2 eV can be used.
<誘電体板>
本発明において、誘電体板はRLSA表面全面を覆うように配設される。誘電体としては、たとえば、石英板を用いることができる。上記誘電体板の厚みは、プラズマ発生効率から、たとえば0.5mm〜10mmとすればよい。
<Dielectric plate>
In the present invention, the dielectric plate is disposed so as to cover the entire surface of the RLSA. For example, a quartz plate can be used as the dielectric. The thickness of the dielectric plate may be set to 0.5 mm to 10 mm, for example, from the plasma generation efficiency.
<イオン除去プレート>
本発明のラジカル窒化装置は、イオン除去プレートを設けることにより、Ar+を除去することができる、Ar+とN2の衝突によるN2 +の生成が抑制されるため、N2 +によるSiO2膜/Si基板界面の窒化が抑制され、トランジスタの閾値電圧のシフトを抑制することができる。
<Ion removal plate>
Radical nitriding apparatus of the present invention, by providing the ion removal plate, can be removed Ar +, for Ar + and the generation of N 2 + by collision of N 2 is suppressed, SiO 2 by N 2 + Nitriding at the film / Si substrate interface is suppressed, and a shift in threshold voltage of the transistor can be suppressed.
上記イオン除去プレートは、たとえば、Al、Al合金、SUS、Crなどの金属からなるプレートに多数の孔が開けられたもので、負のバイアス電圧が印加される。上記イオン除去プレートは、たとえば、4個/cm2〜20個/cm2となるように、平均孔径が200μm〜2mmの孔を開けて用いることができる。また、印加する負のバイアス電圧は、Ar+を基底状態に戻すことが可能であれば、特に制限されるものではないが、1V〜100Vの電圧を印加することにより、効率よくAr+イオンをプラズマから除去することができる。
The ion removal plate is a plate made of a metal such as Al, Al alloy, SUS, or Cr, and has a large number of holes, and a negative bias voltage is applied thereto. For example, the ion removal plate can be used by forming holes having an average pore diameter of 200 μm to 2 mm so as to be 4 /
また、上記イオン除去プレートは、上記電圧を印加できればその厚みは特に限定されないが、たとえば、0.5mm〜5mmのプレートを用いることが好ましい。 The thickness of the ion removal plate is not particularly limited as long as the voltage can be applied. For example, a plate of 0.5 mm to 5 mm is preferably used.
<整流プレート>
本発明において整流プレートを設ける場合は、Xeガスを導入するガス導入口をプラズマ発生領域と分離することができ、整流プレートの上流ではAr*とN2とを効率よく接触させることができ、N2を解離してNラジカルを効率よく生成できる。また、整流プレートの下流では、Ar*とN2の衝突で生成したN2 +と、Xeとを効率よく接触させることができ、N2 +を基底状態のN2とすることができ、N2 +のSiO2膜/Si基板界面への到達量を抑制することができる。さらに、整流プレートの下流において、Ar+とXeとの衝突によりAr+は基底状態のArに変化させることができるため、整流プレートを設けた位置より下方(SiO2膜表面側)においてAr+とN2との衝突によるN2 +の生成を抑止することができる。その結果、N2 +によるSiO2膜/Si基板界面の窒化が抑制され、トランジスタの閾値電圧のシフトが抑制される。
<Rectifying plate>
When the rectifying plate is provided in the present invention, the gas inlet for introducing the Xe gas can be separated from the plasma generation region, and Ar * and N 2 can be efficiently contacted upstream of the rectifying plate. 2 can be dissociated to generate N radicals efficiently. Further, in the downstream of the rectification plate, Ar * and N and N 2 + generated by the second collision, can be brought into contact with and Xe efficiently, can be a N 2 + and N 2 of the ground state, N The amount of 2+ reaching the SiO 2 film / Si substrate interface can be suppressed. Further, downstream of the rectifying plate, it is possible Ar + is to be changed to Ar in the ground state by colliding with Ar + and Xe, and Ar + from a position in which a rectifying plate in the lower (SiO 2 film surface side) it is possible to suppress the generation of N 2 + by collision with N 2. As a result, nitridation at the SiO 2 film / Si substrate interface due to N 2 + is suppressed, and a shift in the threshold voltage of the transistor is suppressed.
上記整流プレートは、たとえば、石英ガラス、セラミック、酸化アルミニウムなどの絶縁物からなるプレートであり、4個/cm2〜20個/cm2となるように、平均孔径が200μm〜2mmの孔が多数の孔が開けられたものを用いることができる。
The rectifying plate is, for example, a plate made of an insulator such as quartz glass, ceramic, or aluminum oxide, and has a large number of holes having an average hole diameter of 200 μm to 2 mm so as to be 4 /
以下、実施の形態を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to embodiments, but the present invention is not limited thereto.
<実施の形態1>
本発明の実施の形態1によるSiO2膜の半導体装置の製造装置の模式図を図1に示す。処理室5内において、試料ステージ3上にSiO2膜2が表面に形成されたSi基板1が配置される。該試料ステージ3は加熱機構4を備え、試料温度を自由に設定することができる。たとえば室温〜500℃程度に保持される。
<
FIG. 1 shows a schematic diagram of an apparatus for manufacturing an SiO 2 film semiconductor device according to
処理室5の上方にはマイクロ波発生器13を備え、該マイクロ波発生器13で発生したマイクロ波が、導波管14を介してラジアルラインスロットアンテナ(RLSA)15に供給される。たとえば2.45〜8.3GHzのマイクロ波が、電力密度0.5〜5W/cm2程度で照射される。ラジアルラインスロットアンテナ(RLSA)15の直下には誘電体板16が配置され、また、RLSAから約2.5cm以上の距離を置いてイオン除去プレート17が配置される。このRLSAとイオン除去プレート17により分断された空間には第1ガス導入口8より第1ガスとしてArガス(ガス10)が供給され、処理室5に供給されるマイクロ波により、Arプラズマが発生する。このとき、処理室5は、たとえば、0.1〜100Pa程度の圧力に設定されている。Arプラズマ中には、Ar+、Ar*が生成されているが、Arプラズマの大部分を占めるのは、イオン化も励起もされていない基底状態のArである。RLSAを用いて発生させたプラズマの場合、RLSAの直下2.5cm以下までの空間(誘電体板によるがRLSAの直下およそ2〜3cm以下までの空間)が、プラズマが生成される領域(プラズマ生成領域19)で、それより離れた空間は、発生したAr+、Ar*が拡散する領域(プラズマ拡散領域20)である。
A
イオン除去プレートは金属製のプレートに多数の孔が開けられたもので、負のバイアスが印加されている。処理室5は下方から排気ポンプ6により排気されているため、Ar+、Ar*、基底状態のArはイオン除去プレートを通過して下方に流れようとする。しかし、イオン除去プレートは負に帯電しているため、Ar+はイオン除去プレートに引き寄せられ、このイオン除去プレートと接触することで電子の供給を受け、基底状態のArに変化する。このため、Ar+はイオンのまま、イオン除去プレートを通過することができない。したがって、イオン除去プレートを通過してくるのは、Ar*と基底状態のArのみである。
The ion removal plate is a metal plate with a large number of holes, and a negative bias is applied. Since the
イオン除去プレート17より下方の空間には第2ガス導入口11が設けられガス9(第2ガス)としてN2ガスが供給されており、基底状態のN2と、Ar*との衝突が起きる。なお、基底状態のN2と基底状態のArの衝突では運動量の授受が行われるのみで、N2がイオン化されたり、励起されたりすることはないので無視できる。ArとN2は、たとえば体積流量比90:10程度で供給される。なお、供給された希ガスは希ガス回収装置7により回収され、希ガス回収口12より精製装置に送られリサイクルされる。このように希ガス回収装置を用いることで、高価なXeを用いた場合でもコストの増加は避けることができる。
A second
図4は、本発明の実施の形態1における、NラジカルおよびN2 +ラジカルの生成過程を示す図である。図7は、本発明の実施の形態1における、NラジカルもしくはN2 +ラジカルの生成、およびこれらのラジカルがSiO2膜2表面もしくはSiO2膜2/Si基板1界面へ到達するまでの過程を示す図である。図11と図4もしくは図13と図7を比較すると、Ar*とN2の衝突によるNラジカルの生成は同様に起きるが、Ar+とN2もしくはAr+とN2 *によるN2 +の生成が起きないため、N2 +ラジカルの生成効率が低下することが分かる。このようにして、SiO2表面を窒化するNラジカルの到達量を維持したまま、SiO2膜2/Si基板1界面を窒化するN2 +の到達量を減少させることにより、生産効率を維持したまま、閾値電圧のシフトを低減することができる。
FIG. 4 is a diagram showing a process of generating N radicals and N 2 + radicals in
<実施の形態2>
図2は本発明の実施の形態2によるSiO2膜の半導体装置の製造装置を示す図である。処理室5内において、試料ステージ3上にSiO2膜2が表面に形成されたSi基板1が配置される。該試料ステージ3は加熱機構4を備え、試料温度を自由に設定することができる。たとえば室温〜500℃程度に保持される。
<
FIG. 2 is a diagram showing an apparatus for manufacturing a semiconductor device having a SiO 2 film according to
処理室5の上方には、マイクロ波発生器13で発生したマイクロ波が、マイクロ波用導波管14を介してRLSA15(ラジアルラインスロットアンテナ)に供給される。たとえば2.45〜8.3GHzのマイクロ波が、電力密度0.5〜5W/cm2程度で照射される。RLSA15の直下には誘電体板16が配置される。また、RLSA15の下には、約2.5cm以上の距離を置いて整流プレート18が配置される。このRLSA15と整流プレート18の間の空間には第1ガス導入口8からガス10としてArガスが供給され、第2ガス導入口9からガス11(第2ガス)としてN2ガスが供給され、マイクロ波により、Ar/N2プラズマが発生する。これらのプラズマの生成は、たとえば、0.1〜100Pa程度の圧力下で実施される。Ar/N2プラズマ中では、Ar+、Ar*、N、N2 +、N2 *が生成される。ただし、大部分を占めるのは、イオン化も励起もされていない基底状態のArおよびN2である。RLSAを用いて発生させたプラズマの場合、RLSAの直下2.5cm以下の空間が、プラズマが生成される領域(プラズマ発生領域19)で、それより離れた空間は、発生したAr+、Ar*、N、N2 +、N2 *が拡散する領域(プラズマ拡散領域20)である。
Above the
整流プレートは絶縁物からなるプレートに多数の孔が開けられたものである。処理室5は下方から排気ポンプ6により排気されているため、Ar、Ar+、Ar*、N2、N、N2 +、N2 *は整流プレートを通過して下方(RLSAから離れる方向)に流れる。整流プレートより下方の空間には第3ガス導入口22からからガス21(第3ガス)としてXeガスが供給されており、整流プレートを通過したこれらの分子は基底状態のXeと衝突する。N2 +は基底状態のXeと衝突すると、Xeがイオン化され、N2は基底状態に変化する。Ar+も基底状態のXeと衝突することにより、Xeがイオン化され、Ar+は基底状態のArに変化するため、この空間でAr+とN2の衝突によるN2 +の生成が新たに起きることもない。Ar、N2、Xeは、たとえば体積流量比90:10:5程度で供給される。なお、実施の形態1と同様、供給された希ガスは希ガス回収装置7により回収され、希ガス回収口12より精製装置に送られリサイクルされる。
The rectifying plate is a plate made of an insulating material with a large number of holes. Since the
図5は、本発明の実施の形態2における、NラジカルおよびN2 +ラジカルの生成過程を示す図である。図8は、本発明の実施の形態2における、NラジカルもしくはN2 +ラジカルの生成、およびこれらのラジカルがSiO2膜2表面もしくはSiO2膜2/Si基板1界面へ到達するまでの過程を示す図である。図11と図5もしくは図13と図8を比較すると、Ar*とN2の衝突によるNラジカルの生成は同様に起きるが、N2 +とXeの衝突によるN2の基底状態への変化が起きるため、N2 +ラジカルの生成効率が低下することが分かる。このようにして、SiO2表面を窒化するNラジカルの到達量を維持したまま、SiO2/Si界面を窒化するN2 +の到達量を減少させることにより、生産効率を維持したまま、閾値電圧のシフトを低減することができる。
FIG. 5 is a diagram showing a process of generating N radicals and N 2 + radicals in
<実施の形態3>
図3は本発明の実施の形態3によるSiO2膜の窒化装置を示す図である。処理室5内において、試料ステージ3上にSiO2膜2が表面に形成されたSi基板1が配置される。本試料ステージ3は加熱機構4を備え、試料温度を自由に設定することができる。たとえば室温〜500℃程度に保持される。
<
FIG. 3 is a diagram showing a nitriding apparatus for SiO 2 film according to
処理室5の上方には、マイクロ波発生器13で発生したマイクロ波が、マイクロ波用導波管14を介してラジアルラインスロットアンテナ(RLSA)15に供給される。たとえば2.45〜8.3GHzのマイクロ波が、電力密度0.5〜5W/cm2程度で照射される。RLSA15の下には誘電体板16が配置される。RLSA15の下には、約2.5cm以上の距離を置いてイオン除去プレート24が配置される。このRLSAとイオン除去プレートの間の空間にはArガスが供給され、マイクロ波により、Arプラズマが発生する。たとえば、0.1〜100Pa程度の圧力下で実施される。Arプラズマ中では、Ar+、Ar*が生成される。ただし、大部分を占めるのは、イオン化も励起もされていない基底状態のArである。RLSAを用いて発生させたプラズマの場合、RLSAの直下2.5cm以下の空間が、プラズマが生成される領域(プラズマ発生領域19)で、それより離れた空間は、発生したAr+、Ar*が拡散する領域(プラズマ拡散領域20)である。
Above the
イオン除去プレートは、上述のように金属製のプレートに多数の孔が開けられたもので、Ar+を取り込むのに見合った負のバイアスが印加されている。処理室5は下方から排気ポンプ6により排気されているため、Ar+、Ar*、基底状態のArはイオン除去プレートを通過して下方に流れようとする。しかし、イオン除去プレートは負に帯電しているため、Ar+はイオン除去プレートに引き寄せられ、これと接触することで電子の供給を受け、基底状態のArに変化する。このため、Ar+はイオンのままイオン除去プレートを通過することができない。したがって、イオン除去プレートを通過してくるのは、Ar*と基底状態のArのみとなる。
As described above, the ion removal plate is a metal plate having a large number of holes, and a negative bias commensurate with taking in Ar + is applied. Since the
イオン除去プレート17の下方には、整流プレート18が配置されている。イオン除去プレートと整流プレートの間の空間には、N2ガスが供給されており、基底状態のN2と、Ar*との衝突が起きる。これにより、N、N2 +、N2 *が生成される。
A rectifying
処理室5は下方から排気ポンプ6により排気されているため、N2、N、N2 +、N2 *は整流プレートを通過して下方に流れる。整流プレートより下方の空間にはXeガスが供給されており、これらの分子は基底状態のXeと衝突する。N2 +は基底状態のXeと衝突すると、Xeがイオン化され、N2は基底状態に変化する。Ar、N2、Xeは、たとえば流量比90:10:5程度で供給される。なお、実施の形態1と同様、供給された希ガスは希ガス回収装置7により回収され、希ガス回収口12より精製装置に送られリサイクルされる。
Since the
図6は、本発明の実施の形態3における、NラジカルおよびN2 +ラジカルの生成過程を示す図である。図9は、本発明の実施の形態3における、NラジカルもしくはN2 +ラジカルの生成、およびこれらのラジカルがSiO2膜表面もしくはSiO2/Si界面へ到達するまでの過程を示す図である。図11と図6もしくは図13と図9を比較すると、Ar*とN2の衝突によるNラジカルの生成は同様に起きるが、Ar+とN2もしくはAr+とN2 *によるN2 +の生成が起きないため、N2 +ラジカルの生成効率が低下することが分かる。さらに、N2 +とXeの衝突によるN2の基底状態への変化が起きるため、N2 +ラジカルの生成効率がさらに低下することが分かる。このようにして、SiO2表面を窒化するNラジカルの到達量を維持したまま、SiO2/Si界面を窒化するN2 +の到達量を激減させることにより、生産効率を維持したまま、閾値電圧のシフトを低減することができる。
FIG. 6 is a diagram showing a process of generating N radicals and N 2 + radicals in
以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。 As described above, the embodiments of the present invention have been described, but it is also planned from the beginning to appropriately combine the configurations of the above-described embodiments.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 Si基板、2 SiO2膜、3 試料ステージ、4 加熱機構、5 処理室、6 排気ポンプ、7 希ガス回収装置、8,9,21 ガス導入口、10,11,22 ガス、12 希ガス回収口、13 マイクロ波発生器、14 導波管、15 RLSA、16 誘電体板、17 イオン除去プレート、18 整流プレート、19 プラズマ生成領域、20 プラズマ拡散領域。 1 Si substrate, 2 SiO 2 film, 3 sample stage, 4 heating mechanism, 5 processing chamber, 6 exhaust pump, 7 noble gas recovery device, 8, 9, 21 gas inlet, 10, 11, 22 gas, 12 noble gas Recovery port, 13 microwave generator, 14 waveguide, 15 RLSA, 16 dielectric plate, 17 ion removal plate, 18 rectifying plate, 19 plasma generation region, 20 plasma diffusion region.
Claims (6)
前記処理室は、負に帯電した金属製のイオン除去プレートを備え、
前記第1ガス導入口と前記第2ガス導入口とは、前記処理室に設けられ、前記第1ガスが前記イオン除去プレートを通過した後、前記第2ガスと混合される位置に設けられる、半導体装置の製造装置。 A semiconductor device manufacturing apparatus comprising at least a processing chamber, a radial line slot antenna, a first gas introduction port for introducing a first gas, and a second gas introduction port for introducing a second gas,
The processing chamber includes a negatively charged metal ion removal plate,
The first gas inlet and the second gas inlet are provided in the processing chamber, and are provided at positions where the first gas is mixed with the second gas after passing through the ion removal plate. Semiconductor device manufacturing equipment.
前記第3ガス導入口は、前記イオン除去プレートを通過した第1ガスと第2ガスとが混合され前記整流プレートを通過した後に、前記第3ガスと混合される位置に設けられる、請求項1に記載の半導体装置の製造装置。 The processing chamber further includes a rectifying plate made of an insulator and a third gas introduction port for introducing a third gas,
The third gas introduction port is provided at a position where the first gas and the second gas that have passed through the ion removal plate are mixed and passed through the rectifying plate and then mixed with the third gas. The manufacturing apparatus of the semiconductor device as described in 2. above.
前記処理室は、絶縁物からなる整流プレートを備え、
前記第1ガス導入口、前記第2ガス導入口、および前記第3ガス導入口は、前記処理室に設けられ、
前記第3ガス導入口は、前記第1ガスと前記第2ガスとの混合ガスが前記整流プレートを通過した後に、前記第3ガスと混合される位置に設けられる、半導体装置の製造装置。 At least a processing chamber, a radial line slot antenna, a first gas introduction port for introducing a first gas, a second gas introduction port for introducing a second gas, and a third gas introduction port for introducing a third gas; A semiconductor device manufacturing apparatus comprising:
The processing chamber includes a rectifying plate made of an insulating material,
The first gas inlet, the second gas inlet, and the third gas inlet are provided in the processing chamber,
The apparatus for manufacturing a semiconductor device, wherein the third gas introduction port is provided at a position where a mixed gas of the first gas and the second gas is mixed with the third gas after passing through the rectifying plate.
ArガスからArイオンと準安定励起状態のAr分子とを少なくとも含むプラズマを発生させるArプラズマ発生工程と、
前記プラズマを、負に帯電した金属製のイオン除去プレートに通過させることにより前記プラズマからArイオンを除去するArイオン除去工程と、
前記イオン除去プレートを通過した前記プラズマに含まれる準安定励起状態のAr分子に、N2分子を衝突させてNラジカル生成させるラジカル生成工程と、
前記生成したNラジカルにより前記SiO2膜を窒化する窒化工程とをこの順で少なくとも含む、半導体装置の製造方法。 A method of manufacturing a semiconductor device for nitriding a SiO 2 film on a Si substrate,
An Ar plasma generation step for generating a plasma containing at least Ar ions and metastable excited Ar molecules from Ar gas;
An Ar ion removal step of removing Ar ions from the plasma by passing the plasma through a negatively charged metal ion removal plate;
A radical generation step of causing N 2 molecules to collide with Ar molecules in a metastable excited state contained in the plasma that has passed through the ion removal plate to generate N radicals;
And a nitriding step of nitriding the SiO 2 film with the generated N radical in this order.
前記プラズマを整流プレートに通過させる整流工程と、
前記整流プレートを通過したプラズマにXeガスを接触させる接触工程とをさらに含む請求項4記載の半導体装置の製造方法。 After the radical generation step and before the nitridation step,
A rectifying step of passing the plasma through a rectifying plate;
The method of manufacturing a semiconductor device according to claim 4, further comprising a contact step of bringing Xe gas into contact with the plasma that has passed through the rectifying plate.
ArガスとN2ガスとの混合ガスから、少なくともNラジカルおよびN2 +ラジカルを含むプラズマを発生させるNプラズマ発生工程と、
前記発生したプラズマを、整流プレートに通過させる整流工程と、
前記整流プレートを通過したプラズマにXeガスを接触させる接触工程と、
前記Nラジカルからなるプラズマにより前記SiO2膜を窒化する窒化工程とをこの順で少なくとも含む、半導体装置の製造方法。 A method of manufacturing a semiconductor device for nitriding a SiO 2 film on a Si substrate,
An N plasma generation step of generating a plasma containing at least N radicals and N 2 + radicals from a mixed gas of Ar gas and N 2 gas;
A rectifying step of passing the generated plasma through a rectifying plate;
Contacting the Xe gas with the plasma that has passed through the rectifying plate;
A method of manufacturing a semiconductor device, comprising at least a nitriding step of nitriding the SiO 2 film with the plasma comprising N radicals in this order.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324865A JP5156978B2 (en) | 2007-12-17 | 2007-12-17 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324865A JP5156978B2 (en) | 2007-12-17 | 2007-12-17 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147216A true JP2009147216A (en) | 2009-07-02 |
JP5156978B2 JP5156978B2 (en) | 2013-03-06 |
Family
ID=40917465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007324865A Expired - Fee Related JP5156978B2 (en) | 2007-12-17 | 2007-12-17 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5156978B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063859A (en) * | 2012-09-20 | 2014-04-10 | Hitachi Kokusai Electric Inc | Semiconductor device manufacturing method, substrate processing method, substrate processing apparatus and program |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169746A (en) * | 1993-12-14 | 1995-07-04 | Ebara Corp | Micromachining device using low-energy neutral particle beam |
JP2001179167A (en) * | 1999-12-24 | 2001-07-03 | Nec Corp | Thin film deposition method |
JP2006245528A (en) * | 2005-02-01 | 2006-09-14 | Tohoku Univ | Dielectric film and method for forming the same |
WO2007055185A1 (en) * | 2005-11-08 | 2007-05-18 | Tohoku University | Shower plate and plasma treatment apparatus using shower plate |
JP2007300027A (en) * | 2006-05-02 | 2007-11-15 | Tokyo Electron Ltd | Method for processing substrate, computer-readable recording medium, substrate processing apparatus, and substrate processing system |
WO2007139141A1 (en) * | 2006-05-31 | 2007-12-06 | Tokyo Electron Limited | Method for forming insulating film and method for manufacturing semiconductor device |
-
2007
- 2007-12-17 JP JP2007324865A patent/JP5156978B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169746A (en) * | 1993-12-14 | 1995-07-04 | Ebara Corp | Micromachining device using low-energy neutral particle beam |
JP2001179167A (en) * | 1999-12-24 | 2001-07-03 | Nec Corp | Thin film deposition method |
JP2006245528A (en) * | 2005-02-01 | 2006-09-14 | Tohoku Univ | Dielectric film and method for forming the same |
WO2007055185A1 (en) * | 2005-11-08 | 2007-05-18 | Tohoku University | Shower plate and plasma treatment apparatus using shower plate |
JP2007300027A (en) * | 2006-05-02 | 2007-11-15 | Tokyo Electron Ltd | Method for processing substrate, computer-readable recording medium, substrate processing apparatus, and substrate processing system |
WO2007139141A1 (en) * | 2006-05-31 | 2007-12-06 | Tokyo Electron Limited | Method for forming insulating film and method for manufacturing semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063859A (en) * | 2012-09-20 | 2014-04-10 | Hitachi Kokusai Electric Inc | Semiconductor device manufacturing method, substrate processing method, substrate processing apparatus and program |
Also Published As
Publication number | Publication date |
---|---|
JP5156978B2 (en) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100645306B1 (en) | Method of treating substrate | |
KR102132361B1 (en) | Novel mask removal process strategy for vertical nand device | |
US8993058B2 (en) | Methods and apparatus for forming tantalum silicate layers on germanium or III-V semiconductor devices | |
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
US7820558B2 (en) | Semiconductor device and method of producing the semiconductor device | |
US20110027999A1 (en) | Etch method in the manufacture of an integrated circuit | |
TW201631693A (en) | Self-aligned process | |
JP2002261091A (en) | Semiconductor device and its manufacturing method | |
JPH07335612A (en) | Manufacture of semiconductor integrated circuit device | |
WO2011097178A2 (en) | Methods for nitridation and oxidation | |
KR20060118620A (en) | Substrate processing method and fabrication method for semiconductor device | |
KR20200054962A (en) | Method for etching the etch layer | |
US20080187747A1 (en) | Dielectric Film and Method of Forming the Same | |
Reyes-Betanzo et al. | Silicon nitride etching in high-and low-density plasmas using SF 6/O 2/N 2 mixtures | |
JP5156978B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
WO2010038887A1 (en) | Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device | |
CN111627859A (en) | Semiconductor structure and forming method thereof | |
JP2005252031A (en) | Plasma nitriding method | |
JP3865692B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2004047580A (en) | Film-forming equipment | |
WO2007034559A1 (en) | Plasma processing method and plasma processing apparatus | |
JP2005285942A (en) | Method and device for plasma treatment | |
JP2005086080A (en) | Method of manufacturing semiconductor device | |
Kawase et al. | Control of nitrogen depth profile near silicon oxynitride/Si (100) interface formed by radical nitridation | |
Kitagawa et al. | Mechanism of plasma nitridation of silicon dioxide employing surface-wave and inductively coupled plasma sources |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |