JP2009139783A - 電気光学装置、電子機器、及び電源制御回路 - Google Patents

Abstract

【課題】液晶装置等で、突発的な電源断が発生した場合にも、好適に放電処理を行う。
【解決手段】電源制御回路（１１０）は、第１電源端子と電気的に接続される第１蓄積容量素子（Ｃ１）及び第２蓄積容量素子（Ｃ３）と、第２蓄積容量素子の電位を第１蓄積容量素子の電位よりも低くする電圧調整素子（Ｄ１）と、第２電源端子と電気的に接続される第３蓄積容量（Ｃ２）と、第２蓄積容量素子の電位が第１蓄積容量素子の電位よりも低い場合に第１レベルの出力信号を出力し、且つ第２蓄積容量素子の電位が第１蓄積容量素子の電位よりも高い場合に第２レベルの出力信号を出力する出力器（ＯＰ１）とを備え、第２蓄積容量素子の放電に要する時間は、第１蓄積容量素子及び第３蓄積容量素子の夫々の放電に要する時間よりも長く、第３蓄積容量素子の放電に要する時間は、画素電極の放電に要する時間よりも長い。
【選択図】図５

Description

本発明は、例えば液晶装置等の電気光学装置、このような電気光学装置を備える電子機器、並びにこのような電気光学装置において用いられる電源制御回路の技術分野に関する。

電気光学装置の一例として、一対の基板間に電気光学物質としての液晶を挟持してなる液晶装置があげられる。このような液晶装置では、例えば液晶パネルを構成する一対の基板間において液晶を所定の配向状態としておき、例えば画像表示領域に形成された画素部毎に、液晶に所定の電圧を印加することにより、液晶における配向や秩序を変化させて、光を変調することにより階調表示を行う。

このような液晶装置においては、電源をオフに切り替える際には、液晶の焼きつき等の故障要因となる事態を免れるために、ユーザからの電源をオフに切り替える指示に応答して、ＩＣ等の制御回路の動作により放電処理を行った後に、実際に電源をオフに切り替えている。このような焼きつき等の故障要因となる事態を免れるための放電処理の一例として、特許文献１に例示される放電処理では、電源をオフに切り替える場合にデータ線の全てを共通電極の電位と同電位にしている。

特開２００４−４５７８５号公報

しかしながら、上述した放電処理は、電源電圧の供給が続いていることによって各種制御回路や各種ドライバ等が正常動作を行っていることが前提となっている。このため、電源の意図せぬ取り外しや停電などによる突発的な電源断（電源オフ）が発生した場合には、放電処理を行うことができない。この場合、自然放電によって電荷を放出せざるを得ないが、近年の技術進歩によって複雑な構成を有している液晶装置においては、意図せぬ故障が起こる可能性が否定できない。

また、特許文献１には突発的な電源断が発生した場合に放電処理を行うことができると開示されている。しかしながら、これは、電源電圧の走査線駆動回路等への供給が継続していることが前提となっていることに変わりはなく、画素の放電処理が完了する前に電源電圧の走査線駆動回路等への供給が停止してしまえば、それ以降の放電は自然放電にまかせるしかない。このため、特許文献１においても、同様の技術的な問題は依然として残っている。

本発明は、例えば上述した従来の問題点に鑑みなされたものであり、例えば突発的な電源断が発生した場合にも、好適に放電処理を行うことができる電源制御回路、電気光学装置及び電子機器を提供することを課題とする。

（電気光学装置）
上記課題を解決するために、本発明の電気光学装置は、(I)第１電源が供給される第１電源端子に一方の端部で電気的に接続される第１蓄積容量素子と、前記第１電源端子に一方の端部で電気的に接続される第２蓄積容量素子と、(i)第１蓄積容量素子及び前記第２蓄積容量素子の少なくとも一方の前記一方の端部と前記第１電源端子との間に挿入され、且つ(ii)前記第２蓄積容量素子の前記一方の端部の電位を、前記第１蓄積容量素子の前記一方の端部の電位よりも低くする電圧調整素子と、第２電源が供給される第２電源端子に一方の端部で電気的に接続される第３蓄積容量と、(i)前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも低い場合に第１レベルの出力信号を出力し、(ii)前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも高い場合に第２レベルの出力信号を出力する出力器とを備える電源制御回路と、(II)互いに交差して伸びるデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられると共に、前記データ線と電気的に接続される画素電極と、前記画素電極と共に電気光学物質を駆動する共通電極と、前記第２電源端子より供給される第２電源によって駆動すると共に、前記出力器より前記第２レベルの出力信号が出力されている場合に、前記データ線の電位と前記共通電極の電位とを等しくする処理回路とを備える電気光学パネルとを備え、前記第２蓄積容量素子の放電が完了するまでに要する時間は、前記第１蓄積容量素子及び前記第３蓄積容量素子の夫々の放電が完了するまでに要する時間よりも長く、前記第３蓄積容量素子の放電が完了するまでに要する時間は、前記画素電極の放電が完了するまでに要する時間よりも長い。

本発明の電気光学装置によれば、例えば、データ線から画素電極への画素信号の供給が画素毎に制御され、いわゆるアクティブマトリクス方式による画像表示が可能となる。画像信号は、データ線及び画素電極間に電気的に接続されるスイッチング素子であるトランジスタが、走査線から供給される走査信号に基づいてオン・オフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。その結果、例えば電気光学物質の一例である液晶の配向状態等が制御され或いは電気光学物質の一例である自発光素子が発光し、画像表示が可能となる。画素電極は、例えば、データ線及び走査線の交差に対応して、基板上において画像表示領域となるべき領域にマトリクス状に複数設けられる。

本発明の電気光学装置は、電気光学パネルを駆動するための電源を供給すると共に、特に突発的な電源断が発生した場合に電気光学パネルに残留している残留電荷の放電処理を制御するための電源制御回路を備えている。このため、電源制御回路は、第１蓄積容量素子と、第２蓄積容量素子と、電圧調整素子電圧調整素子と、第３蓄積容量素子と、出力器とを備えている。第１蓄積容量素子と、第２蓄積容量素子と、電圧調整素子電圧調整素子と、第３蓄積容量素子と、出力器とは、以下のような構成を有している。

例えばコンデンサ等が一例となる第１蓄積容量素子及び第２蓄積容量素子の夫々の一方の端部は、主として電源制御回路の駆動に用いられる第１電源が供給される第１電源端子と電気的に接続されている。他方で、第１蓄積容量素子及び第２蓄積容量素子の夫々の他方の端部は、突発的な電源断を検出するための出力器（特に、出力器が備える２つの入力端子）と電気的に接続されている。このとき、第２蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間が、第１蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間よりも長くなるように、第１蓄積容量素子及び第２蓄積容量素子の夫々のパラメータ（例えば、静電容量）や、これらに接続されている配線のパラメータ（例えば、配線抵抗や配線容量）が設定される。例えば、第２蓄積容量素子を含む回路系の時定数は、第１蓄積容量素子を含む回路系の時定数よりも十分に大きくなるように、第１蓄積容量素子及び第２蓄積容量素子の夫々のパラメータが設定される。

本発明では更に、例えばダイオード等が一例となる電圧調整素子電圧調整素子は、第２蓄積容量素子の一方の端部と第１電源端子との間に電気的に挿入（言い換えれば、接続）されている。言い換えれば、電圧調整素子電圧調整素子の一方の端部と第１電源端子とが電気的に接続されると共に、電圧調整素子の他方の端部と第２蓄積容量素子の一方の端部とが電気的に接続される。又は、電圧調整素子は、第１蓄積容量素子の一方の端部と第１電源端子との間に電気的に挿入されていてもよい。言い換えれば、電圧調整素子の一方の端部と第１電源端子とが電気的に接続されると共に、電圧調整素子の他方の端部と第１蓄積容量素子の一方の端部とが電気的に接続されていてもよい。或いは、電圧調整素子は、第１蓄積容量素子の一方の端部と第１電源端子との間及び第２蓄積容量素子の一方の端部と第１電源端子との間の夫々に電気的に挿入されていてもよい。電圧調整素子は、第１電源端子より第１電源が正常に供給されている期間において、第２蓄積容量素子の一方の端部の電位を、第１蓄積容量素子の一方の端部の電位よりも低くする機能を有している。

例えば比較器等が一例となる出力器は、第１蓄積容量素子の一方の端部の電位及び第２蓄積容量素子の一方の端部の電位の夫々をモニタリングすると共に、両者の電位の差の大小関係に応じて異なる出力信号を出力する。より具体的には、第２蓄積容量素子の一方の端部の電位が第１蓄積容量素子の一方の端部の電位よりも低い場合に第１レベル（例えば、ローレベル）の出力信号を出力する。他方、第２蓄積容量素子の一方の端部の電位が第１蓄積容量素子の一方の端部の電位よりも高い場合に第２レベル（例えば、ハイレベル）の出力信号を出力する。出力器より出力される出力信号は、例えば電気光学パネルに出力されてもよいし、電源制御回路内で利用されてもよい。

例えばコンデンサ等が一例となる第３蓄積容量素子の一方の端部は、主として電気光学パネルの駆動に用いられる第２電源が供給される第２電源端子と電気的に接続されている。このとき、第２蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間の夫々が、第３蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間の夫々よりも長くなるように、第２蓄積容量素子及び第３蓄積容量素子の夫々のパラメータが設定される。例えば、第３蓄積容量素子を含む回路系の時定数は、第２蓄積容量素子を含む回路系の時定数よりも十分に小さくなるように、第２蓄積容量素子及び第３蓄積容量素子の夫々のパラメータが設定される。加えて、第３蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間が、電気光学パネル（具体的には、例えば、データ線や、走査線や、画素電極等を含む画素部）に蓄積された電荷の放電が完了するまでに要する時間よりも長くなるように、第３蓄積容量素子のパラメータが設定される。

尚、第１電源端子に供給される第１電源は、第２電源端子に供給される第２電源と共通の元電源から供給されることが好ましい。具体的には、元電源から供給される電源が、第１電源端子に供給される第１電源と、第２電源端子に供給される第２電源とに分けられることが好ましい。この場合、第１電源端子からの第１電源の供給が停止した場合には、第２電源端子からの第２電源の供給も同時に停止し、その結果、第２電源端子を介した電気光学パネルへの第２電源の供給が停止される。

以上のような構成を有している電源制御回路では、第１電源端子より第１電源が正常に供給されている場合には、電圧調整素子により、第２蓄積容量素子の一方の端部の電位は、第１蓄積容量素子の一方の端部の電位より低くなっている。このため、出力器からは、第１レベルの出力信号が出力される。この場合、第２電源端子より第２電源が正常に供給されているため、電気光学パネルは、通常の動作（例えば、通常の画像表示）を行う。つまり、出力器から第１レベルの出力信号が出力される場合には、電気光学パネルは、第２電源を駆動電源として利用して、通常の動作を行う。

他方で、突発的な電源断の発生によって第１電源端子より電源が正常に供給されていない場合には、第２電源端子からの第２電源の供給も停止するため、電気光学パネルは、第２電源端子より供給される第２電源を利用した通常の動作を行うことが困難になる。従って、この場合、電気光学パネルは、突発的な電源断に対応する放電処理を行うことで、故障等の不具合の発生を防止する。

具体的には、突発的な電源断の発生によって第１電源端子より電源が正常に供給されていない場合には、第１蓄積容量素子及び第２蓄積容量素子の夫々に蓄積された電荷は放電される。ここで、第１蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間が第２蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間よりも短いため、突発的な電源断が発生した後には、第２蓄積容量素子の一方の端部の電位は、第１蓄積容量素子の一方の端部の電位より高くなる。このため、出力器からは、第２レベルの出力信号が出力される。

第２レベルの出力信号が出力器から電気光学パネルに対して供給された場合、電気光学パネルが備える処理回路は、データ線（言い換えれば、データ線と電気的に接続されている画素電極）と共通電極とを同電位にする。つまり、処理回路は、データ線（言い換えれば、データ線と電気的に接続されている画素電極）と共通電極とを短絡させる。その結果、データ線や画素電極や電気光学物質や共通電極等（言い換えれば、電気光学パネルのうちの画素部中）に残留している電荷の放電経路が確保される。このため、電気光学パネルのうちの画素部中に残留している電荷の放電処理を好適に行うことができる。

このときに放電処理を行わせしめる処理回路は、第３蓄積容量素子に蓄積された電荷を駆動電源として利用して、上述した放電処理（具体的には、データ線と画素電極とを同電位にするための処理）を行う。このため、突発的な電源断が発生したとしても、処理回路は、データ線、画素電極、電気光学物質及び走査線中に残留している電荷の放電処理を好適に行うことができる。特に、第３蓄積容量素子に蓄積された電荷の放電が完了するまでに要する時間が画素電極中に残留している電荷の放電が完了するまでに要する時間よりも長いため、電気光学パネルのうちの画素部中に残留している電荷の放電処理（つまり、処理回路による放電処理）が完了する前に、第３蓄積容量素子に蓄積された電荷の全てが放電されることはない。加えて、第２蓄積容量素子の放電が完了するまでに要する時間が第１蓄積容量素子及び第３蓄積容量素子の夫々の放電が完了するまでに要する時間よりも長いため、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了する前に、出力器から出力される出力信号の信号レベルが第２のレベルから第１のレベルに切り替わることはない。このため、突発的な電源断が発生してから電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了するまでの間は、処理回路には、第２レベルの出力信号が出力され続けると共に、第３蓄積容量素子に蓄積された電荷が駆動電源として供給され続ける。従って、処理回路は、電気光学パネルのうちの画素部中に残留している電荷の放電処理を確実に完了することができる。

電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了した後には、続いて、電気光学パネルのその他の構成要素（例えば、処理回路や、各種駆動回路等）や電源制御回路中に残留している電荷の放電処理が完了する。具体的には、電気光学パネルに対して電荷を供給していた第３蓄積容量素子に蓄積された電荷の放電が完了することで、電気光学パネルのその他の構成要素中に残留している電荷の放電処理が完了する。また、突発的な電源断の発生を検出するための電荷を蓄積していた第１蓄積容量素子及び第２蓄積容量素子に蓄積された電荷の放電が完了することで、電源制御回路中に残留している電荷の放電処理が完了する。その結果、電気光学装置全体としての残留電荷の放電処理が完了する。

このように、本発明の電気光学装置によれば、突発的な電源断が発生した場合であっても、電気光学装置中に残留している電荷の放電を確実に完了することができる。

本発明の電気光学装置の一の態様では、前記電源制御回路は、前記第１蓄積容量素子と電気的に並列に接続された第１抵抗を更に備え、前記第１蓄積容量素子の他方の端部は接地されている。言い換えれば、前記電源制御回路は、前記第１蓄積容量素子の前記一方の端部と電気的に接続される一方の端部及び前記第１蓄積容量素子の他方の端部と電気的に接続される他方の端部とを有する第１抵抗を更に備え、前記第１蓄積容量素子及び前記第１抵抗の夫々の前記他方の端部は接地されている。

この態様によれば、第１蓄積容量素子に蓄積された電荷は、第１抵抗を介して放電される。従って、第１蓄積容量素子に蓄積された電荷（言い換えれば、電源制御回路中に残留している電荷）を好適に放電することができる。

本発明の電気光学装置の他の態様では、前記電源制御回路は、前記第２蓄積容量素子と電気的に並列に接続された第２抵抗を更に備え、前記第２蓄積容量素子の他方の端部は接地されている。言い換えれば、前記電源制御回路は、前記電源制御回路は、前記第２蓄積容量素子の前記一方の端部と電気的に接続される一方の端部及び前記第２蓄積容量素子の他方の端部と電気的に接続される他方の端部とを有する第２抵抗を更に備え、前記第２蓄積容量素子及び前記第２抵抗の夫々の前記他方の端部は接地されている。

この態様によれば、第２蓄積容量素子に蓄積された電荷は、第２抵抗を介して放電される。従って、第２蓄積容量素子に蓄積された電荷（言い換えれば、電源制御回路中に残留している電荷）を好適に放電することができる。

本発明の電気光学装置の他の態様では、前記電源制御回路は、前記第２蓄積容量素子と電気的に並列に接続された第２抵抗及び第４抵抗を備え、前記第２蓄積容量素子の他方の端部は接地されており、前記第２蓄積容量素子及び前記第２抵抗の時定数は、前記第２蓄積容量素子及び前記第４抵抗の時定数よりも小さく、前記電源制御回路は、(i)前記電気光学パネルの放電が完了するまでの間、前記第２蓄積容量素子と前記第２抵抗とを相互に電気的に接続し、(ii)前記電気光学パネルの放電が完了した後に、前記第２蓄積容量素子と前記第４抵抗とを相互に電気的に接続する切替素子を更に備える。

電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了するまでの間は、処理回路が放電処理を行う必要があるため、出力器は、第２レベルの出力信号を出力する必要がある。従って、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了するまでは、第２蓄積容量素子の一方の端部の電位が第１蓄積容量素子の一方の端部の電位よりも高い状態を維持する必要がある。このため、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了するまでは、第２蓄積容量素子に蓄積された電荷の放電の速度を相対的に遅らせることが好ましい。他方で、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了した後には、処理回路が放電処理を行う必要はないため、出力器は、第２レベルの出力信号を出力する必要は必ずしもない。つまり、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了した後には、第２蓄積容量素子の一方の端部の電位が第１蓄積容量素子の一方の端部の電位よりも高い状態を維持する必要は必ずしもない。このため、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了した後には、迅速な放電処理の完了という観点から見れば、第１蓄積容量素子及び第２蓄積容量素子の夫々に蓄積された電荷を一刻も早く放電することが好ましい。

このような状況を鑑みるに、この態様によれば、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了するまでは、時定数が相対的に大きい第２抵抗を介して第２蓄積容量素子に蓄積された電荷を放電することで、第２蓄積容量素子の一方の端部の電位が第１蓄積容量素子の一方の端部の電位よりも高い状態を維持することができる。他方で、電気光学パネルのうちの画素部中に残留している電荷の放電処理が完了した後は、時定数が相対的に小さい第４抵抗を介して第２蓄積容量素子に蓄積された電荷を相対的に迅速に放電することができる。従って、上述したように、突発的な電源断が発生した場合であっても、電気光学装置中に残留している電荷の放電を確実に完了することができると共に、放電処理に要する時間を相対的に短縮することができる。

本発明の電気光学装置の他の態様では、前記電源制御回路は、前記第３蓄積容量素子と電気的に並列に接続された第３抵抗を更に備え、前記第３蓄積容量素子の他方の端部は接地されている。言い換えれば、前記電源制御回路は、前記第３蓄積容量素子の前記一方の端部と電気的に接続される一方の端部及び前記第３蓄積容量素子の他方の端部と電気的に接続される他方の端部を有する第３抵抗を更に備え、前記第３蓄積容量素子及び前記第１抵抗の夫々の前記他方の端部は接地されている。

この態様によれば、第３蓄積容量素子に蓄積された電荷は、第３抵抗を介して放電される。従って、第３蓄積容量素子に蓄積された電荷（言い換えれば、電源制御回路中に残留している電荷）を好適に放電することができる。

本発明の電気光学装置の他の態様では、前記出力器は、(i)前記第１蓄積容量素子の前記一方の端部が電気的に接続される第１入力端子と、(ii)前記第２蓄積容量素子の前記一方の端部が電気的に接続される第２入力端子と、(iii)前記出力信号を出力する出力端子とを備える比較器を含む。

この態様によれば、出力器は、このような比較器を用いて、第１蓄積容量素子の一方の端部の電位及び第２蓄積容量素子の一方の端部の電位の差の大小関係に応じて異なる出力信号を出力することができる。

本発明の電気光学装置の他の態様では、前記電気光学パネルは、前記データ線及び前記走査線の交差に対応して設けられると共に、ソース電極が前記データ線と電気的に接続され、ゲート電極が前記走査線と電気的に接続され、ドレイン電極が前記画素電極と電気的に接続されるトランジスタを更に備え、前記処理回路は、(i)前記出力器より前記第１レベルの出力信号が出力されている場合に、前記走査線を介して前記トランジスタに走査信号を供給すると共に、(ii)前記出力器より前記第２レベルの出力信号が出力されている場合に、前記走査線を介して前記トランジスタにハイレベルの信号を供給する走査線駆動回路を含む。

この態様によれば、出力器より第１レベルの出力信号が出力されている場合には、第２電源端子より第２電源が正常に供給されているため、処理回路は、第２電源端子より供給される第２電源を駆動電源として利用して、走査線を介してトランジスタに走査信号を供給する。その結果、画像表示を行うことができる。

他方、出力器より第２レベルの出力信号が出力されている場合には、第２電源端子より第２電源が正常に供給されていないため、処理回路は、第３蓄積容量素子に蓄積された電荷を駆動電源として利用して、トランジスタにハイレベルの信号を供給する。その結果、トランジスタがオンに切り替わり、画素電極から、トランジスタ及びデータ線（更には、後述するプリチャージ線や共通線）を介して共通電極へと抜ける放電経路が確保される。従って、放電処理を好適に行うことができる。

加えて、電気光学パネルの通常の動作（つまり、画像表示）に用いられる走査線駆動回路を用いて上述した放電処理を行うことができるため、本発明における放電処理を行うための特別な構成を敢えて設ける必要はない。つまり、本発明の電気光学装置を比較的容易に実現することができる。

本発明の電気光学装置の他の態様では、前記処理回路は、前記出力器より前記第２レベルの出力信号が出力されている場合に、前記共通電極に電気的に接続される共通電位線と前記データ線とを短絡させる。

この態様によれば、画素電極から、データ線及び共通線を介して共通電極へと至る放電経路が確保される。このため、電気光学パネルのうちの画素部中に残留している電荷の放電処理を好適に行うことができる。

上述の如く処理回路が共通線とデータ線とを短絡させる電気光学装置の態様では、前記処理回路は、(i)前記出力器より前記第１レベルの出力信号が出力されている場合に、前記データ線への画像信号の供給に先行する期間のうちプリチャージ期間に、前記データ線をプリチャージするためのプリチャージ信号が供給されるプリチャージ線と前記データ線とを電気的に接続すると共に、(ii)前記出力器より前記第２レベルの出力信号が出力されている場合に、前記共通電位線と同電位とされた前記プリチャージ線と前記データ線とを電気的に接続するプリチャージ回路を含むように構成してもよい。

このように構成すれば、出力器より第１レベルの出力信号が出力されている場合には、第２電源端子より第２電源が正常に供給されているため、処理回路は、第２電源端子より供給される第２電源を駆動電源として利用して、プリチャージ期間に、プリチャージ線とデータ線とを相互に電気的に接続させる。その結果、通常動作時には、プリチャージ線を介してデータ線に対して、例えば灰色或いは中間調レベルの電圧を持つプリチャージ信号を供給することができる。

他方、出力器より第２レベルの出力信号が出力されている場合には、第２電源端子より第２電源が正常に供給されていないため、処理回路は、第３蓄積容量素子に蓄積された電荷を駆動電源として利用して、プリチャージ線とデータ線とを相互に電気的に接続させる。このとき、プリチャージ線の電位は、共通線の電位と同じとされる。ここに共通線の電位は、例えば反転駆動においてフィールド期間等の所定期間中固定され且つ所定期間毎に振られる矩形状の電位、或いは常時固定されたグランド電位であり、通常動作時におけるプリチャージ線の電位（即ち、通常動作時におけるプリチャージ信号の電位）とは異なる。その結果、突発的な電源断時には、例えば切替スイッチ等を介して、共通電位とされたプリチャージ線を利用して、データ線と共通電極とを同電位にすることができる。つまり、画素電極から、データ線、プリチャージ線及び共通線を介して共通電極へと抜ける放電経路が確保される。従って、放電処理を好適に行うことができる。

加えて、電気光学パネルの通常の動作（つまり、画像表示）に用いられるプリチャージ回路を用いて上述した放電処理を行うことができるため、本発明における放電処理を行うための特別な構成を敢えて設ける必要はない。つまり、本発明の電気光学装置を比較的容易に実現することができる。

（電子機器）
上記課題を解決するために、本発明の電子機器は、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。

本発明の電子機器によれば、上述した本発明の電気光学装置（或いは、その各種態様）備えているため、上述した本発明の電気光学装置が享受する各種効果と同様の効果を享受することができる。つまり、このため、上述した本発明の電気光学装置が享受する各種効果と同様の効果を享受することができる投射型表示装置、テレビ、携帯電話、電子手帳、携帯オーディオプレーヤ、ワードプロセッサ、デジタルカメラ、ビューファインダ型又はモニタ直視型のビデオレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現することができる。

（電源制御回路）
本発明の電源制御回路は、第１電源が供給される第１電源端子に一方の端部で電気的に接続される第１蓄積容量素子と、前記第１電源端子に一方の端部で電気的に接続される第２蓄積容量素子と、(i)第１蓄積容量素子及び前記第２蓄積容量素子の少なくとも一方の前記一方の端部と前記第１電源端子との間に挿入され、且つ(ii)前記第２蓄積容量素子の前記一方の端部の電位を、前記第１蓄積容量素子の前記一方の端部の電位よりも低くする電圧調整素子と、第２電源が供給される第２電源端子に一方の端部で電気的に接続される第３蓄積容量と、前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも低い場合に第１レベルの出力信号を出力し、且つ前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも高い場合に第２レベルの出力信号を出力する出力器とを備える電源制御回路であって、前記第２蓄積容量素子の放電が完了するまでに要する時間は、前記第１蓄積容量素子及び前記第３蓄積容量素子の夫々の放電が完了するまでに要する時間よりも長く、前記第３蓄積容量素子の放電が完了するまでに要する時間は、当該電源制御回路と電気的に接続される電気光学パネルが備える画素電極の放電が完了するまでに要する時間よりも長い。

本発明の電源制御回路によれば、上述した本発明の電気光学装置が享受する各種効果と同様の効果を享受することができる。

尚、上述した本発明の電気光学装置における各種態様に対応して、本発明の電源制御回路も各種態様をとることができる。

本発明の作用及び他の利得は次に説明する実施の形態から更に明らかにされよう。

以下、本発明を実施するための最良の形態を、図面に基づいて説明する。尚、以下では、本発明に係る電気光学装置の一例として、液晶装置を用いて説明を進める。

（１−１）液晶装置の基本構成
先ず、本実施形態に係る液晶装置の構成について、図１及び図２を参照して説明する。図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ’断面図である。

図１及び図２において、本実施形態に係る液晶装置１を構成する液晶パネル１００では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置する枠状或いは額縁状のシール領域に設けられたシール材５２により互いに貼り合わされている。

図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。但し、データ線駆動回路１０１は、シール領域よりも内側に、データ線駆動回路１０１が額縁遮光膜５３に覆われるようにして設けられていてもよい。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。

更に、ＴＦＴアレイ基板１０上には、液晶パネル１００が駆動するための電源や制御信号等を供給する（言い換えれば、液晶パネル１００が備えるデータ線駆動回路１０１や走査線駆動回路１０４等が駆動するための電源や制御信号等を供給する）ための電源制御回路１１０が形成されている。但し、電源制御回路１１０は、ＴＦＴアレイ基板１０上（つまり、液晶パネル１００上）に形成さえることに限らず、外部回路接続端子１０２に接続されるＦＰＣ（Flexible Print Circuit）上に形成されてもよいし、或いは、ＦＰＣを介して外部回路接続端子と接続される外部基板上に形成されてもよい。いずれにせよ、本実施形態に係る液晶装置１は、液晶パネル１００と、電源制御回路１１０とを備えている。

図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜８が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向してベタ状に形成されている。対向電極２１上には配向膜８が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。

加えて、液晶装置１は、画素電極９ａをＩＴＯ等から形成するなどにより、透過型表示を行うように構成されてもよいし、画素電極９ａをアルミニウム等から形成するなどにより或いは画素電極９ａの背後に反射膜を配置するなどにより、反射型表示を行うように構成されてもよい。更に、画素電極９ａに反射領域及び透過領域の両者を設けるなどにより、半透過反射型表示を行うように構成されてもよい。また直視型の場合には、観察者から見た液晶装置１の背後にバックライトが適宜配置される。

（２）電源制御回路の具体的な構成
続いて、図３を参照して、本発明の液晶装置１が備える電源制御回路１１０の具体的な構成について説明する。ここに、図３は、本発明の液晶装置１が備える電源制御回路１１０の具体的な構成を概念的に示す回路図である。

図３に示すように、電源制御回路１１０には、ＩＣ電源入力端子ＩＮ１を介して、主として電源制御回路１１０を駆動させるためのＩＣ内部電源が供給される。同様に、電源制御回路１１０には、パネル電源入力端子ＩＮ２を介して、主として液晶パネル１００を駆動させるためのパネル電源が供給される。尚、ＩＣ内部電源が、本発明における「第１電源」の一具体例を構成しており、パネル電源が、本発明における「第２電源」の一具体例を構成している。また、ＩＣ電源入力端子ＩＮ１が、本発明における「第１電源端子」の一具体例を構成しており、パネル電源入力端子ＩＮ２が、本発明における「第２電源端子」を構成している。

ＩＣ電源入力端子ＩＮ１を介して供給されるＩＣ内部電源及びパネル電源入力端子を介して供給されるパネル電源は、共通の元電源から供給されてもよい。具体的には、共通の元電源を例えば２つの電源に分波すると共に、一方の電源を昇圧又は降圧させることで、ＩＣ内部電源及びパネル電源の夫々が供給されてもよい。また、ＩＣ内部電源及びパネル電源という２つの電源を用いることに代えて、単一の電源を用いるように構成してもよい。つまり、パネル電源の供給を行うことなく、ＩＣ内部電源を利用して液晶パネル１００を駆動してもよいし、ＩＣ内部電源の供給を行うことなく、パネル電源を利用して電源制御回路１１０を駆動してもよい。

ＩＣ電源入力端子ＩＮ１には、本発明における「第１蓄積容量素子」の一具体例を構成するコンデンサＣ１の一方の端子及び本発明における「第１抵抗」の一具体例を構成する抵抗Ｒ１の一方の端子の夫々が電気的に接続されている。また、コンデンサＣ１の他方の端子及び抵抗Ｒ１の他方の端子の夫々は、接地されている。ＩＣ電源入力端子ＩＮ１には、更に、抵抗Ｒ５−１の一方の端子が電気的に接続されている。抵抗Ｒ５−１の他方の端子には、本発明における「出力器」の一具体例を構成するコンパレータＯＰ１の−入力端子（本発明における「第１入力端子」の一具体例）が電気的に接続されている。

更に、ＩＣ電源入力端子ＩＮ１には、本発明における「電圧調整素子」の一具体例を構成するダイオードＤ１の一方の端子が電気的に接続されている。ダイオードＤ１の他方の端子には、抵抗Ｒ６の一方の端子、本発明における「第２蓄積容量素子」の一具体例を構成するコンデンサＣ３の一方の端子及びコンパレータＯＰ１の駆動電源入力端子の夫々が電気的に接続されている。コンデンサＣ３の他方の端子は接地されている。抵抗Ｒ６の他方の端子には、抵抗Ｒ５−２の一方の端子、本発明における「第２抵抗」の一具体例を構成する抵抗Ｒ３の一方の端子及び本発明における「第４抵抗」の一具体例を構成する抵抗Ｒ４の一方の端子の夫々が電気的に接続されている。抵抗Ｒ５−２の他方の端子には、コンパレータＯＰ１の＋入力端子（本発明における「第２入力端子」の一具体例）が電気的に接続されている。抵抗Ｒ３の他方の端子には、本発明における「切替素子」の一具体例を構成するトランジスタ（特に、ＦＥＴ：Field Effect Transistor）ＴＲ３のゲート電極及び本発明における「切替素子」の一具体例を構成するトランジスタＴＲ２のソース電極が電気的に接続されている。抵抗Ｒ４の他方の端子には、トランジスタＴＲ３のソース電極が電気的に接続されている。トランジスタＴＲ２及びトランジスタＴＲ３の夫々のドレイン電極は接地されている。

また、パネル電源入力端子ＩＮ２には、本発明における「第３抵抗」の一具体例を構成する抵抗Ｒ２の一方の端部、本発明における「第３蓄積容量素子」の一具体例を構成するコンデンサＣ２の一方の端部及びトランジスタＴＲ２のゲート電極の夫々が電気的に接続されている。コンデンサＣ２の他方の端部は接地されている。抵抗Ｒ２の他方の端子には、トランジスタＴＲ１のソース電極が電気的に接続されている。トランジスタＴＲ１のゲート電極には、コンパレータＯＰ１の出力端子がされている。トランジスタＴＲ１のドレイン電極は接地されている。

また、コンパレータＯＰ１の出力端子は、信号出力端子ＯＵＴ１と電気的に接続されている。信号出力端子ＯＵＴ１は、元電源（つまり、ＩＣ内部電源及びパネル電源）が電源制御回路１１０に供給されているか否かを示す電源断検出信号を、液晶パネル１００に対して供給するための端子である。コンパレータＯＰ１は、−入力端子の電位と＋入力端子の電位との差分に基づく出力を、電源断検出信号として出力する。具体的には、コンパレータＯＰ１は、−入力端子の電位が＋入力端子の電位よりも高い場合に、ローレベルの信号を、電源断検出信号として出力する。他方で、コンパレータＯＰ１は、−入力端子の電位が＋入力端子の電位よりも低い場合に、ハイレベルの信号を、電源断検出信号として出力する。

また、パネル電源入力端子ＩＮ２は、パネル電源出力端子ＯＵＴ２と電気的に接続されている。パネル電源出力端子ＯＵＴ２は、パネル電源を液晶パネル１００に対して供給するための端子である。つまり、パネル電源入力端子ＩＮ２より供給されるパネル電源は、そのままパネル電源出力端子ＯＵＴ２を介して液晶パネル１００へ供給される。

本実施形態では特に、コンデンサＣ１の静電容量値をｃ１とし、コンデンサＣ２の静電容量値をｃ２とし、コンデンサＣ３の静電容量値をｃ３とし、抵抗Ｒ１の抵抗値をｒ１とし、抵抗Ｒ２の抵抗値をｒ２とし、抵抗Ｒ３の抵抗値をｒ３とした場合に、ｒ１×ｃ１＋ｒ２×ｃ２＜＜ｒ３×ｃ３（言い換えれば、ｒ１×ｃ１＜＜ｒ３×ｃ３且つｒ２×ｃ２＜＜ｒ３×ｃ３）が成立するように、コンデンサＣ１の静電容量値ｃ１、コンデンサＣ２の静電容量値ｃ２、コンデンサＣ３の静電容量値ｃ３、抵抗Ｒ１の抵抗値ｒ１、抵抗Ｒ２の抵抗値ｒ２及び抵抗Ｒ３の抵抗値ｒ３の夫々が設定されている。言い換えれば、コンデンサＣ１を含む回路系（つまり、コンデンサＣ１と抵抗Ｒ１とを含む回路）の時定数とコンデンサＣ２を含む回路系（つまり、コンデンサＣ２と抵抗Ｒ２とを含む回路）の時定数の夫々（又は、これらの和）が、コンデンサＣ３を含む回路系（つまり、コンデンサＣ３と抵抗Ｒ３（更には、抵抗Ｒ４）とを含む回路）の時定数よりも十分に大きくなるように、コンデンサＣ１の静電容量値ｃ１、コンデンサＣ２の静電容量値ｃ２、コンデンサＣ３の静電容量値ｃ３、抵抗Ｒ１の抵抗値ｒ１、抵抗Ｒ２の抵抗値ｒ２及び抵抗Ｒ３の抵抗値ｒ３の夫々が設定されている。

また、液晶パネル１００のうちの画素部７０（図４参照）の中に残留する電荷の放電が完了するまでに要する時間と比較して、コンデンサＣ２中に蓄積される電荷の放電が完了するまでに要する時間が十分に長くなるように、コンデンサＣ２の静電容量値ｃ２及び抵抗Ｒ２の抵抗値ｒ２の夫々が設定されている。画素部７０中に残留する電荷の放電が完了するまでに要する時間に応じた時定数と比較して、ｒ２×ｃ２が十分に大きくなるように、コンデンサＣ２の静電容量値ｃ２及び抵抗Ｒ２の抵抗値ｒ２の夫々が設定されている。

また、コンデンサＣ２中に蓄積される電荷の抵抗Ｒ４を介した放電の速度が、コンデンサＣ２中に蓄積される電荷の抵抗Ｒ３を介した放電の速度よりも速くなるように、抵抗Ｒ３の抵抗値ｒ３及び抵抗Ｒ４の抵抗値ｒ４が設定される。言い換えれば、ｒ３×ｃ３＞ｒ４×ｒ４が成立するように、抵抗Ｒ３の抵抗値ｒ３及び抵抗Ｒ４の抵抗値ｒ４が設定される。

（３）液晶パネルの具体的な構成
続いて、図４を参照して、本発明の液晶装置１が備える液晶パネル１００の具体的な構成について説明する。ここに、図４は、本発明の液晶装置１が備える液晶パネル１００の具体的な構成を概念的に示す回路図である。尚、図４においては、説明の簡略化のために、液晶パネル１００の主要部のみを選択的に抜き出して説明を進める。

図４に示すように、液晶パネル１００の画像表示領域１０ａには、複数の画素部７０が配置されている。一つの画素部７０の構成に着目すれば、ＴＦＴ１１６のソース電極には、画像信号が供給されるデータ線１１４が電気的に接続され、ＴＦＴ１１６のゲート電極には、走査信号が供給される走査線１１２が電気的に接続され、ＴＦＴ１１６のドレイン電極には、液晶素子１１８の画素電極９ａが接続されている。ここで、各画素部７０において、液晶素子１１８は、画素電極９ａと対向電極２１との間に液晶を挟持してなる。対向電極２１は、共通電位ＣＯＭが供給されるＣＯＭ線１１１に接続されている。このように、各画素部７０は、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列されることになる。

また、液晶パネル１００には、そのＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域に、走査信号を走査線１１２に対して供給する走査線駆動回路１０４及び画像信号をデータ線１１４に対して供給するデータ線駆動回路１０１を含む内部駆動回路が設けられている。内部駆動回路は、電源制御回路１１０のパネル電源出力端子ＯＵＴ２と電気的に接続されるパネル電源入力端子ＩＮ４から供給されるパネル電源を駆動電源として利用することで駆動する。また、走査線駆動回路１０４には、電源制御回路１１０の信号出力端子ＯＵＴ１と電気的に接続される信号入力端子ＩＮ３を介して電源断検出信号が供給されるが、電源断検出信号を利用した動作の態様については、後に詳述する。

液晶素子１１８の画素電極９ａには、ＴＦＴ１１６を一定期間だけそのスイッチを閉じることにより、データ線１１４より画像信号が所定のタイミングで供給される。これにより、液晶素子１１８には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶パネル１００からは画像信号に応じたコントラストをもつ光が出射する。

ここで、保持された画像信号がリークするのを防ぐために、蓄積容量１１９が、液晶素子１１８と並列に付加されている。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量１１９により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。

また、ＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域に設けられる内部駆動回路は、更に、プリチャージ回路６０を含んでいる。

プリチャージ回路６０は、データ線１１４毎に設けられたスイッチング素子であるＴＦＴ１２６を備えている。プリチャージ信号線１１３がＴＦＴ１２６のソース電極に接続されており、プリチャージ回路駆動信号線１１５がＴＦＴ１２６のゲート電極に接続されている。そして、データ線１１４をプリチャージするための所定電位レベルの信号であるプリチャージ信号が、プリチャージ線１１３を介してデータ線１１４に供給される。また、プリチャージ駆動信号生成回路６１において生成されるプリチャージ回路駆動信号が、レベルシフタ６２により電圧調整されプリチャージ回路駆動信号線１１５に供給される。このとき、プリチャージ駆動信号生成回路６１において生成されたプリチャージ駆動信号は、ＯＲ回路６３に入力された後、ＯＲ回路６３の出力としてレベルシフタ６２に入力される。プリチャージ回路６０は、プリチャージ回路駆動信号によって規定される期間に、プリチャージ信号をデータ線１１４に供給する。その結果、プリチャージ信号である所定電位レベルの信号が、プリチャージ信号線１１３に供給され、プリチャージ回路駆動信号に応じたタイミングで、各データ線１１４に書き込まれる。

また、プリチャージ線１１３とＣＯＭ線１１１との間には、ＴＦＴ１２８が設けられる。より具体的には、ＴＦＴ１２８のソース電極とＣＯＭ線１１１とが電気的に接続され、且つＴＦＴ１２８のドレイン電極とプリチャージ線１１３とが電気的に接続されるように、ＴＦＴ１２８が設けられる。

このようなプリチャージ回路６０は、画像表示領域１０ａにおけるデータ線駆動回路１０１と同じ側（即ち、図１で下側）にある周辺領域部分に設けられてもよいし、反対側（即ち図１で上側）にある周辺領域部分に設けられてもよい。

尚、プリチャージ回路６０（より具体的には、ＯＲ回路６３の入力端子及びＴＦＴ１２８のゲート電極の夫々）に対しても、走査線駆動回路１０４と同様に、電源制御回路１１０の信号出力端子ＯＵＴ１と電気的に接続される信号入力端子ＩＮ３を介して電源断検出信号が供給されるが、電源断検出信号を利用した動作の態様については、後に詳述する。

（４）液晶装置の動作の説明
続いて、図５を参照して、本実施形態に係る液晶装置１の動作について説明する。ここに、図５は、本実施形態に係る液晶装置１の信号成分の状態遷移の態様を概念的に示すタイミングチャートである。尚、図５中に示すＰ点、Ｑ点、Ｒ点及びＳ点は、図３における「Ｐ」、「Ｑ」、「Ｒ」及び「Ｓ」にて示される点に対応している。

元電源より電源が正常に供給されている場合には、電源制御回路１１０に対して、ＩＣ電源入力端子ＩＮ１からＩＣ内部電源が正常に供給され、且つパネル電源入力端子ＩＮ２からパネル電源が正常に供給されている。このため、図５に示すように、コンデンサＣ１の電位は、ＩＣ内部電源の電位がダイオードＤ１によって所定量だけ減少した電位に維持され、コンデンサＣ２の電位は、パネル電源の電位に維持され、コンデンサＣ３の電位は、ＩＣ内部電源の電位に維持される。この場合、コンパレータＯＰ１の−入力端子には、ＩＣ内部電源の電位が入力される。他方で、コンパレータＯＰ１の＋入力端子には、ＩＣ内部電源の電位がダイオードＤ１によって所定量だけ減少した電位が入力される。つまり、元電源より電源が正常に供給されている場合には、−入力端子の電位が＋入力端子の電位よりも高くなるため、コンパレータＯＰ１からは、ローレベルの信号が、電源断検出信号として出力される。この場合、液晶パネル１００の走査線駆動回路１０４やプリチャージ回路６０には、ローレベルの電源断検出信号が入力される。この場合、プリチャージ回路６０の内部のＯＲ回路６３に対するローレベルの電源断検出信号の入力は、ＯＲ回路６３の出力に影響を与えないため、液晶パネル１００のプリチャージ回路６０は、電源断検出信号の影響を受けることなく、通常の動作（例えば、通常の画像表示動作が行われる場合の動作）を行う。同様に、走査線駆動回路１０４も、ローレベルの電源断検出信号が入力された場合には、電源断検出信号の影響を受けることなく、通常の動作を行う。このとき、パネル電源入力端子ＩＮ４よりパネル電源が液晶パネル１００に対して正常に供給されているため、液晶パネル１００（具体的には、液晶パネル１００が備える走査線駆動回路１０４やデータ線駆動回路１０１やプリチャージ回路６０等）は、該パネル電源を駆動電源として利用して駆動する。

他方で、例えば停電や元電源の取り外し等に起因した突発的な電源断の発生によって元電源より電源が正常に供給されなくなった場合には、ＩＣ電源入力端子ＩＮ１及び電源入力端子ＩＮ２からＩＣ内部電源やパネル電源は供給されなくなる。このため、図５に示すように、コンデンサＣ１やコンデンサＣ２やコンデンサＣ３に蓄積された電荷の放電が開始される。具体的には、コンデンサＣ１に蓄積された電荷の抵抗Ｒ１を介した放電が開始される。また、後述するようにコンパレータＯＰ１から出力されるハイレベルの電源断検出信号がトランジスタＴＲ１のゲート端子に供給されるため、トランジスタＴＲ１がオンに切り替わり、コンデンサＣ２に蓄積された電荷の抵抗Ｒ２を介した放電が開始される。また、コンデンサＣ２の放電の開始当初は、コンデンサＣ２の一方の端部の電位が相対的に高いため、コンデンサＣ２の一方の端部と電気的に接続されるトランジスタＴＲ２のゲート端子には、ハイレベルの信号が供給される。従って、トランジスタＴＲ２がオンに切り替わり、コンデンサＣ３に蓄積された電荷の抵抗Ｒ３を介した放電が開始される。

ここで、本実施形態においては、ｒ１×ｃ１＋ｒ２×ｃ２＜＜ｒ３×ｃ３が成立しているため、コンデンサＣ１の放電が完了するまでに要する時間が、コンデンサＣ３の放電が完了するまでに要する時間よりも短い。言い換えれば、コンデンサＣ１の放電速度は、コンデンサＣ３の放電速度よりも速い。従って、図５に示すように、突発的な電源断の発生後、コンパレータＯＰ１では、−入力端子の電位が＋入力端子の電位よりも高い状態から、−入力端子の電位が＋入力端子の電位よりも低い状態へと切り替わると共に、−入力端子の電位が＋入力端子の電位よりも低い状態が維持される。このため、コンパレータＯＰ１からは、ハイレベルの信号が、電源断検出信号として出力される。この場合、液晶パネル１００の走査線駆動回路１０４やプリチャージ回路６０には、ハイレベルの電源断検出信号が入力される。

ハイレベルの電源断検出信号が入力されたプリチャージ回路６０では、ＯＲ回路６３の出力であるプリチャージ回路駆動信号がハイレベルの信号となる。従って、各データ線１１４に対応する各ＴＦＴ１２６がオンに切り替わる。同時に、ＴＦＴ１２８のゲート電極には、ハイレベルの電源断検出信号が入力されるため、ＴＦＴ１２８がオンに切り替わる。従って、プリチャージ線１１３がＣＯＭ線１１１と電気的に接続され且つプリチャージ線１１３とデータ線１１４とが電気的に接続される。加えて、ハイレベルの電源断検出信号が入力された走査線駆動回路１０４は、全ての走査線１１２にハイレベルの走査信号を供給する。従って、ＴＦＴ１１６がオンに切り替わり、各データ線１１４と画素電極９ａとが電気的に接続される。その結果、画素電極９ａから、ＴＦＴ１１６、データ線１１４、ＴＦＴ１２６、プリチャージ線１１３、ＴＦＴ１２８及びＣＯＭ線１１１を介して対向電極２１へと至る放電経路が形成される。このため、画素部７０中に残留している電荷の放電が行われる。

このとき、パネル電源の供給が停止しているものの、パネル電源出力端子ＩＮ４には、コンデンサＣ２の一方の端子が電気的に接続されている。このため、走査線駆動回路１０４やプリチャージ回路６０は、コンデンサＣ２（言い換えれば、コンデンサＣ２に蓄積された電荷）を駆動電源として利用して、駆動することができる。ここで、画素部７０の中に残留する電荷の放電が完了するまでに要する時間と比較して、コンデンサＣ２中に蓄積される電荷の放電が完了するまでに要する時間が十分に長いため、画素部７０中に残留する電荷の放電が完了する前に、コンデンサＣ２に蓄積された電荷の放電が完了することはない。加えて、ｒ１×ｃ１＋ｒ２×ｃ２＜＜ｒ３×ｃ３が成立しているため、画素部７０中に残留する電荷の放電が完了する前に、コンパレータＯＰ１の出力（つまり、電源断検出信号）の信号レベルがローレベルになることはない。このため、走査線駆動回路１０４やプリチャージ回路６０は、突発的な電源断が発生してから画素部７０中に残留する電荷の放電が完了するまでの間は、ハイレベルの電源断検出信号の入力を受けて、コンデンサＣ２を駆動電源として利用して、好適に駆動することができる。その結果、画素部７０中に残留する電荷の放電を確実に完了させることができる。

画素部７０中に残留する電荷の放電が完了した後、液晶パネル１００のその他の構成要素（例えば、走査線駆動回路１０４やプリチャージ回路６０等の各種駆動回路）の放電及び電源制御回路１１０の放電が逐次完了する。

具体的には、突発的な電源断が発生してから所定時間で、コンデンサＣ１に蓄積された電荷の放電が完了する。尚、図５では、コンデンサＣ１に蓄積された電荷の放電が完了するタイミングは、画素部７０中に残留する電荷の放電が完了するタイミングより早い例が示されている。しかしながら、コンデンサＣ１に蓄積された電荷の放電が完了するタイミングは、図５に示す例に限られず、画素部７０中に残留する電荷の放電が完了するまでの間（更には、トランジスタＴＲ１をオンにする必要があることを考慮して、コンデンサＣ２に蓄積された電荷の放電が完了するまでの間）コンパレータＯＰ１の出力である電源断検出信号の信号レベルをハイレベルに維持することができる限りは、どのようなタイミングであってもよい。

また、コンデンサＣ２に蓄積された電荷の放電が完了することで、液晶パネル１００のその他の構成要素の放電が完了する。また、コンデンサＣ１及びコンデンサＣ３に蓄積された電荷の放電が完了することで、電源制御回路１１０中に残留している電荷の放電が完了する。その結果、液晶装置１全体としての残留電荷の放電処理が完了する。

また、コンデンサＣ２に蓄積された電荷の放電の完了に伴って、トランジスタＴＲ２のゲート電極にはローレベルの信号が入力されるため、トランジスタＴＲ２はオフに切り替わる。その結果、コンデンサＣ３に蓄積された電荷の抵抗Ｒ３を介した放電が終了する。その一方で、トランジスタＴＲ２のオフに伴って、トランジスタＴＲ３のゲート電極には、現時点でコンデンサＣ３に蓄積されている電荷に応じた電位を有する信号（つまり、ハイレベルの信号）が入力される。このため、トランジスタＴＲ３がオンに切り替わり、コンデンサＣ３に蓄積された電荷の抵抗Ｒ４を介した放電が開始される。ここで、ｒ３×ｃ３＞ｒ４×ｒ４が成立しているため、図５に示すように、コンデンサＣ３に蓄積された電荷の放電の速度が相対的に速くなる。このため、単純に抵抗Ｒ３のみを利用してコンデンサＣ３に蓄積された電荷の放電を行う構成（つまり、抵抗Ｒ４、トランジスタＴＲ２及びトランジスタＴＲ３を備えない構成）と比較して、液晶装置１全体での電荷の放電に要する時間を相対的に短縮することができる。

尚、コンデンサＣ２に蓄積された電荷の放電の完了に伴って、既にハイレベルの電源断検出信号を利用する構成が存在しないため、コンデンサＣ３に蓄積された電荷の放電の速度を早めたとしても、特段の問題は生じない。

このように、本発明の電気光学装置によれば、電源制御回路１１０中に配置されたコンデンサＣ１を含む回路系の時定数、コンデンサＣ２を含む回路系の時定数及びコンデンサＣ３を含む回路系の時定数を上述の如く設定することで、突発的な電源断が発生した場合であっても、電気光学装置中に残留している電荷の放電を確実に完了することができる。

尚、電源制御回路１１０が備える抵抗Ｒ６は、ダイオードＤ１における電圧降下が相対的に少ない場合に、図３に示す位置に配置されることが好ましい。この場合、抵抗Ｒ６の抵抗値は、抵抗Ｒ３及び抵抗Ｒ４の夫々の抵抗値に対して十分に小さいことが好ましい。他方、ダイオードＤ１における電圧降下が相対的に大きい場合には、抵抗Ｒ６を配置しなくともよい。但し、コンパレータＯＰ１が、第１入力端子の電位と第２入力端子の電位との差分に基づく出力を電源断検出信号として出力することを考慮すれば、ＩＣ内部電源やパネル電源が正常に供給されている場合の＋入力端子の電位と−入力端子の電位との差が小さければ、突発的な電源断をより迅速に検出することができると考えられる。従って、突発的な電源断をより迅速に検出するという点を重視すれば、ダイオードＤ１における電圧降下を相対的に少なくすると共に、抵抗Ｒ６を配置することが好ましい。

また、上述の実施形態では、コンデンサＣ３と並列に接続される抵抗として、抵抗Ｒ３及び抵抗Ｒ４を配置している。しかしながら、コンデンサＣ３に蓄積された電荷を放電するという目的を達成するためには、コンデンサＣ３と並列に接続される抵抗は１つでもよい。つまり、抵抗Ｒ４、トランジスタＴＲ２及びトランジスタＴＲ３は必ずしも備えていなくともよい。

また、上述した実施形態では液晶パネルとして、ＴＮ（ツイスト・ネマティック）、ＥＣＢ（複屈折電界効果）、ＶＡ（垂直配向）などの縦電界の構成として記載しているが、ＩＰＳ（イン・プレーン・スイチッチング）及びＦＦＳ（フリンジ・フィールド・スイッチング）としても、上述した各種効果を享受できる。

（５）電子機器
続いて、図６及び図７を参照しながら、上述の液晶装置１を具備してなる電子機器の例を説明する。

図６は、上述した液晶装置１が適用されたモバイル型のパーソナルコンピュータの斜視図である。図６において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、上述した液晶装置１を含んでなる液晶表示ユニット１２０６とから構成されている。液晶表示ユニット１２０６は、液晶装置１の背面にバックライトを付加することにより構成されている。

次に、上述した液晶装置１を携帯電話に適用した例について説明する。図７は、電子機器の一例である携帯電話の斜視図である。図７において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の又は半透過反射型の表示形式を採用し、且つ上述した液晶装置１と同様の構成を有する液晶装置１００５を備えている。

これらの電子機器においても、上述した液晶装置１を含んでいるため、上述した各種効果を好適に享受することができる。

尚、図６及び図７を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた液晶装置を備える装置等が挙げられる。そして、これらの各種電子機器に対して、上述した液晶装置１を適用可能なのは言うまでもない。

本発明は、上述した実施例に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置、電子機器及び電源制御回路もまた本発明の技術的範囲に含まれるものである。

実施形態に係る液晶装置の構成を示す平面図である。 図１のＨ−Ｈ’断面図である。 本発明の液晶装置が備える電源制御回路の具体的な構成を概念的に示す回路図である。 本発明の液晶装置が備える液晶パネルの具体的な構成を概念的に示す回路図である。 本実施形態に係る液晶装置の信号成分の状態遷移の態様を概念的に示すタイミングチャートである。 液晶装置が適用されたモバイル型のパーソナルコンピュータの斜視図である。 液晶装置が適用された携帯電話の斜視図である。

符号の説明

１…液晶装置、６０…プリチャージ回路、６１…プリチャージ駆動信号生成回路、６３…ＯＲ回路、７０…画素部、１０１…データ線駆動回路、１０４…走査線駆動回路、１１１…ＣＯＭ線、１１２…走査線、１１３…プリチャージ線、１１４…データ線、１１５…プリチャージ駆動信号線、Ｃ１…コンデンサ、Ｃ２…コンデンサ、Ｃ３…コンデンサ、ＯＰ１…コンパレータ、Ｄ１…ダイオード

Claims (11)

1. (I) 第１電源が供給される第１電源端子に一方の端部で電気的に接続される第１蓄積容量素子と、
   前記第１電源端子に一方の端部で電気的に接続される第２蓄積容量素子と、
   (i)第１蓄積容量素子及び前記第２蓄積容量素子の少なくとも一方の前記一方の端部と前記第１電源端子との間に挿入され、且つ(ii)前記第２蓄積容量素子の前記一方の端部の電位を、前記第１蓄積容量素子の前記一方の端部の電位よりも低くする電圧調整素子と、
   第２電源が供給される第２電源端子に一方の端部で電気的に接続される第３蓄積容量と、
   (i)前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも低い場合に第１レベルの出力信号を出力し、(ii)前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも高い場合に第２レベルの出力信号を出力する出力器と
   を備える電源制御回路と、
   (II) 互いに交差して伸びるデータ線及び走査線と、
   前記データ線及び前記走査線の交差に対応して設けられると共に、前記データ線と電気的に接続される画素電極と、
   前記画素電極と共に電気光学物質を駆動する共通電極と、
   前記第２電源端子より供給される第２電源によって駆動すると共に、前記出力器より前記第２レベルの出力信号が出力されている場合に、前記データ線の電位と前記共通電極の電位とを等しくする処理回路と
   を備える電気光学パネルと
   を備え、
   前記第２蓄積容量素子の放電が完了するまでに要する時間は、前記第１蓄積容量素子及び前記第３蓄積容量素子の夫々の放電が完了するまでに要する時間よりも長く、
   前記第３蓄積容量素子の放電が完了するまでに要する時間は、前記画素電極の放電が完了するまでに要する時間よりも長いことを特徴とする電気光学装置。
2. 前記電源制御回路は、前記第１蓄積容量素子と電気的に並列に接続された第１抵抗を更に備え、
   前記第１蓄積容量素子の他方の端部は接地されていることを特徴とする請求項１に記載の電気光学装置。
3. 前記電源制御回路は、前記第２蓄積容量素子と電気的に並列に接続された第２抵抗を更に備え、
   前記第２蓄積容量素子の他方の端部は接地されていることを特徴とする請求項１又は２に記載の電気光学装置。
4. 前記電源制御回路は、前記第２蓄積容量素子と電気的に並列に接続された第２抵抗及び第４抵抗を備え、
   前記第２蓄積容量素子の他方の端部は接地されており、
   前記第２蓄積容量素子及び前記第２抵抗の時定数は、前記第２蓄積容量素子及び前記第４抵抗の時定数よりも大きく、
   前記電源制御回路は、(i)前記電気光学パネルの放電が完了するまでの間、前記第２蓄積容量素子と前記第２抵抗とを相互に電気的に接続し、(ii)前記電気光学パネルの放電が完了した後に、前記第２蓄積容量素子と前記第４抵抗とを相互に電気的に接続する切替素子を更に備えることを特徴とする請求項１又は２に記載の電気光学装置。
5. 前記電源制御回路は、前記第３蓄積容量素子と電気的に並列に接続された第３抵抗を更に備え、
   前記第３蓄積容量素子の他方の端部は接地されていることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
6. 前記出力器は、(i)前記第１蓄積容量素子の前記一方の端部が電気的に接続される第１入力端子と、(ii)前記第２蓄積容量素子の前記一方の端部が電気的に接続される第２入力端子と、(iii)前記出力信号を出力する出力端子とを備える比較器を含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
7. 前記電気光学パネルは、前記データ線及び前記走査線の交差に対応して設けられると共に、ソース電極が前記データ線と電気的に接続され、ゲート電極が前記走査線と電気的に接続され、ドレイン電極が前記画素電極と電気的に接続されるトランジスタを更に備え、
   前記処理回路は、(i)前記出力器より前記第１レベルの出力信号が出力されている場合に、前記走査線を介して前記トランジスタに走査信号を供給すると共に、(ii)前記出力器より前記第２レベルの出力信号が出力されている場合に、前記走査線を介して前記トランジスタにハイレベルの信号を供給する走査線駆動回路を含むことを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
8. 前記処理回路は、前記出力器より前記第２レベルの出力信号が出力されている場合に、前記共通電極に電気的に接続される共通電位線と前記データ線とを短絡させることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
9. 前記処理回路は、(i)前記出力器より前記第１レベルの出力信号が出力されている場合に、前記データ線への画像信号の供給に先行する期間のうちプリチャージ期間に、前記データ線をプリチャージするためのプリチャージ信号が供給されるプリチャージ線と前記データ線とを電気的に接続すると共に、(ii)前記出力器より前記第２レベルの出力信号が出力されている場合に、前記共通電位線と同電位とされた前記プリチャージ線と前記データ線とを電気的に接続するプリチャージ回路を含むことを特徴とする請求項８に記載の電気光学装置。
10. 請求項１から９のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
11. 第１電源が供給される第１電源端子に一方の端部で電気的に接続される第１蓄積容量素子と、
    前記第１電源端子に一方の端部で電気的に接続される第２蓄積容量素子と、
    (i)第１蓄積容量素子及び前記第２蓄積容量素子の少なくとも一方の前記一方の端部と前記第１電源端子との間に挿入され、且つ(ii)前記第２蓄積容量素子の前記一方の端部の電位を、前記第１蓄積容量素子の前記一方の端部の電位よりも低くする電圧調整素子と、
    第２電源が供給される第２電源端子に一方の端部で電気的に接続される第３蓄積容量と、
    (i)前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも低い場合に第１レベルの出力信号を出力し、(ii)前記第２蓄積容量素子の前記一方の端部の電位が前記第１蓄積容量素子の前記一方の端部の電位よりも高い場合に第２レベルの出力信号を出力する出力器と
    を備える電源制御回路であって、
    前記第２蓄積容量素子の放電が完了するまでに要する時間は、前記第１蓄積容量素子及び前記第３蓄積容量素子の夫々の放電が完了するまでに要する時間よりも長く、
    前記第３蓄積容量素子の放電が完了するまでに要する時間は、当該電源制御回路と電気的に接続される電気光学パネルが備える画素電極の放電が完了するまでに要する時間よりも長いことを特徴とする電源制御回路。

Images