JP2009121835A

JP2009121835A - Multi-channel pulse test method

Info

Publication number: JP2009121835A
Application number: JP2007293099A
Authority: JP
Inventors: Zhao Yuegang; ザオーアージング
Original assignee: Keithley Instruments LLC
Current assignee: Keithley Instruments LLC
Priority date: 2007-11-12
Filing date: 2007-11-12
Publication date: 2009-06-04

Abstract

<P>PROBLEM TO BE SOLVED: To evade the problem that a pulsed instrument is required for each connection of each DUT (device under test) so as to sufficiently shorten pulse measurement to evade a charge trapping effect. <P>SOLUTION: A large number of DUT 20 are tested by using a large number of DC instruments 12 and a single pulsed instrument 14. To these DUT 20, DC signals are applied with the large number of DC instruments 12 simultaneously, and subsequently pulse measurements of the DUT 20 are performed one by one through the use of the pulsed instrument 14. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体デバイスの試験に関し、特に、パルス試験の使用に関するものである。 The present invention relates to semiconductor device testing, and more particularly to the use of pulse testing.

半導体デバイス、例えば、電界効果トランジスタの試験は、常に増大する課題を有している。形状が小さくなり、複雑さが増し、出力密度が増加し、速度が増加し、また、新しい素材と製造工程が導入されている。 Testing of semiconductor devices, such as field effect transistors, has an ever increasing challenge. Shapes are becoming smaller, complexity is increased, power density is increased, speed is increased, and new materials and manufacturing processes are introduced.

古い試験方法は、多くの場合、これらの展開に照らして不十分である。これらの進歩を満足させ、監視するのに必要な技巧を提供するためには、新しい方法論が必要である。 Old test methods are often inadequate in light of these developments. New methodologies are needed to provide the necessary skills to satisfy and monitor these advances.

本発明は、多数の直流機器とパルス機器を使用する多数の被試験デバイス(ＤＵＴ)を試験する方法であって、個々のパルス機器でＤＵＴに直流信号を同時に印加する工程と、その後パルス機器でＤＵＴのパルス測定を順次に行う工程とを含んでいる。 The present invention is a method for testing a large number of devices under test (DUTs) using a large number of DC devices and pulse devices, the step of simultaneously applying a DC signal to the DUT with each pulse device, and then the pulse device. And sequentially performing DUT pulse measurement.

図１を参照すると、試験装置１０は、直流（ＤＣ）機器(複数)１２、パルス機器(pulsed instrument)(単数)１４及びスイッチング・マトリックス（単数）１６を含んでいる。動作時には、試験装置１０は、試験を行なうために、被試験デバイス(devices under test)（ＤＵＴ）２０に接続される。 Referring to FIG. 1, a test apparatus 10 includes direct current (DC) equipment 12, a pulsed instrument (single) 14 and a switching matrix 16. In operation, the test apparatus 10 is connected to a devices under test (DUT) 20 for testing.

直流機器１２は、例えば、精密電圧ソース、精密電流ソース又はソース測定ユニット(ＳＭＵ)（ソース測定器）の如きその両方の機能を有する機器とすることができる。ＳＭＵは、電圧又は電流を非常に正確に発生し、その結果発生する電流又は電圧をそれぞれ非常に正確に測定することができる。 The DC device 12 may be a device having both functions, such as, for example, a precision voltage source, a precision current source, or a source measurement unit (SMU) (source measurement device). The SMU can generate a voltage or current very accurately and measure the resulting current or voltage, respectively, very accurately.

パルス機器１４は、例えば、測定機器２４と組み合わされるパルス発生器（ＰＧＵ）２２とすることができる。典型的には、ＰＧＵは、所望の振幅、長さ、形及び比率のパルスを発生する。この測定機器２４は、例えば、ＤＵＴに印加された信号の効果を測定したり、処理したり、記録したりするのに好適なディジタル・オシロスコープ又は他のデバイスとすることができる。 The pulse device 14 may be, for example, a pulse generator (PGU) 22 that is combined with the measurement device 24. Typically, the PGU generates pulses of the desired amplitude, length, shape and ratio. The measurement instrument 24 can be, for example, a digital oscilloscope or other device suitable for measuring, processing, and recording the effect of a signal applied to the DUT.

スイッチング・マトリックス１６は、それぞれのＤＵＴ２０に直流機器１２を接続したり切り離したりするように構成されている。動作時には、これらの接続は同時になされるので、ＤＵＴ接続部に並列直流機器列を付与する。 The switching matrix 16 is configured to connect or disconnect the DC device 12 to each DUT 20. At the time of operation, these connections are made at the same time, so a parallel DC device row is added to the DUT connection part.

スイッチング・マトリックス１６は、更に、各ＤＵＴ２０にパルス機器１４を連続して接続するか切り離すように構成されている。 The switching matrix 16 is further configured to continuously connect or disconnect the pulse device 14 to each DUT 20.

直流信号とパルス信号との間の特性の差によって、スイッチング・マトリックス１６を直流スイッチ部分と交流スイッチ部分とに分けることが有利である。 It is advantageous to divide the switching matrix 16 into a DC switch portion and an AC switch portion due to the difference in characteristics between the DC signal and the pulse signal.

一例を揚げると、この機器は、しばしば、このような機能を付与する実質回路群を包含しているので、装置１０の全体動作は、装置１０の機器内に含まれるプログラムによって制御されるのがよい。それに代えて、例えば、装置の動作を制御するために、装置１０の各構成要素に図示されない別個のコンピュータ・システム又は他のコントローラーを装置１０に接続してもよい。 As an example, since this device often includes a group of substantial circuits that provide such a function, the overall operation of the device 10 is controlled by a program included in the device 10 device. Good. Alternatively, a separate computer system or other controller not shown in each component of the device 10 may be connected to the device 10, for example, to control the operation of the device.

図２を参照して述べると、各ＤＵＴ２０は、それぞれ１つ以上のバイアス・ティー２６を介して試験装置１０に配線することができる。バイアス・ティー２６には直流信号用の直流ポートＤＣ、交流信号（例えば、パルス信号）用の交流ポートＡＣ、及び交流信号と直流信号の両方の信号用のポートＡＣ＋ＤＣを有する。簡単なバイアス・ティーは、例えば、交流ポートを経て直流信号が出るのを阻止するキャパシタと直流ポートを経て交流信号が出るのを阻止するインダクタとを含んでいる。交流信号と直流信号とは、共に、交流―直流ポートを通過する。 Referring to FIG. 2, each DUT 20 can be wired to the test apparatus 10 via one or more bias tees 26, respectively. The bias tee 26 has a DC port DC for a DC signal, an AC port AC for an AC signal (for example, a pulse signal), and a port AC + DC for both an AC signal and a DC signal. A simple bias tee includes, for example, a capacitor that blocks the output of a DC signal through an AC port and an inductor that blocks the output of an AC signal through the DC port. Both the AC signal and the DC signal pass through the AC-DC port.

動作時に、直流機器１２は、それぞれのＤＵＴ２０に直流信号を同時に印加する。次いで、パルス機器１４は、ＤＵＴのパルス測定を順次連続して行なう。 In operation, the DC device 12 applies a DC signal simultaneously to each DUT 20. Next, the pulse device 14 sequentially and continuously performs DUT pulse measurement.

この方法の使用の２つの例としては、高誘電率(高−ｋ)ゲート誘電体デバイスの負のバイアス温度不安定性（ＮＢＴＩ）と信頼性の試験がある。 Two examples of the use of this method are testing negative bias temperature instability (NBTI) and reliability of high dielectric constant (high-k) gate dielectric devices.

ＮＢＴＩ試験においては、直流信号がＤＵＴに印加されてＤＵＴにストレスを付与する。典型的に、これらの直流信号は、デバイスの正常な動作範囲外であり、予期された寿命の如きデバイスの特性や長期間にわたって生ずる他の変化の評価を迅速に得るのに用いられる。 In the NBTI test, a DC signal is applied to the DUT to apply stress to the DUT. Typically, these DC signals are outside the normal operating range of the device and are used to quickly obtain an assessment of device characteristics such as expected lifetime and other changes that occur over time.

デバイスのストレス効果の測定が早くなされない場合には、デバイスがこの「ストレス」から回復ないし「弛緩（緩和）」するのは、デバイスの特性であることがよくある。このストレスの付与は、全く長い間続くことが必要であるが、１ミリ秒は長すぎてストレス除去後の測定を行うことができない。 If a device's stress effect is not measured quickly, it is often a property of the device that the device recovers or “relaxes” from this “stress”. This application of stress needs to continue for a very long time, but 1 millisecond is too long to perform measurement after stress removal.

ＤＵＴに平行にストレスを付与することによって、各デバイスに順次ストレスを付与しなければならない望ましくない遅れが回避される。各デバイスにパルス測定を順次使用すると、パルス測定が弛緩を回避するのに充分に短くなるように、各ＤＵＴ接続部毎にパルス機器を有しなければならないことが回避される。試験された最後のＤＵＴに先立って幾つかのＤＵＴがあったとしても、試験時間は、例えば、それぞれ１００ナノ秒のオーダーであるので、弛緩が問題になる前に、多数のＤＵＴを試験することができる。 By applying stress in parallel to the DUT, undesirable delays that must be sequentially applied to each device are avoided. The sequential use of pulse measurements for each device avoids having to have a pulse instrument for each DUT connection so that the pulse measurements are sufficiently short to avoid relaxation. Even if there are several DUTs prior to the last DUT tested, the test time is on the order of, for example, 100 nanoseconds, so test multiple DUTs before relaxation becomes a problem. Can do.

動作時には、直流機器１２は、ＤＵＴ２０にストレスを付与するために、それぞれのＤＵＴ２０に同時に直流信号を印加する。その後、パルス機器１４は、ＤＵＴのパルス測定を順次連続して行なう。このようにすると、測定に最小の弛緩（緩和）効果を付与する。 In operation, the DC device 12 applies a DC signal simultaneously to each DUT 20 in order to apply stress to the DUT 20. Thereafter, the pulse device 14 sequentially and continuously performs DUT pulse measurement. This gives the measurement a minimal relaxation effect.

形状が小さくなるにつれて、高−κゲート誘電体デバイスは、一層ポピュラーになってきている。高−κゲート誘電体の例としては、酸化ハフニウム、酸化ジルコニウム及びアルミナがある。これらのデバイスに関する１つの問題は、これらの誘電体の中での電荷トラッピングである。 As geometries get smaller, high-κ gate dielectric devices are becoming more popular. Examples of high-κ gate dielectrics are hafnium oxide, zirconium oxide and alumina. One problem with these devices is charge trapping within these dielectrics.

誘電体の中の電荷は、デバイスの性能及び信頼性に影響を及ぼす。しかし、測定自体は、トラッピングされた電荷、従って測定の質に影響することがある。測定を速くすることができるなら、この影響が回避される。 The charge in the dielectric affects device performance and reliability. However, the measurement itself can affect the trapped charge and thus the quality of the measurement. This effect is avoided if the measurement can be made faster.

各デバイスにパルス測定を順次連続して使用すると、パルス測定は、電荷トラッピング効果を避けるのに充分に短くすることができるように、各ＤＵＴ接続毎にパルス機器を有しなければならないことが回避される。試験された最後のＤＵＴに先立つ幾つかのＤＵＴがあったとしても、試験時間は、僅かに約１００ナノ秒のオーダーに過ぎないので、電荷トラッピング効果が問題になる前に、多くのＤＵＴが試験されるのを可能にする。 Using sequential pulse measurements on each device avoids having to have a pulse instrument for each DUT connection so that the pulse measurements can be made short enough to avoid charge trapping effects. Is done. Even if there were several DUTs prior to the last DUT tested, the test time was only on the order of about 100 nanoseconds, so many DUTs were tested before the charge trapping effect became a problem. Make it possible.

動作時には、直流機器１２は、それぞれのＤＵＴ２０に直流信号を同時に印加する。その後、パルス機器１４がＤＵＴのパルス測定を順次行なう。このため、最小の電荷トラッピング効果を付与することになる。例えば、測定は、ＤＵＴ用のパルス１−Ｖ測定となる。 In operation, the DC device 12 applies DC signals simultaneously to the respective DUTs 20. Thereafter, the pulse device 14 sequentially performs DUT pulse measurement. For this reason, the minimum charge trapping effect is given. For example, the measurement is a pulse 1-V measurement for DUT.

本発明の開示は、例示的であり、この開示に含まれる教示の明瞭な範囲から逸脱することなく、細部を加えたり、修正したり、削除したりすることによって種々の変更を行うことができる。従って、本発明は、以下の特許請求の範囲の記載が必要的に限定していることを除いて、この開示の特定の細部に限定されるものではない。: The present disclosure is illustrative and various changes can be made by adding, modifying, or deleting details without departing from the clear scope of the teachings contained in this disclosure. . Accordingly, the invention is not limited to the specific details of this disclosure except as required by the following claims. :

発明を実施するのに好適な装置の一例のブロック図である。1 is a block diagram of an example of an apparatus suitable for carrying out the invention. ＤＵＴの接続例のブロック図である。It is a block diagram of the example of a connection of DUT.

Explanation of symbols

１０試験装置
１２直流機器
１４パルス機器
１６スイッチング・マトリックス
２０被試験デバイス（ＤＵT）
２２パルス発生器（ＰＧＵ）
２４測定機器
２６バイアスティー 10 Test Equipment 12 DC Equipment 14 Pulse Equipment 16 Switching Matrix 20 Device Under Test (DUT)
22 Pulse generator (PGU)
24 Measuring equipment 26 Bias tee

Claims

A method for testing a large number of DUTs using a large number of DC devices and pulse devices, wherein a DC signal is simultaneously applied to the DUT by each DC device, and pulse measurements of the DUT are sequentially performed by the pulse device. Channel pulse test method.

A method for testing a large number of DUTs using a large number of DC devices and pulse devices, wherein a DC signal is simultaneously applied to the DUT by each DC device to apply stress to the DUT, and the pulse device is used to A multi-channel pulse testing method in which DUT pulse measurements are sequentially performed to minimize the relaxation effect of the pulse measurements.

3. The method of claim 2, wherein the test is a bias temperature instability test.

A method for testing a number of DUTs having a high-k gate dielectric using a number of DC devices and pulse devices, wherein a DC signal is simultaneously applied to the DUT with each DC device, A multi-channel pulse test method in which the pulse measurement of the DUT is sequentially performed to minimize the charge trapping effect of the pulse test.

5. The method of claim 4, wherein the test is a pulse IV measurement test.