JP2009117541A - Substrate inspecting method, substrate inspecting device, and storage medium - Google Patents
Substrate inspecting method, substrate inspecting device, and storage medium Download PDFInfo
- Publication number
- JP2009117541A JP2009117541A JP2007287603A JP2007287603A JP2009117541A JP 2009117541 A JP2009117541 A JP 2009117541A JP 2007287603 A JP2007287603 A JP 2007287603A JP 2007287603 A JP2007287603 A JP 2007287603A JP 2009117541 A JP2009117541 A JP 2009117541A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- electron beam
- information
- acceleration voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
- G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
- G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
- G03F1/86—Inspecting by charged particle beam [CPB]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95676—Masks, reticles, shadow masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
本発明は、パターニングされたフォトレジストマスクが形成されている基板に対して、真空雰囲気にて電子線を照射し、これにより基板から放出される2次電子に基づいて前記パターンの欠陥の検査を行う技術分野に関する。 The present invention irradiates a substrate on which a patterned photoresist mask is formed with an electron beam in a vacuum atmosphere, and thereby inspects defects in the pattern based on secondary electrons emitted from the substrate. It relates to the technical field to be performed.
半導体装置の製造工程において、半導体ウエハ(以下ウエハという)上に形成されたレジストパターンの欠陥検査方法については、光学式検査方法があるが、当該方法ではレジストパターンの線幅が例えば32nm以下になると当該パターンの欠陥を検出することができない場合がある。
そこで、パターンの線幅が32nm以下、例えば15nmにおける当該パターンの欠陥を検査できる方法として、電子線を用いたSEM(Scanning Electron Microscope)式の検査方法がある(例えば特許文献1参照)。
In the manufacturing process of a semiconductor device, there is an optical inspection method as a defect inspection method for a resist pattern formed on a semiconductor wafer (hereinafter referred to as a wafer). When the line width of the resist pattern is, for example, 32 nm or less. In some cases, the defect of the pattern cannot be detected.
Therefore, there is a scanning electron microscope (SEM) type inspection method using an electron beam as a method for inspecting a defect of the pattern when the line width of the pattern is 32 nm or less, for example, 15 nm (for example, see Patent Document 1).
このSEM式の基板検査方法は、図10に示すように、真空容器100の上方側に設けられた電子放出部101から載置台102上のウェハWに対して電子線(1次電子)を照射し、ウエハWの表層から放出される2次電子を検出器103において検出して、その強度分布を調べることによって、レジストパターンの開口部に付着した付着物の有無を調べる方法である。
In this SEM type substrate inspection method, as shown in FIG. 10, an electron beam (primary electron) is irradiated to the wafer W on the mounting table 102 from the
しかし、上述したSEM式の基板検査方法では、次のような問題がある。例えば図11(a)、(b)に示すように、シリコン層110上に、被エッチング膜である絶縁膜111、ハードマスクである金属化合物膜112、露光時の反射を防止して解像度を向上させるための有機膜である反射防止膜113及び有機膜であるフォトレジストマスク116が下側からこの順番で積層されたウェハWに対して、露光及び現像を行うことにより、例えば溝114を含むパターンを形成する場合には、溝114内にフォトレジストマスク116の残渣である有機物115が付着してしまうおそれがある。このような有機物115の付着したウェハWに対して、その後の処理であるエッチング処理により絶縁膜111に凹部を形成すると、有機物115の付着した領域では、所望の深さまでエッチングできないおそれがあることから、この有機物115の有無を検査する必要がある。
However, the above-described SEM type substrate inspection method has the following problems. For example, as shown in FIGS. 11A and 11B, on the
ところでこのような積層構造では、フォトレジストマスク116と、このフォトレジストマスク116の下層側の反射防止膜113と、がどちらも有機成分であるため、フォトレジストマスク116の残渣である有機物115についても反射防止膜113と同じ有機成分である。従って、このような電子線を用いた検査方法では、組成が似通っている物質同士の判別は非常に困難であるため、この積層構造に対して図12(a)に示すように電子線を照射しても、同図(b)に示すように、有機物115と反射防止膜113とを判別できる程度までのコントラスト(輝度差)が得られない。
By the way, in such a laminated structure, since the
本発明はこのような事情に鑑みてなされたものであり、その目的は、パターンが形成されたマスク層と、このマスク層とその成分が類似している第1の膜と、この第1の膜とはその成分が類似していない第2の膜と、が上からこの順で積層された基板に対して電子線を照射して、基板から放出される2次電子数の差に基づいて当該パターン上の残渣の有無を検査するにあたり、当該残渣の検出を確実に行うことができる技術を提供することにある。 The present invention has been made in view of such circumstances, and an object thereof is to provide a mask layer on which a pattern is formed, a first film whose components are similar to those of the mask layer, and the first film. Based on the difference in the number of secondary electrons emitted from the substrate by irradiating the electron beam to the substrate laminated in this order from above, the second film whose components are not similar to the film An object of the present invention is to provide a technique capable of reliably detecting the residue when inspecting the presence or absence of the residue on the pattern.
本発明の基板検査方法は、
パターンが形成されたマスク層と、このマスク層とその成分が類似している第1の膜と、この第1の膜とはその成分が類似していない第2の膜と、が上からこの順で積層された基板に対して電子線を照射し、前記基板から放出される2次電子数に基づき、パターン上のマスク層の残渣の有無を検出する基板検査方法において、
前記第1の膜の膜厚情報を含む基板情報をコンピュータに入力する工程と、
前記パターンの開口部にて、前記残渣の存在する部位においては前記電子線が前記第2の膜まで到達しないが、前記残渣が存在しない部位においては前記電子線が前記第2の膜まで到達するように前記基板情報に基づいてコンピュータにより電子線の加速電圧を求める工程と、
次いで、この工程で求めた加速電圧で電子線を前記基板に照射して当該基板から放出される2次電子数を測定し、その測定結果に基づいてパターン上の残渣の有無を検出する工程と、を含むことを特徴とする。
The substrate inspection method of the present invention comprises:
A mask layer on which a pattern is formed, a first film whose component is similar to that of this mask layer, and a second film whose component is not similar to this first film are arranged from above. In the substrate inspection method for detecting the presence or absence of a residue of the mask layer on the pattern based on the number of secondary electrons emitted from the substrate by irradiating an electron beam to the substrates stacked in order,
Inputting substrate information including film thickness information of the first film into a computer;
In the opening portion of the pattern, the electron beam does not reach the second film at a site where the residue exists, but the electron beam reaches the second film at a site where the residue does not exist. A step of obtaining an acceleration voltage of an electron beam by a computer based on the substrate information,
Next, the step of irradiating the substrate with an electron beam at the acceleration voltage determined in this step, measuring the number of secondary electrons emitted from the substrate, and detecting the presence or absence of residues on the pattern based on the measurement results; , Including.
前記マスク層はレジストマスクであり、前記第1の膜は反射防止膜であることが好ましい。
前記第2の膜は金属または金属化合物であることが好ましい。
前記基板情報は、前記第1の膜の材質情報、前記第2の膜の材質情報、前記マスク層の材質情報及び前記マスク層の膜厚情報のうち少なくとも一つを含むことが好ましい。
前記加速電圧を求める工程は、前記基板情報から求めた電子の到達深さに基づいて加速電圧を求める工程であることが好ましい。
Preferably, the mask layer is a resist mask, and the first film is an antireflection film.
The second film is preferably a metal or a metal compound.
The substrate information preferably includes at least one of material information of the first film, material information of the second film, material information of the mask layer, and film thickness information of the mask layer.
The step of obtaining the acceleration voltage is preferably a step of obtaining the acceleration voltage based on the electron arrival depth obtained from the substrate information.
本発明の基板検査装置は、
パターンが形成されたマスク層と、このマスク層とその成分が類似している第1の膜と、この第1の膜とはその成分が類似していない第2の膜と、が上からこの順で積層された基板に対して電子線を照射し、前記基板から放出される2次電子数に基づき、パターン上のマスク層の残渣の有無を検出する基板検査装置において、
内部に基板を載置するための載置台を備えた検査用の真空容器と、
少なくとも前記第1の膜の膜厚情報を含む基板情報を入力する手段と、
前記パターンの開口部にて、前記残渣の存在する部位においては前記電子線が前記第2の膜まで到達しないが、前記残渣が存在しない部位においては前記電子線が前記第2の膜まで到達するように、入力された前記基板情報に基づいて電子線の加速電圧を求める手段と、
この手段で求めた加速電圧で前記基板に電子線を照射する手段と、
前記基板から放出される2次電子を検出する手段と、を備えたことを特徴とする。
The substrate inspection apparatus of the present invention is
A mask layer on which a pattern is formed, a first film whose component is similar to that of this mask layer, and a second film whose component is not similar to this first film are arranged from above. In a substrate inspection apparatus that detects the presence or absence of a residue of a mask layer on a pattern based on the number of secondary electrons emitted from the substrate by irradiating an electron beam to the substrates stacked in order,
A vacuum container for inspection having a mounting table for mounting a substrate therein;
Means for inputting substrate information including at least film thickness information of the first film;
In the opening portion of the pattern, the electron beam does not reach the second film at a site where the residue exists, but the electron beam reaches the second film at a site where the residue does not exist. Means for determining the acceleration voltage of the electron beam based on the inputted substrate information,
Means for irradiating the substrate with an electron beam at an acceleration voltage determined by the means;
Means for detecting secondary electrons emitted from the substrate.
本発明の記憶媒体は、
コンピュータ上で動作するプログラムを格納する記憶媒体であって、
前記プログラムは、上記基板検査方法を実行するようにステップ群が組まれていることを特徴とする。
The storage medium of the present invention is
A storage medium for storing a program that runs on a computer,
The program has a group of steps so as to execute the substrate inspection method.
本発明によれば、パターンが形成されたマスク層と、このマスク層とその成分が類似している第1の膜と、この第1の膜とはその成分が類似していない第2の膜と、が上からこの順で積層された基板に対して電子線を照射して、基板から放出される2次電子数の差に基づいて当該パターン上の残渣の有無を検査するにあたり、前記パターンの開口部にて、前記残渣の存在する部位においては前記電子線が前記第2の膜まで到達しないが、前記残渣が存在しない部位においては前記電子線が前記第2の膜まで到達するように電子線の加速電圧を算出して、その加速電圧で電子線を基板に照射して当該基板から放出される2次電子を検出しているので、残渣の有無を確実に判別することができる。 According to the present invention, a mask layer on which a pattern is formed, a first film whose components are similar to the mask layer, and a second film whose components are not similar to the first film. When the substrate stacked in this order from above is irradiated with an electron beam and the presence or absence of residues on the pattern is inspected based on the difference in the number of secondary electrons emitted from the substrate, the pattern The electron beam does not reach the second film at the portion where the residue exists, but the electron beam reaches the second film at the portion where the residue does not exist. Since the acceleration voltage of the electron beam is calculated, and the electron beam is irradiated onto the substrate with the acceleration voltage to detect the secondary electrons emitted from the substrate, the presence or absence of a residue can be reliably determined.
本発明の基板検査装置の実施の形態である基板検査方法について説明する。先ず、この基板検査方法が適用される基板であるウェハWについて説明する。このウェハWは、例えば図1(a)に示すように、例えばシリコン層11、被エッチング対象膜である絶縁膜12、ハードマスクである例えばTiNからなる第2の膜である金属化合物膜13、露光時の反射を防止するための有機成分からなる第1の膜である反射防止膜(BARC)14及びマスク層である有機成分からなるフォトレジストマスク15が下側からこの順番で積層された構成となっている。このフォトレジストマスク15には、例えばパターンが露光及び現像により形成されており、この開口部16内には、同図(b)にも示すように、現像時に生じたレジストの成分である残渣17が付着している。これらのフォトレジストマスク15及び反射防止膜14は、どちらも有機物からなり、従って成分が類似している。一方、金属化合物膜13は、上記のように、金属化合物であり、反射防止膜14とは組成が類似していない。
A substrate inspection method according to an embodiment of the substrate inspection apparatus of the present invention will be described. First, the wafer W that is a substrate to which the substrate inspection method is applied will be described. For example, as shown in FIG. 1A, the wafer W includes, for example, a silicon layer 11, an insulating film 12 that is a film to be etched, a
次に、本発明の基板検査装置について、図2及び図3を参照して説明する。図2は、基板検査装置の一例を示す横断面図である。この基板検査装置は、同図中手前側から順に、大気搬送室23、左右に並ぶ2台のロードロックモジュール22、22、横断面形状が5角形をなす真空搬送室21及び例えば1台のSEM式の検査モジュール30がこの順番で並び、また各々がゲートバルブGを介して気密に接続されるように構成されている。
大気搬送室23の手前側には、複数枚例えば25枚のウエハWを収納可能な密閉型の基板搬送容器である、FOUPと呼ばれるウエハキャリア(以下、キャリアという)200を取り付けるための搬入出ポート24が例えば2カ所に設けられている。これらの搬入出ポート24には、夫々図示しないシャッターが設けられており、搬入出ポート24にキャリア200が取り付けられると、このシャッターが外れて、キャリア200内と大気搬送室23とが気密に連通するように構成されている。また、大気搬送室23には、キャリア200とロードロックモジュール22との間において、ウエハWの受け渡しを行うための多関節構造の搬送アーム機構27が回転及び進退自在に設けられており、この搬送アーム機構27は、左右に並ぶ2個のキャリア200の配列に沿ってレール28上を走行可能となっている。
Next, the substrate inspection apparatus of the present invention will be described with reference to FIGS. FIG. 2 is a cross-sectional view showing an example of the substrate inspection apparatus. This substrate inspection apparatus includes an
On the front side of the
ロードロックモジュール22は、内部を大気雰囲気と真空雰囲気とに切り替えて、ウェハWを待機させるための領域であり、ウェハWを載置するための載置台71と、排気バルブ及びリーク弁(いずれも図示せず)と、を備えている。
真空搬送室21には、検査モジュール30とロードロックモジュール22との間においてウェハWの受け渡しを行うための基板搬送手段である搬送アーム機構50が回転及び進退自在に設けられており、この搬送アーム機構50の回転中心は、真空搬送室21の略中央に配置されている。
The
The
次に、SEM式の検査モジュール30について図3を参照して説明する。図3中の31は真空容器であり、この真空容器31内の下部には、ウエハWを載置するための載置台32が設けられている。この載置台32は、X−Y駆動機構33によって水平方向に移動できるように構成されている。載置台32の表面には、ウェハWを保持するための静電チャック34が設けられており、また載置台32の内部には、既述の搬送アーム機構50との間においてウエハWの受け渡しを行うための図示しない昇降ピンが設けられている。この載置台32の内部には、電子線の照射により昇温するウェハWの冷却を行うための冷却機構36が設けられている。この冷却機構36は、例えば真空容器31の外部との間において冷媒が循環するように構成されており、載置台32の上面に開口する図示しないガス供給口からウェハWの裏面に供給されるバックサイドガスにより、この冷却機構36とウェハWとの間における熱交換が速やかに行われる。この載置台32には、負の電圧をウェハWに対して印加するための電源35が接続されており、この電源35は、ウェハW近傍に放出されてきた電子線(EB(エレクトロンビーム):1次電子)の速度を遅くするためのものである。
Next, the SEM
また、真空容器31の天井部には、載置台32に対向するように、ウエハWに電子線を照射する手段である電子放出部60が設けられている。この電子放出部60には、負の電圧を印加するための電源61が接続されており、この電源61と既述の載置台32の電源35とに印加される電圧の差は、ウェハWに照射される電子線の加速電圧となる。また、電子放出部60と載置台32との間には、電子放出部60から放出された電子線を集束するための集束レンズ62と、電子線の通過範囲を規制するアパーチャ63及び電子線を走査するための走査コイル64と、が設けられている。さらに載置台32と走査コイル64との間には、電子線の照射によってウエハWから放出される2次電子を検出する手段である電子検出手段69が設けられている。
真空容器31の底部には、排気ポート66が形成されており、この排気ポート66にはバルブV1を介して真空ポンプ67が接続されている。真空容器31の側壁には、搬送口68が形成されており、この搬送口68を介してウェハWが真空容器31内に搬入されることとなる。
In addition, an
An
この基板検査装置は、例えばコンピュータからなる制御部2を備えている。この制御部2は、基板情報を入力する手段である入力部3、プログラム格納部4、データ格納部5、CPU7及びメモリ6を備えている。まず、この基板検査装置において、ウェハWの開口部16内に付着した残渣17を確実に判別できる理由について、後述の実施例から得られた結果に基づいた推察を以下に説明する。
The board inspection apparatus includes a control unit 2 composed of a computer, for example. The control unit 2 includes an input unit 3, a program storage unit 4, a data storage unit 5, a
既述の図1に示す積層構造のウェハWに対して、加速電圧の低い条件で電子線を照射すると、ウェハWの表層からの2次電子が得られる。ウェハWの表面の露出部分は、有機成分(フォトレジストマスク15、反射防止膜14あるいは残渣17)から構成されている。ここで、一般的に電子線は、導電性を持つ金属化合物などにおいて多く吸収されて、2次電子の放出量が少なくなるが、一方導電性を持たない有機物などにおいては、吸収量が少なく、従って2次電子の放出量が多くなる傾向がある。そのため、金属化合物などの導電性を持つ物質などと比較して、ウェハWの表面の露出部分では、フォトレジストマスク15、反射防止膜14あるいは残渣17から得られる2次電子の量が多くなる。一方、これらのフォトレジストマスク15、反射防止膜14及び残渣17がいずれも有機物からなり、組成が似通っていることから、フォトレジストマスク15、反射防止膜14及び残渣17の間において得られる2次電子数の差については極めて小さい(既述の図12(b)参照)。
When the wafer W having the laminated structure shown in FIG. 1 described above is irradiated with an electron beam under a low acceleration voltage, secondary electrons from the surface layer of the wafer W are obtained. The exposed portion of the surface of the wafer W is composed of organic components (
このようなウェハWに対して、例えば電子線の加速電圧を上げていくと、電子線の到達する到達深さが深くなっていくと考えられる。このことは、モンテカルロシミュレーションを用いたシミュレーションにより解析済みである。従って、得られる2次電子についても、ウェハWの表層から内部に入り込んだ領域より放出されることとなる。そのために、加速電圧を徐々に上げていき、電子線の入射深さを徐々に深くしていくことにより、フォトレジストマスク15及び反射防止膜14の表面(開口部16の底面)からそれぞれの内部に入り込んだ深さ位置に応じた2次電子像が得られる。そして、開口部16の底部の深さが均一な深さ位置であれば、電子線の到達深さが一様となるため、更に加速電圧を上げていくと、開口部16に照射された電子線は、一様に反射防止膜14を透過して、金属化合物膜13の上端面に到達することとなる。
For example, when the acceleration voltage of the electron beam is increased with respect to such a wafer W, it is considered that the arrival depth reached by the electron beam becomes deeper. This has been analyzed by simulation using Monte Carlo simulation. Therefore, the obtained secondary electrons are also emitted from the region that enters the inside from the surface layer of the wafer W. For this purpose, the acceleration voltage is gradually increased, and the incident depth of the electron beam is gradually increased, so that the surface of the
一方、開口部16において、上記のように、金属化合物膜13の上端面の深さ位置まで電子線が到達する加速電圧で電子線をウェハWに対して照射すると、フォトレジストマスク15における開口部16の形成されていない領域では、このフォトレジストマスク15が妨げとなり、例えばフォトレジストマスク15内の深さ位置までしか電子線が到達しない。従って、既述のように、金属化合物膜13では2次電子の放出量が少なく、一方フォトレジストマスク15では2次電子の放出量が多くなるので、フォトレジストマスク15における開口部16の形成されていない領域と、開口部16の底面と、では、極めて大きな輝度差が得られる。このことから、電子線が金属化合物膜13に到達するように加速電圧を上げることにより、開口部16の稜線を鮮明に観察できることとなる。尚、この時、電子の到達深さにはばらつきがあるので、電子線の加速電圧を徐々に上げていくに従って、金属化合物膜13に到達する電子の数が多くなっていき、後述する実施例の図7に示すように、開口部16において得られる輝度は、徐々に低くなっていく。
On the other hand, when the electron beam is irradiated onto the wafer W with an acceleration voltage at which the electron beam reaches the depth position of the upper end surface of the
ところで、既述のように、開口部16の底部には、残渣17が付着しているため、残渣17の付着している領域では、この残渣17が妨げとなって、残渣17の付着していない領域よりも電子線の到達深さが浅くなる。そのために、残渣17の付着していない領域で金属化合物膜13の上端面の深さ位置まで到達する加速電圧で電子線を照射しても、このような残渣17の付着した領域では、電子線が金属化合物膜13まで到達しない。従って、既述のように、金属化合物膜13では2次電子の放出量が少なく、一方残渣17などの有機物では2次電子の放出量が多くなるので、残渣17の付着した領域では2次電子の放出量が多くなるが、残渣17の付着していない領域では2次電子の放出量が少なくなり、従って両領域における輝度差が大きくなることとなる。
By the way, as described above, since the
このように、開口部16においては、残渣17の有無によって、電子線の到達深さが異なり、一方反射防止膜14や残渣17などの有機物と金属化合物膜13との間では、得られる2次電子数の差が極めて大きい。そこで、図4(a)に示すように、開口部16において、残渣17の付着していない領域では電子線が金属化合物膜13の内部まで到達し、一方残渣17の付着している領域では反射防止膜14の内部までしか電子線が到達しないように、電子線の加速電圧を調整することで、同図(b)に示すように、残渣17の有無によって、輝度の差が大きくなり、従って残渣17を容易に確実に識別できると考えられる。尚、残渣17の付着している領域において、電子線がフォトレジストマスク15あるいは反射防止膜14までしか到達しないように電子線の加速電圧を調整することにより、フォトレジストマスク15における開口部16の形成されていない領域においては、電子線は、例えばフォトレジストマスク15内にて反射し、金属化合物膜13に到達することはない。
As described above, in the
ところで、上記のように電子線の加速電圧を調整するにあたり、開口部16における残渣17の付着していない領域では、既述のように、電子線の大部分が反射防止膜14を透過する必要がある。そのために、例えば反射防止膜14が厚くなるにつれて、反射防止膜14を透過させるために必要な加速電圧が増えていくことが分かる。一方、例えば反射防止膜14の膜厚を一定として、この反射防止膜14に対して徐々に加速電圧を上げていくと、金属化合物膜13に到達する電子線の量が徐々に増えていくので、この金属化合物膜13から得られる2次電子の数は、徐々に少なくなっていくことが分かる。図5は、以上において説明した反射防止膜14の膜厚、電子線の加速電圧及びウェハWから放出される2次電子の放出量の間における相関関係を模式的に示した図である。既述のように、反射防止膜14の膜厚が薄くなっていくに従い、また電子線の加速電圧が大きくなっていくに従い、開口部16における輝度レベルL3がフォトレジストマスク15における輝度レベルL1から金属化合物膜13における輝度レベルL2まで徐々に小さくなっていく。この例では、膜厚がt1、t2あるいはt3(t1<t2<t3)の反射防止膜14を備えたそれぞれのウェハWに対して、加速電圧を様々に変えて電子線を照射したときに開口部16から放出された2次電子の輝度レベルL3を示している。このようなデータDは、例えば予め行った実験や、既述のシミュレーションなどによって求めることができる。
By the way, when adjusting the acceleration voltage of the electron beam as described above, most of the electron beam needs to pass through the
従って、ウェハWにおける反射防止膜14の膜厚t1と、残渣17の付着した領域から放出される2次電子の輝度と残渣17の付着していない領域から放出される2次電子の輝度との差dLの設定値と、をこのデータDに照らし合わせることにより、残渣17を明瞭に判別するために必要な電子線の加速電圧が求まることとなる。この例では、膜厚がt2の反射防止膜14に対して、800eV以上の加速電圧に設定することで、残渣17の付着した領域と、残渣17の付着していない領域と、において設定した輝度差dLが得られることが分かる。
Therefore, the film thickness t1 of the
ところで、このようなデータDは、2次電子の放出量に基づいて得られたものであり、そのためフォトレジストマスク15の組成、反射防止膜14の組成及び金属化合物膜13の組成によって、それぞれ異なる値となることが分かる。そこで、この実施の形態では、制御部2は、このようなデータDを様々な材質の組み合わせに応じて、実験やシミュレーションにより求めたデータD1、D2、、、Dnをデータ格納部5に備えている。
By the way, such data D is obtained based on the emission amount of secondary electrons, and therefore varies depending on the composition of the
続いて、既述の制御部2の説明に戻ると、入力部3は、上記のウェハWについての情報などの基板情報を例えば作業者が入力するための例えばキーボードやタッチパネルなどであり、既述の金属化合物膜13、反射防止膜14及びフォトレジストマスク15のそれぞれについての例えば組成式、密度、式量、質量数や原子量などからなる材質情報と、反射防止膜14及びフォトレジストマスク15についての膜厚情報と、残渣17の付着した領域と、残渣17の付着していない領域と、の間における輝度差dLと、を入力できるように構成されている。
Subsequently, returning to the description of the control unit 2 described above, the input unit 3 is, for example, a keyboard or a touch panel for an operator to input substrate information such as information about the wafer W described above. Material information about the
プログラム格納部4は、電子線の加速電圧を求める手段であるEB条件計算プログラム4Aと欠陥測定プログラム4Bとを備えている。EB条件計算プログラム4Aは、既述の入力部3に入力された情報と、データ格納部5に格納されたデータDと、からフォトレジストマスク15の欠陥、つまり開口部16内に付着した残渣17を判別できるように、残渣17の付着した領域と、残渣17の付着していない領域と、の間において、既述のように、予め設定した2次電子の輝度差dLとなるように、電子線の加速電圧を算出するためのプログラムである。尚、前記輝度差dLは、予め設定しても良いが、例えばウェハWのロット毎に入力部3に入力して設定しても良い。
The program storage unit 4 includes an EB
具体的には、このEB条件計算プログラム4Aは、入力部3に入力されたフォトレジストマスク15、反射防止膜14及び金属化合物膜13の材質情報から、これらの材質情報に対応するデータDをデータ格納部5から読み出す。また、このデータDにおいて、既述の図5に示すように、入力部3に入力された反射防止膜14の膜厚tと輝度差dLの設定値とから、欠陥を検出するために必要な電子線の最小加速電圧(この図5では、800eV)を求めるように構成されている。尚、電子線の照射によるウェハWへのダメージを最小限にするために、電子線の加速電圧は、残渣17を検出可能な最低レベルの加速電圧とすることが好ましい。また、EB条件計算プログラム4Aは、図5におけるデータDと輝度差dLの設定値とから、残渣17の判定レベルを設定する。この判定レベルは、例えばフォトレジストマスク15に対応する輝度から、輝度差dLの設定値の半分の値を差し引いた値とされる。
Specifically, the EB
また、このEB条件計算プログラム4Aは、フォトレジストマスク15の膜厚情報から、欠陥を検査できる加速電圧の上限値を計算できるように構成されている。つまり、図5のグラフから分かるように、フォトレジストマスク15についても、加速電圧を大きくしていくと、やがてはフォトレジストマスク15を透過してしまい、反射防止膜14が露出している領域(開口部16)と同様に輝度が落ちていく。そしてこのように輝度が落ち始める加速電圧の限界値は、フォトレジストマスク15の膜厚が薄くなるにつれて低くなり、同図において、反射防止膜14の輝度の降下領域に接近するあるいは重なってしまい、その場合加速電圧の大きさによっては輝度差dLの設定値を十分大きくとれなくなってしまうおそれがある。このため、フォトレジストマスク15の膜厚情報を入力部3に入力し、既述の輝度差dLが十分大きくとれない領域に差し掛かる直前の加速電圧を上限値として求めるようにしている。尚、フォトレジストマスク15がそのような薄い膜厚になるプロセスを行わない場合には、このフォトレジストマスク15の膜厚情報を入力しないようにしても良い。
The EB
欠陥測定プログラム4Bは、搬送アーム機構27、搬送アーム機構50及びゲートバルブGの動作シーケンス及び検査モジュール30の各部を制御して、ウェハWに対して欠陥の検査を行うためのプログラムである。このプログラム4A、4Bは、例えばハードディスク、コンパクトディスク、マグネットオプティカルデスク(MO)及びメモリカード等の記憶媒体である記憶部8に格納され、記憶部8から制御部2にインストールされる。
The
次に、上述した基板検査装置を用いた基板検査方法について説明する。
先ず、このウェハWが複数枚収納されたキャリア200を搬入出ポート24に取り付ける。また、作業者が入力部3に対して、例えば既述の金属化合物膜13、反射防止膜14及びフォトレジストマスク15の材質情報と、反射防止膜14及びフォトレジストマスク15の膜厚情報と、輝度差dLと、を入力する。そして搬入ポート24の図示しないシャッターを開放して、搬送アーム機構27により1枚のウェハWをキャリア200内から取り出し、ロードロックモジュール22の載置台71にこのウェハWを載置する。次いで、ロードロックモジュール22内の雰囲気を大気雰囲気から真空雰囲気に切り替えた後、搬送アーム機構50によりウェハWを検査モジュール30内に搬送し、載置台32に載置する。
Next, a substrate inspection method using the above-described substrate inspection apparatus will be described.
First, the
しかる後、このウェハWを静電吸着すると共に、所定の温度となるように温度を調整し、また真空容器31内を所定の真空度に設定する。既述のEB条件計算プログラム4Aは、金属化合物膜13、反射防止膜14及びフォトレジストマスク15の材質情報と、に対応するデータD(図5参照)をデータ格納部5から読み出して、またこのデータDに反射防止膜14の膜厚情報と輝度差dLの設定値とを照らし合わせて、電子線の加速電圧を算出する。
Thereafter, the wafer W is electrostatically adsorbed and the temperature is adjusted to a predetermined temperature, and the inside of the
そして、欠陥測定プログラム4Bにより、既述の図4(a)に示すように、算出した加速電圧で電子線をウェハWに照射して、ウエハWから放出された2次電子を電子検出手段69によって検出する。この欠陥測定プログラム4Bは、既述のように、例えばフォトレジストマスク15に対応する輝度の値から、輝度差dLの設定値の半分の値を差し引いた値をしきい値として設定し、このしきい値と上記の輝度とを比較する。このしきい値よりも輝度が小さい場合には例えば「欠陥なし」と判断し、しきい値よりも輝度が大きい場合には例えば「欠陥あり」と判断することとなる。
Then, as shown in FIG. 4A, the
次いで、載置台32によりウェハWを水平方向に順次移動させて、同様にウエハWの表面から放出される2次電子の輝度を検出していき、またこの輝度としきい値とを比較することによって、ウェハWの各座標位置における残渣17の付着の有無と対応させた検査結果マップが得られる。
そして、ウェハWは、検査モジュール30に搬入された順序と逆の順序で搬出される。
Next, the wafer W is sequentially moved in the horizontal direction by the mounting table 32, and similarly the luminance of secondary electrons emitted from the surface of the wafer W is detected, and this luminance is compared with a threshold value. Thus, an inspection result map corresponding to the presence or absence of adhesion of the
Then, the wafers W are unloaded in the order reverse to the order of loading into the
上述の実施の形態によれば、フォトレジストマスク15と、反射防止膜14と、金属化合物膜13と、が上側からこの順番で積層されたウェハWに対して電子線を照射して、このウェハWから放出される2次電子数の差に基づいて開口部16内に付着した残渣17を検出するにあたり、残渣17の付着した領域では、電子線を反射防止膜14までしか透過させずに、一方残渣17の付着していない領域では、電子線を金属化合物膜13まで透過させる加速電圧に設定することによって、残渣17が明瞭に判別できるように2次電子の輝度差を大きくしている。そのために、この加速電圧でウェハWに対して電子線を照射して、ウェハWから放出される2次電子の輝度を測定することによって、残渣17の有無を確実に検出できる。
また、加速電圧を算出するにあたり、データ格納部5に予めデータDを格納して、このデータDと入力情報とを照らし合わせるようにしているので、検査時間が短くなり、従ってスループットを高めることができると共に、ウェハWへの電子線の照射によるダメージを低減することができる。
According to the above-described embodiment, the wafer W on which the
In calculating the acceleration voltage, the data D is stored in advance in the data storage unit 5 and the data D is compared with the input information. Therefore, the inspection time is shortened, and therefore the throughput is increased. In addition, the damage caused by the irradiation of the electron beam onto the wafer W can be reduced.
ところで、初めに低い加速電圧で電子線をウェハWに照射し、その後残渣17が判別できる程度の輝度差が得られるまで徐々に加速電圧を上げていくようにしても本発明と同様の効果が得られるが、このような方法では、測定時間が長くなり、またウェハWへの電子線の照射量が増えることによるダメージが増えると考えられることから、上記のように予め加速電圧を算出しておくことが好ましい。
By the way, the same effect as in the present invention can be obtained by irradiating the wafer W with an electron beam at a low acceleration voltage first and then gradually increasing the acceleration voltage until a brightness difference is obtained so that the
尚、上記の例としては、データ格納部5に複数のデータD1、D2、、、Dnを格納して、入力部3に入力された情報とこのデータDとを照合することにより、電子線の加速電圧を算出するようにしたが、既述のモンテカルロシミュレーションによるシミュレーション手段を制御部2に持たせて、入力部3に入力された情報に基づいて電子線の加速電圧をその都度算出するようにしても良い。また、データDに基づいて加速電圧を算出し、このシミュレーションにより更に精度高く加速電圧を計算するようにしても良い。
尚、上記の金属化合物膜13としては、TiN以外にも、有機物との輝度差が得られる組成の膜であれば、他の無機物例えばTiN以外の金属化合物膜や金属膜であっても良い。具体的には、例えばTiなどを挙げることができる。また、このような金属化合物膜13として、例えば有機成分以外の無機成分を主とする膜であって、残渣17との輝度差が得られる組成の膜であれば、本発明を適用できる。尚、本発明は、マスク層及び第1の膜は、有機物に限られるものではなく、組成が互いに類似しているものであれば良く、即ち2次電子の放出量が同等であれば適用できる。従って、マスク層及び第1の膜を無機成分を主とする膜として、第2の膜を有機成分を主とする膜としても良い。
In the above example, a plurality of data D1, D2,... Dn are stored in the data storage unit 5, and the information input to the input unit 3 is collated with the data D, so that Although the acceleration voltage is calculated, the control unit 2 has simulation means based on the above-described Monte Carlo simulation, and the acceleration voltage of the electron beam is calculated each time based on the information input to the input unit 3. May be. Further, the acceleration voltage may be calculated based on the data D, and the acceleration voltage may be calculated with higher accuracy by this simulation.
In addition to TiN, the
また、上記の例においては、フォトレジストマスク15、反射防止膜14及び金属化合物膜13についての膜質情報を入力部3に入力したが、例えば有機膜であるか、あるいは無機膜であるかといった情報だけを入力するようにしても良い。更に、フォトレジストマスク15から得られる2次電子数と金属化合物膜13とから得られる2次電子数との差が極めて大きく、従って残渣17から得られる2次電子数と金属化合物膜13から得られる2次電子数と、についても極めて大きい場合には、入力部3にこのフォトレジストマスク15の材質情報を入力しなくても良い。
In the above example, film quality information about the
尚、電子線を照射した時に得られる2次電子の輝度は、ある特定の加速電圧においてピークを持つ特性がある。このような特性は、材料毎に異なるので、上記の例では、有機成分から放出される2次電子の量が多く(輝度が高く)なり、金属化合物膜13から放出される2次電子の量が少なく(輝度が低く)なると説明したが、得られる2次電子の輝度が逆転する場合があるので、データ格納部5に格納されたデータDと比較する値としては、輝度の絶対値ではなく輝度差dLとすることが好ましい。
上記のデータDとしては、既述の図5に示すように、電子線の加速電圧と輝度とをそれぞれX軸及びY軸に設定し、このグラフ上に膜厚を種々変えて表したが、図6に示すように、例えば反射防止膜14の膜厚をX軸に設定して描画し直したグラフであっても良い。
In addition, the brightness | luminance of the secondary electron obtained when an electron beam is irradiated has the characteristic which has a peak in a specific acceleration voltage. Since such characteristics differ depending on the material, in the above example, the amount of secondary electrons emitted from the organic component increases (the luminance is high), and the amount of secondary electrons emitted from the
As the above-mentioned data D, as shown in FIG. 5 described above, the acceleration voltage and the luminance of the electron beam are respectively set on the X axis and the Y axis, and the film thickness is variously changed on the graph. As shown in FIG. 6, for example, the graph may be redrawn by setting the film thickness of the
次に、ウェハWに照射する電子線の加速電圧を徐々に上げていった時に、得られる2次電子の輝度がどのように変化するか確かめるために行った実験について説明する。尚、以下の実験には、既述の図1と同じ積層構造のウェハWを用いた。 Next, an experiment conducted to confirm how the brightness of the secondary electrons obtained changes when the acceleration voltage of the electron beam applied to the wafer W is gradually increased will be described. In the following experiment, a wafer W having the same stacked structure as that of FIG. 1 described above was used.
(実験例1)
上記のウェハWのフォトレジストマスク15に対して、所定のパターンを形成した。尚、この時、金属化合物膜13、反射防止膜14及びフォトレジストマスク15の膜厚がそれぞれ40nm、80nm、150nmとなるように積層した。また、それぞれの膜の材質については、金属化合物膜13をTiN、反射防止膜14をSiOCH、フォトレジストマスク15をポリメタクリレートとした。
上記のウェハWに対して、既述の検査モジュール30において、加速電圧を600eVから1600eVまで徐々に増やして電子線を照射した。そして、フォトレジストマスク15と、反射防止膜14の表面(開口部16)と、において得られた2次電子の量(輝度)の変化を計測した。
(Experimental example 1)
A predetermined pattern was formed on the
The wafer W was irradiated with an electron beam by gradually increasing the acceleration voltage from 600 eV to 1600 eV in the
その結果、図7に示すように、600eV以下では両者においてほぼ同程度の2次電子の輝度が得られた。従って、このような低加速電圧では、フォトレジストマスク15と反射防止膜14との間では輝度差が小さく、残渣17などが付着していても、判別できないことが分かった。
As a result, as shown in FIG. 7, substantially the same level of secondary electron brightness was obtained at 600 eV or less. Therefore, it was found that with such a low acceleration voltage, the brightness difference between the
一方、加速電圧を増やしていくと、フォトレジストマスク15ではほとんど輝度が変わらなかったが、反射防止膜14では輝度が低くなり、そのため両者における輝度差が大きくなっていった。このことから、既述のように、加速電圧を増やすにつれて、電子線の到達深さが深くなり、開口部16では反射防止膜14を透過して金属化合物膜13に到達する電子線の量が徐々に増えていき、そのため金属化合物膜13に吸収される電子線の量が徐々に増えて輝度が低下していったものと考えられる。一方、フォトレジストマスク15の表面では、当該フォトレジストマスク15が妨げとなり、電子線が反射防止膜14の下面よりも上層までしか到達せず、そのため輝度の低下が起こらなかったものと考えられる。このことから、既述のようにフォトレジストマスク15と反射防止膜14(開口部16)との間において、輝度差が大きくなったと考えられる。
On the other hand, when the acceleration voltage was increased, the brightness was hardly changed in the
そして、1400eV以上の加速電圧では、両者における輝度差がそれ以上大きくならないことから、この加速電圧(1400eV)において、開口部26では電子線が完全に金属化合物膜13の形成された深さ位置まで到達したものと考えられる。尚、図7では、輝度をグレイレベルとして示している。
Then, at an acceleration voltage of 1400 eV or higher, the luminance difference between the two does not increase any more. Therefore, at this acceleration voltage (1400 eV), the electron beam completely reaches the depth position where the
この実験において得られたSEM画像を図8に示す。加速電圧が800eVでは、同図(a)に示すように、ウェハWの表層のフォトレジストマスク15及び反射防止膜14が観察された。一方、1300eVでは、同図(b)に示すように、フォトレジストマスク15はそのまま確認されたが、開口部16では、反射防止膜14の下層側の金属化合物膜13が確認できることが分かった。そのため、フォトレジストマスク15と開口部16とでは、極めて大きな輝度差となった。尚、電子線を照射し続けると、チャージアップや膜のダメージにより正しい評価ができなくなるため、同図(a)、(b)では異なる領域を撮影したSEM像を写し取った模式図を示している。
The SEM image obtained in this experiment is shown in FIG. When the acceleration voltage was 800 eV, the
(実験例2)
次いで、フォトレジストマスク15にホールを形成したウェハWに対して、同様に加速電圧を徐々に増やして電子線を照射した。尚、この時、金属化合物膜13、反射防止膜14及びフォトレジストマスク15の膜厚がそれぞれ40nm、80nm、150nmとなるように積層した。また、それぞれの膜の材質については、金属化合物膜13をTiN、反射防止膜14をSiOCH、フォトレジストマスク15をポリメタクリレートとした。
(Experimental example 2)
Next, the wafer W having holes formed in the
このウェハWに対して、加速電圧を800eV及び1300eVとして同様に観察した時のSEM画像を図9(a)、(b)にそれぞれ示す。このウェハWにおいても、上記の例と同様に、800eVでは十分な輝度差が得られなかったが、1300eVでは極めて鮮明な画像が得られた。尚、この図9においても、(a)、(b)では撮像領域を変えてある。 9A and 9B show SEM images when the wafer W is observed in the same manner with acceleration voltages of 800 eV and 1300 eV. In this wafer W, as in the above example, a sufficient luminance difference was not obtained at 800 eV, but an extremely clear image was obtained at 1300 eV. In FIG. 9 as well, the imaging area is changed in (a) and (b).
以上のことから、このような積層構造のウェハWでは、800eVの加速電圧では電子線の到達深さがウェハWの極表層であり、一方1300eVでは反射防止膜14の単膜を完全に透過し、且つフォトレジストマスク15と反射防止膜14との積層膜を透過しない程度の到達深さとなることが分かった。従って、このウェハWにおいて、開口部16に残渣17が付着していた場合には、加速電圧を800eVから1300eVの範囲に設定してSEM像を観察することで、そのような残渣17を明瞭に判別できることが分かった。尚、電子線の加速電圧を上げていっても、フォトレジストマスク15の輪郭(エッジ)については、輝度の変化はほとんど見られなかった。
From the above, in the wafer W having such a laminated structure, the reaching depth of the electron beam is the extreme surface layer of the wafer W at an acceleration voltage of 800 eV, while the single film of the
2 制御部
3 入力部
4 プログラム格納部
4A EB条件計算プログラム
4B 欠陥測定プログラム
5 データ格納部
D データ
11 シリコン層
12 絶縁膜
13 金属化合物膜
14 反射防止膜
15 フォトレジストマスク
16 開口部
17 残渣
30 検査モジュール
31 真空容器
35 電源
61 電源
69 電子検出手段
2 Control section 3 Input section 4
Claims (16)
前記第1の膜の膜厚情報を含む基板情報をコンピュータに入力する工程と、
前記パターンの開口部にて、前記残渣の存在する部位においては前記電子線が前記第2の膜まで到達しないが、前記残渣が存在しない部位においては前記電子線が前記第2の膜まで到達するように前記基板情報に基づいてコンピュータにより電子線の加速電圧を求める工程と、
次いで、この工程で求めた加速電圧で電子線を前記基板に照射して当該基板から放出される2次電子数を測定し、その測定結果に基づいてパターン上の残渣の有無を検出する工程と、を含むことを特徴とする基板検査方法。 A mask layer on which a pattern is formed, a first film whose component is similar to that of this mask layer, and a second film whose component is not similar to this first film are arranged from above. In the substrate inspection method for detecting the presence or absence of a residue of the mask layer on the pattern based on the number of secondary electrons emitted from the substrate by irradiating an electron beam to the substrates stacked in order,
Inputting substrate information including film thickness information of the first film into a computer;
In the opening portion of the pattern, the electron beam does not reach the second film at a site where the residue exists, but the electron beam reaches the second film at a site where the residue does not exist. A step of obtaining an acceleration voltage of an electron beam by a computer based on the substrate information,
Next, irradiating the substrate with an electron beam at the acceleration voltage determined in this step, measuring the number of secondary electrons emitted from the substrate, and detecting the presence or absence of residues on the pattern based on the measurement results; The board | substrate inspection method characterized by including these.
内部に基板を載置するための載置台を備えた検査用の真空容器と、
少なくとも前記第1の膜の膜厚情報を含む基板情報を入力する手段と、
前記パターンの開口部にて、前記残渣の存在する部位においては前記電子線が前記第2の膜まで到達しないが、前記残渣が存在しない部位においては前記電子線が前記第2の膜まで到達するように、入力された前記基板情報に基づいて電子線の加速電圧を求める手段と、
この手段で求めた加速電圧で前記基板に電子線を照射する手段と、
前記基板から放出される2次電子を検出する手段と、を備えたことを特徴とする基板検査装置。 A mask layer on which a pattern is formed, a first film whose component is similar to that of this mask layer, and a second film whose component is not similar to this first film are arranged from above. In a substrate inspection apparatus that detects the presence or absence of a residue of a mask layer on a pattern based on the number of secondary electrons emitted from the substrate by irradiating an electron beam to the substrates stacked in order,
A vacuum vessel for inspection having a mounting table for mounting a substrate therein;
Means for inputting substrate information including at least film thickness information of the first film;
In the opening portion of the pattern, the electron beam does not reach the second film at a site where the residue exists, but the electron beam reaches the second film at a site where the residue does not exist. Means for determining the acceleration voltage of the electron beam based on the inputted substrate information,
Means for irradiating the substrate with an electron beam at an acceleration voltage determined by the means;
And a means for detecting secondary electrons emitted from the substrate.
前記プログラムは、請求項1ないし8のいずれか一つに記載された基板検査方法を実行するようにステップ群が組まれていることを特徴とする記憶媒体。 A storage medium for storing a program that runs on a computer,
9. A storage medium, wherein the program includes a group of steps so as to execute the substrate inspection method according to claim 1.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007287603A JP2009117541A (en) | 2007-11-05 | 2007-11-05 | Substrate inspecting method, substrate inspecting device, and storage medium |
KR1020080101962A KR101025372B1 (en) | 2007-11-05 | 2008-10-17 | Substrate testing method, substrate testing apparatus and storage medium |
TW097142512A TWI417974B (en) | 2007-11-05 | 2008-11-04 | A substrate inspection method, a substrate inspection apparatus, and a memory medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007287603A JP2009117541A (en) | 2007-11-05 | 2007-11-05 | Substrate inspecting method, substrate inspecting device, and storage medium |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009117541A true JP2009117541A (en) | 2009-05-28 |
Family
ID=40784355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007287603A Pending JP2009117541A (en) | 2007-11-05 | 2007-11-05 | Substrate inspecting method, substrate inspecting device, and storage medium |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2009117541A (en) |
KR (1) | KR101025372B1 (en) |
TW (1) | TWI417974B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014163775A (en) * | 2013-02-25 | 2014-09-08 | Nuflare Technology Inc | Pattern inspection method and pattern inspection device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5479253B2 (en) * | 2010-07-16 | 2014-04-23 | 東京エレクトロン株式会社 | Substrate processing apparatus, substrate processing method, program, and computer storage medium |
JP5836221B2 (en) | 2012-08-03 | 2015-12-24 | 株式会社日立ハイテクノロジーズ | Charged particle beam equipment |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004157135A (en) * | 2004-01-19 | 2004-06-03 | Hitachi Ltd | Method of and apparatus for inspecting circuit pattern |
JP2005026292A (en) * | 2003-06-30 | 2005-01-27 | Fujitsu Ltd | Semiconductor device, its manufacturing method, and semiconductor manufacturing device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3711244B2 (en) | 2001-01-18 | 2005-11-02 | 株式会社東芝 | Wafer inspection system |
JP2004056000A (en) * | 2002-07-23 | 2004-02-19 | Renesas Technology Corp | Method for forming resist pattern and method for manufacturing semiconductor device using the same |
JP4879603B2 (en) * | 2006-02-16 | 2012-02-22 | Hoya株式会社 | Pattern forming method and phase shift mask manufacturing method |
-
2007
- 2007-11-05 JP JP2007287603A patent/JP2009117541A/en active Pending
-
2008
- 2008-10-17 KR KR1020080101962A patent/KR101025372B1/en not_active IP Right Cessation
- 2008-11-04 TW TW097142512A patent/TWI417974B/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026292A (en) * | 2003-06-30 | 2005-01-27 | Fujitsu Ltd | Semiconductor device, its manufacturing method, and semiconductor manufacturing device |
JP2004157135A (en) * | 2004-01-19 | 2004-06-03 | Hitachi Ltd | Method of and apparatus for inspecting circuit pattern |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014163775A (en) * | 2013-02-25 | 2014-09-08 | Nuflare Technology Inc | Pattern inspection method and pattern inspection device |
US9535015B2 (en) | 2013-02-25 | 2017-01-03 | Nuflare Technology, Inc | Pattern inspection method and pattern inspection apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW200935537A (en) | 2009-08-16 |
TWI417974B (en) | 2013-12-01 |
KR101025372B1 (en) | 2011-03-28 |
KR20090046689A (en) | 2009-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3973372B2 (en) | Substrate inspection apparatus and substrate inspection method using charged particle beam | |
US9406573B2 (en) | Exposure mask fabrication method, exposure mask fabrication system, and semiconductor device fabrication method | |
TWI722396B (en) | Inspection tool and methods of inspecting a semiconductor sample | |
JP2008171911A (en) | Method and system for evaluating roughness | |
JP2005286161A (en) | Method and apparatus for shape restoration, and manufacturing method of semiconductor device using them | |
JP4728361B2 (en) | Substrate inspection apparatus and substrate inspection method using charged particle beam | |
JP2010038853A (en) | Method and device for inspecting substrate surface | |
KR101025372B1 (en) | Substrate testing method, substrate testing apparatus and storage medium | |
TWI754835B (en) | Particle beam apparatus and defect repair method | |
JP5703878B2 (en) | Manufacturing method of semiconductor device | |
KR101009808B1 (en) | Inspection apparatus, inspection method, and storage medium | |
WO2012157181A1 (en) | Pattern inspecting apparatus and pattern inspecting method | |
JP4147233B2 (en) | Electron beam equipment | |
JP7254091B2 (en) | Inspection system, lithographic apparatus, and inspection method | |
Walton et al. | Extreme ultraviolet lithography: reflective mask technology | |
TW201945863A (en) | Inspection tool, inspection method and computer program product | |
CN100590834C (en) | Substrate inspection device and substrate inspection method | |
US20230084076A1 (en) | Apparatus and method for treating substrate | |
JP2002270655A (en) | Method for manufacturing semiconductor device | |
KR20090003801A (en) | Lithography apparatus and lithography method | |
KR20090089800A (en) | Substrate inspection method, substrate inspection apparatus and storage medium | |
KR20230100203A (en) | Apparatus for treating substrate and method for processing a substrate | |
Hofmann et al. | FOCUSED ELECTRON BEAM INDUCED PROCESSING (FEBIP) FOR INDUSTRIAL APPLICATIONS | |
JP2011077331A (en) | Inspection device, and inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |