JP2009116699A - Information processing system - Google Patents
Information processing system Download PDFInfo
- Publication number
- JP2009116699A JP2009116699A JP2007290096A JP2007290096A JP2009116699A JP 2009116699 A JP2009116699 A JP 2009116699A JP 2007290096 A JP2007290096 A JP 2007290096A JP 2007290096 A JP2007290096 A JP 2007290096A JP 2009116699 A JP2009116699 A JP 2009116699A
- Authority
- JP
- Japan
- Prior art keywords
- master
- slave
- oss
- abnormality
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
本発明は、複数のOSが同時に作動する情報処理システムに関する。 The present invention relates to an information processing system in which a plurality of OSs operate simultaneously.
近年、複数のOS(オペレーションシステム)を有する情報処理システムについての研究開発、実用化が進められている。 In recent years, research and development and practical application of an information processing system having a plurality of OSs (operation systems) have been promoted.
これに関連し、プロセッサ(中央処理装置)からチャネルを介するコンピュータ入出力(I/O)システムの制御装置への論理経路の設定に関し、特に、ダイナミックスイッチが1つ以上のチャネルと1つ以上の制御装置の間に配置されるプロセッサ、チャネル及び制御装置の間の論理チャネル経路の設定に関する発明が開示されている(例えば、特許文献1参照)。 In this regard, with respect to setting up a logical path from a processor (central processing unit) to a controller of a computer input / output (I / O) system through a channel, in particular, a dynamic switch has one or more channels and one or more channels. An invention related to setting of a logical channel path between a processor, a channel, and a control device arranged between control devices is disclosed (for example, refer to Patent Document 1).
当該文献には、マスターオペレーティングシステム(マスターOS)の故障を検出すると直ちに、引き受けの通知を1以上のプロセッサの他の全てのプロセッサに知らせることによって、1以上のプロセッサの内のもう1つのプロセッサの新たなマスターオペレーティングシステムにマスターオペレーティングシステムの責任を引き受けさせ、1以上のプロセッサの他の全てのプロセッサの各々から構成状況を取得することによって、新たなマスターオペレーティングシステムに新たな経路制御テーブルを初期設定させることについて記載されている。 The document states that as soon as a failure of the master operating system (master OS) is detected, the notification of the underwriting is notified to all other processors of the one or more processors, so that the other processor of the one or more processors. Initializing a new routing table in the new master operating system by having the new master operating system take over the responsibility of the master operating system and obtaining configuration status from each of all other processors in one or more processors Is described.
なお、マスターシステムが故障した場合、実行中のいかなる他のシステムも、故障を検出すると直ちにマスターシステムの責任を引き受けるものとしている。
しかしながら、上記特許文献1に記載の技術においては、1つのOSによる監視結果に基づいてマスターOSの故障を検知しているため、監視精度が低くなる可能性がある。
However, in the technique described in
本発明はこのような課題を解決するためのものであり、マスターOSの異常を的確に検知すると共に、マスターOSの異常時における処理をより適切に行なうことが可能な情報処理システムを提供することを、主たる目的とする。 The present invention is for solving such problems, and provides an information processing system capable of accurately detecting an abnormality of a master OS and appropriately performing processing when the master OS is abnormal. Is the main purpose.
上記目的を達成するための本発明の一態様は、
複数のOSを監視するマスターOSを有する情報処理システムであって、
前記複数のOSは、それぞれ前記マスターOSの動作状況を監視することを特徴とする、情報処理システムである。
In order to achieve the above object, one embodiment of the present invention provides:
An information processing system having a master OS that monitors a plurality of OSs,
Each of the plurality of OSs monitors an operation status of the master OS.
この本発明の一態様によれば、複数のOSによりマスターOSの動作状況が監視されるため、マスターOSの異常を的確に検知することができる。また、マスターOSの故障時にエラーログを記憶したりユーザーに通知する等の処理を効率的に行なうことができるため、マスターOSの異常時における処理をより適切に行なうことができる。 According to this aspect of the present invention, since the operating status of the master OS is monitored by a plurality of OSs, it is possible to accurately detect an abnormality in the master OS. Further, since processing such as storing an error log or notifying the user when the master OS fails can be performed efficiently, processing when the master OS is abnormal can be performed more appropriately.
本発明の一態様において、
前記複数のOSの全てが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とするものとしてもよい。
In one embodiment of the present invention,
When all of the plurality of OSs detect an abnormality of the master OS, at least a part of the plurality of OSs may perform an abnormality process.
また、本発明の一態様において、
前記複数のOSのうち所定数以上のOSが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とするものとしてもよい。
In one embodiment of the present invention,
When a predetermined number or more of the plurality of OSs detect an abnormality of the master OS, at least a part of the plurality of OSs may perform an abnormality process.
また、本発明の一態様において、
前記異常時処理は、前記複数のOSのうち少なくとも一部が前記マスターOSを代行する処理を含むものとしてもよい。
In one embodiment of the present invention,
The abnormal time process may include a process in which at least a part of the plurality of OSs acts as the master OS.
本発明によれば、マスターOSの異常を的確に検知すると共に、マスターOSの異常時における処理をより適切に行なうことが可能な情報処理システムを提供することができる。 According to the present invention, it is possible to provide an information processing system capable of accurately detecting an abnormality of a master OS and more appropriately performing a process when the master OS is abnormal.
以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。 Hereinafter, the best mode for carrying out the present invention will be described with reference to the accompanying drawings.
以下、本発明の一実施例に係る情報処理システム1について説明する。
Hereinafter, an
[構成]
図1は、本発明の一実施例に係る情報処理システム1の全体構成の一例を示す図である。情報処理システム1は、主要な構成として、マルチコアプロセッサ10と、マスターOS20と、スレーブOS30A、30B…(以下略)と、共有メモリ40と、異常ログ書き込み用メモリ50と、を備える。なお、スレーブOSは1つであってもよいし、3つ以上であってもよい。以下、必要に応じて「各スレーブOS」等と表記する。
[Constitution]
FIG. 1 is a diagram illustrating an example of the overall configuration of an
マルチコアプロセッサ10は、コア0、コア1、…コアnを有する。各コアは、従来のCPU(Central Processing Unit)に相当する機能を有する機能単位である。すなわち、ALU(論理演算ユニット)や制御装置、レジスタ、クロックジェネレータ等から構成される。マルチコアプロセッサ10は、単チップとして構成されてもよいし、複数のチップの集合であっても構わない。
The
マスターOS20は、各スレーブOSの監視を専門に行なうためのOSであり、スレーブOSの監視を定期的に行なっている。マスターOS20としては、動作信頼性の比較的高いOSが選択される。
The master OS 20 is an OS for specially monitoring each slave OS, and periodically monitors the slave OS. As the
各スレーブOSは、担当するアプリケーションプログラムの実行を制御する。各スレーブOSとしては、例えば汎用的な大規模OSが選択される。また、各スレーブOSは、それぞれマスターOS20の動作状況を監視する。
Each slave OS controls the execution of the application program in charge. For example, a general-purpose large-scale OS is selected as each slave OS. Each slave OS monitors the operating status of the
ここで、情報処理システム1が車載システムに適用された場合について述べる。この場合、各スレーブOSは、例えば、ナビゲーション機能を担当するOS、通信処理を担当するOS、携帯連携アプリケーションを担当するOS、画像処理を担当するOS、ユーザーインターフェース(GUI;Graphical User Interface、VUI;Voice User Interface)を担当するOS等が該当する。このように担当OSを分散することにより、処理速度の向上を図ることができ、一部のOSに異常が発生した時でも他のOSによる機能を維持させることができる。
Here, a case where the
共有メモリ40は、読み書き可能な記憶媒体であれば如何なるものを用いてもよいが、例えば、DRAM(Dynamic Random Access Memory)等を用いることができる。
The shared
異常ログ書き込み用メモリ50は、電源をオフにしても消去されない記憶媒体、例えばHDD(Hard Disk Drive)が用いられる。なお、異常ログ書き込み用メモリ50は、共有メモリ40と同一のハードウエアであっても構わない。
The abnormality
[相互監視処理]
図2は、情報処理システム1において各OSが互いの動作状況を監視し合う様子を概念的に示す図である。以下、本図に即して本実施例の情報処理システム1の特徴的な相互監視について説明する。なお、本図においてアプリケーションプログラムの図示を省略した。
[Mutual monitoring processing]
FIG. 2 is a diagram conceptually showing how the OSs monitor each other's operation status in the
マスターOS20による各スレーブOSの監視(図中、(1)、(3)で示す)は、例えば周知のウォッチドッグシステムを利用して行なう。すなわち、共有メモリ40その他の記憶媒体に、各スレーブOSに対応するWDC(ウォッチドッグカウンタ;以下略)を設定する。そして、各スレーブOSは定期的に(例えば、所定時間毎に)、WDCに対してインクリメント信号を送出する。
The monitoring of each slave OS by the master OS 20 (indicated by (1) and (3) in the figure) is performed using, for example, a known watchdog system. That is, a WDC (watchdog counter; hereinafter abbreviated) corresponding to each slave OS is set in the shared
マスターOS20は定期的にWDCを監視し、各スレーブOSの動作状況が正常であるか否かを判定する。すなわち、一定周期を経過してWDCにインクリメント信号を送出しなかったスレーブOSがあれば、当該スレーブOSがハングアップなどの異常状態であると判定し、当該スレーブOSを停止及び再起動、或いは縮退運転を行なう等の処理を行なう。そして、異常状態となったスレーブOSに関して、その異常状態となった原因について、収集可能な限りの情報を異常ログ書き込み用メモリ50に記憶させる。
The
なお、ウォッチドッグシステムを利用するものに限らず、他の如何なる手法により各スレーブOSの動作状況を監視してもよい。例えば、各スレーブOSが自己の異常を検知するためのモジュールを備え、IPI信号(コア間割り込み信号)やNMI信号(マスクできない割り込み信号)等のコア間送受信信号の授受により、マスターOS20に異常発生を通知してもよい。すなわち、各スレーブOSを実行しているコアから、マスターOS20を実行しているコアに上記の信号が送信されることにより、マスターOS20が各スレーブOSが異常状態となったことを認識する。
The operating status of each slave OS may be monitored by any other method, not limited to the one using the watch dog system. For example, each slave OS has a module for detecting its own abnormality, and an abnormality occurs in the
また、各スレーブOSが行なう情報通信量を監視してもよい。すなわち、各スレーブOSが通常行なう範囲の、単位時間あたりの情報通信量を逸脱した場合に、当該スレーブOSが異常状態であると判定する。異常状態となったスレーブOSは、普段の情報通信量に比して極めて大量の情報を入出力したり、情報通信が途絶えたりすることが想定されるからである。 Further, the amount of information communication performed by each slave OS may be monitored. That is, when the amount of information communication per unit time deviates from the range normally performed by each slave OS, it is determined that the slave OS is in an abnormal state. This is because it is assumed that the slave OS in an abnormal state inputs / outputs an extremely large amount of information compared to the normal amount of information communication or information communication is interrupted.
一方、本実施例において、各スレーブOSは、それぞれマスターOS20の動作状況を監視する。各スレーブOSによるマスターOS20の監視(図中、(2)、(4)で示す)は、例えば上記の如くウォッチドッグシステムを利用して行なってもよいし、IPI信号(コア間割り込み信号)やNMI信号(マスクできない割り込み信号)等のコア間送受信信号の授受により、マスターOS20から各スレーブOSに異常発生を通知してもよい。
On the other hand, in this embodiment, each slave OS monitors the operating status of the
各スレーブOSは、マスターOS20の異常状態を検知すると、共有メモリ40に予めスレーブOS毎に設定されている所定アドレスに、マスターOS異常フラグを立てる(図中、(5)、(7)で示す)。自己が立てたフラグに関する情報は、例えばコア内のレジスタ等に保持される。なお、スレーブOS毎に設定されている所定アドレスは、他のスレーブOSからの書き込み等が禁止される。
When each slave OS detects an abnormal state of the
また、各スレーブOSは、他のスレーブOSがマスターOS異常フラグを立てたか否かを、共有メモリ40を参照して定期的に監視する(図中、(6)、(8)で示す)。そして、自己がマスターOS異常フラグを既に立てており、且つ他の全てのスレーブOSが同様にマスターOS異常フラグを立てていることを検知した場合に、マスターOS20が異常状態にあると判断し、マスターOSの異常時処理を行なう。
Each slave OS periodically monitors whether another slave OS has set a master OS abnormality flag with reference to the shared memory 40 (indicated by (6) and (8) in the figure). When it is detected that the master OS abnormality flag has already been set and all other slave OSs have similarly set the master OS abnormality flag, it is determined that the
なお、必ずしも「自己がマスターOS異常フラグを既に立てており、且つ他の全てのスレーブOSが同様にマスターOS異常フラグを立てている場合」にマスターOS20が異常状態にあると判断する必要はなく、例えば、「自己がマスターOS異常フラグを既に立てており、且つ所定数以上の他のスレーブOSがマスターOS異常フラグを立てている」場合にマスターOS20が異常状態にあると判断してもよい。
Note that it is not always necessary to determine that the
係る処理により、単独のOS等による監視結果に基づいてマスターOSの故障を検知する場合に比して、監視精度を高めることができる。すなわち、マスターOSの異常を的確に検知することができる。 By such processing, the monitoring accuracy can be improved as compared with the case where a failure of the master OS is detected based on the monitoring result of a single OS or the like. That is, it is possible to accurately detect an abnormality in the master OS.
マスターOSの異常時処理は、まず、各スレーブOSが、マスターOS20の異常状態となった原因について、収集可能な限りの情報を異常ログ書き込み用メモリ50に記憶させる(図中、(9)、(10)で示す)。そして、例えば画像表示やユーザーインターフェースを担当するOSによりユーザーに対して異常状態に関する通知がされ、システム全体のシャットダウンが行なわれる。なお、これに限らず、スレーブOSのうち一つがマスターOS20の機能を代行する処理を行なってもよい。
In the master OS abnormality process, first, each slave OS stores as much information as can be collected in the abnormality
ここで、異常ログ書き込み用メモリ50は電源をオフにしても消去されない記憶媒体が用いられるため、異常状態となった原因についての情報を書き込むのに在る程度の時間が必要となるのが通常である。反面、前述の如く車載装置に適用された場合、安全面を考慮して、システム全体を速やかにシャットダウンすることが求められる。
Here, since the abnormality
これに対し、本実施例の情報処理システム1では、複数のスレーブOSにより異常状態となった原因についての情報が書き込まれるため、限られた時間内で多くの情報を残すことができる。また、例えば、ユーザーへの通知を行なうスレーブOSは上記の書き込みを行なわない等の役割分担を予め設定しておくことにより、異常状態に関する情報を残しつつ異常時のシャットダウン等を更に効率的に行なうことができる。
On the other hand, in the
従って、マスターOSの異常を的確に検知すると共に、マスターOSの異常時における処理をより適切に行なうことができる。 Therefore, it is possible to accurately detect the abnormality of the master OS and more appropriately perform processing when the abnormality of the master OS occurs.
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。 The best mode for carrying out the present invention has been described above with reference to the embodiments. However, the present invention is not limited to these embodiments, and various modifications can be made without departing from the scope of the present invention. And substitutions can be added.
例えば、マルチコアプロセッサ10、共有メモリ40と、異常ログ書き込み用メモリ50等のハードウエア構成については、あくまで本発明の機能を実現するための装置の一例であり、如何なる変更も許容される。また、「マスターOS」や「スレーブOS」等の称呼は、あくまで便宜的なものである。
For example, the hardware configuration of the
本発明は、自動車製造業や自動車部品製造業等に利用可能である。 The present invention can be used in the automobile manufacturing industry, the automobile parts manufacturing industry, and the like.
1 情報処理システム
10 マルチコアプロセッサ
20 マスターOS
30A、30B スレーブOS
40 共有メモリ
50 異常ログ書き込み用メモリ
1
30A, 30B Slave OS
40
Claims (4)
前記複数のOSは、それぞれ前記マスターOSの動作状況を監視することを特徴とする、情報処理システム。 An information processing system having a master OS that monitors a plurality of OSs,
The information processing system, wherein each of the plurality of OSs monitors an operation state of the master OS.
請求項1に記載の情報処理システム。 When all of the plurality of OSs detect an abnormality of the master OS, at least a part of the plurality of OSs performs an abnormality process.
The information processing system according to claim 1.
請求項1に記載の情報処理システム。 When a predetermined number or more of the plurality of OSs detect an abnormality of the master OS, at least a part of the plurality of OSs performs an abnormality process.
The information processing system according to claim 1.
請求項2又は3に記載の情報処理システム。 The abnormal time process includes a process in which at least a part of the plurality of OSs acts as the master OS.
The information processing system according to claim 2 or 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290096A JP4867896B2 (en) | 2007-11-07 | 2007-11-07 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290096A JP4867896B2 (en) | 2007-11-07 | 2007-11-07 | Information processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009116699A true JP2009116699A (en) | 2009-05-28 |
JP4867896B2 JP4867896B2 (en) | 2012-02-01 |
Family
ID=40783767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007290096A Expired - Fee Related JP4867896B2 (en) | 2007-11-07 | 2007-11-07 | Information processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867896B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012001788A1 (en) * | 2010-06-30 | 2012-01-05 | 富士通株式会社 | Multicore processor system, restoration program, and method of restoration |
US9699509B2 (en) | 2014-04-22 | 2017-07-04 | Olympus Corporation | Alternate video processing on backup virtual machine due to detected abnormalities on primary virtual machine |
JP2020190986A (en) * | 2019-05-23 | 2020-11-26 | 株式会社デンソー | Device for vehicle |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0319069A (en) * | 1989-06-16 | 1991-01-28 | Nec Corp | Diagnostic system for abnormality of multiprocessor |
JPH05181760A (en) * | 1991-12-27 | 1993-07-23 | Sharp Corp | Monitoring device for cpu runaway |
JPH07325792A (en) * | 1994-06-01 | 1995-12-12 | Mitsubishi Electric Corp | Cpu monitoring device |
JP2566728B2 (en) * | 1992-10-30 | 1996-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Logical path scheduling device and execution method |
JPH09274575A (en) * | 1996-04-04 | 1997-10-21 | Hitachi Ltd | Integrated system managing system |
JP2002259155A (en) * | 2001-02-26 | 2002-09-13 | Hitachi Ltd | Multiprocessor system |
JP2004046474A (en) * | 2002-07-11 | 2004-02-12 | Hitachi Ltd | Multi-os environmental computer system and program |
JP2006039763A (en) * | 2004-07-23 | 2006-02-09 | Toshiba Corp | Guest os debug supporting method and virtual computer manager |
-
2007
- 2007-11-07 JP JP2007290096A patent/JP4867896B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0319069A (en) * | 1989-06-16 | 1991-01-28 | Nec Corp | Diagnostic system for abnormality of multiprocessor |
JPH05181760A (en) * | 1991-12-27 | 1993-07-23 | Sharp Corp | Monitoring device for cpu runaway |
JP2566728B2 (en) * | 1992-10-30 | 1996-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Logical path scheduling device and execution method |
JPH07325792A (en) * | 1994-06-01 | 1995-12-12 | Mitsubishi Electric Corp | Cpu monitoring device |
JPH09274575A (en) * | 1996-04-04 | 1997-10-21 | Hitachi Ltd | Integrated system managing system |
JP2002259155A (en) * | 2001-02-26 | 2002-09-13 | Hitachi Ltd | Multiprocessor system |
JP2004046474A (en) * | 2002-07-11 | 2004-02-12 | Hitachi Ltd | Multi-os environmental computer system and program |
JP2006039763A (en) * | 2004-07-23 | 2006-02-09 | Toshiba Corp | Guest os debug supporting method and virtual computer manager |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012001788A1 (en) * | 2010-06-30 | 2012-01-05 | 富士通株式会社 | Multicore processor system, restoration program, and method of restoration |
JP5454686B2 (en) * | 2010-06-30 | 2014-03-26 | 富士通株式会社 | Multi-core processor system, restoration program, and restoration method |
US9699509B2 (en) | 2014-04-22 | 2017-07-04 | Olympus Corporation | Alternate video processing on backup virtual machine due to detected abnormalities on primary virtual machine |
JP2020190986A (en) * | 2019-05-23 | 2020-11-26 | 株式会社デンソー | Device for vehicle |
JP7449650B2 (en) | 2019-05-23 | 2024-03-14 | 株式会社デンソー | Vehicle equipment |
US12065087B2 (en) | 2019-05-23 | 2024-08-20 | Denso Corporation | Vehicle device |
Also Published As
Publication number | Publication date |
---|---|
JP4867896B2 (en) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6530774B2 (en) | Hardware failure recovery system | |
US7426657B2 (en) | System and method for predictive processor failure recovery | |
US11526411B2 (en) | System and method for improving detection and capture of a host system catastrophic failure | |
KR101581608B1 (en) | Processor system | |
JP6130520B2 (en) | MULTISYSTEM SYSTEM AND MULTISYSTEM SYSTEM MANAGEMENT METHOD | |
TWI528155B (en) | Reset of processing core in multi-core processing system | |
JP2008186173A (en) | Fault monitoring system | |
CN104798046A (en) | Symmetric multi-processor arrangement, safety critical system, and method therefor | |
KR20150087744A (en) | Method and apparatus for changing operation status of electric device | |
JP2010186242A (en) | Computer system | |
EP2818974B1 (en) | Protected power management mode in a processor | |
JP4867896B2 (en) | Information processing system | |
US20110296236A1 (en) | Information Processing Apparatus | |
JP2009069963A (en) | Multiprocessor system | |
JP2008015704A (en) | Multiprocessor system | |
JP2001101032A (en) | Os monitoring system under inter-different kind of os control | |
JP2013025632A (en) | Disk controller, disk device abnormality detection method and program | |
JP2005234744A (en) | Multiprocessor system and failure processing method | |
JP4633553B2 (en) | Debug system, debugging method and program | |
CN108415788B (en) | Data processing apparatus and method for responding to non-responsive processing circuitry | |
JP2010056744A (en) | Information processor, image forming apparatus, and program | |
CN118132386B (en) | System crash information storage method, device and computer system | |
JP5832408B2 (en) | Virtual computer system and control method thereof | |
US20050027897A1 (en) | Maintenance interface unit for servicing multiprocessor systems | |
US20180225201A1 (en) | Preserving volatile memory across a computer system disruption |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |