JP2009102217A - MANUFACTURING METHOD OF GaN SUBSTRATE, MANUFACTURING METHOD OF EPITAXIAL WAFER, MANUFACTURING METHOD OF SEMICONDUCTOR ELEMENT AND EPITAXIAL WAFER - Google Patents
MANUFACTURING METHOD OF GaN SUBSTRATE, MANUFACTURING METHOD OF EPITAXIAL WAFER, MANUFACTURING METHOD OF SEMICONDUCTOR ELEMENT AND EPITAXIAL WAFER Download PDFInfo
- Publication number
- JP2009102217A JP2009102217A JP2008179195A JP2008179195A JP2009102217A JP 2009102217 A JP2009102217 A JP 2009102217A JP 2008179195 A JP2008179195 A JP 2008179195A JP 2008179195 A JP2008179195 A JP 2008179195A JP 2009102217 A JP2009102217 A JP 2009102217A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- gan substrate
- wafer
- epi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、GaN基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハに関し、特にc面を有し、かつc面上にAlxGa(1-x)N層とGaN層との少なくとも2層を順に積層することでエピウエハを製造するためのGaN基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハに関する。 The present invention relates to a GaN substrate manufacturing method, an epi-wafer manufacturing method, a semiconductor device manufacturing method, and an epi-wafer, and in particular, has a c-plane, and an Al x Ga (1-x) N layer and a GaN layer on the c-plane. The present invention relates to a GaN substrate manufacturing method, an epiwafer manufacturing method, a semiconductor device manufacturing method, and an epiwafer for manufacturing an epiwafer by sequentially stacking at least two layers.
従来より、発光ダイオード(Light Emitting Diode:LED)またはレーザダイオード(Laser Diode:LD)などの半導体素子の基板として、GaN(窒化ガリウム)基板が用いられている。GaNは3.4eVのエネルギーバンドギャップおよび高い熱伝導率を有しているので、基板として用いると、その裏面に電極を設けることができ、半導体素子の駆動(動作)電圧を低減することができる。 Conventionally, a GaN (gallium nitride) substrate has been used as a substrate for a semiconductor element such as a light emitting diode (LED) or a laser diode (LD). Since GaN has an energy band gap of 3.4 eV and high thermal conductivity, when used as a substrate, an electrode can be provided on the back surface thereof, and the driving (operating) voltage of the semiconductor element can be reduced. .
このようなGaN基板は、たとえば非特許文献1に記載のように製造される。この非特許文献1には、以下の工程を実施することによりGaN基板が製造されることが開示されている。すなわち、HVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法により、GaAs(ガリウム砒素)基板上にGaNよりなる厚みが60μmのバッファ層が形成される。その後、HVPE法により、バッファ層上に500μmの厚みのGaN層が形成される。その後、GaAs基板を除去し、研磨によって厚みが495±10μmのGaN基板が得られる。
上記非特許文献1では、1枚のGaNバルク単結晶から厚み方向において複数枚のGaN基板を切り出していないので、1枚のGaN基板を得るためにコストを要しているという問題があった。
In
1枚当たりのGaN基板のコストを低減するために、厚みを増加させたGaNよりなるインゴットを製造し、このインゴットから厚み方向において複数枚のGaN基板を切り出すことによって、GaN基板を製造する技術が考えられる。切り出すGaN基板の厚みが上記非特許文献1に記載の495±10μmの場合には、このGaN基板を用いて作製される半導体素子に要求される反りの性能によっては、必要以上の厚みである場合がある。この場合には、コストの低減が充分でない。
In order to reduce the cost of a single GaN substrate, a technology for manufacturing a GaN substrate by manufacturing an ingot made of GaN having an increased thickness and cutting out a plurality of GaN substrates in the thickness direction from the ingot. Conceivable. When the thickness of the GaN substrate to be cut out is 495 ± 10 μm described in
コストをさらに低減するためには、インゴットから薄い厚みでGaN基板を切り出すことが望ましいが、薄い厚みで切り出されたGaN基板は研磨等の加工によって割れが発生する場合がある。割れが発生しない場合であっても、そのGaN基板上にエピタキシャル層を形成すると、GaN基板とエピタキシャル層とを備えたエピウエハの反りが大きくなる場合がある。この場合には、このエピウエハに電極を形成する際にフォトリソグラフィなどを行なうことができず、このエピウエハを半導体素子として使用することができない。 In order to further reduce the cost, it is desirable to cut out the GaN substrate with a thin thickness from the ingot, but the GaN substrate cut out with a thin thickness may be cracked by processing such as polishing. Even when cracking does not occur, if an epitaxial layer is formed on the GaN substrate, the warpage of the epi wafer provided with the GaN substrate and the epitaxial layer may increase. In this case, photolithography or the like cannot be performed when forming electrodes on the epiwafer, and the epiwafer cannot be used as a semiconductor element.
したがって、本発明は、エピウエハを形成した場合に要求される反り以下になり、かつコストを低減できるGaN基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハを提供することである。 Accordingly, the present invention is to provide a GaN substrate manufacturing method, an epiwafer manufacturing method, a semiconductor device manufacturing method, and an epiwafer which can be reduced in warpage or less when an epiwafer is formed.
本発明のGaN基板の製造方法は、c面を有し、かつc面上に、Alの組成xが0を超えて0.3以下であるとともに厚みが0を超えて30nm以下のAlxGa(1-x)N層とGaN層との少なくとも2層を順に積層することでエピウエハを製造するためのGaN基板の製造方法であって、以下の工程が実施される。まず、GaN基板の厚みをt1(m)、GaN基板の半径をr(m)、AlxGa(1-x)N層の厚みをt2、AlxGa(1-x)N層におけるAlの組成をx、エピウエハの反りをh(m)、GaNの格子定数をa1、AlNの格子定数をa2としたときに、
(1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1−a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1−a2/a1)}−(r2+h2)/2h=0・・・(式1)
により求められるt1の値がGaN基板の最小厚みに決定される。そして、GaNよりなるインゴットから、この最小厚み以上400μm未満の厚みのGaN基板が切り出される。
The method for producing a GaN substrate of the present invention includes an Al x Ga having a c-plane and having an Al composition x exceeding 0 and not more than 0.3 and having a thickness exceeding 0 and not more than 30 nm on the c-plane. (1-x) A method of manufacturing a GaN substrate for manufacturing an epi-wafer by sequentially stacking at least two layers of an N layer and a GaN layer, and the following steps are performed. First, the thickness of the GaN substrate t1 (m), the radius of GaN substrate r (m), Al x Ga (1-x) the thickness of the N layer t2, Al x Ga (1- x) of Al in N layer When the composition is x, the warp of the epi-wafer is h (m), the lattice constant of GaN is a1, and the lattice constant of AlN is a2.
(1.5 × 10 11 × t1 3 + 1.2 × 10 11 × t2 3 ) × {1 / (1.5 × 10 11 × t1) + 1 / (1.2 × 10 11 × t2)} / {15 .96 × x × (1−a2 / a1)} × (t1 + t2) + (t1 × t2) / {5.32 × xx (1−a2 / a1)} − (r 2 + h 2 ) / 2h = 0 ... (Formula 1)
The value of t1 obtained by the above is determined as the minimum thickness of the GaN substrate. Then, a GaN substrate having a thickness not smaller than 400 μm is cut out from the ingot made of GaN.
本発明者は、上記構造のエピウエハに用いるGaN基板の厚みの決定方法を鋭意研究した結果、上記式1を見出した。すなわち、設定したエピウエハの反りhを満たすための最小厚みを上記式1によって決定できるので、その最小厚み以上400μm未満の厚みで1つのインゴットからGaN基板を切り出すことによって、厚み方向において得られるGaN基板の枚数を増加できる。したがって、エピウエハを形成した場合に要求される反り以下にでき、かつコストの低減を図るGaN基板を製造することができる。
As a result of intensive studies on a method for determining the thickness of a GaN substrate used for an epi-wafer having the above structure, the present inventor has found the
なお、複数のAlxGa(1-x)N層を備えているエピウエハに用いるGaN基板を製造する場合には、複数のAlxGa(1-x)N層の合計の厚みをt2とする。また、複数のAlxGa(1-x)N層において、合計の厚みt2を最も多く占めるAlxGa(1-x)N層のAlの組成比を組成xとする。また、Alの組成xは、モル比である。 In the case of manufacturing a GaN substrate used in the epitaxial wafer comprising a plurality of Al x Ga (1-x) N layer, the total thickness of the plurality of Al x Ga (1-x) N layer and t2 . Further, in the plurality of Al x Ga (1-x) N layers, the composition ratio of Al in the Al x Ga (1-x) N layer that occupies the largest total thickness t2 is defined as a composition x. The composition x of Al is a molar ratio.
上記GaN基板の製造方法において好ましくは、上記切り出す工程では、最小厚み以上であって、かつ100μm以上250μm未満の厚みのGaN基板を形成する。 Preferably, in the method of manufacturing the GaN substrate, in the cutting step, a GaN substrate having a thickness not less than the minimum thickness and not less than 100 μm and less than 250 μm is formed.
最小厚みが100μm未満の場合に、GaN基板の厚みを100μm以上にすることによって、ハンドリングが容易であり、かつ1つのインゴットから製造できる厚み方向のGaN基板の枚数を増加できる。最小厚みが100μm未満の場合に、GaN基板の厚みを250μm未満の厚みとすることによって、ハンドリングがより容易なGaN基板を製造できる。
When the minimum thickness is less than 100 μm, by making the thickness of the
本発明の一の局面におけるエピウエハの製造方法は、以下の工程が実施される。まず、上記GaN基板の製造方法により、上記GaN基板が製造される。このGaN基板のc面上にAlxGa(1-x)N層が形成される。このAlxGa(1-x)N層上にGaN層が形成される。 In the epiwafer manufacturing method in one aspect of the present invention, the following steps are performed. First, the GaN substrate is manufactured by the GaN substrate manufacturing method. An Al x Ga (1-x) N layer is formed on the c-plane of the GaN substrate. A GaN layer is formed on the Al x Ga (1-x) N layer.
本発明の一の局面におけるエピウエハの製造方法によれば、GaN基板上にAlxGa(1-x)N層およびGaN層を形成しても、エピウエハの反りがh以下で、厚みの薄いGaN基板を備えたエピウエハを製造することができる。したがって、製造されたエピウエハを半導体素子に用いることができ、かつGaN基板の製造コストの低減によりコストが低減されたエピウエハを製造することができる。 According to the method for manufacturing an epi-wafer in one aspect of the present invention, even if an Al x Ga (1-x) N layer and a GaN layer are formed on a GaN substrate, the warp of the epi-wafer is less than h and the GaN is thin. An epi wafer having a substrate can be manufactured. Therefore, the manufactured epi-wafer can be used for a semiconductor element, and an epi-wafer with reduced cost can be manufactured by reducing the manufacturing cost of the GaN substrate.
本発明の他の局面におけるエピウエハの製造方法は、以下の工程が実施される。まず、上記GaN基板の製造方法により、上記GaN基板が製造される。このGaN基板のc面上にGaN層が形成される。このGaN層上にAlxGa(1-x)N層が形成される。このAlxGa(1-x)N層上にGaN層が形成される。 In the epiwafer manufacturing method according to another aspect of the present invention, the following steps are performed. First, the GaN substrate is manufactured by the GaN substrate manufacturing method. A GaN layer is formed on the c-plane of the GaN substrate. An Al x Ga (1-x) N layer is formed on the GaN layer. A GaN layer is formed on the Al x Ga (1-x) N layer.
本発明の他の局面におけるエピウエハの製造方法によれば、GaN基板上にGaN層、AlxGa(1-x)N層およびGaN層をこの順で形成しても、エピウエハの反りがh以下で、厚みの薄いGaN基板を備えたエピウエハを製造することができる。したがって、製造されたエピウエハを半導体素子に用いることができ、かつGaN基板の製造コストの低減によりコストが低減されたエピウエハを製造することができる。 According to the method for manufacturing an epi-wafer in another aspect of the present invention, even if a GaN layer, an Al x Ga (1-x) N layer, and a GaN layer are formed in this order on a GaN substrate, the warp of the epi-wafer is h or less. Thus, an epi wafer having a thin GaN substrate can be manufactured. Therefore, the manufactured epi-wafer can be used for a semiconductor element, and an epi-wafer with reduced cost can be manufactured by reducing the manufacturing cost of the GaN substrate.
本発明の半導体素子の製造方法は、以下の工程が実施される。まず、上記エピウエハの製造方法によりエピウエハが製造される。そして、エピウエハに電極が形成される。 In the method for manufacturing a semiconductor device of the present invention, the following steps are performed. First, an epi-wafer is manufactured by the epi-wafer manufacturing method. Then, an electrode is formed on the epi-wafer.
本発明の半導体素子の製造方法によれば、電極が形成されても、エピウエハの反りがh以下で、厚みの薄いGaN基板を備えたエピウエハを製造することができる。したがって、GaN基板の製造コストの低減によりコストが低減された半導体素子を製造することができる。 According to the method for manufacturing a semiconductor device of the present invention, even when an electrode is formed, an epiwafer having a thin GaN substrate with an epiwafer warpage of h or less can be manufactured. Therefore, it is possible to manufacture a semiconductor element whose cost is reduced by reducing the manufacturing cost of the GaN substrate.
本発明のエピウエハは、GaN基板と、GaN基板のc面上に形成されたAlxGa(1-x)N層と、AlxGa(1-x)N層上に形成されたGaN層とを備えたエピウエハである。GaN基板の厚みが250μm未満である。エピウエハの反りが100μm以下である。 The epi-wafer of the present invention includes a GaN substrate, an Al x Ga (1-x) N layer formed on the c-plane of the GaN substrate, and a GaN layer formed on the Al x Ga (1-x) N layer. Is an epi-wafer. The thickness of the GaN substrate is less than 250 μm. The warp of the epi wafer is 100 μm or less.
本発明のエピウエハによれば、上記式1により、従来達成できなかったGaN基板の厚みを250μm未満にすることができ、かつ反りが100μm以下のエピウエハが実現できる。
According to the epi-wafer of the present invention, the thickness of the GaN substrate that could not be achieved conventionally can be reduced to less than 250 μm, and an epi-wafer with a warp of 100 μm or less can be realized by the
本発明のGaN基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハによれば、エピウエハを形成した場合に要求される反り以下になり、かつコストを低減できるGaN基板を製造できる。 According to the GaN substrate manufacturing method, epiwafer manufacturing method, semiconductor element manufacturing method, and epiwafer of the present invention, it is possible to manufacture a GaN substrate that is less than the warp required when an epiwafer is formed and that can reduce costs.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
図1は、本発明の実施の形態1におけるエピウエハを示す概略断面図である。図1に示すように、エピウエハ20は、GaN基板10と、AlxGa(1-x)N層21と、GaN層22とを備えている。GaN基板10は、c面を有している。AlxGa(1-x)N層21は、GaN基板10のc面上に形成されている。GaN層22は、AlxGa(1-x)N層21上に形成されている。
(Embodiment 1)
FIG. 1 is a schematic sectional view showing an epi-wafer in the first embodiment of the present invention. As shown in FIG. 1, the epi-
GaN基板10の厚みt1は250μm未満であり、エピウエハ20の反りは100μm以下である。GaN基板10の厚みt1が100μm以上250μm未満であり、エピウエハ20の反りが2μm以上85μm以下であることがより好ましい。特に、GaN基板10の厚みt1が120μm以上240μm以下であり、エピウエハ20の反りが2μm以上50μm以下であることがより一層好ましい。この範囲であると、LEDに必要な反りの性能を満たし、かつGaN基板の厚みt1が小さい。なお、エピウエハ20の反りが12μmの時の上記式1より算出される最も厚いGaN基板10の厚みt1は250μmである。同様に、エピウエハ20の反りが50μmの時の上記式1より算出される最も厚いGaN基板10の厚みt1は120μmである。すなわち、本実施の形態におけるエピウエハ20において、GaN基板10の厚みt1およびエピウエハ20の反りhは、上記式1で設定されたエピウエハ20の反りh以下の関係が成立する。
The thickness t1 of the
GaN基板10の厚みt1は、GaN基板10が反っている状態の場合には、GaN基板10の任意の半径の両端を含む側面に沿った線を延長する仮想線におけるGaN基板10の厚みである。
When the
AlxGa(1-x)N層21のAlの組成xは、0を超えて0.30以下であれば特に限定されないが、0.05以上0.30以下であることが好ましく、0.18以上0.30以下であることがより好ましい。この場合、半導体素子に好適に用いられるエピウエハ20が得られる。
The Al composition x of the Al x Ga (1-x) N layer 21 is not particularly limited as long as it exceeds 0 and is 0.30 or less, but is preferably 0.05 or more and 0.30 or less. More preferably, it is 18 or more and 0.30 or less. In this case, an epi-
AlxGa(1-x)N層21の厚みt2は、0を超えて30nmであれば特に限定されないが、10nm以上30nm以下であることが好ましく、20nm以上30nm以下であることがより好ましい。この場合、半導体素子に好適に用いられるエピウエハ20が得られる。
The thickness t2 of the Al x Ga (1-x) N layer 21 is not particularly limited as long as it exceeds 0 and is 30 nm, but is preferably 10 nm or more and 30 nm or less, and more preferably 20 nm or more and 30 nm or less. In this case, an epi-
AlxGa(1-x)N層21の厚みt2は、エピウエハ20が反っている状態の場合には、エピウエハ20の任意の半径の両端を含む側面に沿った線を延長する仮想線におけるエピウエハ20の厚みである。
When the epi
AlxGa(1-x)N層21は複数の層であってもよく、複数のAlxGa(1-x)N層21の間にGaN層が設けられていてもよい。AlxGa(1-x)N層21が複数の層からなる場合には、その合計の厚みをAlxGa(1-x)N層21の厚みt2とする。また、AlxGa(1-x)N層21が複数の層からなる場合には、厚みt2を最も多く占めるAlxGa(1-x)N層を構成するAlの組成を組成xとする。
The Al x Ga (1-x) N layer 21 may be a plurality of layers, and a GaN layer may be provided between the plurality of Al x Ga (1-x) N layers 21. When the Al x Ga (1-x) N layer 21 is composed of a plurality of layers, the total thickness is defined as the
GaN層22の厚みt3は、GaN基板10の厚みt1よりも小さい。GaN層22は、複数の層であってもよく、複数のGaN層の間にさらにAlxGa(1-x)N層が設けられていてもよい。
The thickness t3 of the
GaN基板10の半径r(図7参照)は、25mm以上であることが好ましい。25mm以上であると、量産プロセスを見合ったコストで実施することができる。
The radius r (see FIG. 7) of the
続いて、図1および図2を参照して、本実施の形態におけるエピウエハの製造方法について説明する。図2は、本実施の形態におけるエピウエハの製造方法を示すフローチャートである。 Next, with reference to FIG. 1 and FIG. 2, the manufacturing method of the epi-wafer in the present embodiment will be described. FIG. 2 is a flowchart showing an epi-wafer manufacturing method in the present embodiment.
図2に示すように、まず、GaN基板10の厚みをt1(m)、GaN基板10の半径をr(m)、AlxGa(1-x)N層21の厚みをt2(m)、エピウエハ20の反りをh(m)、GaNの格子定数をa1(m)、AlNの格子定数をa2(m)としたときに、
1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1−a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1−a2/a1)}−(r2+h2)/2h=0・・・(式1)
により求められるt1の値をGaN基板の最小厚みに決定する(ステップS1)。
As shown in FIG. 2, first, the thickness of the
1.5 × 10 11 × t1 3 + 1.2 × 10 11 × t2 3 ) × {1 / (1.5 × 10 11 × t1) + 1 / (1.2 × 10 11 × t2)} / {15. 96 × xx × (1−a2 / a1)} × (t1 + t2) + (t1 × t2) / {5.32 × xx (1−a2 / a1)} − (r 2 + h 2 ) / 2h = 0 ·・ ・ (Formula 1)
The value of t1 obtained by the above is determined as the minimum thickness of the GaN substrate (step S1).
なお、上記「GaNの格子定数a1」および「AlNの格子定数a2」は、c軸に垂直な方向の格子定数を意味する。GaNおよびAlNは六方晶である。六方晶の格子定数には、c軸に垂直な方向の格子定数a1、a2と、c軸方向の格子定数c1、c2とが存在する。GaNについては、c軸に垂直な方向の格子定数a1=3.19×10-10m(3.19Å)であり、c軸方向の格子定数c1=5.19×10-10m(5.19Å)である。AlNについては、c軸に垂直な方向の格子定数a2=3.11×10-10m(3.11Å)であり、c軸方向の格子定数c2=4.98×10-10m(4.98Å)である。 The above-mentioned “GaN lattice constant a1” and “AlN lattice constant a2” mean lattice constants in a direction perpendicular to the c-axis. GaN and AlN are hexagonal. The hexagonal lattice constant includes lattice constants a1 and a2 in the direction perpendicular to the c-axis and lattice constants c1 and c2 in the c-axis direction. For GaN, the lattice constant in the direction perpendicular to the c-axis is a1 = 3.19 × 10 −10 m (3.19 cm), and the lattice constant in the c-axis direction is c1 = 5.19 × 10 −10 m (5. 19). For AlN, the lattice constant in the direction perpendicular to the c-axis is a2 = 3.11 × 10 −10 m (3.11 cm), and the lattice constant in the c-axis direction is c2 = 4.98 × 10 −10 m (4. 98Å).
具体的には、まず、GaN基板10の半径rを求める。この半径rは、GaNよりなるインゴットを準備し、このインゴットにおいてGaN基板10の半径rとなるべき長さを測定してもよい。またこの半径rは、インゴットが下地基板と、この下地基板上に形成されたGaNよりなる層とを備えている場合には、たとえば下地基板の半径としてもよい。
Specifically, first, the radius r of the
また、製造するエピウエハ20の厚みt2、エピウエハ20の反りh(図7参照)、AlxGa(1-x)N層21を構成するAlの組成xを設定する。エピウエハ20の反りhは、たとえば、ステッパやアライナーを用いたフォトリソグラフィを行なうことができるような値を設定する。GaNの格子定数であるa1、およびAlNの格子定数であるa2は、上述したように既知の値である。そして、r、t2、h、x、a1、a2を式1に代入することによって、GaN基板10の厚みt1を求める。この厚みt1を最小厚みとする。
Further, the thickness t2 of the epi-
ここで、AlxGa(1-x)N層21が複数の層からなる場合には、その合計の厚みをAlxGa(1-x)N層21の厚みt2と設定する。また、AlxGa(1-x)N層21が複数の層からなる場合には、厚みt2を最も多く占めるAlxGa(1-x)N層を構成するAlの組成を組成xと設定する。
Here, when the Al x Ga (1-x) N layer 21 is composed of a plurality of layers, the total thickness is set as the
次に、GaNよりなるインゴットから、最小厚み以上400μm未満の厚みのGaN基板を切り出す(ステップS2)。 Next, a GaN substrate having a thickness not less than the minimum thickness and less than 400 μm is cut out from the ingot made of GaN (step S2).
具体的には、準備したインゴットから切り出すGaN基板の厚みを決定する。その後、各々のGaN基板がこの厚みを有するように、インゴットからスライスなどによりGaN基板を切り出す。GaN基板を切り出す方法は、特に限定されず、一般公知の方法を採用できる。 Specifically, the thickness of the GaN substrate cut out from the prepared ingot is determined. Thereafter, the GaN substrate is cut out from the ingot by slicing or the like so that each GaN substrate has this thickness. The method for cutting out the GaN substrate is not particularly limited, and a generally known method can be adopted.
インゴットから切り出すGaN基板の厚みは、上記式1で決定された最小厚み以上400μm未満の厚みであり、最小厚み以上であって、かつ100μm以上250μm未満の厚みであることが好ましい。上記式1で決定された最小厚みでインゴットから切り出すと、設定した反りhのエピウエハに用いることができるGaN基板が得られる。この最小厚みのGaN基板ではハンドリングが難しい場合には、最小厚みを超えた厚みで、かつハンドリングが可能な厚みで切り出すことが好ましい。特に、切り出すGaN基板の厚みが100μm以上であると、ハンドリングが容易になる。切り出すGaN基板の厚みが400μm未満であれば、ハンドリングが非常に容易である。切り出すGaN基板の厚みが250μm未満であると、切り出す枚数を増加でき、かつハンドリングが容易になる。
The thickness of the GaN substrate cut out from the ingot is not less than the minimum thickness determined by the
以上の工程を実施することにより、GaN基板10を製造することができる。このGaN基板の製造方法により製造されたGaN基板10について研磨等をさらに施してもよい。図1に示すエピウエハ20を製造する場合には、さらに以下の工程が実施される。
By performing the above steps, the
次に、GaN基板10のc面上にAlxGa(1-x)N層21が形成され、AlxGa(1-x)N層21上にGaN層22が形成される(ステップS3)。このステップS3では、エピタキシャル成長法によりAlxGa(1-x)N層21およびGaN層22が形成される。この成長方法は特に限定されず、たとえば昇華法、HVPE法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相堆積)法などの気相法、液相法などが挙げられる。
Next, the Al x Ga (1-x) N layer 21 is formed on the c-plane of the
このステップS3では、Alの組成xが0を超えて0.3以下であるとともに厚みが0を超えて30nm以下のAlxGa(1-x)N層21が形成される。この範囲であると、この範囲のエピウエハ20において最も反りhが大きくなる場合を想定して上記式1を求めているので、設定したエピウエハ20の反りhを満たすとともに、エピウエハ20の反りhを満たすためのGaN基板10の厚みが大きくなりすぎない。したがって、上記範囲の構造のエピウエハ20に上記式1を適用できる。
In this step S3, an Al x Ga (1-x) N layer 21 having an Al composition x exceeding 0 and 0.3 or less and a thickness exceeding 0 and 30 nm or less is formed. In this range, the
AlxGa(1-x)N層21が複数の層からなる場合には、その合計の厚みをAlxGa(1-x)N層21の厚みt2が0を超えて30nm以下になるように、かつ厚みt2を最も多く占めるAlxGa(1-x)N層の組成xが0を超えて0.3以下になるように、AlxGa(1-x)N層21が形成される。 When the Al x Ga (1-x) N layer 21 is composed of a plurality of layers, the total thickness thereof is set so that the thickness t2 of the Al x Ga (1-x) N layer 21 exceeds 0 and is 30 nm or less. In addition, the Al x Ga (1-x) N layer 21 is formed so that the composition x of the Al x Ga (1-x) N layer occupying the largest thickness t2 exceeds 0 and becomes 0.3 or less. The
以上の工程を実施することによって、図1に示すエピウエハ20が製造される。このエピウエハ20製造後に、GaN基板10においてAlxGa(1-x)N層21が形成された面と反対側の面を研磨等をさらに施してもよい。このように製造されたエピウエハ20は、製造前に設定した反りhを満たし、かつ基板10の厚みがハンドリング可能な範囲で最も薄い。したがって、製造コストが低減された基板10を用いているので、エピウエハ20の製造コストについても低減できる。
By performing the above steps, the epi-
(実施の形態2)
図3は、本発明の実施の形態2におけるエピウエハを示す概略断面図である。図3に示すように、本実施の形態におけるエピウエハ30は、GaN基板31と、バッファ層32と、活性層33と、電子ブロック層34と、コンタクト層35とを備えている。
(Embodiment 2)
FIG. 3 is a schematic cross-sectional view showing an epi-wafer in the second embodiment of the present invention. As shown in FIG. 3, the epi-
図4は、本発明の実施の形態2における半導体素子を示す概略断面図である。本実施の形態2における半導体素子としてのLED40は、図3に示すエピウエハ30と、電極41、42とを備えている。
FIG. 4 is a schematic cross-sectional view showing a semiconductor element according to the second embodiment of the present invention. The
エピウエハ30およびLED40において、GaN基板31の厚みはt31である。このGaN基板31のc面上にバッファ層32が形成されている。このバッファ層32は、たとえばn型GaNからなり、t32の厚みを有している。このバッファ層32上に活性層33が形成されている。活性層33の厚みはt33である。活性層33は、たとえばInGaNおよびGaNよりなる多重量子井戸構造により構成されている。なお、活性層33は、単一の半導体材料よりなっていてもよい。活性層33上に電子ブロック層34が形成されている。電子ブロック層34は、たとえばp型AlxGa(1-x)Nからなり、t34の厚みを有している。電子ブロック層34上にコンタクト層35が形成されている。コンタクト層35は、たとえばp型GaNからなり、t35の厚みを有している。
In the epi-
LED40には、GaN基板31においてバッファ層32が形成された面と反対側の面に電極41が形成されている。電極41は、たとえばチタンおよびアルミニウムからなっている。また、コンタクト層35上に電極42が形成されている。電極42は、たとえばニッケルおよび金などからなっている。
In the
続いて、図3〜図5を参照して、本実施の形態におけるGaN基板31、エピウエハ30およびLED40の製造方法について説明する。図5は、本実施の形態における半導体素子の製造方法を示すフローチャートである。
Next, with reference to FIGS. 3 to 5, a method for manufacturing the
まず、上記式1を用いてGaN基板10の最小厚みを決定する(ステップS1)。最小厚みを決定するために、式1におけるAlxGa(1-x)N層の厚みt2、AlxGa(1-x)N層のAl組成x、およびエピウエハの反りhを設定する。
First, the minimum thickness of the
本実施の形態では、図3のエピウエハ30に用いるGaN基板31を製造するので、式1におけるAlxGa(1-x)N層の厚みt2はt34である。ここで、活性層33がAlxGa(1-x)N層を含んでいる場合には、活性層33に含まれるAlxGa(1-x)N層は非常に薄いため、活性層33に含まれるAlxGa(1-x)N層の厚みと電子ブロック層34の厚みt34との和と、電子ブロック層34の厚みt34とはほぼ同じ値になる。
In the present embodiment, since the
また、式1においてAlxGa(1-x)N層の組成xは、電子ブロック層34の組成xである。ここで、活性層33がAlxGa(1-x)N層を含んでいる場合であっても、AlxGa(1-x)N層を構成する全体の厚みt2のうち、最も多くを占める層は電子ブロック層34であるので、式1におけるAlxGa(1-x)N層のAl組成xは、電子ブロック層34のAlの組成xである。
In
また、製造されるエピウエハ30に要求される反りhを設定する。エピウエハ30は、LED構造のエピウエハであるので、たとえば100μm以下である。
Further, the warp h required for the manufactured epi-
また、GaN基板31の半径rを求める。この半径rは、たとえば上述したように、インゴットに用いた下地基板の半径を測定することによって求めることができる。
Further, the radius r of the
設定したAlxGa(1-x)N層の厚みt2、AlxGa(1-x)N層のAl組成x、エピウエハの反りh、および半径rを式1に代入して、GaN基板31の最小厚みt1を求める。
The set Al x Ga (1-x) N
次に、GaNよりなるインゴットから、最小厚み以上400μm未満の厚みのGaN基板31を切り出す(ステップS2)。式1で求められた最小厚みt1のGaN基板のハンドリングが難しい場合には、400μm以下の厚みでハンドリングが可能な厚みにGaN基板の厚みを変更する。LED構造のエピウエハ30に用いられる場合には、GaN基板の厚みは、最小厚み以上250μm未満に決定することが好ましい。決定された厚みでインゴットから切り出すことにより、GaN基板31が製造される。
Next, a
次に、GaN基板31のc面上にバッファ層32が形成される。次に、バッファ層32上に活性層33が形成される。次に、活性層33上に電子ブロック層34が形成される。次に、電子ブロック層34上にコンタクト層35が形成される。これらのエピタキシャル層を形成する方法は特に限定されず、たとえばHVPE法、MOCVD法などにより形成される。
Next, the
以上の工程を実施することによって、図3に示すエピウエハが製造される。LED40を製造する場合には、さらに以下の工程(ステップS4)が実施される。 The epi-wafer shown in FIG. 3 is manufactured by performing the above steps. When manufacturing LED40, the following processes (step S4) are further implemented.
次に、GaN基板31においてバッファ層32が形成された面と反対側の面上に電極41を形成する。また、コンタクト層35上に電極42を形成する。電極41、42を形成する方法は特に限定されない。たとえばフォトリソグラフィによりエピウエハ30の表面および裏面にマスクが形成され、たとえば蒸着法により電極となるべき金属層が形成され、たとえばリフトオフにより電極41、42が形成される。
Next, an electrode 41 is formed on the surface of the
以上の工程を実施することによって、図4に示すLED40が製造される。
なお、その他の構成については上述した実施の形態1と同様であるので、その説明は繰り返さない。
The
Since other configurations are the same as those in the first embodiment, description thereof will not be repeated.
[実施例]
以下、本発明の実施例について説明する。本実施例では、図1に示すように、GaN基板10と、GaN基板10のc面上に形成されたAlxGa(1-x)N層21と、AlxGa(1-x)N層21上に形成されたGaN層22とを備えた3層以上のエピウエハ20に用いられるGaN基板の最小厚みを決定するための式1を見出すために、GaN基板の厚みt1とエピウエハの反りhとの関係を調べた。
[Example]
Examples of the present invention will be described below. In the present embodiment, as shown in FIG. 1, a
図6は、GaN基板とGaN基板上に形成されたAlxGa(1-x)N層とからなるエピウエハを示す概略断面図である。図6に示すように、GaN基板10と、GaN基板10のc面上に形成されたAlxGa(1-x)N層21とからなる2層構造のエピウエハ100において、GaNの格子定数とAlxGa(1-x)Nとの格子定数とは異なることから、この2層構造のエピウエハ100には歪みが生じることが知られている。詳細には、AlxGa(1-x)Nの格子定数はGaNの格子定数よりも小さいため、AlxGa(1-x)N層21側には引張応力が加わり、GaN基板10側には圧縮応力が加わる。その結果、エピウエハ100には、図6に示すように、下向きに凸形状となるような反りが生じる。図6を参照して、この2層構造のエピウエハ100についてのGaN基板10の厚みとエピウエハ20の反りとの関係について説明する。なお、AlxGa(1-x)N層21は格子緩和しない厚みでGaN基板10上にコヒーレントに成長しているとする。
FIG. 6 is a schematic cross-sectional view showing an epi - wafer composed of a GaN substrate and an Al x Ga (1-x) N layer formed on the GaN substrate. As shown in FIG. 6, in an epi-
2層のエピウエハ100については、GaN基板10およびAlxGa(1-x)N層21にかかる応力をP、GaN結晶およびAlxGa(1-x)N層21の奥行きをb、GaN基板10の厚みをt1、GaN基板10の曲げモーメントをM1、GaN基板10のヤング率をE1、GaN基板10の半径をr、GaN基板10の断面2次モーメントをI1(=b×t13/12)、AlxGa(1-x)N層21の厚みをt2、AlxGa(1-x)N層21の曲げモーメントをM2、AlxGa(1-x)N層21のヤング率をE2、AlxGa(1-x)N層21の曲げモーメントをI2(=b×t23/12)、エピウエハの曲げモーメントをM、エピウエハ20の反りをhとすると、これらの関係は、以下の式2〜4で表わされる。
For the two-layer epi-
M=M1+M2=P×(t1+t2)/2・・・・・(式2)
M1=t1×I1/ρ=E1×b×t13/(12×ρ)・・・(式3)
M2=t2×I2/ρ=E2×b×t23/(12×ρ)・・・(式4)
M = M1 + M2 = P × (t1 + t2) / 2 (Expression 2)
M1 = t1 × I1 / ρ = E1 × b × t1 3 / (12 × ρ) (Expression 3)
M2 = t2 × I2 / ρ = E2 × b × t2 3 / (12 × ρ) (Expression 4)
上記式2〜式4より、
b×(E1×t13+E2×t23)/(12×ρ)=P×(t1+t2)/2・・・(式5)
が得られる。
From the
b × (E1 × t1 3 + E2 × t2 3 ) / (12 × ρ) = P × (t1 + t2) / 2 (Formula 5)
Is obtained.
この式5より、
P=b×(E1×t13+E2×t23)/{6×ρ×(t1+t2)}・・・・(式6)
が得られる。
From this equation 5,
P = b × (E1 × t1 3 + E2 × t2 3 ) / {6 × ρ × (t1 + t2)} (Expression 6)
Is obtained.
次に、GaN基板10およびAlxGa(1-x)N層21の格子不整合歪みは、格子不整合度を△、比例定数をkとすると、それぞれ、k×△、−k×△である。GaN基板10およびAlxGa(1-x)N層21の軸力による歪みは、それぞれP/(E2×b×t2)、−P/(E1×b×t1)である。またGaN基板10およびAlxGa(1-x)N層21の曲げによる歪みは、それぞれt2/(2×ρ)、−t1/(2×ρ)である。格子不整合度(△=−△)は、GaNの格子定数をa1、AlNの格子定数をa2とすると、x×(a2/a1−1)である。
Next, the lattice mismatch strains of the
GaN基板10とAlxGa(1-x)N層21との界面での歪みは一致する必要があるので、上述の関係および上記式6から、
k×△+P/(E2×b×t2)+t2/(2×ρ)=−k×△−P/(E1×b×t1)−t1/(2×ρ)・・・(式7)
が得られる。
Since the strain at the interface between the
k × Δ + P / (E2 × b × t2) + t2 / (2 × ρ) = − k × Δ−P / (E1 × b × t1) −t1 / (2 × ρ) (Expression 7)
Is obtained.
この式7より、
ρ=−(E1×t13+E2×t23)×{1/(E1×t1)+1/(E2×t2)}/{12k×△×(t1+t2)}−(t1+t2)/(4k×△)・・・・(式8)
が得られる。
From this equation 7,
ρ = − (E1 × t1 3 + E2 × t2 3 ) × {1 / (E1 × t1) + 1 / (E2 × t2)} / {12k × Δ × (t1 + t2)} − (t1 + t2) / (4k × Δ) .... (Formula 8)
Is obtained.
また、図6に示すように、エピウエハ100のc面においてある径の端を含むそれぞれの側面に沿った線を延長した仮想線が交差する角度の1/2をθ、この仮想線の長さをρ、エピウエハの反りをhとすると、以下の関係が成立する。
In addition, as shown in FIG. 6, θ is a half of an angle at which a virtual line obtained by extending a line along each side surface including an end of a certain diameter on the c-plane of the epi-
h=ρ−ρ×cosθ・・・(式9)
r=ρ×sinθ・・・(式10)
式9、式10をsin2θ+cos2θ=1に代入して、
(r/ρ)2+(1−h/ρ)2=1・・・(式11)
が成立する。
h = ρ−ρ × cos θ (Equation 9)
r = ρ × sin θ (Expression 10)
Substituting Equation 9 and
(R / ρ) 2 + (1−h / ρ) 2 = 1 (Expression 11)
Is established.
以上より、2層のエピウエハ100について、GaN基板10の厚みt1とエピウエハ100の反りhとの関係を示す式は、式8および式11である。
From the above, with respect to the two-
次に、本発明者は、図1および図7に示すように、c面を有するGaN基板10と、c面上に形成され、Alの組成xが0を超えて0.3以下であるとともに厚みが0を超えて30nm以下のAlxGa(1-x)N層21と、AlxGa(1-x)N層21上に形成されたGaN層22とを備えた3層以上のエピウエハ20に用いられるGaN基板10の厚みとエピウエハ20との関係を、以下のように検討した。なお、図7は、3層のエピウエハの反りが発生した状態の概略断面図である。すなわち、図7は図1のエピウエハ20に反りが発生した状態を示す。
Next, as shown in FIGS. 1 and 7, the inventor formed a
第1に、本発明者は、3層以上のエピウエハ20について、AlxGa(1-x)N層21上に形成された層(図1および図7ではGaN層22)は、GaN基板10と比べて厚みが非常に小さいことから、2層のエピウエハに適用される式8を補正して、3層以上のエピウエハ20に適用することを考えた。
First, the inventor of the present invention uses three or more layers of the epi-
第2に、3層以上のエピウエハ20においては、AlxGa(1-x)N層21上にGaN層22が形成されていることから、AlxGa(1-x)N層21には、GaN基板10による歪みとGaN層22による歪みとがそれぞれ発生する。一方、2層のエピウエハでは、一方の面にのみ歪みが発生する。そのため、本発明者は、2層のエピウエハに適用される式8におけるAlxGa(1-x)N層21のヤング率E2は、3層以上のエピウエハ20に適用できないと考えた。そこで、式8におけるヤング率E2を別の定数Eに置換することを考えた。
Second, in 3 or more layers of
第3に、式8における比例定数kはGaN基板10とAlxGa(1-x)N層21との界面において、GaNとAlxGa(1-x)Nとの格子定数の差に比例する値である。そのため、3層以上のエピウエハ20においてAlxGa(1-x)N層21上にGaN層22が形成されていると、GaN基板10との格子定数の差のみを考慮した比例定数kは、3層以上のエピウエハ20に適用できないと考えた。そこで、式8における比例定数kを別の定数Kに置換することを考えた。
Third, the proportionality constant k in
上述したように、上記式8においてE2=E、k=Kに置換して、以下の式12を仮定した。
As described above, the following equation 12 was assumed by substituting E2 = E and k = K in the
ρ=−(E1×t13+E×t23)×{1/(E1×t1)+1/(E×t2)}/{12K×△×(t1+t2)}−(t1+t2)/(4K×△)・・・・(式12)
ここで、本実施例では、AlxGa(1-x)N層は、Alの組成xが0を超えて0.3以下であるとともに厚みが0を超えて30nm以下としている。2層のエピウエハ100においては、E2、kはAlxGa(1-x)N層のAlの組成xにより定まる定数である。また、エピウエハのAlxGa(1-x)N層において、Alの組成xが0を超えて1以下であるとともに厚みに制限がない場合、EとKとの変動幅が大きくなる。EとKとの変動幅を実質的に同じとみなすため、本実施例では、エピウエハ20のAlxGa(1-x)N層において、Alの組成xが0を超えて0.3以下であるとともに厚みが0を超えて30nm以下とした。
ρ = − (E1 × t1 3 + E × t2 3 ) × {1 / (E1 × t1) + 1 / (E × t2)} / {12K × Δ × (t1 + t2)} − (t1 + t2) / (4K × Δ) ... (Formula 12)
In this example, the Al x Ga (1-x) N layer has an Al composition x exceeding 0 and not more than 0.3 and a thickness exceeding 0 and not more than 30 nm. In the two-layer epi-
次に、本発明者は、式12中のE、Kの値を決定するために、図4に示すLED40の構造のエピウエハ30を7枚(試料1〜7)製造し、GaN基板10の厚みとエピウエハ30の反りとの関係をそれぞれ測定した。
Next, in order to determine the values of E and K in Expression 12, the present inventor manufactured seven epiwafers 30 (
具体的には、図3に示す試料1におけるLED構造のエピウエハ30については、まず、厚みt31が350μmで、半径rが25mmのGaN基板31を準備した。その後、GaN基板31上にMOCVD法により、厚みt32が2.0μmでn型GaNよりなるバッファ層32を形成した。次いで、バッファ層32上にMOCVD法により、厚みt33が0.05μmでInGaN/GaNの3QW(quantum well)よりなる活性層33を形成した。次いで、活性層33上にMOCVD法により、厚みt34が0.02μmでAl0.18Ga0.82Nよりなる電子ブロック層34を形成した。次いで、電子ブロック層34上にMOCVD法により、厚みt35が0.2μmでp型GaNよりなるコンタクト層35を形成した。これにより、試料1におけるエピウエハを製造した。
Specifically, for the LED
試料2におけるエピウエハは、試料1におけるエピウエハと基本的には同様の構成を備えているが、GaN基板の厚みを250μmとした点においてのみ異なる。
The epi-wafer in the
試料3におけるエピウエハは、試料1におけるエピウエハと基本的には同様の構成を備えているが、GaN基板の厚みを200μmとした点においてのみ異なる。
The epi-wafer in the
試料4におけるエピウエハは、試料1におけるエピウエハと基本的には同様の構成を備えているが、AlxGa(1-x)N層におけるAlの組成xが0.30である点およびAlxGa(1-x)N層の厚みが0.03μmである点においてのみ異なる。
The epi-wafer in the
試料5におけるエピウエハは、試料1におけるエピウエハと基本的には同様の構成を備えているが、AlxGa(1-x)N層におけるAlの組成が0.30である点、AlxGa(1-x)N層の厚みが0.03μmである点、およびGaN基板の厚みが250μmである点においてのみ異なる。
The epi-wafer in the sample 5 has basically the same configuration as the epi-wafer in the
試料6におけるエピウエハは、試料1におけるエピウエハと基本的には同様の構成を備えているが、AlxGa(1-x)N層におけるAlの組成が0.30である点、AlxGa(1-x)N層の厚みが0.03μmである点、およびGaN基板の厚みが200μmである点においてのみ異なる。
The epi-wafer in the sample 6 has basically the same configuration as the epi-wafer in the
試料7におけるエピウエハは、試料1におけるエピウエハと基本的には同様の構成を備えているが、AlxGa(1-x)N層におけるAlの組成が0.30である点、AlxGa(1-x)N層の厚みが0.03μmである点、およびGaN基板の厚みが150μmである点においてのみ異なる。
The epi-wafer in the sample 7 has basically the same configuration as the epi-wafer in the
試料8および試料9のエピウエハは、図8に示す本発明の対象でないエピウエハとした。図8は、試料8および試料9のエピウエハを示す概略断面図である。具体的には、厚みt51が400μmで、半径が25mmのGaN基板51を準備した。その後、GaN基板51上にMOCVD法により、厚みt52が2μmのn型Al0.05Ga0.95N層52、厚みt53が0.2μmのGaN層53、厚みt54が0.05μmのInGaN/GaNの3QW層54、厚みt55が0.02μmのp型Al0.18Ga0.82N層55、厚みt56が0.2μmのGaN層56、厚みt57が0.4μmのAl0.05Ga0.95N層57、および厚みt58が0.2μmのGaN層58を順次形成した。
The epiwafers of
そして、得られた試料1〜9のエピウエハについて、5つの径について反りを測定し、5つの反りの平均値を試料1〜9のエピウエハの反りとした。その結果を表1に示す。 And about the obtained epiwafer of samples 1-9, curvature was measured about five diameters and the average value of five curvatures was made into the curvature of the epiwafer of samples 1-9. The results are shown in Table 1.
試料1〜7について、エピウエハの反りhが満たされるようにGaN基板10の厚みt1が求められ、かつ、この7点の試料について最小二乗近似法により、EおよびKを求めた。その結果、E=1.2×1011、K=1.33であることを見出した。
For samples 1-7, the thickness t1 of the
なお、式8および式12においてE1は、GaNのヤング率、すなわちE1=1.5×1011(GPa)とした。
In
したがって、上記式12にEおよびKを代入することによって、以下の式13が得られる。 Therefore, by substituting E and K into the above equation 12, the following equation 13 is obtained.
ρ=−(1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{12×1.33×△×(t1+t2)}−(t1+t2)/(4×1.33×△)・・・・(式13) ρ = − (1.5 × 10 11 × t1 3 + 1.2 × 10 11 × t2 3 ) × {1 / (1.5 × 10 11 × t1) + 1 / (1.2 × 10 11 × t2)} /{12×1.33×Δ×(t1+t2)}−(t1+t2)/(4×1.33×Δ) (Equation 13)
ここで、式11から導かれるρ=(x2+h2)/2h、および、格子不整合度△=−△=x×(a2/a1−1)の式を式13に代入することによって、
(1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1−a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1−a2/a1)}−(r2+h2)/2h=0・・・(式1)
が導き出される。
Here, by substituting the equation of ρ = (x 2 + h 2 ) / 2h derived from Equation 11 and the degree of lattice mismatch Δ = −Δ = x × (a2 / a1-1) into Equation 13,
(1.5 × 10 11 × t1 3 + 1.2 × 10 11 × t2 3 ) × {1 / (1.5 × 10 11 × t1) + 1 / (1.2 × 10 11 × t2)} / {15 .96 × x × (1−a2 / a1)} × (t1 + t2) + (t1 × t2) / {5.32 × xx (1−a2 / a1)} − (r 2 + h 2 ) / 2h = 0 ... (Formula 1)
Is derived.
次に、図9を参照して、本発明3層以上のエピウエハに関する式1および2層のエピウエハの式について比較する。
Next, with reference to FIG. 9, the
図9は、本発明の式1、2層のエピウエハについての式8および式11から導き出される式、試料1〜9について、GaN基板の厚みt1とエピウエハの反りhとの関係を示す図である。図9における「本発明の式1」は、上記式1においてx=0.18のときのエピウエハの反りh(m)を示す。「従来の式1」は、上記式8および式11においてx=0.18、Al0.18Ga0.82Nのヤング率であるE2=1.78×1011(GPa)、2層のエピウエハの比例定数である比例定数k=1.00のときのエピウエハの反りh(m)を示す。「従来の式2」は、上記式8および式11においてx=0.30、Al0.30Ga0.70Nのヤング率であるE2=1.97×1011(GPa)、Al0.30Ga0.70Nの比例定数である比例定数k=1.00のときのエピウエハの反りh(m)を示す。本発明の式1および従来の式1、2におけるE1は、GaNのヤング率、すなわちE1=1.5×1011とした。
FIG. 9 is a diagram showing the relationship between the thickness t1 of the GaN substrate and the warp h of the epiwafer for the
図9における本発明の式1および試料1〜7が示すように、本発明の式1において作製するエピウエハの反りh、エピウエハの厚みt2、エピウエハのAlの組成xを設定し、GaN基板10の半径rを求めることにより算出されるGaN基板10の厚み以上にすれば、その上にAlxGa(1-x)N層およびGaN層を形成したエピウエハは、常に設定した反りhを満たすことが分かった。また、設定したエピウエハ20の反りhを満たすとともに、エピウエハ20の反りhを満たすためのGaN基板10の厚みが大きくなりすぎないことが分かった。
As shown in
また、図9における本発明の式1および試料8、9が示すように、厚みが0を超えて30nm以下でないAlxGa(1-x)N層を備えたエピウエハについては、式1を適用することが適切でないことが分かった。また、Alの組成xが0を超えて0.3以下であるとともに厚みが0を超えて30nm以下のAlxGa(1-x)N層を備えたエピウエハについては、この範囲のエピウエハ20において最も反りhが大きくなる場合、すなわちx=0.30、t2=30nmを満たすように上記式1を求めていることが分かったので、上記範囲の構造のエピウエハ20に上記式1を適用できることが分かった。
Further, as shown in
したがって、式12を仮定して、EおよびKを検討することによって見出した式1は、上記の構造の3層以上のエピウエハに適用できることが分かった。
Therefore, it was found that
一方、x=0.18における2層のエピウエハの式(図9における従来の式1)においてエピウエハの反りh(たとえば6μm)を設定したときのGaN基板の厚みt1(たとえば200μm)は、同じエピウエハの反りh(たとえば6μm)を満たすx=0.18の試料1、2のGaN基板の厚み(たとえば250μm)よりも小さかった。すなわち、x=0.18における2層のエピウエハの式において、作製するエピウエハの反りh、エピウエハの厚みt2、エピウエハのAlの組成xを設定し、作製するAlxGa(1-x)Nのヤング率を代入することによって求まるGaN基板の厚みでGaN基板を製造し、その上にAlxGa(1-x)N層およびGaN層を形成したエピウエハは、設定したエピウエハの反りhを満たさなかった。したがって、2層のエピウエハに関する式により求めた厚みのGaN基板10を製造しても、このGaN基板を用いてエピウエハに製造すると、反りの性能を満たさない場合があるため、GaN基板10とAlxGa(1-x)N層21とGaN層22とを備えた3層以上のエピウエハに適用できないことが分かった。
On the other hand, the thickness t1 (for example, 200 μm) of the GaN substrate when the epiwafer warpage h (for example, 6 μm) is set in the equation for the two-layered epiwafer at x = 0.18 (
また、x=0.30における2層のエピウエハの式(図9における従来の式2)では、2層のエピウエハの式においてエピウエハの反りhを設定したときのGaN基板の厚みt1は、同じエピウエハの反りhを満たすx=0.30の試料4〜7のGaN基板の厚みよりも大きかった。すなわち、x=0.30における2層のエピウエハの式において、作製するエピウエハの反りh、エピウエハの厚みt2、エピウエハのAlの組成xを設定し、作製するAlxGa(1-x)Nのヤング率を代入することによって求まる厚みのGaN基板を製造し、その上にAlxGa(1-x)N層およびGaN層を形成したエピウエハは、本発明の式1で求まるGaN基板の厚みt1よりも大きかった。すなわち、x=0.30における2層のエピウエハの式により求まるGaN基板の厚みは、設定したエピウエハの反りhを満たすために最適な式ではないことがわかった。
Further, in the equation for the two-layer epiwafer at x = 0.30 (
以上より本実施例によれば、3層以上のエピウエハにおいて設定したエピウエハの反りを満たすためのGaN基板の最小厚みを求める式を見出した。また、式1によれば設定したエピウエハの反りを満たす最小の厚みを決定することができることが確認できた。
As described above, according to the present embodiment, an equation for finding the minimum thickness of the GaN substrate for satisfying the warpage of the epiwafer set in the epiwafer having three or more layers was found. Further, it was confirmed that the minimum thickness satisfying the set epi-wafer warp can be determined according to
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。 The embodiments and examples disclosed above are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is shown not by the above embodiments and examples but by the scope of claims, and is intended to include all modifications and variations within the meaning and scope equivalent to the scope of claims. .
本発明は、c面を有し、かつ前記c面上にAlxGa(1-x)N層とGaN層とを順に積層することでエピウエハを製造するためのGaN基板の製造方法に特に有利に適用され得る。 The present invention is particularly advantageous for a method of manufacturing a GaN substrate having an c-plane and manufacturing an epiwafer by sequentially stacking an Al x Ga (1-x) N layer and a GaN layer on the c-plane. Can be applied to.
10,31 GaN基板、20,30 エピウエハ、21 AlxGa(1-x)N層、22 GaN層、32 バッファ層、33 活性層、34 電子ブロック層、35 コンタクト層、40 LED、41,42 電極。 10, 31 GaN substrate, 20, 30 epi-wafer, 21 Al x Ga (1-x) N layer, 22 GaN layer, 32 buffer layer, 33 active layer, 34 electron blocking layer, 35 contact layer, 40 LED, 41, 42 electrode.
Claims (5)
前記GaN基板の厚みをt1(m)、前記GaN基板の半径をr(m)、前記AlxGa(1-x)N層の厚みをt2(m)、前記AlxGa(1-x)N層におけるAlの組成をx、前記エピウエハの反りをh(m)、GaNの格子定数をa1、AlNの格子定数をa2としたときに、
(1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1−a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1−a2/a1)}−(r2+h2)/2h=0・・・(式1)
により求められるt1の値を前記GaN基板の最小厚みに決定する工程と、
GaNよりなるインゴットから、前記最小厚み以上400μm未満の厚みのGaN基板を切り出す工程とを備えた、GaN基板の製造方法。 an Al x Ga (1-x) N layer having a c-plane and having an Al composition x of more than 0 and not more than 0.3 and a thickness of more than 0 and not more than 30 nm on the c-plane and GaN A method for producing a GaN substrate for producing an epi-wafer by sequentially laminating at least two layers with a layer,
The thickness of the GaN substrate is t1 (m), the radius of the GaN substrate is r (m), the thickness of the Al x Ga (1-x) N layer is t2 (m), and the Al x Ga (1-x) When the composition of Al in the N layer is x, the warp of the epi-wafer is h (m), the lattice constant of GaN is a1, and the lattice constant of AlN is a2.
(1.5 × 10 11 × t1 3 + 1.2 × 10 11 × t2 3 ) × {1 / (1.5 × 10 11 × t1) + 1 / (1.2 × 10 11 × t2)} / {15 .96 × xx (1-a2 / a1)} × (t1 + t2) + (t1 × t2) / {5.32 × xx (1-a2 / a1)} − (r 2 + h 2 ) / 2h = 0 ... (Formula 1)
Determining the value of t1 determined by the minimum thickness of the GaN substrate;
And a step of cutting out a GaN substrate having a thickness not less than 400 μm and not less than the minimum thickness from an ingot made of GaN.
前記GaN基板の前記c面上にAlxGa(1-x)N層を形成する工程と、
前記AlxGa(1-x)N層上にGaN層を形成する工程とを備えた、エピウエハの製造方法。 A step of producing a GaN substrate by the method of producing a GaN substrate according to claim 1 or 2,
Forming an Al x Ga (1-x) N layer on the c-plane of the GaN substrate;
And a step of forming a GaN layer on the Al x Ga (1-x) N layer.
前記エピウエハに電極を形成する工程とを備えた、半導体素子の製造方法。 A step of manufacturing an epi-wafer by the method of manufacturing an epi-wafer according to claim 3;
And a step of forming an electrode on the epi-wafer.
前記GaN基板の厚みが250μm未満であり、
前記エピウエハの反りが100μm以下である、エピウエハ。 Epi wafer comprising a GaN substrate, an Al x Ga (1-x) N layer formed on the c-plane of the GaN substrate, and a GaN layer formed on the Al x Ga (1-x) N layer Because
The GaN substrate has a thickness of less than 250 μm;
An epi-wafer in which the warp of the epi-wafer is 100 μm or less.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008179195A JP5181885B2 (en) | 2007-10-05 | 2008-07-09 | GaN substrate manufacturing method, epi-wafer manufacturing method, semiconductor device manufacturing method, and epi-wafer |
EP08016900A EP2045374A3 (en) | 2007-10-05 | 2008-09-25 | Method of manufacturing a GaN substrate and a GaN epitaxial wafer |
TW97137774A TW200936827A (en) | 2007-10-05 | 2008-10-01 | Method of manufacturing GaN substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer |
KR1020080097152A KR20090035451A (en) | 2007-10-05 | 2008-10-02 | Method of manufacturing gan substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer |
RU2008139466/28A RU2008139466A (en) | 2007-10-05 | 2008-10-03 | METHOD FOR PRODUCING GaN SUBSTRATE, METHOD FOR MANUFACTURING EPITAXIAL PLATE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND EPITAXIAL PLATE |
US12/245,128 US7932114B2 (en) | 2007-10-05 | 2008-10-03 | Method of manufacturing GaN substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer |
CN2011103935341A CN102437265A (en) | 2007-10-05 | 2008-10-06 | GaN substrate |
CN2008101689834A CN101452834B (en) | 2007-10-05 | 2008-10-06 | Method of manufacturing GaN substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer |
US13/049,416 US8471264B2 (en) | 2007-10-05 | 2011-03-16 | Method of manufacturing GaN substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007262444 | 2007-10-05 | ||
JP2007262444 | 2007-10-05 | ||
JP2008179195A JP5181885B2 (en) | 2007-10-05 | 2008-07-09 | GaN substrate manufacturing method, epi-wafer manufacturing method, semiconductor device manufacturing method, and epi-wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009102217A true JP2009102217A (en) | 2009-05-14 |
JP5181885B2 JP5181885B2 (en) | 2013-04-10 |
Family
ID=40704384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008179195A Expired - Fee Related JP5181885B2 (en) | 2007-10-05 | 2008-07-09 | GaN substrate manufacturing method, epi-wafer manufacturing method, semiconductor device manufacturing method, and epi-wafer |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5181885B2 (en) |
KR (1) | KR20090035451A (en) |
CN (2) | CN101452834B (en) |
RU (1) | RU2008139466A (en) |
TW (1) | TW200936827A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8728622B2 (en) | 2010-01-15 | 2014-05-20 | Mitsubishi Chemical Corporation | Single-crystal substrate, group-III nitride crystal obtained using the same, and process for producing group-III nitride crystal |
US9741560B2 (en) | 2012-01-10 | 2017-08-22 | Samsung Electronics Co., Ltd. | Method of growing nitride semiconductor layer |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009695A (en) * | 2010-06-25 | 2012-01-12 | Showa Denko Kk | Method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, electronic apparatus, and mechanical device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214798A (en) * | 1998-01-23 | 1999-08-06 | Nichia Chem Ind Ltd | Nitride semiconductor device and manufacture thereof |
JP2000022212A (en) * | 1998-06-30 | 2000-01-21 | Sumitomo Electric Ind Ltd | GaN SINGLE CRYSTAL SUBSTRATE AND ITS MANUFACTURE |
JP2003069156A (en) * | 2001-08-29 | 2003-03-07 | Sharp Corp | Nitride compound semiconductor laminate, light-emitting device, optical pickup system, and manufacturing method of nitride compound semiconductor laminate |
JP2004104088A (en) * | 2003-06-27 | 2004-04-02 | Nichia Chem Ind Ltd | Nitride semiconductor device |
JP2005213075A (en) * | 2004-01-28 | 2005-08-11 | Sumitomo Electric Ind Ltd | GaN SINGLE CRYSTAL SUBSTRATE, ITS PRODUCING METHOD, AND LIGHT EMITTING DEVICE |
JP2005298319A (en) * | 2004-03-17 | 2005-10-27 | Sumitomo Electric Ind Ltd | METHOD FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE AND GaN SINGLE CRYSTAL SUBSTRATE |
JP2006147849A (en) * | 2004-11-19 | 2006-06-08 | Hitachi Cable Ltd | Group iii-v nitride semiconductor substrate and its evaluation method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4301251B2 (en) * | 2006-02-15 | 2009-07-22 | 住友電気工業株式会社 | GaN crystal substrate |
-
2008
- 2008-07-09 JP JP2008179195A patent/JP5181885B2/en not_active Expired - Fee Related
- 2008-10-01 TW TW97137774A patent/TW200936827A/en unknown
- 2008-10-02 KR KR1020080097152A patent/KR20090035451A/en not_active Application Discontinuation
- 2008-10-03 RU RU2008139466/28A patent/RU2008139466A/en not_active Application Discontinuation
- 2008-10-06 CN CN2008101689834A patent/CN101452834B/en not_active Expired - Fee Related
- 2008-10-06 CN CN2011103935341A patent/CN102437265A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214798A (en) * | 1998-01-23 | 1999-08-06 | Nichia Chem Ind Ltd | Nitride semiconductor device and manufacture thereof |
JP2000022212A (en) * | 1998-06-30 | 2000-01-21 | Sumitomo Electric Ind Ltd | GaN SINGLE CRYSTAL SUBSTRATE AND ITS MANUFACTURE |
JP2003069156A (en) * | 2001-08-29 | 2003-03-07 | Sharp Corp | Nitride compound semiconductor laminate, light-emitting device, optical pickup system, and manufacturing method of nitride compound semiconductor laminate |
JP2004104088A (en) * | 2003-06-27 | 2004-04-02 | Nichia Chem Ind Ltd | Nitride semiconductor device |
JP2005213075A (en) * | 2004-01-28 | 2005-08-11 | Sumitomo Electric Ind Ltd | GaN SINGLE CRYSTAL SUBSTRATE, ITS PRODUCING METHOD, AND LIGHT EMITTING DEVICE |
JP2005298319A (en) * | 2004-03-17 | 2005-10-27 | Sumitomo Electric Ind Ltd | METHOD FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE AND GaN SINGLE CRYSTAL SUBSTRATE |
JP2006147849A (en) * | 2004-11-19 | 2006-06-08 | Hitachi Cable Ltd | Group iii-v nitride semiconductor substrate and its evaluation method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8728622B2 (en) | 2010-01-15 | 2014-05-20 | Mitsubishi Chemical Corporation | Single-crystal substrate, group-III nitride crystal obtained using the same, and process for producing group-III nitride crystal |
US9428386B2 (en) | 2010-01-15 | 2016-08-30 | Mitsubishi Chemical Corporation | Process for producing a group-III nitride crystal and process for producing a light-emitting semiconductor element or a semiconductor device comprising a group-III nitride crystal |
US9741560B2 (en) | 2012-01-10 | 2017-08-22 | Samsung Electronics Co., Ltd. | Method of growing nitride semiconductor layer |
Also Published As
Publication number | Publication date |
---|---|
CN101452834B (en) | 2012-01-11 |
CN102437265A (en) | 2012-05-02 |
CN101452834A (en) | 2009-06-10 |
RU2008139466A (en) | 2010-04-10 |
TW200936827A (en) | 2009-09-01 |
JP5181885B2 (en) | 2013-04-10 |
KR20090035451A (en) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4592742B2 (en) | Semiconductor material, method for manufacturing semiconductor material, and semiconductor element | |
JP4681684B1 (en) | Nitride semiconductor device and manufacturing method thereof | |
CN103311393B (en) | Nitride semiconductor device and nitride semiconductor wafer | |
US8476670B2 (en) | Light emitting devices and methods of manufacturing the same | |
TW201419575A (en) | Nitride semiconductor device | |
JP5192785B2 (en) | Manufacturing method of nitride semiconductor device | |
US8772800B2 (en) | Semiconductor light-emitting device | |
KR20140125388A (en) | Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device | |
JP2012216603A (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
TW201523704A (en) | Crack-free gallium nitride materials | |
JP5181885B2 (en) | GaN substrate manufacturing method, epi-wafer manufacturing method, semiconductor device manufacturing method, and epi-wafer | |
KR102510589B1 (en) | Semiconductor device and production method therefor | |
KR100616543B1 (en) | Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method | |
US8471264B2 (en) | Method of manufacturing GaN substrate, method of manufacturing epitaxialwafer, method of manufacturing semiconductor device and epitaxialwafer | |
US8541771B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2013545312A (en) | Optoelectronic semiconductor chip manufacturing method and such semiconductor chip | |
JP5881560B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
WO2010024230A1 (en) | METHOD FOR MANUFACTURING AlGaAs SUPPORT SUBSTRATE, METHOD FOR MANUFACTURING EPITAXIAL WAFER, METHOD FOR MANUFACTURING LED, AlGaAs SUPPORT SUBSTRATE, EPITAXIAL WAFER, AND LED | |
JP5734362B2 (en) | Semiconductor laminated structure and semiconductor element | |
JP7205474B2 (en) | Template substrate, electronic device, light-emitting device, template substrate manufacturing method, and electronic device manufacturing method | |
TWI470831B (en) | Layered semiconductor substrate and method for manufacturing it | |
JP2023092416A (en) | Nitride semiconductor substrate and method for manufacturing the same | |
JP2013197571A (en) | Nitride semiconductor laminate | |
JP2010192698A (en) | Manufacturing method of ion implantation group iii nitride semiconductor substrate, group iii nitride semiconductor layer junction substrate, and group iii nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |