JP2009083389A - Controller - Google Patents
Controller Download PDFInfo
- Publication number
- JP2009083389A JP2009083389A JP2007258252A JP2007258252A JP2009083389A JP 2009083389 A JP2009083389 A JP 2009083389A JP 2007258252 A JP2007258252 A JP 2007258252A JP 2007258252 A JP2007258252 A JP 2007258252A JP 2009083389 A JP2009083389 A JP 2009083389A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- pulse
- sampling clock
- circuit
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ink Jet (AREA)
Abstract
Description
本発明は、搬送された記録媒体にインク滴を吐出することによって記録媒体に画像を形成するインクジェットプリンタを制御する制御装置に関する。 The present invention relates to a control device that controls an ink jet printer that forms an image on a recording medium by ejecting ink droplets onto the conveyed recording medium.
記録用紙等の記録媒体にインク滴を吐出して画像(ドットの集合)を形成するインクジェットプリンタとしては、記録媒体の搬送方向に直交する方向(主走査方向)に延在したインク吐出面を有するインクジェットヘッドを有するものが知られている(例えば、特許文献1参照)。このようなライン式のインクジェットヘッドにおいては、内部に形成されたインク流路の密度を高くするため、インク吐出面においてインク滴を吐出するノズルが二次元的なマトリックス状に配置されている。このため、記録媒体に記録される画像において主走査方向に配列されたドットを、ノズルの配置に合わせて、複数の吐出タイミングでインク滴を吐出することによって形成する。したがって、主走査方向に配列されたドット順に対応するように読み出されたドットデータを、ノズル位置に対応する吐出タイミングに応じて並び替えをする必要がある。このようなドットデータの並び替えをソフトウェア処理で行うと、並べ替えの処理に時間がかかり、画像記録のスループットが低下する。 An ink jet printer that forms an image (a set of dots) by ejecting ink droplets onto a recording medium such as recording paper has an ink ejection surface that extends in a direction (main scanning direction) perpendicular to the conveyance direction of the recording medium. One having an inkjet head is known (for example, see Patent Document 1). In such a line-type inkjet head, nozzles for ejecting ink droplets are arranged in a two-dimensional matrix on the ink ejection surface in order to increase the density of ink flow paths formed inside. For this reason, dots arranged in the main scanning direction in the image recorded on the recording medium are formed by ejecting ink droplets at a plurality of ejection timings in accordance with the arrangement of the nozzles. Therefore, it is necessary to rearrange the dot data read out so as to correspond to the dot order arranged in the main scanning direction according to the ejection timing corresponding to the nozzle position. When such dot data rearrangement is performed by software processing, the rearrangement process takes time, and the image recording throughput decreases.
そこで、並べ替え処理をハードウェア処理で行うため、レーザープリンタなどに用いられる、ビデオ信号出力用の汎用性の高いイメージデータ出力デバイスと、出力されたビデオ信号に含まれるドットデータをサンプリングして並べ替え処理を行うカスタムデバイスとを組み合わせることが考えられる。このように、汎用性の高いハードウェアデバイスを用いることによって、安価で且つ高速な並べ替え処理を実現することができる。 Therefore, since the rearrangement process is performed by hardware processing, a versatile image data output device for outputting a video signal used for a laser printer or the like, and dot data included in the output video signal are sampled and arranged. It is conceivable to combine with a custom device that performs replacement processing. Thus, by using a highly versatile hardware device, an inexpensive and high-speed rearrangement process can be realized.
イメージデータ出力デバイスから出力されるビデオ信号が高速であるとともに、イメージデータ出力デバイスとカスタムデバイスとでジッタ特性が異なるため、イメージデータ出力デバイスから出力されたビデオ信号と、カスタムデバイスにおいてビデオ信号のドットデータをサンプリングするためのサンプリングクロックとの位相にずれが生じ、ドットデータをサンプリングできないことがある。この場合、印刷時においてドットずれを起こしてしまう。 Since the video signal output from the image data output device is high-speed and the jitter characteristics are different between the image data output device and the custom device, the video signal output from the image data output device and the dot of the video signal in the custom device There may be a phase shift from the sampling clock for sampling data, and dot data cannot be sampled. In this case, dot misalignment occurs during printing.
そこで、本発明は、イメージ出力回路から出力された信号の位相が変動しても、信号に含まれるドットデータをサンプリングすることができる制御装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a control device that can sample dot data included in a signal even if the phase of the signal output from the image output circuit fluctuates.
本発明の制御装置は、記録媒体を搬送する搬送機構、及び、前記記録媒体の搬送方向に直交する方向に延在しているとともに、前記搬送機構に搬送された前記記録媒体に対向しつつインク滴を吐出するノズルがインク吐出面においてマトリックス状に配置されたインクジェットヘッドを有するインクジェットプリンタを制御する制御装置であって、基準クロックを生成する基準クロック生成回路と、前記記録媒体に記録される画像に係る各ドットを示すドット信号を、前記画像に関するドット配列順に、且つ、先頭に配置された同期パルスとともに、前記基準クロックに同期させて出力するイメージ出力回路と、前記イメージ出力回路から出力された前記ドット信号を、前記インク吐出面におけるノズル配列に対応するように展開して前記インクジェットヘッドに出力するヘッド出力回路とを備えている。そして、前記ヘッド出力回路が、互いに位相が異なっているとともに、隣接する位相に関するパルスの開始タイミング間の時間が前記同期パルスのパルス幅以下となっている複数のサンプリングクロックを前記基準クロックに基づいて生成するサンプリングクロック生成回路と、前記複数のサンプリングクロックのうち、前記同期パルスのパルス開始タイミングからパルス終了タイミングまでの間にパルスが開始される前記サンプリングクロックのいずれか1つを選択する選択回路と、前記選択回路が選択した前記サンプリングクロックに同期して、前記ドット信号をサンプリングするサンプリング回路とを有している。 The control apparatus according to the present invention includes a transport mechanism that transports a recording medium, and an ink that extends in a direction orthogonal to the transport direction of the recording medium and faces the recording medium transported to the transport mechanism. A control apparatus for controlling an ink jet printer having an ink jet head in which nozzles for ejecting droplets are arranged in a matrix on an ink ejection surface, a reference clock generating circuit for generating a reference clock, and an image recorded on the recording medium The dot signal indicating each dot according to the image output circuit that outputs in synchronization with the reference clock together with the sync pulse arranged at the head in the dot arrangement order for the image, and the image output circuit The dot signal is developed so as to correspond to the nozzle arrangement on the ink ejection surface, and the ink is discharged. And a head output circuit for outputting a click-jet head. The head output circuit is configured to generate a plurality of sampling clocks whose phases are different from each other and whose time between the start timings of pulses related to adjacent phases is equal to or less than a pulse width of the synchronization pulse based on the reference clock. A sampling clock generation circuit to be generated, and a selection circuit that selects any one of the sampling clocks that start a pulse from a pulse start timing to a pulse end timing of the synchronization pulse among the plurality of sampling clocks; A sampling circuit that samples the dot signal in synchronization with the sampling clock selected by the selection circuit.
本発明によると、サンプリングクロック生成回路が、互いに位相が異なっているとともに隣接する位相に関するパルスの開始タイミング間の時間が同期パルスのパルス幅以下となっている複数のサンプリングクロックを生成するため、少なくともいずれかのサンプリングクロックにより同期パルスをサンプリングすることができる。そして、選択回路が、複数のサンプリングクロックから同期パルスをサンプリングすることができるサンプリングクロックを選択し、サンプリング回路が、選択されたサンプリングクロックによってドット信号をサンプリングするため、ジッタなどによりイメージ出力回路から出力される信号の位相が変動しても、サンプリング回路において確実にドット信号をサンプリングすることができる。 According to the present invention, the sampling clock generation circuit generates a plurality of sampling clocks whose phases are different from each other and the time between the start timings of pulses related to adjacent phases is equal to or less than the pulse width of the synchronization pulse. The synchronization pulse can be sampled by any sampling clock. Then, the selection circuit selects a sampling clock that can sample the synchronization pulse from a plurality of sampling clocks, and the sampling circuit samples the dot signal with the selected sampling clock, so output from the image output circuit due to jitter or the like Even if the phase of the received signal fluctuates, the dot signal can be reliably sampled in the sampling circuit.
本発明においては、前記サンプリングクロック生成回路が、最も位相が進んだ前記サンプリングクロックのパルス開始タイミングから最も位相が遅れた前記サンプリングクロックのパルス開始タイミングまでの時間が、前記同期パルスのパルス幅より長くなるように前記複数のサンプリングクロックを生成することが好ましい。これによると、同期パルスのパルス開始時刻からパルス終了時刻までの間で、パルスが開始されないサンプリングクロックが生成されるため、イメージ出力回路から出力された信号の位相のずれを把握することができる。 In the present invention, the time from the sampling clock pulse start timing with the most advanced phase to the sampling clock pulse start timing with the most delayed phase is longer than the pulse width of the synchronization pulse. Preferably, the plurality of sampling clocks are generated. According to this, since the sampling clock in which the pulse is not started is generated between the pulse start time and the pulse end time of the synchronization pulse, it is possible to grasp the phase shift of the signal output from the image output circuit.
このとき、前記選択回路が、前記同期パルスのパルス開始タイミングからパルス終了タイミングまでの間でパルスが開始されない前記サンプリングクロックを検出し、検出された前記サンプリングクロックの位相から最も離れた位相の前記サンプリングクロックを選択することがより一層好ましい。これによると、複数のサンプリングクロックのうち、最も確実にドット信号をサンプリング可能なサンプリングクロックを選択することができる。 At this time, the selection circuit detects the sampling clock in which the pulse does not start between the pulse start timing and the pulse end timing of the synchronization pulse, and the sampling of the phase farthest from the detected phase of the sampling clock It is even more preferable to select a clock. According to this, it is possible to select a sampling clock that can sample a dot signal most reliably among a plurality of sampling clocks.
また、本発明においては、前記サンプリングクロック生成回路が、等間隔で位相の異なる複数の前記サンプリングクロックを生成することが好ましい。これによると、サンプリングクロックの位相が等間隔で異なっているため、適切なサンプリングクロックを選択することができる。 In the present invention, it is preferable that the sampling clock generation circuit generates a plurality of the sampling clocks having different phases at equal intervals. According to this, since the phases of the sampling clocks are different at equal intervals, an appropriate sampling clock can be selected.
以下、本発明の好適な実施形態について、図面を参照しつつ説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
図1は、本発明に係る実施形態である制御装置を含むインクジェットプリンタの全体的な構成を示す概略側面図である。図1に示すように、インクジェットプリンタ101は、4つのインクジェットヘッド1を有するカラーインクジェットプリンタである。このインクジェットプリンタ101には、図中左方に給紙部11が、図中右方に排紙部12がそれぞれ構成されている。
FIG. 1 is a schematic side view showing an overall configuration of an ink jet printer including a control device according to an embodiment of the present invention. As shown in FIG. 1, the
インクジェットプリンタ101の内部には、給紙部11から排紙部12に向かって用紙Pが搬送される用紙搬送経路が形成されている。給紙部11のすぐ下流側には、用紙を狭持搬送する一対の送りローラ5a、5bが配置されている。一対の送りローラ5a、5bは、用紙Pを給紙部11から図中右方に送り出すためのものである。用紙搬送経路の中間部には、搬送機構13が設けられている。この搬送機構13は、2つのベルトローラ6、7と、両ローラ6、7の間に架け渡されるように巻き回されたエンドレスの搬送ベルト8と、搬送ベルト8によって囲まれた領域内に配置されたプラテン15とを含む。プラテン15は、インクジェットヘッド1と対向する位置において搬送ベルト8が下方に撓まないように搬送ベルト8を支持するものである。ベルトローラ7と対向する位置には、ニップローラ4が配置されている。ニップローラ4は、給紙部11から送りローラ5a、5bによって送り出された用紙Pを搬送ベルト8の外周面8aに押さえ付けるものである。
Inside the
搬送モータ19(図6参照)がベルトローラ6を回転させることによって、搬送ベルト8が走行される。これにより、搬送ベルト8が、ニップローラ4によって外周面8aに押さえ付けられた用紙Pを粘着保持しつつ排紙部12に向けて搬送する。なお、搬送ベルト8の表面には、弱粘着性のシリコン樹脂層が形成されている。
The conveyor belt 8 travels when the conveyor motor 19 (see FIG. 6) rotates the
搬送ベルト8のすぐ下流側には、剥離機構14が設けられている。剥離機構14は、搬送ベルト8の外周面8aに粘着されている用紙Pを外周面8aから剥離して、図中左方の右方の排紙部12に向けて導くように構成されている。
A
4つのインクジェットヘッド1は、4色のインク(マゼンタ、イエロー、シアン、ブラック)に対応して、搬送方向に沿って4つ並べて設けられている。つまり、このインクジェットプリンタ101は、ライン式プリンタである。4つのインクジェットヘッド1は、その下端にヘッド本体2をそれぞれ有している。ヘッド本体2は、搬送方向に直交した方向に長尺な細長い直方体形状となっている。また、ヘッド本体2の底面が外周面8aに対向するインク吐出面2aとなっている。搬送ベルト8によって搬送される用紙Pが4つのヘッド本体2のすぐ下方側を順に通過する際に、この用紙Pの上面すなわち印刷面に向けてインク吐出面2aから各色のインクが吐出されることで、用紙Pの印刷面に所望のカラー画像を形成できるようになっている。以上の給紙、画像形成、排紙という一連の動作は、後述の制御装置16によって、互いに同期して滑らかに行われる。
The four
次に、図2〜図5を参照しつつ、ヘッド本体2について説明する。図2は、ヘッド本体2の平面図である。図3は、図2の一点鎖線で囲まれた領域の拡大図である。なお、図3では説明の都合上、アクチュエータユニット21の下方にあって破線で描くべき圧力室110、アパーチャ112及びノズル108を実線で描いている。図4は、図3に示すIV−IV線に沿った部分断面図である。図5は、アクチュエータユニット21の部分断面図である。
Next, the head
ヘッド本体2は、インクを供給するリザーバユニット(不図示)やアクチュエータユニット21を駆動させる駆動信号を生成するドライバIC51(図6参照)が組み付けられることによって、インクジェットヘッド1を構成するものである。
The
図2に示すように、ヘッド本体2は、4つのアクチュエータユニット21が、流路ユニット9の上面9aに固定されている。図3に示すように、流路ユニット9は、圧力室110等を含むインク流路が内部に形成されている。アクチュエータユニット21は、各圧力室110に対応した複数のアクチュエータを含んでおり、ドライバIC51に駆動されることによって、圧力室110内のインクに選択的に吐出エネルギーを付与する機能を有する。
As shown in FIG. 2, the
流路ユニット9は、直方体形状となっている。流路ユニット9の上面9aには、リザーバユニットのインク流出流路(不図示)に対応して、計10個のインク供給口105bが開口している。流路ユニット9の内部には、図2及び図3に示すように、インク供給口105bに連通するマニホールド流路105及びマニホールド流路105から分岐した副マニホールド流路105aが形成されている。流路ユニット9の下面には、多数のノズル108がマトリクス状に配置されたインク吐出面2aが形成されている。圧力室110も流路ユニット9におけるアクチュエータユニット21の固定面においてノズル108と同様マトリクス状に多数配列されている。
The
本実施形態では、等間隔に流路ユニット9の長手方向に並ぶ圧力室110の列が、短手方向に互いに平行に16列配列されている。各圧力室列に含まれる圧力室110の数は、後述のアクチュエータユニット21の外形形状(台形形状)に対応して、その長辺側から短辺側に向かって次第に少なくなるように配置されている。ノズル108も、これと同様の配置がされている。
In the present embodiment, 16 rows of
流路ユニット9は、9枚のステンレス鋼などの金属プレートから構成され、図4に示すように、上から順に、キャビティプレート122、ベースプレート123、アパーチャプレート124、サプライプレート125、マニホールドプレート126、127、128、カバープレート129、及び、ノズルプレート130が配置されている。これらプレート122〜130は、主走査方向に長尺な矩形状の平面を有する。
The
これらプレート122〜130を互いに位置合わせしつつ積層することによって、プレート122〜130に形成された貫通孔が連結され、流路ユニット9内に、マニホールド流路105から副マニホールド流路105a、そして副マニホールド流路105aの出口から圧力室110を経てノズル108に至る多数の個別インク流路132が形成される。
By laminating these
次に、流路ユニット9におけるインクの流れについて説明する。リザーバユニットからインク供給口105bを介して流路ユニット9内に供給されたインクは、マニホールド流路105から副マニホールド流路105aに分岐される。副マニホールド流路105a内のインクは、各個別インク流路132に流れ込み、絞りとして機能するアパーチャ112及び圧力室110を介してノズル108に至る。
Next, the ink flow in the
アクチュエータユニット21について説明する。図2に示すように、アクチュエータユニット21は、それぞれ台形の平面形状を有している。また、図5に示すように、アクチュエータユニット21は、強誘電性を有するチタン酸ジルコン酸鉛(PZT)系のセラミックス材料から形成され、3枚の圧電シート(圧電層)141〜143から構成されている。圧電シート141上の圧力室110に対向する位置には、個別電極135が形成されている。個別電極135は、圧力室110に対向して配置された電極部と、圧力室110に対向する領域の外にまで引き出された延出部とを有し、この延出部上にランド136が形成されている。最上層の圧電シート141とその下側の圧電シート142との間にはシート全面に形成された共通電極134が介在している。
The
共通電極134は、すべての圧力室110に対応する領域において等しくグランド電位が付与されている。一方、個別電極135は、ドライバIC51と電気的に接続されており、このドライバIC51からの駆動信号が選択的に入力されるようになっている。つまり、アクチュエータユニット21において、個別電極135と圧力室110とで挟まれた部分が、個別のアクチュエータとして働き、圧力室110の数に対応した複数のアクチュエータが作り込まれている。
The
ここで、アクチュエータユニット21の駆動方法について述べる。圧電シート141はその厚み方向に分極されており、個別電極135に対応した部分が、圧電効果によって撓む活性部として働く。個別電極135を共通電極134と異なる電位にすると、この部分には分極方向に電界が印加される。活性部は、電界と分極の方向が同じとき、厚み方向に伸張し面方向に収縮する。なお、このときの変位量は、厚み方向より面方向の方が大きい。つまり、アクチュエータユニット21は、圧力室110から離れた上側1枚の圧電シート141を、活性部を含む層とし且つ圧力室110に近い下側2枚の圧電シート142、143を非活性層とした、いわゆるユニモルフタイプである。圧電シート141〜143は圧力室110を区画するキャビティプレート122の上面に固定されている。ここで、圧電シート141における電界印加部分とその下方の圧電シート142、143との間で平面方向への歪みに差が生じると、圧電シート141〜143全体が圧力室110の内側へ凸になるように変形(ユニモルフ変形)する。これにより、圧力室110内のインクに圧力(吐出エネルギー)が付与され、圧力室110内に圧力波が発生する。そして、発生した圧力波が圧力室110からノズル108まで伝播することによってノズル108からインク滴が吐出される。
Here, a driving method of the
なお、本実施形態においては、予め個別電極135に所定の電位を付与しておき、吐出要求があるごとに一旦個別電極135にグランド電位を付与し、その後所定のタイミングにて再び所定の電位を個別電極135に付与するような駆動信号をドライバIC51から出力させる。この場合、個別電極135がグランド電位になるタイミングで、圧力室110内のインクの圧力が降下して副マニホールド流路105aから個別インク流路132へとインクが吸い込まれる。その後、再び個別電極135を所定の電位にしたタイミングで、圧力室110内のインクの圧力が上昇し、ノズル108からインク滴が吐出される。つまり、個別電極135に矩形波のパルスを付与する。このパルス幅は、圧力室110内において圧力波が副マニホールド流路105aの出口からノズル108の先端まで伝播する時間長さであるAL(Acoustic Length)であり、圧力室110内のインクが負圧状態から正圧状態に反転するときに両者の圧力が合わさるため、強い圧力でインク滴をノズル108から吐出させることができる。
In this embodiment, a predetermined potential is applied to the
次に、制御装置16について図6を参照しつつ詳細に説明する。図6は、制御装置16の機能ブロック図である。なお、図6においては、4つのインクジェットヘッド1のうち1つのみを模式的に示している。図6に示すように、制御装置16は、印刷データ記憶部63と、ヘッド制御部64と、搬送モータ制御部66とを有している。
Next, the
印刷データ記憶部63は、図示しないホストコンピュータから転送された印刷データを記憶するものである。印刷データには、用紙Pに形成すべき画像に関する画像データが含まれる。ヘッド制御部64は、搬送機構13によって搬送された用紙Pに印刷データ記憶部63に記憶された印刷データ(画像データ)に基づいて画像が形成されるように、ドライバIC51に制御信号を出力することによってインクジェットヘッド1を制御するものである。搬送モータ制御部66は、所定の速度パターン(加速パターン、定速パターン及び減速パターンを含む)で搬送ベルト8が駆動されるように搬送モータ19の駆動速度を制御するものである。
The print
図7を参照しつつ、ヘッド制御部64について詳細に説明する。図7は、ヘッド制御部64の機能ブロック図である。なお、以下、ヘッド制御部64おけるドライバIC51へのドットデータの出力機能を中心に説明する。図7に示すように、ヘッド制御部64は、基準クロック生成回路70と、イメージ出力回路71と、ヘッドI/F回路(ヘッド出力回路)81とを有している。基準クロック生成回路70は、基準クロックを生成するものである。
The
イメージ出力回路71は、印刷データ記憶部63に記憶された画像データのドットデータ(用紙Pに印刷される画像に係る各ドットを示すドット信号)を出力するものであり、PLL(Phase-locked loop:位相同期回路)72と、ビデオ信号出力回路73とを有している。
The
PLL72は、基準クロック生成回路70が生成した基準クロックと位相同期したイメージ出力回路71の内部クロックを出力するものである。ビデオ信号出力回路73は、画像データのドットデータを、印刷される画像に関する主走査方向に配列された複数のドットからなるドット列単位、且つ、副走査方向の配列順に対応してビデオ信号で出力するものである。以下、ドット列単位に対応するドットデータ群をラインデータと称する。このラインデータは、ビデオ信号出力回路73からビデオ信号VDOx(x=0〜3)として出力される。ビデオ信号VDOxは、PLL72からの内部クロックと同期して出力され、同期パルスがラインデータ部分の先頭に配置されている。このように、同期パルスは、ラインデータ毎に発生するものであり、同期パルスと同じ位相のパルスからなるラインデータが後に現れることを示している(図10参照)。また、後述するように、同期パルスのパルス幅が、基準クロックの周期Tより若干(本実施形態においては周期Tの1/8未満)短くなっている。なお、ビデオ信号出力回路73は、シアン、イエロー、マゼンタ及びブラックの各色に対応した4つのビデオ信号VDOx(x=0〜3)を、パラレルに出力する。
The
ヘッドI/F回路81は、ビデオ信号出力回路73から出力されたビデオ信号VDOxに含まれるラインデータの各ドットデータをサンプリングし、サンプリングした各ドットデータを、ノズル108の配置パターンに対応するように展開して(並び替えて)インクジェットヘッド1のドライバIC51に出力するものであり、PLL82と、サンプリングクロック生成回路83、選択回路84と、サンプリング回路85と、展開回路86とを有している。
The head I /
図8〜図10をさらに参照しつつ、ヘッドI/F回路81について詳細に説明する。図8は、ヘッドI/F回路81の機能ブロック図である。図9は、サンプリングクロック生成回路83が生成するサンプリングクロックCK0〜CK7の位相関係を示した図である。図10は、ヘッドI/F回路81の動作を説明するためのタイミングチャートである。図8に示すように、PLL82は、基準クロック生成回路70が生成した基準クロックと位相同期したヘッドI/F回路81の内部クロックを出力するものである。
The head I /
サンプリングクロック生成回路83は、PLL82が出力した内部クロックに基づいて8個のサンプリングクロックCK0〜CK7を生成するものであり、8個の遅延回路d0〜d7を有している。図9及び図10に示すように、遅延回路d0は、内部クロックに対する遅延時間が0のサンプリングクロックCK0を出力する。遅延回路d1は、内部クロックに対する遅延時間(以下、単に遅延時間と称する)が内部クロックの周期Tの1/8の時間のサンプリングクロックCK1を出力する。遅延回路d2は、遅延時間が内部クロックの周期Tの2/8の時間のサンプリングクロックCK2を出力する。遅延回路d3は、遅延時間が内部クロックの周期Tの3/8の時間のサンプリングクロックCK3を出力する。遅延回路d4は、遅延時間が内部クロックの周期Tの4/8の時間のサンプリングクロックCK4を出力する。遅延回路d5は、遅延時間が内部クロックの周期Tの5/8の時間のサンプリングクロックCK5を出力する。遅延回路d6は、遅延時間が内部クロックの周期Tの6/8の時間のサンプリングクロックCK6を出力する。遅延回路d7は、遅延時間が内部クロックの周期Tの7/8の時間のサンプリングクロックCK7を出力する。このように、サンプリングクロックCK0〜CK7は、図9に示すように、周期Tにおいて互いに等間隔で位相が異なっている。
The sampling
図8に示すように、選択回路84は、サンプリングクロック生成回路83が生成したサンプリングクロックCK0〜CK7から最適なサンプリングクロックを選択するものであり、ビデオ信号VDOxの同期パルスをサンプリングする8個の同期パルスサンプリング回路87とそのサンプリング結果に基づいて1つのサンプリングクロックを選択する最適サンプリングクロック決定回路88とを有している。同期パルスサンプリング回路87は、各サンプリングクロックCK0〜CK7に対応して同期パルスをサンプリングする。最適サンプリングクロック決定回路88によって選択されたサンプリングクロックCK0〜CK7は、ビデオ信号VDOxの位相変動に対して一番安定にサンプリングできるものである。
As shown in FIG. 8, the
同期パルスサンプリング回路87は、対応するサンプリングクロックCK0〜CK7を用いて、入力されたビデオ信号VDOxの同期パルスをサンプリングするものである。具体的には、図10に示すように、同期パルスがHigh(同期パルスのパルス開始タイミングからパルス終了タイミングまで)の間に、サンプリングクロックCK0〜CK7のパルスが開始されたときに同期パルスがサンプリングされる。
The synchronization
このとき、上述したように、同期パルスのパルス幅が、基準クロックの周期Tより若干(周期Tの1/8未満)短くなっている。言い換えれば、最も位相が進んだサンプリングクロックCK0のパルス開始タイミングから最も位相が遅れたサンプリングクロックCK7のパルス開始タイミングまでの時間が、同期パルスのパルス幅より長くなっている。このため、サンプリングクロックCK0〜CK7のうち、1つのサンプリングクロックCK0〜CK7のみが同期パルスをサンプリングすることができないようになっている。一方、サンプリングクロックCK0〜CK7においては、隣接する位相に関するパルスの開始タイミング間の時間が周期Tの1/8となっており、同期パルスのパルス幅より短い。このため、他の7つのサンプリングクロックCK0〜CK7が同期パルスをサンプリングすることができるようになっている。 At this time, as described above, the pulse width of the synchronization pulse is slightly shorter (less than 1/8 of the period T) than the period T of the reference clock. In other words, the time from the pulse start timing of the sampling clock CK0 with the most advanced phase to the pulse start timing of the sampling clock CK7 with the most delayed phase is longer than the pulse width of the synchronization pulse. For this reason, only one sampling clock CK0 to CK7 among the sampling clocks CK0 to CK7 cannot sample the synchronization pulse. On the other hand, in the sampling clocks CK0 to CK7, the time between the start timings of pulses related to adjacent phases is 1/8 of the period T, which is shorter than the pulse width of the synchronization pulse. For this reason, the other seven sampling clocks CK0 to CK7 can sample the synchronization pulse.
例えば、図10の場合、サンプリングクロックCK7のみが、同期パルスがHighの間にパルスが開始されていないため、同期パルスをサンプリングすることができない。そして、各同期パルスサンプリング回路87は、同期パルスをサンプリングすることができたとき、その結果を最適サンプリングクロック決定回路88に出力する。
For example, in the case of FIG. 10, only the sampling clock CK7 cannot sample the synchronization pulse because the pulse is not started while the synchronization pulse is High. Each synchronization
上述したように、同期パルスは、ラインデータ毎に発生するものであり、ラインデータは同期パルスと同じ位相を有している。さらに、サンプリングクロックCK0〜CK7は、ビデオ信号VDOxと同じ基準クロックから生成されているため、サンプリングクロックCK0〜CK7によって同期パルスをサンプリングすることができれば、当該サンプリングクロックによって、同期パルスの後に現れるラインデータもサンプリングすることができる。なお、サンプリングクロックCK0〜CK7とビデオ信号VDOxとが同じ基準クロックから生成されているとしても、PLL72、82のジッタ特性が異なるため、両者の間で位相のずれが発生することがある。このため、基準クロックと同位相のサンプリングクロック(本実施例においてはサンプリングクロックCK0)であっても同期パルスのサンプリングは保証されない。
As described above, the synchronization pulse is generated for each line data, and the line data has the same phase as the synchronization pulse. Further, since the sampling clocks CK0 to CK7 are generated from the same reference clock as the video signal VDOx, if the synchronization clock can be sampled by the sampling clocks CK0 to CK7, line data appearing after the synchronization pulse by the sampling clock. Can also be sampled. Even if the sampling clocks CK0 to CK7 and the video signal VDOx are generated from the same reference clock, the jitter characteristics of the
図8に戻って、最適サンプリングクロック決定回路88は、8個の同期パルスサンプリング回路87から出力された結果から、最適なサンプリングクロックを決定するものである。具体的には、最適サンプリングクロック決定回路88は、同期パルスをサンプリングすることができなかったサンプリングクロックCK0〜CK7を検出し、検出されたサンプリングクロックCK0〜CK7の位相から最も離れた位相のサンプリングクロックCK0〜CK7を、最適なサンプリングクロックとして決定する。例えば、図10の場合、同期パルスをサンプリングすることができなかったサンプリングクロックCK7を検出し、サンプリングクロックCK7の位相から最も離れた位相のサンプリングクロックCK3(図9参照)を最適なサンプリングクロックに決定する。最適なサンプリングクロックを決定する場合、最適サンプリングクロック決定回路88は、図9に示したサンプリングクロックCK0〜CK7間の位相関係を表したテーブルを参照する。この参照テーブルは、最適サンプリングクロック決定回路88の記憶手段(図示せず)に記憶されている。
Returning to FIG. 8, the optimum sampling
なお、最適なサンプリングクロックとは、同期パルスのパルス幅の中間に最も近い時刻で、同期パルスをサンプリングすることができるサンプリングクロックである。これにより、ジッタの影響などによりビデオ信号VDOxの位相がさらに変動しても確実にラインデータをサンプリングすることができる。そして、最適サンプリングクロック決定回路88は、決定結果をサンプリング回路85に出力する。
The optimum sampling clock is a sampling clock that can sample the synchronization pulse at a time closest to the middle of the pulse width of the synchronization pulse. Thereby, even if the phase of the video signal VDOx further fluctuates due to the influence of jitter or the like, the line data can be reliably sampled. Then, the optimum sampling
サンプリング回路85は、最適サンプリングクロック決定回路88が決定した最適なサンプリングクロックに同期して、ビデオ信号VDOxのラインデータ毎にドットデータをサンプリングするものである。
The
展開回路86は、サンプリング回路85がサンプリングしたドットデータを、ノズル108の配置パターンに対応するように展開して(並び替えて)、インクジェットヘッド1のドライバIC51に出力するものである。
The
ドライバIC51は、展開回路から出力されたドットデータにしたがって、アクチュエータユニって21を駆動する。これにより、ノズル108から所望のタイミングでインク滴が吐出され、用紙Pに画像が形成されることになる。
The
以上、説明した本実施形態によると、選択回路84の最適サンプリングクロック決定回路88が、互いに位相の異なる8つのサンプリングクロックCK0〜CK7から、同期パルスをサンプリングすることができる最適なサンプリングクロックを決定するため、ジッタなどによりイメージ出力回路71のビデオ信号出力回路73から出力されるビデオ信号VDOxの位相が変動しても、サンプリング回路85において確実にドットデータをサンプリングすることができる。
As described above, according to the present embodiment described above, the optimum sampling
また、8個のサンプリングクロックCK0〜CK7のうち、1つのサンプリングクロックCK0〜CK7のみが同期パルスをサンプリングすることができないようになっており、同期パルスをサンプリングすることができないサンプリングクロックCK0〜CK7を検出可能とすることによって、ビデオ信号VDOxに係る位相のずれの程度を把握することができる。 Of the eight sampling clocks CK0 to CK7, only one sampling clock CK0 to CK7 cannot sample the synchronization pulse, and the sampling clocks CK0 to CK7 that cannot sample the synchronization pulse are used. By making detection possible, the degree of phase shift related to the video signal VDOx can be grasped.
さらに、最適サンプリングクロック決定回路88は、同期パルスをサンプリングすることができなかったサンプリングクロックCK0〜CK7を検出し、検出されたサンプリングクロックCK0〜CK7の位相から最も離れた位相のサンプリングクロックCK0〜CK7を、最適なサンプリングクロックに決定するため、ジッタの影響などによりビデオ信号VDOxの位相が変動しても確実にラインデータをサンプリングすることができる。
Furthermore, the optimum sampling
加えて、サンプリングクロックCK0〜CK7は、周期Tにおいて互いに等間隔で位相が異なっているため、最適サンプリングクロック決定回路88が、最適なサンプリングクロックを決定することができる。
In addition, since the sampling clocks CK0 to CK7 have phases different from each other at equal intervals in the period T, the optimal sampling
以上、本発明の好適な実施形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、上述した実施形態においては、最も位相が進んだサンプリングクロックCK0のパルス開始タイミングから最も位相が遅れたサンプリングクロックCK7のパルス開始タイミングまでの時間が、同期パルスのパルス幅より長くなる構成となっているが、複数のサンプリングクロックの少なくとも1つが同期パルスをサンプリングできる構成になっていれば、サンプリングクロックCK0〜CK7と同期パルスとの関係は任意のものであってよい。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made as long as they are described in the claims. For example, in the above-described embodiment, the time from the pulse start timing of the sampling clock CK0 with the most advanced phase to the pulse start timing of the sampling clock CK7 with the most delayed phase is longer than the pulse width of the synchronization pulse. However, as long as at least one of the plurality of sampling clocks is configured to sample the synchronization pulse, the relationship between the sampling clocks CK0 to CK7 and the synchronization pulse may be arbitrary.
また、上述した実施形態においては、最適サンプリングクロック決定回路88が、同期パルスをサンプリングすることができなかったサンプリングクロックCK0〜CK7を検出し、検出されたサンプリングクロックCK0〜CK7の位相から最も離れた位相のサンプリングクロックCK0〜CK7を、最適なサンプリングクロックに決定する構成となっているが、同期パルスをサンプリングすることができたサンプリングクロックCK0〜CK7から任意に選択された1つのサンプリングクロックを最適なサンプリングクロックに決定する構成であってもよい。
In the above-described embodiment, the optimum sampling
さらに、上述した実施形態においては、サンプリングクロック生成回路83が、周期Tにおいて互いに等間隔で位相が異なる8個のサンプリングクロックCK0〜CK7を生成する構成であるが、サンプリングクロック生成回路が、異なる間隔で位相が異なるサンプリングクロックを生成する構成であってもよいし、生成するサンプリングクロックの数も任意のものであってよい。
Furthermore, in the above-described embodiment, the sampling
1 インクジェットヘッド
2a インク吐出面
16 制御装置
51 ドライバIC
63 印刷データ記憶部
64 ヘッド制御部
70 基準クロック生成回路
71 イメージ出力回路
72 PLL
73 ビデオ信号出力回路
81 ヘッドI/F回路(ヘッド出力回路)
82 PLL
83 サンプリングクロック生成回路
84 選択回路
85 サンプリング回路
86 展開回路
87 同期パルスサンプリング回路
88 最適サンプリングクロック決定回路
101 インクジェットプリンタ
108 ノズル
CK0〜CK7 サンプリングクロック
d0〜d7 遅延回路
VDOx ビデオ信号
DESCRIPTION OF
63 Print
73 Video
82 PLL
83 Sampling
Claims (4)
基準クロックを生成する基準クロック生成回路と、
前記記録媒体に記録される画像に係る各ドットを示すドット信号を、前記画像に関するドット配列順に、且つ、先頭に配置された同期パルスとともに、前記基準クロックに同期させて出力するイメージ出力回路と、
前記イメージ出力回路から出力された前記ドット信号を、前記インク吐出面におけるノズル配列に対応するように展開して前記インクジェットヘッドに出力するヘッド出力回路とを備えており、
前記ヘッド出力回路が、
互いに位相が異なっているとともに、隣接する位相に関するパルスの開始タイミング間の時間が前記同期パルスのパルス幅以下となっている複数のサンプリングクロックを前記基準クロックに基づいて生成するサンプリングクロック生成回路と、
前記複数のサンプリングクロックのうち、前記同期パルスのパルス開始タイミングからパルス終了タイミングまでの間にパルスが開始される前記サンプリングクロックのいずれか1つを選択する選択回路と、
前記選択回路が選択した前記サンプリングクロックに同期して、前記ドット信号をサンプリングするサンプリング回路とを有していることを特徴とする制御装置。 A transport mechanism that transports the recording medium and a nozzle that extends in a direction orthogonal to the transport direction of the recording medium and that ejects ink droplets while facing the recording medium transported to the transport mechanism A control device for controlling an inkjet printer having inkjet heads arranged in a matrix on the ejection surface,
A reference clock generation circuit for generating a reference clock; and
An image output circuit that outputs a dot signal indicating each dot related to an image recorded on the recording medium in the dot arrangement order of the image and in synchronization with the reference clock together with a synchronization pulse arranged at the head;
A head output circuit that develops the dot signal output from the image output circuit so as to correspond to the nozzle arrangement on the ink discharge surface and outputs the same to the inkjet head;
The head output circuit is
A sampling clock generation circuit that generates a plurality of sampling clocks based on the reference clock, the phases of which are different from each other and the time between the start timings of pulses related to adjacent phases is equal to or less than the pulse width of the synchronization pulse;
A selection circuit that selects any one of the sampling clocks in which a pulse is started between a pulse start timing and a pulse end timing of the synchronization pulse among the plurality of sampling clocks;
And a sampling circuit that samples the dot signal in synchronization with the sampling clock selected by the selection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007258252A JP5119836B2 (en) | 2007-10-02 | 2007-10-02 | Control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007258252A JP5119836B2 (en) | 2007-10-02 | 2007-10-02 | Control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009083389A true JP2009083389A (en) | 2009-04-23 |
JP5119836B2 JP5119836B2 (en) | 2013-01-16 |
Family
ID=40657454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007258252A Active JP5119836B2 (en) | 2007-10-02 | 2007-10-02 | Control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5119836B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6075167A (en) * | 1983-09-30 | 1985-04-27 | Matsushita Graphic Commun Syst Inc | Synchronizing clock generator |
JPH06320762A (en) * | 1993-04-30 | 1994-11-22 | Hewlett Packard Co <Hp> | Printing method |
JP2001350389A (en) * | 2000-06-07 | 2001-12-21 | Canon Inc | Synchronous clock generator and image forming device |
JP2007185879A (en) * | 2006-01-13 | 2007-07-26 | Brother Ind Ltd | Inkjet head and inkjet recording apparatus |
-
2007
- 2007-10-02 JP JP2007258252A patent/JP5119836B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6075167A (en) * | 1983-09-30 | 1985-04-27 | Matsushita Graphic Commun Syst Inc | Synchronizing clock generator |
JPH06320762A (en) * | 1993-04-30 | 1994-11-22 | Hewlett Packard Co <Hp> | Printing method |
JP2001350389A (en) * | 2000-06-07 | 2001-12-21 | Canon Inc | Synchronous clock generator and image forming device |
JP2007185879A (en) * | 2006-01-13 | 2007-07-26 | Brother Ind Ltd | Inkjet head and inkjet recording apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5119836B2 (en) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151473B2 (en) | Inkjet recording device | |
JP5195797B2 (en) | Liquid ejection device | |
JP2007313649A (en) | Inkjet printer | |
JP2006123397A (en) | Line type inkjet recorder and inkjet recorder | |
JP2006082259A (en) | Line type inkjet printer | |
JP5348011B2 (en) | Droplet discharge head and droplet discharge apparatus | |
JP2008044300A (en) | Recording device and pulse generation controller | |
JP4588618B2 (en) | Inkjet recording device | |
JP5338542B2 (en) | Liquid ejection device | |
JP2010076440A (en) | Recorder | |
JP2009083401A (en) | Recording device | |
JP2006150816A (en) | Inkjet recorder and waveform determination method | |
JP4888247B2 (en) | Inkjet recording device | |
JP2012179720A (en) | Nozzle plate for liquid ejection head, liquid ejection head using the same, and recorder | |
JP4784658B2 (en) | Image forming apparatus | |
JP5119836B2 (en) | Control device | |
JP2008068526A (en) | Inkjet recording device | |
JP2006315319A (en) | Ink jet recorder | |
JP5971037B2 (en) | Liquid ejection device | |
JP4479732B2 (en) | Inkjet recording device | |
JP2007175915A (en) | Inkjet printer | |
JP5598113B2 (en) | Liquid ejection device, control device, and program | |
JP5857523B2 (en) | Liquid ejection device | |
JP2012096385A (en) | Liquid ejection head, and recording apparatus using the same | |
JP5262215B2 (en) | Inkjet recording device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5119836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |