JP2009081597A - Fm受信機、及びfmチューナ - Google Patents

Fm受信機、及びfmチューナ Download PDF

Info

Publication number
JP2009081597A
JP2009081597A JP2007248434A JP2007248434A JP2009081597A JP 2009081597 A JP2009081597 A JP 2009081597A JP 2007248434 A JP2007248434 A JP 2007248434A JP 2007248434 A JP2007248434 A JP 2007248434A JP 2009081597 A JP2009081597 A JP 2009081597A
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
image
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007248434A
Other languages
English (en)
Inventor
Hiroyuki Hasegawa
博之 長谷川
Keiji Kobayashi
啓二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007248434A priority Critical patent/JP2009081597A/ja
Publication of JP2009081597A publication Critical patent/JP2009081597A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

【課題】イメージキャンセルミキサを用いたFM受信機において、受信周波数に依存してイメージキャンセル度に違いが生じる。
【解決手段】第1混合回路66におけるイメージキャンセルミキサにて互いに直交すべき信号の位相関係を、レジスタ106に設定されるデータDPAにより調整する。不揮発性のメモリ60に、位相関係の受信周波数fに対する依存性についての較正情報140を予め格納しておく。例えば、複数のfにてRF回路62にイメージ周波数のRF信号を入力したときの受信電界強度信号に基づいて、イメージキャンセル度を最適とするDPAを予め測定により求める。較正情報140はこのDPAが表す位相調整の度合いを含む。マイクロコンピュータ54は、受信動作にてfを変更する際、当該較正情報140に基づき、補間演算によりfに対応するDPAを求め、レジスタ106に設定する。
【選択図】図1

Description

本発明は、FM受信機及びFMチューナに関し、特に受信帯域内でのイメージ除去特性の安定化に関する。
図3は、従来のFM受信機2の回路構成を示すブロック図である。アンテナ4で受信されたRF(Radio Frequency)信号SRF0は、RF回路6に入力される。RF回路6は、受信対象とする広い帯域にわたるRF信号SRF0から、搬送波周波数fを有する目的受信局を含む狭い帯域のRF信号SRFを抽出する同調処理を行う。
第1混合回路8は、RF回路6から入力されるRF信号SRFと、第1局部発振部10から入力される周波数fLO1の第1局部発振信号SLO1とを混合して、第1中間周波数(Intermediate Frequency:IF)fIF1を有する第1中間信号SIF1を生成する。
第1局部発振部10は、電圧制御発振器(VCO)を用いたPLL(Phase Lock Loop)回路を有し、VCOが出力する発振信号SOSC1に基づいてSLO1を生成する。ちなみに、VCOは、共振回路を構成する容量素子に、印加電圧に応じて静電容量Cが変化するバラクタダイオードを用い、PLL回路のループフィルタが出力する制御電圧Vtをバラクタダイオードに印加して容量Cを変化させることで発振周波数を制御できる。
IF1は、第2混合回路12に入力される。第2混合回路12は、第1中間信号SIF1を、第2局部発振部16から入力される周波数fLO2の第2局部発振信号SLO2と混合して、第2中間周波数fIF2の第2中間信号SIF2を生成する。
IF2は、IFBPF18、リミッタアンプ20を経て、FM検波回路22に入力される。FM検波回路22は例えば、SIF2をFM検波し、音声帯域成分を含む検波出力信号SDETを出力する。
さて、RF回路6の出力信号に含まれる周波数fの目的受信局を第1中間周波数fIF1へダウンコンバートするとき、周波数混合により生ずる和信号(周波数:f+fLO1)と差信号(周波数:|f−fLO1|)とのうち差信号が利用され、fLO1が|f−fLO1|=fIF1を満たすSLO1により、目的受信局は周波数fからfIF1へ変換される。ここで、|f−fLO1|=fIF1を満たすfLO1は(f+fIF1)と(f−fIF1)との2通り存在する。そのため、例えば、fLO1を(f+fIF1)とする場合、目的受信局がfIF1へ変換される一方で同時に、SRFに含まれうる周波数(f+2fIF1)の成分もfIF1へ変換され、これがイメージ妨害信号となる。また、fLO1を(f−fIF1)とした場合も同様にしてイメージ妨害信号が発生する。
このイメージ妨害信号を除去するために、第1混合回路8をイメージキャンセルミキサ(IQミキサ)で構成することが行われている。図4は、イメージキャンセルミキサの原理を説明するための模式的なブロック図である。RF回路6から差動信号として出力されるRF信号SRFの非反転側の信号をSRF(0)、反転側の信号をSRF(−π)と表す。SRF(−π)をミキサ40に入力し、SRF(0)をミキサ41に入力する。第1局部発振部10は、VCOの出力信号SOSC1を分周回路42で分周し、第1局部発振信号SLO1を生成する。その際、分周回路42はSLO1として、位相が互いに(π/2)[rad]ずれた2つの信号SLO1(0)とSLO1(−π/2)とを生成し、ミキサ40に対してはSLO1(−π/2)を入力し、ミキサ41に対してはSLO1(0)を入力する。ミキサ40は、SRF(0)に対して位相が(−π)[rad]ずれたSRF(−π)と、SLO1(0)に対して位相が(−π/2)[rad]ずれたSLO1(−π/2)とを混合して、SRFを周波数fIF1のSCH1へダウンコンバートする。一方、ミキサ41は、SRF(0)と、SLO1(0)とを混合して、SRFを周波数fIF1のSCH2へダウンコンバートする。ミキサ40の出力信号SCH1はAPF(All Pass Filter)43にて位相を(π/4)[rad]シフトされ、ミキサ41の出力信号SCH2はAPF44にて位相を(−π/4)[rad]シフトされ、それぞれ加算器45へ入力される。加算器45は、APF43,44から出力されるSCH1,SCH2を加算合成した信号を出力する。
ここで、APF43の出力信号SCH1に含まれる目的受信局の信号成分の位相は(−π/4)[rad]シフトし、イメージ信号成分の位相は(−5π/4)[rad]シフトする。一方、APF44の出力信号SCH2に含まれる目的受信局の信号成分の位相は(−π/4)[rad]シフトし、イメージ信号成分の位相は(−π/4)[rad]シフトする。その結果、SCH1及びSCH2それぞれに含まれる目的受信局の信号成分は同相となり、加算器45の出力には、それら信号成分を足し合わせた信号が現れる。一方、SCH1及びSCH2それぞれに含まれるイメージ信号成分は互いに逆相となり、加算器45にて相殺され、その出力にはイメージ信号は理論的には現れない。
第1混合回路8を構成するイメージキャンセルミキサ回路のAPF43,44は、例えば、それらを構成する抵抗素子Rや容量素子Cをスイッチ素子で切り換え可能として、位相シフト量を制御できるように構成されている。スイッチ素子は、スイッチ制御回路26がレジスタ24に格納されたデータのビット値に応じて、スイッチ素子の制御電圧信号を生成し、当該制御電圧信号でAPF43,44に設けた上述のスイッチ素子のオン/オフが切り換えられる。
FM受信機2は、上述の回路(FMチューナ回路)と、当該FMチューナ回路の動作を制御するマイクロコンピュータ32及び当該FMチューナ回路の制御パラメータ等を格納したEEPROM等のメモリ34とで構成される。例えば、FMチューナ回路が構成された集積回路(IC)は、システムバス36を介してマイクロコンピュータ32やメモリ34に接続される。メモリ34には、イメージキャンセルミキサにおけるイメージ信号除去を好適とするAPF43,44の位相調整設定データが予め格納されており、マイクロコンピュータ32は、FM受信機2の起動時にその位相調整設定データをメモリ34から読み出してレジスタ24に書き込む。この位相調整設定データは、受信帯域のほぼ中心となる周波数でのイメージキャンセル度に基づいて定められ、受信帯域全体に共通に適用される。
特開平6−338836号公報 特開2001−177425号公報
イメージキャンセルミキサにおける2つの信号チャネルの位相差は、目的受信局の周波数fに依存し得る。例えば、上述のようにイメージ信号除去の原理には、(π/2)[rad]の位相差が要求される部分があり、その部分で位相差が(π/2)からずれるとイメージキャンセル度が低下する。すなわち、受信対象帯域内にて、イメージキャンセル度が変動するという問題があった。例えば、上述したように、受信帯域のほぼ中心となる周波数で好適なイメージキャンセル度が得られるように位相調整データを定めた場合、その周波数から離れた受信帯域内の高い周波数領域や低い周波数領域ではイメージキャンセル度が不十分となり得るという問題が生じる。
本発明は上記問題点を解決するためになされたものであり、受信対象帯域内にて、安定したイメージ信号除去が実現されるFM受信機及びFMチューナを提供することを目的とする。
本発明に係るFM受信機は、受信信号を第1信号チャネルと第2信号チャネルとに分岐し、各信号チャネル毎に目的受信周波数を所定の中間周波数にシフトさせる周波数変換を行い、前記第1信号チャネルにて得られた第1信号及び前記第2信号チャネルにて得られた第2信号をイメージ周波数成分が相殺される位相関係で合成して、目的受信信号の中間周波信号を生成するイメージキャンセルミキサ回路と、位相調整設定データに基づき、前記第1信号及び前記第2信号相互の前記位相関係を調整する位相関係調整回路と、前記位相関係の前記目的受信周波数に対する依存性についての較正情報を予め格納された記憶部と、前記較正情報に基づいて前記位相関係調整回路に前記目的受信周波数に応じた前記位相調整設定データを設定する制御部と、を有する。
本発明によれば、受信動作時には、予め記憶部に格納された較正情報を用いてイメージキャンセルミキサ回路の第1信号及び第2信号相互の位相関係が目的受信周波数に応じて調整される。これにより、イメージキャンセルミキサ回路によるイメージ周波数成分の相殺効果に関して受信周波数に対する依存性を解消することができ、受信周波数によらず好適なイメージ信号除去の効果を得ることが可能となる。
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。図1は、実施形態に係るFM受信機の概略のブロック構成図である。本FM受信機50は、FMチューナ回路52と、当該FMチューナ回路52の動作を制御する制御部であるマイクロコンピュータ54と、それらの間の通信を可能とするシステムバス56とを含んで構成されるFMラジオ受信機である。FMチューナ回路52の主要部はIC化され、例えば、アンテナ58で受信されたRF信号SRF0から希望局の音声信号に対応した出力信号SOUTを生成する信号処理回路と、当該信号処理回路の動作で用いられるデータ等を格納したEEPROM等の不揮発性のメモリ60とが1チップ若しくは1パッケージのIC、又は別チップとして構成される。
アンテナ58で受信されたRF信号SRF0は、RF回路62、第1局部発振部64、第1混合回路66、バンドパスフィルタ(BPF:Band Pass Filter)68,72、バッファアンプ70,78、第2局部発振部74、第2混合回路76、IFBPF80、リミッタアンプ82、FM検波回路84、及びマトリクス回路(MPX回路)86を含んで構成される信号処理系で処理され、出力信号SOUTが生成される。
FMチューナ回路52は上述の構成要素の他、Sメータ回路92、帯域幅制御回路94、レジスタ104,106及びD/A変換回路108、スイッチ制御回路110を含んで構成される。
RF信号SRF0はRF回路62に入力される。RF回路62は、受信対象帯域にわたるRF信号SRF0から、搬送波周波数fを有する目的受信局を含む比較的狭い帯域のRF信号SRFを抽出する同調処理を行う。同調処理では、同調周波数fを中心周波数とするRFBPFが、目的受信信号の近傍帯域から外れた成分を減衰させる。同調周波数fの制御において、マイクロコンピュータ54はシステムバス56を介してメモリ60から所望のfに応じたデータを読み出し、レジスタ104に設定する。D/A変換回路108はレジスタ104に設定された当該データに応じた電圧を生成し、RFBPFを構成するバラクタダイオードに印加する。バラクタダイオードは印加電圧に応じてその静電容量Cを変化させる。それによりRFBPFの通過帯域の中心周波数に対応した同調周波数fが制御される。RF回路62で抽出されたRF信号SRFは第1混合回路66に入力される。
第1局部発振部64は、第1局部発振回路112と分周回路114とを含んで構成され、第1局部発振信号SLO1を出力する。第1発振回路112はVCOを用いたPLL回路で構成され、発振信号SOSC1を生成する。分周回路114はSOSC1を例えば、1/2や1/3など所定の分周比で分周してSLO1を生成する。
第1混合回路66は、入力されたRF信号SRFを、第1局部発振部64から入力される第1局部発振信号SLO1と混合して、第1中間信号SIF1を生成する。SLO1の周波数fLO1は、SRFに含まれる目的受信局の信号の搬送波周波数fが第1混合回路66によるSIF1への周波数変換にて所定の第1中間周波数fIF1に変換されるように調整される。この調整は、マイクロコンピュータ54が図示しないレジスタにデータを設定し、当該データに基づいて第1局部発振回路112に含まれるVCOの発振周波数や分周回路の分周比を制御することにより行われる。第1中間周波数fIF1は、例えば、10.7MHzに設定される。
第1混合回路66は、イメージキャンセルミキサ(IQミキサ)を用いて構成され、SRFに含まれ得るイメージ妨害信号を除去可能に構成される。第1混合回路66を構成するイメージキャンセルミキサの基本的な構成は例えば、図4に示すものである。図2は、イメージキャンセルミキサのより詳細な構成例を示す回路図であり、図4と同じ構成要素には同一の符号を付している。このイメージキャンセルミキサは、ダブルバランスドミキサからなるミキサ40,41を有する。図4を用いて説明したように、ミキサ40,41はRF回路62から差動信号のSRFを入力され、分周回路114から互いに位相が(π/2)[rad]ずれたSLO1を入力される。ミキサ40,41それぞれの差動出力がAPF43,44に入力される。
APF43,44はポリフェーズフィルタで構成することができる。APF43,44を構成する各抵抗素子R1にはそれぞれ並列接続可能な抵抗素子R2が設けられ、MOSトランジスタで構成されるスイッチSW1〜SW4のオン/オフによりR1に並列接続するか否かが制御される。なお、図2では、図示の便宜上、R1に並列接続され得る抵抗素子はR2のみとしたが、実際には、より多くの抵抗素子がMOSスイッチで並列接続可能に構成される。スイッチ制御回路110は、レジスタ106に格納された位相調整設定データに基づいて、APF43,44のMOSスイッチのオン/オフを制御する制御電圧信号を生成する。この構成により、当該部分の抵抗値を多段階に変化させることができ、それにより、APF43,44の位相シフト量を制御できる。
上述の例では、APF43,44を構成する抵抗値をスイッチ素子で多段階に切り換える構成としているが、APF43,44を構成するコンデンサについてスイッチ素子による切り換えで多段階に容量値を変更し、APF43,44の位相を制御する構成とすることもできる。また、コンデンサをバラクタダイオードのような容量可変な素子を用いて構成してもよい。例えば、バラクタダイオードを用いた場合、位相調整設定データは、位相調整の度合いを表す数値データとする。そして、レジスタ106に格納された位相調整設定データをアナログ電圧信号に変換するD/A変換回路を設け、その出力電圧をバラクタダイオードに印加して、バラクタダイオードの容量を制御する構成とすることができる。
なお、レジスタ106に対する位相調整設定データDPAの設定は、マイクロコンピュータ54により行われる。この点については後述する。
第1混合回路66の加算器45から出力される差動信号のSIF1はシングルエンド信号に変換され、BPF68、バッファアンプ70及びBPF72を経て、第2混合回路76に入力される。例えば、BPF68,72はセラミックフィルタを用いて構成することができる。
第2混合回路76は、入力された第1中間信号SIF1を、第2局部発振部74から入力される第2局部発振信号SLO2と混合して、第2中間周波数fIF2の第2中間信号SIF2を生成する。SLO2の周波数fLO2は、(fIF1−fIF2)に設定され、SIF1に含まれる周波数fIF1の目的受信信号は第2混合回路76において周波数fIF2に変換される。第2中間周波数fIF2は、例えば、450kHzに設定される。
IF2は、バッファアンプ78を経由して、IFBPF80に入力される。IFBPF80は、fIF2を中心周波数とし、かつ通過帯域幅Wを可変設定できるバンドパスフィルタである。IFBPF80の通過帯域幅Wは帯域幅制御回路94により制御される。
IFBPF80から出力されたSIF2は、リミッタアンプ82を経て、FM検波回路84に入力される。FM検波回路84は例えば、クオドラチュア検波回路で構成される。FM検波回路84は、リミッタアンプ82から入力されたSIF2をFM検波し、検波出力信号SDETを出力する。
マトリクス回路86は、ステレオ放送時には、ステレオコンポジット信号であるSDETからパイロット信号SPLを相殺し、(L+R)信号、(L−R)信号をそれぞれ抽出して、それら(L+R)信号と(L−R)信号とから、マトリクス方式によりL信号とR信号とを分離し出力する。
Sメータ回路92は、例えば、BPF72から入力されたSIF1に基づいて、SIF1に含まれる変動成分信号SM−ACを生成すると共に、当該変動成分をLPFで平滑化して受信電界強度信号SM−DCを生成する。
次に、FM受信機50におけるイメージ信号除去の制御について説明する。メモリ60は、第1混合回路66を構成するイメージキャンセルミキサでのイメージ信号除去の受信周波数fに対する依存性についての較正情報140を予め格納されている。マイクロコンピュータ54は、目的受信周波数fに対応して同調周波数fを可変するRF回路62での同調制御に連動して、較正情報140に基づいてレジスタ106にfに応じた位相調整設定データDPAを設定する。
較正情報140は、複数の受信周波数fそれぞれでの、第1混合回路66におけるイメージ周波数成分に対する相殺効果が最大となる位相調整設定データDPAに基づいて取得することができる。
FMチューナ回路52の主要部がIC化され、例えば、アンテナ58で受信されたRF信号SRF0から希望局の音声信号に対応した出力信号SOUTを生成する信号処理回路と、当該信号処理回路の動作で用いられるデータ等を格納したEEPROM等の不揮発性のメモリ60とが1チップ又は1パッケージのICとして構成される場合には、半導体製造メーカーにおいて、FMチューナ回路52を構成するFMチューナ用ICのパッケージング工程の完了後、当該ICの動作確認検査を行う工程で、較正情報140を取得するための測定を行うことができる。また、FMチューナ回路52の信号処理回路の主要部が形成されたICと当該信号処理回路の動作で用いられるデータ等を格納したEEPROM等の不揮発性のメモリ60とが別チップでモジュールかオンボードにて構成されている場合には、チューナーメーカーやセットメーカーにて測定を行うことができる。
測定は、受信対象帯域内に設定したn点(nは2以上の自然数である)の測定周波数f(k)(kはn以下の自然数である)にて行う。検査対象のICのRF回路62を測定周波数f(k)に同調させ、RF回路62の入力端子に、イメージ周波数(f(k)+2fIF)で所定強度の検査RF信号を入力する。この状態でSメータ回路92から出力される受信電界強度信号SM−DCは、第1混合回路にて生成される第1中間信号SIF1に含まれるイメージ信号成分の強度を表すものとなる。そこで、レジスタ106に格納する位相調整設定データDPAを書き換え、SM−DCの電圧値をモニタし、SM−DCが最小となる位相調整設定データDPA(k)を探索する。この探索を各f(k)について行い、n個のDPA(k)を求める。
位相調整設定データDPAが位相調整の度合いを表す数値データである構成では、得られた各DPA(k)はf(k)と対応付けて、メモリ60に較正情報140として書き込まれる。n=3の場合の具体例として、f(1)=76MHzに対応付けてDPA(1)=12、f(2)=83MHzに対応付けてDPA(2)=15、f(3)=90MHzに対応付けてDPA(3)=17がメモリ60に格納される。
FM受信機50は、このメモリ60に予め較正情報140が記録されたFMチューナ用ICを用いて組み立てることができる。このように、FMチューナの信号処理回路とメモリ60とを一体としたFMチューナ用ICは、当該信号処理回路に対応した較正情報140をIC製造時にメモリ60に格納できる。FM受信機50のセットメーカー等は、予め半導体メーカーにて較正情報140が書き込まれたICを用いることで、第1混合回路66のイメージキャンセルに関する特性についての調整工程を省くことができる。なお、FMチューナの信号処理回路とメモリ60とを別チップにて構成する場合はチューナーメーカーやセットメーカーにて第1混合回路66のイメージキャンセルに関する特性についての調整工程を行う。
なお、メモリ60に格納された較正情報140は、FM受信機50の組立後に必要に応じて書き換えることもできる。また、メモリ60をFM信号の処理回路とは別のICとし、それらIC等を基板等に取り付けFM受信機50を組み立てた後に、較正情報140についての測定を行ってメモリ60に書き込んでもよい。
FM受信機50の受信動作時には、上述したように、マイクロコンピュータ54が目的受信周波数fへの同調制御に連動して、較正情報140に基づきレジスタ106にfに応じた位相調整設定データDPAを設定する。その際、較正情報140として上述した複数セットの(f(k),DPA(k))を格納する構成では、マイクロコンピュータ54は、任意のfに対し、補間又は外挿によって位相調整設定データDPAを求める。
例えば、上述した3セットの(f(k),DPA(k))において、fが78.4MHzである場合に、マイクロコンピュータ54は、(f(1),DPA(1))と(f(2),DPA(2))とを補間して、DPA=13を得、これをレジスタ106に書き込む。
また、放送局の周波数は、一定の間隔を置いて設定されたチャンネルに割り当てられる。例えば、日本のFM放送のチャンネルは100kHzステップで設定されている。このように、fは連続ではなく有限個数の値であるため、それら全てについてのDPAのデータ容量もそれほど多くはならない。よって、チャンネル毎に、予め補間演算を行ってDPAを算出し、当該DPAを較正情報140としてメモリ60に格納してもよい。
さらに、上述した3セットの(f(k),DPA(k))において例えば、f(1)とf(2)との間では、日本での1チャンネルに相当する100kHz毎のDPAの変化量は約0.042である。ここではDPAは整数であり、補間演算において小数点以下を切り捨てるので、f(1)からf(2)まではDPAは23チャンネル毎に1ずつ増加する。言い換えれば、複数の連続するチャネルが同一のDPAとなる。このような場合には、チャンネル列上にてDPAが変化するチャンネル位置など、DPAが一定となるチャンネル区間を示す情報と、当該区間でのDPAとを較正情報140とすることによりメモリ60の所要量を抑制できる。この場合には、マイクロコンピュータ54は、指定されたfが属するチャンネル区間を判別し、当該区間に対応するDPAを読み出して、レジスタ106に設定する。
なお、ここではn=3の例を説明したが、nをより多くすれば補間の精度向上が図られる。
ここで、DPAが位相調整の度合いに対応した数値である場合とは、例えば、上述したAPFにてバラクタダイオードを容量素子として用いた構成において、バラクタダイオードの制御電圧をDPAとする場合である。しかし、レジスタ106に格納されるデータである位相調整設定データDPAが位相調整の度合いを表す数値ではない場合もある。例えば、図2に示すAPF43,44において複数のMOSスイッチのオン/オフの状態を、DPAの各ビットで表す構成がこの場合に該当する。この場合には、得られたDPA(k)を位相調整の度合いを表す数値データDNUM(k)に変換し、得られた各DNUM(k)をf(k)と対応付けて、メモリ60に較正情報140として書き込む。そして、任意のfについての受信動作時には、マイクロコンピュータ54が補間演算を行って、fに対応するDNUMを算出し、さらに、補間で得られたDNUMを位相調整設定データDPAに変換して、当該DPAをレジスタ106に設定する。
なお、ラジオの各チャンネルについて予めDNUMの補間演算を行い、DNUMの補間値に対応するDPAを求めて、メモリ60には当該DPAを保持する構成とすることもできる。この構成での受信動作時には、マイクロコンピュータ54は、メモリ60からDPAを読み出してレジスタ106に設定する。
本FM受信機50では、以上説明したように、較正情報140を用いてfに応じた位相調整設定データがレジスタ106に設定される。これにより、原理的に、イメージ信号除去が受信対象帯域内の任意の周波数、又はチャンネルにて好適に行われる。
本発明の実施形態に係るFM受信機の概略のブロック構成図である。 イメージキャンセルミキサの構成例を示す回路図である。 従来のFM受信機の構成を説明するブロック図である。 イメージキャンセルミキサの基本的な回路構成を示すブロック図である。
符号の説明
40,41 ミキサ、42 分周回路、43,44 APF、45 加算器、50 FM受信機、52 FMチューナ回路、54 マイクロコンピュータ、56 システムバス、58 アンテナ、60 メモリ、62 RF回路、64 第1局部発振部、66 第1混合回路、68,72 BPF、70,78 バッファアンプ、74 第2局部発振部、76 第2混合回路、80 IFBPF、82 リミッタアンプ、84 FM検波回路、86 マトリクス回路、92 Sメータ回路、94 帯域幅制御回路、104,106 レジスタ、108 D/A変換回路、110 スイッチ制御回路、112 第1局部発振回路、114 分周回路。

Claims (4)

  1. 受信信号を第1信号チャネルと第2信号チャネルとに分岐し、各信号チャネル毎に目的受信周波数を所定の中間周波数にシフトさせる周波数変換を行い、前記第1信号チャネルにて得られた第1信号及び前記第2信号チャネルにて得られた第2信号をイメージ周波数成分が相殺される位相関係で合成して、目的受信信号の中間周波信号を生成するイメージキャンセルミキサ回路と、
    位相調整設定データに基づき、前記第1信号及び前記第2信号相互の前記位相関係を調整する位相関係調整回路と、
    前記位相関係の前記目的受信周波数に対する依存性についての較正情報を予め格納された記憶部と、
    前記較正情報に基づいて前記位相関係調整回路に前記目的受信周波数に応じた前記位相調整設定データを設定する制御部と、
    を有することを特徴とするFM受信機。
  2. データ転送手段を介して制御部に接続可能な集積回路であるFMチューナにおいて、
    受信信号を第1信号チャネルと第2信号チャネルとに分岐し、各信号チャネル毎に目的受信周波数を所定の中間周波数にシフトさせる周波数変換を行い、前記第1信号チャネルにて得られた第1信号及び前記第2信号チャネルにて得られた第2信号をイメージ周波数成分が相殺される位相関係で合成して、目的受信信号の中間周波信号を生成するイメージキャンセルミキサ回路と、
    前記位相関係の前記目的受信周波数に対する依存性についての較正情報を予め格納され、前記制御部から当該較正情報を読み出し可能な記憶部と、
    前記制御部が前記較正情報に基づき前記目的受信周波数に応じて設定する位相調整設定データに基づいて、前記イメージキャンセルミキサ回路での前記位相関係を調整する位相関係調整回路と、
    を有することを特徴とするFMチューナ。
  3. 請求項2に記載のFMチューナにおいて、
    前記較正情報は、複数の前記目的受信周波数それぞれでの、前記イメージキャンセルミキサ回路における前記イメージ周波数成分に対する相殺効果が最大となる前記位相調整設定データに基づくものであること、
    を特徴とするFMチューナ。
  4. 請求項2に記載のFMチューナにおいて、
    前記較正情報は、複数の前記目的受信周波数それぞれでの、前記イメージキャンセルミキサ回路における前記イメージ周波数成分に対する相殺効果が最大となる前記位相調整設定データに基づいた調整度合いを表す数値であり、
    任意の前記目的受信周波数にて前記位相関係調整回路に設定される前記位相調整設定データは、前記較正情報から補間又は外挿に基づき定められること、
    を特徴とするFMチューナ。
JP2007248434A 2007-09-26 2007-09-26 Fm受信機、及びfmチューナ Pending JP2009081597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007248434A JP2009081597A (ja) 2007-09-26 2007-09-26 Fm受信機、及びfmチューナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007248434A JP2009081597A (ja) 2007-09-26 2007-09-26 Fm受信機、及びfmチューナ

Publications (1)

Publication Number Publication Date
JP2009081597A true JP2009081597A (ja) 2009-04-16

Family

ID=40656039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007248434A Pending JP2009081597A (ja) 2007-09-26 2007-09-26 Fm受信機、及びfmチューナ

Country Status (1)

Country Link
JP (1) JP2009081597A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307465A (ja) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp 受信装置の補償方法・受信装置及び送受信装置
JP2000223956A (ja) * 1999-01-29 2000-08-11 Hitachi Ltd イメージキャンセルミクサ回路
JP2001211136A (ja) * 1999-11-15 2001-08-03 Fujitsu Ten Ltd ディジタル放送受信機及びセグメント数検出装置
JP2001223759A (ja) * 2000-02-14 2001-08-17 Sharp Corp ケーブルモデム用チューナ
JP2004096313A (ja) * 2002-08-30 2004-03-25 Niigata Seimitsu Kk 受信機およびその調整システム、方法
JP2006157866A (ja) * 2004-10-27 2006-06-15 Matsushita Electric Ind Co Ltd 複素フィルタ回路および受信回路
JP2007110685A (ja) * 2005-09-16 2007-04-26 Oki Electric Ind Co Ltd 受信装置およびその妨害信号減衰方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307465A (ja) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp 受信装置の補償方法・受信装置及び送受信装置
JP2000223956A (ja) * 1999-01-29 2000-08-11 Hitachi Ltd イメージキャンセルミクサ回路
JP2001211136A (ja) * 1999-11-15 2001-08-03 Fujitsu Ten Ltd ディジタル放送受信機及びセグメント数検出装置
JP2001223759A (ja) * 2000-02-14 2001-08-17 Sharp Corp ケーブルモデム用チューナ
JP2004096313A (ja) * 2002-08-30 2004-03-25 Niigata Seimitsu Kk 受信機およびその調整システム、方法
JP2006157866A (ja) * 2004-10-27 2006-06-15 Matsushita Electric Ind Co Ltd 複素フィルタ回路および受信回路
JP2007110685A (ja) * 2005-09-16 2007-04-26 Oki Electric Ind Co Ltd 受信装置およびその妨害信号減衰方法

Similar Documents

Publication Publication Date Title
JP4760701B2 (ja) フロントエンド集積回路
US6438361B1 (en) Apparatus and method for automatic selection of broadband frequency channel using double frequency conversion
US7729681B2 (en) Radio wave receiving apparatus, radio wave receiving circuit and radio wave timepiece
JP3922235B2 (ja) 高周波受信装置とそれに用いる集積回路
JP5181791B2 (ja) 電圧制御型可変周波数発振回路および信号処理回路
WO2002101947A1 (fr) Recepteur et circuit integre
JP3729171B2 (ja) 混合回路とこれを用いた高周波信号受信装置
US20060068740A1 (en) Receiver if circuit including image rejection mixer and active bandpass filter
US7480496B2 (en) High-frequency receiver and portable device using the same
US20060262230A1 (en) Receiver if system having image rejection mixer and band-pass filter
JP2009246605A (ja) Pll回路およびそのic
US11064446B2 (en) Apparatus and methods for wideband receivers
WO2014147921A1 (ja) 受信装置および受信方法
JP5402037B2 (ja) Fm・am復調装置とラジオ受信機および電子機器ならびにイメージ補正調整方法
US7756496B2 (en) Oscillation controlling apparatus, recording medium having program recorded thereon, and channel selecting apparatus
US10609323B2 (en) Universal tuning module
US7953383B2 (en) Dual band receiver
JP2009253558A (ja) 電子機器、電子機器の調整方法およびic
JP2008160672A (ja) ミキサ回路の入力回路
JP4968146B2 (ja) 放送信号受信機およびその受信制御方法、並びにic
JP2001044872A (ja) 受信信号処理用半導体集積回路
US9432610B2 (en) Receiver apparatus, tuner, and circuit
JP2009081597A (ja) Fm受信機、及びfmチューナ
JP2008211531A (ja) フィルタ回路
JP2011250035A (ja) 受信装置、受信方法、プログラム、および受信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313