JP2009076608A - Thin film thermistor and manufacturing method of thin film thermistor - Google Patents

Thin film thermistor and manufacturing method of thin film thermistor Download PDF

Info

Publication number
JP2009076608A
JP2009076608A JP2007243131A JP2007243131A JP2009076608A JP 2009076608 A JP2009076608 A JP 2009076608A JP 2007243131 A JP2007243131 A JP 2007243131A JP 2007243131 A JP2007243131 A JP 2007243131A JP 2009076608 A JP2009076608 A JP 2009076608A
Authority
JP
Japan
Prior art keywords
thin film
thermistor
pair
film
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007243131A
Other languages
Japanese (ja)
Inventor
Hitoshi Inaba
均 稲場
Kensho Nagatomo
憲昭 長友
Yoshinori Adachi
美紀 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007243131A priority Critical patent/JP2009076608A/en
Publication of JP2009076608A publication Critical patent/JP2009076608A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film thermistor and a manufacturing method thereof such that the thermistor can be made compact and its resistance value can be adjusted with high precision without damaging a thermistor thin film itself. <P>SOLUTION: The thin film thermistor comprises a silicon substrate 3 having an SiO<SB>2</SB>layer 2 formed on a surface, the thermistor thin film 4 pattern-formed on a top surface of the SiO<SB>2</SB>layer 2, a pair of thin film upper electrodes 5 pattern-formed on the thermistor thin film 4, an insulating protection film 6 formed on a top surface of the silicon substrate 3 to cover the thermistor thin film 4 and thin film upper electrodes 5, a pair of through holes 8, having conductive films reaching the pair of thin film upper electrodes 5, formed on internal surfaces of through holes bored in the protection film 6, and a pair of upper lead-out electrodes 9 formed on the protection film 6 and having their one-end sides connected to the pair of through holes 8, wherein the resistance value is adjusted by partially removing the pair of upper lead-out electrodes 9. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、例えば赤外線検出センサに用いられる薄膜サーミスタ及び該薄膜サーミスタの製造方法に関するものである。   The present invention relates to a thin film thermistor used for an infrared detection sensor, for example, and a method for manufacturing the thin film thermistor.

近年、非接触で温度を測定できる赤外線検出素子の開発が盛んになってきている。赤外線検出素子は、物体や人体から放出される微弱な赤外線を検出することに用いられることが多く、高感度であることが要求される。この赤外線検出素子には、熱電対を直列に接続したサーモパイル型、特定材料の焦電効果を利用した焦電型、特定金属酸化物の抵抗率温度依存性を利用したサーミスタ型の三種類がある。   In recent years, development of infrared detection elements that can measure temperature in a non-contact manner has become active. Infrared detectors are often used to detect weak infrared rays emitted from objects and human bodies, and are required to have high sensitivity. There are three types of infrared detection elements: a thermopile type in which thermocouples are connected in series, a pyroelectric type using the pyroelectric effect of a specific material, and a thermistor type using the resistivity temperature dependence of a specific metal oxide. .

これらのうち、製品の微細化や高性能化、低価格化の潮流に乗った製品として、サーミスタ薄膜を半導体基板等の基板上に形成し、各種配線等を施したサーミスタ型の赤外線検出センサが注目され始めている。このサーミスタ薄膜を用いた赤外線検出センサの一般的な構造は、絶縁基板又は上面に絶縁層が形成された基板と、絶縁基板又は絶縁層の上面に形成されたサーミスタ薄膜と、該サーミスタ薄膜の上面に形成された一対の電極と、から主に構成されている。   Among these, thermistor-type infrared detection sensors, which have a thermistor thin film formed on a substrate such as a semiconductor substrate and are provided with various wirings, are products that have been on the trend of miniaturization, higher performance, and lower prices. It has begun to attract attention. A general structure of the infrared detection sensor using the thermistor thin film is as follows: an insulating substrate or a substrate on which an insulating layer is formed, a thermistor thin film formed on the insulating substrate or the upper surface of the insulating layer, and an upper surface of the thermistor thin film. And a pair of electrodes formed mainly on each other.

このように構成された赤外線検出センサにおいては、照射された赤外線を受光してサーミスタ薄膜の温度が変化すると、サーミスタ薄膜の抵抗が変化するので、この抵抗変化を一対の電極で検出して赤外線を検知できるようになっている。
なお、この赤外線検出センサに用いられるサーミスタ薄膜は、例えば表面にSiO2層(絶縁層)が形成されたSi基板や、アルミナ基板又は石英基板等の絶縁基板上に形成されている。
In the infrared detection sensor configured as described above, when the temperature of the thermistor thin film changes when the irradiated infrared light is received, the resistance of the thermistor thin film changes. It can be detected.
The thermistor thin film used in this infrared detection sensor is formed on an insulating substrate such as an Si substrate having an SiO 2 layer (insulating layer) formed on the surface thereof, an alumina substrate, or a quartz substrate.

上述した赤外線検出センサ等として用いられる薄膜サーミスタは、現在様々なものが提供されている。例えば、特許文献1及び2には、熱応答性に優れたものが提供されている。
このような薄膜サーミスタにおいて、抵抗値歩留まりを良くするために、レーザトリミングを行う方法が知られている。例えば、特許文献3には、抵抗値調整を行うために電極部分にトリミング部分を設けた技術が提案されている。また、特許文献4には、抵抗値調整を行うために、抵抗値用のサーミスタ部分を設けて、その部分に接続されている線を切断して抵抗値調整を行う技術が提案されている。
このように抵抗値調整手段として、従来、薄膜サーミスタに抵抗値調整用の抵抗体か電極を直列に接続してレーザトリミングにより抵抗値を調整する方法、またはサーミスタ薄膜自体をトリミングする方法が用いられている。
Various thin film thermistors used as the above-described infrared detection sensors and the like are currently provided. For example, Patent Documents 1 and 2 are provided with excellent thermal responsiveness.
In such a thin film thermistor, a method of performing laser trimming is known in order to improve the resistance value yield. For example, Patent Document 3 proposes a technique in which a trimming portion is provided in an electrode portion in order to adjust a resistance value. Patent Document 4 proposes a technique of adjusting a resistance value by providing a thermistor portion for resistance value and cutting a line connected to the portion to adjust the resistance value.
Thus, as a resistance value adjusting means, conventionally, a resistance value adjusting resistor or electrode is connected in series to a thin film thermistor and the resistance value is adjusted by laser trimming, or the thermistor thin film itself is trimmed. ing.

特開昭61−160902号公報JP-A 61-160902 特開昭61−242002号公報JP-A-61-242002 特開2000−348911号公報JP 2000-348911 A 特開平9−283305号公報JP-A-9-283305

しかしながら、上記従来の薄膜サーミスタには、以下の課題が残されている。
すなわち、上記従来の技術のうち、抵抗値調整用の抵抗体や電極を別途設ける方法では、サーミスタ薄膜以外に占有面積の必要な領域が発生するため、必然的にチップサイズが大きくなってしまう不都合がある。また、サーミスタ薄膜自体をトリミングする方法では、サーミスタ薄膜自体がレーザ照射による熱で抵抗値が著しく上昇してしまうため、抵抗値を測定しながらトリミング距離を調整することが困難である。また、サーミスタ薄膜をトリミングすることは、サーミスタ薄膜自体にダメージを与えることになり、耐電圧等の電気特性が劣化するおそれもある。
However, the following problems remain in the conventional thin film thermistor.
That is, among the above conventional techniques, the method of separately providing a resistance value adjusting resistor or electrode generates a region requiring an occupied area in addition to the thermistor thin film, which inevitably increases the chip size. There is. Further, in the method of trimming the thermistor thin film itself, the resistance value of the thermistor thin film itself is significantly increased by the heat generated by laser irradiation, so it is difficult to adjust the trimming distance while measuring the resistance value. In addition, trimming the thermistor thin film damages the thermistor thin film itself, and there is a possibility that electrical characteristics such as withstand voltage may deteriorate.

本発明は、このような事情に考慮してなされたもので、その目的は、小型化が可能で、サーミスタ薄膜自体にダメージを与えずに高精度に抵抗値調整可能な薄膜サーミスタ及び該薄膜サーミスタの製造方法を提供することである。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film thermistor that can be downsized and whose resistance value can be adjusted with high accuracy without damaging the thermistor thin film itself, and the thin film thermistor. It is to provide a manufacturing method.

本発明は、前記課題を解決するために以下の手段を提供する。
本発明に係る薄膜サーミスタは、表面に絶縁層が形成された基板又は絶縁基板と、前記絶縁層又は前記絶縁基板の上面にパターン形成されたサーミスタ薄膜と、前記サーミスタ薄膜上にパターン形成された一対の薄膜上電極と、前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って形成された絶縁性の保護膜と、該保護膜に形成された貫通孔の内面に前記一対の薄膜上電極まで達した導電膜を形成した一対のスルーホールと、前記保護膜上に形成され前記一対のスルーホールに一端が接続された一対の上部引き出し電極と、を備え、前記一対の上部引き出し電極の一部が、除去されて抵抗値調整されていることを特徴とする。
The present invention provides the following means in order to solve the above problems.
A thin film thermistor according to the present invention includes a substrate or an insulating substrate having an insulating layer formed on a surface thereof, a thermistor thin film patterned on the upper surface of the insulating layer or the insulating substrate, and a pair of patterns formed on the thermistor thin film. A thin film upper electrode, an insulating protective film formed on an upper surface of the insulating layer or the insulating substrate to cover the thermistor thin film and the thin film upper electrode, and an inner surface of a through hole formed in the protective film. A pair of through holes in which a conductive film reaching a pair of thin film upper electrodes is formed, and a pair of upper lead electrodes formed on the protective film and connected at one end to the pair of through holes. A part of the upper lead electrode is removed and the resistance value is adjusted.

また、本発明に係る薄膜サーミスタの製造方法は、基板上の絶縁層又は絶縁基板の上面にサーミスタ薄膜をパターン形成する薄膜形成工程と、前記サーミスタ薄膜上に一対の薄膜上電極をパターン形成する薄膜上電極形成工程と、前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って絶縁性の保護膜を形成する保護膜形成工程と、前記保護膜に貫通孔を形成しその内面に前記一対の薄膜上電極まで達した導電膜を形成して一対のスルーホールとするスルーホール形成工程と、前記一対のスルーホールに一端が接続された一対の上部引き出し電極を前記保護膜上に形成する上部引き出し電極形成工程と、前記上部引き出し電極の一部を、除去して抵抗値調整を行う抵抗値調整工程と、を有していることを特徴とする。   In addition, the method for manufacturing a thin film thermistor according to the present invention includes a thin film forming step for patterning a thermistor thin film on an insulating layer on a substrate or an upper surface of the insulating substrate, and a thin film for patterning a pair of thin film upper electrodes on the thermistor thin film. Forming an upper electrode, a protective film forming step of covering the thermistor thin film and the thin film upper electrode on the upper surface of the insulating layer or the insulating substrate, and forming a through hole in the protective film; Forming a conductive film reaching the pair of thin film upper electrodes on the inner surface to form a pair of through holes, and forming a pair of upper lead electrodes having one end connected to the pair of through holes as the protective film An upper lead electrode forming step formed on the upper lead electrode; and a resistance value adjusting step of adjusting a resistance value by removing a part of the upper lead electrode. That.

これらの薄膜サーミスタ及び薄膜サーミスタの製造方法では、保護膜を貫通したスルーホールを介して薄膜上電極に接続された保護膜上の上部引き出し電極において、その一部を除去して抵抗値調整されるので、トリミングする上部引き出し電極が保護膜上に積層されているため小型化が可能であると共に、サーミスタ薄膜自体はトリミングしないためサーミスタ薄膜自体にダメージを与えずに、かつトリミング中の抵抗値変動を抑制して高精度な抵抗値調整がなされる。また、保護膜の上から内部の電極をトリミングする場合に比べて、上部引き出し電極を直接トリミングするので、保護膜への影響を大幅に低減することができる。   In these thin film thermistors and thin film thermistor manufacturing methods, the resistance value is adjusted by removing a part of the upper lead electrode on the protective film connected to the thin film upper electrode through a through hole penetrating the protective film. Therefore, since the upper lead electrode to be trimmed is laminated on the protective film, it is possible to reduce the size, and the thermistor thin film itself is not trimmed, so that the thermistor thin film itself is not damaged and the resistance value variation during trimming can be reduced. The resistance value is adjusted with high accuracy. In addition, since the upper lead electrode is directly trimmed as compared with the case where the internal electrode is trimmed from above the protective film, the influence on the protective film can be greatly reduced.

また、本発明の薄膜サーミスタは、前記一対の上部引き出し電極が、外部との電気的接続を行うためのパッド部と、該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在して前記抵抗値調整で一部が除去された引き出し部と、で構成されていることを特徴とする。
また、本発明の薄膜サーミスタの製造方法は、前記上部引き出し電極形成工程において、前記上部引き出し電極を、外部との電気的接続を行うためのパッド部と、該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在した引き出し部と、で構成し、前記抵抗値調整工程において、前記引き出し部の一部を除去することを特徴とする。
In the thin film thermistor according to the present invention, the pair of upper lead electrodes connect the pad portion for electrical connection with the outside, the pad portion and the through hole, and are narrower than the pad portion. And a lead portion that is partially removed by the resistance value adjustment.
In the method of manufacturing the thin film thermistor according to the present invention, in the upper lead electrode forming step, the upper lead electrode is electrically connected to a pad portion for external connection, and the pad portion and the through hole are connected. And a lead portion extending narrower than the pad portion, and a part of the lead portion is removed in the resistance value adjusting step.

これらの薄膜サーミスタ及び薄膜サーミスタの製造方法では、パッド部よりも幅狭に延在した引き出し部をトリミングするので、幅広な部分をトリミングするよりも少ないトリミング量で明確に抵抗値調整を行うことが可能になる。   In these thin film thermistors and thin film thermistor manufacturing methods, the lead portion extending narrower than the pad portion is trimmed, so that the resistance value can be clearly adjusted with a smaller trimming amount than trimming the wide portion. It becomes possible.

また、本発明の薄膜サーミスタの製造方法は、前記抵抗値調整工程において、レーザ光を照射して前記上部引き出し電極の一部を除去することを特徴とする。すなわち、この薄膜サーミスタの製造方法では、レーザ光を照射して上部引き出し電極の一部を除去するトリミングを行うので、局所的な除去を高い位置精度で行うことができ、高精度な抵抗値調整が可能になる。また、上部引き出し電極に直接レーザ光を照射するので、保護膜を介して内部の電極に照射する場合に比べてレーザ光の出力を抑えることができ、下地の保護膜への影響をより低減することができる。   The thin film thermistor manufacturing method of the present invention is characterized in that, in the resistance adjustment step, a part of the upper extraction electrode is removed by irradiating a laser beam. That is, in this thin film thermistor manufacturing method, trimming is performed to remove a part of the upper extraction electrode by irradiating a laser beam, so that local removal can be performed with high positional accuracy and high-precision resistance adjustment. Is possible. In addition, since the upper lead electrode is directly irradiated with laser light, the output of the laser light can be suppressed and the influence on the underlying protective film can be further reduced as compared with the case where the internal electrode is irradiated through the protective film. be able to.

本発明によれば、以下の効果を奏する。
すなわち、本発明に係る薄膜サーミスタ及びその製造方法によれば、保護膜を貫通したスルーホールを介して薄膜上電極に接続された保護膜上の上部引き出し電極において、その一部を除去して抵抗値調整されるので、小型化が可能であると共に、サーミスタ薄膜自体にダメージを与えずに高精度な抵抗値調整が可能である。
The present invention has the following effects.
That is, according to the thin film thermistor and the manufacturing method thereof according to the present invention, the upper lead electrode on the protective film connected to the thin film upper electrode through the through hole penetrating the protective film is partially removed to provide resistance. Since the value is adjusted, the size can be reduced and the resistance value can be adjusted with high accuracy without damaging the thermistor thin film itself.

以下、本発明に係る薄膜サーミスタ及び薄膜サーミスタの製造方法の一実施形態を、図1から図4を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために、各部材の縮尺を適宜変更している。   Hereinafter, an embodiment of a thin film thermistor and a thin film thermistor manufacturing method according to the present invention will be described with reference to FIGS. In each drawing used in the following description, the scale of each member is appropriately changed in order to make each member recognizable or easily recognizable.

本実施形態の薄膜サーミスタ1は、図1及び図2に示すように、表面にSiO2層(絶縁層)2が形成されたシリコン基板(基板)3と、SiO2層2の上面にパターン形成されたサーミスタ薄膜4と、サーミスタ薄膜4上にパターン形成された一対の薄膜上電極5と、シリコン基板3のSiO2層2上面にサーミスタ薄膜4及び薄膜上電極5を覆って形成された絶縁性の保護膜6と、該保護膜6に形成された貫通孔の内面に一対の薄膜上電極5まで達した導電膜7を形成した一対のスルーホール8と、保護膜6上に形成され一対のスルーホール8に一端が接続された一対の上部引き出し電極9と、を備えている。 Thin film thermistor 1 according to this embodiment, as shown in FIGS. 1 and 2, a silicon substrate (substrate) 3 SiO 2 layer (insulating layer) 2 is formed on the surface, the pattern formed on the upper surface of the SiO 2 layer 2 The thermistor thin film 4 formed, a pair of thin film upper electrodes 5 patterned on the thermistor thin film 4, and the insulating property formed on the upper surface of the SiO 2 layer 2 of the silicon substrate 3 so as to cover the thermistor thin film 4 and the thin film upper electrode 5 A protective film 6, a pair of through-holes 8 in which a conductive film 7 reaching the pair of thin film upper electrodes 5 is formed on the inner surface of the through-hole formed in the protective film 6, and a pair of protective films 6 formed on the protective film 6 A pair of upper lead electrodes 9 having one end connected to the through hole 8.

上記薄膜上電極5は、Cr等の貴金属以外の金属材料で形成され、SiO2層2の上面にパターン形成された一対の内部接合層5aと、これら内部接合層5a上にパターン形成されたAu,Pt等の貴金属からなる一対の内部導電層5bと、から構成されている。
上記一対の上部引き出し電極9も、Cr等の貴金属以外の金属材料で形成され、保護膜6上にパターン形成された一対の上部接合層9aと、上部接合層9a上にパターン形成されたAu,Pt等の貴金属からなる一対の上部導電層9bと、から構成されている。
The thin film upper electrode 5 is formed of a metal material other than a noble metal such as Cr, and a pair of internal bonding layers 5a patterned on the upper surface of the SiO 2 layer 2, and Au patterned on the internal bonding layers 5a. , Pt and the like, and a pair of internal conductive layers 5b made of a noble metal.
The pair of upper lead electrodes 9 is also made of a metal material other than a noble metal such as Cr, and a pair of upper bonding layers 9a patterned on the protective film 6, and Au patterned on the upper bonding layer 9a, And a pair of upper conductive layers 9b made of a noble metal such as Pt.

また、上部引き出し電極9は、ワイヤーボンディングによるリード線(図示略)で外部との電気的接続を行うためのパッド部10と、該パッド部10とスルーホール8とを接続すると共にパッド部10よりも幅狭に線状に延在して抵抗値調整で一部が除去された引き出し部11と、で構成されている。すなわち、本実施形態の薄膜サーミスタ1では、上部引き出し電極9における引き出し部11の一部が、レーザトリミングにより除去されて抵抗値調整されている。なお、図1中の符号Tは、上部引き出し電極9の除去部を示している。   Further, the upper lead electrode 9 connects the pad portion 10 for electrical connection with the outside by a lead wire (not shown) by wire bonding, the pad portion 10 and the through hole 8, and from the pad portion 10. And a lead portion 11 that extends in a narrow line shape and is partially removed by resistance value adjustment. That is, in the thin film thermistor 1 of this embodiment, a part of the lead portion 11 in the upper lead electrode 9 is removed by laser trimming and the resistance value is adjusted. In addition, the code | symbol T in FIG. 1 has shown the removal part of the upper extraction electrode 9. FIG.

上記SiO2層2は、シリコン基板3の表面を熱酸化することで形成されたものであって、例えば、厚みが0.1μm以上1.5μm以下である。本実施形態のSiO2層2では、500nmの層厚とした。
上記サーミスタ薄膜4は、Mn−Co系複合金属酸化物(例えば、Mn34−Co34系複合金属酸化物)又は、Mn−Co系複合金属酸化物に、Ni、Fe、Cuのうち少なくとも一種類の元素を含む複合金属酸化物(例えば、Mn34−Co34−Fe23系複合金属酸化物)からなる複合金属酸化物膜であり、結晶面(100)面に配向したスピネル型結晶構造であって、膜厚方向に延在する柱状結晶構造を有している。
The SiO 2 layer 2 is formed by thermally oxidizing the surface of the silicon substrate 3, and has a thickness of 0.1 μm or more and 1.5 μm or less, for example. The SiO 2 layer 2 of the present embodiment has a layer thickness of 500 nm.
The thermistor thin film 4 is made of Mn—Co based composite metal oxide (for example, Mn 3 O 4 —Co 3 O 4 based composite metal oxide) or Mn—Co based composite metal oxide with Ni, Fe, or Cu. It is a composite metal oxide film made of a composite metal oxide (for example, Mn 3 O 4 —Co 3 O 4 —Fe 2 O 3 composite metal oxide) containing at least one element, and has a crystal plane (100) It has a spinel crystal structure oriented in the plane, and has a columnar crystal structure extending in the film thickness direction.

本実施形態のサーミスタ薄膜4は、SiO2層2の上面に、スパッタリング法により平面視略正方形状にパターン形成されたものであり、その後、所定時間アニール処理されている。 The thermistor thin film 4 of this embodiment is formed by patterning the upper surface of the SiO 2 layer 2 in a substantially square shape in a plan view by a sputtering method, and thereafter annealed for a predetermined time.

なお、上記MnとCoとのモル比は、4:6程度が適当であり、Feを含む場合には、Mn:Co:Feのモル比は(20〜60):(2〜65):(9〜40)程度が適当である。このサーミスタ薄膜4は、半導体の性状を呈し、温度が上昇すると抵抗が低くなる負特性、いわゆるNTCサーミスタ(Negative Temperature Coefficient Thermistor)の性質を有している。   The molar ratio of Mn to Co is suitably about 4: 6. When Fe is included, the molar ratio of Mn: Co: Fe is (20-60) :( 2-65) :( 9-40) is appropriate. The thermistor thin film 4 has the properties of a semiconductor, and has a negative characteristic in which resistance decreases as the temperature rises, that is, a so-called NTC thermistor (Negative Temperature Coefficient Thermistor) property.

内部接合層5a及び上部接合層9aは、貴金属以外の金属材料(例えば、CrやTi、又はこれらの合金等)により、SiO2層2及び保護膜6上にそれぞれパターン形成されている。内部接合層5a及び上部接合層9aは、SiO2層2及び保護膜6上において、それぞれ内部導電層5b及び上部導電層9bの下地層となるものであり、成膜される面の材料(SiO2層2及び保護膜6)との接合強度が内部導電層5b及び上部導電層9bの貴金属材料よりも高い金属材料でそれぞれ構成される。 The inner bonding layer 5a and the upper bonding layer 9a are respectively formed on the SiO 2 layer 2 and the protective film 6 with a metal material other than the noble metal (for example, Cr, Ti, or an alloy thereof). The internal bonding layer 5a and the upper bonding layer 9a are the underlayers of the internal conductive layer 5b and the upper conductive layer 9b on the SiO 2 layer 2 and the protective film 6, respectively. The bonding strength between the second layer 2 and the protective film 6) is made of a metal material higher than the noble metal material of the inner conductive layer 5b and the upper conductive layer 9b.

内部導電層5b及び上部導電層9bは、貴金属材料(例えば、AuやPt等)により、内部接合層5a及び上部導電層9b上に同じパターンで形成されている。
また、内部接合層5a及び内部導電層5bは、櫛歯状に同じパターンで形成されている。
上記保護膜6は、例えば、SiO2膜やSiN膜である。但し、これに限られず、絶縁性で外部雰囲気を遮断できれば、ガラスや耐熱樹脂等の膜でも構わない。
The inner conductive layer 5b and the upper conductive layer 9b are formed in the same pattern on the inner bonding layer 5a and the upper conductive layer 9b with a noble metal material (for example, Au, Pt, etc.).
The internal bonding layer 5a and the internal conductive layer 5b are formed in the same pattern in a comb shape.
The protective film 6 is, for example, a SiO 2 film or SiN 4 membrane. However, the present invention is not limited to this, and a film made of glass, heat-resistant resin, or the like may be used as long as it is insulating and can block the external atmosphere.

次に、このように構成された薄膜サーミスタ1の製造方法について、図3及び図4を参照して説明する。   Next, a method for manufacturing the thin film thermistor 1 configured as described above will be described with reference to FIGS.

まず、熱酸化法により、図3の(a)に示すように、シリコン基板3の表面に上述した厚みのSiO2層2を形成する。次いで、図3の(b)に示すように、このSiO2層2の上面にサーミスタ薄膜4をパターン形成する薄膜形成工程を行う。すなわち、SiO2層2の全面に所定のスパッタ条件で上述した複合金属酸化物膜をスパッタリング法で成膜する。なお、本実施形態のサーミスタ薄膜4では、(Mn0.4Co0.6のスピネル構造の薄膜を、200nmの層厚で形成した。 First, as shown in FIG. 3A, the SiO 2 layer 2 having the above thickness is formed on the surface of the silicon substrate 3 by thermal oxidation. Next, as shown in FIG. 3B, a thin film forming step is performed for patterning the thermistor thin film 4 on the upper surface of the SiO 2 layer 2. That is, the above-described composite metal oxide film is formed on the entire surface of the SiO 2 layer 2 by a sputtering method under predetermined sputtering conditions. In the thermistor thin film 4 of the present embodiment, a thin film having a spinel structure of (Mn 0.4 Co 0.6 ) 3 O 4 was formed with a layer thickness of 200 nm.

続いて、フォトリソグラフィ技術により、複合金属酸化物膜の上面であってサーミスタ薄膜4を形成する領域にフォトレジスト膜をパターニングする。そして、フォトレジスト膜をマスクとして、所定の溶液(希塩酸溶液など)を利用したウェットエッチング加工によりマスクされていない複合金属酸化物膜を選択的に除去する。そして、マスクとしていたフォトレジスト膜を除去する。これにより、SiO2層2の上面に、外形が平面視略正方形状のサーミスタ薄膜4をパターン形成することができる。
この後、耐熱性向上のため300℃〜900℃の範囲、より好ましくは600℃〜900℃の範囲で、所定時間アニール処理を行う。例えば、600℃で1時間のアニール処理を行う。これにより、抵抗値及びB定数の信頼性の高いサーミスタ薄膜4が得られる。
Subsequently, a photoresist film is patterned on the upper surface of the composite metal oxide film on the region where the thermistor thin film 4 is formed by photolithography. Then, the unmasked composite metal oxide film is selectively removed by wet etching using a predetermined solution (such as dilute hydrochloric acid solution) using the photoresist film as a mask. Then, the photoresist film used as the mask is removed. Thereby, the thermistor thin film 4 whose outer shape is substantially square in a plan view can be patterned on the upper surface of the SiO 2 layer 2.
Thereafter, annealing treatment is performed for a predetermined time in the range of 300 ° C. to 900 ° C., more preferably in the range of 600 ° C. to 900 ° C. in order to improve heat resistance. For example, annealing is performed at 600 ° C. for 1 hour. Thereby, the thermistor thin film 4 with high reliability of resistance value and B constant is obtained.

次いで、サーミスタ薄膜4の上面に、一対の内部接合層5a及び内部導電層5bをパターン形成して薄膜上電極5とする薄膜上電極形成工程を行う。まず、サーミスタ薄膜4全面及びSiO2層2全面にフォトレジスト膜を形成し、内部接合層5aとなる領域のフォトレジスト膜を部分的に除去してパターニングを行う。 Next, a thin film upper electrode forming step is performed in which a pair of internal bonding layers 5 a and internal conductive layers 5 b are formed on the upper surface of the thermistor thin film 4 to form thin film upper electrodes 5. First, a photoresist film is formed on the entire surface of the thermistor thin film 4 and the entire surface of the SiO 2 layer 2, and patterning is performed by partially removing the photoresist film in a region to be the internal bonding layer 5 a.

そして、全面に内部接合層5aとなるCrをスパッタリング法により成膜する。例えば、層厚10nmのCr薄膜を内部接合層5aとして形成する。さらに、この上に、内部導電層5bとしてAuをスパッタリング法により成膜する。例えば、層厚190nmのAu薄膜を内部導電層5bとして形成する。次に、リフトオフ法を用いてフォトレジスト膜12上のCr薄膜及びAu薄膜を除去し、図3の(c)に示すように、内部接合層5a及び内部導電層5bを所定パターン(櫛歯状パターン)に形成する。   Then, Cr that forms the internal bonding layer 5a is formed on the entire surface by sputtering. For example, a Cr thin film having a layer thickness of 10 nm is formed as the internal bonding layer 5a. Further thereon, Au is formed as an internal conductive layer 5b by sputtering. For example, an Au thin film having a layer thickness of 190 nm is formed as the internal conductive layer 5b. Next, the Cr thin film and the Au thin film on the photoresist film 12 are removed by using a lift-off method, and the internal bonding layer 5a and the internal conductive layer 5b are formed in a predetermined pattern (comb-like shape) as shown in FIG. Pattern).

次いで、図3の(d)に示すように、サーミスタ薄膜4、内部接合層5a及び内部導電層5bを内部に封止する保護膜6を形成する保護膜形成工程を行う。すなわち、全面にSiO薄膜をスパッタリングにより、例えば層厚600nmで成膜する。
この後、図4の(a)に示すように、保護膜6に貫通孔Hを形成し、図4の(b)に示すように、貫通孔Hの内面に薄膜上電極5まで達した導電膜7を形成してスルーホール8とするスルーホール形成工程を行う。すなわち、フォトレジスト膜を保護膜6上にパターン形状し、このフォトレジスト膜をマスクにして、フッ酸を用いたウェットエッチングにより、内部導電層5b上の保護膜6に貫通孔Hを形成する。さらに、図4の(b)に示すように、貫通孔Hの内面にスパッタリング等によりAuやPt等により導電膜7を形成し、薄膜上電極5に導通するスルーホール8とする。
Next, as shown in FIG. 3D, a protective film forming step for forming a protective film 6 for sealing the thermistor thin film 4, the internal bonding layer 5a and the internal conductive layer 5b inside is performed. That is, a SiO 2 thin film is formed on the entire surface by sputtering, for example, with a layer thickness of 600 nm.
Thereafter, as shown in FIG. 4 (a), a through hole H is formed in the protective film 6, and as shown in FIG. 4 (b), the conductive material reaches the thin film upper electrode 5 on the inner surface of the through hole H. A through-hole forming step for forming the film 7 to form the through-hole 8 is performed. That is, a photoresist film is patterned on the protective film 6, and through holes H are formed in the protective film 6 on the internal conductive layer 5b by wet etching using hydrofluoric acid using the photoresist film as a mask. Further, as shown in FIG. 4B, a conductive film 7 is formed on the inner surface of the through hole H by sputtering or the like using Au, Pt, or the like, thereby forming a through hole 8 that is electrically connected to the thin film upper electrode 5.

次に、図4の(c)に示すように、スルーホール8に一端が接続された上部引き出し電極9を保護膜6上に形成する上部引き出し電極形成工程を行う。すなわち、保護膜6上にフォトレジスト膜12をパターン形成し、その上から例えば層厚10nmのCr薄膜及び層厚200nmのAu薄膜をこの順でスパッタリングにより成膜した後、リフトオフ法を用いて不要部分のCr薄膜及びAu薄膜を除去し、上部接合層9a及び上部導電層9bをパターン形成して、上部引き出し電極9とする。   Next, as shown in FIG. 4C, an upper lead electrode forming step is performed in which an upper lead electrode 9 having one end connected to the through hole 8 is formed on the protective film 6. That is, a photoresist film 12 is patterned on the protective film 6, and after that, for example, a Cr thin film having a thickness of 10 nm and an Au thin film having a thickness of 200 nm are formed in this order by sputtering, and then unnecessary using a lift-off method. The Cr thin film and the Au thin film are removed, and the upper bonding layer 9a and the upper conductive layer 9b are patterned to form the upper lead electrode 9.

さらに、抵抗値を微調整する抵抗値調整工程を行う。すなわち、上部引き出し電極9の引き出し部11の一部に、図2に示すように、YAGレーザ光Lを照射して上部接合層9a及び上部導電層9bを局所的に除去するトリミングを行う。この際、トリミングしながらパッド部10に抵抗値測定用プローブの先端を接触させて抵抗値を測定し、所望の抵抗値に達したところで、トリミングを終了する。なお、YAGレーザ光Lのパワーは、例えば0.8W程度であり、Qレートは、2kHz程度としている。   Further, a resistance value adjustment process for finely adjusting the resistance value is performed. That is, as shown in FIG. 2, trimming is performed to locally remove the upper bonding layer 9a and the upper conductive layer 9b by irradiating a part of the lead portion 11 of the upper lead electrode 9 with YAG laser light L as shown in FIG. At this time, the resistance value is measured by bringing the tip of the resistance value measuring probe into contact with the pad portion 10 while trimming, and when the desired resistance value is reached, the trimming is finished. Note that the power of the YAG laser light L is, for example, about 0.8 W, and the Q rate is about 2 kHz.

上記工程により、1枚の基板上に多数の薄膜サーミスタ1を形成し、その基板を切断することにより個々の薄膜サーミスタ1とする。
なお、上記抵抗値調整工程は、1チップの薄膜サーミスタ1に切断した後に行っても構わない。
By the above process, a large number of thin film thermistors 1 are formed on one substrate, and the thin film thermistors 1 are formed by cutting the substrate.
The resistance value adjusting step may be performed after the thin film thermistor 1 of one chip is cut.

このように本実施形態では、保護膜6を貫通したスルーホール8を介して薄膜上電極5に接続された保護膜6上の上部引き出し電極9において、その一部を除去して抵抗値調整されるので、トリミングする上部引き出し電極9が保護膜6上に積層されているため小型化が可能であると共に、サーミスタ薄膜4自体はトリミングしないためサーミスタ薄膜4自体にダメージを与えずに、かつトリミング中の抵抗値変動を抑制して高精度な抵抗値調整がなされる。特に、パッド部10よりも幅狭に延在した引き出し部11をトリミングするので、幅広な部分をトリミングするよりも少ないトリミング量で明確に抵抗値調整を行うことが可能になる。   Thus, in this embodiment, the resistance value is adjusted by removing a part of the upper lead electrode 9 on the protective film 6 connected to the thin film upper electrode 5 through the through hole 8 penetrating the protective film 6. Therefore, since the upper lead electrode 9 to be trimmed is laminated on the protective film 6, the size can be reduced, and the thermistor thin film 4 itself is not trimmed, so that the thermistor thin film 4 itself is not damaged and is being trimmed. The resistance value fluctuation is suppressed and the resistance value is adjusted with high accuracy. In particular, since the lead portion 11 extending narrower than the pad portion 10 is trimmed, the resistance value can be clearly adjusted with a smaller trimming amount than trimming a wide portion.

また、保護膜6の上から内部の電極をトリミングする場合に比べて、上部引き出し電極9を直接トリミングするので、保護膜6への影響を大幅に低減することができる。
さらに、レーザ光Lを照射して上部引き出し電極9の一部を除去するトリミングを行うので、局所的な除去を高い位置精度で行うことができ、高精度な抵抗値調整が可能になる。また、上部引き出し電極9に直接レーザ光Lを照射するので、保護膜を介して内部の電極に照射する場合に比べてレーザ光Lの出力を抑えることができ、下地の保護膜6への影響をより低減することができる。
In addition, since the upper lead electrode 9 is directly trimmed as compared with the case where the internal electrode is trimmed from above the protective film 6, the influence on the protective film 6 can be greatly reduced.
Furthermore, since trimming is performed to remove a part of the upper extraction electrode 9 by irradiating the laser beam L, local removal can be performed with high positional accuracy, and highly accurate resistance value adjustment can be performed. Further, since the upper extraction electrode 9 is directly irradiated with the laser beam L, the output of the laser beam L can be suppressed as compared with the case where the inner electrode is irradiated through the protective film, and the influence on the underlying protective film 6 is reduced. Can be further reduced.

このように、上記トリミングにより抵抗値歩留まりの高い薄膜サーミスタ1を得ることができる。
したがって、本実施形態の薄膜サーミスタ1を例えば赤外線検出センサとして用いた場合には、小型かつ高精度なセンサとして好適に利用することができる。
Thus, the thin film thermistor 1 having a high resistance yield can be obtained by the trimming.
Therefore, when the thin film thermistor 1 of this embodiment is used as an infrared detection sensor, for example, it can be suitably used as a small and highly accurate sensor.

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。   The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.

例えば、上記実施形態では、表面にSiO2層2が形成されたシリコン基板3を用いた場合を例にしたが、シリコン基板3に限られず、その他の半導体基板やAlやCu等の板状金属材料でも構わない。また、半導体基板だけでなく、アルミナ基板や石英基板等の絶縁基板を利用しても構わない。この場合には、絶縁基板の上面に直接サーミスタ薄膜を形成すれば良い。 For example, in the above-described embodiment, the case where the silicon substrate 3 having the SiO 2 layer 2 formed on the surface is used as an example. However, the present invention is not limited to the silicon substrate 3, but other semiconductor substrates or plate-like metals such as Al and Cu. The material may be used. In addition to the semiconductor substrate, an insulating substrate such as an alumina substrate or a quartz substrate may be used. In this case, a thermistor thin film may be formed directly on the upper surface of the insulating substrate.

また、上記製造工程では、パターニング後にアニール処理を施してサーミスタ薄膜4を形成しているが、逆に成膜後にアニール処理を施してからパターニングしても構わない。
さらに、上記トリミングはYAGレーザ光Lを照射して行っているが、他の波長のレーザ光(例えば紫外線レーザ光)を照射しても構わない。
In the manufacturing process, the thermistor thin film 4 is formed by performing an annealing process after patterning, but conversely, the patterning may be performed after the annealing process is performed after the film formation.
Further, the trimming is performed by irradiating the YAG laser light L, but laser light having other wavelengths (for example, ultraviolet laser light) may be irradiated.

本発明に係る薄膜サーミスタ及びその製造方法の一実施形態において、保護膜を分解して示す薄膜サーミスタの全体斜視図である。1 is an overall perspective view of a thin film thermistor showing an exploded protective film in an embodiment of a thin film thermistor and a manufacturing method thereof according to the present invention. 本実施形態の薄膜サーミスタ及びその製造方法において、スルーホールから上部引き出し電極までの要部を示す断面図である。It is sectional drawing which shows the principal part from a through hole to an upper extraction electrode in the thin film thermistor and its manufacturing method of this embodiment. 本実施形態の薄膜サーミスタ及びその製造方法において、製造工程順に示す要部断面図である。In the thin film thermistor and its manufacturing method of this embodiment, it is principal part sectional drawing shown in order of a manufacturing process. 本実施形態の薄膜サーミスタ及びその製造方法において、製造工程順に示す要部断面図である。In the thin film thermistor and its manufacturing method of this embodiment, it is principal part sectional drawing shown in order of a manufacturing process.

符号の説明Explanation of symbols

1…薄膜サーミスタ、2…SiO2層(絶縁層)、3…シリコン基板(基板)、4…サーミスタ薄膜、5…薄膜上電極、5a…内部接合層、5b…内部導電層、6…保護膜、7…導電膜、8…スルーホール、9…上部引き出し電極、9a…上部接合層、9b…上部導電層、10…パッド部、11…引き出し部、H…貫通孔、L…レーザ光、T…除去部 1 ... film thermistor, 2 ... SiO 2 layer (insulating layer), 3 ... silicon substrate (substrate), 4 ... thermistor thin film, 5 ... film on the electrode, 5a ... inner bonding layer, 5b ... inner conductive layer, 6 ... protective film 7 ... conductive film, 8 ... through hole, 9 ... upper lead electrode, 9a ... upper bonding layer, 9b ... upper conductive layer, 10 ... pad part, 11 ... lead part, H ... through hole, L ... laser beam, T ... removal part

Claims (5)

表面に絶縁層が形成された基板又は絶縁基板と、
前記絶縁層又は前記絶縁基板の上面にパターン形成されたサーミスタ薄膜と、
前記サーミスタ薄膜上にパターン形成された一対の薄膜上電極と、
前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って形成された絶縁性の保護膜と、
該保護膜に形成された貫通孔の内面に前記一対の薄膜上電極まで達した導電膜を形成した一対のスルーホールと、
前記保護膜上に形成され前記一対のスルーホールに一端が接続された一対の上部引き出し電極と、を備え、
前記一対の上部引き出し電極の一部が、除去されて抵抗値調整されていることを特徴とする薄膜サーミスタ。
A substrate with an insulating layer formed on the surface or an insulating substrate;
A thermistor thin film patterned on the top surface of the insulating layer or the insulating substrate;
A pair of electrodes on the thin film patterned on the thermistor thin film;
An insulating protective film formed on the upper surface of the insulating layer or the insulating substrate so as to cover the thermistor thin film and the electrode on the thin film;
A pair of through holes in which a conductive film reaching the pair of thin film upper electrodes is formed on the inner surface of the through hole formed in the protective film;
A pair of upper lead electrodes formed on the protective film and connected at one end to the pair of through holes,
A thin film thermistor, wherein a part of the pair of upper lead electrodes is removed to adjust a resistance value.
請求項1に記載の薄膜サーミスタにおいて、
前記一対の上部引き出し電極が、外部との電気的接続を行うためのパッド部と、
該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在して前記抵抗値調整で一部が除去された引き出し部と、で構成されていることを特徴とする薄膜サーミスタ。
The thin film thermistor according to claim 1,
The pair of upper lead electrodes, a pad portion for electrical connection with the outside;
A thin film comprising: a lead portion connecting the pad portion and the through-hole and extending narrower than the pad portion and partially removed by the resistance value adjustment Thermistor.
基板上の絶縁層又は絶縁基板の上面にサーミスタ薄膜をパターン形成する薄膜形成工程と、
前記サーミスタ薄膜上に一対の薄膜上電極をパターン形成する薄膜上電極形成工程と、
前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って絶縁性の保護膜を形成する保護膜形成工程と、
前記保護膜に貫通孔を形成しその内面に前記一対の薄膜上電極まで達した導電膜を形成して一対のスルーホールとするスルーホール形成工程と、
前記一対のスルーホールに一端が接続された一対の上部引き出し電極を前記保護膜上に形成する上部引き出し電極形成工程と、
前記上部引き出し電極の一部を、除去して抵抗値調整を行う抵抗値調整工程と、を有していることを特徴とする薄膜サーミスタの製造方法。
A thin film forming step of patterning a thermistor thin film on the insulating layer on the substrate or the upper surface of the insulating substrate;
An on-thin film electrode forming step of patterning a pair of thin film upper electrodes on the thermistor thin film;
A protective film forming step of forming an insulating protective film covering the thermistor thin film and the thin film upper electrode on the upper surface of the insulating layer or the insulating substrate;
A through hole forming step of forming a through hole in the protective film and forming a conductive film reaching the pair of thin film upper electrodes on the inner surface thereof to form a pair of through holes;
Forming a pair of upper lead electrodes, one end of which is connected to the pair of through holes, on the protective film;
And a resistance value adjusting step of adjusting a resistance value by removing a part of the upper lead electrode.
請求項3に記載の薄膜サーミスタの製造方法において、
前記上部引き出し電極形成工程において、前記上部引き出し電極を、外部との電気的接続を行うためのパッド部と、
該パッド部と前記スルーホールとを接続すると共に前記パッド部よりも幅狭に延在した引き出し部と、で構成し、
前記抵抗値調整工程において、前記引き出し部の一部を除去することを特徴とする薄膜サーミスタの製造方法。
In the manufacturing method of the thin film thermistor of Claim 3,
In the upper lead electrode forming step, the upper lead electrode has a pad portion for electrical connection with the outside,
The pad portion and the through hole are connected to each other, and the lead portion extends narrower than the pad portion.
A method of manufacturing a thin film thermistor, wherein in the resistance value adjusting step, a part of the lead portion is removed.
請求項3又は4に記載の薄膜サーミスタの製造方法において、
前記抵抗値調整工程において、レーザ光を照射して前記上部引き出し電極の一部を除去することを特徴とする薄膜サーミスタの製造方法。
In the manufacturing method of the thin film thermistor of Claim 3 or 4,
A method of manufacturing a thin film thermistor, wherein, in the resistance adjustment step, a part of the upper extraction electrode is removed by irradiating a laser beam.
JP2007243131A 2007-09-19 2007-09-19 Thin film thermistor and manufacturing method of thin film thermistor Pending JP2009076608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007243131A JP2009076608A (en) 2007-09-19 2007-09-19 Thin film thermistor and manufacturing method of thin film thermistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007243131A JP2009076608A (en) 2007-09-19 2007-09-19 Thin film thermistor and manufacturing method of thin film thermistor

Publications (1)

Publication Number Publication Date
JP2009076608A true JP2009076608A (en) 2009-04-09

Family

ID=40611327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243131A Pending JP2009076608A (en) 2007-09-19 2007-09-19 Thin film thermistor and manufacturing method of thin film thermistor

Country Status (1)

Country Link
JP (1) JP2009076608A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020161958A1 (en) * 2019-02-08 2020-08-13 株式会社村田製作所 Capacitor element
CN114303213A (en) * 2019-10-16 2022-04-08 Tdk电子股份有限公司 Device and method for manufacturing a device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136612A (en) * 1991-11-11 1993-06-01 Tdk Corp Oscillator module
JPH07201634A (en) * 1993-12-28 1995-08-04 Tdk Corp Ceramic chip device
JPH10173344A (en) * 1996-12-10 1998-06-26 Murata Mfg Co Ltd Multilayer circuit board
JPH1131601A (en) * 1997-07-10 1999-02-02 Taiyo Yuden Co Ltd Chip part and manufacture thereof
JP2000131147A (en) * 1998-10-23 2000-05-12 Mitsubishi Materials Corp Infrared sensor
JP2001035705A (en) * 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd Thermistor element and manufacture thereof
JP2002359103A (en) * 2001-05-31 2002-12-13 Mitsubishi Materials Corp Chip type thermistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136612A (en) * 1991-11-11 1993-06-01 Tdk Corp Oscillator module
JPH07201634A (en) * 1993-12-28 1995-08-04 Tdk Corp Ceramic chip device
JPH10173344A (en) * 1996-12-10 1998-06-26 Murata Mfg Co Ltd Multilayer circuit board
JPH1131601A (en) * 1997-07-10 1999-02-02 Taiyo Yuden Co Ltd Chip part and manufacture thereof
JP2000131147A (en) * 1998-10-23 2000-05-12 Mitsubishi Materials Corp Infrared sensor
JP2001035705A (en) * 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd Thermistor element and manufacture thereof
JP2002359103A (en) * 2001-05-31 2002-12-13 Mitsubishi Materials Corp Chip type thermistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020161958A1 (en) * 2019-02-08 2020-08-13 株式会社村田製作所 Capacitor element
CN114303213A (en) * 2019-10-16 2022-04-08 Tdk电子股份有限公司 Device and method for manufacturing a device

Similar Documents

Publication Publication Date Title
JP3494747B2 (en) Thin film temperature sensor and method of manufacturing the same
WO2016138840A1 (en) Copper thermal resistance thin film temperature sensor chip, and preparation method therefor
US20030062984A1 (en) Thin film thermistor and method of adjusting reisistance of the same
JPH01500629A (en) Thin film platinum resistance thermometer with high temperature diffusion barrier
CN106093138B (en) Pass through the manufacturing method and sensor of the sensor of metal oxide detection gas
JP3258066B2 (en) Manufacturing method of thermopile type infrared sensor
KR101121399B1 (en) Thermistor thin-film and method of forming the same
JP4811316B2 (en) Thin film thermistor element and method for manufacturing thin film thermistor element
CN108107081B (en) Method for manufacturing gas sensor and gas sensor manufactured thereby
JP2009076608A (en) Thin film thermistor and manufacturing method of thin film thermistor
JP5029882B2 (en) Thin film thermistor and thin film thermistor manufacturing method
JP6451395B2 (en) Sensor element
JP2003173901A (en) Thin film thermistor and method of adjusting its resistance value
JP2000131147A (en) Infrared sensor
JP2000121431A (en) Pyroelectric infrared sensor
KR100300285B1 (en) Micro Meat Flux Sensor and Method For Fabricating The Sensor
CN106158743B (en) Utilize the manufacturing method of the sensor of more inducing pixels detection multiple gases
JP4962088B2 (en) Thin film thermistor and thin film thermistor manufacturing method
JP4962087B2 (en) Thin film thermistor and thin film thermistor manufacturing method
JP5029885B2 (en) Thin film thermistor element and manufacturing method thereof
JP5803435B2 (en) Infrared temperature sensor
JP4853787B2 (en) Thin film thermistor and thin film thermistor manufacturing method
WO2010055841A1 (en) Thermistor and manufacturing method therefor
JP5262159B2 (en) Method for manufacturing thin film chip resistor
JP5633195B2 (en) Thermal detection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Effective date: 20110930

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120203

Free format text: JAPANESE INTERMEDIATE CODE: A02