JP2009070891A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009070891A
JP2009070891A JP2007235247A JP2007235247A JP2009070891A JP 2009070891 A JP2009070891 A JP 2009070891A JP 2007235247 A JP2007235247 A JP 2007235247A JP 2007235247 A JP2007235247 A JP 2007235247A JP 2009070891 A JP2009070891 A JP 2009070891A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor element
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007235247A
Other languages
Japanese (ja)
Inventor
Teppei Ito
哲平 伊藤
Fumihiro Umiga
文広 海賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2007235247A priority Critical patent/JP2009070891A/en
Publication of JP2009070891A publication Critical patent/JP2009070891A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device of a PoP structure which improves the assembling yield of the semiconductor device by remedying package warping. <P>SOLUTION: The semiconductor device includes a first substrate which carries a first semiconductor element mounted thereon and has a core board and resin layers formed on both surfaces of the core board, a second substrate having a second semiconductor element that is mounted on the side of the surface of the first substrate on which the first semiconductor element is mounted, and solder bumps which connect the first and second substrates that are laminated together. The first semiconductor element is covered with a first sealant on its top and side faces. The ratio between the area (As1) of the first substrate in a plan view and the area (Ac1) of the first semiconductor element in a plan view, the ratio between the thickness (ts1) of the first substrate and the thickness (tc1) of the first semiconductor element, and the elastic modulus of the core board under an ordinary temperature are each within a specific range. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

近年、環境保護の観点から、ハロゲンやリンを含まないが難燃性を有し、且つPbフリー半田との接着が可能な耐熱性の素材が基板材料として求められている。一方、電子機器の小型化、軽量化、高機能化の市場動向において、半導体装置の高集積化、表面実装化が年々進んでいる。例えば、多ピン化・高速化への要求に対応するため、ボールグリッドアレイ等のエリア実装型半導体パッケージをはじめ、半導体パッケージを垂直方向に積層したPackage−on−Package(パッケージオンパッケージ:PoP)の開発が行われている。   In recent years, from the viewpoint of environmental protection, a heat-resistant material that does not contain halogen or phosphorus but has flame retardancy and can be bonded to Pb-free solder is required as a substrate material. On the other hand, in the market trend of downsizing, weight reduction, and high functionality of electronic devices, semiconductor devices are highly integrated and surface-mounted. For example, in order to meet the demand for higher pin count and higher speed, package-on-package (package on package: PoP) in which semiconductor packages are stacked vertically, including area mounted semiconductor packages such as ball grid arrays. Development is underway.

PoPでは、下段にロジックパッケージを用い、上段にメモリパッケージを搭載する場合が多い。PoPは、良品を選定してパッケージを使用でき、且つ、種々のメモリ容量パッケージとロジックパッケージとの組合せが自由で、携帯電話機器などの製品サイクルが短く、小型軽量化が必要な用途に特に適している。   In PoP, a logic package is often used in the lower stage and a memory package is often installed in the upper stage. PoP can be used by selecting a non-defective product, and can be combined with various memory capacity packages and logic packages. It is particularly suitable for applications that require short product cycles such as mobile phone devices and must be small and light. ing.

半導体パッケージは物性の異なる、半導体素子、封止材、基板などより構成されるため反りが生じる場合がある。特にPoPでは、パッケージ反りの影響が大きく、下段パッケージとマザーボード実装、さらに上段パッケージと下段パッケージ実装の歩留まり向上、信頼性確保のため実装用半田ボールのフラックスとして、特殊な半田ペースト等を用いるなどの実装プロセスの工夫を行っている。(非特許文献1)   Since the semiconductor package is composed of semiconductor elements, sealing materials, substrates, and the like having different physical properties, warping may occur. Especially in PoP, the influence of package warpage is large, and special solder paste is used as a flux of solder balls for mounting to improve the yield of the lower package and the mother board, and further improve the yield of the upper package and the lower package. Devise the mounting process. (Non-Patent Document 1)

ECTC2006、A Study on Package Stacking Process for Package−on−Package(PoP)、Akito Yoshida at.el. Amkor Technology Inc.ECTC 2006, A Study on Package Stacking Process for Package-on-Package (PoP), Aki Yoshida at. el. Amkor Technology Inc.

本発明の目的は、PoP構造の半導体装置において、パッケージ反りによる半導体装置の組立て歩留まりを向上することができる半導体装置を提供することにある。   An object of the present invention is to provide a semiconductor device capable of improving the assembly yield of a semiconductor device due to package warpage in a semiconductor device having a PoP structure.

このような目的は、下記(1)〜(5)に記載の本発明により達成される。
(1)第1半導体素子が搭載され、コア基板および該コア基板に両面に設けられた樹脂層を有する第1基板と、前記第1基板の前記第1半導体素子が搭載されている面側に第2半導体素子が搭載された第2基板とが積層され、前記第1基板と前記第2基板とが半田バンプを介して接続されてなる半導体装置であって、前記第1半導体素子は、その上部および側面が第1封止材で覆われており、前記第1基板の平面視での面積(As1)と、前記第1半導体素子の平面視での面積(Ac1)との比(Ac1/As1)が0.18〜0.51であり、前記第1基板の厚さ(ts1)と、前記第1半導体素子の厚さ(tc1)との比(tc1/ts1)が0.28〜0.50であり、
前記コア基板の常温での弾性率が26GPa以上であることを特徴とする半導体装置。
(2)前記第1基板のコア基板の面内方向における熱膨張係数が、13ppm以下である上記(1)に記載の半導体装置。
(3)前記第1半導体素子の厚さが、30〜200μmである上記(1)または(2)に記載の半導体装置。
(4)前記第1基板のコア基板の260℃における弾性率(Es1)が、15GPa以上である上記(1)ないし(3)のいずれかに記載の半導体装置。
(5)前記第1基板は、エポキシ樹脂、シアネート樹脂、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも1種の熱硬化性樹脂を含む樹脂組成物で構成されているものである上記(1)ないし(4)のいずれかに記載の半導体装置。
Such an object is achieved by the present invention described in the following (1) to (5).
(1) A first substrate on which a first semiconductor element is mounted and having a core substrate and a resin layer provided on both sides of the core substrate; and a surface of the first substrate on which the first semiconductor element is mounted A semiconductor device in which a second substrate on which a second semiconductor element is mounted is stacked, and the first substrate and the second substrate are connected via solder bumps, and the first semiconductor element includes: The upper and side surfaces are covered with a first sealing material, and the ratio (Ac1 /) between the area (As1) of the first substrate in plan view and the area (Ac1) of the first semiconductor element in plan view As1) is 0.18 to 0.51, and a ratio (tc1 / ts1) between the thickness (ts1) of the first substrate and the thickness (tc1) of the first semiconductor element is 0.28 to 0. .50,
A semiconductor device, wherein the core substrate has an elastic modulus at room temperature of 26 GPa or more.
(2) The semiconductor device according to (1), wherein a thermal expansion coefficient in the in-plane direction of the core substrate of the first substrate is 13 ppm or less.
(3) The semiconductor device according to (1) or (2), wherein the thickness of the first semiconductor element is 30 to 200 μm.
(4) The semiconductor device according to any one of (1) to (3), wherein an elastic modulus (Es1) at 260 ° C. of the core substrate of the first substrate is 15 GPa or more.
(5) Said 1st board | substrate is comprised with the resin composition containing the at least 1 sort (s) of thermosetting resin in an epoxy resin, cyanate resin, benzocyclobutene resin, and bismaleimide triazine resin. 1) The semiconductor device according to any one of (4).

本発明によれば、PoP構造の半導体装置において、パッケージ反りによる半導体装置の組立て歩留まりを向上することができる。   According to the present invention, the assembly yield of a semiconductor device due to package warpage can be improved in a PoP structure semiconductor device.

以下、本発明の半導体装置について、好適な実施形態に基づいて説明する。
図1に示すように、半導体装置100は、第1半導体素子11が搭載された第1基板1と、第1基板1の上側(図1中の上側)に第2半導体素子21が搭載された第2基板2とが積層されてなっている。第1基板1と、第2基板2とは、半田バンプ3を介して電気的に接続されている。
このような、パッケージオンパッケージ構造の半導体装置においては、下側のパッケージにはロジックパッケージが搭載される場合が多く、上側のパッケージにはメモリパッケージが搭載される場合が多い。そのため、下側のロジックパッケージは厚さがメモリパッケージに比べて厚くなっている場合が多い。そのため、下側のパッケージの特性は、基板(本発明では、第1基板1)の影響が大きくなっている。
Hereinafter, a semiconductor device of the present invention will be described based on preferred embodiments.
As shown in FIG. 1, a semiconductor device 100 includes a first substrate 1 on which a first semiconductor element 11 is mounted, and a second semiconductor element 21 on the upper side of the first substrate 1 (upper side in FIG. 1). The second substrate 2 is laminated. The first substrate 1 and the second substrate 2 are electrically connected via solder bumps 3.
In such a package-on-package semiconductor device, a logic package is often mounted on the lower package, and a memory package is often mounted on the upper package. Therefore, the lower logic package is often thicker than the memory package. Therefore, the influence of the substrate (in the present invention, the first substrate 1) is large in the characteristics of the lower package.

以下、各基板について説明する。
(第1基板)
図2に示すように、第1基板1の上側(図2中の上側)には、第1半導体素子11が搭載されている。第1半導体素子11の上面および側面は、第1封止材12で覆われている。第1半導体素子11の機能面(図2中の上側面)と、第1基板1の回路配線部14とは、ボンディングワイヤ13で電気的に接続されている。
Hereinafter, each substrate will be described.
(First substrate)
As shown in FIG. 2, a first semiconductor element 11 is mounted on the upper side of the first substrate 1 (the upper side in FIG. 2). The upper surface and side surfaces of the first semiconductor element 11 are covered with a first sealing material 12. The functional surface of the first semiconductor element 11 (upper surface in FIG. 2) and the circuit wiring portion 14 of the first substrate 1 are electrically connected by a bonding wire 13.

第1基板1は、表面に形成された回路配線部14と、回路配線部14の間に配置されたコア基板15と、コア基板15の両面に設けられた樹脂層151(プリプレグ)と、で形成されている。
第1基板1の下側の面(図2中の下側面)には、2次実装するための半田ボール16が形成されている。第1基板1の上面と下面とは、スルーホールに導電層等を形成することにより電気的に接続されている。
The first substrate 1 includes a circuit wiring portion 14 formed on the surface, a core substrate 15 disposed between the circuit wiring portions 14, and a resin layer 151 (prepreg) provided on both surfaces of the core substrate 15. Is formed.
Solder balls 16 for secondary mounting are formed on the lower surface of the first substrate 1 (lower surface in FIG. 2). The upper surface and the lower surface of the first substrate 1 are electrically connected by forming a conductive layer or the like in the through hole.

本発明では、第1基板1の平面視での面積(As1)と、第1半導体素子11の平面視での面積(Ac1)との比(Ac1/As1)が0.18〜0.51であることを特徴とする。これにより、反りを低減させることができ、マザーボードおよび上段パッケージ(第2基板)との接続信頼性を確保することができる。
より具体的には、前記比(Ac1/As1)が、0.20〜0.42であることが好ましく、比が前記範囲内であると、さらに反りを低減することができ、より接続信頼性を確保することが可能となる。
In the present invention, the ratio (Ac1 / As1) of the area (As1) in plan view of the first substrate 1 to the area (Ac1) in plan view of the first semiconductor element 11 is 0.18 to 0.51. It is characterized by being. As a result, warpage can be reduced, and connection reliability with the mother board and the upper package (second substrate) can be ensured.
More specifically, the ratio (Ac1 / As1) is preferably 0.20 to 0.42, and if the ratio is within the range, warpage can be further reduced, and connection reliability can be further improved. Can be secured.

また、本発明では、第1基板1の厚さ(ts1)と、第1半導体素子11の厚さ(tc1)との比(tc1/ts1)が0.28〜0.50であることを特徴とする。より具体的には、前記比(tc1/ts1)が、0.30〜0.38であることが好ましい。比が前記範囲内であると、さらに反りを低減することができ、より接続信頼性を確保することが可能となる。   In the present invention, the ratio (tc1 / ts1) between the thickness (ts1) of the first substrate 1 and the thickness (tc1) of the first semiconductor element 11 is 0.28 to 0.50. And More specifically, the ratio (tc1 / ts1) is preferably 0.30 to 0.38. When the ratio is within the above range, warpage can be further reduced, and connection reliability can be further ensured.

第1基板1の厚さは、特に限定されないが、0.20〜0.35mmであることが好ましく、特に0.26〜0.35mmであることが好ましい。厚さが前記範囲内であると、特に接続信頼性に優れる。
また、第1半導体素子11の厚さは、特に限定されないが、30〜200μmであることが好ましく、特に50〜150μmであることが好ましい。厚さが前記範囲内であると、特に接続信頼性に優れる。
Although the thickness of the 1st board | substrate 1 is not specifically limited, It is preferable that it is 0.20-0.35 mm, and it is especially preferable that it is 0.26-0.35 mm. When the thickness is within the above range, the connection reliability is particularly excellent.
The thickness of the first semiconductor element 11 is not particularly limited, but is preferably 30 to 200 μm, and particularly preferably 50 to 150 μm. When the thickness is within the above range, the connection reliability is particularly excellent.

また、本発明では、第1基板1のコア基板15の常温での弾性率が26GPa以上であることを特徴とする。これにより、反りを低減することができ、より接続信頼性を確保することが可能となる。
より具体的には、弾性率が26〜35GPaであることが好ましく、特に28〜33GPaであることが好ましい。弾性率が前記範囲内であると、反りを低減することができ、より接続信頼性を確保することが可能となる。
ここで、弾性率は、例えばDMA(動的熱機械測定)で評価することができる。
In the present invention, the core substrate 15 of the first substrate 1 has an elastic modulus at room temperature of 26 GPa or more. As a result, warpage can be reduced, and connection reliability can be further ensured.
More specifically, the elastic modulus is preferably 26 to 35 GPa, and particularly preferably 28 to 33 GPa. When the elastic modulus is within the above range, warpage can be reduced, and connection reliability can be further ensured.
Here, the elastic modulus can be evaluated by, for example, DMA (dynamic thermomechanical measurement).

また、コア基板15の260℃における弾性率(Es1)は、特に限定されないが、15GPa以上であることが好ましく、特に18GPa以上であることが好ましい。260℃での弾性率が前記範囲内であると、特に260℃における反りを低減することができ、より接続信頼性を確保することが可能となる。   The elastic modulus (Es1) at 260 ° C. of the core substrate 15 is not particularly limited, but is preferably 15 GPa or more, and particularly preferably 18 GPa or more. When the elastic modulus at 260 ° C. is within the above range, warpage particularly at 260 ° C. can be reduced, and connection reliability can be further ensured.

このように、第1基板1と第2基板2とが、半田バンプ3を介して電気的に接続されてなる半導体装置100においては、上述したような第1基板1と第1半導体素子11との平面視での面積比および厚さの比ならびに第1基板1の常温での弾性率を上述したような範囲とすることにより、常温および260℃における反りを低減することができ、接続信頼性に優れた半導体装置100を得ることができるようになる。   As described above, in the semiconductor device 100 in which the first substrate 1 and the second substrate 2 are electrically connected via the solder bumps 3, the first substrate 1 and the first semiconductor element 11 as described above are provided. By setting the area ratio and thickness ratio of the first substrate 1 and the elastic modulus of the first substrate 1 at room temperature within the above-described ranges, warpage at room temperature and 260 ° C. can be reduced, and connection reliability can be reduced. Thus, it becomes possible to obtain the semiconductor device 100 excellent in the above.

また、第1基板1を構成するコア基板15の面内方向における熱膨張係数は、特に限定されないが、XY方向における50℃〜100℃の熱膨張係数が13ppm以下であることが好ましく、特に11ppm以下であることが好ましい。熱膨張係数が前記範囲内であると、特に接続信頼性に優れる。
ここで、熱膨張係数は、例えばTMA(熱機械分析)で評価することができる。
Moreover, the thermal expansion coefficient in the in-plane direction of the core substrate 15 constituting the first substrate 1 is not particularly limited, but the thermal expansion coefficient at 50 ° C. to 100 ° C. in the XY direction is preferably 13 ppm or less, particularly 11 ppm. The following is preferable. When the thermal expansion coefficient is within the above range, the connection reliability is particularly excellent.
Here, the thermal expansion coefficient can be evaluated by, for example, TMA (thermomechanical analysis).

コア基板15としては、例えばシート状基材に樹脂組成物を含浸させた後、乾燥して得ることができる。
前記樹脂組成物としては、例えば熱硬化性樹脂と、充填材等で構成される。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等のエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、ノルボルネン系樹脂、シアネート樹脂、ベンゾシクロブテン樹脂、ビスマレイミドトリアジン樹脂等が挙げられる。
これらの中の1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。
またこれらの中でも、特に、エポキシ樹脂、シアネート樹脂(シアネート樹脂のプレポリマーを含む)、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも1種の熱硬化性樹脂が好ましい。これらの中でも最もシアネート樹脂が好ましい。これにより、コア基板15の熱膨張係数を小さくすることができる。さらに、コア基板15の電気特性(低誘電率、低誘電正接)、機械強度等にも優れる。
The core substrate 15 can be obtained, for example, by impregnating a sheet-like base material with a resin composition and then drying.
Examples of the resin composition include a thermosetting resin and a filler.
Examples of the thermosetting resin include novolak type phenol resins such as phenol novolak resin, cresol novolak resin, bisphenol A novolak resin, unmodified resol phenol resin, oil-modified resole phenol modified with tung oil, linseed oil, walnut oil, and the like. Phenol resin such as resol type phenol resin such as resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol E type epoxy resin, bisphenol M type epoxy resin, bisphenol P type epoxy resin, bisphenol Z Type epoxy resin, bisphenol type epoxy resin, phenol novolac type epoxy resin, cresol novolac epoxy resin, etc. novolac type epoxy resin, biphenyl type epoxy resin , Biphenyl aralkyl type epoxy resin, aryl alkylene type epoxy resin, naphthalene type epoxy resin, anthracene type epoxy resin, phenoxy type epoxy resin, dicyclopentadiene type epoxy resin, norbornene type epoxy resin, adamantane type epoxy resin, fluorene type epoxy resin, etc. Epoxy resin, urea (urea) resin, resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate resin, silicone resin, resin having benzoxazine ring, norbornene resin, Examples include cyanate resins, benzocyclobutene resins, bismaleimide triazine resins, and the like.
One of these can be used alone, or two or more having different weight average molecular weights can be used in combination, or one or two or more of these prepolymers can be used in combination.
Among these, in particular, at least one thermosetting resin among epoxy resins, cyanate resins (including cyanate resin prepolymers), benzocyclobutene resins, and bismaleimide triazine resins is preferable. Of these, cyanate resins are most preferred. Thereby, the thermal expansion coefficient of the core board | substrate 15 can be made small. Furthermore, the core substrate 15 is excellent in electrical characteristics (low dielectric constant, low dielectric loss tangent), mechanical strength, and the like.

前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。   The cyanate resin can be obtained by, for example, reacting a halogenated cyanide compound with a phenol and prepolymerizing it by a method such as heating as necessary. Specific examples include bisphenol cyanate resins such as novolac type cyanate resin, bisphenol A type cyanate resin, bisphenol E type cyanate resin, and tetramethylbisphenol F type cyanate resin. Among these, novolac type cyanate resin is preferable. Thereby, the heat resistance improvement by a crosslinking density increase and flame retardance, such as a resin composition, can be improved. This is because the novolac-type cyanate resin forms a triazine ring after the curing reaction. Furthermore, it is considered that novolak-type cyanate resin has a high benzene ring ratio due to its structure and is easily carbonized.

前記ノボラック型シアネート樹脂としては、例えば式(I)で示されるものを使用することができる。   As said novolak-type cyanate resin, what is shown, for example by Formula (I) can be used.

Figure 2009070891
前記式(I)で示されるノボラック型シアネート樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜7が好ましい。平均繰り返し単位nが前記下限値未満であるとノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位nが前記上限値を超えると溶融粘度が高くなりすぎ、コア基板15の成形性が低下する場合がある。
Figure 2009070891
The average repeating unit n of the novolak cyanate resin represented by the formula (I) is not particularly limited, but is preferably 1 to 10, and particularly preferably 2 to 7. When the average repeating unit n is less than the lower limit, the novolak cyanate resin has low heat resistance, and the low-mer may be desorbed and volatilized during heating. Moreover, when the average repeating unit n exceeds the upper limit, the melt viscosity becomes too high, and the moldability of the core substrate 15 may be lowered.

前記シアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量500〜4,500が好ましく、特に600〜3,000が好ましい。重量平均分子量が前記下限値未満であるとコア基板15を作製した場合にタック性が生じ、コア基板15同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上限値を超えると反応が速くなりすぎ、基板(特に回路基板)とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
前記シアネート樹脂等の重量平均分子量は、例えばGPC(ゲルパーミエーションクロマトグラフィー、標準物質:ポリスチレン換算)で測定することができる。
Although the weight average molecular weight of the cyanate resin is not particularly limited, a weight average molecular weight of 500 to 4,500 is preferable, and 600 to 3,000 is particularly preferable. When the core substrate 15 is produced when the weight average molecular weight is less than the lower limit, tackiness may occur, and when the core substrates 15 come into contact with each other, they may adhere to each other or transfer of the resin may occur. Moreover, when the weight average molecular weight exceeds the above upper limit, the reaction becomes too fast, and when it is used as a substrate (particularly a circuit substrate), molding defects may occur or the interlayer peel strength may decrease.
The weight average molecular weight of the cyanate resin or the like can be measured by, for example, GPC (gel permeation chromatography, standard substance: converted to polystyrene).

また、特に限定されないが、前記シアネート樹脂は、1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。   In addition, although not particularly limited, the cyanate resin can be used alone or in combination of two or more having different weight average molecular weights, or one or two or more of these prepolymers. It can also be used together.

前記熱硬化性樹脂の含有量は、特に限定されないが、前記樹脂組成物全体の5〜50重量%が好ましく、特に20〜40重量%が好ましい。含有量が前記下限値未満であるとコア基板15を形成するのが困難となる場合があり、前記上限値を超えるとコア基板15の強度が低下する場合がある。   Although content of the said thermosetting resin is not specifically limited, 5 to 50 weight% of the whole said resin composition is preferable, and 20 to 40 weight% is especially preferable. If the content is less than the lower limit, it may be difficult to form the core substrate 15, and if the content exceeds the upper limit, the strength of the core substrate 15 may be reduced.

また、前記樹脂組成物は、無機充填材を含むことが好ましい。これにより、コア基板15を薄膜化(厚さ0.5mm以下)にしても強度に優れることができる。さらに、コア基板15の低熱膨張化を向上することもできる。
前記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等を挙げることができる。無機充填材として、これらの中の1種類を単独で用いることもできるし、2種類以上を併用したりすることもできる。これらの中でも特に、シリカが好ましく、溶融シリカ(特に球状溶融シリカ)が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使う等、その目的にあわせた使用方法が採用される。
Moreover, it is preferable that the said resin composition contains an inorganic filler. Thereby, even if the core substrate 15 is thinned (thickness of 0.5 mm or less), it can be excellent in strength. Furthermore, the reduction in thermal expansion of the core substrate 15 can be improved.
Examples of the inorganic filler include silicates such as talc, calcined clay, unfired clay, mica and glass, oxides such as titanium oxide, alumina, silica and fused silica, calcium carbonate, magnesium carbonate, hydrotalcite and the like. Carbonates, hydroxides such as aluminum hydroxide, magnesium hydroxide, calcium hydroxide, sulfates or sulfites such as barium sulfate, calcium sulfate, calcium sulfite, zinc borate, barium metaborate, aluminum borate, boron Examples thereof include borates such as calcium oxide and sodium borate, nitrides such as aluminum nitride, boron nitride, silicon nitride, and carbon nitride, titanates such as strontium titanate and barium titanate. As the inorganic filler, one of these can be used alone, or two or more can be used in combination. Among these, silica is particularly preferable, and fused silica (particularly spherical fused silica) is preferable in terms of excellent low thermal expansion. The shape is crushed and spherical, but in order to reduce the melt viscosity of the resin composition in order to ensure the impregnation of the fiber substrate, a method of use that suits the purpose, such as using spherical silica, is adopted. .

前記無機充填材の平均粒子径は、特に限定されないが、0.01〜5.0μmが好ましく、特に0.1〜2.0μmが好ましい。無機充填材の粒径が前記下限値未満であるとワニスの粘度が高くなるため、コア基板15作製時の作業性に影響を与える場合がある。また、前記上限値を超えると、ワニス中で無機充填剤の沈降等の現象が起こる場合がある。
この平均粒子径は、例えば粒度分布計(HORIBA製、LA−500)により測定することができる。
The average particle diameter of the inorganic filler is not particularly limited, but is preferably 0.01 to 5.0 μm, particularly preferably 0.1 to 2.0 μm. If the particle size of the inorganic filler is less than the lower limit, the viscosity of the varnish becomes high, which may affect the workability when the core substrate 15 is manufactured. When the upper limit is exceeded, phenomena such as sedimentation of the inorganic filler may occur in the varnish.
This average particle diameter can be measured, for example, by a particle size distribution meter (manufactured by HORIBA, LA-500).

また前記無機充填材は、特に限定されないが、平均粒子径が単分散の無機充填材を用いることもできるし、平均粒子径が多分散の無機充填材を用いることができる。さらに平均粒子径が単分散及び/または、多分散の無機充填材を1種類または2種類以上とを併用したりすることもできる。   The inorganic filler is not particularly limited, but an inorganic filler having a monodispersed average particle diameter can be used, and an inorganic filler having a polydispersed average particle diameter can be used. Furthermore, one type or two or more types of inorganic fillers having an average particle size of monodispersed and / or polydispersed can be used in combination.

更に平均粒子径5.0μm以下の球状シリカ(特に球状溶融シリカ)が好ましく、特に平均粒子径0.01〜2.0μmの球状溶融シリカが好ましい。これにより、無機充填剤の充填性を向上させることができる。   Furthermore, spherical silica (especially spherical fused silica) having an average particle size of 5.0 μm or less is preferable, and spherical fused silica having an average particle size of 0.01 to 2.0 μm is particularly preferable. Thereby, the filling property of an inorganic filler can be improved.

前記無機充填材の含有量は、特に限定されないが、樹脂組成物全体の20〜80重量%が好ましく、特に30〜70重量%が好ましい。含有量が前記範囲内であると、特に低熱膨張、低吸水とすることができる。   Although content of the said inorganic filler is not specifically limited, 20 to 80 weight% of the whole resin composition is preferable, and 30 to 70 weight% is especially preferable. When the content is within the above range, particularly low thermal expansion and low water absorption can be achieved.

前記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、エポキシ樹脂(実質的にハロゲン原子を含まない)を用いることが好ましい。前記エポキシ樹脂としては、例えばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等が挙げられる。
エポキシ樹脂として、これらの中の1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。
これらエポキシ樹脂の中でも特にアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。
When a cyanate resin (particularly a novolac-type cyanate resin) is used as the thermosetting resin, it is preferable to use an epoxy resin (substantially free of halogen atoms). Examples of the epoxy resin include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol E type epoxy resin, bisphenol S type epoxy resin, bisphenol M type epoxy resin, bisphenol P type epoxy resin, and bisphenol Z type epoxy resin. Bisphenol type epoxy resins, phenol novolac type epoxy resins, cresol novolac epoxy resins and other novolak type epoxy resins, biphenyl type epoxy resins, xylylene type epoxy resins, biphenyl aralkyl type epoxy resins and other aryl alkylene type epoxy resins, naphthalene type epoxy resins, Anthracene type epoxy resin, phenoxy type epoxy resin, dicyclopentadiene type epoxy resin, norbornene type epoxy resin, adamantane Epoxy resins, fluorene type epoxy resins and the like.
As the epoxy resin, one of them can be used alone, or two or more having different weight average molecular weights are used in combination, or one or two or more and those prepolymers are used in combination. You can also.
Among these epoxy resins, aryl alkylene type epoxy resins are particularly preferable. Thereby, moisture absorption solder heat resistance and a flame retardance can be improved.

前記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式(II)で示すことができる。   The arylalkylene-type epoxy resin refers to an epoxy resin having one or more arylalkylene groups in a repeating unit. For example, a xylylene type epoxy resin, a biphenyl dimethylene type epoxy resin, etc. are mentioned. Among these, a biphenyl dimethylene type epoxy resin is preferable. The biphenyl dimethylene type epoxy resin can be represented by, for example, the formula (II).

Figure 2009070891
Figure 2009070891

前記式(II)で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜5が好ましい。平均繰り返し単位nが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。   The average repeating unit n of the biphenyl dimethylene type epoxy resin represented by the formula (II) is not particularly limited, but is preferably 1 to 10, and particularly preferably 2 to 5. When the average repeating unit n is less than the lower limit, the biphenyl dimethylene type epoxy resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult. On the other hand, if the average repeating unit n exceeds the upper limit, the fluidity of the resin is lowered, which may cause molding defects.

前記エポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に2〜40重量%が好ましい。含有量が前記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。   Although content of the said epoxy resin is not specifically limited, 1 to 55 weight% of the whole resin composition is preferable, and 2 to 40 weight% is especially preferable. If the content is less than the lower limit, the reactivity of the cyanate resin may decrease, or the moisture resistance of the product obtained may decrease, and if the content exceeds the upper limit, the heat resistance may decrease.

前記エポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量500〜20,000が好ましく、特に800〜15,000が好ましい。重量平均分子量が前記下限値未満であるとコア基板15にタック性が生じる場合が有り、前記上限値を超えるとコア基板15作製時、シート状基材への含浸性が低下し、均一な製品が得られない場合がある。
前記エポキシ樹脂の重量平均分子量は、例えばGPCで測定することができる。
The weight average molecular weight of the epoxy resin is not particularly limited, but a weight average molecular weight of 500 to 20,000 is preferable, and 800 to 15,000 is particularly preferable. If the weight average molecular weight is less than the lower limit, the core substrate 15 may have tackiness. If the weight average molecular weight exceeds the upper limit, the impregnation property into the sheet-like base material is reduced when the core substrate 15 is produced, and the product is uniform. May not be obtained.
The weight average molecular weight of the epoxy resin can be measured by GPC, for example.

前記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、フェノール樹脂を用いることが好ましい。前記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂等が挙げられる。フェノール樹脂として、これらの中の1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも特に、アリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。   When using cyanate resin (especially novolak-type cyanate resin) as said thermosetting resin, it is preferable to use a phenol resin. Examples of the phenol resin include novolak-type phenol resins, resol-type phenol resins, and arylalkylene-type phenol resins. As the phenolic resin, one of these can be used alone, or two or more having different weight average molecular weights are used in combination, or one or two or more thereof and a prepolymer thereof are used in combination. You can also. Among these, arylalkylene type phenol resins are particularly preferable. Thereby, moisture absorption solder heat resistance can be improved further.

前記アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂等が挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式(III)で示すことができる。   Examples of the aryl alkylene type phenol resin include a xylylene type phenol resin and a biphenyl dimethylene type phenol resin. The biphenyl dimethylene type phenol resin can be represented by, for example, the formula (III).

Figure 2009070891
前記式(III)で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位nは、特に限定されないが、1〜12が好ましく、特に2〜8が好ましい。平均繰り返し単位nが前記下限値未満であると耐熱性が低下する場合がある。また、前記上限値を超えると他の樹脂との相溶性が低下し、作業性が低下する場合がある。
Figure 2009070891
Although the repeating unit n of the biphenyl dimethylene type phenol resin represented by the formula (III) is not particularly limited, 1 to 12 is preferable, and 2 to 8 is particularly preferable. If the average repeating unit n is less than the lower limit, the heat resistance may be lowered. Moreover, when the said upper limit is exceeded, compatibility with other resin will fall and workability | operativity may fall.

前述のシアネート樹脂(特にノボラック型シアネート樹脂)とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、反応性を容易に制御できる。   The combination of the above-mentioned cyanate resin (particularly novolak-type cyanate resin) and arylalkylene-type phenol resin can control the crosslinking density and easily control the reactivity.

前記フェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に5〜40重量%が好ましい。含有量が前記下限値未満であると耐熱性が低下する場合があり、前記上限値を超えると低熱膨張の特性が損なわれる場合がある。   Although content of the said phenol resin is not specifically limited, 1 to 55 weight% of the whole resin composition is preferable, and 5 to 40 weight% is especially preferable. If the content is less than the lower limit, the heat resistance may be reduced, and if the content exceeds the upper limit, the characteristics of low thermal expansion may be impaired.

前記フェノール樹脂の重量平均分子量は、特に限定されないが、重量平均分子量400〜18,000が好ましく、特に500〜15,000が好ましい。重量平均分子量が前記下限値未満であるとコア基板15にタック性が生じる場合が有り、前記上限値を超えるとコア基板15作製時、シート状基材への含浸性が低下し、均一な製品が得られない場合がある。
前記フェノール樹脂の重量平均分子量は、例えばGPCで測定することができる。
The weight average molecular weight of the phenol resin is not particularly limited, but a weight average molecular weight of 400 to 18,000 is preferable, and 500 to 15,000 is particularly preferable. If the weight average molecular weight is less than the lower limit, the core substrate 15 may have tackiness. If the weight average molecular weight exceeds the upper limit, the impregnation property into the sheet-like base material is reduced when the core substrate 15 is produced, and the product is uniform. May not be obtained.
The weight average molecular weight of the phenol resin can be measured by, for example, GPC.

更に、前記シアネート樹脂(特にノボラック型シアネート樹脂)と前記フェノール樹脂(アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂)と前記エポキシ樹脂(アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂)との組合せを用いて基板(特に回路基板)を作製した場合、特に優れた寸法安定性を得ることが出来る。   Furthermore, the cyanate resin (especially novolac-type cyanate resin), the phenol resin (arylalkylene-type phenolic resin, particularly biphenyldimethylene-type phenolic resin), and the epoxy resin (arylalkylene-type epoxy resin, especially biphenyldimethylene-type epoxy resin). When a board (especially a circuit board) is produced using a combination with the above, particularly excellent dimensional stability can be obtained.

前記樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。前記カップリング剤は、前記熱硬化性樹脂と、前記無機充填材との界面の濡れ性を向上させることにより、シート状基材に対して熱硬化性樹脂等および無機充填材を均一に定着させ、耐熱性、特に吸湿後の半田耐熱性を改良することができる。
前記カップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる1種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることができる。
The resin composition is not particularly limited, but it is preferable to use a coupling agent. The coupling agent uniformly fixes the thermosetting resin and the inorganic filler to the sheet-like substrate by improving the wettability of the interface between the thermosetting resin and the inorganic filler. The heat resistance, particularly the solder heat resistance after moisture absorption can be improved.
As the coupling agent, any commonly used one can be used. Specifically, an epoxy silane coupling agent, a cationic silane coupling agent, an aminosilane coupling agent, a titanate coupling agent, and a silicone oil type coupling. It is preferable to use one or more coupling agents selected from among the agents. Thereby, the wettability with the interface of an inorganic filler can be made high, and thereby heat resistance can be improved more.

前記カップリング剤の添加量は、前記無機充填材の比表面積に依存するので特に限定されないが、無機充填材100重量部に対して0.05〜3重量部が好ましく、特に0.1〜2重量部が好ましい。含有量が前記下限値未満であると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、前記上限値を超えると反応に影響を与え、曲げ強度等が低下する場合がある。   The addition amount of the coupling agent is not particularly limited because it depends on the specific surface area of the inorganic filler, but is preferably 0.05 to 3 parts by weight, particularly 0.1 to 2 parts per 100 parts by weight of the inorganic filler. Part by weight is preferred. If the content is less than the lower limit, the inorganic filler cannot be sufficiently coated, and thus the effect of improving the heat resistance may be reduced. If the content exceeds the upper limit, the reaction is affected, and the bending strength is reduced. There is a case.

前記樹脂組成物には、必要に応じて硬化促進剤を用いても良い。前記硬化促進剤としては公知の物を用いることが出来る。例えばナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタン等の3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−エチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシイミダゾール、2−フェニル−4,5−ジヒドロキシイミダゾール等のイミダゾール類、フェノール、ビスフェノールA、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸等、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて1種類を単独で用いることもできるし、これらの誘導体も含めて2種類以上を併用したりすることもできる。   A curing accelerator may be used in the resin composition as necessary. A well-known thing can be used as said hardening accelerator. For example, organic metal salts such as zinc naphthenate, cobalt naphthenate, tin octylate, cobalt octylate, bisacetylacetonate cobalt (II), trisacetylacetonate cobalt (III), triethylamine, tributylamine, diazabicyclo [2,2 , 2] tertiary amines such as octane, 2-phenyl-4-methylimidazole, 2-ethyl-4-ethylimidazole, 2-phenyl-4-methylimidazole, 2-phenyl-4-methyl-5-hydroxyimidazole Imidazoles such as 2-phenyl-4,5-dihydroxyimidazole, phenolic compounds such as phenol, bisphenol A, and nonylphenol, organic acids such as acetic acid, benzoic acid, salicylic acid, paratoluenesulfonic acid, and the like, or a mixture thereof. . As the curing accelerator, one kind including these derivatives can be used alone, or two or more kinds including these derivatives can be used in combination.

前記硬化促進剤の含有量は、特に限定されないが、前記樹脂組成物全体の0.05〜5重量%が好ましく、特に0.2〜2重量%が好ましい。含有量が前記下限値未満であると硬化を促進する効果が現れない場合があり、前記上限値を超えるとコア基板15の保存性が低下する場合がある。   Although content of the said hardening accelerator is not specifically limited, 0.05-5 weight% of the whole said resin composition is preferable, and 0.2-2 weight% is especially preferable. If the content is less than the lower limit, the effect of promoting curing may not appear, and if the content exceeds the upper limit, the storage stability of the core substrate 15 may be deteriorated.

前記樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂等の熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体等のポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマー等の熱可塑性エラストマー、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエン等のジエン系エラストマーを併用しても良い。
また、前記樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤等の上記成分以外の添加物を添加しても良い。
また、前記樹脂組成物で用いられる熱硬化性樹脂等は、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。
ここで、実質的にハロゲン原子を含まないとは、例えばエポキシ樹脂中のハロゲン原子の含有量が0.15重量%以下(JPCA−ES01−2003)のものをいう。
In the resin composition, thermoplastic resins such as phenoxy resin, polyimide resin, polyamideimide resin, polyphenylene oxide resin, polyethersulfone resin, polyester resin, polyethylene resin, polystyrene resin, styrene-butadiene copolymer, styrene-isoprene copolymer are used. Polystyrene thermoplastic elastomers such as polymers, polyolefin thermoplastic elastomers, polyamide elastomers, thermoplastic elastomers such as polyester elastomers, and diene elastomers such as polybutadiene, epoxy modified polybutadiene, acrylic modified polybutadiene, and methacryl modified polybutadiene are used in combination. May be.
The resin composition may contain additives other than the above components such as pigments, dyes, antifoaming agents, leveling agents, ultraviolet absorbers, foaming agents, antioxidants, flame retardants, and ion scavengers as necessary. May be added.
Moreover, it is preferable that the thermosetting resin etc. which are used with the said resin composition are a thing which does not contain a halogen atom substantially. Thereby, a flame retardance can be provided, without using a halogen compound.
Here, “substantially free of halogen atoms” means, for example, those in which the content of halogen atoms in the epoxy resin is 0.15 wt% or less (JPCA-ES01-2003).

前記シート状基材は、例えばガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、コア基板15の強度、吸水率を向上することができる。また、コア基板15の熱膨張係数を小さくすることができる。   Examples of the sheet-like substrate include glass fiber substrates such as glass woven fabric and glass nonwoven fabric, polyamide resin fibers, aromatic polyamide resin fibers, polyamide resin fibers such as wholly aromatic polyamide resin fibers, polyester resin fibers, and aromatics. Polyester resin fiber, polyester resin fiber such as wholly aromatic polyester resin fiber, polyimide resin fiber, synthetic fiber substrate composed of woven fabric or nonwoven fabric mainly composed of fluororesin fiber, kraft paper, cotton linter paper, Examples thereof include organic fiber base materials such as paper base materials mainly composed of linter and kraft pulp mixed paper. Among these, a glass fiber base material is preferable. Thereby, the strength and water absorption rate of the core substrate 15 can be improved. In addition, the thermal expansion coefficient of the core substrate 15 can be reduced.

前記樹脂組成物をシート状基材に含浸させる方法には、例えば、本発明の樹脂組成物を用いて樹脂ワニスを調製し、シート状基材を樹脂ワニスに浸漬する方法、各種コーターにより塗布する方法、スプレーにより吹き付ける方法等が挙げられる。これらの中でも、シート状基材を樹脂ワニスに浸漬する方法が好ましい。これにより、シート状基材に対する樹脂組成物の含浸性を向上することができる。なお、シート状基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。   Examples of the method for impregnating the sheet-like substrate with the resin composition include, for example, preparing a resin varnish using the resin composition of the present invention, and immersing the sheet-like substrate in the resin varnish, and applying with various coaters. The method, the method of spraying with a spray, etc. are mentioned. Among these, the method of immersing a sheet-like base material in a resin varnish is preferable. Thereby, the impregnation property of the resin composition with respect to a sheet-like base material can be improved. In addition, when a sheet-like base material is immersed in a resin varnish, a normal impregnation coating equipment can be used.

前記樹脂ワニスに用いられる溶媒は、前記樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系等が挙げられる。   The solvent used in the resin varnish desirably exhibits good solubility in the resin component in the resin composition, but a poor solvent may be used within a range that does not adversely affect the resin varnish. Examples of the solvent exhibiting good solubility include acetone, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, tetrahydrofuran, dimethylformamide, dimethylacetamide, dimethyl sulfoxide, ethylene glycol, cellosolve and carbitol.

前記樹脂ワニスの固形分は、特に限定されないが、前記樹脂組成物の固形分40〜80重量%が好ましく、特に50〜65重量%が好ましい。これにより、樹脂ワニスの繊維基材への含浸性を更に向上できる。前記繊維基材に前記樹脂組成物を含浸させ、所定温度、例えば80〜200℃等で乾燥させることによりコア基板15を得ることが出来る。   The solid content of the resin varnish is not particularly limited, but the solid content of the resin composition is preferably 40 to 80% by weight, and particularly preferably 50 to 65% by weight. Thereby, the impregnation property to the fiber base material of the resin varnish can further be improved. The core substrate 15 can be obtained by impregnating the fiber base material with the resin composition and drying at a predetermined temperature, for example, 80 to 200 ° C.

次に、樹脂層について説明する。
上述したコア基板15の両面には、樹脂層151が設けられている。
樹脂層としては、例えばプリプレグおよびビルドアップ層とを挙げることができる。
プリプレグの場合は、上述と同様にシート状基材に樹脂組成物を含浸させた後、乾燥して得ることができる。プリプレグに用いる熱硬化性樹脂、充填材としてはコア基板15で用いたものと同様のものを用いることができる。
Next, the resin layer will be described.
Resin layers 151 are provided on both surfaces of the core substrate 15 described above.
Examples of the resin layer include a prepreg and a buildup layer.
In the case of a prepreg, it can be obtained by impregnating a sheet-like base material with a resin composition in the same manner as described above and then drying. As the thermosetting resin and filler used for the prepreg, the same materials as those used for the core substrate 15 can be used.

また、ビルドアップ層の場合も同様に、前述のコア基板15を構成する熱硬化性樹脂と、充填材等を含有する樹脂組成物で構成される。
前記熱硬化性樹脂、前記充填材としては、上述したものと同様のものを用いることができる。
Similarly, the build-up layer is composed of a thermosetting resin constituting the core substrate 15 and a resin composition containing a filler and the like.
As the thermosetting resin and the filler, the same ones as described above can be used.

なお、ビルドアップ層を構成する樹脂組成物には、上述の熱硬化性樹脂、充填材等に加えて、製膜性樹脂を含有することが好ましい。これにより、ビルドアップ層の形成が容易になり、ビルドアップ層付き基材等を容易に得ることができ、それによって作業性を向上することができる。
前記上記製膜性樹脂としては、例えば、フェノキシ系樹脂、ビスフェノールF系樹脂、オレフィン系樹脂等が挙げられる。
前記製膜性樹脂として、これらの中の誘導体も含めて1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも、フェノキシ系樹脂が好ましい。これにより、耐熱性および難燃性を向上させることができる。
In addition, it is preferable to contain film forming resin in addition to the above-mentioned thermosetting resin, a filler, etc. in the resin composition which comprises a buildup layer. Thereby, formation of a buildup layer becomes easy, a base material with a buildup layer, etc. can be obtained easily, and workability | operativity can be improved by it.
Examples of the film-forming resin include phenoxy resins, bisphenol F resins, olefin resins, and the like.
As the film-forming resin, one kind including these derivatives can be used alone, or two or more kinds having different weight average molecular weights can be used in combination, or one kind or two kinds or more can be used. A prepolymer can also be used in combination. Among these, a phenoxy resin is preferable. Thereby, heat resistance and a flame retardance can be improved.

前記フェノキシ系樹脂としては、例えばビスフェノールA骨格を有するフェノキシ樹脂、ビスフェノールF骨格を有するフェノキシ樹脂、ビスフェノールS骨格を有するフェノキシ樹脂、ビスフェノールM骨格を有するフェノキシ樹脂、ビスフェノールP骨格を有するフェノキシ樹脂、ビスフェノールZ骨格を有するフェノキシ樹脂等ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、アントラセン骨格を有するフェノキシ樹脂、フルオレン骨格を有するフェノキシ樹脂、ジシクロペンタジエン骨格を有するフェノキシ樹脂、ノルボルネン骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂、アダマンタン骨格を有するフェノキシ樹脂等が挙げられる。
またフェノキシ樹脂として、これら中の骨格を複数種類有した構造を用いることもできるし、それぞれの骨格の比率が異なるフェノキシ樹脂を用いることもできる。さらに異なる骨格のフェノキシ樹脂を複数種類用いることもできるし、異なる重量平均分子量を有するフェノキシ樹脂を複数種類用いたり、それらのプレポリマーを併用したりすることもできる。
Examples of the phenoxy resin include a phenoxy resin having a bisphenol A skeleton, a phenoxy resin having a bisphenol F skeleton, a phenoxy resin having a bisphenol S skeleton, a phenoxy resin having a bisphenol M skeleton, a phenoxy resin having a bisphenol P skeleton, and a bisphenol Z. A phenoxy resin having a bisphenol skeleton such as a phenoxy resin having a skeleton, a phenoxy resin having a novolac skeleton, a phenoxy resin having an anthracene skeleton, a phenoxy resin having a fluorene skeleton, a phenoxy resin having a dicyclopentadiene skeleton, a phenoxy resin having a norbornene skeleton, Examples include phenoxy resins having a naphthalene skeleton, phenoxy resins having a biphenyl skeleton, and phenoxy resins having an adamantane skeleton. It is.
Moreover, as the phenoxy resin, a structure having a plurality of types of skeletons can be used, or phenoxy resins having different ratios of the skeletons can be used. Furthermore, a plurality of types of phenoxy resins having different skeletons can be used, a plurality of types of phenoxy resins having different weight average molecular weights can be used, or prepolymers thereof can be used in combination.

これらの中でも、ビフェニル骨格と、ビスフェノールS骨格とを有するフェノキシ樹脂を用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールS骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。
また、ビスフェノールA骨格とビスフェノールF骨格とを有するフェノキシ樹脂を用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。さらに、前記ビフェニル骨格とビスフェノールS骨格とを有するフェノキシ樹脂と、ビスフェノールA骨格とビスフェノールF骨格とを有するフェノキシ樹脂とを併用してもよい。
Among these, a phenoxy resin having a biphenyl skeleton and a bisphenol S skeleton can be used. Thereby, the glass transition temperature can be increased due to the rigidity of the biphenyl skeleton, and the adhesion of the plated metal when the multilayer printed wiring board is manufactured can be improved by the bisphenol S skeleton.
Alternatively, a phenoxy resin having a bisphenol A skeleton and a bisphenol F skeleton can be used. Thereby, the adhesiveness to an inner-layer circuit board can be improved at the time of manufacture of a multilayer printed wiring board. Further, the phenoxy resin having the biphenyl skeleton and the bisphenol S skeleton and the phenoxy resin having the bisphenol A skeleton and the bisphenol F skeleton may be used in combination.

前記製膜性樹脂の分子量は、特に限定されないが、重量平均分子量が1,000〜100,000であることが好ましい。さらに10,000〜60,000であることが好ましい。
前記製膜性樹脂の重量平均分子量が前記下限値未満であると、製膜性を向上させる効果が充分でない場合がある。一方、前記上限値を超えると、製膜性樹脂の溶解性が低下する場合がある。製膜性樹脂の重量平均分子量を前記範囲内とすることにより、これらの特性のバランスを優れたものとすることができる。
The molecular weight of the film-forming resin is not particularly limited, but the weight average molecular weight is preferably 1,000 to 100,000. Furthermore, it is preferable that it is 10,000-60,000.
If the weight average molecular weight of the film-forming resin is less than the lower limit, the effect of improving the film-forming property may not be sufficient. On the other hand, when the upper limit is exceeded, the solubility of the film-forming resin may decrease. By making the weight average molecular weight of the film-forming resin within the above range, the balance of these properties can be made excellent.

製膜性樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜40重量%であることが好ましい。さらに5〜30重量%であることが好ましい。
製膜性樹脂の含有量が前記下限値未満であると、製膜性を向上させる効果が充分でないことがある。一方、前記上限値を超えると、相対的にシアネート樹脂の含有量が少なくなるため、低熱膨張性を付与する効果が低下することがある。製膜性樹脂の含有量を前記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
Although content of film forming resin is not specifically limited, It is preferable that it is 1 to 40 weight% of the whole resin composition. Furthermore, it is preferable that it is 5 to 30 weight%.
When the content of the film-forming resin is less than the lower limit, the effect of improving the film-forming property may not be sufficient. On the other hand, when the upper limit is exceeded, the content of the cyanate resin is relatively decreased, and thus the effect of imparting low thermal expansion may be reduced. By setting the content of the film-forming resin within the above range, it is possible to achieve an excellent balance of these characteristics.

また、前記コア基板を構成する樹脂組成物と同様に、カップリング剤、硬化促進剤、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤等の上記成分以外の添加物を添加しても良い。
また、前記樹脂組成物で用いられる熱硬化性樹脂等は、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。
ここで、実質的にハロゲン原子を含まないとは、例えばエポキシ樹脂中のハロゲン原子の含有量が0.15重量%以下(JPCA−ES01−2003)のものをいう。
In addition, similar to the resin composition constituting the core substrate, a coupling agent, a curing accelerator, a pigment, a dye, an antifoaming agent, a leveling agent, an ultraviolet absorber, a foaming agent, an antioxidant, a flame retardant, and an ion trap. You may add additives other than the said components, such as an agent.
Moreover, it is preferable that the thermosetting resin etc. which are used with the said resin composition are a thing which does not contain a halogen atom substantially. Thereby, a flame retardance can be provided, without using a halogen compound.
Here, “substantially free of halogen atoms” means, for example, those in which the content of halogen atoms in the epoxy resin is 0.15 wt% or less (JPCA-ES01-2003).

なお、ビルドアップ層においては、硬化促進剤としてイミダゾール化合物が特に好ましい。これにより、吸湿半田耐熱性を向上させることができる。そして、上記イミダゾール化合物は、特に限定されないが、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有することが望ましい。ここで、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有するとは、イミダゾール化合物を前記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と混合、あるいは、イミダゾール化合物を前記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と有機溶剤とともに混合した場合に、実質的に分子レベルまで溶解、または、それに近い状態まで分散することができるような性状を指すものである。   In the build-up layer, an imidazole compound is particularly preferable as a curing accelerator. Thereby, moisture absorption solder heat resistance can be improved. And although the said imidazole compound is not specifically limited, It is desirable to have compatibility with the said cyanate resin, an epoxy resin, and a film forming resin component. Here, having compatibility with the cyanate resin, epoxy resin, and film forming resin component means that the imidazole compound is mixed with the cyanate resin, epoxy resin, and film forming resin component, or the imidazole compound is mixed with the cyanate resin. When mixed together with an epoxy resin, a film-forming resin component and an organic solvent, it indicates a property that can be dissolved or dispersed to a state substantially close to the molecular level.

このようなイミダゾール化合物を用いることにより、シアネート樹脂やエポキシ樹脂の反応を効果的に促進させることができ、また、イミダゾール化合物の配合量を少なくしても同等の特性を付与することができる。
さらに、このようなイミダゾール化合物を用いた樹脂組成物は、樹脂成分との間で微小なマトリックス単位から高い均一性で硬化させることができる。これにより、ビルドアップ層の絶縁性、耐熱性を高めることができる。
By using such an imidazole compound, the reaction of a cyanate resin or an epoxy resin can be effectively promoted, and equivalent characteristics can be imparted even if the amount of the imidazole compound is reduced.
Furthermore, a resin composition using such an imidazole compound can be cured with high uniformity from a minute matrix unit with a resin component. Thereby, the insulation of a buildup layer and heat resistance can be improved.

そして、このような樹脂組成で構成されたビルドアップ層は、例えば過マンガン酸塩、重クロム酸塩等の酸化剤を用いて表面の粗化処理を行うと、粗化処理後のビルドアップ層表面に均一性の高い微小な凹凸形状を多数形成することができる。
このような粗化処理後のビルドアップ層表面に金属メッキ処理を行うと、粗化処理面の平滑性が高いため、微細な導体回路を精度よく形成することができる。また、微小な凹凸形状によりアンカー効果を高め、ビルドアップ層とメッキ金属との間に高い密着性を付与することができる。
And the build-up layer composed of such a resin composition is subjected to a roughening treatment on the surface using an oxidizing agent such as permanganate or dichromate. A large number of minute uneven shapes with high uniformity can be formed on the surface.
When a metal plating process is performed on the surface of the build-up layer after such a roughening process, the smoothness of the roughened surface is high, so that a fine conductor circuit can be accurately formed. Moreover, the anchor effect can be enhanced by the minute uneven shape, and high adhesion can be imparted between the build-up layer and the plated metal.

前記イミダゾール化合物としては、例えば1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、2−エチル−4−メチルイミダゾール、2,4−ジアミノ−6−〔2’−メチルイミダゾリル−(1’)〕−エチル−s−トリアジン、2,4−ジアミノ−6−(2’−ウンデシルイミダゾリル)−エチル−s−トリアジン、2,4−ジアミノ−6−〔2’−エチル−4−メチルイミダゾリル−(1’)〕−エチル−s−トリアジン、2−フェニルー4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチルー5−ヒドロキシメチルイミダゾールなどを挙げることができる。   Examples of the imidazole compound include 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 2-phenyl-4-methylimidazole, 2-ethyl-4-methylimidazole, and 2,4-diamino-6. -[2'-Methylimidazolyl- (1 ')]-ethyl-s-triazine, 2,4-diamino-6- (2'-undecylimidazolyl) -ethyl-s-triazine, 2,4-diamino-6 -[2'-ethyl-4-methylimidazolyl- (1 ')]-ethyl-s-triazine, 2-phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, etc. be able to.

これらの中でも、1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、及び、2−エチル−4−メチルイミダゾールから選ばれるイミダゾール化合物であることが好ましい。これらのイミダゾール化合物は、特に優れた相溶性を有することで、均一性の高い硬化物が得られるとともに、微細かつ均一な粗化面を形成することができるので、微細な導体回路を容易に形成することができるとともに、多層プリント配線板に高い耐熱性を発現させることができる。   Among these, an imidazole compound selected from 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, and 2-ethyl-4-methylimidazole is preferable. These imidazole compounds have particularly excellent compatibility, so that a highly uniform cured product can be obtained and a fine and uniform roughened surface can be formed, so that a fine conductor circuit can be easily formed. In addition, the multilayer printed wiring board can exhibit high heat resistance.

前記イミダゾール化合物の含有量としては特に限定されないが、前記シアネート樹脂とエポキシ樹脂との合計に対して、0.01〜5重量%が好ましく、特に0.05〜3重量%が好ましい。これにより、特に耐熱性を向上させることができる。   Although it does not specifically limit as content of the said imidazole compound, 0.01 to 5 weight% is preferable with respect to the sum total of the said cyanate resin and an epoxy resin, and 0.05 to 3 weight% is especially preferable. Thereby, especially heat resistance can be improved.

このような樹脂組成物を、例えば基材に形成してビルドアップ層を得ることができる。すなわち、樹脂組成物を例えば溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスを基材に塗工した後、これを乾燥する方法、樹脂ワニスをスプレー装置で基材に噴霧塗工した後、乾燥する方法、などが挙げられる。
これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスを基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な厚さを有するビルドアップ層を効率よく製造することができる。
Such a resin composition can be formed on a substrate, for example, to obtain a buildup layer. That is, a resin varnish is prepared by dissolving / dispersing a resin composition in, for example, a solvent, and the resin varnish is applied to a substrate using various coater devices, and then the resin varnish is sprayed. And a method of drying after spray coating on the substrate.
Among these, it is preferable to apply a resin varnish to a substrate using various coaters such as a comma coater and a die coater and then dry the resin varnish. Thereby, the buildup layer which does not have a void and has a uniform thickness can be efficiently manufactured.

前記樹脂ワニスに用いられる溶媒は、前記樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系等が挙げられる。
上記樹脂ワニス中の固形分含有量としては特に限定されないが、30〜80重量%が好ましく、特に40〜70重量%が好ましい。
The solvent used in the resin varnish desirably exhibits good solubility in the resin component in the resin composition, but a poor solvent may be used within a range that does not adversely affect the resin varnish. Examples of the solvent exhibiting good solubility include acetone, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, tetrahydrofuran, dimethylformamide, dimethylacetamide, dimethyl sulfoxide, ethylene glycol, cellosolve and carbitol.
Although it does not specifically limit as solid content in the said resin varnish, 30 to 80 weight% is preferable and especially 40 to 70 weight% is preferable.

ここで、ビルドアップ層の厚さは、特に限定されないが、5〜100μmであることが好ましい。さらに好ましくは10〜80μmである。これにより、内層回路の凹凸の充填性に優れると共に、好適な絶縁層厚さを確保することができる。   Here, although the thickness of a buildup layer is not specifically limited, It is preferable that it is 5-100 micrometers. More preferably, it is 10-80 micrometers. Thereby, while being excellent in the filling property of the unevenness | corrugation of an inner layer circuit, suitable insulation layer thickness can be ensured.

また、このようなビルドアップ層は、シート状基材に上述の樹脂組成物が含浸されたものを用いることもできる。これにより、ビルドアップ層の熱膨張係数を小さくすることができ、それにより反りを低減することができる。この場合、シート状基材としては、有機繊維基材や厚さが50μm以下のガラス繊維基材等が好ましい。これにより、低い熱膨張係数と加工性とのバランスに優れる。   Moreover, such a buildup layer can also use what impregnated the above-mentioned resin composition to the sheet-like base material. Thereby, the thermal expansion coefficient of a buildup layer can be made small, and curvature can be reduced by it. In this case, the sheet-like substrate is preferably an organic fiber substrate or a glass fiber substrate having a thickness of 50 μm or less. Thereby, it is excellent in the balance of a low thermal expansion coefficient and workability.

このようなコア基板15と、樹脂層151とを積層して、第1基板1を得ることができる。
そして、第1基板1に第1半導体素子11を、例えばダイアタッチフィルム等を介して接合し、第1半導体素子11と、第1基板1とをボンディングワイヤ13で電気的に接続した後、第1半導体素子11の上部および側面を覆うように第1封止材12で封止する(図2)。
The first substrate 1 can be obtained by stacking the core substrate 15 and the resin layer 151.
Then, the first semiconductor element 11 is bonded to the first substrate 1 via, for example, a die attach film, and the first semiconductor element 11 and the first substrate 1 are electrically connected by the bonding wire 13. 1 The semiconductor element 11 is sealed with a first sealing material 12 so as to cover the top and side surfaces (FIG. 2).

また、第1基板1では、第1基板1の厚さ(ts1)と、第1封止材12の厚さ(te1)との比(te1/ts1)が0.2〜2.0であることが好ましく、特に0.77〜1.35であることが好ましい。これにより、マザーボードおよび上段パッケージ(第2基板2)との接続信頼性を確保することができる。   Moreover, in the 1st board | substrate 1, ratio (te1 / ts1) of the thickness (ts1) of the 1st board | substrate 1 and the thickness (te1) of the 1st sealing material 12 is 0.2-2.0. It is preferable that it is 0.77-1.35 especially. Thereby, connection reliability with the mother board and the upper package (second substrate 2) can be ensured.

また、第1封止材12は、例えばエポキシ樹脂、フェノール樹脂硬化剤、硬化促進剤、無機充填材等を含む樹脂組成物の硬化物で構成される。
前記封止材(すなわちエポキシ樹脂、フェノール樹脂硬化剤等で構成される樹脂組成物の硬化物)の260℃における弾性率は、特に限定されないが、400MPa以上、1,200MPa以下であることが好ましく、かつ260℃における熱膨張係数が20ppm以上、50ppm以下であることが好ましい。これにより、常温における反りをより低減させることができ、マザーボードおよび上段パッケージ(第2基板2)との接続信頼性をより向上させることができる。
Moreover, the 1st sealing material 12 is comprised with the hardened | cured material of the resin composition containing an epoxy resin, a phenol resin hardening | curing agent, a hardening accelerator, an inorganic filler etc., for example.
The elastic modulus at 260 ° C. of the sealing material (that is, a cured product of a resin composition composed of an epoxy resin, a phenol resin curing agent, etc.) is not particularly limited, but is preferably 400 MPa or more and 1,200 MPa or less. And it is preferable that the thermal expansion coefficient in 260 degreeC is 20 ppm or more and 50 ppm or less. Thereby, the curvature in normal temperature can be reduced more and the connection reliability with a motherboard and an upper stage package (2nd board | substrate 2) can be improved more.

このような第1基板1は、パッケージオンパッケージ構造のボトム基板として好適に用いることができるものである。パッケージオンパッケージ構造のボトム基板は、マザーボードおよび上段パッケージ(第2基板2)との接続信頼性のため、通常の基板よりも反りが小さいことが要求されるが、上述したような第1基板1は常温における基板の反りが特に小さいためパッケージオンパッケージ構造のボトム基板として好適に用いることができる。   Such a 1st board | substrate 1 can be used suitably as a bottom board | substrate of a package on package structure. The bottom substrate of the package-on-package structure is required to have less warpage than a normal substrate for reliability of connection with the mother board and the upper package (second substrate 2). However, the first substrate 1 as described above is required. Can be suitably used as a bottom substrate of a package-on-package structure since warpage of the substrate at room temperature is particularly small.

(第2基板)
次に、第2基板2について説明する。
図3に示すように第2基板2の上側(図3中の上側)には、第2半導体素子21が搭載されている。第2半導体素子21の上面および側面は、第2封止材22で覆われている。第2半導体素子21の機能面(図3中の上側面)と、第2基板2の回路配線部24とは、ボンディングワイヤ23で電気的に接続されている。
第2基板2は、コア基板2aで構成されている。
コア基板2aは、第1基板1のコア基板15と同様のものであっても、異なるものであっても良い。なお、第1基板1においては、コア基板15と、樹脂層151とで構成されるものを説明したが、第2基板2の場合は、メモリ用の半導体素子を搭載する場合が多いため、配線が少ない場合が多い。そのため、主としてコア基板2aのみで構成されている場合が多い。
(Second board)
Next, the second substrate 2 will be described.
As shown in FIG. 3, the second semiconductor element 21 is mounted on the upper side of the second substrate 2 (upper side in FIG. 3). The upper surface and side surfaces of the second semiconductor element 21 are covered with a second sealing material 22. The functional surface of the second semiconductor element 21 (upper side surface in FIG. 3) and the circuit wiring portion 24 of the second substrate 2 are electrically connected by a bonding wire 23.
The second substrate 2 is composed of a core substrate 2a.
The core substrate 2a may be the same as or different from the core substrate 15 of the first substrate 1. The first substrate 1 has been described as being composed of the core substrate 15 and the resin layer 151. However, in the case of the second substrate 2, a semiconductor element for memory is often mounted. Often there are few. Therefore, there are many cases where it is mainly composed of only the core substrate 2a.

第2基板2の厚さは、特に限定されないが、50〜220μmが好ましく、特に100〜220μmが好ましい。厚さが前記範囲内であると、特に下段パッケージ(第1基板1)との接続信頼性に優れる。   Although the thickness of the 2nd board | substrate 2 is not specifically limited, 50-220 micrometers is preferable and 100-220 micrometers is especially preferable. When the thickness is within the above range, the connection reliability with the lower package (first substrate 1) is particularly excellent.

第1基板1の厚さ(ts1)と、第2基板2の厚さ(ts2)との比(ts1/ts2)は、特に限定されないが、0.5〜5.0が好ましく、特に0.9〜4.0が好ましい。比が前記範囲内であると、特に上段パッケージと下段パッケージとの接続信頼性に優れる。   The ratio (ts1 / ts2) between the thickness (ts1) of the first substrate 1 and the thickness (ts2) of the second substrate 2 is not particularly limited, but is preferably 0.5 to 5.0, particularly preferably 0.8. 9 to 4.0 are preferred. When the ratio is within the above range, the connection reliability between the upper package and the lower package is particularly excellent.

第2基板2のコア基板2aの常温での弾性率は、特に限定されないが、26〜35GPaが好ましく、特に26〜30GPaが好ましい。弾性率が前記範囲内であると、特に下段パッケージとの接続信頼性に優れる。   The elastic modulus at normal temperature of the core substrate 2a of the second substrate 2 is not particularly limited, but is preferably 26 to 35 GPa, particularly preferably 26 to 30 GPa. When the elastic modulus is within the above range, the connection reliability with the lower package is particularly excellent.

第1基板1のコア基板15の常温での弾性率と、第2基板2のコア基板2aの常温での弾性率との比(第2基板2の弾性率/第1基板1の弾性率)は、特に限定されないが、6.4〜1.1(Top/Btm)が好ましく、7.4〜1.0が好ましい。比が前記範囲内であると、上段パッケージと下段パッケージとの接続信頼性に優れる。   Ratio of the elastic modulus at normal temperature of the core substrate 15 of the first substrate 1 and the elastic modulus at normal temperature of the core substrate 2a of the second substrate 2 (elastic modulus of the second substrate 2 / elastic modulus of the first substrate 1). Is not particularly limited, but is preferably 6.4 to 1.1 (Top / Btm), more preferably 7.4 to 1.0. When the ratio is within the above range, the connection reliability between the upper package and the lower package is excellent.

第2封止材22としては、第1封止材12を構成するものと同様のものを使用することができる。   As the 2nd sealing material 22, the thing similar to what comprises the 1st sealing material 12 can be used.

(半導体装置)
上述したような第1半導体素子11が搭載された第1基板1と、第2半導体素子21が搭載された第2基板2と、を接合して半導体装置100を得ることができる。
第1基板1と、第2基板2とは、例えば図1に示すような半田ボール16を介して接合される。ここで、本発明では、パッケージオンパッケージ構造を有する半導体装置の下側の基板として上述したような第1基板1を用いているので、パッケージ反りによる半導体装置の組立て歩留まりを向上することができるものである。すなわち、上述したような第1基板と、第1半導体素子との平面視での面積比が特定の範囲にある場合、第1基板および第1半導体素子がパッケージ反りに対する影響が大きくなることを見出し、それらを制御することにより半導体装置の組立て歩留まりを向上することができるものである。
(Semiconductor device)
The semiconductor device 100 can be obtained by bonding the first substrate 1 on which the first semiconductor element 11 as described above is mounted and the second substrate 2 on which the second semiconductor element 21 is mounted.
The first substrate 1 and the second substrate 2 are bonded via, for example, solder balls 16 as shown in FIG. Here, in the present invention, since the first substrate 1 as described above is used as the lower substrate of the semiconductor device having a package-on-package structure, the assembly yield of the semiconductor device due to package warpage can be improved. It is. That is, it is found that when the area ratio of the first substrate and the first semiconductor element as described above in a plan view is in a specific range, the first substrate and the first semiconductor element have a greater influence on the package warpage. By controlling them, the assembly yield of the semiconductor device can be improved.

以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated in detail based on an Example and a comparative example, this invention is not limited to this.

(実施例1)
1.第1基板の製造
1.1コア基板
ノボラック型シアネート樹脂(ロンザジャパン社製、プリマセット PT−60、重量平均分子量約2,600)15重量%(以下、%と略す)と、ビフェニルジメチレン型エポキシ樹脂(日本化薬社製、NC−3000P、エポキシ当量275)8%と、ビフェニルジメチレン型フェノール樹脂(明和化成社製、MEH−7851−S、水酸基当量203)7%と、エポキシシラン型カップリング剤(日本ユニカー社製、A−187)を後述する無機充填材100重量部に対して0.3重量部(以下、部と略す)と、をメチルエチルケトンに常温で溶解し、無機充填材として球状溶融シリカSFP−10X(電気化学工業社製、平均粒径0.3μm)20%および球状溶融シリカSO−32R(アドマテックス社製、平均粒径1.5μm)50%を添加し、高速攪拌機を用いて10分攪拌して樹脂ワニスを調製した。
次に、上述の樹脂ワニスをガラス織布(Eガラスで構成されている平織りの基材、厚さ100μm、縦糸の織密度60本/インチ、横糸の織密度58本/インチ、日東紡績社製、WEA−116E、室温から250℃での熱膨張係数6ppm/℃)に含浸し、120℃の加熱炉で2分間乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める割合)が約50%のプリプレグを得た。
得られたプリプレグを1枚、両面に12μmの銅箔を重ねて、圧力4MPa、温度200℃で2時間加熱加圧成形することによって0.1mmのコア基板(熱膨張係数11ppm)を得た。
Example 1
1. 1. Production of first substrate 1.1 Core substrate Novolak-type cyanate resin (Lonza Japan Co., Ltd., Primaset PT-60, weight average molecular weight of about 2,600) 15% by weight (hereinafter abbreviated as%) and biphenyldimethylene type 8% epoxy resin (Nippon Kayaku Co., Ltd., NC-3000P, epoxy equivalent 275), 7% biphenyldimethylene type phenol resin (Maywa Kasei Co., Ltd., MEH-7851-S, hydroxyl equivalent 203), epoxy silane type An inorganic filler is prepared by dissolving 0.3 parts by weight (hereinafter abbreviated as “parts”) of a coupling agent (manufactured by Nihon Unicar Co., Ltd., A-187) in methyl ethyl ketone with respect to 100 parts by weight of an inorganic filler described later. Spherical fused silica SFP-10X (manufactured by Denki Kagaku Kogyo Co., Ltd., average particle size 0.3 μm) 20% and spherical fused silica SO-32R (ADMATEX) A resin varnish was prepared by adding 50% (average particle size: 1.5 μm) and stirring for 10 minutes using a high-speed stirrer.
Next, the above-mentioned resin varnish is made of glass woven fabric (a plain weave base material made of E glass, thickness 100 μm, warp weave density 60 / inch, weft weave density 58 / inch, manufactured by Nitto Boseki Co., Ltd. , WEA-116E, thermal expansion coefficient 6 ppm / ° C. from room temperature to 250 ° C.) and dried in a heating furnace at 120 ° C. for 2 minutes to obtain a varnish solid content (ratio of resin and silica in the prepreg) of about 50 % Prepreg was obtained.
One obtained prepreg and a 12 μm copper foil on each side were overlaid and heat-pressed at a pressure of 4 MPa and a temperature of 200 ° C. for 2 hours to obtain a 0.1 mm core substrate (thermal expansion coefficient 11 ppm).

1.2樹脂層
コア基板の形成で用いた樹脂ワニスを、ガラス織布(WEA−1037、厚さ24μm、日東紡績社製)に含漬し、120℃の加熱炉で2分間乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める割合)が約72%のプリプレグを得た。
1.2 Resin layer The resin varnish used in the formation of the core substrate is impregnated in a glass woven fabric (WEA-1037, thickness 24 μm, manufactured by Nitto Boseki Co., Ltd.), dried in a heating furnace at 120 ° C. for 2 minutes, and then varnished. A prepreg having a solid content (ratio of resin and silica in the prepreg) of about 72% was obtained.

1.3第1基板の製造
前記コア基板の表面の銅箔に所定のパターンの導体配線層を形成し、そしてコア基板の表面および導体配線層を薬液により粗化し、導体配線層に、前述の樹脂層を真空プレスした。
その樹脂層の所定の位置に、レーザーによりビアホール形成した(ビアホール形成工程)。
次に、セミアディティブ工法により、ビアホール中の導体層、さらには導体配線層を形成した。具体的には、無電解めっきにより、絶縁層全面に銅膜(シード膜)を1μm程度形成し、次に、絶縁層上に所定のパターンのフォトレジスト(マスク)を形成した。その後、電解めっきにより、マスクが形成されていない部分(例えば、ビアホール等)にめっき皮膜を形成した。これにより、ビアホール中に導体層が形成され、さらには、絶縁層表面に導体配線層が形成された。
その後、マスクを除去した後、導体配線層を粗化し、前述した真空プレス、ビアホール形成工程、導体層および導体配線層形成工程を行った。この操作を繰り返すことで、複数の絶縁層と、複数の導体配線層とを有する多層板となり、その後に最上層の導体配線層上にエッチングレジスト膜を形成することで第1基板(サイズ14×14mm、厚さ0.26mm)を得た。
1.3 Production of first substrate A conductor wiring layer having a predetermined pattern is formed on the copper foil on the surface of the core substrate, and the surface of the core substrate and the conductor wiring layer are roughened with a chemical solution. The resin layer was vacuum pressed.
Via holes were formed by laser at predetermined positions in the resin layer (via hole forming step).
Next, a conductor layer in the via hole and further a conductor wiring layer were formed by a semi-additive method. Specifically, a copper film (seed film) of about 1 μm was formed on the entire surface of the insulating layer by electroless plating, and then a photoresist (mask) having a predetermined pattern was formed on the insulating layer. Then, the plating film was formed in the part (for example, via hole etc.) in which the mask was not formed by electrolytic plating. As a result, a conductor layer was formed in the via hole, and further, a conductor wiring layer was formed on the surface of the insulating layer.
Then, after removing the mask, the conductor wiring layer was roughened, and the above-described vacuum press, via hole forming step, conductor layer and conductor wiring layer forming step were performed. By repeating this operation, a multilayer board having a plurality of insulating layers and a plurality of conductor wiring layers is formed, and then an etching resist film is formed on the uppermost conductor wiring layer to thereby form the first substrate (size 14 × 14 mm, thickness 0.26 mm).

この第1基板に第1半導体素子(サイズ7×7mm、厚さ0.1mm)を、ダイアタッチフィルム(住友ベークライト社製、品番:スミライトIBF−3021)を介して接合し、第1半導体素子と、第1基板とをボンディングワイヤで電気的に接続した後、第1半導体素子の上部および側面を覆うように第1封止材で封止した。
その際、前記第1基板の平面視での面積(As1)と、前記第1半導体素子の平面視での面積(Ac1)との比(Ac1/As1)が0.25であり、前記第1基板の厚さ(ts1)と、前記第1半導体素子の厚さ(tc1)との比(tc1/ts1)が0.38であった。
A first semiconductor element (size 7 × 7 mm, thickness 0.1 mm) is bonded to the first substrate via a die attach film (manufactured by Sumitomo Bakelite Co., Ltd., product number: Sumilite IBF-3021). The first substrate was electrically connected with a bonding wire and then sealed with a first sealing material so as to cover the top and side surfaces of the first semiconductor element.
At this time, a ratio (Ac1 / As1) of an area (As1) in plan view of the first substrate and an area (Ac1) in plan view of the first semiconductor element is 0.25, and the first The ratio (tc1 / ts1) between the thickness (ts1) of the substrate and the thickness (tc1) of the first semiconductor element was 0.38.

2.第2基板の製造
次に、第2基板として前述のコア基板のみで作製した両面板を用いて第2基板(サイズ14×14mm、厚さ0.13mm)を得た。第2基板には、第2半導体素子(サイズ10×10mm、厚さ0.35mm)をダイアタッチフィルム(住友ベークライト社製、品番:スミライトIBF−3021)を介して接合し、第2半導体素子と、第2基板とをボンディングワイヤで電気的に接続した後、第2半導体素子の上部および側面を覆うように第2封止材で封止して第2基板を得た。
その際、前記第2基板の平面視での面積(As2)と、前記第2半導体素子の平面視での面積(Ac2)との比(Ac2/As2)が0.59であり、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)が2.70であった。
2. Production of Second Substrate Next, a second substrate (size 14 × 14 mm, thickness 0.13 mm) was obtained using a double-sided plate made only of the core substrate described above as the second substrate. A second semiconductor element (size 10 × 10 mm, thickness 0.35 mm) is bonded to the second substrate via a die attach film (manufactured by Sumitomo Bakelite Co., Ltd., product number: Sumilite IBF-3021). The second substrate was electrically connected with a bonding wire and then sealed with a second sealing material so as to cover the upper and side surfaces of the second semiconductor element to obtain a second substrate.
At this time, a ratio (Ac2 / As2) of an area (As2) in plan view of the second substrate and an area (Ac2) in plan view of the second semiconductor element is 0.59, and the second The ratio (tc2 / ts2) between the thickness (ts2) of the substrate and the thickness (tc2) of the second semiconductor element was 2.70.

3.パッケージオンパッケージ構造の半導体装置の製造
上述の第1基板と、第2基板とを、前記第1基板がボトム基板となるように配置して、半田接続して、パッケージオンパッケージ構造の半導体装置を得た。
3. Manufacturing of package-on-package semiconductor device The first substrate and the second substrate described above are arranged so that the first substrate is a bottom substrate, and solder-connected, whereby the package-on-package semiconductor device is manufactured. Obtained.

(実施例2)
第1基板のサイズを14×14mm、第1半導体素子のサイズを6×6mmとし、前記第1基板の平面視での面積(As1)と、前記第1半導体素子の平面視での面積(Ac1)との比(Ac1/As1)を、0.18にかえた以外は実施例1と同様にした。
(Example 2)
The size of the first substrate is 14 × 14 mm, the size of the first semiconductor element is 6 × 6 mm, the area (As1) in plan view of the first substrate, and the area (Ac1) in plan view of the first semiconductor element. ) And the ratio (Ac1 / As1) to 0.18 were the same as in Example 1.

(実施例3)
第1基板のサイズを14×14mm、第1半導体素子のサイズを10×10mmとし、前記第1基板の平面視での面積(As1)と、前記第1半導体素子の平面視での面積(Ac1)との比(Ac1/As1)を0.51にかえた以外は実施例1と同様にした。
(Example 3)
The size of the first substrate is 14 × 14 mm, the size of the first semiconductor element is 10 × 10 mm, the area (As1) in plan view of the first substrate, and the area (Ac1) in plan view of the first semiconductor element. ) And the ratio (Ac1 / As1) to 0.51 were the same as Example 1.

(実施例4)
第1基板の厚さを0.35mm、第1半導体素子の厚さを0.1mmとし、前記第1基板の厚さ(ts1)と、前記第1半導体素子の厚さ(tc1)との比(tc1/ts1)を0.29にかえた以外は実施例1と同様にした。
Example 4
The thickness of the first substrate is 0.35 mm, the thickness of the first semiconductor element is 0.1 mm, and the ratio between the thickness (ts1) of the first substrate and the thickness (tc1) of the first semiconductor element Example 1 was repeated except that (tc1 / ts1) was changed to 0.29.

(実施例5)
コア基板として以下のものを用いた以外は、実施例1と同様にした。
ノボラック型シアネート樹脂(ロンザジャパン社製、プリマセット PT−60、重量平均分子量約2,600)30%と、ビフェニルジメチレン型エポキシ樹脂(日本化薬社製、NC−3000P、エポキシ当量275)16%と、ビフェニルジメチレン型フェノール樹脂(明和化成社製、MEH−7851−S、水酸基当量203)14%と、エポキシシラン型カップリング剤(日本ユニカー社製、A−187)を後述する無機充填材100重量部に対して0.3部と、をメチルエチルケトンに常温で溶解し、無機充填材として球状溶融シリカSFP−10X(電気化学工業社製、平均粒径0.3μm)10%および球状溶融シリカSO−32R(アドマテックス社製、平均粒径1.5μm)30%を添加した樹脂ワニスを用いて、熱膨張係数13ppmのコア基板を得た。
(Example 5)
Example 1 was repeated except that the following was used as the core substrate.
30% novolak-type cyanate resin (Lonza Japan, Primaset PT-60, weight average molecular weight of about 2,600) and biphenyldimethylene type epoxy resin (Nippon Kayaku, NC-3000P, epoxy equivalent 275) 16 %, Biphenyl dimethylene type phenol resin (Maywa Kasei Co., Ltd., MEH-7851-S, hydroxyl group equivalent 203) 14%, and epoxy silane type coupling agent (Nihon Unicar Co., Ltd., A-187) to be described later 0.3 part of 100 parts by weight of the material is dissolved in methyl ethyl ketone at room temperature, and 10% spherical fused silica SFP-10X (manufactured by Denki Kagaku Kogyo Co., Ltd., average particle size 0.3 μm) is used as an inorganic filler. Thermal expansion using resin varnish added with 30% silica SO-32R (manufactured by Admatechs, average particle size 1.5 μm) To obtain a core substrate having 13 ppm.

(実施例6)
実施例1の樹脂ワニスの調製において、ノボラック型シアネート樹脂(ロンザジャパン社製、プリマセット PT−60、重量平均分子量約2,600)の全量を、ビフェニルジメチレン型エポキシ樹脂(日本化薬社製、NC−3000P、エポキシ当量275)にかえた以外は、実施例1と同様にした。
(Example 6)
In the preparation of the resin varnish of Example 1, the total amount of the novolak cyanate resin (Lonza Japan, Primaset PT-60, weight average molecular weight of about 2,600) was added to the biphenyldimethylene type epoxy resin (Nippon Kayaku Co., Ltd.). , NC-3000P, epoxy equivalent 275).

(比較例1)
第1基板のサイズを14×14mm、第1半導体素子のサイズを5×5mmとし、前記第1基板の平面視での面積(As1)と、前記第1半導体素子の平面視での面積(Ac1)との比(Ac1/As1)を0.13にかえた以外は実施例1と同様にした。
(Comparative Example 1)
The size of the first substrate is 14 × 14 mm, the size of the first semiconductor element is 5 × 5 mm, the area (As1) in plan view of the first substrate, and the area (Ac1) in plan view of the first semiconductor element. ) And the ratio (Ac1 / As1) to 0.13 were the same as in Example 1.

(比較例2)
第1基板のサイズを14×14mm、第1半導体素子のサイズを11×11mとし、前記第1基板の平面視での面積(As1)と、前記第1半導体素子の平面視での面積(Ac1)との比(Ac1/As1)を0.62にかえた以外は実施例1と同様にした。
(Comparative Example 2)
The size of the first substrate is 14 × 14 mm, the size of the first semiconductor element is 11 × 11 m, the area (As1) of the first substrate in plan view, and the area of the first semiconductor element (Ac1) ) And the ratio (Ac1 / As1) to 0.62 were the same as in Example 1.

(比較例3)
第1基板の厚さを0.40mm、第1半導体素子の厚さを0.1mmとし、前記第1基板の厚さ(ts1)と、前記第1半導体素子の厚さ(tc1)との比(tc1/ts1)を0.25にかえた以外は実施例1と同様にした。
(Comparative Example 3)
The thickness of the first substrate is 0.40 mm, the thickness of the first semiconductor element is 0.1 mm, and the ratio of the thickness of the first substrate (ts1) to the thickness of the first semiconductor element (tc1) Example 1 was repeated except that (tc1 / ts1) was changed to 0.25.

(比較例4)
第1基板の厚さを0.17mm、第1半導体素子の厚さを0.1mmとし、前記第1基板の厚さ(ts1)と、前記第1半導体素子の厚さ(tc1)との比(tc1/ts1)を0.59にかえた以外は実施例1と同様にした。
(Comparative Example 4)
The thickness of the first substrate is 0.17 mm, the thickness of the first semiconductor element is 0.1 mm, and the ratio between the thickness of the first substrate (ts1) and the thickness of the first semiconductor element (tc1) Example 1 was repeated except that (tc1 / ts1) was changed to 0.59.

(比較例5)
コア基板として、以下のものを用いた以外は、実施例1と同様にした。
コア基板として住友ベークライト株式会社製 ELC−4762(常温での弾性率25GPa)を用いた。
(Comparative Example 5)
The core substrate was the same as Example 1 except that the following was used.
ELC-4762 (elastic modulus 25 GPa at room temperature) manufactured by Sumitomo Bakelite Co., Ltd. was used as the core substrate.

各実施例および比較例で得られた半導体装置について、以下の評価を行った。評価項目を内容と共に示す。得られた結果を表1に示す。   The semiconductor device obtained in each example and comparative example was evaluated as follows. The evaluation items are shown together with the contents. The obtained results are shown in Table 1.

1.パッケージ反り
パッケージ反りは、温度可変レーザー三次元測定機(LS200−MT100MT50:株式会社ティーテック社製)で評価した。
1. Package warpage Package warpage was evaluated with a temperature variable laser three-dimensional measuring machine (LS200-MT100MT50: manufactured by T-Tech Corporation).

2.マザーボード実装性
マザーボード実装性は、マザーボード実装後にフライングチェッカー(1116X−Y C ハイテスタ:HIOKI社製)で評価した。100箇所導通試験し、断線した箇所を調べた。各符号は、以下の通りである。
◎:断線箇所が、無かった。
○:断線箇所が、1〜10箇所であった。
△:断線箇所が、11〜50箇所であった。
×:断線箇所が、51箇所以上であった。
2. Motherboard mountability Motherboard mountability was evaluated with a flying checker (1116X-YC Hitester: manufactured by HIOKI) after mounting the motherboard. A 100-point continuity test was conducted, and the disconnected location was examined. Each code is as follows.
(Double-circle): There was no disconnection location.
○: There were 1 to 10 disconnection points.
(Triangle | delta): The disconnection location was 11-50 locations.
X: The disconnection location was 51 or more locations.

3.接続信頼性
接続信頼性は、TC500サイクル処理後にフライングチェッカー(1116X−Y C ハイテスタ:HIOKI社製)で評価した。100箇所導通試験し、断線した箇所を調べた。各符号は、以下の通りである。
◎:断線箇所が、無かった。
○:断線箇所が、1〜10箇所であった。
△:断線箇所が、11〜50箇所であった。
×:断線箇所が、51箇所以上であった。
3. Connection Reliability Connection reliability was evaluated with a flying checker (1116X-Y C Hitester: manufactured by HIOKI) after TC500 cycle processing. A 100-point continuity test was conducted, and the disconnected location was examined. Each code is as follows.
(Double-circle): There was no disconnection location.
○: There were 1 to 10 disconnection points.
(Triangle | delta): The disconnection location was 11-50 locations.
X: The disconnection location was 51 or more locations.

Figure 2009070891
Figure 2009070891

表1から明らかなように、実施例1〜6は、パッケージ反りが小さかった。したがって、半導体装置の組立て歩留まりの向上が示唆された。
また、実施例1〜6(特に実施例1および2)は、マザーボード実装信頼性および接続信頼性にも優れていた。
As is apparent from Table 1, Examples 1 to 6 had small package warpage. Therefore, improvement of the assembly yield of the semiconductor device was suggested.
Moreover, Examples 1-6 (especially Example 1 and 2) were excellent also in the motherboard mounting reliability and connection reliability.

半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of a semiconductor device. 第1基板の一例を示す断面図である。It is sectional drawing which shows an example of a 1st board | substrate. 第2基板の一例を示す断面図である。It is sectional drawing which shows an example of a 2nd board | substrate.

符号の説明Explanation of symbols

1 第1基板
11 第1半導体素子
12 第1封止材
13 ボンディングワイヤ
14 回路配線部
15 コア基板
151 樹脂層
16 半田ボール
2 第2基板
2a コア基板
21 第2半導体素子
22 第2封止材
23 ボンディングワイヤ
24 回路配線部
3 半田バンプ
100 半導体装置
DESCRIPTION OF SYMBOLS 1 1st board | substrate 11 1st semiconductor element 12 1st sealing material 13 Bonding wire 14 Circuit wiring part 15 Core board | substrate 151 Resin layer 16 Solder ball 2 2nd board | substrate 2a Core board | substrate 21 2nd semiconductor element 22 2nd sealing material 23 Bonding wire 24 Circuit wiring part 3 Solder bump 100 Semiconductor device

Claims (5)

第1半導体素子が搭載され、コア基板および該コア基板に両面に設けられた樹脂層を有する第1基板と、前記第1基板の前記第1半導体素子が搭載されている面側に第2半導体素子が搭載された第2基板とが積層され、前記第1基板と前記第2基板とが半田バンプを介して接続されてなる半導体装置であって、
前記第1半導体素子は、その上部および側面が第1封止材で覆われており、
前記第1基板の平面視での面積(As1)と、前記第1半導体素子の平面視での面積(Ac1)との比(Ac1/As1)が0.18〜0.51であり、
前記第1基板の厚さ(ts1)と、前記第1半導体素子の厚さ(tc1)との比(tc1/ts1)が0.28〜0.50であり、
前記コア基板の常温での弾性率が26GPa以上であることを特徴とする半導体装置。
A first substrate on which a first semiconductor element is mounted and having a core substrate and a resin layer provided on both sides of the core substrate, and a second semiconductor on the side of the first substrate on which the first semiconductor element is mounted A semiconductor device in which a second substrate on which an element is mounted is laminated, and the first substrate and the second substrate are connected via solder bumps,
The upper part and the side of the first semiconductor element are covered with a first sealing material,
The ratio (Ac1 / As1) of the area (As1) in plan view of the first substrate to the area (Ac1) in plan view of the first semiconductor element is 0.18 to 0.51;
A ratio (tc1 / ts1) between the thickness (ts1) of the first substrate and the thickness (tc1) of the first semiconductor element is 0.28 to 0.50;
A semiconductor device, wherein the core substrate has an elastic modulus at room temperature of 26 GPa or more.
前記第1基板のコア基板の面内方向における熱膨張係数が、13ppm以下である請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a coefficient of thermal expansion in an in-plane direction of the core substrate of the first substrate is 13 ppm or less. 前記第1半導体素子の厚さが、30〜200μmである請求項1または2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first semiconductor element has a thickness of 30 to 200 μm. 前記第1基板のコア基板の260℃における弾性率(Es1)が、15GPa以上である請求項1ないし3のいずれかに記載の半導体装置。   4. The semiconductor device according to claim 1, wherein an elastic modulus (Es1) at 260 ° C. of the core substrate of the first substrate is 15 GPa or more. 前記第1基板は、エポキシ樹脂、シアネート樹脂、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも1種の熱硬化性樹脂を含む樹脂組成物で構成されているものである請求項1ないし4のいずれかに記載の半導体装置。   5. The first substrate is composed of a resin composition containing at least one thermosetting resin among epoxy resin, cyanate resin, benzocyclobutene resin and bismaleimide triazine resin. The semiconductor device in any one of.
JP2007235247A 2007-09-11 2007-09-11 Semiconductor device Pending JP2009070891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007235247A JP2009070891A (en) 2007-09-11 2007-09-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235247A JP2009070891A (en) 2007-09-11 2007-09-11 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2009070891A true JP2009070891A (en) 2009-04-02

Family

ID=40606867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235247A Pending JP2009070891A (en) 2007-09-11 2007-09-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2009070891A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077199A (en) * 2009-09-29 2011-04-14 Sumitomo Bakelite Co Ltd Semiconductor package and semiconductor device
JP2011129717A (en) * 2009-12-17 2011-06-30 Sumitomo Bakelite Co Ltd Semiconductor package and semiconductor device
JP2011135034A (en) * 2009-11-25 2011-07-07 Sumitomo Bakelite Co Ltd Semiconductor package and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184942A (en) * 2000-12-13 2002-06-28 Kyocera Corp Mounting board
JP2005340448A (en) * 2004-05-26 2005-12-08 Seiko Epson Corp Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2005340450A (en) * 2004-05-26 2005-12-08 Seiko Epson Corp Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2006120935A (en) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
WO2006101199A1 (en) * 2005-03-24 2006-09-28 Sumitomo Bakelite Company, Ltd. Area mounting semiconductor device, and die bonding resin composition and sealing resin composition for use therein

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184942A (en) * 2000-12-13 2002-06-28 Kyocera Corp Mounting board
JP2005340448A (en) * 2004-05-26 2005-12-08 Seiko Epson Corp Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2005340450A (en) * 2004-05-26 2005-12-08 Seiko Epson Corp Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2006120935A (en) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
WO2006101199A1 (en) * 2005-03-24 2006-09-28 Sumitomo Bakelite Company, Ltd. Area mounting semiconductor device, and die bonding resin composition and sealing resin composition for use therein

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077199A (en) * 2009-09-29 2011-04-14 Sumitomo Bakelite Co Ltd Semiconductor package and semiconductor device
JP2011135034A (en) * 2009-11-25 2011-07-07 Sumitomo Bakelite Co Ltd Semiconductor package and semiconductor device
JP2011129717A (en) * 2009-12-17 2011-06-30 Sumitomo Bakelite Co Ltd Semiconductor package and semiconductor device

Similar Documents

Publication Publication Date Title
JP5771987B2 (en) Multilayer circuit board, insulating sheet, and semiconductor package using multilayer circuit board
US8357859B2 (en) Insulating resin sheet laminate and multi-layer printed circuit board including insulating resin sheet laminate
KR101464008B1 (en) Semiconductor package, core layer material, buildup layer material, and encapsulation resin composition
KR101439565B1 (en) Connecting structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit board
JP5533657B2 (en) Laminate board, circuit board and semiconductor device
KR20140017442A (en) Resin substrate, prepreg, printed wiring board, and semiconductor device
KR101409048B1 (en) Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
JP5157103B2 (en) Prepreg, substrate and semiconductor device
JP3821728B2 (en) Prepreg
WO2007108087A1 (en) Insulating resin layer, insulating resin layer with carrier and multilayer printed wiring board
JP2008244189A (en) Circuit board and semiconductor device
JP2011135034A (en) Semiconductor package and semiconductor device
JP2004277671A (en) Prepreg and printed circuit board using the same
JP5256681B2 (en) Semiconductor device, printed wiring board for semiconductor device, and copper-clad laminate
JP2009070891A (en) Semiconductor device
JP2009067852A (en) Insulation resin sheet impregnated with glass fiber woven fabric, laminated plate, multilayered printed wiring board, and semiconductor device
JP2010080609A (en) Semiconductor device
JP4840303B2 (en) Insulated resin sheet with glass fiber woven fabric, laminated board, multilayer printed wiring board, and semiconductor device
JP5476772B2 (en) Prepreg and laminate
JP5292847B2 (en) Semiconductor device mounting substrate
WO2013001801A1 (en) Substrate, metal film, method for producing substrate, and method for producing metal film
JP2013057065A (en) Prepreg, substrate, and semiconductor device
JP5188075B2 (en) Circuit board manufacturing method and semiconductor manufacturing apparatus
JP5211624B2 (en) Manufacturing method of semiconductor device and manufacturing method of printed wiring board for semiconductor device
JP2008251891A (en) Circuit substrate, and semiconductor device adopting it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402