JP2009069171A - フォトマスク、アクティブマトリクス基板の製造方法 - Google Patents
フォトマスク、アクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP2009069171A JP2009069171A JP2007234097A JP2007234097A JP2009069171A JP 2009069171 A JP2009069171 A JP 2009069171A JP 2007234097 A JP2007234097 A JP 2007234097A JP 2007234097 A JP2007234097 A JP 2007234097A JP 2009069171 A JP2009069171 A JP 2009069171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- pattern
- forming
- opening pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】1回の露光工程で、レジストの厚さを異ならしめることが可能で、このレジストにより積層された第1膜及び第2膜をそれぞれ別のパターンに形成することを可能とするフォトマスクを提供する。
【解決手段】本発明のフォトマスク200は、膜厚の異なるレジストパターンを形成するためのフォトマスクであって、第1開口パターン202aと、前記第1開口パターン202aとは異なる第2開口パターン202bとを備え、例えば第2開口パターン202bが、複数のドット開口部205が網目状に配されたドット開口パターン204を有し、隣り合う前記ドット開口部205間の距離が露光解像の限界距離とされていることを特徴とする。
【選択図】図2
【解決手段】本発明のフォトマスク200は、膜厚の異なるレジストパターンを形成するためのフォトマスクであって、第1開口パターン202aと、前記第1開口パターン202aとは異なる第2開口パターン202bとを備え、例えば第2開口パターン202bが、複数のドット開口部205が網目状に配されたドット開口パターン204を有し、隣り合う前記ドット開口部205間の距離が露光解像の限界距離とされていることを特徴とする。
【選択図】図2
Description
本発明は、フォトマスク、及びアクティブマトリクス基板の製造方法に関する。
近年、高精度テレビ受像機や大型テレビ受像機の急速な普及に伴い、高精度表示装置に対する需要が増加しつつある。液晶表示装置(LCD:Liquid Crystal Display)は、エレクトロルミネッセンス(EL:Electro Luminescence)表示装置、プラズマ表示装置(PDP:Plasma Display Panel)などとともに代表的な平板表示装置(FPD:Flat Panel Display)の1つであり、軽量、省スペース、低価格、低消費電力等のメリットを有する。
現在、高精度テレビ受像機や大型テレビ受像機に使用される液晶表示装置は、透過型液晶表示装置が主流である。透過型液晶表示装置は、電極を形成した2枚のガラス基板間に液晶を挟持した構成を備え、基板の内側に形成された電極に印加する電圧によって、液晶層の液晶分子配向を変化させるものである。そして、このような液晶分子の配向変化に基づき、液晶層の光学特性を変えることによって、基板に付設した偏光板との方位関係で、バックライトからの透過光量を調節して表示を行うものである。
この透過型液晶表示装置は、駆動方式の観点から大きく受動型と能動型に分けられるが、現在の主流は能動型(アクティブ型)である。能動型(アクティブ型)の液晶表示装置においては、各画素にスイッチング素子が設けられ、これにより各画素の動作が制御されるが、スイッチング素子としては3端子型である薄膜トランジスタ(TFT:Thin Film Transistor)が多く使用されている。
このような薄膜トランジスタ等の能動素子を全面に形成したアクティブマトリクス基板は、フォトリソグラフィー工程及びエッチング工程を複数回繰り返すことによって製造される。すなわち、ゲート配線、ゲート絶縁膜、半導体層、ソース配線、ドレイン配線、層間絶縁膜、画素電極をそれぞれフォトリソグラフィー工程及びエッチング工程等により順次積層していくものである。
ところで、このようなフォトリソグラフィー工程及びエッチング工程により、膜のパターンを積層形成する場合、工程数の削減が製造効率の向上、ひいてはコスト削減に繋がる。そこで、例えば積層された第1膜と第2膜をそれぞれ別のパターンに形成する場合、上側の第2膜をマスクエッチングによりパターニングした後、別のマスクを形成して第1膜をマスクエッチングによりパターニングする手法が一般的である。このようなマスクエッチングに係る従来技術として、例えば特許文献1に開示された技術がある。
特開2001−307933公報
特許文献1に開示された技術は、以下の通りである。すなわち、(1)レジストパターンを形成した後、このレジストパターンの微細化を行う部分に対して照射マスクを介して選択的にレーザーを照射する。(2)更に、ホットプレートの温度分布を補正するための補正マスクを介してレジストパターンにレーザーを照射する。(3)レジストパターンにレーザーを照射した後、シリコン基板をホットプレートで加熱する。(4)レーザー光エネルギーが照射されたレジスト材は、溶融温度が低下するので、比較的低温度でこのレジスト材が溶融し、レジストパターンの間隔が狭くなり、微細なレジストパターンを精度よく形成することができる、とするものである。
以上のような手法により、確かに微細なレジストパターンが精度よく形成することができるかも知れない。しかしながら、このようなレジストパターンの形成方法に係る技術であっても、積層された第1膜及び第2膜をそれぞれ異なるパターンに形成する場合には、別途フォトリソグラフィー工程を行い、別形状のレジストパターンを別途形成する必要がある。
本発明は上記のような問題に鑑みてなされたものであって、1回の露光工程で、レジストの厚さを異ならしめることが可能で、このレジストにより積層された第1膜及び第2膜をそれぞれ別のパターンに形成することを可能とするフォトマスクを提供することを目的としている。また、本発明は、そのようなフォトマスクを用いたアクティブマトリクス基板の製造方法を提供することを目的としている。
上記課題を解決するために、本発明のフォトマスクは、膜厚の異なるレジストパターンを形成するためのフォトマスクであって、第1開口パターンと、前記第1開口パターンとは異なる第2開口パターンとを備え、前記第1開口パターン又は前記第2開口パターンのいずれか一方が、複数のドット開口部が網目状に配されたドット開口パターンを有し、隣り合う前記ドット開口部間の距離が露光解像の限界距離とされていることを特徴とする。
このようなフォトマスクを用いてレジストに露光を行う場合、1回の露光のみで、第1の膜厚のレジストパターンと第2の膜厚のレジストパターンを形成することが可能となる。そして、その各レジストパターンを用いて、例えば積層された2以上の膜をそれぞれ別のパターンに形成することが可能となる。
つまり、本発明のフォトマスクは、第1開口パターンと第2開口パターンとを備え、これらのうち一方が、露光解像の限界距離に設計された網目状のドット開口パターンを有してなるため、当該ドット開口パターンを有する方の開口パターンから露光されたレジストは、網目状の露光パターンを有することとなる。他方、網目状のドット開口パターンを有しない方の開口パターンからは、全面露光されることとなる。このような露光パターンを形成しておくと、レジストを現像した後に、当該レジストを加熱溶融することで、網目状の露光パターンを有する方のレジストは網目部分にレジスト材料が浸透するため、全体として薄膜化される(薄膜レジストが形成される)。他方の全面露光された部分、若しくはマスクにより全く露光されていない部分は、現像により、レジストのタイプ次第でいずれかの部分が厚膜に残存することとなる(厚膜レジストが形成される)。そして、このような薄膜レジスト及び厚膜レジストからなるレジストを介して、第1膜と第2膜とを備える積層膜にドライエッチングを行えば、上層の第2膜を最初にエッチングできるとともに、当該ドライエッチングによりレジストを後退させることができ、薄膜レジストのみを選択的に除去し、厚膜レジストの一部を残存させることが可能となる。その後、この残存した厚膜レジストを介して第1膜のエッチングを行うことで、積層された第1膜と第2膜とをそれぞれ別のパターンに形成することが可能となるのである。この場合、露光工程は、本発明のフォトマスクを介した1回で済み、レジストも別途作成する必要がないため、工程数を削減することが可能となり、ひいては積層膜を備える半導体装置等の製造コストを削減することが可能となる。なお、露光解像は露光装置の特性により定まるもので、その限界距離とは露光解像の限界に相当する距離を言うものである。
つまり、本発明のフォトマスクは、第1開口パターンと第2開口パターンとを備え、これらのうち一方が、露光解像の限界距離に設計された網目状のドット開口パターンを有してなるため、当該ドット開口パターンを有する方の開口パターンから露光されたレジストは、網目状の露光パターンを有することとなる。他方、網目状のドット開口パターンを有しない方の開口パターンからは、全面露光されることとなる。このような露光パターンを形成しておくと、レジストを現像した後に、当該レジストを加熱溶融することで、網目状の露光パターンを有する方のレジストは網目部分にレジスト材料が浸透するため、全体として薄膜化される(薄膜レジストが形成される)。他方の全面露光された部分、若しくはマスクにより全く露光されていない部分は、現像により、レジストのタイプ次第でいずれかの部分が厚膜に残存することとなる(厚膜レジストが形成される)。そして、このような薄膜レジスト及び厚膜レジストからなるレジストを介して、第1膜と第2膜とを備える積層膜にドライエッチングを行えば、上層の第2膜を最初にエッチングできるとともに、当該ドライエッチングによりレジストを後退させることができ、薄膜レジストのみを選択的に除去し、厚膜レジストの一部を残存させることが可能となる。その後、この残存した厚膜レジストを介して第1膜のエッチングを行うことで、積層された第1膜と第2膜とをそれぞれ別のパターンに形成することが可能となるのである。この場合、露光工程は、本発明のフォトマスクを介した1回で済み、レジストも別途作成する必要がないため、工程数を削減することが可能となり、ひいては積層膜を備える半導体装置等の製造コストを削減することが可能となる。なお、露光解像は露光装置の特性により定まるもので、その限界距離とは露光解像の限界に相当する距離を言うものである。
また、本発明のフォトマスクは、透光性基板と、前記透光性基板上に形成された遮光膜とを含み、前記ドット開口パターンは、前記遮光膜に対するレーザー照射により形成されてなるものとすることができる。レーザー照射により開口パターンを形成することで、簡便且つ確実に本発明に係る構成のドット開口パターンを形成することが可能となる。
一方、上記課題を解決するために、本発明のアクティブマトリクス基板の製造方法は、第1膜を形成する工程と、前記第1膜上に直接又は他部材を介して第2膜を形成する工程と、前記第1膜と前記第2膜をパターニングするパターニング工程と、を含み、前記パターニング工程は、前記第2膜上にレジスト膜を形成する工程と、前記レジスト膜に対して上述のフォトマスクを介して露光を行い、第1レジストパターンと、前記第1レジストパターンよりも薄膜の第2レジストパターンとを形成する工程と、前記第1レジストパターン及び第2レジストパターンをマスクとして、前記第1膜及び前記第2膜をドライエッチングするとともに、当該ドライエッチングにより前記第2レジストパターンを除去する工程と、残った前記第1レジストパターンをマスクとして、前記第2膜をエッチングする工程と、を含むことを特徴とする。
このようなアクティブマトリクス基板の製造方法によると、1パターンのフォトマスクを用いた1回の露光工程により、第1膜と第2膜とをそれぞれ別のパターンに形成することが可能となる。したがって、工程数を削減でき、ひいては製造コストを削減することが可能となる。
また、本発明のアクティブマトリクス基板の製造方法は、ゲート配線と、当該ゲート配線から信号を受けるゲート電極とを所定パターンで形成する工程と、前記ゲート配線及び前記ゲート電極を覆う形で、前記第1膜としてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第2膜の一部としてシリコン膜を形成する工程と、前記シリコン膜上に、n+シリコン膜を形成する工程と、前記n+シリコン膜上に、ソース配線と、当該ソース配線から信号を受けるソース電極とを所定パターンで形成する工程と、前記n+シリコン膜に対して、チャネル領域を形成すべくマスクエッチングを行う工程と、前記ソース配線及び前記ソース電極上に、前記第2膜の一部として層間絶縁膜を形成する工程と、前記ゲート絶縁膜を前記第1膜、前記層間絶縁膜及び前記シリコン膜を前記第2膜として、前記パターニング工程を施す工程と、前記層間絶縁膜上にマトリクス状の画素電極を形成する工程と、を含むことを特徴とする。
このようなアクティブマトリクス基板の製造方法によると、1パターンのフォトマスクを用いた1回の露光工程により、ゲート絶縁膜(第1膜)と、層間絶縁膜及びシリコン膜(第2膜)とをそれぞれ別のパターンに形成することが可能となる。したがって、工程数を削減でき、ひいては製造コストを削減することが可能となる。
本発明によると、1回の露光工程で、レジストの厚さを異ならしめることが可能で、このレジストにより積層された第1膜及び第2膜をそれぞれ別のパターンに形成することを可能とするフォトマスクを提供することが可能となる。また、本発明によると、そのようなフォトマスクを用いることで、アクティブマトリクス基板を低コストで製造することが可能となる。
以下、図面を参照して本発明に係るフォトマスクの実施形態について説明する。
図1は本実施形態のフォトマスクの概略構成を示す斜視図、図2は図1のフォトマスクの一部(第2開口パターン部分)を拡大して示す平面図である。
図1は本実施形態のフォトマスクの概略構成を示す斜視図、図2は図1のフォトマスクの一部(第2開口パターン部分)を拡大して示す平面図である。
図1に示すように、本実施形態のフォトマスク200は、ベースとなる石英ガラス等のガラス基板(透光性基板)201上に、所定の開口パターン202を備えた遮光膜203が形成された構成を有している。なお、遮光膜203は例えばクロム等から構成することができ、その開口パターン202は、当該遮光膜203に対するレーザー照射により実現することができる。このフォトマスク200は、半導体等の製造プロセスで用いられるものであり、主に露光用のマスクとして用いられ、パターニングの対象膜上に塗布されたレジストに当該マスクを介して露光を行うことで、そのパターンを転写し、現像により所定パターンのレジストを形成するものである。なお、このレジストをマスクとして、対象膜をエッチングすることで、所望の膜パターンを得るものとしている。
ここで、フォトマスク200の遮光膜203が備える開口パターン202は、異なるパターンの第1開口パターン202aと、第2開口パターン202bとを備えている。第1開口パターン202aは全体の露光量が相対的に大きくなるもので、それ自身で1つの開口パターンを構成している。一方、第2開口パターン202bは全体の露光量が相対的に小さくなるもので、図2に示すように、複数のドット開口部205から構成されたドット開口パターン204を有している。ドット開口パターン204は、複数のドット開口部205が網目状に配されてなり、隣り合うドット開口部205,205間の距離yが、露光解像の限界距離に設定されている。なお、露光解像は用いる露光装置及び使用レジスト材固有の値である。
図18ないし図20に示すように、このようなフォトマスク200を介してポジ型レジスト150に露光Lを行うと、第1開口パターン202aを介して露光された第1レジスト部分51と、第2開口パターン202bを介して露光された第2レジスト部分52とで、露光パターンが異なるものとなる。つまり、第1レジスト部分51は当該部分全体が露光される一方、第2レジスト部分52は第2開口パターン202bのパターンに倣って網目状の露光パターンとなる。そして、レジスト150を現像して図19に示すように網目状のレジスト150aを形成し、少なくとも当該レジスト150aを加熱溶融させることで、図20に示すように当該レジスト150aを薄膜状にて残存させることが可能となる。つまり、網目状の露光パターンを有するレジスト150aは網目部分にレジスト材料が浸透するため、全体として薄膜状のレジスト150bとなるのである。
このように本実施形態のフォトマスク200によれば、これを用いてレジスト150に露光を行う場合、1回の露光Lのみで、厚膜の第1レジストパターン150と薄膜の第2レジストパターン150bを形成することが可能となる。そして、その各レジストパターン150,150bを用いて、例えば積層された2以上の膜をそれぞれ別のパターンに形成することが可能となるのである。
続いて、上記フォトマスク200を用いて製造したアクティブマトリクス基板を備える液晶表示装置の実施形態について説明する。
図3はフォトマスク200を用いて製造したアクティブマトリクス基板を備える液晶パネルの要部構成について示す断面図、図4は同液晶表示装置の画素構成について示す平面図である。また、図5は図4のA−A’線断面図、図6は図4のB−B’線断面図である。
図3はフォトマスク200を用いて製造したアクティブマトリクス基板を備える液晶パネルの要部構成について示す断面図、図4は同液晶表示装置の画素構成について示す平面図である。また、図5は図4のA−A’線断面図、図6は図4のB−B’線断面図である。
図3に示した液晶パネル11は、図示しないバックライトからの照明光の供給を受けて、当該光の透過制御を行って表示を行うものであって、一対の基板30,40が所定のギャップを空けた状態で貼り合わせられるとともに、両基板30,40間に液晶が封入された構成とされ、当該液晶により液晶層50が形成されている。
基板40は素子基板(アクティブマトリクス基板)であって、ガラス基板41の液晶層50側に形成された半導体素子としての薄膜トランジスタ(TFT,スイッチング素子)60と、当該薄膜トランジスタ60に対して電気的に接続された画素電極44と、これら薄膜トランジスタ60及び画素電極44の液晶層50側に形成された配向膜45と、を備えている。なお、ガラス基板41の液晶層50側とは反対側には偏光板42が配設される。
画素電極44は例えばITO(インジウム錫酸化物)等の透明導電膜からなり、素子基板40の液晶層50側にマトリクス状のパターンで形成されている。詳しくは、薄膜トランジスタ60のドレイン電極64(図4及び図5参照)と接続され、当該薄膜トランジスタ60のスイッチング作動により選択的に電圧が印加されるものとなっている。また、配向膜45は例えばポリイミドのラビング配向膜から構成されており、偏光板42は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
一方、基板30は対向基板であって、ガラス基板31の液晶層50側に形成され、R(赤),G(緑),B(青)の各色光を選択的に透過可能な着色部R,G,Bを備えたカラーフィルタ33と、カラーフィルタ33の液晶層50側に形成された対向電極34と、対向電極34の液晶層50側に形成された配向膜35と、を備えている。なお、ガラス基板31の液晶層50側とは反対側には偏光板32が配設される。
カラーフィルタ33は、着色部R,G,Bの境界に配されたブラックマトリクスBMを備え、当該ブラックマトリクスBMは素子基板40の非画素部(つまり薄膜トランジスタ60が形成された領域)を覆うように、当該非画素部に平面視重畳して配されている。また、対向電極34は例えばITO(インジウム錫酸化物)等の透明導電膜からなり、対向基板30の液晶層50側に全面ベタ状に形成されている。また、配向膜35は例えばポリイミドのラビング配向膜から構成されており、偏光板32は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
上述したように本実施形態の液晶パネル11は半導体素子として薄膜トランジスタ60を備えており、当該薄膜トランジスタ60を含む画素は、図4に示すような構成を具備している。
本実施形態の液晶パネル11では複数の画素49がマトリクス状に構成されており、これら画素49の各々には、画素スイッチング用の半導体素子として薄膜トランジスタ60が形成されている。
本実施形態の液晶パネル11では複数の画素49がマトリクス状に構成されており、これら画素49の各々には、画素スイッチング用の半導体素子として薄膜トランジスタ60が形成されている。
薄膜トランジスタ60は、ソース電極63、ドレイン電極64、及びゲート電極65を備え、ソース電極63には、画像信号を供給するソース配線80が接続されている。ソース配線80に書き込む画像信号は、線順次で供給してもよく、相隣接する複数のソース配線80同士に対して、グループ毎に供給するようにしてもよい。
また、薄膜トランジスタ60のゲート電極65にはゲート配線90が接続されており、所定のタイミングで、ゲート配線90にパルス的に走査信号を線順次で印加するように構成されている。
画素電極44は、薄膜トランジスタ60のドレイン電極64にコンタクトホール68を介して接続されており、スイッチング素子である薄膜トランジスタ60を一定期間だけオン状態とすることにより、ソース配線80から供給される画像信号を各画素49に所定のタイミングで書き込む。このようにして画素電極44を介して液晶に書き込まれた所定レベルの画像信号は、対向電極34(図3参照)との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極44と対向電極34(図3参照)との間に形成される液晶容量と並列に蓄積容量(図示略)が付加されている。
上述した通り、薄膜トランジスタ60は、素子基板40を構成するガラス基板41上に配設されている。詳しくは、図5に示すように、ガラス基板41上に形成されたゲート電極65と、ゲート電極65上に形成されたゲート絶縁膜66と、ゲート絶縁膜66上に形成され、チャネル領域67aを備えるシリコン膜67と、シリコン膜67上に形成されたオーミック層71と、シリコン膜67の一端に接続されたソース電極63と、シリコン膜67の他端に接続され、ソース電極63に対してチャネル領域67aを介して接続されるドレイン電極64と、を備えて構成されている。
ゲート電極65、ならびにゲート電極65と接続されたゲート配線90は、図6にも示すように、チタン(Ti)からなる第1導電膜65aと、アルミニウム(Al)からなる第2導電膜65bと、チタン(Ti)からなる第3導電膜65cとの積層膜から構成されている(図5では積層構成を省略)。
ゲート絶縁膜66は、例えば窒化シリコン(SiNx)の他、酸化シリコン(SiOx)等で形成することができる。
シリコン膜67は、例えばアモルファスシリコン(a−Si)等で形成することができる。
オーミック層71は、例えばリン(P)等のn型不純物を高濃度にドーピングしたアモルファスシリコン(n+Si)等で形成することができる。
ゲート絶縁膜66は、例えば窒化シリコン(SiNx)の他、酸化シリコン(SiOx)等で形成することができる。
シリコン膜67は、例えばアモルファスシリコン(a−Si)等で形成することができる。
オーミック層71は、例えばリン(P)等のn型不純物を高濃度にドーピングしたアモルファスシリコン(n+Si)等で形成することができる。
ソース電極63及びドレイン電極64、ならびにソース電極63と接続されたソース配線80は、第1導電層61と第2導電層62が積層した積層膜として構成されている(図5参照)。下層側の第1導電層61はチタン(Ti)で形成され、上層側の第2導電層62はアルミニウム(Al)で形成されている。
また、ソース電極63、ドレイン電極64、ソース配線80及びゲート配線90上には層間絶縁膜(パッシベーション膜)70が形成されている。ドレイン電極64は、この層間絶縁膜70に形成されたコンタクトホール68を介して、画素電極44に接続されている(図6参照)。なお、層間絶縁膜70は、例えば窒化シリコン(SiNx)等の無機絶縁膜の他、アクリル系樹脂膜等で形成することができる。
なお、シリコン膜67は当該薄膜トランジスタ60が形成された部分から、図6に示すようにゲート配線90近傍までに跨って形成され、ゲート配線90とは重ならない、つまりゲート配線90上には形成されないパターンとなっている。また、層間絶縁膜70についても同様に、図6に示すように、ゲート配線90上には形成されないパターンとなっている。これにより、隣接する画素49,49間のリークに対してマージンが確保されている。
次に、本実施形態の液晶パネル11の製造方法について説明する。ここでは特に、当該製造方法のうち、素子基板40の製造工程について図7〜図17を参照して説明するものとする。なお、図7〜図17において、図示左側には図4のA−A’断面に係る製造工程を、図示右側には図4のB−B’断面に係る製造工程を示している。
まず、図7に示すように、ガラス基板41を用意し、そのガラス基板41上にゲート電極65及びゲート配線90を形成する。ゲート電極65は、例えばスパッタリング法により形成した導電膜を、フォトリソグラフィー法を用いたマスクエッチングによりパターン形成することができる。具体的には、チタン−アルミニウム−チタンの3層積層膜からなる導電膜(図6参照)をウェットエッチングによりパターニングするものとしている(なお、各図において積層膜を1つの膜として略して示している)。
次に、図8に示すように、ゲート電極65上にゲート絶縁膜66、第1シリコン膜(アモルファスシリコン(a−Si))167、第2シリコン膜(n+Si)171をそれぞれ例えばプラズマCVD法により、続いてチタンからなる導電膜161とアルミニウムからなる導電膜162をスパッタリング法により形成する。ゲート絶縁膜66は、例えば窒化シリコン(SiNx)の他、酸化シリコン(SiOx)等により形成することができる。
次に、図9に示すように、形成した第2シリコン膜171、導電膜161及び導電膜162に対して、レジストマスク100を上層に形成し、フォトリソグラフィー法を用いたマスクエッチングによりパターニングを行う。具体的には、レジストマスク100を用いてまず上層に配された導電膜162をウェットエッチング(エッチング液として例えば燐酸、硝酸、酢酸の混合液を使用する)によりパターニングする。これにより第2導電層62が形成される。その後、同じレジストマスク100を用いて下層に配された導電膜161をドライエッチングによりパターニングする。続いて同じレジストマスク100を用いてドライエッチングにより第2シリコン膜171をパターニングする。この結果、図10に示すような上層に第2導電層62、下層に第1導電層61、第2シリコン膜71が形成され、特に、A−A’断面に係る部分ではチャネル領域を含むパターンが形成される。なお、第1シリコン膜167はエッチング条件、すなわちエッチング時間を調節することで残存する。
続いて、レジストマスク100を除去した後、図11に示すように層間絶縁膜70をプラズマCVD法により成膜する。そして、この層間絶縁膜70と上述した第1シリコン膜167、及びゲート絶縁膜66とをフォトリソグラフィー法を用いたマスクエッチング(具体的にはドライエッチング)によりパターニングする。ここでは、第1段階としてゲート絶縁膜66(第1膜)、層間絶縁膜70と第1シリコン膜167からなる積層膜(第2膜)をパターニングした後、第2段階として層間絶縁膜70と第1シリコン膜167からなる積層膜(第2膜)をパターニングするものとしている。
具体的には、図12に示すように、まずポジ型のレジスト150を塗布した後、図1及び図2に示したフォトマスク200を介して当該レジスト150に対して露光を行う。その際、フォトマスク200には、層間絶縁膜70と第1シリコン膜167(第2膜)、及びゲート絶縁膜66(第1膜)のすべてを除去したい箇所に第1開口パターン202aが配され、層間絶縁膜70と第1シリコン膜167(第2膜)のみを選択除去したい箇所に第2開口パターン202bが配される。具体的には、第1開口パターン202aは、例えば図21に示すように表示領域の外側に配される周辺領域300であって、引廻配線301が形成される領域に平面視重畳して配される。また、第2開口パターン202bは、例えば図6等に示すように、ゲート配線90が形成された領域に平面視重畳して配される。
このようなフォトマスク200を介してポジ型のレジスト150に対して露光を行うと、第1開口パターン202aを介して露光された第1レジスト部分(周辺領域300部分)と、第2開口パターン202bを介して露光された第2レジスト部分(ゲート配線90形成領域)とで、露光パターンが異なるものとなる。つまり、第1レジスト部分は当該部分全体が露光される一方、第2レジスト部分は第2開口パターン202bのドット開口パターン204(図2参照)に倣って網目状の露光パターンとなる。そして、このようなパターンの露光が施されたレジスト150を現像すると、第1レジスト部分はレジスト150が除去され、第2レジスト部分は網目状に除去されて図13に示すように網目状レジスト150aが残存することとなる。
そして、少なくとも残存したレジスト150aを加熱し(勿論レジスト全体を加熱しても良い)、溶融させることで、当該レジスト150aを薄膜化し、図14に示すように薄膜レジスト150bとすることが可能となる。つまり、網目部分にレジスト材料が浸透するため、全体として薄膜化されるのである。なお、図4のA−A’線部分、つまりフォトマスク200の開口を有していない部分においては、レジスト150は露光されず、薄膜レジスト150bに対して相対的に厚膜の厚膜レジスト150となる。
以上のような露光、現像、及び加熱工程後、薄膜レジスト150b及び厚膜レジスト150をマスクとしてドライエッチングを行う。具体的には、上述の通り、第1段階として図21に示す周辺領域300において、ゲート絶縁膜66(第1膜)、層間絶縁膜70と第1シリコン膜167からなる積層膜(第2膜)のそれぞれをドライエッチングにより除去する。そして、このドライエッチングにより、図15に示すように厚膜レジスト150は薄膜化し、薄膜レジスト150bは完全に除去される。そして、第2段階として、残ったレジスト150をマスクとしてドライエッチングを行い、ゲート配線90上の層間絶縁膜70と第1シリコン膜167からなる積層膜(第2膜)を除去する。これにより図16に示すようなパターンのゲート絶縁膜66、層間絶縁膜70、シリコン膜67が形成されることとなる。
最後に、レジスト150を完全に除去した後、図17に示すように、ITO膜をスパッタリングにより成膜し、これをフォトリソグラフィー法を用いたマスクエッチング(具体的にはウェットエッチング)によりパターニングすることで画素電極44を形成する。そして、画素電極44を含む基板41上に配向膜45を形成してアクティブマトリクス基板40を得る。
そして、別の工程により作成した対向基板30と、当該アクティブマトリクス基板40とをシール剤を介して貼り合せ、液晶を封入することで、液晶パネル11を得る。
以上のような製造方法によると、1つのマスクを用いた1回の露光現像工程により、膜厚の異なるレジストを提供可能で、当該レジストを用いたエッチングにより、互いに積層する第1膜及び第2膜を、それぞれ別のパターンに形成することが可能となる。すなわち、互いに積層する第1膜及び第2膜をそれぞれ別のパターンに形成するに工程において、1つのマスクを用いた1回の露光現像工程という簡便な手法により、コスト削減を実現することが可能となる。
以上、本発明に係る一実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。
例えば、本実施形態では、本発明のアクティブマトリクス基板として、薄膜トランジスタを備えるものを示したが、例えば薄膜ダイオードからなるアクティブマトリクス基板にも本発明を適用することが可能である。
例えば、本実施形態では、本発明のアクティブマトリクス基板として、薄膜トランジスタを備えるものを示したが、例えば薄膜ダイオードからなるアクティブマトリクス基板にも本発明を適用することが可能である。
11…液晶パネル(表示パネル)、30…対向基板、40…素子基板(アクティブマトリクス基板)、41…ガラス基板(基板)、44…画素電極(導電膜)、49…画素、50…液晶層、51…第1レジスト部分、52…第2レジスト部分、60…薄膜トランジスタ(スイッチング素子)、63…ソース配線、64…ドレイン電極、65…ゲート電極、66…ゲート絶縁膜、67…シリコン膜、67a…チャネル領域、70…層間絶縁膜、71…オーミック層(n+シリコン層)、80…ソース配線(配線)、90…ゲート配線(配線)、150…レジスト(厚膜レジスト)、150a…網目状レジスト、150b…薄膜レジスト、200…フォトマスク、201…ガラス基板(透光性基板)、202…開口パターン、202a…第1開口パターン、202b…第2開口パターン、203…遮光膜、204…ドット開口パターン、205…ドット開口部
Claims (4)
- 膜厚の異なるレジストパターンを形成するためのフォトマスクであって、
第1開口パターンと、前記第1開口パターンとは異なる第2開口パターンとを備え、
前記第1開口パターン又は前記第2開口パターンのいずれか一方が、複数のドット開口部が網目状に配されたドット開口パターンを有し、隣り合う前記ドット開口部間の距離が露光解像の限界距離とされていることを特徴とするフォトマスク。 - 透光性基板と、前記透光性基板上に形成された遮光膜とを含み、
前記ドット開口パターンは、前記遮光膜に対するレーザー照射により形成されてなることを特徴とする請求項1に記載のフォトマスク。 - 請求項1又は2に記載のフォトマスクを用いたアクティブマトリクス基板の製造方法であって、
第1膜を形成する工程と、
前記第1膜上に直接又は他部材を介して第2膜を形成する工程と、
前記第1膜と前記第2膜をパターニングするパターニング工程と、を含み、
前記パターニング工程は、
前記第2膜上にレジスト膜を形成する工程と、
前記レジスト膜に対して、請求項1又は2に記載のフォトマスクを介して露光を行い、第1レジストパターンと、前記第1レジストパターンよりも薄膜の第2レジストパターンとを形成する工程と、
前記第1レジストパターン及び前記第2レジストパターンをマスクとして、前記第1膜及び前記第2膜をドライエッチングするとともに、当該ドライエッチングにより前記第2レジストパターンを除去する工程と、
残った前記第1レジストパターンをマスクとして、前記第2膜をエッチングする工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。 - ゲート配線と、当該ゲート配線から信号を受けるゲート電極とを所定パターンで形成する工程と、
前記ゲート配線及び前記ゲート電極を覆う形で、前記第1膜としてゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第2膜の一部としてシリコン膜を形成する工程と、
前記シリコン膜上に、n+シリコン膜を形成する工程と、
前記n+シリコン膜上に、ソース配線と、当該ソース配線から信号を受けるソース電極とを所定パターンで形成する工程と、
前記n+シリコン膜に対して、チャネル領域を形成すべくマスクエッチングを行う工程と、
前記ソース配線及び前記ソース電極上に、前記第2膜の一部として層間絶縁膜を形成する工程と、
前記ゲート絶縁膜を前記第1膜、前記層間絶縁膜及び前記シリコン膜を前記第2膜として、前記パターニング工程を施す工程と、
前記層間絶縁膜上にマトリクス状の画素電極を形成する工程と、
を含むことを特徴とする請求項3に記載のアクティブマトリクス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234097A JP2009069171A (ja) | 2007-09-10 | 2007-09-10 | フォトマスク、アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234097A JP2009069171A (ja) | 2007-09-10 | 2007-09-10 | フォトマスク、アクティブマトリクス基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009069171A true JP2009069171A (ja) | 2009-04-02 |
Family
ID=40605548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234097A Pending JP2009069171A (ja) | 2007-09-10 | 2007-09-10 | フォトマスク、アクティブマトリクス基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009069171A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9164389B2 (en) | 2013-08-29 | 2015-10-20 | Samsung Electronics Co., Ltd. | Patterning method using electron beam and exposure system configured to perform the same |
-
2007
- 2007-09-10 JP JP2007234097A patent/JP2009069171A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9164389B2 (en) | 2013-08-29 | 2015-10-20 | Samsung Electronics Co., Ltd. | Patterning method using electron beam and exposure system configured to perform the same |
US9411236B2 (en) | 2013-08-29 | 2016-08-09 | Samsung Electronics Co., Ltd. | Patterning method using electron beam and exposure system configured to perform the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7952677B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
KR101048927B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP5243664B2 (ja) | 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法 | |
US20120094413A1 (en) | Liquid crystal display apparatus and method of manufacturing the same | |
JP2010044362A (ja) | 薄膜トランジスタ表示板、これを含む液晶表示装置、及び液晶表示装置の製造方法 | |
US20090121232A1 (en) | Array substrate, method for manufacturing the same and display panel having the same | |
JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
JP2008203855A (ja) | 液晶表示装置の製造方法 | |
JP2014126872A (ja) | Ffs方式液晶表示装置用アレイ基板及びその製造方法 | |
US8329486B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
KR100669377B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
US8441012B2 (en) | Array substrate, method for manufacturing array substrate, and display device | |
KR101483024B1 (ko) | 액정표시장치 및 그 제조방법 | |
US20200012137A1 (en) | Substrate for display device, display device, and method of producing substrate for display device | |
JP2008139656A (ja) | 表示装置及びその製造方法 | |
KR101055209B1 (ko) | 액정표시장치 및 이의 제조방법 | |
JP2009069171A (ja) | フォトマスク、アクティブマトリクス基板の製造方法 | |
KR101408257B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR101109992B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR20120113850A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
JP2003107444A (ja) | 液晶表示装置 | |
WO2009104446A1 (ja) | アクティブマトリクス基板の製造方法、表示装置の製造方法 | |
KR20080057034A (ko) | 액정표시장치 및 그 제조방법 | |
KR20080047711A (ko) | 액정표시장치용 어레이 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091009 |