JP2009059974A - Semiconductor substrate, semiconductor light emitting element and manufacturing method of semiconductor substrate - Google Patents

Semiconductor substrate, semiconductor light emitting element and manufacturing method of semiconductor substrate Download PDF

Info

Publication number
JP2009059974A
JP2009059974A JP2007227288A JP2007227288A JP2009059974A JP 2009059974 A JP2009059974 A JP 2009059974A JP 2007227288 A JP2007227288 A JP 2007227288A JP 2007227288 A JP2007227288 A JP 2007227288A JP 2009059974 A JP2009059974 A JP 2009059974A
Authority
JP
Japan
Prior art keywords
substrate
group iii
iii nitride
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227288A
Other languages
Japanese (ja)
Inventor
Ryota Senda
亮太 千田
Motoaki Iwatani
素顕 岩谷
Satoshi Kamiyama
智 上山
Hiroshi Amano
浩 天野
Isamu Akasaki
勇 赤▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meijo University
Original Assignee
Meijo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meijo University filed Critical Meijo University
Priority to JP2007227288A priority Critical patent/JP2009059974A/en
Publication of JP2009059974A publication Critical patent/JP2009059974A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor substrate having a group III nitride semiconductor layer excelling in crystallinity, capable of generating excellent light in a green region, and containing InN at a relatively large ratio. <P>SOLUTION: This semiconductor substrate 110 is structured to include: a substrate; a base layer 103 formed on the substrate, having any of crystal growth surfaces in Fig.A as a front surface, having a composition of Al<SB>x</SB>Ga<SB>1-x-y</SB>In<SB>y</SB>N (0≤x≤1 and 0≤y≤1), and having a groove part 104 at least at a part; and the group III nitride semiconductor layer 105 having an InN mole fraction not smaller than 0.03 on the base layer. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、光情報処理分野などへの応用が期待されているIII族窒化物半導体基板に関するものである。   The present invention relates to a group III nitride semiconductor substrate that is expected to be applied to the field of optical information processing and the like.

GaN系III族窒化物半導体は、超高輝度青色・緑色・白色発光ダイオードや、紫色半導体レーザが実用かされており、研究室レベルでは青色半導体レーザまで実現されている。このGaN系III族窒化物半導体によって、光の3原色である赤・緑・青色が固体発光素子である発光ダイオードによって実現され、携帯電話の液晶のバックライト、競技場の超大型ディスプレイに代表される様々な分野への応用が広がっている。また、紫色半導体レーザは、Blu-ray DiscやHD-DVDに代表される次世代光ディスクシステムなどに応用されている。   For GaN-based group III nitride semiconductors, ultra-bright blue / green / white light emitting diodes and violet semiconductor lasers have been put into practical use, and at the laboratory level, even blue semiconductor lasers have been realized. With this GaN-based III-nitride semiconductor, the three primary colors of light, red, green, and blue, are realized by light-emitting diodes that are solid-state light-emitting elements. Applications to various fields are expanding. Purple semiconductor lasers are applied to next-generation optical disc systems represented by Blu-ray Disc and HD-DVD.

これらのデバイスは、低温堆積緩衝層技術(1986年 H. Amano, N. Sawaki, I. Akasaki and Y. Toyoda: Appl. Phys. Lett.,48 (1986) 353)、p型伝導性制御 (1989年 H. Amano, M. Kito, K. Hiramatsu and I. Akasaki: Jpn. J. Appl. Phys. 28 (1989) L2112) 、n型伝導性制御(1991年 H. Amano and I. Akasaki: Mat. Res. Soc. Ext, Abst., EA-21 (1991) 165)、および高効率発光層の作製法 (1991年 N. Yoshimoto, T. Matsuoka, T. Sasaki and A. Katsui, Appl. Phys. Lett., 59(1991)2251) など基幹技術の積み重ねにより、本材料を用いた高輝度の青色・緑色および白色発光ダイオードが既に実用化されている。   These devices include low temperature deposition buffer layer technology (1986 H. Amano, N. Sawaki, I. Akasaki and Y. Toyoda: Appl. Phys. Lett., 48 (1986) 353), p-type conductivity control (1989). H. Amano, M. Kito, K. Hiramatsu and I. Akasaki: Jpn. J. Appl. Phys. 28 (1989) L2112), n-type conductivity control (1991 H. Amano and I. Akasaki: Mat. Res. Soc. Ext, Abst., EA-21 (1991) 165) and fabrication method of high-efficiency light-emitting layer (1991 N. Yoshimoto, T. Matsuoka, T. Sasaki and A. Katsui, Appl. Phys. Lett , 59 (1991) 2251), and other high-intensity blue / green and white light-emitting diodes using this material have already been put into practical use.

また、近年ではこれらのデバイスの高性能化を目指し、GaN結晶の高品質化(例えば、A. Usui, H. Sunakawa, A. Sakai and A. Atsushi Yamaguchi: Jpn. J. Appl. Phys. 36(1997) L899-L902)、デバイス構造の最適化(I. Akasaki and H. Amano: Jpn. J. Appl. Phys. 36(1997) 5393-5408)、 発光ダイオードにおいては、半導体層と空気の屈折率差に起因する、光取り出しの問題を改善(例えばM. Yamada, T. Mitani, Y. Narukawa, S. Shioji, I. Niki, S. Sonobe, K. Deguchi, M. Sano and T. Mukai: Jpn. J. Appl. Phys. 41 (2002) L1431. など)などの研究・開発が行われている。これらの成果によって、青色発光ダイオードでは60%を越える外部量子効率が実現されており、数百mWを超える青紫色半導体レーザが実現されているなど、この分野の研究開発は日進月歩の勢いである。  In recent years, with the aim of improving the performance of these devices, the quality of GaN crystals has been improved (for example, A. Usui, H. Sunakawa, A. Sakai and A. Atsushi Yamaguchi: Jpn. J. Appl. Phys. 36 ( (1997) L899-L902), device structure optimization (I. Akasaki and H. Amano: Jpn. J. Appl. Phys. 36 (1997) 5393-5408). Improved light extraction problems due to differences (e.g. M. Yamada, T. Mitani, Y. Narukawa, S. Shioji, I. Niki, S. Sonobe, K. Deguchi, M. Sano and T. Mukai: Jpn J. Appl. Phys. 41 (2002) L1431 etc.) is being researched and developed. As a result of these achievements, the blue light-emitting diode has achieved an external quantum efficiency exceeding 60%, and a blue-violet semiconductor laser exceeding several hundred mW has been realized.

しかしながら、これらのデバイスはIII族窒化物半導体が有する物性的なポテンシャルの一部分を発揮させているに過ぎない。特に、III族窒化物半導体の発光素子のなかで期待されているのは、緑領域の発光ダイオードの高効率化ならびに青〜緑領域の半導体レーザの実現である。これまでの緑色領域の発光素子の開発は、低温緩衝層技術等を用いて作製した高品質c面GaN上にGaInN発光層をヘテロ接合によって作製するのが一般的な方法である(S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai1: Jpn. J. Appl. Phys. 34(1995) L1332-L1335)。   However, these devices only exhibit a part of the physical potential of group III nitride semiconductors. In particular, what is expected among light-emitting elements of group III nitride semiconductors is to increase the efficiency of light emitting diodes in the green region and to realize semiconductor lasers in the blue to green region. The development of light emitting devices in the green region so far is generally performed by fabricating a GaInN light emitting layer by heterojunction on a high quality c-plane GaN manufactured using a low temperature buffer layer technology or the like (S. Nakamura). , M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai 1: Jpn. J. Appl. Phys. 34 (1995) L1332-L1335).

また、緑領域の発光素子を作製する場合、GaN上にGaInNの発光層を作製すると、大きな格子不整合が存在するため、その中間に若干組成の低いGaInNを挿入することなどが報告されている(S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai1:Jpn. J. Appl. Phys. 34(1995) L797-L799)。また最近ではGaN上にGaInNを成長する場合、非常に大きな歪が発生し、その影響で数MV/cmと言う非常に大きな圧電電界が発生し大きな問題となることが議論されており、その問題を解決するため、c面以外の無極性面、反極性面等の応用が検討されている(岩谷素顕:応用物理、第76巻、第5号、p.0513-0516 (2007)) 。  In addition, when a light-emitting element in the green region is manufactured, if a GaInN light-emitting layer is formed on GaN, there is a large lattice mismatch, and it has been reported that GaInN having a slightly lower composition is inserted in the middle. (S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai 1: Jpn. J. Appl. Phys. 34 (1995) L797-L799). Recently, it has been argued that when GaInN is grown on GaN, a very large strain is generated, which causes a very large piezoelectric electric field of several MV / cm, which becomes a serious problem. In order to solve this problem, the application of nonpolar surfaces other than the c-plane, antipolar surfaces, and the like has been studied (Motoaki Iwatani: Applied Physics, Vol. 76, No. 5, p.0513-0516 (2007)).

しかしながら現状は、緑領域の発光ダイオードは、外部量子効率で20%以下と不十分であることや、緑領域の半導体レーザが実現されていないという問題が残っている。上述したように、現状のIII族窒化物半導体発光デバイスはGaN上に作製するのが最も一般的である。この方法の場合、GaInNとGaNとの間に存在する大きな格子不整合が存在する。   However, at present, the problem remains that the light emitting diode in the green region is insufficient with an external quantum efficiency of 20% or less, and a semiconductor laser in the green region has not been realized. As described above, the current group III nitride semiconductor light-emitting device is most commonly fabricated on GaN. In this method, there is a large lattice mismatch that exists between GaInN and GaN.

例えば、一般に緑領域の発光層を実現するためには、InNモル分率0.2以上のGaInNを用いる必要があるが、InNモル分率0.2のGaInNとGaNとの間には約2%程度の格子不整合が存在する。現在主流の技術は、GaN上にGaInNを成長する場合、量子井戸構造と呼ばれる数nm〜数10nm程度のGaInNのヘテロ接合が実施されており、膜厚を薄くすることによって前記格子不整合を抑制するようにしている。しかしながら、InNモル分率を高くする、もしくは膜厚を厚くすることによって、多数のミスフィット転位が導入されることが、多数の研究グループから報告されている(例えば、R. Liu, J. Mei, S. Srinivasan, F. A. Ponce, H. Omiya, Y. Narukawa, and T. Mukai: Appl. Phys. Lett. 89, 201911 (2006))。   For example, in general, in order to realize a light emitting layer in the green region, it is necessary to use GaInN having an InN molar fraction of 0.2 or more, but there are about 2 between GaInN and GaN having an InN molar fraction of 0.2. There is a lattice mismatch of about%. Currently, when growing GaInN on GaN, a GaInN heterojunction of several nanometers to several tens of nanometers called a quantum well structure is implemented, and the lattice mismatch is suppressed by reducing the film thickness. Like to do. However, many research groups have reported that a large number of misfit dislocations are introduced by increasing the InN mole fraction or increasing the film thickness (for example, R. Liu, J. Mei). S. Srinivasan, FA Ponce, H. Omiya, Y. Narukawa, and T. Mukai: Appl. Phys. Lett. 89, 201911 (2006)).

したがって、この問題点を解決するためには、この大きな格子不整合を低減することが必要であると考えられる。すなわち完全に緩和した高品質厚膜のInNを含むIII族窒化物半導体(GaInN、AlInN、AlGaInN)が必要である。   Therefore, in order to solve this problem, it is considered necessary to reduce this large lattice mismatch. That is, a group III nitride semiconductor (GaInN, AlInN, AlGaInN) containing InN having a completely relaxed high quality thick film is required.

InNを含むIII族窒化物半導体の厚膜成長に関しては、サファイア上に低温緩衝層を介して成長したc面GaN上、およびサファイア上に低温AlN緩衝層を介して成長させた報告が既になされている(M. Shimizu, Y. Kawaguchi, K. Hiramatsu and N. Sawaki: Jpn. J. Appl. Phys.36(1997) 3381-3384、S. Yamaguchi, M. Kariya, S. Nitta, T. Takeuchi, C. Wetzel, H. Amano and I. Akasaki: Appl. Phys. Lett. 73 (1998) 830)。しかしながら、このような方法では、表面平坦性の大幅な劣化ならびに多数のミスフィット転位が導入されることが報告されている(R. Liu, J. Mei, S. Srinivasan, F. A. Ponce, H. Omiya, Y. Narukawa, and T. Mukai: Appl. Phys. Lett. 89, 201911 (2006))。   Regarding the thick film growth of group III nitride semiconductors containing InN, there have already been reports of growth on c-plane GaN grown on sapphire via a low-temperature buffer layer and on sapphire via a low-temperature AlN buffer layer. (M. Shimizu, Y. Kawaguchi, K. Hiramatsu and N. Sawaki: Jpn. J. Appl. Phys. 36 (1997) 3381-3384, S. Yamaguchi, M. Kariya, S. Nitta, T. Takeuchi, C. Wetzel, H. Amano and I. Akasaki: Appl. Phys. Lett. 73 (1998) 830). However, such methods have been reported to introduce significant degradation of surface flatness and numerous misfit dislocations (R. Liu, J. Mei, S. Srinivasan, FA Ponce, H. Omiya , Y. Narukawa, and T. Mukai: Appl. Phys. Lett. 89, 201911 (2006)).

したがって、現状では、結晶性に優れ、良好な緑領域の光を発生することが可能なInNを比較的大きな割合で含むIII族窒化物半導体層を形成できないのが現状である。
(1986年 H. Amano, N. Sawaki, I. Akasaki and Y. Toyoda: Appl. Phys. Lett.,48 (1986) 353) (1989年 H. Amano, M. Kito, K. Hiramatsu and I. Akasaki: Jpn. J. Appl. Phys. 28 (1989) L2112) (1991年 H. Amano and I. Akasaki: Mat. Res. Soc. Ext, Abst., EA-21 (1991) 165) (1991年 N. Yoshimoto, T. Matsuoka, T. Sasaki and A. Katsui, Appl. Phys. Lett., 59(1991)2251) A. Usui, H. Sunakawa, A. Sakai and A. Atsushi Yamaguchi: Jpn. J. Appl. Phys. 36(1997) L899-L902) (I. Akasaki and H. Amano: Jpn. J. Appl. Phys. 36(1997) 5393-5408) M. Yamada, T. Mitani, Y. Narukawa, S. Shioji, I. Niki, S. Sonobe, K. Deguchi, M. Sano and T. Mukai: Jpn. J. Appl. Phys. 41 (2002) L1431 (S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai1: Jpn. J. Appl. Phys. 34(1995) L1332-L1335) (S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai1:Jpn. J. Appl. Phys. 34(1995) L797-L799) (岩谷素顕:応用物理、第76巻、第5号、p.0513-0516 (2007) M. Shimizu, Y. Kawaguchi, K. Hiramatsu and N. Sawaki: Jpn. J. Appl. Phys.36(1997) 3381-3384 S. Yamaguchi, M. Kariya, S. Nitta, T. Takeuchi, C. Wetzel, H. Amano and I. Akasaki: Appl. Phys. Lett. 73 (1998) 830 R. Liu, J. Mei, S. Srinivasan, F. A. Ponce, H. Omiya, Y. Narukawa, and T. Mukai: Appl. Phys. Lett. 89, 201911 (2006)
Therefore, at present, it is impossible to form a group III nitride semiconductor layer containing a relatively large proportion of InN that has excellent crystallinity and can generate light in a good green region.
(1986 H. Amano, N. Sawaki, I. Akasaki and Y. Toyoda: Appl. Phys. Lett., 48 (1986) 353) (1989 H. Amano, M. Kito, K. Hiramatsu and I. Akasaki: Jpn. J. Appl. Phys. 28 (1989) L2112) (1991 H. Amano and I. Akasaki: Mat. Res. Soc.Ext, Abst., EA-21 (1991) 165) (1991 N. Yoshimoto, T. Matsuoka, T. Sasaki and A. Katsui, Appl. Phys. Lett., 59 (1991) 2251) A. Usui, H. Sunakawa, A. Sakai and A. Atsushi Yamaguchi: Jpn. J. Appl. Phys. 36 (1997) L899-L902) (I. Akasaki and H. Amano: Jpn. J. Appl. Phys. 36 (1997) 5393-5408) M. Yamada, T. Mitani, Y. Narukawa, S. Shioji, I. Niki, S. Sonobe, K. Deguchi, M. Sano and T. Mukai: Jpn. J. Appl. Phys. 41 (2002) L1431 (S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai1: Jpn. J. Appl. Phys. 34 (1995) L1332-L1335) (S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada and T. Mukai1: Jpn. J. Appl. Phys. 34 (1995) L797-L799) (Sakiaki Iwatani: Applied Physics, Vol.76, No.5, p.0513-0516 (2007) M. Shimizu, Y. Kawaguchi, K. Hiramatsu and N. Sawaki: Jpn. J. Appl. Phys. 36 (1997) 3381-3384 S. Yamaguchi, M. Kariya, S. Nitta, T. Takeuchi, C. Wetzel, H. Amano and I. Akasaki: Appl. Phys. Lett. 73 (1998) 830 R. Liu, J. Mei, S. Srinivasan, FA Ponce, H. Omiya, Y. Narukawa, and T. Mukai: Appl. Phys. Lett. 89, 201911 (2006)

本発明は、結晶性に優れ、良好な緑領域の光を発生することが可能なInNを比較的大きな割合で含むIII族窒化物半導体層を有する半導体基板を提供することを目的とする。   An object of the present invention is to provide a semiconductor substrate having a group III nitride semiconductor layer containing InN which is excellent in crystallinity and capable of generating light in a good green region at a relatively large ratio.

上記目的を達成すべく、本発明は、
基板と、
前記基板上に形成された、

Figure 2009059974
のいずれかの結晶成長面を表面とし、AlGa1−x―yInN(0≦x≦1,0≦y≦1)なる組成を有するとともに、少なくとも一部に溝部を有する下地層と、
前記下地層上にInNモル分率が0.03以上であるIII族窒化物半導体層と、
を具えることを特徴とする、半導体基板に関する。 In order to achieve the above object, the present invention provides:
A substrate,
Formed on the substrate,
Figure 2009059974
A base layer having a composition of Al x Ga 1-xy In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) and having a groove part at least in part. When,
A group III nitride semiconductor layer having an InN molar fraction of 0.03 or more on the underlayer;
It is related with the semiconductor substrate characterized by comprising.

また、本発明は、
基板上において、

Figure 2009059974
のいずれかの結晶成長面を表面とし、AlGa1−x―yInN(0≦x≦1,0≦y≦1)なる組成を有する下地層を形成する工程と、
前記下地層の少なくとも一部に溝部を形成する工程と、
前記下地層上において、前記溝部を覆うようにしてInNモル分率が0.03以上であるIII族窒化物半導体層を形成する工程と、
を具えることを特徴とする、半導体基板の製造方法に関する。 The present invention also provides:
On the substrate
Figure 2009059974
Forming a base layer having a composition of Al x Ga 1-xy In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) with any crystal growth surface of
Forming a groove in at least a part of the underlayer;
Forming a group III nitride semiconductor layer having an InN molar fraction of 0.03 or more so as to cover the groove on the underlayer;
It is related with the manufacturing method of a semiconductor substrate characterized by comprising.

本発明によれば、少なくとも一部に溝部を有する下地層上に、前記溝部を覆うようにしてIII族窒化物半導体層を形成するようにしている。したがって、前記III族窒化物半導体層が、InNを比較的高い割合で、具体的には0.03以上のモル分率で含有する場合に、例えば500nm以上と比較的厚く形成した場合においても、前記層中には下地層との格子不整合に起因したミスフィット転位等が低減され、その結晶性が向上するようになる。   According to the present invention, the group III nitride semiconductor layer is formed so as to cover the groove portion on the base layer having the groove portion at least partially. Therefore, when the group III nitride semiconductor layer contains InN at a relatively high ratio, specifically, a molar fraction of 0.03 or more, for example, when it is formed relatively thick as 500 nm or more, In the layer, misfit dislocations and the like due to lattice mismatch with the underlayer are reduced, and the crystallinity is improved.

また、前記下地層は、

Figure 2009059974
のいずれかの結晶成長面を表面とし、さらにAlGa1−x―yInN(0≦x≦1,0≦y≦1)なる組成を有している。したがって、前記下地層の表面上に形成した前記III族窒化物半導体層には、前記表面の結晶方位を反映して、
Figure 2009059974
のいずれかの安定したファセットが形成されるようになる。この結果、前記III族窒化物半導体層の表面平坦性が向上するようになる。 Further, the underlayer is
Figure 2009059974
Any one of the above crystal growth surfaces is used as a surface, and Al x Ga 1-xy In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1). Therefore, the group III nitride semiconductor layer formed on the surface of the foundation layer reflects the crystal orientation of the surface,
Figure 2009059974
A stable facet is formed. As a result, the surface flatness of the group III nitride semiconductor layer is improved.

以上より、最終的に得た半導体基板は、その最上部に転位などの欠陥を含むことなく良好な結晶性を有し、表面平坦性に優れたInNを高い割合で含むIII族窒化物半導体層を有する。したがって、前記基板上に種々の層を積層して半導体発光素子を形成した場合において、緑領域の光を高強度に生成することができる。   As described above, the finally obtained semiconductor substrate has a group III nitride semiconductor layer containing a high ratio of InN having a good crystallinity without including defects such as dislocations at the uppermost portion and excellent surface flatness. Have Therefore, when a semiconductor light emitting device is formed by laminating various layers on the substrate, light in the green region can be generated with high intensity.

なお、上述したように、上記半導体基板によれば、上記要件を満足する下地層上にIII族窒化物半導体層を形成することによって、InNを0.03以上の高モル分率で含有する場合においても、高結晶性及び高表面平坦性を維持したまま、500nm以上の厚さとすることができる。   As described above, according to the semiconductor substrate, when the group III nitride semiconductor layer is formed on the underlayer that satisfies the above requirements, InN is contained in a high molar fraction of 0.03 or more. However, the thickness can be 500 nm or more while maintaining high crystallinity and high surface flatness.

また、本発明の一態様においては、前記下地層及び前記III族窒化物半導体層間に、III族窒化物半導体層よりもInNモル分率の低いIII族窒化物半導体からなる中間層を形成することができる。これによって、前記III族窒化物半導体層が、下地層の表面に発生した欠陥等の影響を受けづらくなるので、前記III族窒化物半導体層の結晶性をより向上させることができる。   In one embodiment of the present invention, an intermediate layer made of a group III nitride semiconductor having a lower InN molar fraction than the group III nitride semiconductor layer is formed between the base layer and the group III nitride semiconductor layer. Can do. This makes the group III nitride semiconductor layer less susceptible to defects or the like generated on the surface of the underlying layer, and thus the crystallinity of the group III nitride semiconductor layer can be further improved.

さらに、本発明の一態様においては、前記下地層、前記III族窒化物半導体層、及び/又は前記中間層中に、電気的なキャリアを生ぜしめる不純物を含ませることができる。これによって、前記半導体基板を導電性基板とすることができる。   Furthermore, in one embodiment of the present invention, the base layer, the group III nitride semiconductor layer, and / or the intermediate layer may contain impurities that generate electrical carriers. Thereby, the semiconductor substrate can be a conductive substrate.

以上説明したように、本発明によれば、結晶性に優れ、良好な緑領域の光を発生することが可能なInNを比較的大きな割合で含むIII族窒化物半導体層を有する半導体基板を提供することができる。   As described above, according to the present invention, there is provided a semiconductor substrate having a group III nitride semiconductor layer containing a relatively large proportion of InN that is excellent in crystallinity and capable of generating light in a good green region. can do.

以下、本発明のその他の特徴並びに利点について、発明の実施形態に基づいて説明する。   Hereinafter, other features and advantages of the present invention will be described based on embodiments of the present invention.

(半導体基板)
図1は、本発明の半導体基板の一例を示す構成図である。図1に示すように、半導体基板110は、ベース基板101上において、順次、バッファ層102及び下地層103が形成されている。また、下地層103には、紙面垂直方向にストライプ状の溝部104が形成されており、この溝部104を覆うようにして下地層103上にIII族窒化物半導体層105が形成されている。
(Semiconductor substrate)
FIG. 1 is a configuration diagram showing an example of a semiconductor substrate of the present invention. As shown in FIG. 1, a buffer layer 102 and a base layer 103 are sequentially formed on a base substrate 101 in a semiconductor substrate 110. In addition, a stripe-shaped groove portion 104 is formed in the base layer 103 in a direction perpendicular to the paper surface, and a group III nitride semiconductor layer 105 is formed on the base layer 103 so as to cover the groove portion 104.

III族窒化物半導体層105は、半導体基板110の最上部に位置し、その上方に種々の層構成を作製することによって、緑領域の光を生成すべくInNのモル分率が0.03以上のIII族窒化物半導体から構成される。   The group III nitride semiconductor layer 105 is located on the uppermost part of the semiconductor substrate 110, and by forming various layer structures thereabove, the molar fraction of InN is 0.03 or more to generate light in the green region. The group III nitride semiconductor is comprised.

一方、上述のようにIII族窒化物半導体層105が高い割合でInNを含むと、その格子定数が増大するために下層に位置する層との格子不整合が大きくなり、III族窒化物半導体層105中にはミスフィット転位等の欠陥が多量に形成される傾向にある。しかしながら、本実施形態では、下地層103には、ストライプ状の溝部104が形成され、この溝部104を覆うようにして下地層103上にIII族窒化物半導体層105を形成するようにしているので、III族窒化物半導体層105中には、前記格子不整合に起因したミスフィット等が低減され、低転位、低欠陥の領域が形成されるようになる。   On the other hand, when the group III nitride semiconductor layer 105 contains InN at a high rate as described above, the lattice constant increases, so that the lattice mismatch with the layer located in the lower layer increases, and the group III nitride semiconductor layer increases. In 105, a large amount of defects such as misfit dislocations tend to be formed. However, in the present embodiment, the base layer 103 has a stripe-shaped groove 104 formed thereon, and the group III nitride semiconductor layer 105 is formed on the base layer 103 so as to cover the groove 104. In the group III nitride semiconductor layer 105, misfit caused by the lattice mismatch or the like is reduced, and a region of low dislocation and low defect is formed.

例えば、III族窒化物半導体層105の厚さを500nm以上と厚く形成しても、内部に生成する転位等の欠陥量を十分低く保持することができる。   For example, even when the thickness of the group III nitride semiconductor layer 105 is formed as thick as 500 nm or more, the amount of defects such as dislocations generated inside can be kept sufficiently low.

なお、下地層103に形成された溝部104は、下地層103において段差を形成できるものであれば特に限定されるものではなく、また、必ずしもストライプ状でなく、任意の形状とすることができる。図1では、バッファ層102及びベース基板101にまで達するような深さとしているが、下地層103内においてのみ形成することもできる。溝部104の幅は、例えば数μmのオーダとすることができる。   Note that the groove portion 104 formed in the base layer 103 is not particularly limited as long as a step can be formed in the base layer 103, and is not necessarily in a stripe shape and may have an arbitrary shape. In FIG. 1, the depth reaches the buffer layer 102 and the base substrate 101, but it can be formed only in the base layer 103. The width of the groove 104 can be, for example, on the order of several μm.

また、下地層103は、

Figure 2009059974
のいずれかの結晶成長面を表面とし、AlGa1−x―yInN(0≦x≦1,0≦y≦1)なる組成を有している。したがって、下地層103の前記表面上に形成されたIII族窒化物半導体層105は、前記表面の結晶方位を反映して、
Figure 2009059974
のいずれかの安定したファセットが形成されるようになる。この結果、前記III族窒化物半導体層の表面平坦性が向上するようになる。 The underlayer 103 is
Figure 2009059974
Any one of the above crystal growth surfaces is used as a surface, and the composition is Al x Ga 1-xy In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1). Therefore, the group III nitride semiconductor layer 105 formed on the surface of the foundation layer 103 reflects the crystal orientation of the surface,
Figure 2009059974
A stable facet is formed. As a result, the surface flatness of the group III nitride semiconductor layer is improved.

下地層103は、例えば100nm以上の厚さとすることができる。これによって、III族窒化物半導体層105に対する下地層103としての作用効果をより効果的に奏することができるようになる   The underlayer 103 can have a thickness of 100 nm or more, for example. As a result, the effect of the base layer 103 on the group III nitride semiconductor layer 105 can be more effectively exhibited.

バッファ層102は、ベース基板101と下地層103との格子定数差を緩和して、下地層103の結晶成長を促進させるためのものである。したがって、その組成は、特に下地層103と類似の組成を有するように構成する。例えば、AlGa1−a―bInN(0≦a≦1,0≦b≦1)なる組成を有するように形成することができる。なお、厚さは、数十nm〜数百nmとすることができる。 The buffer layer 102 is for relaxing the lattice constant difference between the base substrate 101 and the base layer 103 and promoting crystal growth of the base layer 103. Therefore, the composition is such that it has a composition similar to that of the base layer 103 in particular. For example, it can be formed to have a composition of Al a Ga 1-ab In b N (0 ≦ a ≦ 1,0 ≦ b ≦ 1). The thickness can be several tens nm to several hundreds nm.

ベース基板101は、上述した要件を満足する下地層103及びIII族窒化物半導体層105を形成できるものであれば特に限定されるものではないが、特にはIII族窒化物半導体基板、サファイア基板、SiC基板、ZnO基板、スピネル基板、Si基板、GaAs基板、LiGaO基板、LiMgO基板及びZrB基板からなる群より選ばれる少なくとも一種であることが好ましい。 The base substrate 101 is not particularly limited as long as the base layer 103 and the group III nitride semiconductor layer 105 satisfying the above-described requirements can be formed, but in particular, a group III nitride semiconductor substrate, a sapphire substrate, It is preferably at least one selected from the group consisting of a SiC substrate, a ZnO substrate, a spinel substrate, a Si substrate, a GaAs substrate, a LiGaO substrate, a LiMgO substrate, and a ZrB 2 substrate.

なお、図1においては示していないが、下地層103及びIII族窒化物半導体層105間において、InNモル分率がIII族窒化物半導体層105のInNモル分率よりも小さいIII族窒化物半導体からなる中間層を形成することもできる。この中間層によって、III族窒化物半導体層105が、下地層103の表面に発生した欠陥等の影響を受けづらくなるので、前記III族窒化物半導体層の結晶性をより向上させることができる。   Although not shown in FIG. 1, the group III nitride semiconductor in which the InN molar fraction is smaller than the InN molar fraction of the group III nitride semiconductor layer 105 between the base layer 103 and the group III nitride semiconductor layer 105. An intermediate layer made of can also be formed. This intermediate layer makes it difficult for the group III nitride semiconductor layer 105 to be affected by defects or the like generated on the surface of the underlayer 103, and therefore the crystallinity of the group III nitride semiconductor layer can be further improved.

また、本実施形態では、下地層103、III族窒化物半導体層105、及び/又は前記中間層中に、電気的なキャリアを生ぜしめる不純物を含ませることができる。これによって、前記半導体基板を導電性基板とすることができる。前記不純物としては、Si,Geなどのドナー不純物や、Mgなどのアクセプタ不純物などを挙げることができる。   In the present embodiment, the base layer 103, the group III nitride semiconductor layer 105, and / or the intermediate layer may contain impurities that generate electrical carriers. Thereby, the semiconductor substrate can be a conductive substrate. Examples of the impurities include donor impurities such as Si and Ge, acceptor impurities such as Mg, and the like.

(半導体基板の製造方法)
図2及び図3は、本発明の半導体基板の製造方法の一例を示す工程図である。最初に、ベース基板101を所定の成膜装置内に配置した後、図2に示すように、ベース基板101上に、順次バッファ層102及び下地層103を、MOCVD法などによって所定の厚さに形成する。バッファ層102は例えば約1100℃の温度で形成することができる。下地層103は例えば約1000℃の温度で形成することができる。
(Semiconductor substrate manufacturing method)
2 and 3 are process diagrams showing an example of a method of manufacturing a semiconductor substrate according to the present invention. First, after the base substrate 101 is placed in a predetermined film forming apparatus, as shown in FIG. 2, the buffer layer 102 and the base layer 103 are sequentially formed on the base substrate 101 to have a predetermined thickness by MOCVD or the like. Form. The buffer layer 102 can be formed at a temperature of about 1100 ° C., for example. The underlayer 103 can be formed at a temperature of about 1000 ° C., for example.

次いで、図2に示すような積層体を構成した後、前記積層体を前記成膜装置から取り出し、例えばClガスを用いて反応性エッチングを行い、溝部104を形成する。その後、前記積層体を再度成膜装置内に入れ、溝部104を覆うようにして下地層103上にIII族窒化物半導体層105を形成し、図1に示すような半導体基板110を得る。 Next, after forming a laminated body as shown in FIG. 2, the laminated body is taken out from the film forming apparatus, and reactive etching is performed using, for example, Cl 2 gas to form the groove 104. Thereafter, the stacked body is again put in the film forming apparatus, and a group III nitride semiconductor layer 105 is formed on the base layer 103 so as to cover the groove 104, thereby obtaining a semiconductor substrate 110 as shown in FIG.

なお、上述した中間層を形成する場合は、図2に示す工程において、予め下地層103上に前記中間層を形成しておくこともできるし、図3に示す工程において、下地層103に溝部104を形成した後に前記中間層を形成することもできる。前記中間層は、例えば300℃〜700℃の温度範囲において形成することができる。   In the case of forming the above-described intermediate layer, the intermediate layer can be formed in advance on the base layer 103 in the step shown in FIG. 2, or the groove portion is formed in the base layer 103 in the step shown in FIG. The intermediate layer can also be formed after forming 104. The intermediate layer can be formed in a temperature range of 300 ° C. to 700 ° C., for example.

また、下地層103、III族窒化物半導体層105、及び/又は前記中間層中に、電気的なキャリアを生ぜしめる不純物を含ませる場合は、MOCVD法において前記各層を形成する際に、好ましくはドナーとなる元素やアクセプタとなる元素を含む原料ガスを使用する。   In addition, when the base layer 103, the group III nitride semiconductor layer 105, and / or the intermediate layer includes impurities that generate electrical carriers, it is preferable to form each layer in the MOCVD method. A source gas containing an element to be a donor and an element to be an acceptor is used.

(半導体発光素子)
図4は、図1に示す半導体基板110を用いて作製した発光ダイオードの一例を示す構成図である。図4に示すように、本実施形態における発光ダイオード210は、半導体基板110上に、例えばGaInN発光層201、p−AlGaN層202、p−GaN層203及びp電極204が、半導体基板110の最上部に位置するIII族窒化物半導体層105の表面の一部を露出するようにして順次に積層されるとともに、III族窒化物半導体層105の露出した表面上にn電極205が形成されている。
(Semiconductor light emitting device)
FIG. 4 is a configuration diagram illustrating an example of a light-emitting diode manufactured using the semiconductor substrate 110 illustrated in FIG. As shown in FIG. 4, the light emitting diode 210 in the present embodiment includes a GaInN light emitting layer 201, a p-AlGaN layer 202, a p-GaN layer 203, and a p electrode 204 on the semiconductor substrate 110. The layers are sequentially stacked so as to expose a part of the surface of group III nitride semiconductor layer 105 located above, and n electrode 205 is formed on the exposed surface of group III nitride semiconductor layer 105. .

図4に示す構成の発光ダイオード210によれば、GaInN発光層201から緑領域の光が発生できることが確認できた。   According to the light emitting diode 210 having the configuration shown in FIG. 4, it was confirmed that light in the green region can be generated from the GaInN light emitting layer 201.

図5は、図1に示す半導体基板110を用いて作製した半導体レーザの一例を示す構成図である。図5に示すように、本実施形態における発光ダイオード310は、半導体基板110上に、例えばn−AlGaNクラッド層301、n−GaInNガイド302、GaInN量子井戸活性層303、n−GaInNガイド層304、p−AlGaNクラッド層305、p−GaNコンタクト層306及びp電極207が、半導体基板110の最上部に位置するIII族窒化物半導体層105の表面の一部を露出するようにして順次に積層されるとともに、III族窒化物半導体層105の露出した表面上にn電極308が形成されている。   FIG. 5 is a configuration diagram showing an example of a semiconductor laser manufactured using the semiconductor substrate 110 shown in FIG. As shown in FIG. 5, the light emitting diode 310 according to the present embodiment includes, for example, an n-AlGaN cladding layer 301, an n-GaInN guide 302, a GaInN quantum well active layer 303, an n-GaInN guide layer 304, on a semiconductor substrate 110. A p-AlGaN cladding layer 305, a p-GaN contact layer 306, and a p-electrode 207 are sequentially stacked so as to expose a part of the surface of the group III nitride semiconductor layer 105 located on the uppermost part of the semiconductor substrate 110. In addition, an n-electrode 308 is formed on the exposed surface of the group III nitride semiconductor layer 105.

図5に示す構成の半導体レーザ310によれば、GaInN量子井戸活性層303から緑領域の光が発生できることが確認できた。   According to the semiconductor laser 310 having the configuration shown in FIG. 5, it was confirmed that light in the green region can be generated from the GaInN quantum well active layer 303.

本発明の半導体基板の一例を示す構成図である。It is a block diagram which shows an example of the semiconductor substrate of this invention. 本発明の半導体基板の製造方法の一例を示す工程図である。It is process drawing which shows an example of the manufacturing method of the semiconductor substrate of this invention. 同じく、本発明の半導体基板の製造方法の一例を示す工程図である。Similarly, it is process drawing which shows an example of the manufacturing method of the semiconductor substrate of this invention. 図1に示す半導体基板を用いて作製した発光ダイオードの一例を示す構成図である。It is a block diagram which shows an example of the light emitting diode produced using the semiconductor substrate shown in FIG. 図1に示す半導体基板を用いて作製した半導体レーザの一例を示す構成図である。It is a block diagram which shows an example of the semiconductor laser produced using the semiconductor substrate shown in FIG.

符号の説明Explanation of symbols

101 ベース基板
102 バッファ層
103 下地層
104 溝部
105 III族窒化物半導体層
110 半導体基板
101 Base substrate 102 Buffer layer 103 Underlayer 104 Groove 105 Group III nitride semiconductor layer 110 Semiconductor substrate

Claims (19)

基板と、
前記基板上に形成された、
Figure 2009059974
のいずれかの結晶成長面を表面とし、AlGa1−x―yInN(0≦x≦1,0≦y≦1)なる組成を有する下地層と、少なくとも一部に溝部を有する下地層と、
前記下地層上にInNモル分率が0.03以上であるIII族窒化物半導体層と、
を具えることを特徴とする、半導体基板。
A substrate,
Formed on the substrate,
Figure 2009059974
And an underlayer having a composition of Al x Ga 1-xy In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) and a groove part at least partially. An underlayer,
A group III nitride semiconductor layer having an InN molar fraction of 0.03 or more on the underlayer;
A semiconductor substrate comprising:
前記III族窒化物半導体層の厚さが、500nm以上であることを特徴とする、請求項1に記載の半導体基板。   The semiconductor substrate according to claim 1, wherein a thickness of the group III nitride semiconductor layer is 500 nm or more. 前記下地層及び前記III族窒化物半導体層間に形成された、前記III族窒化物半導体層よりもInNモル分率の低いIII族窒化物半導体からなる中間層を具えることを特徴とする、請求項1又は2に記載の半導体基板。   An intermediate layer formed of a group III nitride semiconductor having a lower InN molar fraction than the group III nitride semiconductor layer formed between the base layer and the group III nitride semiconductor layer is provided. Item 3. The semiconductor substrate according to Item 1 or 2. 前記下地層及び前記III族窒化物半導体層は、電気的なキャリアを生ぜしめる不純物を含むことを特徴とする、請求項1〜3のいずれか一に記載の半導体基板。   4. The semiconductor substrate according to claim 1, wherein the underlayer and the group III nitride semiconductor layer include impurities that generate electrical carriers. 5. 前記中間層は、電気的なキャリアを生ぜしめる不純物を含むことを特徴とする、請求項3又は4に記載の半導体基板。   The semiconductor substrate according to claim 3, wherein the intermediate layer includes an impurity that generates an electrical carrier. 前記下地層における前記溝部は、反応性イオンエッチングにより形成したことを特徴とする、請求項1〜5のいずれか一に記載の半導体基板。   The semiconductor substrate according to claim 1, wherein the groove portion in the base layer is formed by reactive ion etching. 前記中間層は、300℃〜700℃の温度範囲において形成したことを特徴とする、請求項1〜6のいずれか一に記載の半導体基板。   The semiconductor substrate according to claim 1, wherein the intermediate layer is formed in a temperature range of 300 ° C. to 700 ° C. 前記基板は、III族窒化物半導体基板、サファイア基板、SiC基板、ZnO基板、スピネル基板、Si基板、GaAs基板、LiGaO基板、LiMgO基板及びZrB基板からなる群より選ばれる少なくとも一種であることを特徴とする、請求項1〜7のいずれか一に記載の半導体基板。 The substrate is at least one selected from the group consisting of a group III nitride semiconductor substrate, sapphire substrate, SiC substrate, ZnO substrate, spinel substrate, Si substrate, GaAs substrate, LiGaO substrate, LiMgO substrate, and ZrB 2 substrate. The semiconductor substrate according to claim 1, wherein the semiconductor substrate is characterized. 請求項1〜8のいずれか一に記載の半導体基板を含むことを特徴とする、半導体発光素子。   A semiconductor light-emitting device comprising the semiconductor substrate according to claim 1. 前記半導体発光素子は、発光ダイオードであることを特徴とする、請求項9に記載の半導体発光素子。   The semiconductor light emitting device according to claim 9, wherein the semiconductor light emitting device is a light emitting diode. 前記半導体発光素子は、半導体レーザであることを特徴とする、請求項9に記載の半導体発光素子。   The semiconductor light emitting device according to claim 9, wherein the semiconductor light emitting device is a semiconductor laser. 基板上において、
Figure 2009059974
のいずれかの結晶成長面を表面とし、AlGa1−x―yInN(0≦x≦1,0≦y≦1)なる組成を有する下地層を形成する工程と、前記下地層の少なくとも一部に溝部を形成する工程と、
前記下地層上において、前記溝部を覆うようにしてInNモル分率が0.03以上であるIII族窒化物半導体層を形成する工程と、
を具えることを特徴とする、半導体基板の製造方法。
On the substrate
Figure 2009059974
Forming a base layer having a composition of Al x Ga 1-xy In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) with any crystal growth surface of Forming a groove in at least a part of
Forming a group III nitride semiconductor layer having an InN molar fraction of 0.03 or more so as to cover the groove on the underlayer;
A method for manufacturing a semiconductor substrate, comprising:
前記III族窒化物半導体層の厚さを、500nm以上とすることを特徴とする、請求項12に記載の半導体基板の製造方法。   13. The method for manufacturing a semiconductor substrate according to claim 12, wherein the thickness of the group III nitride semiconductor layer is 500 nm or more. 前記下地層及び前記III族窒化物半導体層間において、III族窒化物半導体層よりもInNモル分率の低いIII族窒化物半導体からなる中間層を形成する工程を具えることを特徴とする、請求項12又は13に記載の半導体基板の製造方法。   A step of forming an intermediate layer made of a group III nitride semiconductor having a lower InN molar fraction than the group III nitride semiconductor layer between the underlayer and the group III nitride semiconductor layer is provided. Item 14. A method for producing a semiconductor substrate according to Item 12 or 13. 前記下地層及び前記III族窒化物半導体層中に、電気的なキャリアを生ぜしめる不純物を含有させる工程を含むことを特徴とする、請求項12〜14のいずれか一に記載の半導体基板の製造方法。   The semiconductor substrate manufacturing method according to claim 12, further comprising a step of adding an impurity that generates electrical carriers in the underlayer and the group III nitride semiconductor layer. Method. 前記中間層中に、電気的なキャリアを生ぜしめる不純物を含むことを特徴とする、請求項14又は15に記載の半導体基板の製造方法。   16. The method of manufacturing a semiconductor substrate according to claim 14, wherein the intermediate layer contains an impurity that generates electrical carriers. 前記下地層における前記溝部は、反応性イオンエッチングにより形成することを特徴とする、請求項12〜16のいずれか一に記載の半導体基板の製造方法。   The method for manufacturing a semiconductor substrate according to claim 12, wherein the groove portion in the underlayer is formed by reactive ion etching. 前記中間層は、300℃〜700℃の温度範囲において形成することを特徴とする、請求項12〜17のいずれか一に記載の半導体基板の製造方法。   The method of manufacturing a semiconductor substrate according to claim 12, wherein the intermediate layer is formed in a temperature range of 300 ° C. to 700 ° C. 前記基板は、III族窒化物半導体基板、サファイア基板、SiC基板、ZnO基板、スピネル基板、Si基板、GaAs基板、LiGaO基板、LiMgO基板及びZrB基板からなる群より選ばれる少なくとも一種であることを特徴とする、請求項12〜18のいずれか一に記載の半導体基板の製造方法。 The substrate is at least one selected from the group consisting of a group III nitride semiconductor substrate, sapphire substrate, SiC substrate, ZnO substrate, spinel substrate, Si substrate, GaAs substrate, LiGaO substrate, LiMgO substrate, and ZrB 2 substrate. The method for manufacturing a semiconductor substrate according to any one of claims 12 to 18, wherein the method is characterized in that:
JP2007227288A 2007-09-03 2007-09-03 Semiconductor substrate, semiconductor light emitting element and manufacturing method of semiconductor substrate Pending JP2009059974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227288A JP2009059974A (en) 2007-09-03 2007-09-03 Semiconductor substrate, semiconductor light emitting element and manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227288A JP2009059974A (en) 2007-09-03 2007-09-03 Semiconductor substrate, semiconductor light emitting element and manufacturing method of semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2009059974A true JP2009059974A (en) 2009-03-19

Family

ID=40555429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227288A Pending JP2009059974A (en) 2007-09-03 2007-09-03 Semiconductor substrate, semiconductor light emitting element and manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2009059974A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005523A (en) * 2009-09-01 2011-04-06 夏普株式会社 Nitride semiconductor element, methods for manufacturing nitride semiconductor element and methods for manufacturing semiconductor layer
JP2011211076A (en) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417484A (en) * 1987-07-13 1989-01-20 Nippon Telegraph & Telephone Semiconductor light emitting element
JPH05343741A (en) * 1991-12-18 1993-12-24 Hiroshi Amano Gallium nitride series semiconductor element and manufacture thereof
JPH11112029A (en) * 1997-09-30 1999-04-23 Hewlett Packard Co <Hp> Optical semiconductor element and its manufacture
JP2001210598A (en) * 1999-11-17 2001-08-03 Ngk Insulators Ltd Substrate for epitaxial growth and manufacturing method
JP2001284266A (en) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element
JP2002016009A (en) * 2000-06-30 2002-01-18 Univ Meijo Method of manufacturing iii nitride semiconductor single- crystal, and method for using the iii nitride single- crystal semiconductor
JP2002252421A (en) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd Nitride-base semiconductor device and method of forming nitride-base semiconductor
JP2002289538A (en) * 2001-03-27 2002-10-04 Univ Meijo Method for fabricating semiconductor element and semiconductor element
JP2003163372A (en) * 1995-11-27 2003-06-06 Sumitomo Chem Co Ltd Method for manufacturing iii-v group compound semiconductor
JP2003229601A (en) * 2002-02-05 2003-08-15 Showa Denko Kk Boron phosphide based semiconductor element, its manufacturing method and light emitting diode
JP2005239440A (en) * 2004-02-24 2005-09-08 Univ Meijo Nitride semiconductor substrate, semiconductor device, semiconductor light emitting element, and semiconductor light receiving element
JP2006093744A (en) * 2005-12-22 2006-04-06 Mitsubishi Cable Ind Ltd Ultraviolet light emitting element
JP2006232640A (en) * 2005-02-25 2006-09-07 Kyocera Corp R surface sapphire substrate, epitaxial substrate using the same, semiconductor device, and method for manufacturing the same
JP2007081180A (en) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element
JP2007184624A (en) * 1998-07-31 2007-07-19 Sharp Corp Nitride semiconductor structure, producing method thereof, and light emitting element
JP2007214380A (en) * 2006-02-09 2007-08-23 Hamamatsu Photonics Kk Nitride compound semiconductor substrate and semiconductor device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417484A (en) * 1987-07-13 1989-01-20 Nippon Telegraph & Telephone Semiconductor light emitting element
JPH05343741A (en) * 1991-12-18 1993-12-24 Hiroshi Amano Gallium nitride series semiconductor element and manufacture thereof
JP2003163372A (en) * 1995-11-27 2003-06-06 Sumitomo Chem Co Ltd Method for manufacturing iii-v group compound semiconductor
JPH11112029A (en) * 1997-09-30 1999-04-23 Hewlett Packard Co <Hp> Optical semiconductor element and its manufacture
JP2007184624A (en) * 1998-07-31 2007-07-19 Sharp Corp Nitride semiconductor structure, producing method thereof, and light emitting element
JP2001210598A (en) * 1999-11-17 2001-08-03 Ngk Insulators Ltd Substrate for epitaxial growth and manufacturing method
JP2001284266A (en) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element
JP2002016009A (en) * 2000-06-30 2002-01-18 Univ Meijo Method of manufacturing iii nitride semiconductor single- crystal, and method for using the iii nitride single- crystal semiconductor
JP2002252421A (en) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd Nitride-base semiconductor device and method of forming nitride-base semiconductor
JP2002289538A (en) * 2001-03-27 2002-10-04 Univ Meijo Method for fabricating semiconductor element and semiconductor element
JP2003229601A (en) * 2002-02-05 2003-08-15 Showa Denko Kk Boron phosphide based semiconductor element, its manufacturing method and light emitting diode
JP2005239440A (en) * 2004-02-24 2005-09-08 Univ Meijo Nitride semiconductor substrate, semiconductor device, semiconductor light emitting element, and semiconductor light receiving element
JP2006232640A (en) * 2005-02-25 2006-09-07 Kyocera Corp R surface sapphire substrate, epitaxial substrate using the same, semiconductor device, and method for manufacturing the same
JP2007081180A (en) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element
JP2006093744A (en) * 2005-12-22 2006-04-06 Mitsubishi Cable Ind Ltd Ultraviolet light emitting element
JP2007214380A (en) * 2006-02-09 2007-08-23 Hamamatsu Photonics Kk Nitride compound semiconductor substrate and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005523A (en) * 2009-09-01 2011-04-06 夏普株式会社 Nitride semiconductor element, methods for manufacturing nitride semiconductor element and methods for manufacturing semiconductor layer
US8445930B2 (en) 2009-09-01 2013-05-21 Sharp Kabushiki Kaisha Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element
JP2011211076A (en) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
JP5084837B2 (en) Deep ultraviolet light emitting device and method for manufacturing the same
KR101646064B1 (en) Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element
JP5130433B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2006114886A (en) N-type group iii nitride semiconductor lamination structure
JP2007305851A (en) Nitride semiconductor light emitting device
JP2011517098A (en) Method for the production of semipolar (Al, In, Ga, B) N-based light emitting diodes
JP2005311374A (en) Strain-controlled iii-nitride light-emitting device
JP2008288397A (en) Semiconductor light-emitting apparatus
JPWO2015146069A1 (en) Light emitting diode element
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP2010510655A (en) Light emitting diode and laser diode using N-plane GaN, InN and AlN and their alloys
JP2013004846A (en) Manufacturing method of group iii nitride semiconductor light-emitting element
US8227819B2 (en) Thin p-type gallium nitride and aluminum gallium nitride electron-blocking layer free gallium nitride-based light emitting diodes
JP2008288532A (en) Nitride semiconductor device
JP2007200933A (en) Method of manufacturing nitride-based semiconductor element
JP2009231609A (en) Production method of semiconductor light-emitting element
JP2008118048A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP2004014587A (en) Nitride compound semiconductor epitaxial wafer and light emitting element
JP2015115343A (en) Method of manufacturing nitride semiconductor element
JP2009059974A (en) Semiconductor substrate, semiconductor light emitting element and manufacturing method of semiconductor substrate
WO2008056632A1 (en) GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2005191306A (en) Nitride semiconductor lamination substrate, nitride semiconductor device using it, and nitride semiconductor laser element
JP2009266963A (en) Nitride-based light emitting device, and method of manufacturing semiconductor light emitting device
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130430