JP2009055001A - 垂直反応器におけるバッチ処理のための方法および装置 - Google Patents

垂直反応器におけるバッチ処理のための方法および装置 Download PDF

Info

Publication number
JP2009055001A
JP2009055001A JP2008177097A JP2008177097A JP2009055001A JP 2009055001 A JP2009055001 A JP 2009055001A JP 2008177097 A JP2008177097 A JP 2008177097A JP 2008177097 A JP2008177097 A JP 2008177097A JP 2009055001 A JP2009055001 A JP 2009055001A
Authority
JP
Japan
Prior art keywords
substrates
substrate
support
batch processing
device side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008177097A
Other languages
English (en)
Inventor
Yi-Chiau Huang
ヒャング イー−チャウ
Maitreyee Mahajani
マハジャニ メイトレイー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009055001A publication Critical patent/JP2009055001A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】バッチ処理チャンバにおいて複数の基板を処理するための装置および方法を提供する。
【解決手段】バッチ処理チャンバの内部容積に複数の基板２２１を位置決めするステップであって、該複数の基板が略平行に配列されており、また該複数の基板の少なくとも一部が、デバイス側面２２２を下方に向けて位置決めされているステップと、１つ以上の処理ガスを該複数の基板全体に流すステップとを備える、該複数の基板を処理するための方法。
【選択図】図２

Description

発明の背景
発明の分野
[0001]本発明の実施形態は概して半導体基板のバッチ処理に関する。より具体的には、本発明の実施形態は、バッチ処理反応器における１つ以上の処理ガスの効率的かつ均一な送出のための方法および装置に関する。
従来技術の説明
[0002]用語「バッチ処理」とは概して、１つの反応器において同時に２つ以上の基板を処理することである。基板のバッチ処理には複数の利点がある。バッチ処理は、基板処理シーケンスの他のプロセスレシピステップと比較して不相応に長いプロセスレシピステップを実行することによって基板処理システムのスループットを増大させることができる。長いレシピステップにバッチ処理を使用することは、基板あたりの処理時間を効果的に短縮する。バッチ処理のもう１つの利点は、単一基板処理と比較して基板あたりの前駆体ガスの使用を大きく削減することによって、ＡＬＤおよびＣＶＤなどの高価な前駆体材料が使用される一部の処理ステップで実現可能である。バッチ処理反応器の使用はまた、複数の単一基板処理反応器を含むクラスターツールと比較して小さなシステムフットプリントをもたらすことがある。
[0003]バッチ処理の２つの利点は、基板あたりのスループットの増大および処理コストの削減に要約可能であるが、デバイス歩留まりおよび所有コスト（ＣＯＯ）という２つの関連する重要な要因に直接影響を与える。これらの要因は、電子デバイスの生産コスト、ひいては市場におけるデバイスメーカーの競争力に直接影響を与えるため、重要である。バッチ処理は、従って、デバイス歩留まりの増大およびＣＯＯの削減に関して効果的であるため、しばしば望ましいものである。
[0004]最新のバッチ処理反応器は概して、内部容積を画成する処理チャンバを含んでいる。処理中、複数の基板は概して、基板ボートなどのバッチ基板サポートによって普通はサポートされている内部容積内に配置される。前駆体、キャリアガス、加熱／冷却ガスおよびパージガスなどの１つ以上の処理ガスは通常、バッチ処理中に内部容積全体に送出される。多くの処理ガス、具体的には前駆体が、処理中に各基板のデバイス側面のみを処理するように意図されても、処理ガスは概して処理チャンバの内部容積全体を充填して、デバイス側面、背面およびベベルエッジなどの基板の露出表面すべてを処理する。基板の背面およびベベルエッジの意図しない処理は、余分なステップを除去する必要がある不要な堆積を生成することがある。基板間の空間削減は、生産コストを削減するように適合されている処理容積を削減可能である。しかしながら、基板間の空間削減によって基板内均一性は低下するが、これは、空間削減によって、基板全体に均一なガス流を生成することがより困難になるからである。
[0005]さらに、背面およびベベルエッジでの意図せぬ処理は余分な処理ガスを消費することになり、これは、とりわけ処理ガスが高価な状況において所有コストを増大させることになる。加えて、望ましくない粒子が処理中に生成され、基板のデバイス側面に付着して粒子汚染をもたらすことになる。
[0006]従って、効率的かつ均一な処理ガス送出および粒子汚染の削減を提供可能なバッチ処理チャンバが必要とされる。
発明の概要
[0007]本発明の実施形態は概して、バッチ処理チャンバにおいて複数の基板を処理するための装置および方法を提供する。
[0008]一実施形態は、バッチ処理チャンバの内部容積において複数の基板を位置決めするステップであって、該複数の基板が略平行に配列されており、該複数の基板の少なくとも一部は、デバイス側面を下方に向けて位置決めされるステップと、該複数の基板全体に１つ以上の処理ガスを流すステップとを備える該複数の基板を処理するための方法を提供する。
[0009]別の実施形態は、複数の基板を略平行にサポートするように構成されている基板サポートアセンブリ上に該複数の基板をロードするステップであって、該複数の基板の各々のデバイス側面が隣接基板のデバイス側面に面するように配向されているステップと、バッチ処理チャンバによって画成されている処理容積に該基板アセンブリを位置決めするステップと、１つ以上の処理ガスを該処理容積に流すステップとを備える、半導体基板を処理するための方法を提供する。
[0010]さらに別の実施形態は、処理容積を画成するチャンバ本体を備えるバッチ処理チャンバを提供し、基板サポートアセンブリは３つ以上のサポートポストと、該３つ以上のサポートポストから延びる複数のサポートフィンガとを備えており、該複数のサポートフィンガは、複数の基板をサポートするように構成されている複数のスロットを形成し、該複数のサポートフィンガの少なくとも一部は、基板を受け取るように構成されている傾斜表面を有している。
[0011]本発明の上記引用された特徴部が詳細に理解されるように、上記簡潔に要約された実施形態のより具体的な説明が、後述され、かつ添付の図面で言及されている実施形態を参照してなされてもよい。しかしながら、添付の図面は本発明の通常の実施形態のみを図示しており、従って、本発明は他の等しく効果的な実施形態を許容可能であるため、この範囲を制限するものとみなされるべきではない点に注目する。
[0018]理解を容易にするために、図面に共通の同一要素を指示するために、可能ならば、同一の参照番号が使用されてきた。一実施形態で開示されている要素は、具体的な引用なしで他の実施形態で有効利用されてもよいことが想定されている。
詳細な説明
[0019]本発明は概して、バッチ処理チャンバに配置されている複数の基板に均一かつ効率的なガス送出を提供可能な、バッチ処理チャンバのための方法および装置を提供する。
[0020]図１Ａは、本発明の一実施形態に従ったバッチ処理チャンバ１００の断面図を概略的に図示している。図１Ｂは、図１Ａのバッチ処理チャンバ１００の上部断面図を概略的に図示している。バッチ処理チャンバ１００は、外部チャンバ１１３の外側表面と接触している冷却導管１１２を有する１つ以上のパネル８０でカバーされてもよい外部チャンバ１１３を備えている。外部チャンバ１１３は、ステンレス鋼、ニッケルめっきアルミニウム、セラミックおよび石英などの任意の適切な高温材料から作られてもよい。
[0021]バッチ処理チャンバ１００はさらに、処理容積１３７を画成し取り囲み、かつ基板ボート１１４において積層されている１組の基板１２１を収容するように構成されている石英チャンバ１０１を備えている。ヒーターブロック１１１が、外部チャンバ１１３と石英チャンバ１０１間の外部容積１３８に配置されている。ヒーターブロック１１１は、処理容積１３７内の基板１２１を加熱するように構成されている。
[0022]石英チャンバ１０１は概して、底部開口１１８を有するチャンバ本体１０２と、チャンバ本体１０２の一方の側に形成されている噴射ポケット１０４と、噴射ポケット１０４の反対側でチャンバ本体１０２に接続されている排気マニホルド１０３と、底部開口１１８に隣接して形成されているフランジ１１７とを備えている。噴射ポケット１０４は、チャンバ本体１０２に圧延されているスロットの代わりに溶接されてもよい。噴射ポケット１０４は、一方の端がチャンバ本体１０２に溶接され、もう一方の端が開放されている平坦石英チューブの形状を有している。排気マニホルド１０３はチューブ形状を有してもよく、チャンバ本体１０２と排気マニホルド１０３間に溶接または融合されている１つ以上の接続導管１６０によってチャンバ本体１０２に接続されてもよい。一実施形態では、この１つ以上の接続導管１６０は、処理容積１３７と排気マニホルド１０３の排気容積１３２間の流体連通を制限するように構成されている。排気マニホルド１０３は排気マニホルドポート１５１を有しており、ここで排気マニホルドフランジ１６１は排気マニホルド１０３に結合されてもよい。
[0023]チャンバ本体１０２の１つの側に溶接されている噴射ポケット１０４は、処理容積１３７と連通している噴射容積１４１を画成する。噴射容積１４１は概して、噴射ポケット１０４に配置されている噴射アセンブリ１０５が基板ボート１１４の各基板１２１に処理ガスの水平流を提供できるように、基板ボート１１４が処理位置にある場合に基板ボート１１４の高さ全体をカバーする。
[0024]一実施形態では、噴射アセンブリ１０５は、外部チャンバ１１３の側壁１１３ａに沿って、かつ部分的には石英チャンバ１０１の噴射ポケット１０４の内部に、配置されている。噴射アセンブリ１０５は、処理ガスを処理容積１３７に導入するように構成されている。噴射アセンブリ１０５は１つ以上のガス入口チャネル１２６Ａ、１２６Ｂ、１２６Ｃを有しており、各々はガス源を接続するように構成されている。ガス入口チャネル１２６Ａ、１２６Ｂ、１２６Ｃは噴射アセンブリ１０５全体に水平に圧延されてもよい。ガス入口チャネル１２６Ａ，１２６Ｂ、１２６Ｃの各々はそれぞれ垂直チャネル１２４Ａ、１２４Ｂ、１２４Ｃに対して開放している。垂直チャネル１２４Ａ、１２４Ｂ、１２４Ｃは処理容積１３７に接続されている。処理ガスはガス噴射チャネル１２６Ａ、１２６Ｂ、１２６Ｃから入ってきて、噴射アセンブリ１０５のフロントパネル１４２に形成されている複数の水平ホール１２５を介して処理容積１３７に水平に流れる。垂直チャネル１２４Ａ、１２４Ｂ、１２４Ｃの各々は、処理容積１３７にプロセスガスを別個に供給するように構成されており、各垂直チャネル１２４Ａ、１２４Ｂ、１２４Ｃは異なるプロセスガスを供給してもよい。
[0025]複数の水平ホール１２５は、基板ボート１１４に配置されている基板１２１の、表面全体のプロセスガス流の均一性を高めるように形成されてもよい。一実施形態では、複数の水平ホール１２５は、基板ボート１１４における基板１２１の分布に対応して分布されてもよい。例えば、複数の水平ホール１２５の各々は、基板に水平かつ略平行に流れるように処理ガスを向けてもよい。基板ボート１１４はまた、基板１２１全体のプロセスガス流の均一性をさらに高めるように、基板処理中に回転してもよい。
[0026]分散プレート１６７は、１つ以上のコネクタ１７０を使用して噴射アセンブリ１０５に結合されてもよい。一実施形態では、分散プレート１６７は噴射アセンブリ１０５に適切に結合可能であるため、両者は外部チャンバ１１３から一体として除去されることもある。分散プレート１６７は水平ホール１２５付近に配置されてもよいため、基板１２１の表面全体へのプロセスガス流はより均一になる。分散プレート１６７は、基板１２１の周辺に向かうもの、および分散プレート１６７に最も近い基板エッジから離れるものの２つのストリームにガス流を向ける。分散プレートに関する詳細な説明は、「Ｂａｔｃｈ Ｐｒｏｃｅｓｓｉｎｇ Ｃｈａｍｂｅｒ ｗｉｔｈ Ｄｉｆｆｕｓｅｒ Ｐｌａｔｅ ａｎｄ Ｉｎｊｅｃｔｏｒ Ａｓｓｅｍｂｒｙ」と題され、２００６年５月５日に出願された米国特許出願第１１／３８１，９６６号に見ることができ、これは全体が参照によって本明細書に組み込まれている。
[0027]図１Ａを参照すると、石英チャンバ１０１および外部チャンバ１１３はチャンバサポートプレート１１０によってサポートされている。外部チャンバ１１３は、サポートプレート１１０に接続されているフランジ１０９を有している。一実施形態では、チャンバサポートプレート１１０は陽極アルミニウムから作られている。別の実施形態では、チャンバサポートプレート１１０はニッケルめっきステンレス鋼から作られてもよい。石英チャンバ１０１のフランジ１１７は底部開口１１８周辺に溶接されてもよく、またチャンバ本体１０２の真空シールを容易にするように構成されている。フランジ１１７は概して、アパーチャー１３９を有するサポートプレート１１０と近接している。底部開口１１８はアパーチャー１３９と整列している。Ｏリングシール１１９は、外部チャンバ１１３、サポートプレート１１０および石英チャンバ１０１によって画成されている外部容積１３８から処理容積１３７をシールするために、フランジ１１７とサポートプレート１１０間に配置されてもよい。Ｏリング（図示せず）は、外側環境から外部容積１３８をシールするためにフランジ１０９とサポートプレート１１０間に配置されてもよい。他のＯリングシール（図示せず）は、排気マニホルドフランジ１６１とエルボーフランジ１８９の間、カラーコネクタ１６５とエルボー導管１６４の間、および、外部容積１３８から処理容積１３７を隔離できるこのほかの場所に配置されてもよい。サポートプレート１１０は、基板ボート１１４がロードおよびアンロード可能なロードロック１４０にさらに接続されてもよい。基板ボート１１４は、アパーチャー１３９および底部開口１１８を介して処理容積１３７とロードロック１４０間で垂直変換されてもよい。
[0028]バッチ処理チャンバはさらに、「Ｒｅａｃｔｉｏｎ Ｃｍａｂｅｒ ｗｉｔｈ Ｏｐｐｏｓｉｎｇ Ｐｏｃｋｅｔｓ ｆｏｒ Ｇａｓ Ｉｎｊｅｃｔｉｏｎ ａｎｄ Ｅｘｈａｕｓｔ」と題され、２００５年１０月１３日に出願された米国特許出願第１１／２４９，５５５号に説明されており、これは参照によって本明細書に組み込まれている。
[0029]本発明のバッチ処理チャンバ１００は、例えば化学気相堆積法（ＣＶＤ）、原子層堆積法（ＡＬＤ）などの複数のプロセスを実行するために使用されてもよい。
[0030]バッチ処理チャンバで処理中の基板は概して、バッチ処理チャンバに対して移入および移出されて、カセットや基板ボートなどのバッチ基板サポートによって処理中はサポートされている。基板ボートなどのバッチ基板サポートは概して、複数の基板の各々のデバイス側面が処理環境、つまり処理ガスに曝されるように、複数の基板をサポートするように構成されている複数の基板サポートスロットを有している。
[0031]本発明の基板ボート１１４は概して、３つ以上のサポートポスト１７４によって上部プレート１２０に接続されている底部プレート１７１を備えている。複数のサポートフィンガ１７５はサポートポスト１７４の各々から延びている。３つ以上のサポートポスト１７４からのサポートフィンガ１７５は複数のスロットを画成しており、各々は基板１２１をこの上にサポートするように構成されている。一実施形態では、基板ボート１１４は、隣接基板１２１間に均等または可変的な間隔で略平行に複数の基板１２１を位置決めするように構成されている。
[0032]基板ボート１１４は、作動機構に接続されているシャフト１７３に結合されている。シャフト１７３は、処理容積１３７の内外に配置されている基板に伴って基板ボート１１４を移送するために上下に移動する。基板ボートがロードロック１４０に降下されると、複数の基板１２１は基板ボート１１４上にロードされてもよい。基板ボート１１４は次いで、ロードロック１４０からシールされている処理容積１３７に上昇される。そして１つ以上の処理ガスは、プロセスレシピに従って処理容積１３７に流される。処理後、複数の基板１２１はロードロック１４０に再度降下させられて、サブシーケンシャルプロセスステップのためにアンロードされる。
[0033]半導体基板は概して、背面に対向するデバイス側面を有している。デバイス側面は、電子デバイスを形成するために構造体が層ごとに構築される場所である。半導体処理の大部分は基板のデバイス側面に対して実行される。複数の基板１２１は基板ボート１１４に配列されているため、各基板１２１のデバイス側面は、処理中に処理容積１３７を流れる処理ガスに曝される。
[0034]処理中、複数の基板１２１は処理容積１３７内に配置されている。１つ以上の処理ガスが、噴射アセンブリ１０５の複数の水平ホール１２５から処理容積１３７に流される。真空ポンプは普通、１つ以上の処理ガスを排気マニホルド１０３の接続導管１６２を介して処理容積１３７から出るようにする排気マニホルド１０３に接続されており、これによって複数の基板１２１に略平行なガス流を形成する。処理容積１３７におけるこのようなガス流は粒子汚染を削減し、各基板のデバイス側面全体のプロセス均一性および複数の基板１２１の均一性を改良する。
[0035]実施形態は、粒子汚染を削減し、および／またはプロセス均一性を増大させ、および／または処理容積を削減するように、デバイス側面を下に向けて処理される複数の基板の少なくとも一部を位置決めするステップを備えている。
[0036]一実施形態では、処理されている複数の基板は、粒子汚染を削減するように、垂直バッチ処理チャンバにおいてデバイス側面を下にした位置に位置決めされ、この場合、垂直バッチ処理チャンバとは、図１Ａのバッチ処理チャンバ１００などの、垂直に積層されている複数の基板を処理するように構成されているバッチ処理チャンバのことである。
[0037]一実施形態では、処理中の複数の基板は、基板負荷を増大させ、処理容積を削減し、かつプロセス均一性を改良するように、可変的なデバイス側面配向の可変的な間隔で位置決めされている。本発明の一実施形態では、処理されている複数の基板の選択的または代替的基板は、垂直バッチ処理チャンバにおいてデバイス側面を下に配向して位置決めされている。
[0038]一実施形態では、複数の基板は代替的なデバイス側面配向で平行に位置決めされており、従って基板のデバイス側面は隣接基板のデバイス側面に面しており、また基板の背面は別の隣接基板の背面に面している。一実施形態では、隣接基板のデバイス側面の距離は均一性を改良するために増大され、２つの隣接基板の背面間の距離は処理容積を削減するために最小化される。複数の基板は、デバイス側面を代替的に上または下に向け、かつ基板間の間隔を変更して水平に位置決めされてもよい。複数の基板は、例えばデバイス側面が代替的に一方の側または別の側に向いている、垂直などの任意の所望の角度で、基板間の間隔を変更して位置決めされてもよい。
[0039]図１Ａに示されているように、本発明の一実施形態では、複数の基板１２１の各々は、デバイス側面１２２を下に向け、背面１２３を上に向けて処理容積１３７に位置決めされている。デバイス側面を上に向けた従来の配列と比較して、この構成は粒子汚染を大きく削減するが、これは、処理中に生成される粒子が重力ゆえに下向きデバイス側面１２２上に付着しにくいからであり、従って基板１２１に構築されているデバイスの品質を改良することができる。一実施形態では、複数の基板１２１は等しい間隔で配列されている。基板１２１の均等な分布は基板間均一性を保証する。一実施形態では、サポートフィンガ１７５は、基板１２１への最小限の接触を提供して、望ましくない粒子の生成を削減するように構成されている。サポートフィンガの実施形態は図３Ａにさらに説明されている。
[0040]図２は、本発明の一実施形態に従ったバッチ処理チャンバ２００の部分断面図を概略的に図示している。
[0041]バッチ処理チャンバ２００は石英チャンバ２０１を備えている。石英チャンバ２０１は、コントロールされた環境、例えば低圧および／または高温で行われるバッチ処理に処理容積２３７を提供する。石英チャンバ２０１は、底部開口２１８を有するチャンバ本体２０２と、チャンバ本体２０２の一方の側に形成されている噴射ポケット２０４と、噴射ポケット２０４の反対側でチャンバ本体２０２に接続されている排気マニホルド２０３と、底部開口２１８に隣接して形成されているフランジ２１７とを備えている。噴射ポケット２０４は、チャンバ本体２０２に圧延されているスロットの代わりに溶接されてもよい。噴射ポケット２０４は、一方の端をチャンバ本体２０２に溶接し、一方の端を開放した平坦石英チューブの形状を有している。排気マニホルド２０３はチューブの形状を有してもよく、チャンバ本体２０２と排気マニホルド２０３間に溶接または融合されている１つ以上の接続導管２６０によって、チャンバ本体２０２に接続されてもよい。一実施形態では、１つ以上の接続導管２６０は、プロセス容積２３７と排気マニホルド２０３の排気容積２３２間の流体連通を制限するように構成されている。
[0042]噴射アセンブリ２０５は、処理ガスの水平流を処理容積２３７に提供するように噴射ポケット２０４に配置されている。噴射アセンブリ２０５は、１つ以上のガス源に接続するように構成されている１つ以上のガス入口チャネル２３０を有している。１つ以上のガス入口チャネル２３０は噴射アセンブリ２０５全体に水平に圧延されてもよく、また噴射アセンブリ２０５に形成されている複数の水平ホール２３４を介して処理容積２３７にさらに接続されている垂直チャネル２３１に接続されてもよい。一実施形態では、複数の水平ホール２３４の各々は、略水平なガス流を処理容積２３７全体に生成するように、対応する接続導管２６０と実質的に等しい高さに位置決めされてもよい。
[0043]複数の基板２２１は、処理容積２３７に対して移送され、また基板サポートアセンブリ２１０によってサポートされてもよい。基板サポートアセンブリ２１０は概して、３つ以上のサポートポスト２１３によって上部プレート２１１に接続されている底部プレート２１２を備えている。複数のサポートフィンガ２１４はサポートポスト２１３の各々から延びている。３つ以上のサポートポスト２１３からのサポートフィンガ２１４は複数のスロットを画成しており、各々は基板２２１をこの上にサポートするように構成されている。一実施形態では、基板サポートアセンブリ２１０は、隣接基板２２１間に可変的な間隔で略平行に複数の基板２２１を位置決めするように構成されている。
[0044]図２に示されているように、複数の基板２２１は代替的な配向で位置決めされている。複数の基板２２１には１つおきにデバイス側面２２２を下に向けて位置決めされるものもあり、複数の基板２２１には１つおきに背面２２３を下に向けて位置決めされるものもある。従って、複数の基板２２１のうちのいずれか１つは、デバイス側面２２２上に隣接基板がある場合に、この隣接基板のデバイス側面２２２に面するデバイス側面２２２を有しており、背面２２３上に隣接している場合に、は隣接基板の背面２２３に面している背面２２３を有している。デバイス側面が相互に対面している２つの隣接基板２２１はデバイス側面間隔２２４で位置決めされている。背面が相互に対面している２つの隣接基板２２１は背面間隔２２５で位置決めされている。
[0045]一実施形態では、背面間隔２２５は、基板内均一性に悪影響を与えずに処理容積２３７内の基板負荷を増大させるために、デバイス側面間隔２２４よりも短くなるように圧縮されており、これは、デバイス側面間隔２２４は変化しないためである。一実施形態では、デバイス側面間隔２２４および／または背面間隔２２５は、基板間均一性を達成するために、基板サポートアセンブリ２１０全体で均等になるように構成されている。
[0046]バッチ処理チャンバにおいて基板を代替間隔の代替配向で配列するには複数の利点がある。第１に、この配列は処理チャンバにおける基板負荷を増大させることによって、各基板に占められている処理容積を削減し、ひいてはコストを削減する。第２に、この配列は粒子汚染を削減する。例えば、基板のほぼ半数はデバイス側面を下にして位置決めされているため、粒子がデバイス側面に付着する可能性を少なくする。第３に、基板の背面は少ない処理ガスに曝されるため、背面への不要な堆積を削減することができる。
[0047]一実施形態では、噴射アセンブリ２０５における複数の水平ホール２３４は、各デバイス側面間隔２２４全体に略水平なガス流を提供するために、デバイス側面間隔２２４、背面間隔２２５および２つの基板の厚さの合計と等しい間隔で配列されてもよい。加えて、処理容積２３７を排気容積２３２に接続する接続導管２６０は、噴射アセンブリ２０５の複数の水平ホール２３４と同じ間隔で配列されてもよい。
[0048]図３Ａは、本発明の一実施形態に従った基板ボート３１０の上部断面図を概略的に図示している。基板ボート３１０は、接触面積が削減された複数の基板にサポートを提供するように構成されており、これはデバイス側面に基板を保持するのに適している。基板ボート３１０は、図１の基板ボート１１４および図２の基板サポートアセンブリ２１０と類似の構造を有している。基板ボート３１０は、複数の基板を転送してこの上にサポートするように構成されている。基板ボート３１０は概して、底部プレート３１２から延びている３つ以上のサポートポスト３１３を備えている。別の実施形態では、この３つ以上のサポートポスト３１３は、頑丈な構造体として上部プレート（図示せず）に結合されてもよい。サポートポスト３１３の各々は、ここから延びている複数のサポートフィンガ３１４を有している。複数の基板サポートスロットが、エッジ３２１付近で基板へのサポートを提供するように構成されている複数のサポートフィンガ３１４によって形成されている。各サポートスロットは、３つ以上のサポートポスト３１３の各々から１つのサポートフィンガ３１４を備えている。
[0049]図３Ａに示されているように、一実施形態では、基板ボート３１０は４つのサポートポスト３１３を備えており、基板は、エッジ３２１付近の４つの場所でサポートされるように構成されている。この４つのサポートポスト３１３は、２つのサポートポスト３１３の距離３６２が基板の直径より大きくなるように配列されているため、基板は方向３６１に沿ってロードおよびアンロード可能である。
[0050]図３Ｂは、図３Ａの基板ボート３１０のサポートポスト３１３の一実施形態の側面図を概略的に図示している。サポートフィンガ３１４は均等な間隔３２５でサポートポスト３１３から延びている。各サポートフィンガ３１４は、基板３２３を受け取るように構成されている上部表面３１６を有している。上部表面３１６は下方に傾斜しているため、上部表面３１６は、ポイント３１５で基板３２３へのポイント接触を維持している。ポイントサポート機構は基板と基板ボート３１０の接触を削減するため、接触による粒子生成を削減して、基板のデバイス側面へのダメージを回避することができる。
[0051]一実施形態では、間隔３２５は、デバイスの上向きまたは下向き処理について基板内均一性の間隔要件を満たすように構成されてもよい。別の実施形態では、間隔３２５は、ロボット制約などのシステム制約によって許容される最短距離になるように構成されてもよい。上記代替配向配列において、２つの隣接基板間の背面間隔は、間隔３２５−基板厚さに近いのに対して、２つの隣接基板間のデバイス側面間隔は、２つ以上の間隔３２５−基板厚さであってもよい。
[0052]一実施形態では、サポートポスト３１３およびサポートフィンガ３１４は、石英およびセラミックなどの高温かつ化学抵抗性材料から作られてもよい。
[0053]図３Ｃは、図３Ａの基板ボート３１０などの本発明の基板ボートで使用可能なサポートポスト４１３の別の実施形態の側面図を概略的に図示している。複数のサポートフィンガ４１４が代替間隔でサポートポスト３１３から延びている。各サポートフィンガ４１４は、基板４２１を受け取るように構成されている上部表面４１６を有している。上部表面４１６は下方に傾斜しているため、上部表面４１６はポイント４１５で基板４２１へのポイント接触を維持する。ポイントサポート機構は基板とサポートフィンガ４１４間の接触を削減するため、接触による粒子生成を削減し、基板のデバイス側面へのダメージを回避することができる。
[0054]図３Ｃに示されているように、サポートフィンガ４１４は対になってグルーピングされており、各対は短間隔４２４を有しており、また隣接対は長い間隔４２５を有している。不均等な間隔は、上記代替配向配列を満たすように構成されている。各対のサポートフィンガ４１４は、背面４２３が相互に対面しており、かつデバイス側面４２２が外側に向いている１対の基板４２１をサポートするように構成されている。
[0055]一実施形態では、本発明の代替配向配列の短い間隔４２４はロボット制約より短くてもよく、これは、２つの基板ボートが相互に移動可能に接続されている圧縮基板ボートを使用して、隣接基板と干渉することなく基板を取り上げたり落としたりするのにロボットブレードに必要な最小空間を示している。基板ボートの実施形態に関する詳細な説明は、「Ｂａｔｃｈ Ｄｅｐｏｓｉｔｉｏｎ Ｔｏｏｌ ａｎｄ Ｃｏｍｐｒｅｓｓｅｄ Ｂｏａｔ」と題された米国特許公開第２００７／００５９１２８号として、２００５年８月３１日に出願され、２００７年３月１５日に公開された米国特許出願第１１／２１６，９６９号に見られ、これは参照によって本明細書に組み込まれている。
[0056]別の実施形態では、本発明の代替配向配列の短い間隔は、特定の順序で複数の基板をロード／アンロードすることによってロボット制約より短くなるように削減されてもよい。例えば、まずデバイス側面を上に向けて基板をロードしてから、デバイス側面を下に向けて基板をロードする、あるいは、まずデバイス側面を下に向けて基板をロードしてから、デバイス側面を上に向けて基板をロードする。
[0057]垂直バッチ処理チャンバが本出願に従って説明されているが、本発明は任意の適切な配向でバッチ処理チャンバで使用されることが想定されている。
[0058]上記は本発明の実施形態を目的としているが、本発明の他のさらなる実施形態がこの基本的範囲から逸脱することなく考案されてもよく、またこの範囲は以下の特許請求の範囲によって判断される。
本発明の一実施形態に従ったバッチ処理チャンバの断面図を概略的に図示している。 図１Ａのバッチ処理チャンバの上部断面図を概略的に図示している。 本発明の一実施形態に従ったバッチ処理チャンバの部分断面図を概略的に図示している。 本発明の一実施形態に従った基板ボートの上部断面図を概略的に図示している。 本発明の基板ボートで使用されているサポートポストの一実施形態の側面図を概略的に図示している。 本発明の基板ボートで使用されているサポートポストの別の実施形態の側面図を概略的に図示している。
符号の説明
８０…パネル、１００…処理チャンバ、１０１…石英チャンバ、１０２…チャンバ本体、１０３…排気マニホルド、１０４…噴射ポケット、１０５…噴射アセンブリ、１０９…フランジ、１１０…サポートプレート、１１１ヒーターブロック、１１２…冷却導管、１１３…外部チャンバ、１１３ａ…側壁、１１４…基板ボート、１１７…フランジ、１１８…底部開口、１１９…Ｏリングシール、１２０…上部プレート、１２１…基板、１２２…デバイス側面、１２３…背面、１２４Ａ、１２４Ｂ、１２４Ｃ…垂直チャネル、１２５…水平ホール、１２６Ａ、１２６Ｂ、１２６Ｃ…ガス入口チャネル、１３２…排気容積、１３７…処理容積、１３８…外部容積、１３９…アパーチャー、１４０…ロードロック、１４１…噴射容積、１４２…フロントパネル、１５１…マニホルドポート、１６０…導管、１６１…排気マニホルドフランジ、１６２…接続導管、１６４…エルボー導管、１６５…カラーコネクタ、１６７…分散プレート、１７０…コネクタ、１７１…底部プレート、１７３…シャフト、１７４…ポスト、１７５…フィンガ、１８９…エルボーフランジ、２００…処理チャンバ、２０１…石英チャンバ、２０２…チャンバ本体、２０３…排気マニホルド、２０４…噴射ポケット、２０５…噴射アセンブリ、２１０…サポートアセンブリ、２１１…上部プレート、２１２…底部プレート、２１３…サポートポスト、２１４…サポートフィンガ、２１７…フランジ、２１８…底部開口、２２１…基板、２２２…デバイス側面、２２３…背面、２２４…デバイス側面間隔、２２５…背面間隔、２３０…ガス入口チャネル、２３１…垂直チャネル、２３２…排気容積、２３４…水平ホール、２３７…処理容積、２６０…接続導管、３１０…基板ボート、３１２…底部プレート、３１３…サポートポスト、３１４…サポートフィンガ、３１５…ポイント、３１６…上部表面、３２１…エッジ、３２３…基板、３２５…均等間隔、３６１…方向、３６２…距離、４１３…サポートポスト、４１４…サポートフィンガ、４１５…ポイント、４１６…上部表面、４２１…基板、４２２…デバイス側面、４２３…背面、４２４…短い間隔、４２５…長い間隔

Claims (15)

  1. バッチ処理チャンバの内部容積に前記複数の基板を位置決めするステップであって、前記複数の基板が略平行に配列されており、前記複数の基板の少なくとも一部が、デバイス側面を下方に向けて位置決めされるステップと、
    １つ以上の処理ガスを前記複数の基板全体に流すステップと、
    を備える、複数の基板を処理するための方法。
  2. 前記複数の基板を位置決めするステップが、前記複数の基板の前記デバイス側面の配向を交互にする工程を備える、請求項１に記載の方法。
  3. 前記複数の基板を位置決めするステップが、前記複数の基板の間隔を交互にする工程を備え、デバイス側面が相互に対面している２つの隣接基板の間隔が、背面が相互に対面している２つの隣接基板の間隔より大きい、請求項２に記載の方法。
  4. 前記複数の基板を位置決めするステップが、前記バッチ処理チャンバにおける基板負荷を増大させるために、背面が相互に対面している２つの隣接基板の間隔を削減する工程を備える、請求項２に記載の方法。
  5. 前記複数の基板を位置決めするステップが、
    前記複数の基板を基板サポートアセンブリにロードする工程であって、前記基板サポートアセンブリが、前記複数の基板を複数のサポートスロットに受け取るように構成されており、前記複数のサポートスロットの各々が、下方に傾斜する受け取り表面を有する３つ以上のサポートフィンガを備える工程と、
    前記基板サポートアセンブリを前記バッチ処理チャンバの前記内部容積に移動させる工程とを備える、請求項１に記載の方法。
  6. １つ以上の処理ガスを流すステップが、前記複数の基板に略平行に前記１つ以上の処理ガスを流す工程を備える、請求項１に記載の方法。
  7. 略平行に複数の基板をサポートするように構成されている基板サポートアセンブリ上に前記複数の基板をロードするステップであって、前記複数の基板の各々のデバイス側面が隣接基板のデバイス側面に面するように配向されているステップと、
    バッチ処理チャンバによって画成されている処理容積に前記基板アセンブリを位置決めするステップと、
    １つ以上の処理ガスを前記処理容積に流すステップと、
    を備える、半導体基板を処理するための方法。
  8. 前記複数の基板が水平方向に略平行に位置決めされる、請求項７に記載の方法。
  9. 前記複数の基板間の間隔が可変的である、請求項７に記載の方法。
  10. デバイス側面が相互に対面している２つの隣接基板の間隔が、背面が相互に対面している２つの隣接基板の間隔より大きい、請求項９に記載の方法。
  11. 前記基板サポートアセンブリが、各々が略水平な配向で基板を受け取るように構成されている複数の基板サポートスロットを有しており、前記複数のサポートスロットの各々が、前記基板のエッジ付近で基板を受け取るように構成されている下方に傾斜する受け取り表面を有する３つ以上のサポートフィンガを備える、請求項７に記載の方法。
  12. 処理容積を画成するチャンバ本体を備えるバッチ処理チャンバであって、
    基板サポートアセンブリが、
    ３つ以上のサポートポストと、
    前記３つ以上のサポートポストから延びる複数のサポートフィンガであって、複数の基板をサポートするように構成されている複数のスロットを形成しており、前記複数のサポートフィンガの少なくとも一部が、基板を受け取るように構成されている傾斜表面を有する複数のサポートフィンガと、を備えるバッチ処理チャンバ。
  13. 前記複数のサポートフィンガが、前記３つ以上のサポートポストの各々に沿って均等に分布される、請求項１２に記載のバッチ処理チャンバ。
  14. 前記複数のサポートフィンガが、前記３つ以上のサポートポストの各々に沿って代替間隔で分布される、請求項１２に記載のバッチ処理チャンバ。
  15. １つ以上の処理ガスを処理容積に提供するように構成されている前記チャンバ本体の一方の側に結合されている噴射アセンブリと、
    前記噴射アセンブリの反対側で前記チャンバ本体に結合されている排気アセンブリとをさらに備える、請求項１２に記載のバッチ処理チャンバ。
JP2008177097A 2007-07-10 2008-07-07 垂直反応器におけるバッチ処理のための方法および装置 Withdrawn JP2009055001A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/775,761 US20090017637A1 (en) 2007-07-10 2007-07-10 Method and apparatus for batch processing in a vertical reactor

Publications (1)

Publication Number Publication Date
JP2009055001A true JP2009055001A (ja) 2009-03-12

Family

ID=40247147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008177097A Withdrawn JP2009055001A (ja) 2007-07-10 2008-07-07 垂直反応器におけるバッチ処理のための方法および装置

Country Status (5)

Country Link
US (1) US20090017637A1 (ja)
JP (1) JP2009055001A (ja)
KR (1) KR20090005979A (ja)
CN (1) CN101345186A (ja)
TW (1) TW200924100A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278390A (ja) * 2009-06-01 2010-12-09 Fujifilm Corp 有機電界発光素子
WO2011024762A1 (ja) * 2009-08-29 2011-03-03 東京エレクトロン株式会社 ロードロック装置及び処理システム
KR101044913B1 (ko) 2009-07-14 2011-06-28 신웅철 배치형 원자층 증착 장치
JP2014165500A (ja) * 2013-02-26 2014-09-08 Tera Semicon Corp バッチ式基板処理装置
JP2014214380A (ja) * 2013-04-25 2014-11-17 エヌシーディ・カンパニー・リミテッド 大面積基板用水平型原子層蒸着装置
JP2015046588A (ja) * 2013-07-31 2015-03-12 京セラ株式会社 薄膜形成方法および太陽電池素子の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI123769B (fi) * 2009-02-13 2013-10-31 Beneq Oy Kaasukasvatusreaktori
TW201122148A (en) * 2009-12-24 2011-07-01 Hon Hai Prec Ind Co Ltd Chemical vapor deposition device
EP2360721A1 (de) * 2010-02-23 2011-08-24 Saint-Gobain Glass France Vorrichtung zum Positionieren von mindestens zwei Gegenständen, Anordnungen, insbesondere Mehrschichtkörperanordnungen, Anlage zum Prozessieren, insbesondere zum Selenisieren, von Gegenständen, Verfahren zum Positionieren von mindestens zwei Gegenständen
CN102374779A (zh) * 2010-08-19 2012-03-14 展晶科技(深圳)有限公司 用于烘烤发光半导体元件的箱体
JP5625981B2 (ja) * 2011-02-10 2014-11-19 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP5857776B2 (ja) * 2011-04-08 2016-02-10 東京エレクトロン株式会社 基板保持具及び縦型熱処理装置並びに縦型熱処理装置の運転方法
TWI461566B (zh) 2011-07-01 2014-11-21 Ind Tech Res Inst 鍍膜用噴灑頭以及鍍膜裝置
KR101308111B1 (ko) * 2011-11-17 2013-09-26 주식회사 유진테크 복수의 배기포트를 포함하는 기판 처리 장치 및 방법
CN103184434B (zh) * 2011-12-31 2016-08-10 北京北方微电子基地设备工艺研究中心有限责任公司 托盘装置、托盘及半导体处理设备
CN103628039A (zh) * 2012-08-28 2014-03-12 北京北方微电子基地设备工艺研究中心有限责任公司 Mocvd反应腔及mocvd设备
KR101387519B1 (ko) * 2012-11-01 2014-04-24 주식회사 유진테크 퍼지챔버 및 이를 구비하는 기판처리장치
JP6054213B2 (ja) * 2013-03-11 2016-12-27 東京エレクトロン株式会社 支持部材及び半導体製造装置
KR101659560B1 (ko) * 2014-08-26 2016-09-23 주식회사 테라세미콘 기판처리 장치의 반응기
WO2017120431A1 (en) 2016-01-07 2017-07-13 Coty Inc. Nail polish cap
WO2020112923A1 (en) * 2018-11-30 2020-06-04 Lam Research Corporation Throughput improvement with interval conditioning purging

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052116C (zh) * 1994-06-15 2000-05-03 精工爱普生株式会社 薄膜半导体器件的制造方法
US6214127B1 (en) * 1998-02-04 2001-04-10 Micron Technology, Inc. Methods of processing electronic device workpieces and methods of positioning electronic device workpieces within a workpiece carrier
JP2001284307A (ja) * 2000-03-29 2001-10-12 Ftl:Kk 半導体の表面処理方法
US6455395B1 (en) * 2000-06-30 2002-09-24 Integrated Materials, Inc. Method of fabricating silicon structures including fixtures for supporting wafers

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278390A (ja) * 2009-06-01 2010-12-09 Fujifilm Corp 有機電界発光素子
KR101044913B1 (ko) 2009-07-14 2011-06-28 신웅철 배치형 원자층 증착 장치
WO2011024762A1 (ja) * 2009-08-29 2011-03-03 東京エレクトロン株式会社 ロードロック装置及び処理システム
JP2011049507A (ja) * 2009-08-29 2011-03-10 Tokyo Electron Ltd ロードロック装置及び処理システム
CN102414809A (zh) * 2009-08-29 2012-04-11 东京毅力科创株式会社 负载锁定装置和处理系统
JP2014165500A (ja) * 2013-02-26 2014-09-08 Tera Semicon Corp バッチ式基板処理装置
JP2014214380A (ja) * 2013-04-25 2014-11-17 エヌシーディ・カンパニー・リミテッド 大面積基板用水平型原子層蒸着装置
JP2015046588A (ja) * 2013-07-31 2015-03-12 京セラ株式会社 薄膜形成方法および太陽電池素子の製造方法

Also Published As

Publication number Publication date
US20090017637A1 (en) 2009-01-15
KR20090005979A (ko) 2009-01-14
CN101345186A (zh) 2009-01-14
TW200924100A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
JP2009055001A (ja) 垂直反応器におけるバッチ処理のための方法および装置
US11742189B2 (en) Multi-zone reactor, system including the reactor, and method of using the same
KR100260120B1 (ko) 열처리 장치
TWI615501B (zh) 氣流控制裝置、噴頭組件及半導體製造設備
US10867819B2 (en) Vacuum processing apparatus, vacuum processing system and vacuum processing method
US7981472B2 (en) Methods of providing uniform gas delivery to a reactor
US20070028838A1 (en) Gas manifold valve cluster
US20060249077A1 (en) Multiple inlet atomic layer deposition reactor
WO2007076195A2 (en) Small volume symmetric flow single wafer ald apparatus
KR20180054366A (ko) 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
TWI589724B (zh) 熱絲化學氣相沉積腔室之噴頭設計
JP2016036011A (ja) 多孔バッフルを備えた低容積シャワーヘッド
JPH08236451A (ja) 半導体基板のエッジ成膜の制御
TW201423902A (zh) 半導體反應室之噴淋頭
US20180138031A1 (en) Process chamber having separate process gas and purge gas regions
TWI723024B (zh) 用於改良的氣體分配的遞迴注入設備
CN110050333B (zh) 时间性原子层沉积处理腔室
US11584993B2 (en) Thermally uniform deposition station
KR20190119152A (ko) 유동성 cvd를 위한 확산기 설계
JP2008025007A (ja) 基板処理装置および半導体装置の製造方法
US20230290669A1 (en) Semiconductor manufacturing apparatus
US20230257875A1 (en) Deflector for chamber cleaning
KR20240001985A (ko) 퍼지 메커니즘을 갖는 스핀들 어셈블리 및 퍼지 메커니즘을 갖는 리프트 핀 드라이브 어셈블리

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111004