JP2008533916A5 - - Google Patents

Download PDF

Info

Publication number
JP2008533916A5
JP2008533916A5 JP2008501964A JP2008501964A JP2008533916A5 JP 2008533916 A5 JP2008533916 A5 JP 2008533916A5 JP 2008501964 A JP2008501964 A JP 2008501964A JP 2008501964 A JP2008501964 A JP 2008501964A JP 2008533916 A5 JP2008533916 A5 JP 2008533916A5
Authority
JP
Japan
Prior art keywords
signal
network
circuitry
delay
registration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008501964A
Other languages
English (en)
Other versions
JP2008533916A (ja
JP4512158B2 (ja
Filing date
Publication date
Priority claimed from US11/083,482 external-priority patent/US7138844B2/en
Application filed filed Critical
Publication of JP2008533916A publication Critical patent/JP2008533916A/ja
Publication of JP2008533916A5 publication Critical patent/JP2008533916A5/ja
Application granted granted Critical
Publication of JP4512158B2 publication Critical patent/JP4512158B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (21)

  1. 選択可能な遅延量だけ信号を遅延させるための回路網であって、
    選択可能な個数の比較的大きな遅延インクリメントだけ該信号を遅延させるための第一の回路網と、
    選択可能な個数の比較的小さな遅延インクリメントだけ該信号を追加的に遅延させるための第二の回路網と、
    第一および第二の回路網によって処理された後信号を登録するための登録回路網と、
    第一の回路網によって処理された後の信号、または、該登録回路網によって登録された後の信号のいずれか出力として選択するためのマルチプレクサ回路網と
    を備える、回路網。
  2. 前記大きなインクリメントは、全て実質的に等しい遅延量である、請求項1に記載の回路網。
  3. 前記小さなインクリメントは、全て実質的に等しい遅延量である、請求項2に記載の回路網。
  4. 前記大きなインクリメントのそれぞれは、複数整数個の前記小さなインクリメントほぼ等しい、請求項3に記載の回路網。
  5. 前記大きなインクリメントのそれぞれは、前記小さなインクリメントの2倍〜N倍のインクリメントに等しく、Nは0でない正の整数である、請求項3に記載の回路網。
  6. 前記第一の回路網は、前記選択可能な個数の比較的大きな遅延インクリメントを選択するように、プログラマブルである、請求項1に記載の回路網。
  7. 前記第二の回路網は、前記選択可能な個数の比較的小さな遅延インクリメントを選択するように、プログラマブルである、請求項1に記載の回路網。
  8. 前記第一の回路網は、前記選択可能な個数の比較的大きな遅延インクリメントだけ遅延される中間信号を生成し、前記第二の回路網は、該中間信号に作用して、前記選択可能な個数の比較的小さな遅延インクリメントだけ前記信号を追加的に遅延させる、請求項7に記載の回路網。
  9. 前記第一の回路網は、
    複数のタップを有する遅延チェーン回路網と、
    該複数のタップのうちの1つを選択して、前記選択可能な個数の比較的大きな遅延インクリメントだけ前記信号を遅延させるためのマルチプレクサ回路網と
    を備える、請求項1に記載の回路網。
  10. 前記第二の回路網は、選択可能な信号伝播速度を有する遅延チェーン回路網を備える、請求項1に記載の回路網。
  11. 前記第一の回路網および前記第二の回路網によって処理された後信号を登録するための第二の登録回路網をさらに備え、該第二の登録回路網は、前記登録回路網をクロックするために使用されるクロック信号に対して反転されているクロック信号によって、クロックされる、請求項1に記載の回路網。
  12. 出力信号として、(1)前記第一の回路網によって処理された後信号、(2)前記登録回路網によって登録された後信号、および(3)前記第二の登録回路網によって登録された後信号のうちの一つを選択するためのマルチプレクサ回路網をさらに備える、請求項11に記載の回路網。
  13. 第二の選択可能な個数の前記比較的大きなインクリメントだけ前記信号を遅延させるための第三の回路網をさらに備える、請求項12に記載の回路網。
  14. 第二の出力信号として、(1)前記第三の回路網によって処理された後信号、(2)前記登録回路網によって登録された後信号、および(3)前記第二の登録回路網によって登録された後信号のうちの一つを選択するための第二のマルチプレクサ回路網をさらに備える、請求項13に記載の回路網。
  15. 選択可能な個数の比較的大きな遅延インクリメントおよび選択可能な個数の比較的小さな遅延インクリメントだけ入力信号を選択的に遅延させるための遅延回路網と、
    該遅延回路網によっ処理された後信号を登録するための登録回路網と、
    出力信号として、(1)該遅延回路網によって処理された後信号、および(2)該登録回路網によって登録された後信号のうちの一つを選択するための選択回路網と
    を備える、PLD用の入力回路網。
  16. 前記遅延回路網によって処理された後信号を登録するための第二の登録回路網をさらに備え、該第二の登録回路網は、前記登録回路網をクロックするために使用されるクロック信号に対して反転されているクロック信号によって、クロックされる、請求項15に記載の入力回路網。
  17. 前記選択回路網は、前記出力信号を、(3)前記第二の登録回路網によって登録された後信号として、追加的に選択することが可能である、請求項16に記載の入力回路網。
  18. 第二の選択可能な個数の前記比較的大きな遅延インクリメントだけ前記信号を遅延させるための第二の遅延回路網と、
    第二の出力信号として、(1)該第二の遅延回路網によって処理された後信号、(2)前記登録回路網によって登録された後信号、および(3)前記第二の登録回路網によって登録された後信号のうちの一つを選択するための第二の選択回路網と
    をさらに備える、請求項16に記載の入力回路網。
  19. 選択可能な遅延量だけ信号を遅延させるための回路網であって、
    複数の形式で、該信号を出力するための第一の遅延チェーン回路網であって、該複数の形式のそれぞれは、該信号に対して、異なる個数の比較的大きな遅延インクリメントを有する、第一の遅延チェーン回路網と、
    中間信号として、該複数の形式のうちの一つを選択するための選択回路網と、
    選択可能な個数の比較的小さな遅延インクリメントだけ該中間信号を遅延させ、最終的な遅延信号を生成するための第二の遅延チェーン回路網と、
    該最終的な遅延信号を登録するための登録回路網と、
    該最終的な遅延信号または該登録回路網によって登録された後の最終的な遅延信号のいずれかを出力として選択する第二の選択回路網と
    を備える、回路網。
  20. 前記選択回路網は、前記複数の形式のうちのどれが選択されるかに対して、プログラマブルである、請求項19に記載の回路網。
  21. 前記第二の遅延チェーン回路網は、前記比較的小さな遅延インクリメント個数に対して、プログラマブルである、請求項19に記載の回路網。
JP2008501964A 2005-03-18 2006-03-13 可変遅延回路網 Expired - Fee Related JP4512158B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/083,482 US7138844B2 (en) 2005-03-18 2005-03-18 Variable delay circuitry
PCT/US2006/009132 WO2006101840A1 (en) 2005-03-18 2006-03-13 Variable delay circuitry

Publications (3)

Publication Number Publication Date
JP2008533916A JP2008533916A (ja) 2008-08-21
JP2008533916A5 true JP2008533916A5 (ja) 2009-08-20
JP4512158B2 JP4512158B2 (ja) 2010-07-28

Family

ID=36593739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008501964A Expired - Fee Related JP4512158B2 (ja) 2005-03-18 2006-03-13 可変遅延回路網

Country Status (3)

Country Link
US (1) US7138844B2 (ja)
JP (1) JP4512158B2 (ja)
WO (1) WO2006101840A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882322B2 (en) * 2006-06-27 2011-02-01 International Business Machines Corporation Early directory access of a double data rate elastic interface
US7734944B2 (en) * 2006-06-27 2010-06-08 International Business Machines Corporation Mechanism for windaging of a double rate driver
US7783911B2 (en) * 2006-06-27 2010-08-24 International Business Machines Corporation Programmable bus driver launch delay/cycle delay to reduce elastic interface elasticity requirements
US7739538B2 (en) * 2006-06-27 2010-06-15 International Business Machines Corporation Double data rate chaining for synchronous DDR interfaces
US7752475B2 (en) * 2006-06-27 2010-07-06 International Business Machines Corporation Late data launch for a double data rate elastic interface
US7782990B1 (en) * 2006-09-27 2010-08-24 Xilinx, Inc. Method of and circuit for oversampling a signal in an integrated circuit
JP2010079520A (ja) * 2008-09-25 2010-04-08 Ricoh Co Ltd メモリモジュールのコントローラ及びメモリモジュールのコントローラの制御方法
US7948792B1 (en) 2009-04-15 2011-05-24 Altera Corporation Memory and techniques for using same
CN102667732A (zh) 2009-12-25 2012-09-12 富士通株式会社 信号接收电路、存储器控制器、处理器、计算机以及相位控制方法
US8232826B1 (en) * 2010-01-25 2012-07-31 Altera Corporation Techniques for multiplexing delayed signals
US9235460B2 (en) 2012-02-27 2016-01-12 Altera Corporation Methods and apparatus for automatic fault detection
US10950542B2 (en) 2019-03-20 2021-03-16 Analog Devices, Inc. High-performance variable gain amplifier employing laminate transmission line structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805195A (en) * 1984-06-08 1989-02-14 Amdahl Corporation Selectable timing delay circuit
US4714924A (en) * 1985-12-30 1987-12-22 Eta Systems, Inc. Electronic clock tuning system
JPS63211919A (ja) * 1987-02-27 1988-09-05 Nec Corp クロツク発生回路
US5376849A (en) * 1992-12-04 1994-12-27 International Business Machines Corporation High resolution programmable pulse generator employing controllable delay
JP3378667B2 (ja) * 1994-08-10 2003-02-17 株式会社アドバンテスト 周期クロックの可変遅延回路
JP2771464B2 (ja) * 1994-09-29 1998-07-02 日本電気アイシーマイコンシステム株式会社 ディジタルpll回路
JPH0974351A (ja) * 1995-09-05 1997-03-18 Nippon Telegr & Teleph Corp <Ntt> プログラマブル回路装置
JPH10256883A (ja) 1997-03-06 1998-09-25 Nec Ic Microcomput Syst Ltd デジタル逓倍回路
US6327318B1 (en) * 1998-06-30 2001-12-04 Mosaid Technologies Incorporated Process, voltage, temperature independent switched delay compensation scheme
US6453402B1 (en) * 1999-07-13 2002-09-17 Micron Technology, Inc. Method for synchronizing strobe and data signals from a RAM
US20020079937A1 (en) * 2000-09-05 2002-06-27 Thucydides Xanthopoulos Digital delay locked loop with wide dynamic range and fine precision
US7805628B2 (en) * 2001-04-02 2010-09-28 Credence Systems Corporation High resolution clock signal generator
CN1393992A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 包含反馈回路的延迟补偿电路
JP4871462B2 (ja) * 2001-09-19 2012-02-08 エルピーダメモリ株式会社 補間回路とdll回路及び半導体集積回路
US7034596B2 (en) * 2003-02-11 2006-04-25 Lattice Semiconductor Corporation Adaptive input logic for phase adjustments
US7009433B2 (en) * 2003-05-28 2006-03-07 Lattice Semiconductor Corporation Digitally controlled delay cells
US20050046458A1 (en) 2003-08-28 2005-03-03 Schroeder Charles G. Digital delay elements constructed in a programmable logic device

Similar Documents

Publication Publication Date Title
JP2008533916A5 (ja)
JP2010246092A5 (ja)
JP2011044795A5 (ja)
WO2011075540A3 (en) Techniques for providing reduced duty cycle distortion
WO2007120670A3 (en) Digitally controlled ring oscillator
TW200620839A (en) Digital frequency locked delay line
WO2012121892A3 (en) Delay circuitry
TW200618476A (en) Flip flop circuit &amp; same with scan function
WO2002023358A3 (en) Digital system of adjusting delays on circuit boards
WO2007120957A3 (en) Dynamic timing adjustment in a circuit device
WO2008024659A3 (en) Circuits to delay a signal from a memory device
WO2008120150A3 (en) An odd number frequency dividing circuit
JP2012104197A5 (ja)
TW200700758A (en) Delay circuit, test circuit, timing generation device, test module, and electronic device
TW200516854A (en) Dual phase pulse modulation encoder circuit
TW200637155A (en) Delay circuit for synchronizing arrival of a clock signal at different circuit board points
TW200743930A (en) Adjusting circuit for delay circuit
GB2437990B (en) Frequency divider circuits
JP2007243945A5 (ja)
EP1830357A3 (en) Phase adjustment circuit
WO2008121569A3 (en) Timing interpolator with improved linearity
TW200726089A (en) Level shift delay equalization circuit and methodology
JP2007088712A5 (ja)
JP2013074351A5 (ja)
DE602005016687D1 (de) Prüfung einer schaltung mit asynchronem zeitgeber