JP2008305195A - Electronic apparatus and power supply method - Google Patents

Electronic apparatus and power supply method Download PDF

Info

Publication number
JP2008305195A
JP2008305195A JP2007151992A JP2007151992A JP2008305195A JP 2008305195 A JP2008305195 A JP 2008305195A JP 2007151992 A JP2007151992 A JP 2007151992A JP 2007151992 A JP2007151992 A JP 2007151992A JP 2008305195 A JP2008305195 A JP 2008305195A
Authority
JP
Japan
Prior art keywords
power
device
setting
switch
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007151992A
Other languages
Japanese (ja)
Inventor
Katsuhiro Uchida
Hideki Watabe
勝浩 内田
英樹 渡部
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP2007151992A priority Critical patent/JP2008305195A/en
Publication of JP2008305195A publication Critical patent/JP2008305195A/en
Application status is Pending legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/17Power management
    • Y02D10/171Selective power distribution

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic apparatus and a power supply method, which reduce power consumption in unused devices. <P>SOLUTION: Power is supplied to each part from a power switch circuit and a system power supply circuit (S1). Next, an EC/KBC reads in BIOS and confirms LAN setting (S2). When "Wireless LAN" in LAN setting is "Disabled" (S3;Yes), the EC/KBC sets a PCIe function of an ICH to "Disabled" to invalidate communication with a wireless LAN card (S4). Next, a signal control line is set to L to validate a reset request (S5). Then the power control line is set to H to cut off power supply from the power switch circuit to the wireless LAN card (S6). Connection of the wireless LAN card and power supply are invalidated to invoke an OS (S7). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電子機器および電源供給方法に関する。 The present invention relates to an electronic apparatus and a power supply method.

従来の技術として、休止状態にあるときmini PCI(Peripheral Component Interconnect)カードに供給される補助電源を切断する電子機器がある(例えば、特許文献1参照)。 As a conventional art, there is an electronic apparatus for cutting the auxiliary power to be supplied to the mini PCI (Peripheral Component Interconnect) card when at rest (e.g., see Patent Document 1).

この電子機器は、mini PCIデバイスを装着したPC(Personal Computer)であり、PCが休止状態にあるか否かについての休止情報を出力するI/Oブリッジと、PCが休止状態であるとき、mini PCIデバイスに対して補助電源を供給するか否かについての情報を保持するレジスタとを有する。 When this electronic device is a PC equipped with a mini PCI devices (Personal Computer), and I / O bridge which outputs a pause information about whether PC is at rest, PC is dormant, mini and a register which holds information about whether to supply auxiliary power to the PCI device.

この特許文献1の電子機器によると、PCが休止状態であり、レジスタの情報が補助電源を供給しない設定である場合は、mini PCIデバイスに補助電源を供給しないため、休止状態におけるPCの電力消費を低減することができる。 According to the electronic apparatus of Patent Document 1, PC is dormant, if the information of the register is set not to provide supplementary power because it does not provide auxiliary power to the mini PCI devices, PC power consumption in quiescent states it is possible to reduce the.
特開2002−351585号公報 JP 2002-351585 JP

しかし、従来の電子機器によると、電子機器が休止状態であるときはmini PCIカードの補助電源を供給しないが、電子機器が起動状態であるときはmini PCIカードを使用しなくとも補助電源を供給する。 However, the supply according to the conventional electronic apparatus, but when the electronic device is a dormant does not supply an auxiliary power mini PCI card, an auxiliary power supply without the use of mini PCI card when the electronic device is a start state to. このため、使用しないmini PCIデバイスが搭載されている場合は、不要な電力消費を招くという問題がある。 Thus, if the mini PCI devices that do not use is mounted, which leads to unnecessary power consumption.

従って、本発明の目的は、使用しないデバイスにおける電力消費を低減する電子機器および電源供給方法を提供する。 Accordingly, an object of the present invention, an electronic apparatus and a power supply method for reducing power consumption in devices that do not use.

(1)本発明は上記目的を達成するため、電子機器に装着されたデバイスが送信するサイドバンド信号の接続または切断を切り替えるスイッチと、前記デバイスへの電力の供給または遮断を切り替える電源スイッチ回路と、設定を保持する不揮発性メモリと、前記設定に基づいて前記スイッチおよび前記電源スイッチ回路を制御する制御部とを有することを特徴とする電子機器を提供する。 (1) The present invention for achieving the above object, a switch for switching the connection or disconnection of a sideband signal device attached to the electronic device transmits, a power switch circuit for switching the supply or interruption of electric power to the device , there is provided an electronic apparatus comprising: the nonvolatile memory for holding the setting, and a control unit for controlling the switch and the power switch circuit on the basis of the setting.

上記した構成によれば、デバイスを無効と設定することにより、デバイスのサイドバンド信号を切断し、デバイスへの電力供給を遮断するため、使用しないデバイスにおける消費電力を低減することができる。 With the above arrangement, by setting the disabling device, disconnect the sideband signals of the device for interrupting the power supply to the device, it is possible to reduce power consumption in devices that do not use.

(2)また、本発明は上記目的を達成するため、電子機器に装着されたデバイスが送信するサイドバンド信号の接続または切断を切り替えるスイッチと、前記デバイスへの電力の供給または遮断を切り替える電源スイッチ回路と、設定を保持する不揮発性メモリと、電子機器の起動時に、前記設定に基づいて前記スイッチおよび前記電源スイッチ回路を制御する制御部とを有することを特徴とする電子機器を提供する。 (2) Further, since the present invention is to achieve the above object, a power switch for switching a switch device attached to the electronic device switches the connection or disconnection of the sideband signals to be transmitted, the power supply or cutoff of the said device providing a circuit, a nonvolatile memory configured to store the set, at the start of the electronic device, the electronic device; and a control unit for controlling the switch and the power switch circuit on the basis of the setting.

上記した構成によれば、デバイスを無効と設定することにより、起動時にデバイスのサイドバンド信号を切断し、デバイスへの電力供給を遮断するため、電子機器の動作中におけるデバイスの消費電力を低減することができる。 With the above arrangement, by setting the disabling device, disconnect the sideband signals of the device at startup, for interrupting the power supply to the device, to reduce power consumption of the device during electronic device operation be able to.

(3)また、本発明は上記目的を達成するため、不揮発性メモリに保持された設定を読み込む読込ステップと、前記設定にデバイスを無効にする設定がある場合に、I/Oコントローラハブと前記デバイスの通信を無効にする無効ステップと、前記デバイスのサイドバンド信号を切断する切断ステップと、前記デバイスへの電力供給を遮断する遮断ステップとを有することを特徴とする電源供給方法を提供する。 (3) Further, the present invention for achieving the above object, if there is a setting that disables the reading step of reading the setting held in the nonvolatile memory, the device in the setting, the the I / O controller hub providing a disable step of disabling the communication device, a cutting step for cutting the sideband signal of the device, the power supply method characterized by having a blocking step for cutting off the power supply to the device.

上記した方法によれば、(2)と同様の効果を有する電源供給方法を達成できる。 According to the method described above can be achieved the power supply method having the same effect as (2).

本発明によれば、使用しないデバイスにおける電力消費を低減することができる。 According to the present invention, it is possible to reduce power consumption in devices that do not use.

以下に、本発明の実施の形態を、図面を参照して詳細に説明する。 Hereinafter, the embodiments of the present invention will be described in detail with reference to the accompanying drawings.

(構 成) (Constitution)
図1は、本発明の実施の形態に係る電子機器としてのPCを示す概略図である。 Figure 1 is a schematic diagram showing a PC as an electronic apparatus according to an embodiment of the present invention.

PC1は、LCD(Liquid Crystal Display)からなる表示部20を有する上部筐体2と、内部にCPU(Central Processing Unit)やHDD(Hard Disc Drive)等のデバイスを収容する下部筐体3とから構成され、上部筐体2と下部筐体3はヒンジ部4によって回転可能に接続されている。 PC1 is composed of an upper housing 2 having a display unit 20 composed of a LCD (Liquid Crystal Display), inside a CPU (Central Processing Unit), HDD (Hard Disc Drive) lower casing 3 for accommodating a device, such as is, the upper housing 2 and lower housing 3 is rotatably connected by a hinge 4. 下部筐体3は、Mini PCI Expressに準拠したデバイスカードを挿入して電気的に接続するMini PCI Expressスロット30と、PC1の電源を投入する電源スイッチ31と、英数字や記号等の文字を入力可能なキーボード32と、表示部20に表示されるカーソル等を操作するトラックパッド33aおよび決定スイッチ33bとを有し、下部筐体3の内部にPCI Express(以下、PCIe)規格によって接続される無線LAN(Local Area Network)カード58とを有する。 Lower casing 3, type Mini PCI Express slot 30 for electrically connecting to insert the device card that conforms to the Mini PCI Express, a power switch 31 to power the PC1, characters such as alphanumeric characters and symbols a possible keyboard 32, and a trackpad 33a and decision switch 33b for operating the cursor displayed on the display unit 20, PCI Express (hereinafter, PCIe) in the lower casing 3 wirelessly connected by standard LAN and a (Local Area Network) card 58.

図2は、本発明の実施の形態に係るPCの構成を示す概略図である。 Figure 2 is a schematic diagram showing the configuration of a PC according to the embodiment of the present invention.

PC1は、主にメモリとCPU(Central Processing Unit)との接続を担うMCH(Memory Controller Hub)50と、MCH50と専用のバスで接続されてPCIeやUSB(Universal Serial Bus)等の接続を担うICH(Input/Output Controller Hub)51と、各部を制御するCPU52と、一時的に情報を記憶してCPU52の処理を補助するメモリ53と、画像に関する情報を主に処理するGPU(Graphic Processing Unit)54と、表示部20としてのLCD(Liquid Crystal Display)55とを有する。 PC1 is mainly responsible for the MCH (Memory Controller Hub) 50 responsible for the connection between the memory and the CPU (Central Processing Unit), a connection, etc. are connected by a bus and dedicated MCH50 in PCIe and USB (Universal Serial Bus) ICH (Input / Output controller Hub) 51, a CPU52 for controlling each section, a memory 53 for assisting the process of CPU52 temporarily stores the information, GPU for processing information about the image predominantly (Graphic processing Unit) 54 If, and an LCD (Liquid Crystal display) 55 as a display section 20.

また、PC1は、BIOS56Aを保持する不揮発性メモリ56と、主にBIOSを制御する組み込みシステムおよびキーボード入力を制御するEC/KBC(Embedded Controller/Key Board Controller)57と、PCIe規格によってICH51に接続されて外部と通信する無線LANカード58と、各部へ供給する電力を制御する電源スイッチ回路59と、主電源および補助電源となる電圧を発生して各部へ電力を供給するシステム電源回路60と、クロック信号を生成して各部の動作を同期させるクロックジェネレータ61とを有する。 Further, PC1 includes a non-volatile memory 56 for holding the BIOS 56A, the EC / KBC (Embedded Controller / Key Board Controller) 57 for controlling mainly embedded systems and keyboard input controlling the BIOS, is connected to the ICH51 by the PCIe standard communicating with the outside Te and wireless LAN card 58, a power switch circuit 59 for controlling the power supplied to each section, a system power supply circuit 60 supplies power to each part generates a voltage as a main power source and auxiliary power supplies, clock and a clock generator 61 to synchronize the operation of each unit to generate a signal. クロックジェネレータ61はクロック信号を必要とする各部に接続され、クロック要求に応じてクロック信号を送信している。 The clock generator 61 is connected to each unit that needs a clock signal and transmits a clock signal in response to the clock request.

図3は、本発明の実施の形態に係るPCの信号伝送を示す概略図である。 Figure 3 is a schematic diagram showing a signal transmission PC according to the embodiment of the present invention.

無線LANカード58は、論理回路63からリセット要求を受信して無線LANカード58をリセットするRESET#58aと、ICH51からの情報を受信するR 58bと、ICH51へ情報を送信するT 58cと、ICH51に対してウェイクアップ要求を送信するWAKE#58dと、クロックジェネレータ61に対してクロック要求を送信するCLKRQ#58eとを有する。 Wireless LAN card 58 includes a RESET # 58a to reset the wireless LAN card 58 receives a reset request from the logic circuit 63, and R X 58b for receiving information from ICH51, and T X 58c for transmitting information to the ICH51 has a wAKE # 58d to transmit a wake-up request to the ICH51, a CLKRQ # 58e to transmit the clock request to the clock generator 61. WAKE#58dとCLKRQ#58eは、メインの信号線であるR 58bとT 58cに対応して、サイドバンド信号と呼ぶ。 WAKE # 58d and CLKRQ # 58e, corresponding to R X 58b and T X 58c is a main signal line, it referred to as sideband signal.

また、無線LANカード58は、クロックジェネレータ61からクロック信号を受信して動作を同期する。 Further, the wireless LAN card 58 synchronizes the operation by receiving a clock signal from the clock generator 61. また、無線LANカード58は、電源スイッチ回路59と接続されて電力を供給される。 Further, the wireless LAN card 58 is powered and is connected to the power supply switch circuit 59.

ICH51は、論理回路63にリセット要求を送信するRESET#51aと、無線LANカード58のR 58bに対して情報を送信するT 51bとT 58cから情報を受信するR 51cとを有するPCIeファンクション51Aと、無線LANカード58のWAKE#58dからサイドバンド信号であるウェイクアップ要求を受信するWAKE#51dとを有する。 ICH51 includes a RESET # 51a to send a reset request to the logic circuit 63, and R X 51c for receiving information from the T X 51b and T X 58c for transmitting information to the R X 58b of the wireless LAN card 58 has a PCIe function 51A, the wAKE # 51d for receiving a wake-up request is a sideband signal from wAKE # 58d of the wireless LAN card 58.

クロックジェネレータ61は、無線LANカード58のCLKRQ#58eからサイドバンド信号であるクロック要求を受信するCLKRQ#61aと、無線LANカード58へクロック信号を送信するCLK61bとを有する。 Clock generator 61 has a CLKRQ # 61a for receiving a clock request a sideband signal from CLKRQ # 58e of the wireless LAN card 58, and CLK61b for transmitting a clock signal to the wireless LAN card 58.

EC/KBC57は、スイッチ62のONまたはOFFを制御する制御信号を送信するとともに、リセット信号として論理回路63に信号を送信する信号制御線57aと、電源スイッチ回路59に信号を送信して無線LANカード58への電力供給を制御する電源制御線57bとを有する。 EC / KBC57 is adapted to transmit a control signal for controlling the ON or OFF of the switch 62, and the signal control line 57a to send a signal to the logic circuit 63 as a reset signal, the wireless LAN transmits a signal to the power switch circuit 59 and a power control line 57b for controlling the power supply to the card 58. また、EC/KBC57は、図示しない信号線により、ICH51のPCIeファンクション51Aにコマンドを送信して、無線LANカード58との通信の有効または無効を切り替える。 Further, EC / KBC57 is a signal line (not shown) sends a command to the PCIe function 51A of ICH51, switches to enable or disable communication with the wireless LAN card 58.

電源スイッチ回路59は、電源制御線57bがLowレベル(以下、L)の場合、無線LANカード58に電力を供給し、電源制御線57bがHighレベル(以下、H)の場合、無線LANカード58への電力を遮断する。 Power switch circuit 59, the power supply control line 57b is Low level (hereinafter, L) For, supplies power to the wireless LAN card 58, when the power supply control line 57b is High level (hereinafter, H) of the wireless LAN card 58 to cut off the power to the.

スイッチ62は、無線LANカード58から送信されるサイドバンド信号としてのウェイクアップ要求、およびクロック要求の信号の接続または切断を制御する。 Switch 62 controls the connection or disconnection of the wake-up request, and the clock request signal as a sideband signal transmitted from the wireless LAN card 58. 接続または切断の制御は、EC/KBC57の信号制御線57aから送信される制御信号によって切り替えられる。 Control of the connection or disconnection is switched by a control signal transmitted from the signal control line 57a of EC / KBC57. 信号制御線57aがLの場合、サイドバンド信号を切り離し、Hの場合、サイドバンド信号を接続する。 When the signal control line 57a is L, disconnect the sideband signals in the case of H, connects the sideband signal.

論理回路63は、信号制御線57aがLの場合、ICH51のRESET#51aからのリセット要求を無線LANカード58のRESET#58aへと送信し、信号制御線57aがHの場合、リセット要求を送信しない。 Logic circuit 63, when the signal control line 57a is L, and transmits a reset request from the RESET # 51a of ICH51 to RESET # 58a of the wireless LAN card 58, when the signal control line 57a is H, transmitting a reset request do not do.

図4(a)および(b)は、本発明の実施の形態に係るPCの制御と動作の対応を示す図表である。 Figure 4 (a) and (b) is a table showing the correspondence of the control and operation of the PC according to the embodiment of the present invention.

図4(a)は、図3に示す電源制御線57bの状態と無線LANカード58の電力供給状態を対応付けた表である。 4 (a) is a table that associates the power supply state of the state and the wireless LAN card 58 of the power supply control line 57b shown in FIG. 電源制御線57bがLの場合、電源スイッチ回路59は、無線LANカード58に対して電力を供給する。 If the power control line 57b is L, the power switch circuit 59 supplies power to the wireless LAN card 58. 電源制御線57bがHの場合、電源スイッチ回路59は、無線LANカード58への電力を遮断する。 If the power control line 57b is H, the power switch circuit 59 cuts off the power to the wireless LAN card 58.

図4(b)は、図3に示す信号制御線57aの状態とスイッチ62および論理回路63の動作を対応付けた表である。 4 (b) is a table that associates the operation of the state and the switch 62 and the logic circuit 63 of the signal control line 57a shown in FIG. 信号制御線57aがLの場合、スイッチ62はOFFとなり無線LANカード58のR 58bおよびT 58cとICH51のT 51bおよびR 51cとの間で通信するサイドバンド信号を切断する。 When the signal control line 57a is L, the switch 62 disconnects the sideband signals to communicate between the T X 51b and R X 51c of R X 58b and T X 58c and ICH51 of OFF and wireless LAN card 58. また、論理回路63はICH51のRESET#51aが送信するリセット要求を無線LANカード58のRESET#58aへ送信する。 Further, the logic circuit 63 transmits the reset request RESET # 51a of ICH51 transmits to RESET # 58a of the wireless LAN card 58.

信号制御線57aがHの場合、スイッチ62はONとなり無線LANカード58のR 58bおよびT 58cとICH51のT 51bおよびR 51cとの間で通信するサイドバンド信号を接続する、論理回路63はICH51のRESET#51aが送信するリセット要求を無線LANカード58のRESET#58aへ送信しない。 When the signal control line 57a is H, the switch 62 connects the sideband signals to communicate between the T X 51b and R X 51c of R X 58b and T X 58c and ICH51 of turns ON the wireless LAN card 58, the logic circuit 63 does not transmit a reset request rESET # 51a of ICH51 transmits to rESET # 58a of the wireless LAN card 58.

以上の説明をまとめると、電源制御線57bがLで、信号制御線57aがHの場合、無線LANカード58は通常どおりに動作する。 Summarizing the above description, the power supply control line 57b is L, the signal control line 57a is the case of the H, the wireless LAN card 58 operates normally. また、電源制御線57bがHで、信号制御線57aがLの場合、無線LANカード58への電力は遮断され、サイドバンド信号が切断されて、リセット要求も有効となる。 Further, the power supply control line 57b is H, when the signal control line 57a is L, the power to the wireless LAN card 58 is cut off, and sideband signal is disconnected, even reset request is valid. つまり、無線LANカード58は、リセットされて周囲の各部から切り離されることになり、電気的に接続されない。 In other words, the wireless LAN card 58, will be disconnected from the periphery of each unit is reset, not electrically connected.

図5Aおよび図5Bは、本発明の実施の形態に係るPCのBIOSセットアップ画面を示す概略図である。 5A and 5B are a schematic diagram showing the PC's BIOS setup screen according to an embodiment of the present invention.

図5Aに示すように、表示部20に表示されるBIOSセットアップ画面560は、ACPI(Advanced Configuration and Power Interface)に準拠したBIOSのバージョン情報を表示するバージョン情報561と、PC1に搭載されたメモリ53の容量を表示するメモリ容量562と、PC1の内部時計の日付を設定する日付設定563と、ユーザー、および管理者のパスワードを設定するパスワード設定564と、PC1に内蔵されたHDD(図示せず)の名前、およびセキュリティを設定するHDD設定565と、起動元のメディア優先度、および起動元のHDDの優先度を設定する優先度設定566と、CPUの分散処理、CPUの消費電力および周波数の自動切替機能、エグゼキュートディザブルビット機能、バーチャリゼーションテクノロ As shown in FIG. 5A, BIOS setup screen 560 displayed on the display unit 20, ACPI version information 561 to display the version information of the BIOS conforming to (Advanced Configuration and Power Interface), a memory 53 mounted on the PC1 a memory 562 for displaying a capacity, a date setting 563 for setting the date of the internal clock PC1, a password setting 564 for setting user and administrator password, (not shown) HDD incorporated in PC1 automatic name, and the HDD setting 565 to set security, invoking the media priority, and a priority setting 566 for setting the priority of the invoking HDD, distributed processing of the CPU, the power consumption and frequency of the CPU switching function, Exe cute dither Bull-bit capabilities, virtualization technology ー、自動電源投入、バッテリ消費、ビープ音、診断モード、スリープ中のUSB電力供給、および起動時の言語の設定をする処理設定567と、BIOSセットアップをキーボード32で操作するための操作ガイド568とからなる。 Chromatography, automatic power on, battery consumption, beeps, diagnostic mode, a processing setting 567 of the USB power supply during the sleep, and the language setting of the startup, and operation guide 568 for operating the BIOS setup keyboard 32 consisting of.

図5Bに示すように、表示部20に表示されるBIOSセットアップ画面570は、ACPI(Advanced Configuration and Power Interface)に準拠したBIOSのバージョン情報を表示するバージョン情報571と、起動時にBIOSが初期化するデバイスを設定するデバイス設定572と、バッテリーセーブモード、PCIeのASPM、およびエンハンスドCステイトを設定する電源管理設定573と、HDDの接続先、およびHDDの接続モードを表示するハードディスク設定574と、PCIバスの割り込みレベルを表示するPCI設定575と、TPMの設定をするセキュリティ設定576と、表示するディスプレイ、および表示機能を設定するディスプレイ設定577と、トラックパッド33aを使用するか否かを設定するポインティングデバイ As shown in FIG. 5B, BIOS setup screen 570 displayed on the display unit 20, the version information 571 for displaying a BIOS version information that conforms to ACPI (Advanced Configuration and Power Interface), BIOS initializes at startup a device setting 572 to configure the device, the battery save mode, PCIe of ASPM, and a power management settings 573 for setting the enhanced C State, the connection destination in an HDD, and a hard disk set 574 to display a connection mode of HDD, PCI bus the PCI configuration 575 for displaying the interrupt level, the security settings 576 for the set of TPM, a display setting 577 for setting a display, and a display function for displaying, pointing device for setting whether to use the touchpad 33a ス設定578と、USBキーボード、USBマウス、およびUSBフロッピー(登録商標)ドライブのレガシーエミュレーションの設定、およびUSBメモリの起動優先順位を設定するUSB設定579と、組込LANカードと搭載された無線LANカード58の使用または不使用を設定するLAN設定580と、BIOSセットアップをキーボード32で操作するための操作ガイド581とからなる。 A set 578, USB keyboard, USB mouse and USB floppy drive settings of legacy emulation, and the USB setting 579 for setting a start priority of USB memory, a wireless LAN mounted with embedded LAN card, the LAN setting 580 for setting the use or non-use of the card 58, made of the operation guide 581 Metropolitan for operating the BIOS setup keyboard 32.

本実施の形態では、LAN設定580の「Wireless LAN」が「Disabled」と設定されている場合、つまり無線LANカード58が無効と設定されている場合について述べる。 In this embodiment, if the LAN setting 580 "Wireless LAN" is set to "Disabled", that describes when the wireless LAN card 58 has been set as invalid.

(動 作) (Operation)
以下に、本発明の実施の形態におけるPCの動作を各図を参照しつつ説明する。 Hereinafter, the PC operation in the embodiment of the present invention will be described with reference to the drawings.

PC1は、BIOSセットアップモードで起動すると、図5Aおよび図5Bに示すBIOSセットアップ画面560および570を表示部20に表示する。 PC1, when activated by the BIOS setup mode, the display unit 20 the BIOS setup screen 560 and 570 shown in FIGS. 5A and 5B. ユーザーは、無線LANカード58を使用しない場合、操作ガイド581に従いキーボード32を操作して、LAN設定580の「Wireless LAN」を「Disabled」と設定することで、無線LANカード58を無効にすることができる。 The user, if you do not want to use the wireless LAN card 58, by operating the keyboard 32 in accordance with the operation guide 581, the "Wireless LAN" in the LAN setting 580 that is set to "Disabled", to disable the wireless LAN card 58 can.

PC1は、電源スイッチ31を押下することで起動し、システム電源回路60および電源スイッチ回路59が各部に電力の供給を開始する。 PC1 is started by pressing the power switch 31, the system power circuit 60 and the power switch circuit 59 starts supplying power to each. まず、EC/KBC57は、BIOS56Aの設定を読み込み、以下の図6において説明される動作を経た後に、HDDに格納されるOS(Operation System、図示せず)を起動する。 First, EC / KBC57 reads the setting of the BIOS 56A, after passing through the operations described in FIG. 6 below, activates the OS stored in the HDD (Operation System, not shown).

図6は、本発明の実施の形態に係るPCの動作を示すフローチャートである。 Figure 6 is a flowchart showing the operation of the PC according to the embodiment of the present invention.

まず、電源スイッチ31を押下すると、電源スイッチ回路59およびシステム電源回路60から各部に電力を供給する(S1)。 First, pressing the power switch 31 to supply power to each unit from the power switch circuit 59 and the system power supply circuit 60 (S1). 次に、EC/KBC57は、不揮発性メモリ56が保持するBIOS56Aを読み込み、LAN設定580を確認する(S2)。 Next, EC / KBC57 reads the BIOS56A the nonvolatile memory 56 is held, to verify the LAN settings 580 (S2).

LAN設定580の「Wireless LAN」が「Disabled」の場合(S3;Yes)、EC/KBC57は、ICH51にコマンドを送信することでPCIeファンクション51Aを「Disabled」に設定し、T 51bおよびR 51cと、R 58bおよびT 58cとの通信を無効にする(S4)。 For LAN setting 580 "Wireless LAN" is "Disabled" (S3; Yes), EC / KBC57 sets the PCIe function 51A to "Disabled" by sending a command to the ICH51, T X 51b and R X and 51c, to disable communications with the R X 58b and T X 58c (S4). 次に、信号制御線57aをLにして、スイッチ62を切断し、RESET#51aのリセット要求を有効にする(S5)。 Next, the signal control line 57a L, and cut the switch 62, to enable the reset request RESET # 51a (S5). 次に、電源制御線57bをHにして、電源スイッチ回路59から無線LANカード58への電力供給を遮断する(S6)。 Next, the power control line 57b to H, to cut off the power supply to the wireless LAN card 58 from the power switch circuit 59 (S6). 無線LANカード58の接続および電源を無効にしてOSを起動する(S7)。 To start the OS to disable the connection and power supply of the wireless LAN card 58 (S7).

LAN設定580の「Wireless LAN」が「Enabled」の場合(S3;No)、EC/KBC57は、無線LANカード58を通常どおりに接続して電源を投入してOSを起動する(S7)。 For LAN setting 580 "Wireless LAN" is "Enabled" (S3; No), EC / KBC57 activates the OS to connect the wireless LAN card 58 normally Power (S7).

(効 果) (Effect)
上記した実施の形態によると、BIOS56Aの設定に基づいて、PCIeで接続された無線LANカード58のサイドバンド信号を切断し、無線LANカード58への電源を遮断して、無線LANカード58を電気的に切断することによりOSを起動するため、無線LANカード58を接続したままACPIに定めるD3ステート(停止状態)にするよりも省電力効果が向上する。 According to the embodiment described above, based on the setting of the BIOS 56A, to disconnect the sideband signal of the wireless LAN card 58 connected with PCIe, shut off the power to the wireless LAN card 58, an electric wireless LAN card 58 to start the OS by cleaving, thereby improving the power saving effect than the D3 state specified in ACPI while connecting a wireless LAN card 58 (stopped). 具体的には、50mW程度の電力が低減する。 Specifically, the power of approximately 50mW is reduced.

なお、無線LANカード58に限らずPCIeによって接続されるPCIeデバイス、およびMini PCI Expressスロット30に接続されるデバイスにも本実施の形態を適用でき、同様の効果を得ることができる。 Incidentally, also apply the present embodiment to devices connected PCIe device is connected by a PCIe not limited to the wireless LAN card 58, and the Mini PCI Express slot 30, it is possible to obtain the same effect.

なお、本実施の形態において示したPC1の構成、接続形態、制御方法、BIOS設定項目は一例であり、本発明の趣旨を逸脱しない範囲で変更可能である。 The configuration of the PC1 as shown in this embodiment, the connection mode, control method, BIOS setup item is an example and can be modified without departing from the spirit and scope of the present invention. 例えば、BIOS56Aの代わりにOSレベルまたはアプリケーションレベルで電源スイッチ回路59、スイッチ62、および論理回路63を制御して本実施の形態を実行してもよい。 For example, the power switch circuit 59 at the OS or application level instead of BIOS 56A, the switch 62, and the logic circuit 63 may execute the control to this embodiment a.

本発明の実施の形態に係る電子機器としてのPCを示す概略図である。 It is a schematic diagram showing a PC as an electronic apparatus according to an embodiment of the present invention. 本発明の実施の形態に係るPCの構成を示す概略図である。 It is a schematic diagram showing the configuration of a PC according to the embodiment of the present invention. 本発明の実施の形態に係るPCの信号伝送を示す概略図である。 It is a schematic diagram showing a signal transmission PC according to the embodiment of the present invention. (a)および(b)は、本発明の実施の形態に係るPCの制御と動作の対応を示す図表である。 (A) and (b) is a table showing the correspondence of the control and operation of the PC according to the embodiment of the present invention. 本発明の実施の形態に係るPCのBIOSセットアップ画面を示す概略図である。 It is a schematic diagram showing a BIOS setup screen of a PC according to the embodiment of the present invention. 本発明の実施の形態に係るPCのBIOSセットアップ画面を示す概略図である。 It is a schematic diagram showing a BIOS setup screen of a PC according to the embodiment of the present invention. 本発明の実施の形態に係るPCの動作を示すフローチャートである。 Is a flowchart illustrating an operation of the PC according to the embodiment of the present invention.

符号の説明 DESCRIPTION OF SYMBOLS

1…PC、2…上部筐体、3…下部筐体、4…ヒンジ部、20…表示部、30…Mini PCI Expressスロット、31…電源スイッチ、32…キーボード、33a…トラックパッド、33b…決定スイッチ、50…MCH、51…ICH、51A…PCI Expressファンクション、52…CPU、53…メモリ、54…GPU、55…LCD、56…不揮発性メモリ、56A…BIOS、57…EC/KBC、57a…信号制御線、57b…電源制御線、58…無線LANカード、59…電源スイッチ回路、60…システム電源回路、61…クロックジェネレータ、62…スイッチ、63…論理回路、560…BIOSセットアップ画面、561…バージョン情報、562…メモリ容量、563…日付設定、564…パスワード設定、565… 1 ... PC, 2 ... upper housing, 3 ... lower case, 4 ... hinges, 20 ... display unit, 30 ... Mini PCI Express slot, 31 ... power switch, 32 ... keyboard, 33a ... trackpad, 33b ... determined switch, 50 ... MCH, 51 ... ICH, 51A ... PCI Express functions, 52 ... CPU, 53 ... memory, 54 ... GPU, 55 ... LCD, 56 ... nonvolatile memory, 56A ... BIOS, 57 ... EC / KBC, 57a ... signal control lines, 57 b ... power supply control lines, 58 ... wireless LAN card, 59 ... power supply switch circuit, 60 ... system power circuit, 61 ... clock generator, 62 ... switch, 63 ... logic circuit, 560 ... BIOS setup screen, 561 ... version information, 562 ... memory capacity, 563 ... date set, 564 ... password setting, 565 ... DD設定、566…優先度設定、567…処理設定、568…操作ガイド、570…BIOSセットアップ画面、571…バージョン情報、572…デバイス設定、573…電源管理設定、574…ハードディスク設定、575…PCI設定、576…セキュリティ設定、577…ディスプレイ設定、578…ポインティングデバイス設定、579…USB設定、580…LAN設定、581…操作ガイド DD setting, 566 ... priority setting, 567 ... processing setting, 568 ... Operation Guide, 570 ... BIOS setup screen, 571 ... version information, 572 ... device settings, 573 ... power management settings, 574 ... hard disk set, 575 ... PCI Configuration , 576 ... security settings, 577 ... display settings, 578 ... pointing device settings, 579 ... USB set, 580 ... LAN setting, 581 ... operation Guide

Claims (10)

  1. 電子機器に装着されたデバイスが送信するサイドバンド信号の接続または切断を切り替えるスイッチと、 A switch in the mounting devices are electronic devices switch the connection or disconnection of the sideband signals to be transmitted,
    前記デバイスへの電力の供給または遮断を切り替える電源スイッチ回路と、 A power switch circuit for switching the supply or interruption of power to the device,
    設定を保持する不揮発性メモリと、 A nonvolatile memory configured to store a setting,
    前記設定に基づいて前記スイッチおよび前記電源スイッチ回路を制御する制御部とを有することを特徴とする電子機器。 An electronic apparatus, comprising a control unit for controlling the switch and the power switch circuit on the basis of the setting.
  2. 電子機器に装着されたデバイスが送信するサイドバンド信号の接続または切断を切り替えるスイッチと、 A switch in the mounting devices are electronic devices switch the connection or disconnection of the sideband signals to be transmitted,
    前記デバイスへの電力の供給または遮断を切り替える電源スイッチ回路と、 A power switch circuit for switching the supply or interruption of power to the device,
    設定を保持する不揮発性メモリと、 A nonvolatile memory configured to store a setting,
    電子機器の起動時に、前記設定に基づいて前記スイッチおよび前記電源スイッチ回路を制御する制御部とを有することを特徴とする電子機器。 At the start of the electronic device, electronic device and having a control unit for controlling the switch and the power switch circuit on the basis of the setting.
  3. 前記不揮発性メモリに前記デバイスを無効とする前記設定が保持されている場合、 If the setting for disabling the device in the nonvolatile memory is held,
    前記制御部は、前記スイッチに前記サイドバンド信号を切断させ、前記電源スイッチ回路に前記デバイスへの電力を遮断させることを特徴とする請求項1または2に記載の電子機器。 Wherein, the electronic device according to claim 1 or 2, wherein the switch is cutting the sideband signal, characterized in that to shut off the power to the device to the power switch circuit.
  4. 前記不揮発性メモリに前記デバイスを無効とする前記設定が保持されている場合、 If the setting for disabling the device in the nonvolatile memory is held,
    前記制御部は、前記デバイスとの通信を停止し、前記スイッチに前記サイドバンド信号を切断させ、前記デバイスに対するリセット信号送信を有効とし、前記電源スイッチ回路に前記デバイスへの電力を遮断させることを特徴とする請求項1または2に記載の電子機器。 Wherein the control unit, the communication with the device stops, by cutting the sideband signal to said switch, and enable the reset signal transmission to the device, that is cut off the power to the device to the power supply switch circuit the electronic device according to claim 1 or 2, characterized.
  5. 前記不揮発性メモリは、前記設定としてBIOS(Basic Input/Output System)の設定を保持することを特徴とする請求項1または2に記載の電子機器。 The nonvolatile memory electronic device according to claim 1 or 2, characterized in that for holding the setting of the BIOS (Basic Input / Output System) as the setting.
  6. 前記デバイスは、PCI Expressの規格に基づき電子機器に装着されることを特徴とする請求項1または2に記載の電子機器。 The device, electronic device according to claim 1 or 2, characterized in that it is attached to the electronic device based on the PCI Express standard.
  7. 前記制御部は、前記スイッチおよび前記電源スイッチ回路を制御した後、OS(Operation System)を起動することを特徴とする請求項2に記載の電子機器。 Wherein the control unit, the after controlling the switch and the power switch circuit, electronic device according to claim 2, characterized in that to start the OS (Operation System).
  8. 不揮発性メモリに保持された設定を読み込む読込ステップと、 A reading step of reading the settings stored in the nonvolatile memory,
    前記設定にデバイスを無効にする設定がある場合に、I/Oコントローラハブと前記デバイスの通信を無効にする無効ステップと、 If there is a setting to disable the device in the set, and disabling step disabling communication of the device with the I / O controller hub,
    前記デバイスのサイドバンド信号を切断する切断ステップと、 A cutting step of cutting the sideband signal of the device,
    前記デバイスへの電力供給を遮断する遮断ステップとを有することを特徴とする電源供給方法。 Power supply method characterized by having a blocking step of blocking the power supply to the device.
  9. 前記読込ステップは、前記不揮発性メモリに保持された前記設定として、BIOSの設定を読み込むことを特徴とする請求項8に記載の電源供給方法。 The reading step, the as said set held in the non-volatile memory, power supply method according to claim 8, characterized in that read the configuration of the BIOS.
  10. 前記無効ステップは、PCI Expressの規格に基づいて前記I/Oコントローラハブと前記デバイスとの通信を無効にすることを特徴とする請求項8に記載の電源供給方法。 The invalid step, the power supply method according to claim 8, wherein the disabling communication between the device and the I / O controller hub based on the PCI Express standard.
JP2007151992A 2007-06-07 2007-06-07 Electronic apparatus and power supply method Pending JP2008305195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007151992A JP2008305195A (en) 2007-06-07 2007-06-07 Electronic apparatus and power supply method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007151992A JP2008305195A (en) 2007-06-07 2007-06-07 Electronic apparatus and power supply method
US11/961,908 US8296586B2 (en) 2007-06-07 2007-12-20 Electronic device having efficient power supply capability

Publications (1)

Publication Number Publication Date
JP2008305195A true JP2008305195A (en) 2008-12-18

Family

ID=40096972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007151992A Pending JP2008305195A (en) 2007-06-07 2007-06-07 Electronic apparatus and power supply method

Country Status (2)

Country Link
US (1) US8296586B2 (en)
JP (1) JP2008305195A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010262659A (en) * 2010-05-12 2010-11-18 Toshiba Corp Information processing apparatus and power saving control method
JP2011018369A (en) * 2010-09-30 2011-01-27 Toshiba Corp Information processing device
US8255725B2 (en) 2009-04-28 2012-08-28 Kabushiki Kaisha Toshiba Information processing apparatus and power-saving control method
JP2013538385A (en) * 2010-06-30 2013-10-10 インテル コーポレイション System and method for implementing a low power state
US8578190B2 (en) 2009-04-28 2013-11-05 Kabushiki Kaisha Toshiba Information processor configured to charge external devices

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200928664A (en) * 2007-12-27 2009-07-01 Asustek Comp Inc Computer system and power-saving method thereof
US20110062794A1 (en) * 2008-05-26 2011-03-17 Koninklijke Philips Electronics N.V. Method for switching a multimedia source and multimedia sink from an operating mode to a standby mode, and from a standby mode to an operating mode
CN101714110A (en) * 2008-10-06 2010-05-26 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 Computer mainboard and startup power on self detection method thereof
US20110060923A1 (en) * 2009-09-05 2011-03-10 Hoffer Cary J Port Power Control
JP5347008B2 (en) * 2011-10-28 2013-11-20 京セラドキュメントソリューションズ株式会社 Electronics
TWI482012B (en) * 2013-07-01 2015-04-21 Wistron Corp Computer and waking method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149291A (en) * 2000-11-15 2002-05-24 Matsushita Electric Ind Co Ltd Method for initializing device and information processing apparatus allowing device to be set to save power
JP2002259069A (en) * 2001-02-27 2002-09-13 Ricoh Co Ltd Optical information recording/reproducing device
JP2005099927A (en) * 2003-09-22 2005-04-14 Murata Mach Ltd Computer system, electronic apparatus and device-bus interconnection circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983354A (en) * 1997-12-03 1999-11-09 Intel Corporation Method and apparatus for indication when a bus master is communicating with memory
US6448672B1 (en) * 2000-02-29 2002-09-10 3Com Corporation Intelligent power supply control for electronic systems requiring multiple voltages
JP2002183076A (en) 2000-12-11 2002-06-28 Toshiba Corp Information processor and method for starting the same
JP2002351585A (en) 2001-05-22 2002-12-06 Internatl Business Mach Corp <Ibm> Computer system, power feeding device and power feeding method of computer system
JP3718764B2 (en) 2001-07-09 2005-11-24 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation Computer system, a method for selecting expansion device in the circuit board and the computer
JP3857661B2 (en) * 2003-03-13 2006-12-13 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation The information processing apparatus, a program, and a recording medium
US7117385B2 (en) * 2003-04-21 2006-10-03 International Business Machines Corporation Method and apparatus for recovery of partitions in a logical partitioned data processing system
JP2006211500A (en) 2005-01-31 2006-08-10 Seiko Epson Corp Image forming system
US7515667B2 (en) * 2005-11-09 2009-04-07 Hewlett-Packard Development Company, L.P. Method and apparatus for reducing synchronizer shadow

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149291A (en) * 2000-11-15 2002-05-24 Matsushita Electric Ind Co Ltd Method for initializing device and information processing apparatus allowing device to be set to save power
JP2002259069A (en) * 2001-02-27 2002-09-13 Ricoh Co Ltd Optical information recording/reproducing device
JP2005099927A (en) * 2003-09-22 2005-04-14 Murata Mach Ltd Computer system, electronic apparatus and device-bus interconnection circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8255725B2 (en) 2009-04-28 2012-08-28 Kabushiki Kaisha Toshiba Information processing apparatus and power-saving control method
US8578190B2 (en) 2009-04-28 2013-11-05 Kabushiki Kaisha Toshiba Information processor configured to charge external devices
JP2010262659A (en) * 2010-05-12 2010-11-18 Toshiba Corp Information processing apparatus and power saving control method
JP2013538385A (en) * 2010-06-30 2013-10-10 インテル コーポレイション System and method for implementing a low power state
US9501125B2 (en) 2010-06-30 2016-11-22 Intel Corporation Systems and methods for implementing reduced power states
JP2011018369A (en) * 2010-09-30 2011-01-27 Toshiba Corp Information processing device

Also Published As

Publication number Publication date
US8296586B2 (en) 2012-10-23
US20080307239A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
JP3742835B2 (en) Low power cd-rom player for portable computer
US6272644B1 (en) Method for entering powersave mode of USB hub
KR101456723B1 (en) Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US9310838B2 (en) Power management method for switching power mode of a computer system based on detection of a human interface device
US6591368B1 (en) Method and apparatus for controlling power of computer system using wake up LAN (local area network) signal
US6105142A (en) Intelligent power management interface for computer system hardware
CN1117305C (en) Computer system for controlling monitor screen display under power source management mode
US20060184809A1 (en) Information processing apparatus and control method for the same
US7447918B2 (en) Method, apparatus and system for enabling a new data processing device operating state
JP2877378B2 (en) Personal computer
US8782291B2 (en) Notebook having secondary processor coupled by a multiplexer to a content source or disk drive
KR0156802B1 (en) Network hybernation system
JP4481511B2 (en) Information equipment, a control method and control method of the information apparatus program
JP3074230U (en) Security control apparatus of the power supply for computer
US20050188232A1 (en) Method of managing power consumption of a network interface
US20050278557A1 (en) Portable electronic apparatus having an openable lid, program product and method of controlling portable electronic apparatus
CN1097782C (en) Computer system and controlling method thereof
JP4716642B2 (en) A method and apparatus voltage levels provide a deterministic power-on voltage in a system that is controlled by the processor
JP5076317B2 (en) The information processing apparatus, information processing method and program
US8132032B2 (en) Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof
JP5208363B2 (en) System and method for controlling the graphics controller
KR20020064003A (en) Acpi compliant computer system for entering sleep mode when internal temperature excesses predetermined temperature and method thereof
JP4933519B2 (en) Computer having a biometric authentication device
EP0973086B1 (en) Computer remote power on
KR101512493B1 (en) Low-power system-on-chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206