JP2008281464A - State detection device of energy storage device - Google Patents

State detection device of energy storage device Download PDF

Info

Publication number
JP2008281464A
JP2008281464A JP2007126449A JP2007126449A JP2008281464A JP 2008281464 A JP2008281464 A JP 2008281464A JP 2007126449 A JP2007126449 A JP 2007126449A JP 2007126449 A JP2007126449 A JP 2007126449A JP 2008281464 A JP2008281464 A JP 2008281464A
Authority
JP
Japan
Prior art keywords
storage device
power storage
block
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007126449A
Other languages
Japanese (ja)
Other versions
JP4989303B2 (en
Inventor
Toshiaki Nakanishi
利明 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Primearth EV Energy Co Ltd
Original Assignee
Panasonic EV Energy Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic EV Energy Co Ltd filed Critical Panasonic EV Energy Co Ltd
Priority to JP2007126449A priority Critical patent/JP4989303B2/en
Priority to US12/114,653 priority patent/US8237447B2/en
Publication of JP2008281464A publication Critical patent/JP2008281464A/en
Application granted granted Critical
Publication of JP4989303B2 publication Critical patent/JP4989303B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a leakage current from an energy storage device with a simple constitution, in a state detection device of the energy storage device. <P>SOLUTION: Each low grade detection unit 102-1, 102-2, etc., is provided in each block of a battery pack 100. A control part 104-1 is connected to a block B1 of the battery pack through SW1, and started by receiving power supply. The control part 104-1 and a measuring part 106-2 are connected to the block B1 through SW2. After being started by switching on SW1, the control part 104-1 receives power supply by switching on SW2, and initiates measurement of a block voltage by a measuring part 106-1. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は蓄電装置の状態検出装置、特に組電池の電圧等を検出する装置に関する。   The present invention relates to a state detection device for a power storage device, and more particularly to a device for detecting a voltage of an assembled battery.

従来より、１つあるいは複数の電池が直列に接続されてブロックを構成し、ブロックを複数直列に接続されて構成される組電池がハイブリッド自動車や電気自動車に搭載されており、組電池の電圧等を検出する装置が知られている。   Conventionally, one or a plurality of batteries are connected in series to form a block, and an assembled battery composed of a plurality of blocks connected in series has been mounted on a hybrid vehicle or an electric vehicle. There are known devices for detecting.

下記の特許文献１には、被測定電池としての二次電池の両端電圧に対応する出力電圧を得る差動アンプと、差動アンプの出力電圧値を周波数に変換する電圧−周波数変換器と、 周波数を被測定電池の電圧値として検出する検出手段としてのマイコンとを備え、電圧−周波数変換器を用いることによりマイコンとの間で１本の信号線で接続するだけで二次電池の電圧を検出する構成が開示されている。   In the following Patent Document 1, a differential amplifier that obtains an output voltage corresponding to a voltage across a secondary battery as a battery to be measured, a voltage-frequency converter that converts an output voltage value of the differential amplifier into a frequency, And a microcomputer as a detecting means for detecting the frequency as a voltage value of the battery to be measured. By using a voltage-frequency converter, the voltage of the secondary battery can be obtained simply by connecting to the microcomputer with a single signal line. A configuration for detection is disclosed.

特開平１１−１０９００５号公報JP-A-11-109005

しかしながら、組電池の各ブロックを電圧−周波数変換器（Ｖ／Ｆコンバータ）等の検出器に接続して組電池の電圧を検出する場合、電池の不使用時において漏れ電流が生じてしまう。漏れ電流を防止するためには電池と検出回路との間の遮断が必要である。また、組電池の電圧検出法としてはフライングキャパシタを用いる別の方法があるが、漏れ電流を防止するために高価な低抵抗フォトＭＯＳリレーを多数必要とするのでコストが増加し、部品点数も増大するので小型化が困難となる。   However, when each block of the assembled battery is connected to a detector such as a voltage-frequency converter (V / F converter) to detect the voltage of the assembled battery, a leakage current occurs when the battery is not used. In order to prevent leakage current, it is necessary to interrupt the battery and the detection circuit. In addition, there is another method using a flying capacitor as a voltage detection method for an assembled battery. However, since a large number of expensive low-resistance photo MOS relays are required to prevent leakage current, the cost increases and the number of parts also increases. This makes it difficult to reduce the size.

本発明の目的は、簡易な構成で非動作時における漏れ電流を防止することができる状態検出装置を提供することにある。   The objective of this invention is providing the state detection apparatus which can prevent the leakage current at the time of non-operation with a simple structure.

本発明は、蓄電装置の状態検出装置であって、前記蓄電装置の電圧を測定する測定手段と、前記測定手段の動作を制御する制御手段とを有し、前記制御手段は、前記蓄電装置からの電力により動作するものであり、前記蓄電装置と前記制御手段との間の接続／非接続を切り替える第１スイッチと、前記蓄電装置と前記測定手段との間の接続／非接続を切り替える、前記第１スイッチと並列接続された第２スイッチとを有することを特徴とする。   The present invention is a state detection device for a power storage device, comprising: a measuring unit that measures a voltage of the power storage device; and a control unit that controls an operation of the measurement unit. A first switch that switches connection / disconnection between the power storage device and the control means, and a connection / disconnection between the power storage device and the measurement means, It has the 2nd switch connected in parallel with the 1st switch, It is characterized by the above-mentioned.

本発明の１つの実施形態では、前記制御手段は、前記第１スイッチを閉じることにより前記蓄電装置と接続されて前記蓄電装置からの電力により動作状態に移行し、前記第２スイッチを閉じることにより前記蓄電装置と前記測定手段とを接続する。   In one embodiment of the present invention, the control means is connected to the power storage device by closing the first switch, transitions to an operating state by power from the power storage device, and closes the second switch. The power storage device and the measurement unit are connected.

また、本発明の他の実施形態では、前記制御手段は、前記第２スイッチを閉じることで前記蓄電装置と接続されて前記蓄電装置からの電力による動作状態を維持する。   In another embodiment of the present invention, the control unit is connected to the power storage device by closing the second switch, and maintains an operation state based on electric power from the power storage device.

本発明によれば、非動作時に第２スイッチを切り替えて非接続とすることで、非動作時における漏れ電流を防止することができる。   According to the present invention, the leakage current at the time of non-operation can be prevented by switching the second switch to be non-connected at the time of non-operation.

以下、図面に基づき本発明の実施形態について、蓄電装置として組電池を例にとり説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking an assembled battery as an example of a power storage device.

図１に、本実施形態における状態検出装置の構成ブロック図を示す。状態検出装置は例えばハイブリッド自動車に搭載され、組電池の電圧を検出する。図１において、蓄電装置としての組電池１００は、複数のブロックＢ１〜Ｂｎから構成され（図では便宜上、Ｂ１及びＢ２のみ示す）、各ブロックＢ１〜Ｂｎは直列接続される。各ブロックは１つまたは複数の単電池が直列接続されて構成される。各電池は例えばニッケル水素電池やリチウムイオン電池である。   FIG. 1 shows a configuration block diagram of a state detection apparatus in the present embodiment. The state detection device is mounted on, for example, a hybrid vehicle and detects the voltage of the assembled battery. In FIG. 1, an assembled battery 100 as a power storage device is composed of a plurality of blocks B1 to Bn (for the sake of convenience, only B1 and B2 are shown), and the blocks B1 to Bn are connected in series. Each block is configured by connecting one or more single cells in series. Each battery is, for example, a nickel metal hydride battery or a lithium ion battery.

下位検出ユニット１０２−１〜１０２−ｎは、組電池１００を構成する各ブロックＢ１〜Ｂｎ毎に設けられ、各ブロックの電圧ＶＢ１〜ＶＢｎを検出する。下位検出ユニット１０２−１〜１０２−ｎは同一構成であり、例えば下位検出ユニット１０２−１は、２つのスイッチＳＷ１、ＳＷ２、制御部１０４−１、測定部１０６−１から構成される。   The lower detection units 102-1 to 102-n are provided for the respective blocks B1 to Bn constituting the assembled battery 100, and detect the voltages VB1 to VBn of the respective blocks. The lower detection units 102-1 to 102-n have the same configuration. For example, the lower detection unit 102-1 includes two switches SW1 and SW2, a control unit 104-1, and a measurement unit 106-1.

２つのスイッチＳＷ１、ＳＷ２は互いに並列接続され、ＳＷ１の一方の端子はブロックＢ１に接続され、他方の端子は制御部１０４−１に接続される。ＳＷ１のオン／オフは、上位検出ユニット１１０からの起動信号により制御され、ＳＷ１がオン状態になると制御部１０４−１にブロックＢ１の電力が供給されて制御部１０４−１が起動する。ＳＷ２の一方の端子はブロックＢ１に接続され、他方の端子は制御部１０４−１に接続されるとともに測定部１０６―１に接続される。ＳＷ２のオン／オフは、制御部１０４−１からの信号により制御され、ＳＷ２がオン状態になると制御部１０４−１に電力が供給されるとともに測定部１０６―１に電力が供給され、測定部１０６−１でのブロックＢ１の電圧測定が可能となる。   The two switches SW1 and SW2 are connected in parallel to each other, one terminal of SW1 is connected to the block B1, and the other terminal is connected to the control unit 104-1. The on / off state of SW1 is controlled by an activation signal from the upper detection unit 110. When the SW1 is turned on, the power of the block B1 is supplied to the control unit 104-1 and the control unit 104-1 is activated. One terminal of SW2 is connected to the block B1, and the other terminal is connected to the control unit 104-1 and to the measuring unit 106-1. The on / off of SW2 is controlled by a signal from the control unit 104-1, and when SW2 is turned on, power is supplied to the control unit 104-1 and power is supplied to the measurement unit 106-1, and the measurement unit The voltage measurement of the block B1 at 106-1 becomes possible.

制御部１０４−１は、ＳＷ２のオン／オフを制御することでブロックＢ１の電圧測定のタイミングを制御するとともに、測定部１０６−１の測定動作を制御する。   The control unit 104-1 controls the voltage measurement timing of the block B1 by controlling ON / OFF of SW2, and also controls the measurement operation of the measurement unit 106-1.

測定部１０６−１は、ブロックＢ１の電圧を測定し、測定結果を上位検出ユニット１１０に供給する。測定部１０６−１は、例えばＡ／Ｄコンバータと比較器とシフトレジスタ、Ｖ／Ｆコンバータとパルスカウンタとシフトレジスタ等で構成される。   The measurement unit 106-1 measures the voltage of the block B1, and supplies the measurement result to the upper detection unit 110. The measurement unit 106-1 includes, for example, an A / D converter, a comparator, a shift register, a V / F converter, a pulse counter, a shift register, and the like.

上位検出ユニット１１０は、例えばマイクロプロセッサ（ＭＰＵ）で構成され、各下位検出ユニットのＳＷ１に起動信号を供給することで各下位検出ユニットの制御部１０４−１、１０４−２、・・にブロックＢ１、Ｂ２、・・からの電力を供給することで起動する。また、各下位検出ユニットの測定部１０６−１、１０６−２、・・で測定された電圧が入力され、測定された電圧を所定電圧と比較する等の処理により組電池１００の状態（例えば電圧異常）を検出する。上位検出ユニット１１０と各下位検出ユニットは、フォトカプラ等の絶縁部１０８で絶縁（ハイインピーダンス）される。   The upper detection unit 110 is composed of, for example, a microprocessor (MPU), and supplies an activation signal to the SW1 of each lower detection unit, whereby a block B1 is provided to the control units 104-1, 104-2,. , B2,... Further, the voltage measured by the measurement units 106-1, 106-2,... Of each of the lower detection units is input, and the state of the assembled battery 100 (for example, the voltage) is obtained by processing such as comparing the measured voltage with a predetermined voltage. Detect anomalies). The upper detection unit 110 and each lower detection unit are insulated (high impedance) by an insulating unit 108 such as a photocoupler.

このように、ＳＷ１とＳＷ２とを並列接続し、ＳＷ１をオン制御することで制御部１０４−１、１０４−２、・・に電力を供給して起動し、ＳＷ１とは別のＳＷ２をオン／オフ制御して各ブロックの電圧を測定する構成とすることで、電圧測定の処理を実施していない非動作時の各ブロックと測定部との接続を簡易に遮断し、非動作時の漏れ電流を防止することができる。また、ＳＷ１をオンして制御部１０４−１を起動した後にＳＷ２をオンしてラッチすることで、ＳＷ２を介した電力供給が可能となるのでＳＷ１をオフとしてＳＷ１を上位検出ユニット１１０から制御部１０４−１に信号を供給するためのスイッチとすることができる。ＳＷ１はオン時に制御部１０４−１、１０４−２、・・に電力を供給するためのスイッチであり、高抵抗のスイッチ素子やフォトカプラ等の低コスト部品で構成し得る。また、ＳＷ２の耐圧は各ブロックの電圧分でよいので容易に低抵抗スイッチが選択できる。   In this way, SW1 and SW2 are connected in parallel, and by turning on SW1, power is supplied to the control units 104-1, 104-2,..., And SW2 different from SW1 is turned on / off. By configuring the block to measure the voltage of each block, the connection between each block and the measurement unit during non-operation when voltage measurement processing is not performed is easily cut off, and the leakage current during non-operation Can be prevented. Also, by turning on SW1 and starting the control unit 104-1 and then turning on and latching SW2, power supply via SW2 becomes possible, so SW1 is turned off and SW1 is switched from the upper detection unit 110 to the control unit. It can be a switch for supplying a signal to 104-1. SW1 is a switch for supplying power to the control units 104-1, 104-2,... When turned on, and can be constituted by low-cost components such as a high-resistance switch element and a photocoupler. Further, since the withstand voltage of SW2 may be equal to the voltage of each block, a low resistance switch can be easily selected.

以下、本実施形態をより具体的に説明する。   Hereinafter, the present embodiment will be described more specifically.

図２に、本実施形態の詳細構成図を示す。下位検出ユニット１０２−１は、ＳＷ１、ＳＷ２、制御部１０４−１、測定部１０６−１を有する。他の下位検出ユニットも同様の構成である。上位検出ユニット１１０は、プロセッサで構成される。   FIG. 2 shows a detailed configuration diagram of the present embodiment. The lower detection unit 102-1 includes SW1, SW2, a control unit 104-1, and a measurement unit 106-1. The other lower detection units have the same configuration. The upper detection unit 110 includes a processor.

ＳＷ１は、図１における絶縁部１０８の一部であるフォトカプラで構成される。フォトカプラの発光側はプロセッサ１１０に接続され、フォトカプラの受光側はブロックＢ１及び制御部１０４−１に接続される。   SW1 is composed of a photocoupler that is a part of the insulating portion 108 in FIG. The light emitting side of the photocoupler is connected to the processor 110, and the light receiving side of the photocoupler is connected to the block B1 and the control unit 104-1.

ＳＷ２は、ｐチャネルＭＯＳＦＥＴ等のトランジスタスイッチで構成され、一方の端子がブロックＢ１に接続され、他方の端子が制御部１０４−１及び測定部１０６−１のＶ／Ｆコンバータ１０６ａ−１に接続される。また、トランジスタスイッチのゲートは他のトランジスタスイッチＴｒに接続され、トランジスタスイッチＴｒのオン／オフは制御部１０４−１により制御される。   SW2 is configured by a transistor switch such as a p-channel MOSFET, and one terminal is connected to the block B1, and the other terminal is connected to the V / F converter 106a-1 of the control unit 104-1 and the measurement unit 106-1. The Further, the gate of the transistor switch is connected to another transistor switch Tr, and ON / OFF of the transistor switch Tr is controlled by the control unit 104-1.

測定部１０６−１は、Ｖ／Ｆコンバータ１０６ａ−１、パルスカウンタ１０６ｂ−１、及びシフトレジスタ１０６ｃ−１から構成される。Ｖ／Ｆコンバータ１０６ａ−１は、ブロックＢ１の電圧を周波数に変換し、パルスカウンタ１０６ｂ−１は周波数に変換されたブロック電圧のパルス数をカウントする。シフトレジスタ１０６ｃ−１は、パルスカウンタ１０６ｂ−１でカウントされたパルス数、すなわちブロック電圧データを順次格納し、プロセッサ１１０からの同期信号に応じてプロセッサ１１０に順次ブロック電圧データを出力する。同期信号は、プロセッサ１１０から制御部１０４−１に供給され、制御部１０４−１からシフトレジスタ１０６ｃ−１に供給される。同期信号は、起動信号と同様にＳＷ１を介して制御部１０４−１に供給することができる。   The measurement unit 106-1 includes a V / F converter 106a-1, a pulse counter 106b-1, and a shift register 106c-1. The V / F converter 106a-1 converts the voltage of the block B1 into a frequency, and the pulse counter 106b-1 counts the number of pulses of the block voltage converted into the frequency. The shift register 106 c-1 sequentially stores the number of pulses counted by the pulse counter 106 b-1, that is, block voltage data, and sequentially outputs the block voltage data to the processor 110 according to the synchronization signal from the processor 110. The synchronization signal is supplied from the processor 110 to the control unit 104-1 and is supplied from the control unit 104-1 to the shift register 106c-1. The synchronization signal can be supplied to the control unit 104-1 via SW1 in the same manner as the activation signal.

制御部１０４−１は、プロセッサ１１０からの起動信号によりＳＷ１がオンすると起動し、以後は内部の発振器を起動し、そのクロックによって種々処理を実行する。すなわち、まず、トランジスタＴｒをオンすることでＳＷ２をオンし所定時間ラッチする。そして、プロセッサ１１０から読み取り信号が供給されたか否かを判定する。例えば、プロセッサ１１０からの信号がＨｉレベルからＬｏｗレベルに変化したか否かを判定する。制御部１０４−１への電力供給はＳＷ２をラッチすることでＳＷ２を介して行われ、ＳＷ１のオフによりプロセッサ１１０は電力供給の替わりに読み取り信号を供給できる。制御部１０４−１はプロセッサ１１０からの信号がＨｉレベルからＬｏｗレベルに変化した場合に読み取り信号が供給されたものと判定し、所定の信号処理に移行する。   The control unit 104-1 is activated when SW1 is turned on by an activation signal from the processor 110, and thereafter activates an internal oscillator and executes various processes according to the clock. That is, first, by turning on the transistor Tr, SW2 is turned on and latched for a predetermined time. Then, it is determined whether a read signal is supplied from the processor 110. For example, it is determined whether or not the signal from the processor 110 has changed from the Hi level to the Low level. The power supply to the control unit 104-1 is performed via SW2 by latching SW2, and the processor 110 can supply a read signal instead of the power supply when SW1 is turned off. When the signal from the processor 110 changes from the Hi level to the Low level, the control unit 104-1 determines that the read signal has been supplied, and proceeds to predetermined signal processing.

所定の信号処理は、以下のように行われる。すなわち、パルスカウンタ１０６ｂ−１のカウント値を０にリセットしてパルス計数をスタートさせる。そして、パルス数をカウントした後、パルスカウンタ１０６ｂ−１の上位１０ビットをシフトレジスタ１０６ｃ−１にコピーする。また、シフトレジスタ１０６ｃ−１にパリティビットを付加して合計１１ビットのデータとする。次に、プロセッサ１１０から同期信号が供給されたか否かを判定し、同期信号が供給された場合にその立ち上がりエッジでシフトレジスタ１０６ｃ−１に格納されたブロック電圧データを出力し、立ち上がりエッジでシフトレジスタ１０６ｃ−１のデータを順次シフトさせる。パリティビットを含む１１ビットのデータを全て出力した後、再びパルスカウンタ１０６ｂ−１を０にリセットしてパルス計数を再びスタートさせる。以上の処理を繰り返すことで、ブロック電圧データがプロセッサ１１０に順次供給される。制御部１０４−１は、ＳＷ２をオンすると同時にスタートさせたタイマが所定時間、例えば２秒間を計時した場合にＳＷ２をオフ制御する。すなわち、ＳＷ２は２秒間だけオンされラッチされる。ＳＷ２のオンとともにＳＷ１はオフ制御される。なお、制御部１０４−１は、例えばプロセッサ１１０からの信号を自身のサンプリングクロック毎にフェッチし、同一レベルが２回一致した場合に信号レベルを確定する。また、プロセッサ１１０は、自身の同期信号の立ち上がりタイミングでブロック電圧データをフェッチする。   The predetermined signal processing is performed as follows. That is, the count value of the pulse counter 106b-1 is reset to 0 and pulse counting is started. Then, after counting the number of pulses, the upper 10 bits of the pulse counter 106b-1 are copied to the shift register 106c-1. Further, a parity bit is added to the shift register 106c-1 to obtain a total of 11 bits of data. Next, it is determined whether or not a synchronization signal is supplied from the processor 110. When the synchronization signal is supplied, the block voltage data stored in the shift register 106c-1 is output at the rising edge and shifted at the rising edge. The data in the register 106c-1 is sequentially shifted. After all 11-bit data including the parity bits are output, the pulse counter 106b-1 is reset to 0 again to start the pulse counting again. By repeating the above processing, block voltage data is sequentially supplied to the processor 110. The control unit 104-1 controls to turn off SW2 when the timer started simultaneously with turning on SW2 measures a predetermined time, for example, 2 seconds. That is, SW2 is turned on and latched for 2 seconds. As SW2 is turned on, SW1 is controlled to be turned off. Note that the control unit 104-1 fetches, for example, a signal from the processor 110 for each sampling clock of itself, and determines the signal level when the same level matches twice. The processor 110 fetches block voltage data at the rising timing of its own synchronization signal.

図３に、プロセッサ１１０からの信号、制御部１０４−１の内部クロック信号、Ｖ／Ｆ変換期間のタイミング信号、データ出力信号のタイミングチャートを示す。図３（ａ）はプロセッサ１１０からの信号であり、Ｖ／Ｆ読み取り信号と同期信号を含む。Ｖ／Ｆ読み取り信号はレベルがＬｏｗレベルとなる信号であり、同期信号は、Ｖ／Ｆ読み取り信号に続く信号でデューティ５０％の５ｋＨｚ信号である。図３（ｂ）は制御部１０４−１の内部クロック信号であり、４２ｋＨｚ信号である。プロセッサ１１０からの信号を判別する際に、クロック信号２周期分で信号レベルを確定するためのサンプリング信号である。図３（ｃ）はＶ／Ｆ変換期間のタイミング信号であり、Ｖ／Ｆコンバータ１０６ａ−１を動作させ、かつ、パルスカウンタ１０６ｂ−１を動作させる期間である。プロセッサ１１０からの信号レベルがＨｉレベルからＬｏｗレベルに変化したことを確定すると、Ｖ／Ｆ変換期間をスタートさせる。また、プロセッサ１１０からの信号レベルがＬｏｗレベルから再びＨｉレベルに変化すると、Ｖ／Ｆ変換期間を終了する。すなわち、Ｖ／Ｆコンバータ１０６ａ−１とパルスカウンタ１０６ｂ−１の動作を停止する。図３（ｄ）はデータ出力信号であり、プロセッサ１１０からの同期信号を確定すると、１１ビット長のデータ（１０ビットの電圧データ＋パリティビット）を順次出力する。   FIG. 3 shows a timing chart of the signal from the processor 110, the internal clock signal of the control unit 104-1, the timing signal in the V / F conversion period, and the data output signal. FIG. 3A shows a signal from the processor 110, which includes a V / F read signal and a synchronization signal. The V / F read signal is a signal whose level becomes Low level, and the synchronization signal is a signal following the V / F read signal and a 5 kHz signal with a duty of 50%. FIG. 3B shows an internal clock signal of the control unit 104-1, which is a 42 kHz signal. This is a sampling signal for determining the signal level for two cycles of the clock signal when determining the signal from the processor 110. FIG. 3C shows a timing signal for the V / F conversion period, which is a period for operating the V / F converter 106a-1 and operating the pulse counter 106b-1. When it is determined that the signal level from the processor 110 has changed from the Hi level to the Low level, the V / F conversion period is started. When the signal level from the processor 110 changes from the low level to the high level again, the V / F conversion period ends. That is, the operations of the V / F converter 106a-1 and the pulse counter 106b-1 are stopped. FIG. 3D shows a data output signal. When the synchronization signal from the processor 110 is determined, 11-bit data (10-bit voltage data + parity bit) is sequentially output.

図４に、プロセッサ１１０から制御部１０４−１、１０４−２に供給される信号のタイミングチャートを示す。各ブロックの各制御部に供給する信号は、Ｖ／Ｆ読み取り信号３００−１、３００−２と、それに続く同期信号３０２−１、３０２−２を含む。制御部１０４−１、１０４−２に供給されるＶ／Ｆ読み取り信号３００−１、３００−２は同期したタイミングであり、同期信号３０２−１、３０２−２はそれぞれタイミングのずれた信号である。同期信号３０２−１のタイミングでシフトレジスタ１０６ｃ−１からブロックＢ１のブロック電圧データが出力され、同期信号３０２−２のタイミングでシフトレジスタ１０６ｃ−２からブロックＢ２のブロック電圧データが出力される。   FIG. 4 shows a timing chart of signals supplied from the processor 110 to the control units 104-1 and 104-2. Signals supplied to each control unit of each block include V / F read signals 300-1 and 300-2, and subsequent synchronization signals 302-1 and 302-2. The V / F read signals 300-1 and 300-2 supplied to the control units 104-1 and 104-2 are synchronized timings, and the synchronization signals 302-1 and 302-2 are signals shifted in timing. . Block voltage data of the block B1 is output from the shift register 106c-1 at the timing of the synchronization signal 302-1, and block voltage data of the block B2 is output from the shift register 106c-2 at the timing of the synchronization signal 302-2.

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to this, A various deformation | transformation is possible.

例えば、本実施形態では図１、図２に示すように各ブロックの下位検出ユニット１０２−１、１０２−２、・・・からブロック電圧データをパラレルにプロセッサ１１０に出力しているが、下位検出ユニット１０２−１、１０２−２、・・からブロック電圧データをシリアルにプロセッサ１１０に出力してもよい。図５に、ブロック電圧データをシリアルに出力する場合の構成を示す。各下位検出ユニット１０２−１、１０２−２、・・のシフトレジスタ１０６ｃ−１、１０６ｃ−２、・・・の出力側にＯＲゲート１０９−１、１０９−２を設け、ＯＲゲート１０９−１の出力端子を電圧レベルシフト回路１１１を介してＯＲゲート１０９−２の入力端子に接続する。以下、同様に全てのＯＲゲートをカスケードに接続してプロセッサ１１０に接続する。   For example, in this embodiment, the block voltage data is output to the processor 110 in parallel from the lower detection units 102-1, 102-2,... Of each block as shown in FIGS. The block voltage data may be serially output to the processor 110 from the units 102-1, 102-2,. FIG. 5 shows a configuration for outputting block voltage data serially. OR gates 109-1 and 109-2 are provided on the output side of the shift registers 106c-1, 106c-2,... Of the lower detection units 102-1, 102-2,. The output terminal is connected to the input terminal of the OR gate 109-2 via the voltage level shift circuit 111. Thereafter, similarly, all OR gates are connected in cascade to the processor 110.

実施形態の構成ブロック図である。It is a configuration block diagram of an embodiment. 実施形態の詳細構成図である。It is a detailed block diagram of an embodiment. 図２の各部のタイミングチャートである。It is a timing chart of each part of FIG. プロセッサからの信号のタイミングチャートである。It is a timing chart of the signal from a processor. 他の実施形態の詳細構成図である。It is a detailed block diagram of other embodiment.

符号の説明Explanation of symbols

１００ 組電池、１０２−１，１０２−２ 下位検出ユニット、１０４−１，１０４−２ 制御部、１０６−１，１０６−２ 測定部、１０８ 絶縁部、１１０ 上位検出ユニット（プロセッサ）。   100 assembled battery, 102-1, 102-2 lower detection unit, 104-1, 104-2 control unit, 106-1, 106-2 measurement unit, 108 insulation unit, 110 upper detection unit (processor).

Claims (5)

蓄電装置の状態検出装置であって、
前記蓄電装置の電圧を測定する測定手段と、
前記測定手段の動作を制御する制御手段と、
を有し、
前記制御手段は、前記蓄電装置からの電力により動作するものであり、
前記蓄電装置と前記制御手段との間の接続／非接続を切り替える第１スイッチと、
前記蓄電装置と前記測定手段との間の接続／非接続を切り替える、前記第１スイッチと並列接続された第２スイッチと、
を有することを特徴とする蓄電装置の状態検出装置。 A state detection device for a power storage device,
Measuring means for measuring the voltage of the power storage device;
Control means for controlling the operation of the measuring means;
Have
The control means is operated by electric power from the power storage device,
A first switch for switching connection / disconnection between the power storage device and the control means;
A second switch connected in parallel with the first switch for switching connection / disconnection between the power storage device and the measuring means;
A state detection device for a power storage device, comprising: 請求項１記載の装置において、
前記制御手段は、前記第１スイッチを閉じることにより前記蓄電装置と接続されて前記蓄電装置からの電力により動作状態に移行し、前記第２スイッチを閉じることにより前記蓄電装置と前記測定手段とを接続することを特徴とする蓄電装置の状態検出装置。 The apparatus of claim 1.
The control means is connected to the power storage device by closing the first switch and shifts to an operating state by power from the power storage device, and the power storage device and the measurement means are connected by closing the second switch. A state detection device for a power storage device, characterized by being connected. 請求項１、２のいずれかに記載の装置において、
前記測定手段は、
前記蓄電装置の電圧を周波数に変換する手段と、
前記周波数のパルスを計数する手段と、
計数して得られた電圧データを格納し所定のタイミングで出力する手段と、
を有することを特徴とする蓄電装置の状態検出装置。 The apparatus according to claim 1,
The measuring means includes
Means for converting the voltage of the power storage device into a frequency;
Means for counting pulses of said frequency;
Means for storing voltage data obtained by counting and outputting at predetermined timing;
A state detection device for a power storage device, comprising: 請求項２記載の装置において、
前記制御手段は、前記第２スイッチを閉じることで前記蓄電装置と接続されて前記蓄電装置からの電力による動作状態を維持することを特徴とする蓄電装置の状態検出装置。 The apparatus of claim 2.
The control unit is connected to the power storage device by closing the second switch, and maintains an operation state based on electric power from the power storage device. 請求項１記載の装置において、
前記蓄電装置は、直列に接続された複数のブロックからなり、
前記制御手段及び前記測定手段は、複数の前記ブロックのそれぞれに設けられる
ことを特徴とする蓄電装置の状態検出装置。 The apparatus of claim 1.
The power storage device comprises a plurality of blocks connected in series,
The control unit and the measurement unit are provided in each of the plurality of blocks.
JP2007126449A 2007-05-11 2007-05-11 Storage device state detection device Expired - Fee Related JP4989303B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007126449A JP4989303B2 (en) 2007-05-11 2007-05-11 Storage device state detection device
US12/114,653 US8237447B2 (en) 2007-05-11 2008-05-02 Apparatus for detecting state of storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126449A JP4989303B2 (en) 2007-05-11 2007-05-11 Storage device state detection device

Publications (2)

Publication Number Publication Date
JP2008281464A true JP2008281464A (en) 2008-11-20
JP4989303B2 JP4989303B2 (en) 2012-08-01

Family

ID=40142396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126449A Expired - Fee Related JP4989303B2 (en) 2007-05-11 2007-05-11 Storage device state detection device

Country Status (1)

Country Link
JP (1) JP4989303B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156625A (en) * 2008-12-29 2010-07-15 Yanagi Elec Co Ltd Apparatus for measuring state of power supply element and apparatus for monitoring state of dc power supply
WO2010134625A1 (en) * 2009-05-20 2010-11-25 Nissan Motor Co., Ltd. Battery voltage monitoring device
JP2015089212A (en) * 2013-10-30 2015-05-07 株式会社Ｇｓユアサ Monitoring system for power storage element
KR101681033B1 (en) 2009-12-22 2016-11-30 에이비비 리써치 리미티드 Battery energy storage system with short circuit protection, and method
WO2023176129A1 (en) * 2022-03-16 2023-09-21 株式会社村田製作所 Storage battery module and storage battery system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956083A (en) * 1995-08-03 1997-02-25 Motorola Inc Peak voltage for battery charging circuit and peak slope detector
JP2005261193A (en) * 2005-03-18 2005-09-22 Nissan Motor Co Ltd Voltage detector for battery pack for motor vehicle
JP2008281465A (en) * 2007-05-11 2008-11-20 Panasonic Ev Energy Co Ltd State detection device of energy storage device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956083A (en) * 1995-08-03 1997-02-25 Motorola Inc Peak voltage for battery charging circuit and peak slope detector
JP2005261193A (en) * 2005-03-18 2005-09-22 Nissan Motor Co Ltd Voltage detector for battery pack for motor vehicle
JP2008281465A (en) * 2007-05-11 2008-11-20 Panasonic Ev Energy Co Ltd State detection device of energy storage device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156625A (en) * 2008-12-29 2010-07-15 Yanagi Elec Co Ltd Apparatus for measuring state of power supply element and apparatus for monitoring state of dc power supply
WO2010134625A1 (en) * 2009-05-20 2010-11-25 Nissan Motor Co., Ltd. Battery voltage monitoring device
JP2011004585A (en) * 2009-05-20 2011-01-06 Nissan Motor Co Ltd Battery pack monitor
KR101251144B1 (en) * 2009-05-20 2013-04-09 닛산 지도우샤 가부시키가이샤 Battery voltage monitoring device
US10033201B2 (en) 2009-05-20 2018-07-24 Nissan Motor Co., Ltd. Battery voltage monitoring device
KR101681033B1 (en) 2009-12-22 2016-11-30 에이비비 리써치 리미티드 Battery energy storage system with short circuit protection, and method
JP2015089212A (en) * 2013-10-30 2015-05-07 株式会社Ｇｓユアサ Monitoring system for power storage element
WO2023176129A1 (en) * 2022-03-16 2023-09-21 株式会社村田製作所 Storage battery module and storage battery system

Also Published As

Publication number Publication date
JP4989303B2 (en) 2012-08-01

Similar Documents

Publication Publication Date Title
US8237447B2 (en) Apparatus for detecting state of storage device
US7638973B2 (en) System for controlling voltage balancing in a plurality of lithium-ion cell battery packs and method thereof
JP2001289888A (en) Laminated voltage-measuring apparatus
TWI558057B (en) Charge and discharge control circuit and battery device
JP4774011B2 (en) Storage device state detection device
US8307223B2 (en) Battery management system and driving method thereof
JP4989303B2 (en) Storage device state detection device
JP2012208067A (en) Battery voltage detection device
JP4855871B2 (en) Charger
JP6139775B2 (en) Storage battery device and storage battery system
JP2009089487A (en) Integrated circuit for battery cell, and vehicle power supply system for vehicle using the integrated circuit
JP2013519904A (en) Leakage detection of wireless cable operated by sensor
JP2014054164A (en) Power storage device and power path opening/closing device
US20120089352A1 (en) Modular device for protecting and monitoring a battery
JPH10271700A (en) Charger
JPH10213638A (en) Method for detecting remaining capacity of secondary battery
JP4421070B2 (en) Laminate voltage measuring device
US9817076B2 (en) Estimation circuit for SOC and SOH of battery
JP2003009405A (en) Power unit
JP2011106855A (en) Power supply device
JP2012208066A (en) Battery voltage detection device
JP2002374633A (en) Power storage device
CN106556741B (en) Device and method for measuring internal resistance of storage battery pack
JP2023516317A (en) Battery management device, battery pack, battery system and battery management method
JP7458957B2 (en) wireless communication system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120427

R150 Certificate of patent or registration of utility model

Ref document number: 4989303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees