JP2008260239A - 画像形成装置 - Google Patents

Abstract

【課題】 標準の高速シリアル通信の構成は高価であるという課題があった。
【解決手段】 コントローラとエンジン間を高速なシリアル通信でデータ転送を行うとともに、コントローラとエンジン間をＦＦＣで接続する。
【選択図】 図１

Description

本発明は、画像形成装置における画像データのシリアルデータ転送に関するものである。

画像印刷装置としてのページプリンタは、図２に示すように、ネットワーク、ＵＳＢインタフェース等を介して、プリンタドライバを有するホストコンピュータに接続される。また、ページプリンタはコントローラ部とエンジン部を有する。コントローラ部は、ホストコンピュータ等の機器が印刷元データから生成した中間出力データを出力に適した出力画像データに変換する。エンジン部は、コントローラ部から出力された出力画像データを取得し、紙等のメディアに画像出力する。このコントローラ部に適した中間出力データの生成は、一般にはプリンタドライバと呼ばれるソフトウェアで行われる。さらに、コントローラ部で中間出力データをエンジン部に適した出力画像データに変換し、エンジン部からの画像転送許可信号に同期してエンジン部にビデオ信号として出力する。エンジン部では電子写真プロセスを制御・駆動し、入力されたビデオ信号を紙等のメディア上に画像として出力する。

図３は従来の画像出力装置の構成を示すブロック図である。コントローラ部１とエンジン部２を高速シリアル転送手段３で接続されている。コントローラ部１は、ホストコンピュータで生成された中間出力データをラスタイメージの画像データに変換する。高速シリアル転送手段３は、コントローラ部１から出力された画像データをエンジン部２に転送する。エンジン部２は、前記画像データに基づいて電子写真方式を用いて画像を出力する。

近年、プリンタエンジンの高解像度化、高速度化に伴い、画像データの伝送速度の高速化が要求されている。昨今のシリアルデータ転送技術の進歩により、高速なシリアル転送技術を用いて画像データを高速にシリアル転送することが可能になってきている。（特許文献１）例えば、ＩＥＥＥ１３９４標準の高速シリアル通信を使用すると、４００Ｍｂｐｓの転送が可能になっている。

図４はＩＥＥＥ１３９４標準の高速シリアル通信インタフェース３３のブロック図を示したものである。高速シリアル通信インタフェースは、エンコード・デコードやアービテーションを行う物理層用ＩＣ３５と、サイクルコントロール、パケットの送信、およびパケットの受信を行うリンク層用ＩＣ３４を備えている。物理層用ＩＣ３５にはコネクタ３６が接続されている。コネクタは図示しないシリアルケーブルを通じて、他の高速シリアル通信インタフェースと接続され、高速シリアル通信が可能となる。
特開２００１−０１６３８２

背景技術にて説明したように、プリンタエンジンの高解像度化、高速度化に伴い、画像データの伝送速度の高速化が要求されている。また、昨今のシリアルデータ転送技術の進歩により、高速なシリアル転送技術を用いて画像データを高速にシリアル転送することが可能になってきている。しかしながら、例えばＩＥＥＥ１３９４標準のシリアル通信では、標準のＩＣ、コネクタ、シリアルケーブルを備えることが必要となり、高価な構成となってしまうという課題があった。

本発明は、上記課題に鑑みてなされたものであり、コントローラ部とエンジン部のインタフェースとして高速シリアル通信を用いるとともに、コントローラ部とエンジン部の接続をＦＦＣで行うことにより、安価な構成の画像形成装置を提供することを目的とする。

上記課題を解決するために、請求項１に記載の発明は、印刷データに基づいて、画像形成に必要なラスタデータを生成する画像処理手段と前記ラスタデータに基づいて画像形成を行う画像形成手段と前記画像処理手段と前記画像形成手段間のデータ転送を高速なシリアル通信で行う画像形成装置において、前記画像処理手段と前記画像形成手段との接続をＦＦＣで行うことを特徴とするものである。

また、請求項２に記載の発明は、請求項１に記載の画像形成装置において、前記画像処理手段から前記画像形成手段間の高速なシリアル通信をＬＶＤＳで行うことを特徴とするものである。

また、請求項３に記載の発明は、請求項１乃至２に記載の画像形成装置において、前記ＦＦＣは、前記画像処理手段あるいは前記画像形成手段のいずれかの基板に直付けされていることを特徴とするものである。

請求項１に記載の発明によれば、コントローラ部とエンジン部のインタフェースとして高速シリアル通信を用いるとともに、両者の接続をＦＦＣで行うことにより、安価な構成の画像形成装置を提供できるという効果がある。

請求項２に記載の発明によれば、ＬＶＤＳを用いているので、高速なシリアル通信が実現できるという効果がある。

請求項３に記載の発明によれば、コネクタが片側のみしか必要ないため、コストダウンを実現しつつ、コネクタのインピーダンス分が低減でき、高速なシリアル通信が実現できるという効果がある。

（実施例１）
以下、添付図面に従って本発明にかかる実施例を詳細に説明する。

図１は、本発明の実施例における画像形成装置の画像データ転送に関わるブロックの構成を示すブロック図である。

本実施例のシステムは、コントローラ部１とエンジン部２に分けられてコントローラ部１とエンジン部２の間を高速なシリアルデータ転送手段６、７を用いて、エンジン部２をコントロールする制御信号および画像データをシリアル転送している。

本実施例のコントローラ部１の構成を説明する。ＣＰＵ４は、図示しないホストコンピュータとの通信や、画像形成装置全体の印刷シーケンス制御を行うものである。画像処理部５は、ホストコンピュータからの印刷データをラスタイメージに変換する等の画像処理を行う画像処理手段である。シリアルデータ転送手段は、ＣＰＵ４および画像処理部５と接続され、エンジン部２を制御するための信号や画像データを転送する。シリアルデータ転送手段６は、コントローラ部１とエンジン部２間の信号転送手段として以下のシリアル転送手段を備える。コントローラ部１がエンジン部２をコントロールするためのコマンドを送信するコマンド送信手段。コマンドに対するエンジン部２のレスポンスを受信するコマンドレスポンス受信手段。エンジン部２のイベントを受信するイベント受信手段。エンジン部２のイベント信号に対するレスポンスを送信するイベントレスポンス送信手段。コントローラ部１からエンジン部２へ画像データを送信する画像データ送信手段。

次に、エンジン部２の構成を説明する。エンジン部２のシリアルデータ転送手段７は、コントローラ部１とエンジン部２間の信号転送手段として以下のシリアル転送手段を備える。コントローラ部１がエンジン部２をコントロールするためのコマンドを受信するコマンド受信手段。コマンドに対するレスポンスを送信するコマンドレスポンス送信手段。エンジン部２のイベントを送信するイベント送信手段。エンジン部２のイベント信号に対するコントローラ部１のレスポンスを受信するイベントレスポンス受信手段。コントローラ部１からの画像データを受信するための画像データ受信手段。シリアルデータ転送手段７は、ＣＰＵ８と画像処理部９と接続されている。ＣＰＵ８は、エンジン部２の画像形成動作を制御するためのものである。画像処理部９はコントローラ部１から受信した画像データを、図示しない光スキャナ部のレーザダイオードをオンオフする電気信号に変換するための画像処理手段である。画像処理部９で処理された画像データは、図示しないレーザダイオードドライバに出力される。

前記シリアルデータ転送手段は、６００Ｍｂｐｓ〜１Ｇｂｐｓの転送レートを有するシリアルデータ転送手段を用いるとよい。例えば、前記シリアルデータ転送手段の転送レートを８００Ｍｂｐｓとすると、１秒間あたり、１００ＭＢのデータを転送できる。Ａ４、６００ｄｐｉ、各ドットの画像データサイズを８ビットとすると、１ページあたりの画像データ量は３２ＭＢとなる。前記シリアル転送手段を用いて画像データを転送すると、１秒間に約３ページ分のデータを転送できる。つまり、１分間に約１８０ページのデータを転送できる。これは、エンジン部２のプリント速度が１分間あたり、２０ページ〜４０ページであることと比較して十分速い。

また、前記シリアルデータ転送手段に、ＬＶＤＳドライバ／レシーバを用いて、ＬＶＤＳでインタフェースするとよい。

図１の３は、コントローラ部１およびエンジン部２の高速シリアル転送手段６、７を接続するためのＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）である。２０、２１はＦＦＣ３をコントローラ部１の基板およびエンジン部２の基板に接続するためのＦＦＣコネクタである。このように、コントローラ部１とエンジン部２をＦＦＣで接続することにより、安価な構成を実現できる。

図５は、前記シリアル転送手段の一例として画像データ送信手段を示したブロック図である。１０は、画像処理手段５からのパラレルデータを入力するためのインタフェース回路である。１１は、入力されたデータにスクランブルをかけるためのスクランブラである。１２は、スクランブル後のデータを８Ｂ１０Ｂ変換するための８Ｂ１０Ｂ変換部である。１３は、パラレルデータをシリアルデータに変換するためのパラシリ変換部である。１４は、差動信号で出力するためのＬＶＤＳドライバである。

図６は、前記シリアル転送手段の一例として画像データ受信手段を示したブロック図である。１５は、差動信号で入力されたデータを受信するためのＬＶＤＳレシーバである。１６は、シリアルデータをパラレルデータに変換するためのシリパラ変換部である。１７は、パラレルデータを１０Ｂ８Ｂ変換する１０Ｂ８Ｂ変換部である。１８は、入力されたデータにスクランブルをかけて、スクランブル前のデータに戻すためのスクランブラである。１９は、画像処理手段９へパラレルデータを出力するためのインタフェース回路である。

図５、図６の画像データ送信手段、画像データ受信手段を組み合わせて使用することにより、高速なシリアル転送を実現できる。

本実施例では、コントローラ部１とエンジン部１との間の制御信号の通信路としてコマンド、コマンドレスポンス、イベント、イベントレスポンスの４種類の通信路をあげている。しかし、これら全てが必要ではなく、コマンドとイベントの２種類の通信路でもよいし、必要に応じて通信路を増やしてもよい。また、画像データ通信路が１レーンである例を示した。画像データ通信路は、複数レーンあってもよい。例えば、ＲＧＢデータを送るために色毎に３種類の画像データ通信路を備えてもよいし、ＣＭＹＫデータを送るために色毎に４種類の画像データ通信路を備えてもよい。本実施例では、シリアルデータ転送速度を６００Ｍｂｐｓ〜１Ｇｂｐｓとしたが、これらの転送速度に限るものではない。エンジン部２のプリント速度に応じてシリアルデータ転送速度を変更してもよい。また、画像処理部５とシリアルデータ送信手段６を同一のＡＳＩＣで構成してもよい。同様に、画像処理部９とシリアルデータ受信手段７を同一のＡＳＩＣで構成してもよい。

以上、第一の実施例によれば、コントローラ部１とエンジン部２のデータ転送を高速シリアル通信にするとともに、ＦＦＣで接続することにより、安価な構成を実現できるという効果がある。

（実施例２）
図７は、本発明の実施例における画像形成装置の画像データ転送に関わるブロックの構成を示すブロック図である。実施例１と同じ箇所には同じ番号を付してある。第一の実施例と異なるのは、エンジン部２の基板にはＦＦＣ３のコネクタがなく、ＦＦＣ３がエンジン部の基板に直に半田づけされている点である。その他の動作は実施例１と同様である。本実施例では、エンジン部２の基板にＦＦＣ３を直付けする構成としている。反対に、コントローラ部１の基板にＦＦＣ３を直付けする構成にしても良い。

以上、第二の実施例によれば、ＦＦＣ３を直付けすることにより、コネクタを削減できてコスト低減が可能になる。その上、ＦＦＣコネクタ１個のインピーダンスを低減することができるため、高速転送に適した通信路にすることができるという効果がある。

本発明の第一の実施例における、画像形成装置の構成を示すブロック図である。 一般的なプリンタの構成を説明する図である。 従来の画像出力装置の構成を示すブロック図である。 ＩＥＥＥ１３９４標準の高速シリアルインタフェースに関するハードウェアのブロック図である。 本発明の第一の実施例における、画像データ送信手段の構成を示すブロック図である。 本発明の第一の実施例における、画像データ受信手段の構成を示すブロック図である。 本発明の第二の実施例における、画像形成装置の構成を示すブロック図である。

符号の説明

１ コントローラ部
２ エンジン部
３ ＦＦＣ
４ ＣＰＵ
５ 画像処理手段
６ シリアル転送手段
７ シリアル転送手段
８ ＣＰＵ
９ 画像処理手段
２０、２１ ＦＦＣコネクタ

Claims (3)

1. 印刷データに基づいて、画像形成に必要なラスタデータを生成する画像処理手段と前記ラスタデータに基づいて画像形成を行う画像形成手段と前記画像処理手段と前記画像形成手段間のデータ転送を高速なシリアル通信で行う画像形成装置において、前記画像処理手段と前記画像形成手段との接続をＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）で行うことを特徴とする画像形成装置。
2. 前記画像処理手段から前記画像形成手段間の高速なシリアル通信をＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）で行うことを特徴とする請求項１に記載の画像形成装置。
3. 前記ＦＦＣは、前記画像処理手段あるいは前記画像形成手段のいずれかの基板に直付けされていることを特徴とする請求項１乃至２に記載の画像形成装置。

Images