JP2008226896A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008226896A
JP2008226896A JP2007058718A JP2007058718A JP2008226896A JP 2008226896 A JP2008226896 A JP 2008226896A JP 2007058718 A JP2007058718 A JP 2007058718A JP 2007058718 A JP2007058718 A JP 2007058718A JP 2008226896 A JP2008226896 A JP 2008226896A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
silicon
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007058718A
Other languages
Japanese (ja)
Inventor
Katsuyoshi Washio
勝由 鷲尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007058718A priority Critical patent/JP2008226896A/en
Publication of JP2008226896A publication Critical patent/JP2008226896A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a bipolar transistor that can establish a high gain and a high speed when the transistor is subject to microfabrication. <P>SOLUTION: The semiconductor device has an external base area 7 with a larger band gap than a base area 5 on the side face of the base area. The base area 5 typically uses silicon-germanium. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本願発明は、半導体層の横方向に電流の流れるのを防止した構造を有する半導体装置に関するものである。本構造は、特に、高利得で高速動作に適したバイポーラトランジスタに用いて有用であり、更には、例えば、シリコン・ゲルマニウムをベース層として用いたバイポーラトランジスタに適用して有用なものである。   The present invention relates to a semiconductor device having a structure that prevents current from flowing in the lateral direction of a semiconductor layer. This structure is particularly useful when used for a bipolar transistor suitable for high-speed operation at a high gain, and is useful when applied to a bipolar transistor using, for example, silicon-germanium as a base layer.

バイポーラトランジスタの高利得化と高速化を図るためには、コレクタ電流の担い手である電子が可能な限り1次元的に、エミッタからベースを抜けてコレクタに流れるようにする必要がある。しかしながら、電流の流れが半導体基板に垂直であるバイポーラトランジスタにおいては、トランジスタの構成要素である各層を引き出すための領域が必要である。それ故、ベース領域の周囲には端子の引き出しのために必要な領域(以下、外部ベースと記す)を設ける。その結果、電子の一部が外部ベースを経由してベース端子に流れ、利得が低下する。また、コレクタに達する電子の一部はエミッタの周辺で2次元的に広がり、通過するベースの距離が長くなり速度が低下するなどの問題を生じる。   In order to increase the gain and speed of the bipolar transistor, it is necessary to allow the electrons that are the collector current to flow from the emitter through the base to the collector in one dimension as much as possible. However, in a bipolar transistor in which the current flow is perpendicular to the semiconductor substrate, a region for extracting each layer that is a component of the transistor is necessary. Therefore, an area necessary for pulling out terminals (hereinafter referred to as an external base) is provided around the base area. As a result, part of the electrons flows to the base terminal via the external base, and the gain is reduced. In addition, some of the electrons reaching the collector spread two-dimensionally around the emitter, causing a problem that the distance of the passing base becomes longer and the speed is lowered.

シリコン・ゲルマニウムをベース層として用いたバイポーラトランジスタでは、ベース層のゲルマニウムの組成比によって、高利得化と高速化が図られている。その例は、例えば2003年 IEDM テクニカル ダイジェスト(IEDM Technical Digest)p.113である(非特許文献1)。シリコンよりバンドギャップの小さいシリコン・ゲルマニウム層をベースに用い、そのバンドギャップ差により、電子のベースへの注入を増加させ、高利得化を実現している。又、これによって、ベース層を薄層化・高濃度化することができ、良好な高速動作性能を得ることができる。   In a bipolar transistor using silicon-germanium as a base layer, high gain and high speed are achieved depending on the composition ratio of germanium in the base layer. Examples include, for example, the 2003 IEDM Technical Digest p. 113 (Non-Patent Document 1). A silicon-germanium layer having a band gap smaller than that of silicon is used as a base, and due to the difference in the band gap, injection of electrons into the base is increased to achieve high gain. This also makes it possible to reduce the thickness and concentration of the base layer and to obtain good high-speed operation performance.

2003年 IEDM テクニカル ダイジェスト(IEDM Technical Digest)p.1132003 IEDM Technical Digest p. 113

本願発明の目的は、半導体層の横方向に電流の流れるのを防止した構造を有する半導体装置を提供するものである。わけても、本願発明は、この構造を適用して、高利得で高速動作に適したバイポーラトランジスタを提供するものである。バイポーラトランジスタに関して、より具体的な技術的な側面では、本願発明はトランジスタを微細化した際に、高利得と高速性を実現できるバイポーラトランジスタを提供することにある。   An object of the present invention is to provide a semiconductor device having a structure that prevents a current from flowing in the lateral direction of a semiconductor layer. In particular, the present invention applies this structure to provide a bipolar transistor suitable for high speed and high speed operation. With respect to the bipolar transistor, in a more specific technical aspect, the present invention is to provide a bipolar transistor capable of realizing high gain and high speed when the transistor is miniaturized.

こうした目的を実現するため、本願発明の代表的な例であるシリコン・ゲルマニウム層をベース層として用いたバイポーラトランジスタを例として、解決すべき課題を以下に説明する。   In order to realize such an object, problems to be solved will be described below by taking a bipolar transistor using a silicon-germanium layer as a base layer as a representative example of the present invention as an example.

図2は、これまでのシリコン・ゲルマニウムをベース層に用いたバイポーラトランジスタのモデル構造の断面図である。こうしたバイポーラトランジスタには、次のような課題がある。   FIG. 2 is a cross-sectional view of a conventional bipolar transistor model structure using silicon-germanium as a base layer. Such bipolar transistors have the following problems.

図3A及び図3Bにバイポーラトランジスタの主要部の拡大断面図を示す。図3Aは本願発明に関するもの、図3Bは図2に例示したこれまでの例に関するものである。符号3は低濃度n型シリコン層、4は低濃度n型シリコン・ゲルマニウム層、5はp型シリコン・ゲルマニウム層(ベース層)、6は高濃度シリコン層(エミッタ層)、7は高濃度p型シリコン層(外部ベース層)、11、12はシリコン酸化膜、及び50、51は電子電流の流れである。図2に例示したシリコン・ゲルマニウムをベース層に用いたバイポーラトランジスタの主要部分では、図3Bに例示されるように、電子電流の流れ50はエミッタ層6の周辺部において、ベース層5内で横方向に大きく広がって流れる。このため、エミッタ端部近傍のベース層内で電子が通過する距離が長くなり、速度の低下を招いてしまう。この動作速度低下は、エミッタを微細化することによって、エミッタ周辺の割合がエミッタ底面に比べて大きくなり、周辺に流れる電子電流の割合が増加し、一層顕著になる。   3A and 3B are enlarged sectional views of main parts of the bipolar transistor. 3A relates to the present invention, and FIG. 3B relates to the previous example illustrated in FIG. Reference numeral 3 is a low concentration n-type silicon layer, 4 is a low concentration n-type silicon / germanium layer, 5 is a p-type silicon / germanium layer (base layer), 6 is a high concentration silicon layer (emitter layer), and 7 is a high concentration p. Type silicon layers (external base layers) 11 and 12 are silicon oxide films, and 50 and 51 are flows of electron current. In the main part of the bipolar transistor using silicon-germanium as the base layer illustrated in FIG. 2, the electron current flow 50 is transverse in the base layer 5 at the periphery of the emitter layer 6, as illustrated in FIG. 3B. It spreads greatly in the direction. For this reason, the distance that electrons pass through in the base layer in the vicinity of the emitter end becomes longer, and the speed is lowered. This reduction in operating speed becomes more prominent by making the emitter finer, the ratio of the periphery of the emitter becomes larger than that of the bottom surface of the emitter, and the ratio of the electron current flowing to the periphery increases.

更に、電子電流の一部はエミッタ6の周辺部からベース5を横方向に流れて(電子電流51)ベース電流となり、利得の低下を生じてしまう。この利得低下は、前述の動作速度低下と同様の理由により、エミッタを微細化することによって、一層顕著になる。   Further, a part of the electron current flows laterally from the peripheral portion of the emitter 6 through the base 5 (electron current 51) to become a base current, resulting in a decrease in gain. This reduction in gain becomes more prominent by miniaturizing the emitter for the same reason as the above-described reduction in operating speed.

本願発明は、エミッタを微細化しても、高利得・高速性がほとんど損なわれない半導体装置、わけてもバイポーラ・トランジスタを提供せんとするものである。   The present invention is intended to provide a semiconductor device, in particular, a bipolar transistor, in which high gain and high speed are hardly impaired even if the emitter is miniaturized.

本願発明は、わけても単結晶シリコン・ゲルマニウム層をベース層として用いたバイポーラトランジスタにおいて有用である。   The present invention is particularly useful in a bipolar transistor using a single crystal silicon / germanium layer as a base layer.

本願発明は、エミッタの周辺部において、電子電流がベース内で横方向に広がらず、更に、電子電流がエミッタ周辺部からベース電極に流れないように構成することである。よって、エミッタを微細化して、エミッタ周辺の割合がエミッタ底面に比べて大きくなっても、動作速度と利得の顕著な低下を生じず、良好な特性を得ることができる。   The present invention is configured such that the electron current does not spread laterally in the base in the periphery of the emitter, and further, the electron current does not flow from the emitter periphery to the base electrode. Therefore, even if the emitter is miniaturized and the ratio of the periphery of the emitter is larger than that of the bottom surface of the emitter, the operating speed and gain are not significantly reduced, and good characteristics can be obtained.

以下に、本願発明の主な諸形態を列挙する。   The main aspects of the present invention are listed below.

本願発明の代表的な半導体装置は、第2導電型の第2の半導体層、例えば図1で言えば、第2導電型の第3の半導体層である外部ベース領域7のバンドギャップが、ベース領域5のバンドギャップより広いことを特徴とするものである。   A representative semiconductor device of the present invention has a base band gap of an external base region 7 which is a second semiconductor layer of a second conductivity type, for example, a third semiconductor layer of the second conductivity type in FIG. It is characterized by being wider than the band gap of the region 5.

前記第1の半導体層と、前記第2および第3の半導体層との間に、第1導電型の第5の半導体層を有し、該第5の半導体層のバンドギャップが前記第1の半導体層のバンドギャップより狭くすれば好適である。   A fifth semiconductor layer of a first conductivity type is provided between the first semiconductor layer and the second and third semiconductor layers, and a band gap of the fifth semiconductor layer is the first semiconductor layer. It is preferable to make it narrower than the band gap of the semiconductor layer.

前記第1の半導体層と、前記第5の半導体層との間に、前記第1の半導体層より不純物濃度が低い第1導電型の第6の半導体層を有しても良い。   A sixth conductivity type first semiconductor layer having an impurity concentration lower than that of the first semiconductor layer may be provided between the first semiconductor layer and the fifth semiconductor layer.

前記第2の半導体層と、前記第4の半導体層との間に、前記第4の半導体層より不純物濃度が低い第1導電型の第7の半導体層を有すれば好適である。   It is preferable that a seventh conductivity type first semiconductor layer having an impurity concentration lower than that of the fourth semiconductor layer is provided between the second semiconductor layer and the fourth semiconductor layer.

前記第1の半導体層と、前記第3の半導体層との間の一部に、第1の絶縁膜を有すれば好適である。   It is preferable that a first insulating film is provided in a part between the first semiconductor layer and the third semiconductor layer.

前記第2の半導体層下の一部に、周囲より不純物濃度が高い第1導電型の第8の半導体層を有すれば好適である。   It is preferable that an eighth semiconductor layer of the first conductivity type having a higher impurity concentration than the surroundings is provided in a part below the second semiconductor layer.

前記第1、第3および第4の半導体層の上面の少なくとも一部に金属もしくは金属化合物を有すれば好適である。   It is preferable that at least a part of the upper surfaces of the first, third and fourth semiconductor layers have a metal or a metal compound.

前記第2の半導体層が単結晶シリコン・ゲルマニウム層で、バンドギャップをゲルマニウムの組成比で制御すれば好適である。   It is preferable if the second semiconductor layer is a single crystal silicon / germanium layer and the band gap is controlled by the composition ratio of germanium.

前記半導体装置は、前記第1の半導体層をコレクタ、前記第2と第3の半導体層をベース、前記第4の半導体をエミッタとするバイポーラトランジスタに好適である   The semiconductor device is suitable for a bipolar transistor having the first semiconductor layer as a collector, the second and third semiconductor layers as a base, and the fourth semiconductor as an emitter.

本願発明は、第1の観点によれば、半導体層の横方向に電流の流れるのを防止した構造を有する半導体装置を提供することが出来る。   According to the first aspect, the present invention can provide a semiconductor device having a structure that prevents a current from flowing in the lateral direction of the semiconductor layer.

本願発明は、その他の観点によれば、高利得で高速動作に適したバイポーラトランジスタを提供することが出来る。   According to another aspect of the present invention, a bipolar transistor suitable for high speed and high speed operation can be provided.

本願発明に係る半導体装置の好適な具体的な実施の形態の代表例は、バイポーラトランジスタであるので、この形態をもって説明する。   Since a representative example of a preferred specific embodiment of the semiconductor device according to the present invention is a bipolar transistor, this embodiment will be described.

本願発明に係るバイポーラトランジスタは次の構成を有する。即ち、本願発明は、コレクタ領域となる第1導電型の第1の半導体層と、該第1の半導体層表面上に設けられたベース領域となる第2導電型の第2の半導体層と、前記第1の半導体層表面上に設けられ該第2の半導体層と側面で接する外部ベース領域となる第2導電型の第3の半導体層と、前記第2の半導体層上に設けられたエミッタ領域となる第1導電型の第4の半導体層を有し、前記第3の半導体層のバンドギャップが前記第2の半導体層のバンドギャップより広いことを特徴とするものである。   The bipolar transistor according to the present invention has the following configuration. That is, the present invention relates to a first conductive type first semiconductor layer serving as a collector region, and a second conductive type second semiconductor layer serving as a base region provided on the surface of the first semiconductor layer; A third semiconductor layer of a second conductivity type provided on the surface of the first semiconductor layer and serving as an external base region in contact with the second semiconductor layer at a side surface; and an emitter provided on the second semiconductor layer A fourth semiconductor layer of a first conductivity type serving as a region is provided, and a band gap of the third semiconductor layer is wider than a band gap of the second semiconductor layer.

この実施の形態は、例えば、前記第3の半導体層がシリコンで、前記第2の半導体層がシリコン・ゲルマニウム層である場合、外部ベース領域となる第3の半導体層のバンドギャップが、ベース領域となる第2の半導体層のバンドギャップより広いため、電子電流はそのバンドギャップ差によりブロックされ、外部ベース領域へ流れない。よって、電子電流はほぼ1次元的にエミッタからコレクタに向かって流れ、利得や動作速度の低下を生じず、良好な特性を得ることができる。   In this embodiment, for example, when the third semiconductor layer is silicon and the second semiconductor layer is a silicon-germanium layer, the band gap of the third semiconductor layer serving as the external base region is the base region. Therefore, the electron current is blocked by the band gap difference and does not flow to the external base region. Therefore, the electron current flows almost one-dimensionally from the emitter to the collector, and good characteristics can be obtained without causing a decrease in gain or operating speed.

本願発明におけるベース、エミッタ、およびコレクタの厚さは通例のバイポーラトランジスタでの設計に準じて十分である。例えば、ベース層は5nmより100nm程度、エミッタ層は10nmより200nm程度が多用される。又、コレクタ層はその厚さは本願発明の効果にそれほど大きな影響はないが、多くは0.1μmより1μm程度で設計される。また、ベース層のゲルマニウムの組成比は5%より25%程度が通例である。   The base, emitter, and collector thicknesses of the present invention are sufficient in accordance with a conventional bipolar transistor design. For example, the base layer is frequently used from about 5 nm to about 100 nm, and the emitter layer is used from about 10 nm to about 200 nm. Further, the thickness of the collector layer is not so greatly affected by the effect of the present invention, but in many cases, it is designed to be about 0.1 μm to 1 μm. The composition ratio of germanium in the base layer is usually about 5% to 25%.

尚、本願発明の代表的な実施の形態としてシリコン・ゲルマニウムをベース層とした例を用いて説明するが、本願発明は各種半導体材料、即ち、バイポーラ・トランジスタを構成出来る半導体材料であれば適用可能なものである。   The present invention will be described using an example in which silicon-germanium is used as a base layer as a typical embodiment of the present invention. However, the present invention can be applied to various semiconductor materials, that is, semiconductor materials that can constitute a bipolar transistor. Is something.

各種半導体材料として、例えばIII−V族化合物半導体材料、II−VI族化合物半導体材料などを用いても実施出来ることは言うまでもない。III−V族化合物半導体材料の例としては例えば、(Al、Ga、In)と(As、P、Sb、N)との混晶を代表例をしてあげることが出来る。それらは、例えば、AlAs、AlP、AlSb、AlN、GaAs、GaP、GaSb、GaN、InAs、InP、InSb、InNなどである。更には、これらの3元素および4元素など混晶をも用い得る。   Needless to say, the present invention can be carried out by using, for example, a group III-V compound semiconductor material or a group II-VI compound semiconductor material as various semiconductor materials. As an example of the III-V group compound semiconductor material, a mixed crystal of (Al, Ga, In) and (As, P, Sb, N) can be given as a representative example. They are, for example, AlAs, AlP, AlSb, AlN, GaAs, GaP, GaSb, GaN, InAs, InP, InSb, InN, and the like. Furthermore, mixed crystals such as these three elements and four elements can also be used.

また、II−VI族化合物半導体材料としては、例えばZn、Cd、Hgのカルコゲナイド系混晶が代表的な例である。   Moreover, as a II-VI group compound semiconductor material, for example, a chalcogenide mixed crystal of Zn, Cd, and Hg is a typical example.

次に、本発明に係る半導体装置の更に具体的な実施の形態につき、添付図面を参照しながら以下詳細に説明する。   Next, more specific embodiments of the semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

<実施例1>
図1は、本発明に係る第1の実施の形態を示すバイポーラトランジスタの断面図である。要点は次の通りである。シリコン・ゲルマニウムのベース層5(第2の導電型の第2の半導体層)の側面に、ベース層5よりバンドギャップが広いシリコンもしくはシリコン・ゲルマニウムの外部ベース層7(第2の導電型の第3の半導体層)を接続して設けている。ここで、外部ベース層7にシリコン・ゲルマニウムを用いる場合は、ベース層5よりゲルマニウムの組成比を小さくすることで、バンドギャップを広くすればよい。又、エミッタ層6(第1の導電型の第4の半導体層)の周辺端から外部ベース層7までの距離は、ベース層5の厚さにも依存するが、5nmより100nm程度に設定する。
<Example 1>
FIG. 1 is a sectional view of a bipolar transistor showing a first embodiment according to the present invention. The main points are as follows. On the side surface of the silicon-germanium base layer 5 (second semiconductor layer of the second conductivity type), a silicon or silicon-germanium external base layer 7 (second conductivity type second semiconductor layer having a wider band gap than the base layer 5). 3 semiconductor layers) are connected to each other. Here, when silicon-germanium is used for the external base layer 7, the band gap may be widened by making the composition ratio of germanium smaller than that of the base layer 5. Further, the distance from the peripheral edge of the emitter layer 6 (first conductive type fourth semiconductor layer) to the external base layer 7 is set to about 5 nm to 100 nm, depending on the thickness of the base layer 5. .

以下、図1に示した構造のバイポーラトランジスタの製造方法を図1、図5A及び図5Bを用いて説明する。尚、図5A及び図5Bは製造方法を示す装置の断面図である。   Hereinafter, a method for manufacturing the bipolar transistor having the structure shown in FIG. 1 will be described with reference to FIGS. 1, 5A and 5B. 5A and 5B are cross-sectional views of the apparatus showing the manufacturing method.

半導体基板1上の全面もしくは一部に高濃度n型シリコンのコレクタ層2(第1の導電型の第1の半導体層)を、エピタキシャル成長や不純物拡散により形成する。次いで、全面に低濃度n型シリコン層3、低濃度n型シリコン・ゲルマニウム層4、高濃度p型シリコンの外部ベース層7(第2の導電型の第3の半導体層)を順次エピタキシャル成長する。絶縁膜11を形成の後、パターンニングにより、絶縁膜の開口部66を形成する。次いで、シリコン・ゲルマニウム層に対してシリコンを選択的にエッチングできるアルカリ系のウエットエッチングにより、絶縁膜の開口部66直下の高濃度p型シリコン外部ベース層7をエッチングして、その開口部77を形成する(図5A)。   A high concentration n-type silicon collector layer 2 (first conductivity type first semiconductor layer) is formed on the entire surface or a part of the semiconductor substrate 1 by epitaxial growth or impurity diffusion. Next, a low-concentration n-type silicon layer 3, a low-concentration n-type silicon / germanium layer 4 and a high-concentration p-type silicon external base layer 7 (second semiconductor layer of the second conductivity type) are epitaxially grown sequentially. After forming the insulating film 11, an opening 66 of the insulating film is formed by patterning. Next, the high-concentration p-type silicon outer base layer 7 immediately below the opening 66 of the insulating film is etched by alkaline wet etching that can selectively etch silicon with respect to the silicon-germanium layer, and the opening 77 is formed. Form (FIG. 5A).

次いで、p型シリコン・ゲルマニウムのベース層5(第2の導電型の第2の半導体層)を高濃度p型シリコン外部ベース層7の開口部77内のみに選択的にエピタキシャル成長し、その後、高濃度n型シリコンのエミッタ層6(第1の導電型の第4の半導体層)を形成しパターンニングする(図5B)。   Next, the p-type silicon-germanium base layer 5 (second semiconductor layer of the second conductivity type) is selectively epitaxially grown only in the opening 77 of the high-concentration p-type silicon outer base layer 7, An emitter layer 6 (first conductive type fourth semiconductor layer) of n-type silicon is formed and patterned (FIG. 5B).

次いで、絶縁膜11をパターンニングし、絶縁膜12を堆積し、エミッタ、ベースおよびコレクタの各領域に開口部を形成して、この開口部を覆ってエミッタ電極101、ベース電極102、コレクタ電極103を形成し、半導体装置が形成される。この状態の断面図が図1である。   Next, the insulating film 11 is patterned, the insulating film 12 is deposited, openings are formed in the emitter, base, and collector regions, and the emitter electrode 101, the base electrode 102, and the collector electrode 103 are covered to cover the openings. The semiconductor device is formed. A cross-sectional view of this state is shown in FIG.

尚、実施例において、半導体層について、不純物濃度の高濃度或いは低濃度とは、特段に言及がない限り、これらはバイポーラトランジスタ分野において、通例、用いている不純物濃度を用いるものである。以下の各実施例においても同様である。   In the examples, the high or low impurity concentration of the semiconductor layer is usually the impurity concentration used in the bipolar transistor field unless otherwise specified. The same applies to the following embodiments.

次いで、図1に示したバイポーラトランジスタにおいて、高利得で高速動作に適した特性を実現できることを説明する。   Next, it will be described that the bipolar transistor shown in FIG. 1 can realize characteristics suitable for high-speed operation with high gain.

図3Aに、図1の例に対応する電子電流の流れを示す。図1に例示したシリコン・ゲルマニウムをベース層5に、シリコンを外部ベース層6に用いたバイポーラトランジスタでは、図3Aに示すように、電子はエミッタ6の周辺部において、横方向に大きく広がらずに流れる。これは、シリコン・ゲルマニウムのベース層5の周囲に接続して設けたシリコンもしくはシリコン・ゲルマニウムの外部ベース層7のバンドギャップが、ベース層5よりも広いためである。このため、電子が通過する距離はエミッタ端部のベース層内でも短く、高速動作を実現できる。   FIG. 3A shows the flow of electron current corresponding to the example of FIG. In the bipolar transistor using silicon / germanium illustrated in FIG. 1 as the base layer 5 and silicon as the external base layer 6, electrons do not spread widely in the lateral direction at the periphery of the emitter 6 as shown in FIG. 3A. Flowing. This is because the band gap of the silicon or silicon-germanium external base layer 7 connected to the periphery of the silicon-germanium base layer 5 is wider than that of the base layer 5. For this reason, the distance through which electrons pass is short even in the base layer at the emitter end, and high-speed operation can be realized.

又、シリコン・ゲルマニウムのベース層5の周囲に接続して設けたシリコンの外部ベース層7のバンドギャップが、ベース層5よりも広いため、電子はエミッタ6の周辺部から外部ベース層7へ流れ込まず(図3Bに例示した電子電流51が生じない)、利得の低下を生じることがなく、高利得を実現できる。   Further, since the band gap of the external base layer 7 made of silicon connected to the periphery of the silicon-germanium base layer 5 is wider than that of the base layer 5, electrons flow from the peripheral portion of the emitter 6 into the external base layer 7. (The electron current 51 illustrated in FIG. 3B does not occur), and a high gain can be realized without causing a decrease in gain.

外部ベース層7のゲルマニウム組成比を変化した際の利得を考察するために、図4に利得比の外部ベース層のゲルマニウム組成比依存性を示した。横軸が外部ベースのGe組成比、縦軸が利得比である。ここで、外部ベース層のゲルマニウム組成比を変化した場合の利得比は、外部ベース層のゲルマニウム組成比がベース層のゲルマニウム組成比と同じ20%の場合を1としている。その結果、外部ベースのゲルマニウム組成比を5%減少すると利得比が約2倍に、又、外部ベースのゲルマニウム組成比を20%減少してシリコンにすると利得比が約10倍に増加している。即ち、本願発明を用いれば、利得は外部ベースのゲルマニウム組成比を減少することで、大幅に向上できることが分かる。尚、前述の材料の特性として、バンドギャップを用いたが、本例に即せば、シリコン・ゲルマニウムのゲルマニウム組成比での材料のバンドギャップに相応する。   In order to consider the gain when the germanium composition ratio of the external base layer 7 is changed, FIG. 4 shows the dependence of the gain ratio on the germanium composition ratio of the external base layer. The horizontal axis represents the Ge composition ratio of the external base, and the vertical axis represents the gain ratio. Here, the gain ratio when the germanium composition ratio of the external base layer is changed is 1 when the germanium composition ratio of the external base layer is 20%, which is the same as the germanium composition ratio of the base layer. As a result, when the germanium composition ratio of the external base is reduced by 5%, the gain ratio is approximately doubled, and when the germanium composition ratio of the external base is reduced by 20% and silicon is used, the gain ratio is increased by approximately 10 times. . That is, using the present invention, it can be seen that the gain can be greatly improved by reducing the germanium composition ratio of the external base. Although the band gap is used as the characteristic of the above-mentioned material, according to this example, it corresponds to the band gap of the material at the germanium composition ratio of silicon / germanium.

上記の本願発明の特徴は、エミッタを微細化した際により効果的となる。即ち、エミッタを微細化して、エミッタ周辺の割合がエミッタ底面に比べて大きくなっても、前述の電子電流の振る舞いから、動作速度と利得の顕著な低下を生じず、良好な特性を得ることができる。即ち、本願発明は、エミッタを微細化しても、高利得・高速性がほとんど損なわれない半導体装置、わけてもバイポーラ・トランジスタを提供が可能となる。   The above feature of the present invention becomes more effective when the emitter is miniaturized. That is, even if the emitter is miniaturized and the ratio around the emitter becomes larger than the bottom surface of the emitter, the above-described behavior of the electron current does not cause a significant decrease in operating speed and gain, and good characteristics can be obtained. it can. That is, the present invention can provide a semiconductor device, in particular, a bipolar transistor, in which high gain and high speed are hardly impaired even if the emitter is miniaturized.

本例により、利得が高く高速性の優れたバイポーラトランジスタを形成できる。その結果、このトランジスタを用いることによって、回路の低電力化・高速化・高性能化を実現できる。   According to this example, a bipolar transistor having a high gain and excellent high speed can be formed. As a result, by using this transistor, it is possible to realize low power, high speed, and high performance of the circuit.

<実施例2>
図6は、本発明に係る半導体装置の第2の実施の形態を示すバイポーラトランジスタの断面図である。実施例1と同様に、シリコン・ゲルマニウムのベース層5の側面に、ベース層5よりバンドギャップが広いシリコンもしくはシリコン・ゲルマニウムの外部ベース層7を接続して設けている。実施例2では、エミッタ層6とベース層5との間に、エミッタ層より不純物濃度が2桁程度低い低濃度n型シリコン層8を設けている。ここで、低濃度n型シリコン層8の厚さは、5nmより50nm程度に設定する。これによって、エミッタ・ベース間の接合容量を低減でき、低電流動作時においても高速の動作性能を実現することができる。なお、本例では、低濃度n型シリコン層8は絶縁膜11の開口部内のみに設けているが、エミッタ層6の底面の全域や絶縁膜11と接する側面に設けても良い。
<Example 2>
FIG. 6 is a cross-sectional view of a bipolar transistor showing a second embodiment of a semiconductor device according to the present invention. As in the first embodiment, a silicon or silicon germanium external base layer 7 having a wider band gap than the base layer 5 is connected to the side surface of the silicon / germanium base layer 5. In Example 2, a low-concentration n-type silicon layer 8 having an impurity concentration about two orders of magnitude lower than that of the emitter layer is provided between the emitter layer 6 and the base layer 5. Here, the thickness of the low concentration n-type silicon layer 8 is set to about 5 nm to 5 nm. As a result, the junction capacitance between the emitter and the base can be reduced, and high-speed operation performance can be realized even during low current operation. In this example, the low-concentration n-type silicon layer 8 is provided only in the opening of the insulating film 11, but it may be provided on the entire bottom surface of the emitter layer 6 or on the side surface in contact with the insulating film 11.

尚、実施例を示す断面図では、代表例である図1と同様の部位については、同じ符号を付し、特に必要のある場合を除いて説明を省略する。以下の実施例においても同様である。   In the cross-sectional view showing the embodiment, the same parts as those in FIG. 1 which is a representative example are denoted by the same reference numerals, and the description thereof is omitted unless particularly necessary. The same applies to the following embodiments.

<実施例3>
図7は、本発明に係る第3の実施の形態を示すバイポーラトランジスタの断面図である。実施例2と同様に、エミッタ層6とベース層5との間に、低濃度n型シリコン層8を設けて、エミッタ・ベース間の接合容量を低減している。この点では、実施例2と同様であるが、設ける位置を異にしている。即ち、実施例3では、低濃度n型シリコン層8を絶縁膜11の開口部の下面に設けている。これよって、高速化を図るためにベース層5を薄層化する必要がある場合、もしくは、外部ベース層の抵抗を低減するために外部ベース層を厚膜化する必要がある場合でも、利得が高く低電流動作時において高速性の優れたバイポーラトランジスタを形成できる。
<Example 3>
FIG. 7 is a sectional view of a bipolar transistor showing a third embodiment according to the present invention. Similar to the second embodiment, a low-concentration n-type silicon layer 8 is provided between the emitter layer 6 and the base layer 5 to reduce the junction capacitance between the emitter and the base. This point is the same as that of the second embodiment, but the positions to be provided are different. That is, in Example 3, the low concentration n-type silicon layer 8 is provided on the lower surface of the opening of the insulating film 11. Accordingly, even when the base layer 5 needs to be thinned for speeding up, or when the external base layer needs to be thickened to reduce the resistance of the external base layer, the gain can be increased. A high-speed bipolar transistor can be formed at high current operation.

<実施例4>
図8は、本発明に係る半導体装置の第4の実施の形態を示すバイポーラトランジスタの断面図である。本実施例では、高濃度n型シリコンのコレクタ層2と、低濃度n型シリコン層3との間の一部に、絶縁膜13を設けている。これによって、コレクタ・ベース間の接合容量を低減でき、高速の動作性能を実現することができる。なお、本例で設けた絶縁膜13は、外部ベース層7と高濃度コレクタ層2との間の適当な位置に一部もしくは全域のいずれかに設ければ良い。
<Example 4>
FIG. 8 is a cross-sectional view of a bipolar transistor showing a fourth embodiment of a semiconductor device according to the present invention. In this embodiment, an insulating film 13 is provided in a part between the collector layer 2 of high-concentration n-type silicon and the low-concentration n-type silicon layer 3. As a result, the junction capacitance between the collector and the base can be reduced, and high-speed operation performance can be realized. It should be noted that the insulating film 13 provided in this example may be provided in a part or the entire region at an appropriate position between the external base layer 7 and the high concentration collector layer 2.

<実施例5>
図9は、本発明に係る第5の実施の形態を示すバイポーラトランジスタの断面図である。実施例5では、ベース層5の下にn型シリコン層3やn型シリコン・ゲルマニウム層4より不純物濃度が1桁程度高いn型層9を設けている。これにより、トランジスタの動作速度性能をより一層向上できる。但し、これによってトランジスタのコレクタ・ベース間の接合容量の増大や耐圧の低下を伴うため、必要に応じてn型層9は外部ベース層7と高濃度コレクタ層2との間の適当な位置に設ければよい。尚、n型層9は、例えば図5Aの段階において、絶縁膜の開口部66もしくは高濃度p型シリコン外部ベース層の開口部77を形成した後に、n型不純物をイオン注入することで、ベース層5の直下に自己整合的に形成することができる。
<Example 5>
FIG. 9 is a sectional view of a bipolar transistor showing a fifth embodiment according to the present invention. In the fifth embodiment, an n-type layer 9 having an impurity concentration about one digit higher than that of the n-type silicon layer 3 and the n-type silicon / germanium layer 4 is provided under the base layer 5. Thereby, the operation speed performance of the transistor can be further improved. However, this increases the junction capacitance between the collector and base of the transistor and lowers the breakdown voltage. Therefore, the n-type layer 9 is placed at an appropriate position between the external base layer 7 and the high concentration collector layer 2 as necessary. What is necessary is just to provide. Note that the n-type layer 9 is formed by ion-implanting an n-type impurity after forming the opening 66 of the insulating film or the opening 77 of the high-concentration p-type silicon external base layer at the stage of FIG. 5A, for example. It can be formed in a self-aligned manner immediately below the layer 5.

<実施例6>
図10は、本発明に係る第6の実施の形態を示すバイポーラトランジスタの断面図である。本実施例では、エミッタ層6、外部ベース層7、およびコレクタ層2のそれぞれの上面の一部もしくは全面にシリサイド膜(シリコンと金属の反応膜)もしくは金属膜21、22、23を設けている。これらによって、それぞれの多結晶シリコン層と電極101、102、103との接触抵抗を低減でき、直列抵抗を低減できる。本願発明に係るバイポーラトランジスタでは、寄生抵抗の低減により高速動作が可能となる。尚、ここで、前記金属膜21、22、23は、Ti、Ni、Coなどの高耐熱性金属、更には、こうした金属の金属化合物をも用いることが出来る。金属化合物の代表的な例は、これらの金属のシリサイドである。
<Example 6>
FIG. 10 is a sectional view of a bipolar transistor showing a sixth embodiment according to the present invention. In this embodiment, silicide films (reaction films of silicon and metal) or metal films 21, 22, 23 are provided on part or all of the upper surfaces of the emitter layer 6, the external base layer 7, and the collector layer 2. . As a result, the contact resistance between each polycrystalline silicon layer and the electrodes 101, 102, 103 can be reduced, and the series resistance can be reduced. The bipolar transistor according to the present invention can operate at high speed by reducing the parasitic resistance. Here, the metal films 21, 22, and 23 can be made of a highly heat-resistant metal such as Ti, Ni, or Co, or a metal compound of such a metal. Typical examples of metal compounds are silicides of these metals.

又、電極101、102、103を設ける部分に形成するコンタクト孔形成時に、膜厚の異なる絶縁膜をエッチングする場合でも、シリサイド膜(シリコンと金属の反応膜)もしくは金属膜21、22、23がエッチングのストッパーとなるため、より安定にトランジスタの作製が可能になる。なお、上記シリサイド膜(シリコンと金属の反応膜)もしくは金属膜は、それぞれの層を露出した後に、金属膜を堆積してシリコンと反応させた後で余分な部分を除去するか、多結晶シリコン層上に選択的に堆積する方法によって容易に形成可能である。   Even when an insulating film having a different thickness is etched when forming a contact hole formed in a portion where the electrodes 101, 102, 103 are provided, the silicide film (reaction film of silicon and metal) or the metal films 21, 22, 23 is formed. Since it becomes an etching stopper, a transistor can be manufactured more stably. The silicide film (reaction film of silicon and metal) or the metal film is formed by exposing the respective layers and then removing the excess portion after depositing the metal film and reacting with silicon, or polycrystalline silicon. It can be easily formed by a method of selectively depositing on the layer.

以上の各実施の形態において、その任意のいくつか、あるいは全ての組み合わせを用いることができる。又、半導体としてGaAs等の他の半導体を用いても本発明の装置を実現できる。又、各実施例でのp型、n型の導電型を逆に用いることが出来るのはもちろんである。また、実施例のバイポーラトタンジスタの動作をエミッタとコレクタを逆にしても可能である。更に、各実施例とMOSトランジスタなどの既存の半導体装置との共存も可能である。更に、本発明の好適な実施例について説明したが、本発明は前記実施の形態に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることはもちろんである。   In each of the above embodiments, any some or all of the combinations can be used. Further, the apparatus of the present invention can be realized even if another semiconductor such as GaAs is used as the semiconductor. Of course, the p-type and n-type conductivity types in each embodiment can be used in reverse. The operation of the bipolar transistor of the embodiment can be performed by reversing the emitter and collector. Furthermore, each embodiment can coexist with an existing semiconductor device such as a MOS transistor. Further, although the preferred embodiments of the present invention have been described, the present invention is not limited to the above-described embodiments, and various design changes can be made without departing from the spirit of the present invention. .

本願発明は、エミッタを微細化してエミッタ周辺の割合がエミッタ底面に比べて大きくなっても、高利得や高速動作がほとんど変化しない特性を有する半導体装置を提供することが出来る。   The present invention can provide a semiconductor device having characteristics in which high gain and high-speed operation hardly change even when the emitter is miniaturized and the ratio of the periphery of the emitter is larger than the bottom surface of the emitter.

本願発明では、シリコン・ゲルマニウム層をベース層として用い、エミッタを微細化しても高利得で高速動作のバイポーラトランジスタを提供することが出来る。   In the present invention, a bipolar transistor that uses a silicon-germanium layer as a base layer and has a high gain and a high speed operation even when the emitter is miniaturized can be provided.

本発明の諸実施の形態をもって説明したように、本願発明によれば高利得で高速動作に適したバイポーラトランジスタを提供できる。又、低電力性の向上にも効果的である。以上のことから、本発明によるトランジスタは、携帯電話などのマイクロ波から衝突防止レーダーなどのミリ波帯の無線通信システム用や、都市間や装置間の大容量データ伝送用の集積回路に用いられる可能性が高い。   As described in the embodiments of the present invention, according to the present invention, a bipolar transistor suitable for high speed and high speed operation can be provided. It is also effective in improving low power. From the above, the transistor according to the present invention is used in a microwave communication system such as a cellular phone or a millimeter wave band such as an anti-collision radar, or an integrated circuit for large-capacity data transmission between cities or between devices. Probability is high.

以下に本願発明の実施の諸形態を列挙する。
(1)半導体基板と、この上部に、第1導電型の第1の半導体層と、該第1の半導体層上に設けられた第2導電型の第2の半導体層と、前記第1の半導体層上に設けられ該第2の半導体層と側面で接する第2導電型の第3の半導体層と、前記第2の半導体層上に設けられた第1導電型の第4の半導体層を有し、且つ前記第3の半導体層のバンドギャップが前記第2の半導体層のバンドギャップより広いことを特徴とする半導体装置。
(2)前記第1の半導体層と、前記第2および第3の半導体層との間に、第1導電型の第5の半導体層を有し、該第5の半導体層のバンドギャップが前記第1の半導体層のバンドギャップより狭いことを特徴とする前項(1)に記載の半導体装置。
(3)前記第1の半導体層と、前記第5の半導体層との間に、前記第1の半導体層より不純物濃度が低い第1導電型の第6の半導体層を有することを特徴とする前項(2)に記載の半導体装置。
(4)前記第2の半導体層と、前記第4の半導体層との間に、前記第4の半導体層より不純物濃度が低い第1導電型の第7の半導体層を有することを特徴とする前項(1)〜(3)に記載の半導体装置。
(4)前記第1の半導体層と、前記第3の半導体層との間の一部に、第1の絶縁膜を有することを特徴とする前項(1)〜(4)に記載の半導体装置。
(6)前記第2の半導体層下の一部に、周囲より不純物濃度が高い第1導電型の第8の半導体層を有することを特徴とする前項(1)〜(5)に記載の半導体装置。
(7)前記第1、第3および第4の半導体層の上面の少なくとも一部に、金属もしくは金属化合物を有することを特徴とする前項(1)〜(6)に記載の半導体装置。
(8)前記第2の半導体層が単結晶シリコン・ゲルマニウム層で、バンドギャップをゲルマニウムの組成比で制御することを特徴とする前項(1)〜(7)に記載の半導体装置。
(9)前記半導体装置が、前記第1の半導体層をコレクタ、前記第2と第3の半導体層をベース、前記第4の半導体をエミッタとするバイポーラトランジスタであることを特徴とする前項(1)〜(8)に記載の半導体装置。
Embodiments of the present invention are listed below.
(1) A semiconductor substrate, a first conductivity type first semiconductor layer on the semiconductor substrate, a second conductivity type second semiconductor layer provided on the first semiconductor layer, and the first conductivity type A second conductive type third semiconductor layer provided on the semiconductor layer and in contact with the second semiconductor layer at a side surface; and a first conductive type fourth semiconductor layer provided on the second semiconductor layer. And a band gap of the third semiconductor layer is wider than a band gap of the second semiconductor layer.
(2) A fifth semiconductor layer of a first conductivity type is provided between the first semiconductor layer and the second and third semiconductor layers, and a band gap of the fifth semiconductor layer is 2. The semiconductor device according to item (1), wherein the semiconductor device is narrower than a band gap of the first semiconductor layer.
(3) A sixth semiconductor layer of a first conductivity type having an impurity concentration lower than that of the first semiconductor layer is provided between the first semiconductor layer and the fifth semiconductor layer. The semiconductor device according to (2) above.
(4) A seventh semiconductor layer of a first conductivity type having an impurity concentration lower than that of the fourth semiconductor layer is provided between the second semiconductor layer and the fourth semiconductor layer. The semiconductor device according to any one of (1) to (3) above.
(4) The semiconductor device according to any one of (1) to (4) above, wherein a first insulating film is provided in a part between the first semiconductor layer and the third semiconductor layer. .
(6) The semiconductor according to any one of (1) to (5) above, wherein an eighth semiconductor layer of a first conductivity type having an impurity concentration higher than that of the surrounding is provided in a part below the second semiconductor layer. apparatus.
(7) The semiconductor device according to any one of (1) to (6) above, wherein a metal or a metal compound is included in at least a part of the upper surfaces of the first, third, and fourth semiconductor layers.
(8) The semiconductor device according to any one of (1) to (7), wherein the second semiconductor layer is a single crystal silicon / germanium layer, and the band gap is controlled by a composition ratio of germanium.
(9) The semiconductor device is a bipolar transistor in which the first semiconductor layer is a collector, the second and third semiconductor layers are bases, and the fourth semiconductor is an emitter. ) To (8).

図1は本発明に係る第1の実施の形態を示すバイポーラトランジスタの断面図である。FIG. 1 is a sectional view of a bipolar transistor showing a first embodiment according to the present invention. 図2はこれまでのバイポーラトランジスタの代表的モデルの断面図である。FIG. 2 is a cross-sectional view of a typical model of a conventional bipolar transistor. 図3Aは図1に示したバイポーラトランジスタの主要部分を拡大し、電子電流の流れを示した断面図である。FIG. 3A is a cross-sectional view showing the flow of electron current by enlarging the main part of the bipolar transistor shown in FIG. 図3Bは図2に示したバイポーラトランジスタの主要部分を拡大し、電子電流の流れを示した断面図である。FIG. 3B is an enlarged cross-sectional view showing the flow of an electron current in the main part of the bipolar transistor shown in FIG. 図4は本発明に係るバイポーラトランジスタにおける利得比の外部ベース層のゲルマニウム組成比依存性を示した特性図である。FIG. 4 is a characteristic diagram showing the dependence of the gain ratio on the germanium composition ratio of the external base layer in the bipolar transistor according to the present invention. 図5Aは図1に示したバイポーラトランジスタの製造工程順に示した装置の断面図である。5A is a cross-sectional view of the device shown in the order of manufacturing steps of the bipolar transistor shown in FIG. 図5Bは図1に示したバイポーラトランジスタの製造工程順に示した装置の断面図である。FIG. 5B is a cross-sectional view of the device shown in the order of manufacturing steps of the bipolar transistor shown in FIG. 図6は本発明に係る第2の実施の形態を示すバイポーラトランジスタの断面図である。FIG. 6 is a cross-sectional view of a bipolar transistor showing a second embodiment according to the present invention. 図7は本発明に係る第3の実施の形態を示すバイポーラトランジスタの断面図である。FIG. 7 is a sectional view of a bipolar transistor showing a third embodiment according to the present invention. 図8は本発明に係る第4の実施の形態を示すバイポーラトランジスタの断面図である。FIG. 8 is a sectional view of a bipolar transistor showing a fourth embodiment according to the present invention. 図9は本発明に係る第5の実施の形態を示すバイポーラトランジスタの断面図である。FIG. 9 is a sectional view of a bipolar transistor showing a fifth embodiment according to the present invention. 図10は本発明に係る第6の実施の形態を示すバイポーラトランジスタの断面図である。FIG. 10 is a sectional view of a bipolar transistor showing a sixth embodiment according to the present invention.

符号の説明Explanation of symbols

1…シリコン基板、2…高濃度n型シリコン層、3、8…低濃度n型シリコン層、4…低濃度n型シリコン・ゲルマニウム層、5…p型シリコン・ゲルマニウム層、6…高濃度n型シリコン層、7…高濃度p型シリコン層、9…n型拡散層、11、12、13…シリコン酸化膜、21、22、23…金属もしくはシリサイド膜(シリコンと金属の反応膜)、101、102、103…電極 DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... High concentration n-type silicon layer 3, 8 ... Low concentration n-type silicon layer, 4 ... Low concentration n-type silicon-germanium layer, 5 ... p-type silicon-germanium layer, 6 ... High concentration n Type silicon layer, 7 ... high-concentration p-type silicon layer, 9 ... n-type diffusion layer, 11, 12, 13 ... silicon oxide film, 21, 22, 23 ... metal or silicide film (reaction film of silicon and metal), 101 , 102, 103 ... electrodes

Claims (5)

半導体基板と、この上部に、第1導電型の第1の半導体層と、該第1の半導体層上に設けられた第2導電型の第2の半導体層と、前記第1の半導体層上に設けられ該第2の半導体層と側面で接する第2導電型の第3の半導体層と、前記第2の半導体層上に設けられた第1導電型の第4の半導体層を有し、且つ前記第3の半導体層のバンドギャップが前記第2の半導体層のバンドギャップより広いことを特徴とする半導体装置。   A semiconductor substrate; and a first conductive type first semiconductor layer on the semiconductor substrate; a second conductive type second semiconductor layer provided on the first semiconductor layer; and the first semiconductor layer A second conductivity type third semiconductor layer that is in contact with a side surface of the second semiconductor layer, and a first conductivity type fourth semiconductor layer provided on the second semiconductor layer, And a band gap of the third semiconductor layer is wider than a band gap of the second semiconductor layer. 前記第1の半導体層と、前記第2および第3の半導体層との間に、第1導電型の第5の半導体層を有し、該第5の半導体層のバンドギャップが前記第1の半導体層のバンドギャップより狭いことを特徴とする請求項1に記載の半導体装置。   A fifth semiconductor layer of a first conductivity type is provided between the first semiconductor layer and the second and third semiconductor layers, and a band gap of the fifth semiconductor layer is the first semiconductor layer. The semiconductor device according to claim 1, wherein the semiconductor device is narrower than a band gap of the semiconductor layer. 前記第1の半導体層と、前記第5の半導体層との間に、前記第1の半導体層より不純物濃度が低い第1導電型の第6の半導体層を有することを特徴とする請求項2記載の半導体装置。   3. A sixth semiconductor layer of a first conductivity type having an impurity concentration lower than that of the first semiconductor layer is provided between the first semiconductor layer and the fifth semiconductor layer. The semiconductor device described. 前記第2の半導体層と、前記第4の半導体層との間に、前記第4の半導体層より不純物濃度が低い第1導電型の第7の半導体層を有することを特徴とする請求項1〜3に記載の半導体装置。   2. A seventh semiconductor layer of a first conductivity type having an impurity concentration lower than that of the fourth semiconductor layer is provided between the second semiconductor layer and the fourth semiconductor layer. The semiconductor device according to -3. 前記半導体装置が、前記第1の半導体層をコレクタ、前記第2と第3の半導体層をベース、前記第4の半導体をエミッタとするバイポーラトランジスタであることを特徴とする請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the semiconductor device is a bipolar transistor having the first semiconductor layer as a collector, the second and third semiconductor layers as a base, and the fourth semiconductor as an emitter. Semiconductor device.
JP2007058718A 2007-03-08 2007-03-08 Semiconductor device Pending JP2008226896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007058718A JP2008226896A (en) 2007-03-08 2007-03-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007058718A JP2008226896A (en) 2007-03-08 2007-03-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008226896A true JP2008226896A (en) 2008-09-25

Family

ID=39845209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007058718A Pending JP2008226896A (en) 2007-03-08 2007-03-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008226896A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03215944A (en) * 1990-01-20 1991-09-20 Fujitsu Ltd Manufacture of semiconductor device
JPH04312927A (en) * 1991-03-18 1992-11-04 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH05102177A (en) * 1991-10-02 1993-04-23 Hitachi Ltd Semiconductor integrated circuit device and electronic computer using same
JPH06318604A (en) * 1993-04-22 1994-11-15 Nec Corp Bipolar silicon semiconductor device and its manufacture
JP2003168689A (en) * 2001-11-29 2003-06-13 Hitachi Ltd Heterojunction bipolar transistor and its manufacturing method
JP2004221195A (en) * 2003-01-10 2004-08-05 Fujitsu Ltd Semiconductor device and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03215944A (en) * 1990-01-20 1991-09-20 Fujitsu Ltd Manufacture of semiconductor device
JPH04312927A (en) * 1991-03-18 1992-11-04 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH05102177A (en) * 1991-10-02 1993-04-23 Hitachi Ltd Semiconductor integrated circuit device and electronic computer using same
JPH06318604A (en) * 1993-04-22 1994-11-15 Nec Corp Bipolar silicon semiconductor device and its manufacture
JP2003168689A (en) * 2001-11-29 2003-06-13 Hitachi Ltd Heterojunction bipolar transistor and its manufacturing method
JP2004221195A (en) * 2003-01-10 2004-08-05 Fujitsu Ltd Semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
CN107039515B (en) High voltage field effect transistor
US8975640B2 (en) Heterojunction semiconductor device and manufacturing method
US8823011B2 (en) High linearity bandgap engineered transistor
JP2007149794A (en) Field effect transistor
JP2001223224A (en) Forming method of silicon germanium base of heterojunction bipolar transistor
US10147809B2 (en) Semiconductor device
US11869887B2 (en) Semiconductor device and manufacturing method thereof
US20220375925A1 (en) Semiconductor device and manufacturing method thereof
US20200219772A1 (en) Maskless process for fabricating gate structures and schottky diodes
JP2016174140A (en) High electron mobility transistor device and method of manufacturing the same
CN111029400B (en) MOS field effect transistor with wide energy gap III-V drain and its manufacturing method
TW202002281A (en) Semiconductor structure
US8742453B2 (en) High linearity hybrid transistor device
JP3344381B2 (en) Semiconductor device and manufacturing method thereof
JP2004103656A (en) Semiconductor device and its manufacturing method
US8741705B2 (en) Metal-oxide-semiconductor high electron mobility transistors and methods of fabrication
US9786656B1 (en) Integration of bipolar transistor into complimentary metal-oxide-semiconductor process
JP2000349280A (en) Semiconductor device, manufacture thereof, and structure of semiconductor substrate
US20220375927A1 (en) Semiconductor device and manufacturing method thereof
US10840328B1 (en) Semiconductor devices having charge-absorbing structure disposed over substrate and methods for forming the semiconductor devices
US11276770B2 (en) Gate controlled lateral bipolar junction/heterojunction transistors
JP2008226896A (en) Semiconductor device
TW201810612A (en) Co-integration of GaN and self-aligned thin body group IV transistors
US9306017B2 (en) Bipolar transistor with lateral emitter and collector and method of production
JP2006186336A (en) Field-effect transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803