JP2008186564A - 磁気ヘッドと磁気ディスクとの接触を検出する方法及び同方法を適用する磁気ディスク装置 - Google Patents

Abstract

【課題】磁気ヘッドが磁気ディスクと接触したことを、より速やかに検出できるようにする。
【解決手段】ＨＤＤの主コントローラは、磁気ディスクからのデータの読み込みを行ってＢＥＲ（ビットエラー率）を測定する動作（Ｓ６）を、当該測定されたＢＥＲが基準のＢＥＲを超えるまで（Ｓ７）、磁気ヘッドの発熱体に供給される電力の量を最低レベルから（Ｓ１）段階的に増やしながら（Ｓ５）、繰り返し実行する。主コントローラは、測定されたＢＥＲが基準のＢＥＲを超えたことをもって（Ｓ７）、磁気ヘッドが磁気ディスクのディスク面に接触したことを検出する（Ｓ８）。
【選択図】 図４

Description

本発明は、磁気ヘッドに設けられた発熱体に供給される電力の量を制御して当該ヘッドの一部の熱膨張量を可変することにより当該ヘッドと磁気ディスクのディスク面との距離を調整する磁気ディスク装置に係り、特に、当該ヘッドと磁気ディスクとの接触を検出する方法及び同方法を適用する磁気ディスク装置に関する。

近年、磁気ヘッド（磁気ヘッドスライダ）に発熱体（ヒータ）を設け、当該発熱体に供給される電力の量を制御して当該ヘッドの一部の熱膨張量（変形量）を可変することにより当該ヘッドと磁気ディスク（のディスク面）との距離を調整する磁気ディスク装置が提案されている（例えば特許文献１参照）。このような発熱体は、ＤＦＨ（Ｄｙｎａｍｉｃ Ｆｌｙ Ｈｅｉｇｈｔ）ヒータと呼ばれる。また、近年の磁気ディスク装置では、磁気ディスクの両ディスク面にそれぞれ磁気ヘッドが配置されるのが一般的である。

ＤＦＨヒータを有する磁気ヘッドを複数備えた磁気ディスク装置では、当該複数の磁気ヘッドのＤＦＨヒータに供給される電力を個々に制御することにより、当該複数の磁気ヘッド（にそれぞれ搭載された記録再生素子）と、当該複数の磁気ヘッドがそれぞれ対向するディスク面との距離が同一となるように調整される。従来、この距離の調整は次のように行われる。

まず、ＤＦＨヒータに供給される電力の量を段階的に上げながら、つまり磁気ヘッドの熱膨張量（変形量）を増やしながら、当該ヘッドが磁気ディスク（のディスク面）と接触する際の電力量を最大電力量として検出する。その後、目的の距離になるように、ＤＦＨヒータに供給される電力を最大電力量から段階的に下げる。

従来、磁気ヘッドが磁気ディスクと接触したことを電気的に検出する方法として、次のような方法が知られている。まず、ＤＦＨヒータに供給される電力を上げながら、磁気ヘッドの出力、つまり磁気ヘッドに搭載された記録再生素子（再生素子）の出力（リード信号）がモニターされる。そして、磁気ヘッドの出力が飽和したことを確認することによって、当該ヘッドが磁気ディスクと接触したと判定される。
特開２００５−２７６２８４号公報

上記したように従来技術においては、磁気ヘッドが磁気ディスクと接触したことを、当該ヘッドの出力の飽和を確認することによって検出している。ところが、磁気ヘッドの出力の飽和を確認するためには、当該ヘッドが磁気ディスクと接触した後も、ＤＦＨヒータに供給される電力を上げる必要がある。しかし、このようにすると、即ち磁気ヘッドが磁気ディスクと接触した後も当該ヘッドを変形させると、当該ヘッドにダメージを与えてしまう。

本発明は上記事情を考慮してなされたものでその目的は、磁気ヘッドが磁気ディスクと接触したことを、より速やかに検出できる、磁気ヘッドと磁気ディスクとの接触を検出する方法及び同方法を適用する磁気ディスク装置を提供することにある。

本発明の１つの態様によれば、磁気ヘッドに設けられた発熱体に供給される電力の量を制御することにより当該ヘッドと磁気ディスクのディスク面との距離を調整する磁気ディスク装置に適用される、磁気ヘッドと磁気ディスクとの接触を検出する方法が提供される。この方法は、前記磁気ディスクからのデータの読み込みを行ってエラー率を測定する動作を、当該エラー率が基準のエラー率を超えるまで、前記電力の量を最低レベルから段階的に増やしながら繰り返すステップと、前記エラー率が前記基準のエラー率を超えたことをもって、前記磁気ヘッドが前記磁気ディスクのディスク面に接触したことを検出するステップとを具備する。

本発明によれば、磁気ヘッドと磁気ディスクとが接触すると、その接触に起因して発生する当該ヘッドの振動のために磁気ディスクからのデータの読み込み時のエラー率が悪化することに着目し、磁気ヘッドに設けられた発熱体に供給される電力の量を段階的に増やしながら、その都度測定されたエラー率を基準のエラー率と比較することで、当該測定されたエラー率が基準のビットエラー率を超えたことをもって、直ちに磁気ヘッドが磁気ディスクと接触したことを検出することができ、その際の電力量も確認できる。

以下、本発明の実施の形態につき図面を参照して説明する。
図１は本発明の一実施形態に係る磁気ディスク装置（以下、ＨＤＤと称する）の構成を示すブロック図である。図１において、ディスク（磁気ディスク）１１は上側と下側の２つのディスク面を有している。ディスク１１の２つのディスク面の少なくとも一方のディスク面は、データが磁気記録される記録面をなしている。

ディスク１１の記録面に対応してヘッド（磁気ヘッド）１２が配置されている。ヘッド１２には、ディスク１１へのデータ書き込み（データ記録）及びディスク１１からのデータ読み出し（データ再生）に用いられる記録再生素子（図示せず）が搭載されている。本実施形態では、ヘッド１２は複合ヘッドであり、記録再生素子は記録素子と再生素子とから構成される。ヘッド１２は、前記特許文献１に記載されているような発熱体（ＤＦＨヒータ）１２０を有する。ＤＦＨヒータ１２０は、当該ヒータ１２０に電力（電流）が供給されることにより発熱してヘッド１２の一部を熱膨張させることにより、当該ヘッド１２（の記録再生素子）とディスク１１のディスク面との距離を調整するのに用いられる。

ディスク１１はスピンドルモータ（ＳＰＭ）１３により高速に回転させられる。ヘッド１２はアクチュエータ（キャリッジ）１４の先端に取り付けられている。アクチュエータ１４は、当該アクチュエータ１４の駆動源となるボイスコイルモータ（ＶＣＭ）１５を有している。アクチュエータ１４は、このＶＣＭ１５により駆動されて、ヘッド１２をディスク１１の半径方向に移動する。これにより、ヘッド１２は、目標トラック上に位置付けられる。

なお図１では、作図の都合上、ヘッド１２が１つの場合が示されている。しかし、一般には、ディスク１１の２つのディスク面が共に記録面をなしており、各々の記録面に対応してヘッドが配置される。また図１の構成では、単一枚のディスク１１を備えたＨＤＤを想定している。しかし、ディスク１１が複数枚積層配置されたＨＤＤであっても構わない。

ＳＰＭ１３及びＶＣＭ１５は、モータドライバ（モータドライバＩＣ）１６からそれぞれ供給される駆動電流（ＳＰＭ電流及びＶＣＭ電流）により駆動される。つまりモータドライバ１６は、ＳＰＭ１３及びＶＣＭ１５をそれぞれ駆動するＳＰＭドライバ及びＶＣＭドライバ（図示せず）を含む。

ヘッド１２はヘッドＩＣ（Integrated Circuit）１７と接続されている。ヘッドＩＣ１７は、例えば、リードアンプ１７１、ライトドライバ１７２及びヒータ制御回路１７３を含む１チップのＩＣである。

リードアンプ１７１は、ヘッド１２（の再生素子）により読み出された（再生された）リード信号を増幅する。ライトドライバ１７２は、後述するリード／ライトチャネル１８（内のライトチャネル１８２）から転送されるライトデータをライト電流に変換してヘッド１２（の記録素子）に出力する。

ヒータ制御回路１７３は、後述するＣＰＵ２１によって指定された電力（以下、ＤＦＨパワーと称する）をヘッド１２に含まれているＤＦＨヒータ１２０に供給する。本実施形態では、ヒータ制御回路１７３によってＤＦＨヒータ１２０に供給されるＤＦＨパワーの値は、ヘッドＩＣ１７に設けられた専用のレジスタに、その値を示すパラメータ（ＤＦＨパワーパラメータ）を設定することによって指定される。この専用レジスタへのパラメータの設定は、ＣＰＵ２１によってＨＤＣ１９経由でシリアルインタフェースを介して行われる。但し、以降の説明では簡略化のために、ＣＰＵ２１がヒータ制御回路１７３に対してＤＦＨパワーを指定するパラメータを設定すると表現する。

ヘッドＩＣ１７は、リード／ライトチャネル１８と接続されている。リード／ライトチャネル１８は、リード／ライトに関連する信号処理を行う信号処理デバイスである。本実施形態においてリード／ライトチャネル１８は１チップのＩＣであり、リードチャネル１８１及びライトチャネル１８２を含む。リードチャネル１８１は、ヘッドＩＣ１７内のヘッドアンプ１７１によって増幅されたリード信号をＡ／Ｄ（アナログ／デジタル）変換する処理、リードデータを復号化する処理等の信号処理を実行する。ライトチャネル１８２は、ライトデータを符号化する処理、符号化されたデータ（１セクタ分のデータ）の始端側にプリアンブル（プリアンブルパターン）を付加する処理等を行う。プリアンブルは、周知のように予め定められた周波数の同期パターンからなるデータであり、例えばクロック信号の生成のための同期信号に用いられる。

モータドライバ１６、リード／ライトチャネル１８、及びヘッドＩＣ１７内のヒータ制御回路１７３は、ディスクコントローラ（ＨＤＣ）１９と接続されている。ＨＤＣ１９は、バッファＲＡＭ２０及びＣＰＵ２１と接続されている。

ＨＤＣ１９は、ＨＤＤを利用するパーソナルコンピュータのようなホスト（ホストシステム）から転送されるコマンド（ライトコマンド、リードコマンド等）を受信すると共にホストと当該ＨＤＣ１９との間のデータ転送を制御するホストインタフェース制御機能を有する。ＨＤＣ１９はまた、リード／ライトチャネル１８を介して行われるディスク１１と当該ＨＤＣ１９との間のデータ転送を制御するディスクインタフェース制御機能を有する。ＨＤＣ１９はまた、バッファＲＡＭ２０を制御するバッファ制御機能を有する。ＨＤＣ１９はまたＣＰＵ２１とのインタフェースを有する。

ＨＤＣ１９は、ＥＣＣ（エラー訂正符号）生成器１９１及びエラー訂正回路１９２を含む。ＥＣＣ生成器１９１は、リード／ライトチャネル１８（内のライトチャネル１８２）及びヘッドＩＣ１７を介してディスク１１１に書き込まれるべき１セクタのデータ（ライトデータ）単位に、当該データに付加される例えば一定長のエラー訂正符号（ＥＣＣ：Error Correction Code）を生成する。本実施形態では、１セクタのデータ（ユーザデータ）は５１２バイトである。エラー訂正回路１９２は、ヘッドＩＣ１７及びリード／ライトチャネル１８（内のリードチャネル１８１）を介してディスク１１から読み出されたデータのエラー検出及びエラー訂正を、当該データに付加されているＥＣＣを用いて実行する。

バッファＲＡＭ２０は、ＲＡＭによって構成されるバッファメモリである。バッファＲＡＭ２０の記憶領域の一部は、ディスク１１に書き込まれるべきデータ（ライトデータ）をセクタ単位で一時格納するためのライトバッファ２０１として用いられる。バッファＲＡＭ２０の記憶領域の別の一部は、リード／ライトチャネル１８を介してディスク１１から読み出されてエラー訂正回路１９２によるエラー訂正処理が行われたデータ（リードデータ）をセクタ単位で一時格納するためのリードバッファ２０２として用いられる。

ＣＰＵ２１は、ＲＯＭ２２及びＲＡＭ２３と接続されている。ＲＯＭ２２は、ＣＰＵ２１が実行すべき制御プログラム（ファームウェア）を予め格納する。ＲＡＭ２３は、ＣＰＵ２１の作業領域を提供する。ＣＰＵ２１は、ＲＯＭ２２に格納されている制御プログラムを実行することにより、図１に示されるＨＤＤの主コントローラとして機能する。

図２は、図１に示されるリード／ライトチャネル１８の構成を示すブロック図である。リード／ライトチャネル１８は、可変ゲインアンプ（ＶＧＡ：Variable Gain Amplifier）２１１、連続時間フィルタ（ＣＴＦ：Continuous Time Filter）２１２、アナログ／デジタル（Ａ／Ｄ）コンバータ２１３、有限インパルス応答（ＦＩＲ：Finite Impulse Response）フィルタ２１４、ビタビ復号器２１５及びタイミングリカバリ回路２１６を含む。

ＶＧＡ２１１は、リードアンプ１７１によって増幅されたリード信号の振幅値の変動を抑えて、信号振幅を一定に保つようにフィードバック制御するＡＧＣ（Automatic Gain Control）機能を有する。ＣＴＦ２１２は、ＶＧＡ２１１によって信号振幅が一定に揃えられたリード信号をＡ／Ｄコンバータ２１３で量子化する前の処理に用いられるアナログフィルタ（ローパスフィルタ）である。ＣＴＦ２１２は、リード信号のノイズ帯域を制限し（つまりノイズを除去し）、且つ当該信号の波形を初期的に等化して当該信号の量子化歪を抑圧する。

Ａ／Ｄコンバータ２１３は、ＣＴＦ２１２の出力信号（リード信号）を、サンプリングクロック（再生クロック）ＣＬＫに同期して、量子化された離散時間サンプル値系列（デジタルサンプル値系列）に変換する。この信号のサンプリング（量子化）に用いられるサンプリングクロックＣＬＫは、タイミングリカバリ回路２１６から供給される。ＦＩＲフィルタ２１４は、Ａ／Ｄコンバータ２１３の出力データ（サンプル値系列）をパーシャルレスポンス（ＰＲ）のクラスに合わせて波形等化して、当該サンプル値系列のノイズを低下させる。

ビタビ復号器２１５は、ＦＩＲフィルタ２１４の出力データに対して最尤推定に基づくビタビ復号処理により、当該データから最尤の２値化データ系列（最も確からしい系列）を検出する。ビタビ復号器２１５によって検出されたデータ系列は、図示せぬ復調器で元のデータ（例えばＮＲＺデータ）に復号されてリードデータとしてＨＤＣ１９に転送される。

タイミングリカバリ回路２１６は、ビタビ復号器２１５によって検出されたデータ系列に基づき、Ａ／Ｄコンバータ２１３のサンプリングクロックＣＬＫのタイミング調整（タイミングリカバリ）のためのフィードバック制御を行う。タイミングリカバリ回路２１６は、このフィードバック制御により、サンプリングクロックＣＬＫを各セクタ（データセクタ）のプリアンブル（同期パターン）からサンプリングされるクロック（つまりディスク１１に記録されているクロック）に位相同期させる引き込み制御と、ビタビ復号器２１５によって検出されたデータ系列に含まれているユーザデータ部分からサンプリングされるクロックに、サンプリングクロックＣＬＫを追従させるトラッキング制御とを行う。このユーザデータ部分からサンプリングされるクロックの周波数は、ディスク１１の回転変動、ヘッド１２の振動等に起因して変動する。

タイミングリカバリ回路２１６のタイミング調整の感度を決めるフィードバックゲイン（以下、ＰＬＬゲインと称する）は可変設定可能なようになっている。本実施形態では、リード／ライトチャネル１８内に、ＰＬＬゲイン設定用の専用のレジスタが設けられている。ＣＰＵ２１は、このレジスタに、ＨＤＣ１９経由でシリアルインタフェースを介して、目標のＰＬＬゲインを表す値のパラメータ（ＰＬＬゲインパラメータ）を設定することで、タイミングリカバリ回路２１６のＰＬＬゲインを設定する。但し、以降の説明では簡略化のために、ＣＰＵ２１がタイミングリカバリ回路２１６に対して目標のＰＬＬゲインを指定するＰＬＬゲインパラメータを設定すると表現する。

通常、タイミングリカバリ回路２１６のＰＬＬゲインは最適値に設定される。もし、タイミングリカバリ回路２１６のＰＬＬゲインが最適値と比較してより低い値に設定されると、フィードバックの感度が低くなるために、サンプリングクロックＣＬＫを上述の周波数からのずれに速やかに追従させることができなくなる。この場合、リードエラーの発生率（エラー率）、例えばビットエラー率（ＢＥＲ：Bit Error Rate）が増加する。一方、ＰＬＬゲインが最適値と比較してより高い値に設定されると、フィードバックの感度が高くなりすぎるために、例えばディスク１１上の本来データが記録されていない箇所に存在する微少な傷等に追従してサンプリングクロックＣＬＫの周波数が変えられてしまう。

本実施形態の特徴は、ＤＦＨヒータ１２０に供給されるＤＦＨパワーを上げながら、ヘッド１２がディスク１１（のディスク面）と接触（タッチダウン）したことを検出するのに、リードエラーのエラーレート（エラー率）、例えばビットエラーレート（ＢＥＲ）を用いることにある。以下、上述の接触の検出に、ＢＥＲを用いることの利点を、従来技術と比較して説明する。ここで従来技術で適用されるＴＤの検出手法は、ヘッド１２の出力レベル、例えばリードアンプ１７１の出力のレベル、つまりＶＧＡ２１１の入力のレベル（振幅）を用いることである。ここで、ＶＧＡ２１１は、リードアンプ１７１の出力（リード信号）の信号振幅を一定に保つようにフィードバック制御する。したがって、ヘッド１２の出力レベルはＶＧＡ２１１のゲイン（ＶＧＡゲイン）に対応する。

図３は、ＤＦＨパワー（を指定するパラメータ値）を例えば「０」から段階的に上げながらＶＧＡゲイン及びＢＥＲを測定した結果、つまりＤＦＨパワーに対するＶＧＡゲイン及びＢＥＲの特性を示す。

図３において特性３１は、ＤＦＨパワーに対するＶＧＡゲインの測定結果を示す。この特性３１からは、ＤＦＨパワーを上げるにつれてＶＧＡゲインが低下し（つまりヘッド１２の出力レベルが高くなり）、矢印３４で示されるＤＦＨパワー「２９」のポイント以降の領域で、ＶＧＡゲイン（ヘッド１２の出力レベル）が飽和していると推定される。このため、ＤＦＨパワーが「２９」のときに、ヘッド１２がディスク１１にタッチダウン（接触）したと推定される。しかし、ＶＧＡゲイン（ヘッド１２の出力レベル）が飽和していることを確認するためには、ヘッド１２がディスク１１にタッチダウンした後も、タッチダウン時のＤＦＨパワー（＝２９）よりも更にＤＦＨパワーを上げ続ける必要がある。この場合、ヘッド１２に対するダメージが大きくなる問題がある。

一方、図３において、特性３２及び特性３３は、ＤＦＨパワーに対するＢＥＲの測定結果を示す。ＢＥＲは次式
ＢＥＲ＝ｌｏｇ（エラービット数／転送ビット数）
のように、対数表現で示されるものとする。

特性３２及び特性３３の違いは、タイミングリカバリ回路２１６のＰＬＬゲインである。特性３２はＰＬＬゲインが最適ＰＬＬゲインＧoptの場合、特性３３はＰＬＬゲインが最適ＰＬＬゲインＧoptより低いＧt（Ｇt＜Ｇopt）の場合である。ここでは、最適ＰＬＬゲインＧoptは、ＰＬＬゲインＧtを決定する際の上限ＰＬＬゲインであるといえる。更に詳細に述べるならば、特性３３はＰＬＬゲインが最適ＰＬＬゲイン（上限ＰＬＬゲイン）Ｇoptより低く、下限ＰＬＬゲインＧminよりも低いＧt（Ｇmin＜Ｇt＜Ｇopt）の場合である。下限ＰＬＬゲインＧminは、ＤＦＨパワー（のパラメータ値）が「０」の場合のＢＥＲが、予め定められたＢＥＲよりも悪化し始める際のＰＬＬゲインである。

図３において特性３２を特性３１と比較すると、特性３１においてＶＧＡゲイン（ヘッド１２の出力レベル）が飽和し始める推定されるＤＦＨパワーで、特性３２においてＢＥＲが悪化し始めていることが推定できる。このＢＥＲの悪化は、ヘッド１２がディスク１１にタッチダウンしたことで、当該ヘッド１２がディスク１１の回転方向（つまりヘッド１２の相対的な進行方向）に対して前後に揺れることに起因すると考えられる。ヘッド１２の揺れ（振動）の周波数はヘッド毎に異なるが、５０〜１５０ｋＨｚである。このヘッド１２の揺れにより、ビタビ復号器２１５によって検出されたデータ系列に含まれているユーザデータ部分からサンプリングされるクロックの周波数が変動する。そのため、この周波数変動にタイミングリカバリ回路２１６がサンプリングクロックＣＬＫを追従させること（つまりタイミング調整）が難しくなって、ＢＥＲの悪化を招くと考えられる。

そこで、ＤＦＨパワーを段階的に上げながら、その都度ＢＥＲを測定して、当該ＢＥＲの悪化を検出することにより、ヘッド１２がディスク１１にタッチダウンしたと検出（判定）することができる。但し、特性３２の測定条件では、タイミングリカバリ回路２１６が最適ＰＬＬゲインＧoptに設定されているため、ＢＥＲの急激な悪化は発生しない。このため特性３２に基づいて、矢印３４で示されるＤＦＨパワー「２９」のポイントでヘッド１２がディスク１１にタッチダウンしたと検出（判定）するには、閾値（基準値）を高精度に設定する必要がある。

これに対し、特性３３では、矢印３４で示されるＤＦＨパワー「２９」のポイントで、つまりヘッド１２がディスク１１にタッチダウンしたポイントで、ＢＥＲが急激に悪化している。このＢＥＲの急激な悪化は、特性３３の測定条件として、タイミングリカバリ回路２１６が最適ＰＬＬゲインＧoptではなくて、当該最適ＰＬＬゲインＧoptより低いＧtに設定されているためである。但し、本実施形態では、ＰＬＬゲインＧtを、最適ＰＬＬゲインＧoptより低く、且つ上記下限ＰＬＬゲインＧminよりも高い値に設定している。これにより、ＰＬＬゲインＧtを下げすぎて、ＤＦＨパワーが「０」の場合でもＢＥＲが悪化するのを防止すること、つまりヘッド１２がディスク１１にタッチダウンしたポイントとそれ以前のポイントとの間でＢＥＲに大きな差がない状態となるのを防止することができる。ここでは、ＰＬＬゲインＧtはＧmin＜Ｇt＜Ｇoptの範囲内で、Ｇminにより近いほど、ヘッド１２がディスク１１にタッチダウンしたポイントで、ＢＥＲが急激に悪化することが期待される。

特性３３では、ＤＦＨパワーが「０」の場合のＢＥＲを基準Ａとするならば、ＤＦＨパワーを段階的に増加しながらＢＥＲを測定して、その測定されたＢＥＲが、基準ＡにあるマージンΔＭを加えた値（基準Ａ＋ΔＭ）を超えた時点で、ヘッド１２がディスク１１にタッチダウンしたこと（による周波数ずれ）を直ちに検出（判定）できる。また、特性３３の場合、測定されたＢＥＲが「基準Ａ＋ΔＭ」を超えたことを検出した以降、更にＤＦＨパワーを上げる必要がないため、ヘッド１２に対するダメージも低減できる。

次に、上記特性３３を取得して、ヘッド１２がディスク１１にタッチダウンしたことを検出するための処理について、図４のフローチャートを参照して説明する。

まずＣＰＵ２１は、ヘッドＩＣ１７内のヒータ制御回路１７３に対して、ＨＤＣ１９経由でＤＦＨパワー＝０（最低パワーレベル）を指定する（ステップＳ１）。これによりヒータ制御回路１７３は、ヘッド１２に設けられているＤＦＨヒータ１２０に供給するＤＦＨパワーを「０」（最低パワーレベル）にする。

またＣＰＵ２１は、リードチャネル１８１内のタイミングリカバリ回路２１６に対して、ＨＤＣ１９経由でＰＬＬゲイン＝Ｇｔ（特定フィードバックゲイン）を指定する（ステップＳ２）。これによりタイミングリカバリ回路２１６は、ＰＬＬゲイン＝Ｇｔでフィードバック制御することにより、サンプリングクロックＣＬＫのタイミングを調整する。

次にＣＰＵ２１は、ＤＦＨパワー＝０、ＰＬＬゲイン＝Ｇｔの測定条件下で、ＢＥＲを測定するための処理（ＢＥＲ測定処理）を次のように実行する（ステップＳ３）。まずＣＰＵ２１は、一定量のテストデータ（例えば１０⁹ビット程度のテストデータ）をディスク１１に書き込むための制御を行う（ステップＳ３ａ）。このテストデータはセクタ（５１２バイト＝４，０９６ビット）単位に分割されて、バッファＲＡＭ２０のライトバッファ２０１に一時格納される。ＨＤＣ１９内のＥＣＣ生成器１９１は、ＣＰＵ２１による制御（書き込み指定）に従い、セクタ毎に、対応するデータ（テストデータ）に基づいてＥＣＣを生成する。生成されたセクタ毎のＥＣＣは、対応するデータの終端側に付加されて、ライトチャネル１８２に転送される。このセクタ毎のデータ（テストデータ）の転送のタイミングは、ＨＤＣ１９によって制御される。これにより、セクタ毎のデータは、後述するように当該データにプリアンブルが付加された後に、ディスク１１上の目標トラックの目標セクタに書き込まれる。

ライトチャネル１８２は、ＨＤＣ１９から転送される、ＥＣＣが付加されたセクタ毎のデータ（テストデータ）を符号化すると共に、その始端側にプリアンブルを付加して、ヘッドＩＣ１７のライトドライバ１７２に転送する。ライトドライバ１７２は、ライトチャネル１８２からセクタ単位で転送される（プリアンブル及びＥＣＣが付加された）データをライト電流に変換して、ヘッド１２の記録素子に出力する。これにより、ライトチャネル１８２からセクタ単位で転送されるデータ（テストデータ）はディスク１１の目標トラック（シリンダ）の目標セクタに書き込まれる。このようにして、一定量のテストデータがディスク１１に書き込まれる（ステップＳ３ａ）。

次にＣＰＵ２１は、ディスク１１に書き込まれた一定量のテストデータを読み込むための制御を行う（ステップＳ３ｂ）。これにより、ディスク１１に書き込まれた一定量のテストデータがセクタ単位に、ヘッド１２の再生素子、ヘッドＩＣ１７のリードアンプ１７１及びリードチャネル１８１（内のＶＧＡ２１１、ＣＴＦ２１２、Ａ／Ｄコンバータ２１３、ＦＩＲフィルタ２１４及びビタビ復号器２１５）を介して読み出されて、ＨＤＣ１９に転送される。このＨＤＣ１９にセクタ単位で転送されたデータ（リードデータ）は、ＨＤＣ１９内のエラー訂正回路１９２によるエラー訂正処理を経て、バッファＲＡＭ２０内のリードバッファ２０２に一時格納される。このようにして、ステップＳ３ａでディスク１１に書き込まれた一定量のテストデータが、セクタ単位にリードバッファ２０２に読み出される（ステップＳ３ｂ）
次にＣＰＵ２１は、ライトバッファ２０１にセクタ単位に格納されているテストデータ（書き込み用のテストデータ）と、リードバッファ２０２にセクタ単位に格納されているテストデータ（読み出されたテストデータ）とを比較することで、ＢＥＲを計算する（ステップＳ３ｃ）。

ＢＥＲの計算に必要なエラー検出方式として、セクタエラー検出方式とシンボルエラー検出方式とが知られている。セクタエラー検出方式では、１セクタリードした場合に、当該１セクタ（本実施形態では５１２バイト）のうち実際にエラーしたバイト数Ｎに無関係に１回のエラー（リードエラー）として検出（カウント）される。したがってセクタエラー検出方式では、１回のエラーは５１２バイトのエラー、つまり４，０９６ビットのエラーと見なされる。

一方、シンボルエラー検出方式では、１セクタのうちエラーしたバイト毎にエラーとして検出される。つまり、シンボルエラー検出方式では、実際にエラーしたバイト数がＮの場合、Ｎ回のエラー（リードエラー）として検出（カウント）される。したがってシンボルエラー検出方式では、１回のエラーは１バイトのエラー、つまり８ビットのエラーと見なされる。

ヘッド１２がディスク１１にタッチダウンしてヘッド１２が揺れたために、現在のＰＬＬゲインでは、タイミングリカバリ回路２１６によるタイミング調整が難しい状況では、１セクタ内で数バイト連続してエラーすることが多い。シンボルエラー検出方式では、このような数バイト連続して発生するエラーが、バイト単位でエラーとして検出される。これに対してセクタエラー検出方式では、１セクタ内で数バイト連続して発生するエラーも、例えば１バイトのみのエラーでも、１回のエラーとして検出される。このため、シンボルエラー検出方式を適用してＢＥＲを計算する方が、セクタエラー検出方式を適用するよりも、ＢＥＲが悪化したことをもってヘッド１２がディスク１１にタッチダウンしたことを検出する場合の検出感度を上げることができる。

そこでＣＰＵ２１は、上記ステップＳ３ｃにおいて、シンボルエラー検出方式を適用してＢＥＲを計算する。ここでは、１セクタ内でＮバイト連続してエラーが発生して、Ｎ回のエラーとして検出された場合、８Ｎビットのエラーとしてカウントされる。

ＣＰＵ２１は、ステップＳ３ｃにおいてＢＥＲを計算してＢＥＲ測定処理（ステップＳ３）を終了すると、当該計算されたＢＥＲを基準Ａとして設定する（ステップＳ４）。この基準Ａは、前記したように、ＢＥＲが悪化したことをもってヘッド１２がディスク１１にタッチダウンしたことを検出するための閾値として用いられる。但し、実際には後述するように、基準Ａに一定のマージンΔＭを加えた値が、閾値として用いられる。図３に示される特性３３の例であれば、ＤＦＨパワーが「０」の場合のＢＥＲ、つまり基準Ａは、ほぼ「−６．５」となる。

次にＣＰＵ２１は、ヒータ制御回路１７３に対して、ＤＦＨパワーを現在の値より一定値ΔＤＦＨだけ増加することを指定する（ステップＳ５）。これによりヒータ制御回路１７３は、ＤＦＨヒータ１２０に供給するＤＦＨパワーを現在の値よりΔＤＦＨだけ上げる。この状態でＣＰＵ２１は、ステップＳ３と同様のＢＥＲ測定処理を実行し、測定（計算）されたＢＥＲを、現在設定されているＤＦＨパワーでの測定値（ＢＥＲ測定値）Ｂとする（ステップＳ６）。なお、ステップＳ６では、ステップＳ３（に含まれているステップＳ３ａ）においてディスク１１に書き込まれたテストデータを読み出すようにすることで、テストデータの書き込みを省略することも可能である。また、ステップＳ３からテストデータの書き込み（ステップＳ３ａ）を削除して、例えば図４のフローチャートの開始時に、ＤＦＨパワー＝０、ＰＬＬゲイン＝Ｇopt（つまりＨＤＤの通常時の状態）で一定量のテストデータを書き込んでおき、当該テストデータをステップＳ３及びＳ６のＢＥＲ測定処理で読み出してＢＥＲを測定しても構わない。

ＣＰＵ２１は、測定値Ｂが基準Ａ（つまり、ＤＦＨパワー＝０でのＢＥＲ測定値）にマージンΔＭを加算した値（基準Ａ＋ΔＭ）を超えているかを判定する（ステップＳ７）。もし、Ｂが基準Ａ＋ΔＭ以下であるならば、ＣＰＵ２１は、ヘッド１２は未だディスク１１にタッチダウンしていないと判定する。この場合、ＣＰＵ２１は再びステップＳ５及びＳ６を実行する。

このようにＣＰＵ２１は、ＤＦＨパワーをΔＤＦＨずつ段階的に増加させながら（ステップＳ５）、その都度ＢＥＲを測定するためのＢＥＲ測定処理（ステップＳ６）を、測定されたＢＥＲ（Ｂ＝ＢＥＲ）が基準Ａ＋ΔＭを超えるまで（ステップＳ７）、繰り返し実行する。

そして、ステップＳ５及びＳ６が繰り返された結果、測定されたＢＥＲ（Ｂ＝ＢＥＲ）が基準Ａ＋ΔＭを超えたものとする（ステップＳ７）。この場合、ＣＰＵ２１は現在のＤＦＨパワーでヘッド１２がディスク１１にタッチダウンしたと判定する（ステップＳ８）。図３に示される特性３３の例であれば、ΔＭ＝０．５とすると、ＤＦＨパワー＝２９でＢＥＲ測定値Ｂは「−５．６」程度となって、基準Ａ＋ΔＭ＝−６．５＋０．５＝−６．０を超える。なお、基準Ａ＋ΔＭ、つまりＤＦＨパワーが「０」の場合のＢＥＲにΔＭを加えた値を、測定されたＢＥＲ（Ｂ＝ＢＥＲ）と比較する基準値と見なすこともできる。

ＣＰＵ２１は、ヘッド１２のタッチダウンを判定（検出）した場合、その際に設定されているＤＦＨパワーの値から所定値を差し引いた値を、ヘッド１２（の記録再生素子）とディスク１１のディスク面との距離を最適距離に設定するための最適ＤＦＨパワーとして決定する。以後、図１のＨＤＤが使用される場合、ＣＰＵ２１はヒータ制御回路１７３に対して、上記決定された最適ＤＦＨパワーを指定する。これにより、ヒータ制御回路１７３はＤＦＨヒータ１２０に指定の最適ＤＦＨパワーを供給する。

なお、ディスク１１の各面に対応してヘッド１２が配置されている場合、ＣＰＵ２１は、ヘッド１２毎に図４のフローチャートに示される処理を行えば良い。これによりＣＰＵ２１は、ヘッド１２毎に、当該ヘッド１２がディスク１１にタッチダウンした際のＤＦＨパワーを検出して、各ヘッド１２とディスク１１のディスク面との距離を最適距離に設定するための最適ＤＦＨパワーを決定することができる。

上記実施形態では、図４のフローチャートに示される処理が、ＣＰＵ２１の制御によりＨＤＤ内だけで実行される場合（手法１）を想定している。しかし、図４のフローチャートに示される処理を、ＨＤＤを利用するホストからの指示（例えばステップＳ１，Ｓ２，Ｓ３ａ，Ｓ３ｂ及びＳ５とステップＳ６におけるテストデータの書き込み／読み出しに対応する指示）及び当該ホスト自体の処理（ステップＳ３ｃ，Ｓ４，Ｓ７及びＳ８とステップＳ６におけるＢＥＲ計算に対応する処理）によって、当該ホスト及びＨＤＤが協同して行うこと（手法２）も可能である。

手法１及び手法２（特に手法２）は、ＨＤＤの出荷時にヘッド毎の最適ＤＦＨパワーを設定するのに適用可能である。また手法１は、ヘッド毎の最適ＤＦＨパワーの経時変化を考慮して、ＨＤＤ内で自律的に行われる自己診断テストとして適用可能である。

［変形例］
次に、エラー訂正回路１９２のエラー訂正能力を、ヘッド１２がディスク１１にタッチダウンしたことを検出する処理に最適な値に設定するようにした上記実施形態の変形例について説明する。

エラー訂正回路１９２は、セクタデータに付加されているＥＣＣを全て利用して当該データのエラー訂正を行う場合に、最大のエラー訂正能力を発揮する。もし、ＥＣＣの一部を利用してエラー訂正を行う場合、利用するＥＣＣ部分の長さが短くなるほどエラー訂正能力は低下する。エラー訂正回路１９２を、どのようなレベルのエラー訂正能力で動作させるかは、当該エラー訂正回路１９２の外部、例えばＣＰＵ２１から指定可能である。

エラー訂正回路１９２を高いエラー訂正能力、例えば最大レベルの訂正能力で動作させた場合、ＢＥＲが著しく低くなること（つまりＢＥＲが飽和すること）が考えられる。このような場合、ＢＥＲに基づくタッチダウンの検出（判定）のためには、テストデータのサイズ（転送ビット数）を大きくする必要がある。例えば、ＢＥＲが−９程度の場合、つまりエラービット数／転送ビット数が１／１０⁹程度の場合、そのＢＥＲを確実に測定するには、テストデータの転送ビット数を１０⁹ビットよりも少なくとも１桁（一般には３桁程度）多くする必要がある。

したがって、エラー訂正回路１９２を通常と同様に最大レベルの訂正能力で動作させて、図４のフローチャートで示される処理を実行しようとすると、段階的に増加設定されるＤＦＨパワー毎に行われるＢＥＲ測定処理に、サイズの大きいテストデータの転送に起因して多大な時間を要する。この場合、ヘッド１２のＤＦＨヒータ１２０にＤＦＨパワーが供給される時間も長くなるため、当該ヘッド１２に加えられるダメージが増加する。

そこで本変形例では、ＤＦＨパワー＝０、ＰＬＬゲイン＝ＧoptでのＢＥＲが、エラー訂正回路１９２を最大レベルの訂正能力で動作させる場合に比べて十分低い値、例えば−６程度となるように、つまりエラービット数／転送ビット数が１／１０⁶程度となるように、当該エラー訂正回路１９２のエラー訂正能力（使用するＥＣＣ部分の長さ）を調整するようにしている。

以下、本変形例で適用される、ヘッド１２がディスク１１にタッチダウンしたことを検出するための処理について、図５Ａ及び図５Ｂのフローチャートを参照して説明する。

まずＣＰＵ２１は、ヒータ制御回路１７３に対してＤＦＨパワー＝０（最低パワーレベル）を指定する（ステップＳ１１）。これによりヒータ制御回路１７３は、ヘッド１２のＤＦＨヒータ１２０に供給するＤＦＨパワーを「０」（最低パワーレベル）にする。

またＣＰＵ２１は、リードチャネル１８１内のタイミングリカバリ回路２１６に対して、ＰＬＬゲイン＝Ｇoptを指定する（ステップＳ１２）。更にＣＰＵ２１は、エラー訂正回路１９２が最低レベルのエラー訂正能力でエラー訂正処理を行うように、当該エラー訂正回路１９２に対して指示する（ステップＳ１３）。つまりＣＰＵ２１は、エラー訂正回路１９２のエラー訂正能力を最低レベルに設定する。

次にＣＰＵ２１は、図４のステップＳ３と同様のＢＥＲ測定処理を実行する（ステップＳ１４）。このＢＥＲ測定処理におけるテストデータの読み出し（図４のステップＳ３ｂに相当）では、エラー訂正回路１９２は、リードチャネル１８１を介してセクタ単位に読み込まれたデータのエラーを現在設定されているエラー訂正能力で訂正するためのエラー訂正処理を行う。ここでは、読み込まれたセクタデータに付加されているＥＣＣのうちの、現在設定されているエラー訂正能力に対応するＥＣＣ長部分を利用してエラー訂正処理が行われる。

エラー訂正回路１９２によるエラー処理後のデータは、バッファＲＡＭ２０内のリードバッファ２０２に格納される。つまり、ディスク１１に書き込まれた一定量のテストデータは、セクタ単位に読み出されて、エラー訂正回路１９２によって現在のエラー訂正能力で訂正処理された後リードバッファ２０２に格納される。ＣＰＵ２１は、ライトバッファ２０１にセクタ単位に格納されているテストデータと、リードバッファ２０２にセクタ単位に格納されているエラー訂正回路１９２によるエラー訂正処理後のテストデータとを比較することで、ＢＥＲを計算する。なお、エラー訂正回路１９２のエラー訂正能力が最低レベルに設定されている場合、当該エラー訂正回路１９２は、リードチャネル１８１を介して読み込まれたデータをエラー訂正を行わずに出力する。

ＣＰＵ２１は、ＢＥＲ測定処理（ステップＳ１４）で測定（計算）されたＢＥＲが目標ＢＥＲの範囲内であるかを判定する（ステップＳ１５）。本実施形態では、目標ＢＥＲは−６（つまり目標とするエラービット数／転送ビット数は１／１０⁶）に設定されており、目標ＢＥＲの範囲は−６−ΔＢＥＲ＜ＢＥＲ＜−６＋ΔＢＥＲ（ΔＢＥＲはマージンを表す）に設定されている。通常、エラー訂正回路１９２によるエラー訂正処理が最低のエラー訂正能力で行われた場合、測定（計算）されたＢＥＲは目標ＢＥＲの範囲の上限を超える。

測定（計算）されたＢＥＲが目標ＢＥＲの範囲から外れている場合、ＣＰＵ２１はエラー訂正回路１９２のエラー訂正能力を一定レベル上げる（ステップＳ１６）。この状態でＣＰＵ２１は、ＢＥＲ測定処理（ステップＳ１４）を再び実行する。

このようにＣＰＵ２１は、エラー訂正回路１９２のエラー訂正能力を一定レベルずつ段階的に上げながら（ステップＳ１６）、その都度、ＢＥＲ測定処理（ステップＳ１４）を、測定されたＢＥＲが目標ＢＥＲの範囲内に入るまで（ステップＳ１５）、繰り返し実行する。

そして、これらの処理が繰り返された結果、測定されたＢＥＲが目標ＢＥＲの範囲内に入ったものとする（ステップＳ１５）。この場合、ＣＰＵ２１は今回測定されたＢＥＲを、エラー訂正回路１９２の現在設定されているエラー訂正能力での基準Ａとして設定する（ステップＳ１７）。

するとＣＰＵ２１は、ＰＬＬゲイン（特定フィードバックゲイン）Ｇtを決定するための処理を次のように行う。まずＣＰＵ２１は、タイミングリカバリ回路２１６のＰＬＬゲインを現在のレベル（最初はＧopt）から一定レベル下げる（ステップＳ１８）。この状態、つまりステップＳ１７で基準Ａが設定された際のＥＣＣ生成器１９１のエラー訂正能力、及び最も最近に設定されたＰＬＬゲインの状態で、ＣＰＵ２１はステップＳ１４と同様のＢＥＲ測定処理を実行し、測定（計算）されたＢＥＲを測定値（ＢＥＲ測定値）Ｃとする（ステップＳ１９）。

ＣＰＵ２１は、測定値Ｃが基準ＡにマージンΔＭ’を加算した値（基準Ａ＋ΔＭ’）を超えているかを判定する（ステップＳ２０）。このマージンΔＭ’に前記マージンΔＭを用いても構わない。もし、Ｂが基準Ａ＋ΔＭ’以下であるならば、ＣＰＵ２１は再びステップＳ１８及びＳ１９を実行する。なお、基準Ａ＋ΔＭ’を、測定されたＢＥＲ（Ｂ＝ＢＥＲ）と比較する基準値と見なすこともできる。

このようにＣＰＵ２１は、ＰＬＬゲインを一定レベルずつ段階的に下げながら（ステップＳ１８）、その都度ＢＥＲ測定処理（ステップＳ１９）を、測定されたＢＥＲ（Ｃ＝ＢＥＲ）が基準Ａ＋ΔＭ’を超えるまで（ステップＳ２０）、繰り返し実行する。

そして、ステップＳ１８及びＳ１９が繰り返された結果、測定されたＢＥＲ（Ｂ＝ＢＥＲ）が基準Ａ＋ΔＭ’を超えたものとする（ステップＳ２０）。この場合、ＣＰＵ２１はＤＦＨパワー＝０でも、現在のＰＬＬゲインでＢＥＲが急激に悪化すると判定する。そこでＣＰＵ２１は、前回のＰＬＬゲイン、つまり現在のＰＬＬゲインよりも一定レベル高いＰＬＬゲインを、前記ＰＬＬゲインＧtとして決定する（ステップＳ２１）。ここで、現在のＰＬＬゲイン、即ち測定されたＢＥＲ（Ｂ＝ＢＥＲ）が基準Ａ＋ΔＭ’を超えた際のＰＬＬゲインは、前述の下限ＰＬＬゲインＧminに相当する。したがって本変形例では、ＰＬＬゲインＧtとして、Ｇmin＜Ｇt＜Ｇoptを満足し、且つＧminより一定レベルだけ高いゲインに決定される。

ＣＰＵ２１は、ＰＬＬゲインＧtを決定すると、タイミングリカバリ回路２１６に対して、ＰＬＬゲイン＝Ｇtを指定する（ステップＳ２２）。以降、上記実施形態において基準Ａが設定された後の動作（図４のステップＳ５〜Ｓ８）と同様の動作（ステップＳ２３〜Ｓ２６）が行われる。但し本変形例では、上記実施形態と異なってエラー訂正回路１９２のエラー訂正能力が最大のエラー訂正能力よりも下げられているため、上記実施形態よりも少ないテストデータ転送量でも高精度にＢＥＲを測定して、ＢＥＲの悪化を検出できる。この場合、ＢＥＲ測定処理時間が短くなって、ＤＦＨヒータ１２０にＤＦＨパワーが供給される時間も短くなるため、当該ヘッド１２に加えられるダメージを低減できる。

なお、本発明は、上記実施形態またはその変形例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態またはその変形例に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態またはその変形例に示される全構成要素から幾つかの構成要素を削除してもよい。

本発明の一実施形態に係る磁気ディスク装置の構成を示すブロック図。 図１に示されるリード／ライトチャネルの構成を示すブロック図。 同実施形態で測定されるＤＦＨパワーに対するビットエラー率（ＢＥＲ）の特性を、ＤＦＨパワーに対するＶＧＡゲインの特性と対比して示す図。 同実施形態で適用される、ヘッドがディスクにタッチダウンしたことを検出するための処理の手順を示すフローチャート。 同実施形態の変形例で適用される、ヘッドがディスクにタッチダウンしたことを検出するための処理の手順を示すフローチャートの一部を示す図。 同実施形態の変形例で適用される、ヘッドがディスクにタッチダウンしたことを検出するための処理の手順を示すフローチャートの残りを示す図。

符号の説明

１１…ディスク（磁気ディスク）、１２…ヘッド（磁気ヘッド）、１８…リード／ライトチャネル、１９…ＨＤＣ（ディスクコントローラ）、２１…ＣＰＵ（主コントローラ）、１２０…ＤＦＨヒータ（発熱体）、１７１…リードアンプ、１７３…ヒータ制御回路（発熱体制御回路）、１８１…リードチャネル、１９１…ＥＣＣ（エラー訂正符号）生成器、１９２…エラー訂正回路、２０１…ライトバッファ、２０２…リードバッファ、２１３…Ａ／Ｄコンバータ、２１６…タイミングリカバリ回路。

Claims (8)

1. 磁気ヘッドに設けられた発熱体に供給される電力の量を制御することにより当該ヘッドと磁気ディスクのディスク面との距離を調整する磁気ディスク装置に適用される、磁気ヘッドと磁気ディスクとの接触を検出する方法であって、
   前記磁気ディスクからのデータの読み込みを行ってエラー率を測定する動作を、当該エラー率が基準のエラー率を超えるまで、前記電力の量を最低レベルから段階的に増やしながら繰り返すステップと、
   前記エラー率が前記基準のエラー率を超えたことをもって、前記磁気ヘッドが前記磁気ディスクのディスク面に接触したことを検出するステップと
   を具備することを特徴とする磁気ヘッドと磁気ディスクとの接触を検出する方法。
2. 前記エラー率が、エラーしたバイト毎にエラーとして検出されるシンボルエラー検出方式に基づいて測定されることを特徴とする請求項１記載の磁気ヘッドと磁気ディスクとの接触を検出する方法。
3. 前記磁気ディスク装置に設けられた、前記磁気ヘッドにより読み出された信号を２値化して復号するリードチャネル内の、当該２値化のためのサンプリングタイミングを調整するタイミングリカバリ回路のフィードバックゲインを、前記磁気ディスク装置が通常に使用される際に設定される最適フィードバックゲインよりも低い特定フィードバックゲインに設定するステップを更に具備し、
   前記繰り返すステップが、前記タイミングリカバリ回路のフィードバックゲインが前記特定フィードバックゲインに設定されている状態で実行される
   ことを特徴とする請求項１記載の磁気ヘッドと磁気ディスクとの接触を検出する方法。
4. 前記特定フィードバックゲインが、前記最適フィードバックゲインに一致する上限フィードバックゲインよりも低く、且つ前記電力の量が前記最低レベルの場合のエラー率が予め定められたエラー率より悪化し始める際のフィードバックゲインに一致する下限フィードバックゲインよりも高く設定されることを特徴とする請求項３記載の磁気ヘッドと磁気ディスクとの接触を検出する方法。
5. 前記電力の量が前記最低レベルに設定され且つ前記タイミングリカバリ回路のフィードバックゲインが前記特定ゲインに設定されている特定状態で前記磁気ディスクからのデータの読み込みを行ってエラー率を測定するステップと、
   前記特定状態で測定されたエラー率に一定のマージンを加えた値を前記基準のエラー率として設定するステップと
   を更に具備することを特徴とする請求項４記載の磁気ヘッドと磁気ディスクとの接触を検出する方法。
6. 前記電力の量が前記最低レベルに設定され且つ前記タイミングリカバリ回路のフィードバックゲインが前記最適フィードバックゲインに設定されている特定状態で、前記磁気ディスクからのデータの読み込みを行ってエラー率を測定する動作を、当該測定されたエラー率が目標エラー率の範囲に入るまで、前記磁気ディスク装置に設けられた、前記リードチャネルによって復号されたデータの誤りを当該データに付加されている誤り訂正符号に基づいて訂正するエラー訂正回路のエラー訂正能力を、最低レベルから段階的に上げながら繰り返すステップと、
   前記特定状態で測定されたエラー率が前記目標エラー率の範囲に入った際の当該エラー率に一定のマージンを加えた値を前記基準のエラー率として設定するステップと
   を更に具備することを特徴とする請求項４記載の磁気ヘッドと磁気ディスクとの接触を検出する方法。
7. 前記電力の量が前記最低レベルに設定され且つ前記エラー訂正回路のエラー訂正能力が前記基準のエラー率の設定時のレベルに設定されている、前記特定状態とは別の特定状態で、前記磁気ディスクからのデータの読み込みを行ってエラー率を測定する動作を、当該別の特定状態で測定されたエラー率が前記基準のエラー率を超えるまで、前記タイミングリカバリ回路のフィードバックゲインを前記最適レベルから段階的に下げながら繰り返すステップと、
   前記別の特定状態で測定されたエラー率が前記基準のエラー率を超えた場合、現在のフィードバックゲインに下げられる直前のフィードバックゲインを前記特定フィードバックゲインとして設定するステップとを更に具備し、
   前記判定するステップで用いられる前記エラー率を測定する動作の期間、前記エラー訂正回路のエラー訂正能力が前記基準のエラー率の設定時のレベルに設定されている
   ことを特徴とする請求項６記載の磁気ヘッドと磁気ディスクとの接触を検出する方法。
8. 磁気ヘッドに設けられた発熱体に供給される電力の量を制御することにより当該ヘッドと磁気ディスクのディスク面との距離を調整する磁気ディスク装置において、
   前記磁気ヘッドにより読み出された信号を増幅するリードアンプと、
   前記リードアンプによって増幅された信号を２値化して復号するリードチャネルと、
   前記リードチャネルによって復号されたデータの誤りを当該データに付加されている誤り訂正符号に基づいて訂正するエラー訂正回路と、
   前記発熱体に供給される電力の量を制御する発熱体制御回路と、
   前記磁気ディスクからのデータの読み込みを行ってエラー率を測定する動作を、当該エラー率が基準のエラー率を超えるまで、前記発熱体制御回路によって前記発熱体に供給される電力の量を最低レベルから段階的に増やしながら繰り返し、前記エラー率が前記基準のエラー率を超えたことをもって、前記磁気ヘッドが前記磁気ディスクのディスク面に接触したことを検出する主コントローラと
   を具備することを特徴とする磁気ディスク装置。

Images