JP2008175825A - Semiconductor dynamic quantity sensor - Google Patents

Semiconductor dynamic quantity sensor Download PDF

Info

Publication number
JP2008175825A
JP2008175825A JP2008027806A JP2008027806A JP2008175825A JP 2008175825 A JP2008175825 A JP 2008175825A JP 2008027806 A JP2008027806 A JP 2008027806A JP 2008027806 A JP2008027806 A JP 2008027806A JP 2008175825 A JP2008175825 A JP 2008175825A
Authority
JP
Japan
Prior art keywords
electrode
thin film
substrate
fixed
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008027806A
Other languages
Japanese (ja)
Other versions
JP4645656B2 (en
Inventor
Toshimasa Yamamoto
山本  敏雅
Kenichi Ao
青  建一
Yukihiro Takeuchi
竹内  幸裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008027806A priority Critical patent/JP4645656B2/en
Publication of JP2008175825A publication Critical patent/JP2008175825A/en
Application granted granted Critical
Publication of JP4645656B2 publication Critical patent/JP4645656B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gyroscopes (AREA)
  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor dynamic quantity sensor of high reliability capable of restraining a leakage current. <P>SOLUTION: A beam structure is arranged in a position separated by a prescribed space on an upper face of a substrate 1, and has a movable electrode. Fixed electrodes 9a-9d, 11a-11d are arranged opposed to a side face of the movable electrode. A laminate comprising a lower layer side insulator thin film, a conductive thin film and an upper layer side insulator thin film is arranged on an upper face part of the substrate 1, and a wiring pattern 22 of the fixed electrodes is formed of the conductive thin film. The wiring pattern 22 is connected electrically to the fixed electrodes 9a, 9b, 11c, 11d through an opening part 30 and an anchor part 28a for the fixed electrodes, and a lower electrode is connected electrically to the beam structured through the opening part in the upper layer side insulator thin film and the anchor part of the beam structure. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、梁構造の可動部を有する半導体力学量センサに係り、例えば、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサに関するものである。   The present invention relates to a semiconductor dynamic quantity sensor having a beam-structured movable part, for example, a semiconductor dynamic quantity sensor for detecting mechanical quantities such as acceleration, yaw rate, and vibration.

一般に、加速度センサ等の力学量センサの基本原理は、たわみ梁と呼ばれる梁を用いて梁に連結した質量部(マス部)に力学量が作用した際の変位または力を測定することである。   In general, the basic principle of a mechanical quantity sensor such as an acceleration sensor is to measure a displacement or a force when a mechanical quantity acts on a mass part (mass part) connected to the beam using a beam called a flexible beam.

近年、自動車のサスペンション制御、エアバッグ用等に用いられる加速度センサ等の力学量センサの小型化、低価格化の要望が高まっている。このため、特公平6−44008号公報にて、電極を有する梁構造体としてポリシリコンを用いた差動容量式半導体加速度センサが示されている。この種のセンサを図34、35、36を用いて説明する。図34にセンサの平面図を示すとともに、図35に図34におけるXXXV−XXXV断面図を、図36に図34におけるXXXVI−XXXVI断面図を示す。   In recent years, there is an increasing demand for downsizing and cost reduction of mechanical quantity sensors such as acceleration sensors used for suspension control of automobiles and airbags. Therefore, Japanese Patent Publication No. 6-44008 discloses a differential capacitance type semiconductor acceleration sensor using polysilicon as a beam structure having electrodes. This type of sensor will be described with reference to FIGS. FIG. 34 shows a plan view of the sensor, FIG. 35 shows a XXXV-XXXV sectional view in FIG. 34, and FIG. 36 shows a XXXVI-XXXVI sectional view in FIG.

シリコン基板130の上において、アンカー部131から梁132が延び、この梁132にマス133が支持され、さらに、マス133から可動電極134が突設されている。一方、シリコン基板130の上には1つの可動電極134に対し2つの固定電極135a,135bが対向するように配置されている。この可動電極134と固定電極135a,135bとにより静電容量を形成し、サーボ動作を行う。アンカー部131と梁132とマス133と可動電極134とはポリシリコンで形成されており、又、マス133と可動電極134とはシリコン基板130より所定の間隔を隔てて配置されている。さらに、固定電極135a,135bは端部のアンカー部136において基板130に固定されている。これらは、シリコン基板130上に表面マイクロマシニング技術を用いて形成したものである。   On the silicon substrate 130, a beam 132 extends from the anchor portion 131, a mass 133 is supported on the beam 132, and a movable electrode 134 projects from the mass 133. On the other hand, two fixed electrodes 135 a and 135 b are arranged on the silicon substrate 130 so as to face one movable electrode 134. The movable electrode 134 and the fixed electrodes 135a and 135b form an electrostatic capacity to perform a servo operation. The anchor part 131, the beam 132, the mass 133, and the movable electrode 134 are formed of polysilicon, and the mass 133 and the movable electrode 134 are arranged at a predetermined interval from the silicon substrate 130. Further, the fixed electrodes 135a and 135b are fixed to the substrate 130 at the anchor portions 136 at the ends. These are formed on the silicon substrate 130 using surface micromachining technology.

検出原理を図35を用いて説明する。可動電極134は両側の固定電極135aと135bの中心にあり、可動電極134と固定電極135a,135b間の静電容量C1,C2は等しい。又、可動電極134と固定電極135a,135b間には電圧V1,V2が印加されており、加速度が生じていないときにはV1=V2であり、可動電極134は固定電極135aと135bから等しい静電気力で引かれている。ここで、加速度が基板表面に平行な方向に作用し、可動電極134が変位すると可動電極134と固定電極135a,135bとの間の距離が変わり静電容量C1,C2が等しくなくなる。このときに静電容量が等しくなるように、例えば可動電極134が固定電極135a側に変位したとすると、電圧V1が下がり、電圧V2が上がる。これにより静電気力で固定電極135b側に可動電極134は引かれる。可動電極134が中心位置となり静電容量C1,C2が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧V1,V2から加速度の大きさを求めることができる。   The detection principle will be described with reference to FIG. The movable electrode 134 is at the center of the fixed electrodes 135a and 135b on both sides, and the capacitances C1 and C2 between the movable electrode 134 and the fixed electrodes 135a and 135b are equal. In addition, voltages V1 and V2 are applied between the movable electrode 134 and the fixed electrodes 135a and 135b. When acceleration is not generated, V1 = V2, and the movable electrode 134 has the same electrostatic force from the fixed electrodes 135a and 135b. It is drawn. Here, when the acceleration acts in a direction parallel to the substrate surface and the movable electrode 134 is displaced, the distance between the movable electrode 134 and the fixed electrodes 135a and 135b changes, and the capacitances C1 and C2 are not equal. For example, if the movable electrode 134 is displaced toward the fixed electrode 135a so that the capacitances are equal, the voltage V1 decreases and the voltage V2 increases. Thereby, the movable electrode 134 is pulled to the fixed electrode 135b side by electrostatic force. If the movable electrode 134 is at the center position and the capacitances C1 and C2 are equal, the acceleration and the electrostatic force are equally balanced, and the magnitude of the acceleration can be obtained from the voltages V1 and V2 at this time.

製造は、図37,38に示す工程にて行う。図37に示すように、シリコン基板137上に犠牲層(シリコン酸化膜)138を堆積するとともに所定領域に開口部139を設ける。そして、この開口部139を含む犠牲層138の上にポリシリコン薄膜140を堆積するとともにポリシリコン薄膜140を所定の形状にパターニングする。さらに、図38に示すように、犠牲層138をエッチング除去してエアギャップ141を形成しポリシリコン薄膜140よりなる梁構造体とする。   Manufacture is performed in the steps shown in FIGS. As shown in FIG. 37, a sacrificial layer (silicon oxide film) 138 is deposited on a silicon substrate 137 and an opening 139 is provided in a predetermined region. A polysilicon thin film 140 is deposited on the sacrificial layer 138 including the opening 139, and the polysilicon thin film 140 is patterned into a predetermined shape. Further, as shown in FIG. 38, the sacrificial layer 138 is removed by etching to form an air gap 141 to form a beam structure made of the polysilicon thin film 140.

一方、SOI(Silicon on Insulator)基板を用いて梁構造体として単結晶シリコンを用いて加速度センサ(半導体力学量センサ)を構成することも知られている。この種のセンサを図39,40,41を用いて説明する。図39にセンサの平面図を示すとともに、図40に図39におけるXXXX−XXXX断面図を、図41に図39におけるXXXXI−XXXXI断面図を示す。   On the other hand, it is also known to form an acceleration sensor (semiconductor dynamic quantity sensor) using single crystal silicon as a beam structure using an SOI (Silicon on Insulator) substrate. This type of sensor will be described with reference to FIGS. 39 is a plan view of the sensor, FIG. 40 is a sectional view of XXX-XXXX in FIG. 39, and FIG. 41 is a sectional view of XXXXI-XXXXI in FIG.

この加速度センサは可撓性ビーム145によって固定支持体146に振動質量体147が接合され、振動質量体147が移動することができる。振動質量体147はリンをドーピングした単結晶シリコンよりなる。固定支持体146は基板148の上において電気的に絶縁された状態で固着されている。振動質量体147は、互いに平行な方向に延びる可動電極149を備えている。これら部材145,146,147,149により梁構造体150が構成されている。又、可動電極149に対向して固定電極151,152が配置され、可動電極149と固定電極151,152との間に静電容量を形成している。そして、前記ビーム145が基板148の表面に平行な方向(図39中のY軸方向)に変位すると可動電極149が変位し、これにより静電容量が変化する。   In this acceleration sensor, the vibrating mass 147 is joined to the fixed support 146 by the flexible beam 145, and the vibrating mass 147 can move. The vibration mass body 147 is made of single crystal silicon doped with phosphorus. The fixed support 146 is fixed on the substrate 148 in an electrically insulated state. The vibration mass body 147 includes movable electrodes 149 extending in directions parallel to each other. These members 145, 146, 147, and 149 constitute a beam structure 150. In addition, fixed electrodes 151 and 152 are arranged to face the movable electrode 149, and a capacitance is formed between the movable electrode 149 and the fixed electrodes 151 and 152. When the beam 145 is displaced in a direction parallel to the surface of the substrate 148 (Y-axis direction in FIG. 39), the movable electrode 149 is displaced, thereby changing the capacitance.

次に、この加速度センサの製造方法を、図42〜図46を用いて説明する。まず、図42に示すように、基板148上にSIMOX層を形成するために、酸素イオン(OまたはO )を単結晶シリコン基板148に対し100keV〜1000keVで1016〜1018dose/cm注入し、1150℃〜1400℃で熱処理する。これによりシリコン酸化膜層153の厚さが400nm程度、表面シリコン層154の厚さが150nm程度のSOI基板が形成される。その後、図43に示すように、フォトリソグラフィを経てシリコン層154及びシリコン酸化膜層153の一部をエッチングする。さらに、図44に示すように、エピタキシャル成長により単結晶シリコン層155を1μm〜100μm(通常10〜20μm)を成膜する。次いで、図45に示すように、測定回路との接続のための金属からなる電極156を成膜した後、フォトリソグラフィを経て所定の電極形状にする。さらに、図46に示すように、シリコン層155に対し反応性気相ドライエッチング等を行い固定電極151,152、可動電極149等を形成する。最後に、HF等による液相エッチングより酸化膜層153をエッチング除去して梁構造体を可動とする。
特公平6−44008号公報
Next, a method for manufacturing the acceleration sensor will be described with reference to FIGS. First, as shown in FIG. 42, in order to form a SIMOX layer on the substrate 148, oxygen ions (O + or O 2 + ) are applied to the single crystal silicon substrate 148 at 100 keV to 1000 keV and 10 16 to 10 18 dose / cm 2 is injected and heat treatment is performed at 1150 ° C. to 1400 ° C. As a result, an SOI substrate in which the silicon oxide film layer 153 has a thickness of about 400 nm and the surface silicon layer 154 has a thickness of about 150 nm is formed. Thereafter, as shown in FIG. 43, the silicon layer 154 and part of the silicon oxide film layer 153 are etched through photolithography. Further, as shown in FIG. 44, a single crystal silicon layer 155 is formed to a thickness of 1 μm to 100 μm (usually 10 to 20 μm) by epitaxial growth. Next, as shown in FIG. 45, after forming an electrode 156 made of a metal for connection to the measurement circuit, it is formed into a predetermined electrode shape through photolithography. Further, as shown in FIG. 46, reactive gas phase dry etching or the like is performed on the silicon layer 155 to form fixed electrodes 151 and 152, a movable electrode 149, and the like. Finally, the oxide film layer 153 is etched away by liquid phase etching with HF or the like to make the beam structure movable.
Japanese Patent Publication No. 6-44008

しかしながら、図39〜46で示した加速度センサ(半導体力学量センサ)において、特公平6−44008号公報に示されているセンサのようにサーボ制御を行わせようとすると、第1の固定電極用通電ラインと第2の固定電極用通電ラインを交差させるためにシリコン基板に不純物拡散層による配線を行うことになる。つまり、シリコン基板160の上方において平行に延びる棒状電極部157aを有する櫛歯状の可動部157を配置するとともに、シリコン基板160上に第1の固定電極158と第2の固定電極159とを配置し、可動部157の各棒状電極部157aの一方の側面に第1の固定電極158を対向させ、又、各棒状電極部157aの他方の側面に第2の固定電極159を対向させる。さらに、各固定電極159を基板160の上面にて接続するとともに(櫛歯形状の電極とするとともに)、シリコン基板160の表層部に形成した不純物拡散層161にて各固定電極158を電気的に接続することになる。しかし、この場合、不純物拡散層161の形成部においてリーク電流が発生して正確なる加速度検出を行うことが困難となる。特に、高温雰囲気下においてはリーク電流等の影響を受けやすい。   However, in the acceleration sensor (semiconductor dynamic quantity sensor) shown in FIGS. 39 to 46, if servo control is performed like the sensor shown in Japanese Patent Publication No. 6-44008, the first fixed electrode In order to cross the energization line and the second fixed electrode energization line, wiring using an impurity diffusion layer is performed on the silicon substrate. That is, a comb-like movable portion 157 having rod-like electrode portions 157 a extending in parallel above the silicon substrate 160 is disposed, and the first fixed electrode 158 and the second fixed electrode 159 are disposed on the silicon substrate 160. Then, the first fixed electrode 158 is opposed to one side surface of each rod-shaped electrode portion 157a of the movable portion 157, and the second fixed electrode 159 is opposed to the other side surface of each rod-shaped electrode portion 157a. Furthermore, each fixed electrode 159 is connected to the upper surface of the substrate 160 (and is made into a comb-shaped electrode), and each fixed electrode 158 is electrically connected to the impurity diffusion layer 161 formed on the surface layer portion of the silicon substrate 160. Will be connected. However, in this case, a leak current is generated in the portion where the impurity diffusion layer 161 is formed, making it difficult to accurately detect acceleration. In particular, it is easily affected by leakage current and the like in a high temperature atmosphere.

又、絶縁体には通常シリコン酸化膜が用いられるが、梁構造体を可動にするための犠牲層エッチング工程においてシリコン酸化膜を除去する際に横方向のエッチング量を制御することは困難であり、そのため、梁構造体のビームの長さは犠牲層エッチング時間によって異なるため、梁構造体のバネ定数がばらつくことになる。即ち、犠牲層となるシリコン酸化膜の一部領域をアンカー部として残す場合において、エッチング液の濃度や温度を正確に一定に保つことは難しく、また、エッチングの終了を正確に時間管理することも難しく、ビーム(梁)を所望の形状に加工することが困難であった。   In addition, a silicon oxide film is usually used for the insulator, but it is difficult to control the lateral etching amount when removing the silicon oxide film in the sacrificial layer etching process for making the beam structure movable. Therefore, since the beam length of the beam structure varies depending on the sacrifice layer etching time, the spring constant of the beam structure varies. In other words, in the case where a partial region of the silicon oxide film that becomes the sacrificial layer is left as an anchor portion, it is difficult to keep the concentration and temperature of the etchant accurately constant, and it is also possible to accurately manage the time of completion of etching. It was difficult to process the beam into a desired shape.

そこで、この発明の目的は、基板の上に梁構造体を形成し、かつ基板側に配線または電極を配置した半導体力学量センサにおいて、リーク電流を抑制して信頼性の高いものとする。特に、対をなす第1,第2の固定電極を複数有し、かつ半導体基板の上に梁構造体を形成した半導体力学量センサにおいて、リーク電流を抑制して信頼性の高いものにする。   Accordingly, an object of the present invention is to provide a semiconductor dynamic quantity sensor in which a beam structure is formed on a substrate and wirings or electrodes are arranged on the substrate side, and leakage current is suppressed and reliability is high. In particular, in a semiconductor dynamic quantity sensor having a plurality of paired first and second fixed electrodes and having a beam structure formed on a semiconductor substrate, leakage current is suppressed and the reliability is improved.

請求項1に記載の発明は、半導体基板上に下層側絶縁体薄膜及び導電性薄膜がこの順に積層配置されてなる基板と、前記基板の上面から所定間隔を隔てた位置に配置され、互いに平行に延びる複数の可動電極を有する梁構造体と、前記基板の上面に固定され、前記各可動電極の一方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第1のコンデンサを構成する複数の第1の固定電極、及び前記各可動電極の他方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第2のコンデンサを構成する複数の第2の固定電極と、前記基板の上面に固定され、前記第1の固定電極に電気接続される第1の電極取出部、及び前記第2の固定電極に電気接続される第2の電極取出部と、前記導電性薄膜により構成され、前記複数の第1の固定電極相互間並びに前記第1の電極取出部を互いに電気接続する第1の配線パターン、及び前記複数の第2の固定電極相互間並びに前記第2の電極取出部を互いに電気接続する第2の配線パターンとを備えることを特徴とする。   According to the first aspect of the present invention, a substrate in which a lower-layer insulator thin film and a conductive thin film are laminated in this order on a semiconductor substrate, and a position spaced apart from the upper surface of the substrate by a predetermined distance, are parallel to each other. A beam structure having a plurality of movable electrodes extending to the substrate, fixed to the upper surface of the substrate, and arranged to face one side surface of each movable electrode, and the first capacitor together with the movable electrodes of the beam structure A plurality of first fixed electrodes to be configured, and a plurality of second fixed electrodes that are arranged opposite to the other side surface of each of the movable electrodes and constitute a second capacitor together with the movable electrodes of the beam structure; A first electrode extraction portion fixed to the upper surface of the substrate and electrically connected to the first fixed electrode; a second electrode extraction portion electrically connected to the second fixed electrode; and the conductive property Composed of thin film A first wiring pattern for electrically connecting the plurality of first fixed electrodes and the first electrode extraction portion to each other, and a plurality of the second fixed electrodes and the second electrode extraction portion for each other And a second wiring pattern to be electrically connected.

このように、基板の上面部に下層側絶縁体薄膜と導電性薄膜との積層体を配置し、この導電性薄膜をパターニングすることにより、複数の第1の固定電極相互間並びに第1の電極取出部を互いに電気接続する第1の配線パターン、及び複数の第2の固定電極相互間並びに第2の電極取出部を互いに電気接続する第2の配線パターンを構成している。この構造を用いることで、絶縁体分離による配線パターンを形成でき、不純物拡散層161を用いた場合(pn接合分離による場合)に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。このようしてリーク電流を抑制して信頼性向上が図られる。   As described above, the laminated body of the lower-layer-side insulator thin film and the conductive thin film is disposed on the upper surface portion of the substrate, and the conductive thin film is patterned, whereby the plurality of first fixed electrodes and the first electrodes are arranged. A first wiring pattern that electrically connects the extraction portions to each other, and a second wiring pattern that electrically connects the plurality of second fixed electrodes and the second electrode extraction portion to each other are configured. By using this structure, a wiring pattern by insulator isolation can be formed, and junction leakage can be reduced as compared with the case where the impurity diffusion layer 161 is used (in the case of pn junction isolation). In particular, it is possible to reduce junction leakage in a high temperature range. In this way, leakage current is suppressed and reliability is improved.

(第1の実施の形態)
以下、この発明の第1の実施の形態を図面を用いて説明する。本実施の形態においては、半導体加速度センサに適用している。より詳しくは、サーボ制御式の差動容量型半導体力学量センサに適用している。
(First embodiment)
A first embodiment of the present invention will be described below with reference to the drawings. In this embodiment, the present invention is applied to a semiconductor acceleration sensor. More specifically, the present invention is applied to a servo-controlled differential capacitance type semiconductor dynamic quantity sensor.

図1は本実施の形態に係る半導体加速度センサの平面図であり、図2は図1におけるII−II断面図、図3は図1におけるIII−III断面図、図4は図1におけるIV−IV断面図、図5は図1におけるV−V断面図である。   1 is a plan view of a semiconductor acceleration sensor according to the present embodiment, FIG. 2 is a sectional view taken along line II-II in FIG. 1, FIG. 3 is a sectional view taken along line III-III in FIG. IV sectional view, FIG. 5 is a VV sectional view in FIG.

図1,図2において、基板1の上面には、単結晶シリコン(単結晶半導体材料)よりなる梁構造体2が配置されている。梁構造体2は、基板1側から突出する4つのアンカー部3a,3b,3c,3dにより架設されており、基板1の上面において所定間隔を隔てた位置に配置されている。アンカー部3a,3b,3c,3dはポリシリコン薄膜よりなる。アンカー部3aとアンカー部3bとの間に梁部4が架設されるとともに、アンカー部3cとアンカー部3dとの間に梁部5が架設されている。梁部4と梁部5との間において長方形状をなす質量部(マス部)6が架設されている。質量部6には上下に貫通する透孔6aが設けられ、この透孔6aにより犠牲層エッチングの際のエッチング液が進入し易くなる。さらに、質量部6における一方の側面(図1においては左側面)からは4つの可動電極7a,7b,7c,7dが突出している。この可動電極7a,7b,7c,7dは棒状をなし、等間隔をおいて平行に延びている。又、質量部6における他方の側面(図1においては右側面)からは4つの可動電極8a,8b,8c,8dが突出している。この可動電極8a,8b,8c,8dは棒状をなし、等間隔をおいて平行に延びている。ここで、梁部4,5、質量部6、可動電極7a〜7d,8a〜8dは犠牲層酸化膜37の一部をエッチング除去することにより可動となっている。このエッチング領域を図1においてZ1にて示す。   1 and 2, a beam structure 2 made of single crystal silicon (single crystal semiconductor material) is disposed on the upper surface of a substrate 1. The beam structure 2 is constructed by four anchor portions 3 a, 3 b, 3 c, 3 d protruding from the substrate 1 side, and is arranged at a position spaced apart from the upper surface of the substrate 1. Anchor portions 3a, 3b, 3c and 3d are made of a polysilicon thin film. The beam portion 4 is constructed between the anchor portion 3a and the anchor portion 3b, and the beam portion 5 is constructed between the anchor portion 3c and the anchor portion 3d. A mass portion (mass portion) 6 having a rectangular shape is installed between the beam portion 4 and the beam portion 5. The mass portion 6 is provided with a through-hole 6a penetrating vertically, and this through-hole 6a facilitates entry of an etching solution during the sacrifice layer etching. Furthermore, four movable electrodes 7a, 7b, 7c, and 7d protrude from one side surface (the left side surface in FIG. 1) of the mass portion 6. The movable electrodes 7a, 7b, 7c, and 7d are rod-shaped and extend in parallel at equal intervals. Further, four movable electrodes 8a, 8b, 8c, and 8d protrude from the other side surface (the right side surface in FIG. 1) of the mass portion 6. The movable electrodes 8a, 8b, 8c and 8d are rod-shaped and extend in parallel at equal intervals. Here, the beam portions 4 and 5, the mass portion 6, and the movable electrodes 7 a to 7 d and 8 a to 8 d are movable by removing a part of the sacrificial layer oxide film 37 by etching. This etching region is indicated by Z1 in FIG.

このように、梁構造体2は2つの櫛歯状の可動電極を有している。前記基板1の上面には4つの第1の固定電極9a,9b,9c,9dが固定され、この固定電極9a〜9dは単結晶シリコンよりなる。第1の固定電極9a〜9dは基板1側から突出するアンカー部10a,10b,10c,10dにより支持されており、梁構造体2の各可動電極(棒状部)7a〜7dの一方の側面に対向して配置されている。又、基板1の上面には4つの第2の固定電極11a,11b,11c,11dが固定され、この固定電極11a〜11dは単結晶シリコンよりなる。第2の固定電極11a〜11dは基板1側から突出するアンカー部12a,12b,12c,12dにより支持されており、梁構造体2の各可動電極(棒状部)7a〜7dの他方の側面に対向して配置されている。   Thus, the beam structure 2 has two comb-shaped movable electrodes. Four first fixed electrodes 9a, 9b, 9c, 9d are fixed on the upper surface of the substrate 1, and the fixed electrodes 9a-9d are made of single crystal silicon. The first fixed electrodes 9a to 9d are supported by anchor portions 10a, 10b, 10c, and 10d that protrude from the substrate 1 side, and are formed on one side surface of each movable electrode (bar-shaped portion) 7a to 7d of the beam structure 2. Opposed to each other. Further, four second fixed electrodes 11a, 11b, 11c, and 11d are fixed on the upper surface of the substrate 1, and the fixed electrodes 11a to 11d are made of single crystal silicon. The second fixed electrodes 11a to 11d are supported by anchor portions 12a, 12b, 12c, and 12d protruding from the substrate 1 side, and are arranged on the other side surfaces of the movable electrodes (bar-shaped portions) 7a to 7d of the beam structure 2. Opposed to each other.

同様に、基板1の上面には第1の固定電極13a,13b,13c,13dおよび第2の固定電極15a,15b,15c,15dが固定され、この固定電極13a〜13dおよび15a〜15dは単結晶シリコンよりなる。第1の固定電極13a〜13dはアンカー部14a,14b,14c,14dにより支持され、かつ、梁構造体2の各可動電極(棒状部)8a〜8dの一方の側面に対向して配置されている。又、第2の固定電極15a〜15dはアンカー部16a,16b,16c,16dにより支持され、かつ、梁構造体2の各可動電極(棒状部)8a〜8dの他方の側面に対向して配置されている。   Similarly, the first fixed electrodes 13a, 13b, 13c, 13d and the second fixed electrodes 15a, 15b, 15c, 15d are fixed on the upper surface of the substrate 1, and the fixed electrodes 13a-13d and 15a-15d are single. Made of crystalline silicon. The first fixed electrodes 13a to 13d are supported by the anchor portions 14a, 14b, 14c, and 14d, and are disposed to face one side surface of each movable electrode (bar-shaped portion) 8a to 8d of the beam structure 2. Yes. The second fixed electrodes 15a to 15d are supported by the anchor portions 16a, 16b, 16c, and 16d, and are arranged to face the other side surfaces of the movable electrodes (rod-like portions) 8a to 8d of the beam structure 2. Has been.

前記基板1は、図2に示すように、シリコン基板(半導体基板)17の上に、下層側絶縁体薄膜18と導電性薄膜19と上層側絶縁体薄膜20とを積層した構成となっている。つまり、シリコン基板17の上面部に、下層側絶縁体薄膜18と導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置した構造となっており、導電性薄膜19が絶縁体薄膜18,20の内部に埋め込まれた構成となっている。下層側絶縁体薄膜18はシリコン酸化膜よりなり、上層側絶縁体薄膜20はシリコン窒化膜よりなり、CVD法等により形成されたものである。又、導電性薄膜19はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。   As shown in FIG. 2, the substrate 1 has a structure in which a lower-layer insulator thin film 18, a conductive thin film 19, and an upper-layer insulator thin film 20 are stacked on a silicon substrate (semiconductor substrate) 17. . That is, it has a structure in which a laminated body 21 of a lower-layer-side insulator thin film 18, a conductive thin film 19, and an upper-layer insulator thin film 20 is disposed on the upper surface portion of the silicon substrate 17, and the conductive thin film 19 is an insulator thin film. 18 and 20 are embedded. The lower-layer-side insulator thin film 18 is made of a silicon oxide film, and the upper-layer-side insulator thin film 20 is made of a silicon nitride film, which is formed by a CVD method or the like. The conductive thin film 19 is made of a polysilicon thin film doped with impurities such as phosphorus.

導電性薄膜19により、図1に示す4つの配線パターン22,23,24,25が形成されるとともに、下部電極(静電気力相殺用固定電極)26が形成されている。配線パターン22は第1の固定電極9a,9b,9c,9dの配線であり、図1に示すように帯状をなし、かつ、L字状に延設されている。配線パターン23は第2の固定電極11a,11b,11c,11dの配線パターンであり、図1に示すように帯状をなし、かつ、L字状に延設されている。同様に、配線パターン24は第1の固定電極13a,13b,13c,13dの配線であり、配線パターン25は第2の固定電極15a,15b,15c,15dの配線であり、図1に示すように帯状をなし、かつ、L字状に延設されている。下部電極26は基板1の上面部における梁構造体2と対向する領域に形成されている。   The conductive thin film 19 forms the four wiring patterns 22, 23, 24, and 25 shown in FIG. 1 and the lower electrode (static force canceling fixed electrode) 26. The wiring pattern 22 is a wiring of the first fixed electrodes 9a, 9b, 9c, and 9d, has a strip shape as shown in FIG. 1, and extends in an L shape. The wiring pattern 23 is a wiring pattern of the second fixed electrodes 11a, 11b, 11c, and 11d, has a strip shape as shown in FIG. 1, and extends in an L shape. Similarly, the wiring pattern 24 is a wiring of the first fixed electrodes 13a, 13b, 13c, and 13d, and the wiring pattern 25 is a wiring of the second fixed electrodes 15a, 15b, 15c, and 15d, as shown in FIG. It has a strip shape and extends in an L shape. The lower electrode 26 is formed in a region facing the beam structure 2 on the upper surface portion of the substrate 1.

そして、梁構造体2の可動電極(棒状部)7a〜7dと第1の固定電極9a〜9dとの間に第1のコンデンサが、又、梁構造体2の可動電極(棒状部)7a〜7dと第2の固定電極11a〜11dとの間に第2のコンデンサが形成される。同様に、梁構造体2の可動電極(棒状部)8a〜8dと第1の固定電極13a〜13dとの間に第1のコンデンサが、又、梁構造体2の可動電極(棒状部)8a〜8dと第2の固定電極15a〜15dとの間に第2のコンデンサが形成される。   A first capacitor is provided between the movable electrodes (rod-like portions) 7a to 7d of the beam structure 2 and the first fixed electrodes 9a to 9d, and the movable electrodes (rod-like portions) 7a to 7a of the beam structure 2 are also provided. A second capacitor is formed between 7d and the second fixed electrodes 11a to 11d. Similarly, a first capacitor is provided between the movable electrodes (bar-shaped portions) 8a to 8d of the beam structure 2 and the first fixed electrodes 13a to 13d, and the movable electrode (bar-shaped portion) 8a of the beam structure 2 is also provided. A second capacitor is formed between ˜8d and the second fixed electrodes 15a-15d.

又、基板1の上面には、単結晶シリコンよりなる電極取出部27a,27b,27c,27dが形成され、電極取出部27a,27b,27c,27dは基板1から突出するアンカー部28a,28b,28c,28dにより支持されている。   Further, electrode extraction portions 27a, 27b, 27c, 27d made of single crystal silicon are formed on the upper surface of the substrate 1, and the electrode extraction portions 27a, 27b, 27c, 27d are anchor portions 28a, 28b, It is supported by 28c and 28d.

図3に示すように、上層側絶縁体薄膜20には開口部29a,29b,29c,29dおよび30が形成され、開口部29a,29b,29c,29d内に前述のアンカー部(不純物ドープトポリシリコン)10a〜10dが配置されている。又、開口部30内にはアンカー部(不純物ドープトポリシリコン)28aが配置されている。よって、開口部29a〜29dおよびアンカー部(不純物ドープトポリシリコン)10a〜10dを通して配線パターン22と第1の固定電極9a〜9dが電気的に接続されるとともに、開口部30およびアンカー部(不純物ドープトポリシリコン)28aを通して配線パターン22と電極取出部27aが電気的に接続されている。   As shown in FIG. 3, openings 29a, 29b, 29c, 29d, and 30 are formed in the upper insulating thin film 20, and the above-described anchor portions (impurity doped polycrystals) are formed in the openings 29a, 29b, 29c, 29d. Silicon) 10a to 10d are arranged. An anchor portion (impurity doped polysilicon) 28 a is disposed in the opening 30. Therefore, the wiring pattern 22 and the first fixed electrodes 9a to 9d are electrically connected through the openings 29a to 29d and the anchor portions (impurity doped polysilicon) 10a to 10d, and the openings 30 and the anchor portions (impurities). The wiring pattern 22 and the electrode extraction part 27a are electrically connected through a doped polysilicon) 28a.

図4に示すように、上層側絶縁体薄膜20には開口部31a,31b,31c,31d、32が形成されている。開口部31a〜31d内には前述のアンカー部(不純物ドープトポリシリコン)12a〜12dが、又、開口部32内に前述のアンカー部28cが配置されている。よって、開口部31a〜31dおよびアンカー部(不純物ドープトポリシリコン)12a〜12dを通して配線パターン23と第2の固定電極11a〜11dが電気的に接続されるとともに、開口部32およびアンカー部(不純物ドープトポリシリコン)28cを通して配線パターン23と電極取出部27cが電気的に接続されている。   As shown in FIG. 4, openings 31 a, 31 b, 31 c, 31 d, and 32 are formed in the upper insulating thin film 20. The aforementioned anchor portions (impurity doped polysilicon) 12a to 12d are disposed in the openings 31a to 31d, and the aforementioned anchor portion 28c is disposed in the opening 32. Therefore, the wiring pattern 23 and the second fixed electrodes 11a to 11d are electrically connected through the openings 31a to 31d and the anchor portions (impurity doped polysilicon) 12a to 12d, and the openings 32 and the anchor portions (impurities). The wiring pattern 23 and the electrode extraction portion 27c are electrically connected through the doped polysilicon) 28c.

同様に、上層側絶縁体薄膜20における開口部(図示略)および前記第1の固定電極のアンカー部14a〜14dを通して第1の固定電極の配線パターン24と第1の固定電極13a〜13dが電気的に接続されるとともに、アンカー部28bを通して配線パターン24と電極取出部27bが電気的に接続されている。又、上層側絶縁体薄膜20における開口部(図示略)および前記第2の固定電極のアンカー部16a〜16dを通して第2の固定電極の配線パターン25と第2の固定電極15a〜15dが電気的に接続されるとともに、アンカー部28dを通して配線パターン25と電極取出部27dが電気的に接続されている。   Similarly, the wiring pattern 24 of the first fixed electrode and the first fixed electrodes 13a to 13d are electrically connected through an opening (not shown) in the upper insulating thin film 20 and the anchor portions 14a to 14d of the first fixed electrode. The wiring pattern 24 and the electrode extraction part 27b are electrically connected through the anchor part 28b. In addition, the wiring pattern 25 of the second fixed electrode and the second fixed electrodes 15a to 15d are electrically connected through the opening (not shown) in the upper insulating thin film 20 and the anchor portions 16a to 16d of the second fixed electrode. The wiring pattern 25 and the electrode extraction part 27d are electrically connected through the anchor part 28d.

又、図2に示すように、上層側絶縁体薄膜20には開口部33が形成され、開口部33内に前述のアンカー部(不純物ドープトポリシリコン)3a〜3dが配置されている。よって、梁構造体のアンカー部3a〜3dを通して下部電極26と梁構造体2とが電気的に接続されている。   As shown in FIG. 2, an opening 33 is formed in the upper insulating thin film 20, and the above-described anchor portions (impurity doped polysilicon) 3 a to 3 d are arranged in the opening 33. Therefore, the lower electrode 26 and the beam structure 2 are electrically connected through the anchor portions 3a to 3d of the beam structure.

このように、基板1は、ポリシリコンよりなる配線パターン22〜25および下部電極26をSOI層の下に埋め込んだ構成となっており、この構造は、表面マイクロマシニング技術を用いて形成したものである。   As described above, the substrate 1 has a configuration in which the wiring patterns 22 to 25 and the lower electrode 26 made of polysilicon are embedded under the SOI layer, and this structure is formed by using surface micromachining technology. is there.

一方、図1,2に示すように、シリコン基板(半導体基板)17のアンカー部3aの上方にはアルミ薄膜よりなる電極(ボンディングパッド)34が設けられている。又、図1,3,4に示すように、電極取出部27a,27b,27c,27dの上面にはアルミ薄膜よりなる電極(ボンディングパッド)35a,35b,35c,35dがそれぞれ設けられている。尚、電極取出部27a〜27dの上面には層間絶縁膜38及びシリコン窒化膜36が形成されている。この膜38,36は、図1においてZ1以外の領域に形成されている。   On the other hand, as shown in FIGS. 1 and 2, an electrode (bonding pad) 34 made of an aluminum thin film is provided above the anchor portion 3 a of the silicon substrate (semiconductor substrate) 17. As shown in FIGS. 1, 3, and 4, electrodes (bonding pads) 35a, 35b, 35c, and 35d made of an aluminum thin film are provided on the upper surfaces of the electrode extraction portions 27a, 27b, 27c, and 27d, respectively. An interlayer insulating film 38 and a silicon nitride film 36 are formed on the upper surfaces of the electrode extraction portions 27a to 27d. The films 38 and 36 are formed in a region other than Z1 in FIG.

そして、梁構造体2の可動電極7a〜7dと第1の固定電極9a〜9dとの間に形成された第1のコンデンサの容量(および可動電極8a〜8dと第1の固定電極13a〜13dとの間に形成される第1のコンデンサの容量)、および、梁構造体2の可動電極7a〜7dと第2の固定電極11a〜11dとの間に形成された第2のコンデンサの容量(および可動電極8a〜8dと第2の固定電極15a〜15dとの間に形成される第2のコンデンサの容量)に基づいて梁構造体2に作用する加速度を検出することができるようになっている。より詳しくは、可動電極と固定電極とにより2つの差動型静電容量を形成し、2つの容量が等しくなるようにサーボ動作を行う。   The capacitance of the first capacitor formed between the movable electrodes 7a to 7d and the first fixed electrodes 9a to 9d of the beam structure 2 (and the movable electrodes 8a to 8d and the first fixed electrodes 13a to 13d). And the capacitance of the second capacitor formed between the movable electrodes 7a to 7d and the second fixed electrodes 11a to 11d of the beam structure 2 (the capacitance of the first capacitor formed between the second fixed electrodes 11a to 11d). And the acceleration acting on the beam structure 2 can be detected based on the capacitance of the second capacitor formed between the movable electrodes 8a to 8d and the second fixed electrodes 15a to 15d. Yes. More specifically, two differential capacitances are formed by the movable electrode and the fixed electrode, and a servo operation is performed so that the two capacitances are equal.

又、梁構造体2と下部電極26とを等電位にすることにより梁構造体2と基板1との間に生じる静電気力を相殺する。つまり、下部電極26はアンカー部3a〜3dを通して梁部4,5および質量部6と結合されているため電気的に等電位であり、梁部4,5および質量部6が静電気力により基板1に付着することが防止できる。即ち、梁構造体2はシリコン基板17に対して絶縁されているため、梁構造体2とシリコン基板17間のわずかな電位差によっても梁構造体2が基板17側に付着しようとするが、それを防止することができる。   Further, the electrostatic force generated between the beam structure 2 and the substrate 1 is canceled by setting the beam structure 2 and the lower electrode 26 to the same potential. That is, the lower electrode 26 is electrically equipotential because it is coupled to the beam portions 4, 5 and the mass portion 6 through the anchor portions 3 a to 3 d, and the beam portions 4, 5 and the mass portion 6 are made of the substrate 1 by electrostatic force. Can be prevented from adhering to. That is, since the beam structure 2 is insulated from the silicon substrate 17, the beam structure 2 tries to adhere to the substrate 17 side even by a slight potential difference between the beam structure 2 and the silicon substrate 17. Can be prevented.

以上のように絶縁体分離された配線パターン22〜25と下部電極26を用いることで、アルミ電極(ボンディングパッド)34,35a〜35dを基板表面から取り出すことができ、加速度センサの製造プロセスを容易にすることが可能となる。   By using the wiring patterns 22 to 25 and the lower electrode 26 separated from each other as described above, the aluminum electrodes (bonding pads) 34 and 35a to 35d can be taken out from the substrate surface, and the acceleration sensor manufacturing process is facilitated. It becomes possible to.

次に、この加速度センサの検出原理を図1を用いて説明する。可動電極7a〜7d(8a〜8d)は両側の固定電極9a〜9d(13a〜13d)と11a〜11d(15a〜15d)の中心に位置し、可動電極と固定電極間の静電容量C1,C2は等しい。又、可動電極7a〜7d(8a〜8d)と固定電極9a〜9d(13a〜13d)間には電圧V1が、可動電極7a〜7d(8a〜8d)と固定電極11a〜11d(15a〜15d)間には電圧V2が印加されている。そして、加速度が生じていないときにはV1=V2であり、可動電極7a〜7d(8a〜8d)は固定電極9a〜9d(13a〜13d)と11a〜11d(15a〜15d)から等しい静電気力で引かれている。ここで、加速度が基板表面に平行な方向に作用し、可動電極7a〜7d(8a〜8d)が変位すると可動電極と固定電極との間の距離が変わり静電容量C1,C2が等しくなくなる。このときに静電気力が等しくなるように、例えば可動電極7a〜7d(8a〜8d)が固定電極9a〜9d(13a〜13d)側に変位したとすると、電圧V1が下がり、電圧V2が上がる。これにより静電気力で固定電極11a〜11d(15a〜15d)側に可動電極7a〜7d(8a〜8d)は引かれる。可動電極7a〜7d(8a〜8d)が中心位置に戻り静電容量C1,C2が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧V1,V2から加速度の大きさを求めることができる。   Next, the detection principle of the acceleration sensor will be described with reference to FIG. The movable electrodes 7a to 7d (8a to 8d) are positioned at the centers of the fixed electrodes 9a to 9d (13a to 13d) and 11a to 11d (15a to 15d) on both sides, and the capacitance C1, between the movable electrode and the fixed electrode. C2 is equal. The voltage V1 is between the movable electrodes 7a to 7d (8a to 8d) and the fixed electrodes 9a to 9d (13a to 13d), and the movable electrodes 7a to 7d (8a to 8d) and the fixed electrodes 11a to 11d (15a to 15d). ) Is applied with the voltage V2. When acceleration is not generated, V1 = V2, and the movable electrodes 7a to 7d (8a to 8d) are attracted by the same electrostatic force from the fixed electrodes 9a to 9d (13a to 13d) and 11a to 11d (15a to 15d). It is. Here, when the acceleration acts in a direction parallel to the substrate surface and the movable electrodes 7a to 7d (8a to 8d) are displaced, the distance between the movable electrode and the fixed electrode is changed, and the capacitances C1 and C2 are not equal. If the movable electrodes 7a to 7d (8a to 8d) are displaced toward the fixed electrodes 9a to 9d (13a to 13d) so that the electrostatic forces are equal at this time, the voltage V1 decreases and the voltage V2 increases. Thereby, the movable electrodes 7a to 7d (8a to 8d) are pulled toward the fixed electrodes 11a to 11d (15a to 15d) by electrostatic force. If the movable electrodes 7a to 7d (8a to 8d) return to the center position and the capacitances C1 and C2 are equal, the acceleration and the electrostatic force are equally balanced, and the magnitude of the acceleration is obtained from the voltages V1 and V2 at this time. be able to.

このように、第1のコンデンサと第2のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第1と第2のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。   In this way, in the first capacitor and the second capacitor, the voltage of the fixed electrode forming the first and second capacitors is controlled so that the movable electrode does not displace with respect to the displacement due to the action of the mechanical quantity. The acceleration is detected by the change in voltage.

次に、この加速度センサの製造工程を図6〜16を用いて説明する。尚、図6〜16は、図1におけるA−A断面での製造工程を示す概略断面図である。まず、図6に示すように、第1の半導体基板としての単結晶シリコン基板40を用意し、シリコン基板40に犠牲層用薄膜としてのシリコン酸化膜41を熱酸化、CVD法等により成膜する。そして、図7に示すように、シリコン酸化膜41に対しフォトリソグラフィを経て一部エッチングして凹部42を形成する。さらに、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜(第1の絶縁体薄膜)43を成膜する。その後、シリコン酸化膜41とシリコン窒化膜43との積層体に対してフォトリソグラフィを経てドライエッチング等によりアンカー部形成領域に開口部44a,44b,44cを形成する。この開口部44a〜44cは、梁構造体と基板(下部電極)とを接続するため、および、固定電極(及び電極取出部)と配線パターンとを接続するためのものである。   Next, the manufacturing process of this acceleration sensor is demonstrated using FIGS. 6 to 16 are schematic cross-sectional views showing a manufacturing process in the AA cross section in FIG. First, as shown in FIG. 6, a single crystal silicon substrate 40 as a first semiconductor substrate is prepared, and a silicon oxide film 41 as a sacrificial layer thin film is formed on the silicon substrate 40 by thermal oxidation, CVD, or the like. . Then, as shown in FIG. 7, the silicon oxide film 41 is partially etched through photolithography to form a recess 42. Further, a silicon nitride film (first insulator thin film) 43 is formed to increase the surface unevenness and serve as an etching stopper during the sacrifice layer etching. Thereafter, openings 44a, 44b, and 44c are formed in the anchor portion formation region by dry etching or the like through photolithography on the stacked body of the silicon oxide film 41 and the silicon nitride film 43. The openings 44a to 44c are for connecting the beam structure and the substrate (lower electrode), and for connecting the fixed electrode (and electrode extraction portion) and the wiring pattern.

引き続き、図8に示すように、開口部44a〜44cを含むシリコン窒化膜43上に導電性薄膜となるポリシリコン薄膜45を成膜し、その後、リン拡散等により不純物を導入し、フォトリソグラフィを経てシリコン窒化膜43上の所定領域に配線パターン45aと下部電極45bとアンカー部45cを形成する。さらに、図9に示すように、ポリシリコン薄膜(45)の上を含むシリコン窒化膜43上に第2の絶縁体薄膜としてのシリコン酸化膜46をCVD法等により成膜する。   Subsequently, as shown in FIG. 8, a polysilicon thin film 45 to be a conductive thin film is formed on the silicon nitride film 43 including the openings 44a to 44c, and then impurities are introduced by phosphorus diffusion or the like, and photolithography is performed. Then, a wiring pattern 45a, a lower electrode 45b, and an anchor portion 45c are formed in a predetermined region on the silicon nitride film 43. Further, as shown in FIG. 9, a silicon oxide film 46 as a second insulator thin film is formed on the silicon nitride film 43 including the polysilicon thin film (45) by the CVD method or the like.

さらに、図10に示すように、シリコン酸化膜46の上に貼合用薄膜としてのポリシリコン薄膜47を成膜し、ポリシリコン薄膜47に対し貼り合わせのために表面を機械的研磨等により平坦化する。   Further, as shown in FIG. 10, a polysilicon thin film 47 as a thin film for bonding is formed on the silicon oxide film 46, and the surface is flattened by mechanical polishing or the like for bonding to the polysilicon thin film 47. Turn into.

そして、図11に示すように、シリコン基板40とは別の単結晶シリコン基板(支持基板)48を用意し、ポリシリコン薄膜47の表面と第2の半導体基板としてのシリコン基板48とを貼り合わせる。   Then, as shown in FIG. 11, a single crystal silicon substrate (supporting substrate) 48 different from the silicon substrate 40 is prepared, and the surface of the polysilicon thin film 47 and the silicon substrate 48 as the second semiconductor substrate are bonded together. .

さらに、図12に示すように、シリコン基板40,48を表裏逆にして、シリコン基板40側を機械的研磨等を行い所望の厚さ(例えば1〜2μm)まで薄膜化する。その後、シリコン基板40に対しフォトリソ技術を用いてトレンチエッチングにより一定の幅で溝を掘り、さらにその後に、梁構造体を形成するための溝パターン49を形成する。このように、シリコン基板40における不要領域(49)を除去して所望の形状にする。又、ここで、シリコン基板40に対し後に静電容量を検出するための電極とするためにリン拡散等により不純物を導入する。   Further, as shown in FIG. 12, the silicon substrates 40 and 48 are turned upside down, and the silicon substrate 40 side is mechanically polished to reduce the thickness to a desired thickness (for example, 1 to 2 μm). After that, a trench is etched with a certain width by trench etching using a photolithographic technique on the silicon substrate 40, and thereafter a trench pattern 49 for forming a beam structure is formed. Thus, the unnecessary region (49) in the silicon substrate 40 is removed to obtain a desired shape. Further, here, impurities are introduced into the silicon substrate 40 by phosphorus diffusion or the like in order to form an electrode for detecting the capacitance later.

この工程(シリコン基板40における不要領域を除去して所望の形状にする工程)において、ステッパの下部パターン分解能を満たす程度にシリコン基板40が薄い(例えば1〜2μm)ものであるので、シリコン基板40の下でのシリコン酸化膜41の開口部(図7の44a〜44c)の形状を透視することができ、フォトマスク合わせを正確に行うことができる。   In this step (step of removing unnecessary regions in the silicon substrate 40 to obtain a desired shape), the silicon substrate 40 is thin (for example, 1 to 2 μm) to the extent that the lower pattern resolution of the stepper is satisfied. The shape of the openings (44a to 44c in FIG. 7) of the silicon oxide film 41 can be seen through, and photomask alignment can be performed accurately.

この後、図13に示すように、シリコン酸化膜50をCVD法等により成膜し、ドライエッチング等によりエッチバックを行い基板表面を平坦化する。さらに、図14に示すように、層間絶縁膜51を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホール52を形成する。そして、層間絶縁膜51の上の所定領域にシリコン窒化膜76を形成する。   Thereafter, as shown in FIG. 13, a silicon oxide film 50 is formed by a CVD method or the like, and etched back by dry etching or the like to flatten the substrate surface. Further, as shown in FIG. 14, an interlayer insulating film 51 is formed, and a contact hole 52 is formed by dry etching or the like through photolithography. Then, a silicon nitride film 76 is formed in a predetermined region on the interlayer insulating film 51.

さらに、図15に示すように、アルミ電極53を成膜・フォトリソグラフィを経て形成し、その後、パッシベーション膜54を成膜・フォトリソグラフィを経て形成する。   Further, as shown in FIG. 15, an aluminum electrode 53 is formed through film formation / photolithography, and then a passivation film 54 is formed through film formation / photolithography.

最後に、図16に示すように、HF系のエッチング液によりシリコン酸化膜41,50をエッチング除去し、可動電極部55等を有する梁構造体56を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜41を除去してシリコン基板40を可動構造とする。この際、エッチング後の乾燥の過程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。   Finally, as shown in FIG. 16, the silicon oxide films 41 and 50 are removed by etching with an HF-based etchant, and the beam structure 56 having the movable electrode portion 55 and the like is made movable. That is, the silicon oxide film 41 in a predetermined region is removed by sacrificial layer etching using an etching solution, so that the silicon substrate 40 is made movable. At this time, in order to prevent the movable part from adhering to the substrate in the course of drying after etching, a sublimation agent such as rose dichlorobenzene is used.

この工程(エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜41を除去してシリコン基板40を可動構造とする工程)において、可動部におけるアンカー部45cは導電性薄膜(ポリシリコン)よりなり、アンカー部45cにおいてエッチングが停止し、バラツキが無くなる。即ち、犠牲層用薄膜としてシリコン酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用い、HF系エッチング液を用いた本例においては、シリコン酸化膜はHFにて溶けるがポリシリコン薄膜は溶けないので、HF系エッチング液の濃度や温度を正確に管理したりエッチングの終了を正確なる時間管理にて行う必要はなく製造が容易となる。   In this step (step of removing the silicon oxide film 41 in a predetermined region by sacrificial layer etching using an etchant to make the silicon substrate 40 a movable structure), the anchor portion 45c in the movable portion is made of a conductive thin film (polysilicon). Thus, the etching stops at the anchor portion 45c, and the variation is eliminated. That is, in this example using a silicon oxide film as a sacrificial layer thin film, a polysilicon thin film as a conductive thin film, and using an HF-based etching solution, the silicon oxide film is melted by HF but the polysilicon thin film is not melted. Therefore, it is not necessary to accurately manage the concentration and temperature of the HF-based etching solution or to perform the etching end by accurate time management, and the manufacturing becomes easy.

即ち、犠牲層エッチングに際しては、図42に示すSOI基板を用いた場合においては梁の長さがエッチング時間によって変化してしまうが、本実施の形態ではエッチング時間に関係なくアンカー部までエッチングしたところで選択的にエッチングが終了するため、梁の長さは常に一定となる。   That is, when the sacrificial layer is etched, the length of the beam changes depending on the etching time when the SOI substrate shown in FIG. 42 is used. In this embodiment, the anchor portion is etched regardless of the etching time. Since the etching is selectively terminated, the length of the beam is always constant.

このようにアンカー部を形成することができることから梁構造体をリリースする際の犠牲層エッチング工程で時間制御による終点制御を行う必要がなくバネ定数等の制御を容易にすることが可能となる。   Since the anchor portion can be formed in this way, it is not necessary to perform end point control by time control in the sacrificial layer etching process when releasing the beam structure, and control of the spring constant and the like can be facilitated.

又、この犠牲層エッチング工程において、図7の凹部42により図16に示す突起57が形成されているので、梁構造体がリリースされた後におけるエッチング液の置換工程において液可動部と基板との間に純水等のリンス液(置換液)の液滴が残るがこの液滴の付着面積を減らして液滴による表面張力を小さくしてリンス液の蒸発の際に可動部が基板に固着するのが防止される。   Further, in this sacrificial layer etching process, since the protrusions 57 shown in FIG. 16 are formed by the recesses 42 in FIG. 7, the liquid movable part and the substrate are not replaced in the etching liquid replacement process after the beam structure is released. A droplet of a rinse liquid (substitution liquid) such as pure water remains in between, but the surface area due to the droplet is reduced by reducing the adhesion area of the droplet, and the movable part is fixed to the substrate when the rinse liquid evaporates. Is prevented.

このようにして、埋め込みSOI基板を用い、配線パターン45aおよび下部電極45bを絶縁体分離により形成して、サーボ制御式加速度センサを形成することができる。   In this manner, a servo-controlled acceleration sensor can be formed by using the buried SOI substrate and forming the wiring pattern 45a and the lower electrode 45b by insulating separation.

このように本実施の形態においては、下記(ロ)〜(ヘ)の特徴を有する。   As described above, the present embodiment has the following features (b) to (f).

(イ)梁構造体2は、基板1の上面において所定間隔を隔てた位置に配置され、加速度(力学量)により変位する作用力を受ける。又、固定電極9a〜9d,11a〜11d,13a〜13d,15a〜15dは、基板1の上面に固定され、かつ、梁構造体2の一部である可動電極7a〜7d,8a〜8dに対向して配置される。この種のセンサにおいて、基板1の上面部に、図2に示す下層側絶縁体薄膜18と導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置し、導電性薄膜19により配線22〜25と電極26を形成し、この配線22〜25と電極26を、上層側絶縁体薄膜20に形成した開口部29a〜29d,31a〜31d,30,32,33を通して基板1の上に配置した固定電極9a〜9d,11a〜11d,13a〜13d,15a〜15d,梁構造体2,電極取出部27a〜27d(電気接続部材)に対し電気的に接続した。このように、基板1の上面部に絶縁膜を配置し、その中に薄膜の配線または電極を埋設して、基板側の配線または電極として埋め込みの薄膜(ポリシリコン層)を用いたSOI基板(埋め込みSOI基板)としている。この構造を用いることで、絶縁体分離による配線または電極を形成でき、不純物拡散層(図示せず)を用いた場合(pn接合分離による場合)に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。   (A) The beam structure 2 is arranged at a position spaced apart from the upper surface of the substrate 1 and receives an acting force that is displaced by acceleration (mechanical quantity). The fixed electrodes 9 a to 9 d, 11 a to 11 d, 13 a to 13 d, and 15 a to 15 d are fixed to the upper surface of the substrate 1, and are connected to the movable electrodes 7 a to 7 d and 8 a to 8 d that are part of the beam structure 2. Opposed to each other. In this type of sensor, a laminated body 21 of a lower-layer insulator thin film 18, a conductive thin film 19, and an upper-layer insulator thin film 20 shown in FIG. 22 to 25 and the electrode 26 are formed, and the wirings 22 to 25 and the electrode 26 are formed on the substrate 1 through the openings 29a to 29d, 31a to 31d, 30, 32, and 33 formed in the upper insulating thin film 20. The fixed electrodes 9a to 9d, 11a to 11d, 13a to 13d, 15a to 15d, the beam structure 2 and the electrode extraction portions 27a to 27d (electric connection members) were electrically connected. In this manner, an insulating film is arranged on the upper surface portion of the substrate 1, a thin film wiring or electrode is embedded therein, and an SOI substrate using a buried thin film (polysilicon layer) as the wiring or electrode on the substrate side ( Embedded SOI substrate). By using this structure, a wiring or an electrode can be formed by insulator isolation, and junction leakage can be reduced as compared with the case where an impurity diffusion layer (not shown) is used (in the case of pn junction isolation). In particular, it is possible to reduce junction leakage in a high temperature range.

(ロ)特に、基板1の上面部に、下層側絶縁体薄膜18と導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置し、導電性薄膜19により第1の固定電極の配線パターン22,24と第2の固定電極の配線パターン23,25を形成し、上層側絶縁体薄膜20における開口部29a〜29d,31a〜31dおよび固定電極のアンカー部を通して第1,第2の固定電極用配線パターン22〜25と第1,第2の固定電極9a〜9d,11a〜11d,13a〜13d,15a〜15dを電気的に接続した。このように、基板1の上面部に絶縁膜を配置し、その中に薄膜の配線パターン22〜25を埋設し、この配線パターン22〜25を用いて第1の固定電極用通電ラインと第2の固定電極用通電ラインを交差させることができる。   (B) In particular, a laminated body 21 of a lower-layer-side insulator thin film 18, a conductive thin-film 19, and an upper-layer-side insulator thin film 20 is disposed on the upper surface portion of the substrate 1, and the first fixed electrode is formed by the conductive thin film 19. The wiring patterns 22 and 24 and the second fixed electrode wiring patterns 23 and 25 are formed, and the first and second through the openings 29a to 29d and 31a to 31d in the upper insulating thin film 20 and the anchor portion of the fixed electrode. The fixed electrode wiring patterns 22 to 25 were electrically connected to the first and second fixed electrodes 9a to 9d, 11a to 11d, 13a to 13d, and 15a to 15d. As described above, the insulating film is arranged on the upper surface portion of the substrate 1, and the thin wiring patterns 22 to 25 are embedded therein, and the first fixed electrode energization line and the second wiring pattern 22 to 25 are used. The fixed electrode energization lines can be crossed.

このように、基板側の配線として埋め込みの薄膜(ポリシリコン層)を用いたSOI基板(埋め込みSOI基板)を用いることで、絶縁体分離による配線を形成できる。よって、絶縁体薄膜で分離された導電性薄膜を形成でき、不純物拡散層(図示せず)を用いた場合(pn接合分離による場合)に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。   Thus, by using an SOI substrate (embedded SOI substrate) using a buried thin film (polysilicon layer) as the wiring on the substrate side, a wiring by insulator separation can be formed. Therefore, a conductive thin film separated by an insulator thin film can be formed, and junction leakage can be reduced as compared with the case where an impurity diffusion layer (not shown) is used (by pn junction isolation). In particular, it is possible to reduce junction leakage in a high temperature range.

(ハ)さらに、基板1の上面部に、下層側絶縁体薄膜18と導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置し、導電性薄膜19により第1の固定電極の配線パターン22,24と第2の固定電極の配線パターン23,25を形成するとともに導電性薄膜19による下部電極(静電気力相殺用固定電極)26を形成し、上層側絶縁体薄膜20における開口部29a〜29d,31a〜31dおよび第1,第2の固定電極のアンカー部10a〜10d,12a〜12dを通して第1,第2の固定電極の配線パターン22〜25と第1,第2の固定電極9a〜9d,11a〜11d,13a〜13d,15a〜15dを電気的に接続し、さらに、上層側絶縁体薄膜20における開口部33および梁構造体のアンカー部3a〜3dを通して下部電極26と梁構造体2とを電気的に接続した。このように、基板1の上面部に絶縁膜を配置し、その中に薄膜の配線パターン22〜25および下部電極26を埋設し、この配線パターンを用いて第1の固定電極用通電ラインと第2の固定電極用通電ラインを交差させることができるとともに、梁構造体(可動部)と下部電極とを等電位にして梁構造体(可動部)と基板との間に生じる静電気力を相殺することができ、梁構造体(可動部)と基板間のわずかな電位差による梁構造体(可動部)の基板への付着を防止することができる。   (C) Furthermore, a laminated body 21 of the lower-layer-side insulator thin film 18, the conductive thin-film 19, and the upper-layer-side insulator thin film 20 is disposed on the upper surface portion of the substrate 1. The wiring patterns 22, 24 and the second fixed electrode wiring patterns 23, 25 are formed, and the lower electrode (static force canceling fixed electrode) 26 is formed by the conductive thin film 19, and the opening in the upper insulating thin film 20 is formed. 29a-29d, 31a-31d, and first and second fixed electrode anchor portions 10a-10d, 12a-12d, and first and second fixed electrode wiring patterns 22-25 and first and second fixed electrodes. 9a to 9d, 11a to 11d, 13a to 13d, and 15a to 15d are electrically connected, and further, the opening 33 in the upper insulating film 20 and the anchor portions 3a to 3d of the beam structure are passed through. And electrically connecting the lower electrode 26 and the beam structure 2 Te. As described above, the insulating film is disposed on the upper surface portion of the substrate 1, and the thin-film wiring patterns 22 to 25 and the lower electrode 26 are embedded therein, and the first fixed electrode energization line and the first wiring are formed using the wiring pattern. The two fixed electrode energization lines can be crossed, and the electrostatic force generated between the beam structure (movable part) and the substrate is offset by making the beam structure (movable part) and the lower electrode equipotential. It is possible to prevent the beam structure (movable part) from adhering to the substrate due to a slight potential difference between the beam structure (movable part) and the substrate.

(ニ)梁構造体2の材料としてヤング率等の物性値が既知で脆性材料である単結晶シリコンを用いているため梁構造体の信頼性を高くすることができる。   (D) Since the single crystal silicon which is a brittle material with known physical properties such as Young's modulus is used as the material of the beam structure 2, the reliability of the beam structure can be increased.

(ホ)導電性薄膜19としてポリシリコン薄膜を用いて絶縁体薄膜で周囲を分離することにより、pn接合分離の場合のような高温域でのリーク電流等の影響をより小さくすることができる。   (E) By using a polysilicon thin film as the conductive thin film 19 and separating the periphery with an insulator thin film, the influence of a leakage current or the like in a high temperature region as in the case of pn junction isolation can be further reduced.

(ヘ)サーボ機構(サーボ制御)を採用したので、加速度の作用による梁構造体の変位を最小限に抑えることができ、従って、センサの信頼性を高めることができる。   (F) Since the servo mechanism (servo control) is employed, the displacement of the beam structure due to the action of acceleration can be minimized, and therefore the reliability of the sensor can be enhanced.

本実施の形態の応用例としては、上述した例では導電性薄膜19により第1の固定電極の配線パターン22,24と第2の固定電極の配線パターン23,25とを形成したが、いずれか一方のみを導電性薄膜19により形成し、他方はアルミ配線にて電気的に接続したり櫛歯状電極として電気的に接続してもよい。又、上述した例では固定電極の配線パターンおよび下部電極を、埋め込み導電性薄膜にて形成したが、下部電極を用いないセンサに具体化してもよい。   As an application example of the present embodiment, the first fixed electrode wiring patterns 22 and 24 and the second fixed electrode wiring patterns 23 and 25 are formed by the conductive thin film 19 in the above-described example. Only one of them may be formed by the conductive thin film 19, and the other may be electrically connected by aluminum wiring or electrically connected as a comb-like electrode. In the example described above, the wiring pattern of the fixed electrode and the lower electrode are formed of the buried conductive thin film, but may be embodied in a sensor that does not use the lower electrode.

(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に図面に基づき説明する。
(Second Embodiment)
Next, a second embodiment will be described based on the drawings with a focus on differences from the first embodiment.

図17〜27は本実施の形態に係る半導体加速度センサの製造におけるプロセスフローを示した断面図である。まず、図17に示すように、第1の半導体基板としての単結晶シリコン基板60を用意する。そして、シリコン基板60にトレンチエッチングにより一定の幅で溝を形成し、その後に梁構造体を形成するための溝パターン61を形成する。つまり、シリコン基板60における所定領域に溝(61)を形成する。ここで、後に静電容量を検出するための電極とするためにリン拡散等により不純物を導入する。その後、図18に示すように、溝(61)を含むシリコン基板60の上に犠牲層用薄膜としてのシリコン酸化膜62をCVD法等により成膜し、さらに、シリコン酸化膜62の表面を平坦化する。   17 to 27 are sectional views showing a process flow in manufacturing the semiconductor acceleration sensor according to the present embodiment. First, as shown in FIG. 17, a single crystal silicon substrate 60 as a first semiconductor substrate is prepared. Then, grooves are formed in the silicon substrate 60 with a certain width by trench etching, and then a groove pattern 61 for forming a beam structure is formed. That is, a groove (61) is formed in a predetermined region of the silicon substrate 60. Here, impurities are introduced by phosphorus diffusion or the like in order to form an electrode for detecting the capacitance later. Thereafter, as shown in FIG. 18, a silicon oxide film 62 as a sacrificial layer thin film is formed on the silicon substrate 60 including the groove (61) by the CVD method or the like, and the surface of the silicon oxide film 62 is further flattened. Turn into.

さらに、図19に示すように、シリコン酸化膜62に対しフォトリソグラフィを経て一部エッチングして凹部63を形成する。これは、犠牲層エッチング工程において梁構造体がリリースされた後に表面張力等で基板に付着するのを防ぐべく付着面積を減らすためである。さらに、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜(第1の絶縁体薄膜)64を成膜する。そして、シリコン窒化膜64とシリコン酸化膜62との積層体に対しフォトリソグラフィを経てドライエッチング等によりアンカー部形成領域に開口部65a,65b,65cを形成する。この開口部65a〜65cは、梁構造体と基板(下部電極)とを接続するため、および固定電極(及び電極取出部)と配線パターンとを接続するためのものである。   Further, as shown in FIG. 19, the silicon oxide film 62 is partially etched through photolithography to form a recess 63. This is to reduce the adhesion area in order to prevent adhesion to the substrate due to surface tension or the like after the beam structure is released in the sacrificial layer etching process. Further, a silicon nitride film (first insulator thin film) 64 is formed to increase unevenness on the surface and serve as an etching stopper during the sacrifice layer etching. Then, openings 65a, 65b, and 65c are formed in the anchor portion formation region by dry etching or the like through photolithography on the stacked body of the silicon nitride film 64 and the silicon oxide film 62. The openings 65a to 65c are for connecting the beam structure and the substrate (lower electrode), and for connecting the fixed electrode (and electrode extraction portion) and the wiring pattern.

引き続き、図20に示すように、開口部65a〜65cを含むシリコン窒化膜64の上にポリシリコン薄膜66を成膜し、その後、リン拡散等により不純物を導入し、さらに、フォトリソグラフィを経て配線パターン66aと下部電極66bとアンカー部66cを形成する。このように、開口部65a〜65cを含むシリコン窒化膜64上の所定領域に導電性薄膜としての不純物ドープトポリシリコン薄膜(66)を形成する。ポリシリコン薄膜の膜厚は1〜2μm程度である。   Subsequently, as shown in FIG. 20, a polysilicon thin film 66 is formed on the silicon nitride film 64 including the openings 65a to 65c, and then impurities are introduced by phosphorus diffusion or the like, and further, wiring is performed through photolithography. A pattern 66a, a lower electrode 66b, and an anchor portion 66c are formed. In this way, an impurity-doped polysilicon thin film (66) as a conductive thin film is formed in a predetermined region on the silicon nitride film 64 including the openings 65a to 65c. The thickness of the polysilicon thin film is about 1-2 μm.

この工程(開口部を含むシリコン窒化膜64上の所定領域に不純物ドープトポリシリコン薄膜66を形成する工程)において、ステッパの下部パターン分解能を満たす程度にポリシリコン薄膜66が薄い(1〜2μm)ので、ポリシリコン薄膜66の下でのシリコン窒化膜64の開口部65a〜65dの形状を透視することができ、フォトマスク合わせを正確に行うことができる。   In this step (the step of forming the impurity-doped polysilicon thin film 66 in a predetermined region on the silicon nitride film 64 including the opening), the polysilicon thin film 66 is thin enough to satisfy the lower pattern resolution of the stepper (1-2 μm). Therefore, the shapes of the openings 65a to 65d of the silicon nitride film 64 under the polysilicon thin film 66 can be seen through, and photomask alignment can be performed accurately.

そして、図21に示すように、ポリシリコン薄膜(66)の上を含むシリコン窒化膜64の上に第2の絶縁体薄膜としてのシリコン酸化膜67を成膜する。さらに、図22に示すように、シリコン酸化膜67の上に貼合用薄膜としてのポリシリコン薄膜68を成膜し、貼り合わせのためにポリシリコン薄膜68の表面を機械的研磨等により平坦化する。   Then, as shown in FIG. 21, a silicon oxide film 67 as a second insulator thin film is formed on the silicon nitride film 64 including the polysilicon thin film (66). Furthermore, as shown in FIG. 22, a polysilicon thin film 68 as a thin film for bonding is formed on the silicon oxide film 67, and the surface of the polysilicon thin film 68 is flattened by mechanical polishing or the like for bonding. To do.

次に、図23に示すように、シリコン基板60とは別の単結晶シリコン基板(支持基板)69を用意し、ポリシリコン薄膜68の表面と第2の半導体基板としてのシリコン基板69とを貼り合わせる。   Next, as shown in FIG. 23, a single crystal silicon substrate (support substrate) 69 different from the silicon substrate 60 is prepared, and the surface of the polysilicon thin film 68 and the silicon substrate 69 as the second semiconductor substrate are attached. Match.

さらに、図24に示すように、シリコン基板60,69を表裏逆にして、シリコン基板60側を機械的研磨等を行い薄膜化する。つまり、シリコン基板60を所望の厚さまで研磨する。この際、図17に示したように、トレンチエッチングにより形成した溝深さまで研磨を行うと、シリコン酸化膜62の層が出現するため研磨における硬度が変化するため研磨の終点を容易に検出することができる。   Further, as shown in FIG. 24, the silicon substrates 60 and 69 are turned upside down, and the silicon substrate 60 side is thinned by mechanical polishing or the like. That is, the silicon substrate 60 is polished to a desired thickness. At this time, as shown in FIG. 17, when polishing is performed to the depth of the trench formed by trench etching, the layer of the silicon oxide film 62 appears and the hardness in polishing changes, so that the polishing end point can be easily detected. Can do.

この後、図25に示すように、層間絶縁膜70を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホール71を形成する。そして、層間絶縁膜70の上の所定領域にシリコン窒化膜77を形成する。   Thereafter, as shown in FIG. 25, an interlayer insulating film 70 is formed, and contact holes 71 are formed by photolithography through dry etching or the like. Then, a silicon nitride film 77 is formed in a predetermined region on the interlayer insulating film 70.

さらに、図26に示すように、アルミ電極72を成膜・フォトリソグラフィを経て形成し、その後、パッシベーション膜73を成膜・フォトリソグラフィを経て形成する。   Further, as shown in FIG. 26, an aluminum electrode 72 is formed through film formation / photolithography, and then a passivation film 73 is formed through film formation / photolithography.

最後に、図27に示すように、HF系のエッチング液によりシリコン酸化膜62をエッチング除去し、可動電極74を有する梁構造体75を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜62を除去してシリコン基板60を可動構造とする。この際、エッチング後の乾燥の過程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。   Finally, as shown in FIG. 27, the silicon oxide film 62 is removed by etching with an HF-based etchant, and the beam structure 75 having the movable electrode 74 is made movable. That is, the silicon oxide film 62 in a predetermined region is removed by sacrificial layer etching using an etching solution, so that the silicon substrate 60 is made a movable structure. At this time, in order to prevent the movable part from adhering to the substrate in the course of drying after etching, a sublimation agent such as rose dichlorobenzene is used.

この工程(エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜62を除去してシリコン基板60を可動構造とする工程)において、可動部におけるアンカー部66cは導電性薄膜よりなり、アンカー部66cにおいてエッチングが停止し、バラツキが無くなる。即ち、犠牲層用薄膜としてシリコン酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用いた本例において、HF系エッチング液を用いた場合には、シリコン酸化膜はHFにて溶けるがポリシリコン薄膜は溶けないので、HF系エッチング液の濃度や温度を正確に管理したりエッチングの終了を正確なる時間管理にて行う必要はなく製造が容易となる。
このようにアンカーを形成することができることから梁構造体をリリースする際の犠牲層エッチング工程で時間制御による終点制御を行う必要がなくバネ定数等の制御を容易にすることが可能となる。
In this step (step of removing the silicon oxide film 62 in a predetermined region by sacrificial layer etching using an etching solution to make the silicon substrate 60 a movable structure), the anchor portion 66c in the movable portion is made of a conductive thin film, and the anchor portion At 66c, the etching stops and there is no variation. That is, in this example in which a silicon oxide film is used as the sacrificial layer thin film and a polysilicon thin film is used as the conductive thin film, when an HF-based etchant is used, the silicon oxide film is dissolved in HF, but the polysilicon thin film is used. Therefore, it is not necessary to accurately control the concentration and temperature of the HF-based etching solution or to perform the etching end with accurate time management, which facilitates manufacture.
Since the anchor can be formed in this way, it is not necessary to perform end point control by time control in the sacrificial layer etching step when releasing the beam structure, and control of the spring constant and the like can be facilitated.

このようにして、埋め込みSOI基板を用い、配線パターンおよび下部電極を絶縁体分離により形成して、サーボ制御式加速度センサを形成することができる。   In this way, a servo-controlled acceleration sensor can be formed by using the buried SOI substrate and forming the wiring pattern and the lower electrode by insulator separation.

(第3の実施の形態)
次に、第3の実施の形態を、第1の実施の形態との相違点を中心に説明する。
(Third embodiment)
Next, the third embodiment will be described with a focus on differences from the first embodiment.

図28には、本実施の形態における半導体加速度の平面図を示す。図1に示した第1の実施の形態においては、質量部6は、アンカー部3a〜3dに対して直線的に延びる梁4,5で支持されるような構造となっているが、本実施の形態においては、図28で示すような折れ曲がった梁構造としている。   FIG. 28 shows a plan view of semiconductor acceleration in the present embodiment. In the first embodiment shown in FIG. 1, the mass portion 6 is structured to be supported by beams 4 and 5 extending linearly with respect to the anchor portions 3a to 3d. In this embodiment, the beam structure is bent as shown in FIG.

こうすることで、膜に圧縮応力が残留した場合において、梁構造体2に用いている膜の残留応力の影響で梁が座屈することを回避できる。又、膜に引張応力が残留した場合において、梁のバネ定数が設計値とずれてしまうことを回避できる。その結果、設計値通りのセンサを形成することができる。   By doing so, it is possible to avoid the beam from buckling due to the influence of the residual stress of the film used for the beam structure 2 when compressive stress remains in the film. In addition, when tensile stress remains in the film, it is possible to avoid the spring constant of the beam from deviating from the design value. As a result, a sensor as designed can be formed.

(第4の実施の形態)
次に、第4の実施の形態を図面に基づき説明する。
(Fourth embodiment)
Next, a fourth embodiment will be described with reference to the drawings.

本実施の形態においては、励振式のヨーレートセンサに適用しており、より詳しくは梁構造体(可動構造体)を2つ備え、両梁構造体(可動構造体)を逆相にて励振させ、差動検出を行うものである。   In this embodiment, the present invention is applied to an excitation type yaw rate sensor. More specifically, two beam structures (movable structures) are provided, and both beam structures (movable structures) are excited in opposite phases. The differential detection is performed.

図29は本実施の形態に係るヨーレートセンサの平面図であり、図30は図29におけるXXX−XXX断面図であり、図31は図29におけるXXXI−XXXI断面図であり、図32は図29におけるXXXII−XXXII断面図である。   29 is a plan view of the yaw rate sensor according to the present embodiment, FIG. 30 is a sectional view taken along XXX-XXX in FIG. 29, FIG. 31 is a sectional view taken along XXX-XXXI in FIG. 29, and FIG. It is XXXII-XXXII sectional drawing in.

図30において、基板80の上面には、単結晶シリコン(単結晶半導体材料)よりなる梁構造体81および梁構造体82(図29参照)が隣接して配置されている。梁構造体81は、基板80側から突出する4つのアンカー部83a,83b,83c,83dにより架設されており、基板80の上面において所定間隔を隔てた位置に配置されている。アンカー部83a〜83dはポリシリコン薄膜よりなる。アンカー部83aとアンカー部83cとの間に梁部84が架設されるとともに、アンカー部83bとアンカー部83dとの間に梁部85が架設されている。梁部84と梁部85との間において長方形状をなす質量部(マス部)86が架設されている。質量部86には上下に貫通する透孔86aが設けられている。さらに、質量部86における一方の側面(図29においては左側面)からは多数の励振用可動電極87が突出している。この各可動電極87は棒状をなし、等間隔をおいて平行に延びている。又、質量部86における他方の側面(図29においては右側面)からは多数の励振用可動電極88が突出している。この各可動電極88は棒状をなし、等間隔をおいて平行に延びている。ここで、梁部84,85、質量部86、可動電極87,88は犠牲層酸化膜89の一部をエッチング除去することにより可動となっている。このエッチング領域を図29においてZ2にて示す。   In FIG. 30, a beam structure 81 and a beam structure 82 (see FIG. 29) made of single crystal silicon (single crystal semiconductor material) are disposed adjacent to each other on the upper surface of a substrate 80. The beam structure 81 is constructed by four anchor portions 83 a, 83 b, 83 c, 83 d protruding from the substrate 80 side, and is disposed at a position spaced apart from the substrate 80 by a predetermined interval. Anchor portions 83a to 83d are made of a polysilicon thin film. A beam portion 84 is installed between the anchor portion 83a and the anchor portion 83c, and a beam portion 85 is installed between the anchor portion 83b and the anchor portion 83d. A mass portion (mass portion) 86 having a rectangular shape is installed between the beam portion 84 and the beam portion 85. The mass portion 86 is provided with a through-hole 86a penetrating vertically. Further, a large number of exciting movable electrodes 87 protrude from one side surface (the left side surface in FIG. 29) of the mass portion 86. Each movable electrode 87 has a rod shape and extends in parallel at equal intervals. Further, a large number of excitation movable electrodes 88 protrude from the other side surface (the right side surface in FIG. 29) of the mass portion 86. Each movable electrode 88 has a rod shape and extends in parallel at equal intervals. Here, the beam portions 84 and 85, the mass portion 86, and the movable electrodes 87 and 88 are movable by removing a part of the sacrificial layer oxide film 89 by etching. This etching region is indicated by Z2 in FIG.

このように、梁構造体81は、2つの櫛歯状の可動電極、即ち、第1の可動電極としての可動電極87と第2の可動電極としての可動電極88とを有している。   Thus, the beam structure 81 has two comb-like movable electrodes, that is, the movable electrode 87 as the first movable electrode and the movable electrode 88 as the second movable electrode.

この梁構造体81と同様の構成が、梁構造体82にも採用されており、同一の符号を付すことによりその説明は省略する。前記基板80の上面には、励振用固定電極としての櫛歯電極90,91,92が配置されている。櫛歯電極90は片側に棒状電極部90aを有し、櫛歯電極91は両側に棒状電極部91a,91bを有し、櫛歯電極92は片側に棒状電極部92aを有する。この各櫛歯電極90,91,92は単結晶シリコンよりなる。各櫛歯電極90,91,92は基板80側から突出するアンカー部93,94,95により支持・固定されている。櫛歯電極90の棒状電極部90aは、梁構造体81の各可動電極(棒状部)87の間に対向・配置されている。櫛歯電極91の棒状電極部91aは、梁構造体81の各可動電極(棒状部)88の間に対向・配置されている。櫛歯電極91の棒状電極部91bは、梁構造体82の各可動電極(棒状部)87の間に対向・配置されている。櫛歯電極92の棒状電極部92aは、梁構造体82の各可動電極(棒状部)88の間に対向・配置されている。   A configuration similar to that of the beam structure 81 is also adopted in the beam structure 82, and the description thereof is omitted by giving the same reference numerals. On the upper surface of the substrate 80, comb electrodes 90, 91, and 92 are arranged as excitation fixed electrodes. The comb-tooth electrode 90 has a rod-shaped electrode portion 90a on one side, the comb-tooth electrode 91 has rod-shaped electrode portions 91a and 91b on both sides, and the comb-tooth electrode 92 has a rod-shaped electrode portion 92a on one side. Each of the comb electrodes 90, 91, 92 is made of single crystal silicon. The comb electrodes 90, 91, 92 are supported and fixed by anchor portions 93, 94, 95 protruding from the substrate 80 side. The bar-shaped electrode portion 90 a of the comb-teeth electrode 90 is opposed and disposed between the movable electrodes (bar-shaped portions) 87 of the beam structure 81. The bar-shaped electrode portion 91 a of the comb-tooth electrode 91 is opposed and arranged between the movable electrodes (bar-shaped portions) 88 of the beam structure 81. The rod-shaped electrode portion 91 b of the comb-tooth electrode 91 is opposed and disposed between the movable electrodes (bar-shaped portions) 87 of the beam structure 82. The bar-shaped electrode portion 92 a of the comb-teeth electrode 92 is opposed to and disposed between the movable electrodes (bar-shaped portions) 88 of the beam structure 82.

本実施の形態では、櫛歯電極90が第1の励振用固定電極を構成し、櫛歯電極91が第2の励振用固定電極を構成している。又、図29に示すように、基板80の上面部において梁構造体81の一部(主に質量部86)と対向する領域には、力学量検出用固定電極としての下部電極(ヨーレート検出用固定電極)101が配置されている。同様に、基板80の上面部において梁構造体82の一部(主に質量部86)と対向する領域には、力学量検出用固定電極としての下部電極(ヨーレート検出用固定電極)102が配置されている。梁構造体81と下部電極101との間に第1のコンデンサが、又、梁構造体82と下部電極102との間に第2のコンデンサが形成される。   In the present embodiment, the comb electrode 90 constitutes a first excitation fixed electrode, and the comb electrode 91 constitutes a second excitation fixed electrode. In addition, as shown in FIG. 29, a lower electrode (for yaw rate detection) serving as a mechanical quantity detection fixed electrode is provided in a region facing a part of the beam structure 81 (mainly the mass portion 86) on the upper surface portion of the substrate 80. Fixed electrode) 101 is arranged. Similarly, a lower electrode (fixed electrode for yaw rate detection) 102 as a mechanical quantity detection fixed electrode is disposed in a region of the upper surface portion of the substrate 80 facing a part of the beam structure 82 (mainly the mass portion 86). Has been. A first capacitor is formed between the beam structure 81 and the lower electrode 101, and a second capacitor is formed between the beam structure 82 and the lower electrode 102.

そして、梁構造体81の可動電極87と櫛歯電極90との間、および、梁構造体81の可動電極88と櫛歯電極91との間に逆相の静電気力を加えることにより梁構造体81を強制振動(励振)させることができる。又、梁構造体82の可動電極87と櫛歯電極91との間、および、梁構造体82の可動電極88と櫛歯電極92との間に逆相の静電気力を加えることにより梁構造体82を強制振動(励振)させることができる。さらに、この励振中において、梁構造体81,82と下部電極101,102との間に形成されるコンデンサの容量(静電容量Co)に基づいて梁構造体81,82に作用するヨーレートを検出することができるようになっている。   Then, by applying an anti-static electrostatic force between the movable electrode 87 and the comb electrode 90 of the beam structure 81 and between the movable electrode 88 and the comb electrode 91 of the beam structure 81, the beam structure 81 can be forcedly vibrated (excited). Further, by applying a reverse phase electrostatic force between the movable electrode 87 and the comb electrode 91 of the beam structure 82 and between the movable electrode 88 and the comb electrode 92 of the beam structure 82, the beam structure is provided. 82 can be forcedly vibrated (excited). Further, during this excitation, the yaw rate acting on the beam structures 81 and 82 is detected based on the capacitance (capacitance Co) of the capacitor formed between the beam structures 81 and 82 and the lower electrodes 101 and 102. Can be done.

前記基板80は、図31に示すように、シリコン基板(半導体基板)96の上に、下層側絶縁体薄膜97と導電性薄膜98と上層側絶縁体薄膜99とを積層した構成となっている。つまり、シリコン基板96の上面部に、下層側絶縁体薄膜97と導電性薄膜98と上層側絶縁体薄膜99との積層体100を配置した構造となっており、導電性薄膜98が絶縁体薄膜97,99の内部に埋め込まれた構成となっている。下層側絶縁体薄膜97はシリコン酸化膜よりなり、上層側絶縁体薄膜99はシリコン窒化膜よりなり、CVD法等により形成されたものである。又、導電性薄膜98は不純物ドープトポリシリコン薄膜よりなる。
導電性薄膜98により、図29に示す下部電極(ヨーレート検出用固定電極)101,102および配線パターン103,104が形成されている。又、図29,31に示すように、基板80の上面には、単結晶シリコンよりなる電極取出部105,106が形成され、電極取出部105,106は基板80から突出するアンカー部107,108により支持されている。本実施の形態では電極取出部105,106にて電気接続部材が構成されている。
As shown in FIG. 31, the substrate 80 has a structure in which a lower insulating film 97, a conductive thin film 98, and an upper insulating thin film 99 are stacked on a silicon substrate (semiconductor substrate) 96. . That is, the laminated body 100 of the lower-layer-side insulator thin film 97, the conductive thin film 98, and the upper-layer-side insulator thin film 99 is disposed on the upper surface portion of the silicon substrate 96, and the conductive thin film 98 is the insulator thin film. 97 and 99 are embedded. The lower insulator thin film 97 is made of a silicon oxide film, and the upper insulator thin film 99 is made of a silicon nitride film, which is formed by a CVD method or the like. The conductive thin film 98 is made of an impurity-doped polysilicon thin film.
Lower electrodes (fixed electrodes for yaw rate detection) 101 and 102 and wiring patterns 103 and 104 shown in FIG. 29 are formed by the conductive thin film 98. 29 and 31, electrode extraction portions 105 and 106 made of single crystal silicon are formed on the upper surface of the substrate 80, and the electrode extraction portions 105 and 106 are anchor portions 107 and 108 protruding from the substrate 80. Is supported by In the present embodiment, the electrode connecting portions 105 and 106 constitute an electrical connection member.

図31に示すように、上層側絶縁体薄膜99には開口部109が形成され、開口部109内に前述のアンカー部(不純物ドープトポリシリコン)107が配置されている。よって、開口部109およびアンカー部(不純物ドープトポリシリコン)107を通して下部電極101が配線パターン103を介して電極取出部105と電気的に接続されている。同様の構成が電極取出部106においても採用されており、アンカー部(不純物ドープトポリシリコン)108を通して下部電極102が配線パターン104を介して電極取出部106と電気的に接続されている。   As shown in FIG. 31, an opening 109 is formed in the upper insulating thin film 99, and the aforementioned anchor (impurity doped polysilicon) 107 is disposed in the opening 109. Therefore, the lower electrode 101 is electrically connected to the electrode extraction portion 105 through the wiring pattern 103 through the opening 109 and the anchor portion (impurity doped polysilicon) 107. A similar configuration is also adopted in the electrode extraction portion 106, and the lower electrode 102 is electrically connected to the electrode extraction portion 106 via the wiring pattern 104 through the anchor portion (impurity doped polysilicon) 108.

尚、図29に示すように、櫛歯電極90,91,92のアンカー部93,94,95および梁構造体81,82のアンカー部83a,83b,83c,83dにおいても、導電性薄膜98よりなる埋込部110が形成されている。   As shown in FIG. 29, the anchor portions 93, 94, 95 of the comb electrodes 90, 91, 92 and the anchor portions 83a, 83b, 83c, 83d of the beam structures 81, 82 are also from the conductive thin film 98. An embedded portion 110 is formed.

このように、基板80は、ポリシリコンよりなる下部電極101,102およびを配線パターン103,104をSOI層の下に埋め込んだ構成となっており、この構造は、表面マイクロマシニング技術を用いて形成したものである。   Thus, the substrate 80 has a structure in which the lower electrodes 101 and 102 made of polysilicon and the wiring patterns 103 and 104 are buried under the SOI layer, and this structure is formed by using the surface micromachining technique. It is a thing.

一方、図32に示すように、櫛歯電極90,91,92の上面にはアルミ薄膜よりなる電極(ボンディングパッド)111,112,113が設けられている。又、梁構造体81,82のアンカー部83aの上面にはアルミ薄膜よりなる電極(ボンディングパッド)114,115が設けられている。又、図31に示すように、電極取出部105,106の上面にはアルミ薄膜よりなる電極(ボンディングパッド)116がそれぞれ設けられている。尚、電極取出部105,106の上には層間絶縁膜118及びシリコン窒化膜117が形成されている。   On the other hand, as shown in FIG. 32, electrodes (bonding pads) 111, 112, 113 made of an aluminum thin film are provided on the upper surfaces of the comb electrodes 90, 91, 92. Further, electrodes (bonding pads) 114 and 115 made of an aluminum thin film are provided on the upper surfaces of the anchor portions 83a of the beam structures 81 and 82, respectively. Further, as shown in FIG. 31, electrodes (bonding pads) 116 made of an aluminum thin film are provided on the upper surfaces of the electrode extraction portions 105 and 106, respectively. An interlayer insulating film 118 and a silicon nitride film 117 are formed on the electrode extraction portions 105 and 106.

以上のように絶縁体分離された下部電極101,102と配線パターン103,104とを用いることで、アルミ電極(ボンディングパッド)116を基板表面から取り出すことができる。   By using the lower electrodes 101 and 102 and the wiring patterns 103 and 104 separated as described above, the aluminum electrode (bonding pad) 116 can be taken out from the substrate surface.

次に、このヨーレートセンサの検出原理を図32を用いて説明する。櫛歯電極(励振用固定電極)90,91,92と励振用可動電極87,88との間に電圧を印加する。これにより、梁構造体81,82の質量部86を基板の表面に平行な方向(図29中、Y方向)に振動させる。このとき、基板の表面に平行な方向で、かつ、振動方向(Y方向)に垂直な方向にヨーΩが発生すると、梁構造体81,82の質量部86に対し基板の表面に垂直な方向のコリオリ力が生じる(図29参照)。コリオリ力によって梁構造体81,82の質量部86が変位したのを静電容量Coの変化として検出する。   Next, the detection principle of this yaw rate sensor will be described with reference to FIG. A voltage is applied between the comb-tooth electrodes (excitation fixed electrodes) 90, 91, 92 and the excitation movable electrodes 87, 88. Thereby, the mass part 86 of the beam structures 81 and 82 is vibrated in a direction parallel to the surface of the substrate (Y direction in FIG. 29). At this time, if yaw Ω is generated in a direction parallel to the surface of the substrate and perpendicular to the vibration direction (Y direction), the direction perpendicular to the surface of the substrate with respect to the mass portion 86 of the beam structures 81 and 82 Coriolis force is generated (see FIG. 29). The displacement of the mass portion 86 of the beam structures 81 and 82 due to the Coriolis force is detected as a change in the capacitance Co.

ここで、コリオリ力fcは梁構造体81,82の質量部86の質量m、振動の速度V、ヨーΩに依存し、以下の式で表される。   Here, the Coriolis force fc depends on the mass m of the mass portion 86 of the beam structures 81 and 82, the vibration speed V, and the yaw Ω, and is expressed by the following equation.

fc=2mVΩ・・・(1)
基板表面に平行な方向の振動において梁構造体81,82の質量部86の速度は固定端側では「0」、中心で最大となることから、コリオリ力も同様となり図33に示すように、基板の表面に垂直な方向の変位も固定端側では「0」、中心で最大となって梁構造体81,82の質量部86は楕円を描く。ここで、梁構造体81,82の質量部86(即ち、2つの質量部86)は振動の位相を180度ずらすことにより、変位方向が逆となり差動検出が可能となる。梁構造体81,82の質量部86が単独であると(差動励振を行わないと)コリオリ力と振動その他による加速度が分離できないが、差動検出を行うことで加速度によるノイズ成分をキャンセルできる。一般にコリオリ力は微小であるため共振の効果を利用する。具体的には(1)式に示した速度Vを大きくするために梁構造体81,82の質量部86の励振(基板の表面に平行な方向)を共振周波数とし振幅を大きくする。ここで、コリオリ力は振動と同周期で発生するので検出(基板の表面に垂直な)方向も励振と等しい共振周波数とすれば、コリオリ力による変位も増大させることができる。
fc = 2mVΩ (1)
In the vibration in the direction parallel to the substrate surface, the speed of the mass portion 86 of the beam structures 81 and 82 is “0” on the fixed end side and the maximum at the center, so the Coriolis force is the same as shown in FIG. The displacement in the direction perpendicular to the surface of the beam structure is also “0” on the fixed end side, the maximum at the center, and the mass portion 86 of the beam structures 81 and 82 draws an ellipse. Here, the mass portions 86 (that is, the two mass portions 86) of the beam structures 81 and 82 are displaced in phase by 180 degrees, so that the displacement direction is reversed and differential detection is possible. If the mass part 86 of the beam structures 81 and 82 is single (without differential excitation), Coriolis force and acceleration due to vibration or the like cannot be separated, but noise components due to acceleration can be canceled by performing differential detection. . In general, since the Coriolis force is very small, the resonance effect is used. Specifically, in order to increase the velocity V shown in the equation (1), the excitation (the direction parallel to the surface of the substrate) of the mass portion 86 of the beam structures 81 and 82 is set as the resonance frequency to increase the amplitude. Here, since the Coriolis force is generated at the same period as the vibration, if the detection (perpendicular to the surface of the substrate) direction has a resonance frequency equal to the excitation, the displacement due to the Coriolis force can be increased.

ここで、コリオリ力によるギャップ変化によりそれぞれの静電容量が図33のように、一方が「Co+ΔC」、他方が「Co−ΔC」になったとすると、コリオリ力によるギャップ変化が初期値に比べ十分小さければ、差動検出によりコリオリ力fcは、fc∝2ΔCとなり、ヨーΩは、Ω∝2ΔCとして、2つの静電容量の変化分から、ヨーを検出することができる。   Here, assuming that one of the capacitances is “Co + ΔC” and the other is “Co−ΔC” due to the gap change due to the Coriolis force, the gap change due to the Coriolis force is sufficiently larger than the initial value. If it is smaller, Coriolis force fc is fc∝2ΔC by differential detection, and yaw Ω is Ω∝2ΔC, and yaw can be detected from two capacitance changes.

このヨーレートセンサの製造方法は、第1,2の実施の形態と同様の方法で作成することができる。このように、本実施の形態は、下記の特徴を有する。   The manufacturing method of this yaw rate sensor can be created by the same method as in the first and second embodiments. Thus, the present embodiment has the following features.

基板80の上面部に、下層側絶縁体薄膜97と導電性薄膜98と上層側絶縁体薄膜99との積層体100を配置し、導電性薄膜98により下部電極(力学量検出用固定電極)101(102)および下部電極の配線パターン103(104)を形成し、上層側絶縁体薄膜99における開口部109から配線パターン103(104)を通して下部電極101(102)を基板80の上の電極取出部(電気接続部材)105(106)に対し電気的に接続した。このように、基板80の上面部に絶縁膜を配置し、その中に薄膜の下部電極(力学量検出用固定電極)および配線パターンを埋設することにより、絶縁体分離による配線または電極を形成でき、不純物拡散層(図示せず)を用いた場合(pn接合分離による場合)に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。   On the upper surface portion of the substrate 80, a laminated body 100 of a lower-layer-side insulator thin film 97, a conductive thin film 98, and an upper-layer-side insulator thin film 99 is disposed. (102) and the wiring pattern 103 (104) of the lower electrode are formed, and the lower electrode 101 (102) is passed through the wiring pattern 103 (104) from the opening 109 in the upper insulating thin film 99 and the electrode extraction portion on the substrate 80. (Electrical connection member) It electrically connected to 105 (106). In this way, by disposing an insulating film on the upper surface of the substrate 80 and embedding the thin film lower electrode (mechanical quantity detection fixed electrode) and wiring pattern therein, wiring or electrodes can be formed by insulator separation. As compared with a case where an impurity diffusion layer (not shown) is used (by pn junction isolation), junction leakage can be reduced. In particular, it is possible to reduce junction leakage in a high temperature range.

このように、基板側の下部電極101,102およびその配線として埋め込みの薄膜(ポリシリコン層)を用いたSOI基板(埋め込みSOI基板)を用いることで、絶縁体分離による電極およびその配線を形成できる。   In this way, by using an SOI substrate (embedded SOI substrate) using a buried thin film (polysilicon layer) as the lower electrodes 101 and 102 on the substrate side and wiring therefor, it is possible to form electrodes and wirings by insulator isolation. .

この発明は上記各実施の形態に限定されるものではなく、例えば、上記実施例では、静電サーボ方式を用いて加速度を検出したが(加速度による変位に対して電圧を印加して変位しないような静電気力を印加することによって検出したが)、変位を直接容量変化として検出するセンサに具体化してもよい。   The present invention is not limited to the above-described embodiments. For example, in the above-described embodiment, acceleration is detected using an electrostatic servo system (a voltage is applied to displacement due to acceleration so as not to be displaced. However, the present invention may be embodied in a sensor that directly detects displacement as a change in capacitance.

又、加速度、ヨーレートの他にも、振動等の力学量を検出する半導体力学量センサに具体化できる。   In addition to acceleration and yaw rate, the present invention can be embodied in a semiconductor dynamic quantity sensor that detects a dynamic quantity such as vibration.

第1の実施の形態の加速度センサを示す平面図。The top view which shows the acceleration sensor of 1st Embodiment. 図1のII−II断面図。II-II sectional drawing of FIG. 図1のIII −III 断面図。III-III sectional drawing of FIG. 図1のIV−IV断面図。IV-IV sectional drawing of FIG. 図1のV −V 断面図。VV sectional drawing of FIG. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第1の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 1st Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第2の実施の形態の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the acceleration sensor of 2nd Embodiment. 第3の実施の形態の加速度センサの平面図。The top view of the acceleration sensor of 3rd Embodiment. 第4の実施の形態のヨーレートセンサの平面図。The top view of the yaw rate sensor of 4th Embodiment. 図29のXXX−XXX断面図。XXX-XXX sectional drawing of FIG. 図29のXXXI−XXXI断面図。XXXI-XXXI sectional drawing of FIG. 図29のXXXII−XXXII 断面図(Ω=0の場合)。XXXII-XXXII sectional view of FIG. 29 (when Ω = 0). 第4の実施の形態のヨーレートセンサの作用を説明するための断面図(Ω≠0の場合)。Sectional drawing for demonstrating the effect | action of the yaw rate sensor of 4th Embodiment (when (omega | ohm) ≠ 0). 従来の加速度センサを示す平面図。The top view which shows the conventional acceleration sensor. 図34のXXXV−XXXV断面図。XXXV-XXXV sectional drawing of FIG. 図34のXXXVI −XXXVI 断面図。XXXVI-XXXVI sectional drawing of FIG. 従来の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the conventional acceleration sensor. 従来の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the conventional acceleration sensor. 従来の加速度センサを示す平面図。The top view which shows the conventional acceleration sensor. 図39のXXXX−XXXX断面図。FIG. 40 is a sectional view of XXXX-XXXX in FIG. 39. 図39のXXXXI−XXXXI断面図。XXXXI-XXXXI sectional drawing of FIG. 従来の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the conventional acceleration sensor. 従来の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the conventional acceleration sensor. 従来の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the conventional acceleration sensor. 従来の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the conventional acceleration sensor. 従来の加速度センサの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the conventional acceleration sensor.

符号の説明Explanation of symbols

1…基板、2…電気接続部材としての梁構造体、7a,7b,7c,7d…可動電極、8a,8b,8c,8d…可動電極、9a,9b,9c,9d…第1の固定電極、10a,10b,10c,10d…アンカー部、11a,11b,11c,11d…第2の固定電極、12a,12b,12c,12d…アンカー部、13a,13b,13c,13d…第1の固定電極、14a,14b,14c,14d…アンカー部、15a,15b,15c,15d…第2の固定電極、16a,16b,16c,16d…アンカー部、17…半導体基板としてのシリコン基板、18…下層側絶縁体薄膜、19…導電性薄膜、20…上層側絶縁体薄膜、21…積層体、22,23,24,25…配線パターン、26…静電気力相殺用固定電極としての下部電極、27a,27b,27c,27d…電気接続部材としての電極取出部、29a,29b,29c,29d…開口部、31a,31b,31c,31d…開口部、32…開口部、33…開口部、40…第1の半導体基板としての単結晶シリコン基板、41…犠牲層用薄膜としてのシリコン酸化膜、43…第1の絶縁体薄膜としてのシリコン窒化膜、44a,44b,44c,44d…開口部、45…導電性薄膜としてのポリシリコン薄膜、46…第2の絶縁体薄膜としてのシリコン酸化膜、46…貼合用薄膜としてのポリシリコン薄膜、48…第2の半導体基板としての単結晶シリコン基板、49…溝パターン(溝)、60…第1の半導体基板としてのシリコン基板、61…溝パターン(溝)、62…犠牲層用薄膜としてのシリコン酸化膜、64…第1の絶縁体薄膜としてのシリコン窒化膜、65a,65b,65c…開口部、66…導電性薄膜としてのポリシリコン薄膜、67…第2の絶縁体薄膜としてのシリコン酸化膜、68…貼合用薄膜としてのポリシリコン薄膜、69…第2の半導体基板としての単結晶シリコン基板、80…基板、81…梁構造体、82…梁構造体、87…第1の可動電極としての励振用可動電極、88…第2の可動電極としての励振用可動電極、90…第1の励振用固定電極としての櫛歯電極、91…第2の励振用固定電極としての櫛歯電極、97…下層側絶縁体薄膜、98…導電性薄膜、99…上層側絶縁体薄膜、100…積層体、101…下部電極、102…下部電極、103…配線パータン、104…配線パータン、105…電気接続部材としての電極取出部、106…電気接続部材としての電極取出部、109…開口部。   DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 2 ... Beam structure as electrical connection member, 7a, 7b, 7c, 7d ... Movable electrode, 8a, 8b, 8c, 8d ... Movable electrode, 9a, 9b, 9c, 9d ... 1st fixed electrode 10a, 10b, 10c, 10d ... anchor portion, 11a, 11b, 11c, 11d ... second fixed electrode, 12a, 12b, 12c, 12d ... anchor portion, 13a, 13b, 13c, 13d ... first fixed electrode , 14a, 14b, 14c, 14d ... anchor portion, 15a, 15b, 15c, 15d ... second fixed electrode, 16a, 16b, 16c, 16d ... anchor portion, 17 ... silicon substrate as semiconductor substrate, 18 ... lower layer side Insulator thin film, 19 ... conductive thin film, 20 ... upper insulator thin film, 21 ... laminated body, 22, 23, 24,25 ... wiring pattern, 26 ... below as electrostatic force canceling fixed electrode Electrode, 27a, 27b, 27c, 27d ... Electrode extraction part as electrical connecting member, 29a, 29b, 29c, 29d ... Opening, 31a, 31b, 31c, 31d ... Opening, 32 ... Opening, 33 ... Opening , 40... Single crystal silicon substrate as first semiconductor substrate, 41... Silicon oxide film as sacrificial layer thin film, 43. Silicon nitride film as first insulator thin film, 44 a, 44 b, 44 c, 44 d. 45, polysilicon thin film as a conductive thin film, 46 ... silicon oxide film as a second insulator thin film, 46 ... polysilicon thin film as a bonding thin film, 48 ... single crystal as a second semiconductor substrate Silicon substrate, 49... Groove pattern (groove), 60... Silicon substrate as first semiconductor substrate, 61... Groove pattern (groove), 62. A film, 64 ... a silicon nitride film as a first insulator thin film, 65a, 65b, 65c ... an opening, 66 ... a polysilicon thin film as a conductive thin film, 67 ... a silicon oxide film as a second insulator thin film, 68: polysilicon thin film as a bonding thin film, 69: single crystal silicon substrate as second semiconductor substrate, 80 ... substrate, 81 ... beam structure, 82 ... beam structure, 87 ... as first movable electrode , Excitation movable electrode as a second movable electrode, 90. Comb electrode as a first excitation fixed electrode, 91 ... comb electrode as a second excitation fixed electrode, 97: Lower insulating thin film, 98: Conductive thin film, 99: Upper insulating thin film, 100: Laminate, 101: Lower electrode, 102: Lower electrode, 103: Wiring pattern, 104: Wiring pattern, 105: Electricity With connecting members Electrode extraction part 106... Electrode extraction part as an electrical connection member 109 109 opening.

Claims (3)

半導体基板上に下層側絶縁体薄膜及び導電性薄膜がこの順に積層配置されてなる基板と、
前記基板の上面から所定間隔を隔てた位置に配置され、互いに平行に延びる複数の可動電極を有する梁構造体と、
前記基板の上面に固定され、前記各可動電極の一方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第1のコンデンサを構成する複数の第1の固定電極、及び前記各可動電極の他方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第2のコンデンサを構成する複数の第2の固定電極と、
前記基板の上面に固定され、前記第1の固定電極に電気接続される第1の電極取出部、及び前記第2の固定電極に電気接続される第2の電極取出部と、
前記導電性薄膜により構成され、前記複数の第1の固定電極相互間並びに前記第1の電極取出部を互いに電気接続する第1の配線パターン、及び前記複数の第2の固定電極相互間並びに前記第2の電極取出部を互いに電気接続する第2の配線パターンと
を備えることを特徴とする半導体力学量センサ。
A substrate in which a lower-layer insulator thin film and a conductive thin film are laminated in this order on a semiconductor substrate;
A beam structure having a plurality of movable electrodes arranged parallel to each other at a position spaced from the upper surface of the substrate;
A plurality of first fixed electrodes fixed to the upper surface of the substrate and arranged to face one side surface of each of the movable electrodes, constituting a first capacitor together with the movable electrodes of the beam structure; A plurality of second fixed electrodes that are respectively disposed opposite to the other side surfaces of the movable electrode and constitute a second capacitor together with the movable electrode of the beam structure;
A first electrode extraction portion fixed to the upper surface of the substrate and electrically connected to the first fixed electrode; and a second electrode extraction portion electrically connected to the second fixed electrode;
A first wiring pattern configured by the conductive thin film and electrically connecting the plurality of first fixed electrodes and the first electrode lead-out portion to each other, and between the plurality of second fixed electrodes and the above A semiconductor dynamic quantity sensor, comprising: a second wiring pattern that electrically connects the second electrode extraction portions to each other.
前記導電性薄膜上に、所定領域に開口部を有する上層側絶縁薄膜が配置され、
前記第1の配線パターンは、前記開口部に配置された第1のアンカー部を介して前記第1の電極取出部に接続されるものであり、
前記第2の配線パターンは、前記開口部に配置された第2のアンカー部を介して前記第2の電極取出部に接続されるものであることを特徴とする請求項1記載の半導体力学量センサ。
An upper insulating thin film having an opening in a predetermined region is disposed on the conductive thin film,
The first wiring pattern is connected to the first electrode extraction portion via a first anchor portion arranged in the opening,
2. The semiconductor dynamic quantity according to claim 1, wherein the second wiring pattern is connected to the second electrode extraction portion via a second anchor portion disposed in the opening. Sensor.
前記第1の固定電極と前記第1の配線パターンとで第1の固定電極用通電ラインが構成され、前記第2の固定電極と前記第2の配線パターンとで第2の固定電極用通電ラインが構成され、前記第1の固定電極用通電ラインと前記第2の固定電極用通電ラインが交差していることを特徴とする請求項1または請求項2に記載の半導体力学量センサ。   The first fixed electrode and the first wiring pattern constitute a first fixed electrode energization line, and the second fixed electrode and the second wiring pattern constitute a second fixed electrode energization line. The semiconductor dynamic quantity sensor according to claim 1, wherein the first fixed electrode energization line and the second fixed electrode energization line intersect each other.
JP2008027806A 2008-02-07 2008-02-07 Semiconductor dynamic quantity sensor Expired - Fee Related JP4645656B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008027806A JP4645656B2 (en) 2008-02-07 2008-02-07 Semiconductor dynamic quantity sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027806A JP4645656B2 (en) 2008-02-07 2008-02-07 Semiconductor dynamic quantity sensor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006016536A Division JP4558655B2 (en) 2006-01-25 2006-01-25 Semiconductor dynamic quantity sensor

Publications (2)

Publication Number Publication Date
JP2008175825A true JP2008175825A (en) 2008-07-31
JP4645656B2 JP4645656B2 (en) 2011-03-09

Family

ID=39702930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027806A Expired - Fee Related JP4645656B2 (en) 2008-02-07 2008-02-07 Semiconductor dynamic quantity sensor

Country Status (1)

Country Link
JP (1) JP4645656B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117247A (en) * 2008-11-13 2010-05-27 Alps Electric Co Ltd Mems sensor and method for manufacturing the same
JP2011169630A (en) * 2010-02-16 2011-09-01 Asahi Kasei Electronics Co Ltd Capacitance type acceleration sensor and capacitance type acceleration detector
JP2014089206A (en) * 2010-04-30 2014-05-15 Qualcomm Mems Technologies Inc Micromachined piezoelectric x-axis gyroscope
US10761109B2 (en) 2017-09-29 2020-09-01 Seiko Epson Corporation Physical quantity sensor, inertia measurement device, vehicle positioning device, portable electronic apparatus, electronic apparatus, and vehicle

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7068973B2 (en) * 2018-08-31 2022-05-17 株式会社 大昌電子 Displacement detection sensor built-in printed wiring board device and its manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304303A (en) * 1992-04-27 1993-11-16 Nippondenso Co Ltd Acceleration sensor and manufacture thereof
JPH06123628A (en) * 1992-10-12 1994-05-06 Nippondenso Co Ltd Semiconductor dynamic sensor and production thereof
JPH0644008B2 (en) * 1990-08-17 1994-06-08 アナログ・ディバイセス・インコーポレーテッド Monolithic accelerometer
JPH07130741A (en) * 1993-11-08 1995-05-19 Toshiba Corp Production of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644008B2 (en) * 1990-08-17 1994-06-08 アナログ・ディバイセス・インコーポレーテッド Monolithic accelerometer
JPH05304303A (en) * 1992-04-27 1993-11-16 Nippondenso Co Ltd Acceleration sensor and manufacture thereof
JPH06123628A (en) * 1992-10-12 1994-05-06 Nippondenso Co Ltd Semiconductor dynamic sensor and production thereof
JPH07130741A (en) * 1993-11-08 1995-05-19 Toshiba Corp Production of semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117247A (en) * 2008-11-13 2010-05-27 Alps Electric Co Ltd Mems sensor and method for manufacturing the same
JP2011169630A (en) * 2010-02-16 2011-09-01 Asahi Kasei Electronics Co Ltd Capacitance type acceleration sensor and capacitance type acceleration detector
JP2014089206A (en) * 2010-04-30 2014-05-15 Qualcomm Mems Technologies Inc Micromachined piezoelectric x-axis gyroscope
US9021880B2 (en) 2010-04-30 2015-05-05 Qualcomm Mems Technologies, Inc. Micromachined piezoelectric three-axis gyroscope and stacked lateral overlap transducer (slot) based three-axis accelerometer
US9032796B2 (en) 2010-04-30 2015-05-19 Qualcomm Mems Technologies, Inc. Stacked lateral overlap transducer (SLOT) based three-axis accelerometer
US9410805B2 (en) 2010-04-30 2016-08-09 Qualcomm Mems Technologies, Inc. Micromachined piezoelectric z-axis gyroscope
US9459099B2 (en) 2010-04-30 2016-10-04 Qualcomm Mems Technologies, Inc. Micromachined piezoelectric x-axis gyroscope
US9605965B2 (en) 2010-04-30 2017-03-28 Snaptrack, Inc. Micromachined piezoelectric x-axis gyroscope
US10209072B2 (en) 2010-04-30 2019-02-19 Snaptrack Inc. Stacked lateral overlap transducer (SLOT) based three-axis accelerometer
US10761109B2 (en) 2017-09-29 2020-09-01 Seiko Epson Corporation Physical quantity sensor, inertia measurement device, vehicle positioning device, portable electronic apparatus, electronic apparatus, and vehicle

Also Published As

Publication number Publication date
JP4645656B2 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
JP3430771B2 (en) Method of manufacturing semiconductor dynamic quantity sensor
JP4003326B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP4737276B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP4665942B2 (en) Semiconductor dynamic quantity sensor
JP2011022137A (en) Mems device and method of fabricating the same
JP4645656B2 (en) Semiconductor dynamic quantity sensor
JPH06123632A (en) Dynamic quantity sensor
JP4386002B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP4558655B2 (en) Semiconductor dynamic quantity sensor
JP3638290B2 (en) Semiconductor dynamic sensor
JP3512026B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP2004004119A (en) Semiconductor dynamic quantity sensor
JP3355812B2 (en) Semiconductor yaw rate sensor
JPH11118826A (en) Micromachine sensor
JP4893491B2 (en) Mechanical quantity detection sensor, acceleration sensor, yaw rate sensor, and production method of mechanical quantity detection sensor
JP4122572B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP4362739B2 (en) Vibration type angular velocity sensor
JP4175309B2 (en) Semiconductor dynamic quantity sensor
JP4783914B2 (en) Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor
JP3424550B2 (en) Method of manufacturing semiconductor dynamic quantity sensor
JP3725059B2 (en) Semiconductor dynamic quantity sensor
JP2004028912A (en) Capacitance-type acceleration sensor and its manufacturing method
JP3525563B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP4530050B2 (en) Semiconductor dynamic quantity sensor
JP4063272B2 (en) Semiconductor dynamic quantity sensor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees