JP2008167584A - High-voltage applying device - Google Patents

High-voltage applying device Download PDF

Info

Publication number
JP2008167584A
JP2008167584A JP2006354419A JP2006354419A JP2008167584A JP 2008167584 A JP2008167584 A JP 2008167584A JP 2006354419 A JP2006354419 A JP 2006354419A JP 2006354419 A JP2006354419 A JP 2006354419A JP 2008167584 A JP2008167584 A JP 2008167584A
Authority
JP
Japan
Prior art keywords
circuit
duty ratio
voltage
component
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006354419A
Other languages
Japanese (ja)
Other versions
JP5235301B2 (en
Inventor
Tomonori Miura
友規 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sawafuji Electric Co Ltd
Original Assignee
Sawafuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sawafuji Electric Co Ltd filed Critical Sawafuji Electric Co Ltd
Priority to JP2006354419A priority Critical patent/JP5235301B2/en
Publication of JP2008167584A publication Critical patent/JP2008167584A/en
Application granted granted Critical
Publication of JP5235301B2 publication Critical patent/JP5235301B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-voltage applying device applying a high voltage of a triangular wave, having steep rise and gradual fall, using a switching element with relatively small rated capacity in a circuit structure, and handling rush current and short-circuit current separately. <P>SOLUTION: This high-voltage applying device applies a high voltage, having steep rise and gradual fall, to a capacitive load using an inverter with the switching element. The values of a voltage component guided to an oscillating circuit are varied depending on the rush current or the short-circuit current. In addition, the oscillating circuit stops only for the short-circuit current. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、容量性負荷に印加する、立上がり急峻で立下がり緩やかな高電圧を印加する高電圧印加装置に関する。   The present invention relates to a high voltage application device that applies a high voltage that is applied to a capacitive load and rises steeply and falls slowly.

オゾン発生などのためにプラズマ発生電源装置が知られている。この種の電源装置として、特許文献1や特許文献2に開示される装置が特許出願されている。   A plasma generating power supply device is known for generating ozone. As this type of power supply device, patent applications have been filed for the devices disclosed in Patent Literature 1 and Patent Literature 2.

即ち、特許文献1に開示される装置においては、スイッチング素子を有するインバータによって交番電圧が供給されるが、その際に、容量性負荷と共振するインダクタを備え、当該共振によって生じる高電圧を印加するようにされ、かつ力率の改善を計っている。   That is, in the apparatus disclosed in Patent Document 1, an alternating voltage is supplied by an inverter having a switching element. At this time, an inductor that resonates with a capacitive load is provided, and a high voltage generated by the resonance is applied. And is improving power factor.

また、特許文献2に開示される装置においては、トランスのインダクタンスを利用して共振を発生させた正弦波の1周期分を間欠的に発生させるようにして、印加される高電圧の立上がりと立下がりとが速くかつパルス幅の狭い高電圧を発生させるようにしている。   In the device disclosed in Patent Document 2, the rise and rise of the applied high voltage are generated by intermittently generating one cycle of the sine wave that has generated resonance by using the inductance of the transformer. A high voltage with a rapid fall and a narrow pulse width is generated.

前記の如き特許文献1や特許文献2などの技術が公開されているが、例えば燃焼排ガス中の窒素酸化物(NOx )や硫黄酸化物(SOx )を除去するに当たって、ストリーマ放電やグロー放電などの低温プラズマを用いる方法が考慮されており、この場合に、特に立上がりが急峻な高電圧を印加することで、窒素酸化物や硫黄酸化物を除去できることが見出されている。
特開平11−288796号公報 特開2000−278962号公報
Technologies such as Patent Document 1 and Patent Document 2 as described above have been disclosed. For example, streamer discharge or glow discharge is performed in removing nitrogen oxide (NO x ) or sulfur oxide (SO x ) in combustion exhaust gas. In this case, it has been found that nitrogen oxides and sulfur oxides can be removed by applying a high voltage with a particularly steep rise.
JP-A-11-288796 JP 2000-278962 A

本発明は、前記背景技術を考慮した前記特許文献1や特許文献2とは異なり、立上がりが急峻で立下がりが緩やかな、いわば三角波形状の高電圧を印加するようにし、回路構成において定格容量の比較的小さいスイッチング素子を用い得るようにすることを目的としている。そして、容量性負荷に供給される突入電流を短絡時などに生じる故障電流と区別して対処できるようにして、この面からも、使用するスイッチング素子の定格容量を低減できるようにすることを目的としている。   Unlike the Patent Document 1 and Patent Document 2 that consider the background art, the present invention applies a so-called triangular wave-shaped high voltage with a steep rise and a gradual fall so that the rated capacity of the circuit configuration can be reduced. An object is to enable use of a relatively small switching element. And in order to be able to deal with the inrush current supplied to the capacitive load separately from the fault current that occurs at the time of a short circuit, etc., it is also possible to reduce the rated capacity of the switching element used from this aspect. Yes.

図1は本発明の全体の一実施例構成を示す。
図中の符号1は容量性負荷であって放電してガスを励起しプラズマを発生させる誘電体バリア放電リアクタ(DBD Load)、2は直流電圧供給回路であって整流回路と平滑回路とをもつもの、3はスイッチング回路であって複数のスイッチング素子SWiを用いているインバータを構成しているもの、4は電流制限用インダクタンス、5はパルストランスである。
FIG. 1 shows an overall configuration of an embodiment of the present invention.
Reference numeral 1 in the figure denotes a capacitive load, which is a dielectric barrier discharge reactor (DBD Load) that discharges and excites gas to generate plasma, and 2 is a DC voltage supply circuit having a rectifier circuit and a smoothing circuit. Reference numeral 3 denotes a switching circuit which constitutes an inverter using a plurality of switching elements SWi, 4 is a current limiting inductance, and 5 is a pulse transformer.

また6は電流検出器、7は増幅回路であって検出された直流電流成分に比例した比例電圧成分と当該直流電流成分を所定の時定数をもって積分した積分電圧成分とを得ているもの、8はOR回路であって比例電圧成分と積分電圧成分とのいずれか大きい成分を抽出するものである。   6 is a current detector, 7 is an amplifier circuit, which obtains a proportional voltage component proportional to the detected DC current component and an integrated voltage component obtained by integrating the DC current component with a predetermined time constant, 8 Is an OR circuit for extracting the larger component of the proportional voltage component and the integral voltage component.

更に、9は発振回路であって設定された周期をもって例えばデューティ比50%の矩形波を発振するが、前記OR回路8の出力の大きさに応じてデューティ比50%の矩形波を例えば25%の矩形波を出力するように制御され、更に前記OR回路8の出力が限度を超えて大となる場合に、デューティ比0%の矩形波(即ち、発振停止)を出力するように設定されているものである。   Further, reference numeral 9 denotes an oscillation circuit that oscillates a rectangular wave with a duty ratio of 50%, for example, with a set period. Depending on the magnitude of the output of the OR circuit 8, the rectangular wave with a duty ratio of 50% is, for example, 25%. Is set to output a rectangular wave with a duty ratio of 0% (that is, oscillation stop) when the output of the OR circuit 8 exceeds the limit and becomes large. It is what.

次に10は短パルス発生回路であって、発振回路9からの出力の立上がり点を基準として、予め定められた例えばデューティ比10%の矩形波を発生するものである。また11はゲートドライブ回路であって、短パルス発生回路10の出力を受けて、前記スイッチング素子SWiに対するゲート制御信号を発生するものである。   Next, reference numeral 10 denotes a short pulse generating circuit which generates a rectangular wave having a predetermined duty ratio of 10%, for example, based on the rising point of the output from the oscillation circuit 9. A gate drive circuit 11 receives the output of the short pulse generation circuit 10 and generates a gate control signal for the switching element SWi.

スイッチング回路3においては、原理的に言えば、スイッチング素子SW1とSW4とがオンされることによって、パルストランス5を図示の上方から下方に向かう電流が供給され、逆にスイッチング素子SW2とSW3とがオンされることによって、パルストランス5を図示の下方から上方に向かう電流が供給される。即ち、容量性負荷1に対して、立上がり急峻で立下がりが比較的緩やかな、正方向三角波と負方向三角波とが、前記発振回路9の発振周波数に対応して、印加される。   In principle, in the switching circuit 3, when the switching elements SW1 and SW4 are turned on, a current is supplied to the pulse transformer 5 from the upper side to the lower side in the figure, and conversely, the switching elements SW2 and SW3 are turned on. When turned on, a current is supplied from the lower side to the upper side of the pulse transformer 5 in the drawing. That is, a positive triangular wave and a negative triangular wave, which are steeply rising and relatively slowly falling, are applied to the capacitive load 1 in accordance with the oscillation frequency of the oscillation circuit 9.

換言すれば、短パルス発生回路10からの矩形波のデューティ比が50%以下の値であることから、前記の立上がり急峻で立下がりが比較的緩やかな三角波が印加されることとなる。   In other words, since the duty ratio of the rectangular wave from the short pulse generation circuit 10 is a value of 50% or less, the above-described triangular wave having a steep rising and relatively slow falling is applied.

上述の如く、立上がりが急峻で立下がりが比較的緩やかな三角波が、容量性負荷1に印加されることとなり、電圧の立上がり時の放電によって、NやOやOHなどの活性種(ラジカル)が効果的に発生されることになり、燃焼排ガス中の窒素酸化物(NOx )や硫黄酸化物(SOx )を除去するができる。 As described above, a triangular wave having a sharp rise and a relatively slow fall is applied to the capacitive load 1, and active species (radicals) such as N, O, and OH are generated by discharge at the rise of the voltage. Thus, nitrogen oxides (NO x ) and sulfur oxides (SO x ) in the combustion exhaust gas can be removed.

ただ、この場合に、立上がりが急峻な電圧が容量性負荷1に印加されることから、容量性負荷1に流入される突入電流の値が十分に大となってしまい、例えば短絡が生じた場合と区分することがむづかしくなる。   However, in this case, since a voltage with a steep rise is applied to the capacitive load 1, the value of the inrush current flowing into the capacitive load 1 becomes sufficiently large, for example, when a short circuit occurs. It becomes difficult to classify with.

本発明の場合においては、この点を考慮して、前記突入電流の場合には、短期間で電流値「0」の状態に戻るが、短絡の場合には図示の電流検出器6によって検出された電流成分の所定時間での平均値が大となることを利用して、短絡の場合には発振回路9からの発振を停止させ、スイッチング素子SW1ないしSW4がオン状態となることを阻止するようにしている。   In the case of the present invention, in consideration of this point, in the case of the inrush current, the current value returns to the state of “0” in a short period of time, but in the case of a short circuit, the current detector 6 shown in FIG. By utilizing the fact that the average value of the current component at a predetermined time becomes large, in the case of a short circuit, the oscillation from the oscillation circuit 9 is stopped and the switching elements SW1 to SW4 are prevented from being turned on. I have to.

図1に示す、増幅回路7とOR回路8と発振回路9との動作が、当該短絡の場合には、スイッチング素子SWiがオンされることを阻止するが、前記の比較的大きい突入電流に対しては、スイッチング素子SWiが正常にオン・オフされるようにしている。   In the case of the short circuit, the operations of the amplifier circuit 7, the OR circuit 8, and the oscillation circuit 9 shown in FIG. 1 prevent the switching element SWi from being turned on. Thus, the switching element SWi is normally turned on / off.

なお、図示のOR回路8からの出力は、電流検出器6で検出された直流電流成分(大きさは変化する)に比例した比例電圧成分と、当該直流電流成分を所定の時定数をもって(CR時定数回路を用いて)積分した積分電圧成分との、いずれか大きい電圧成分の大きさに対応した出力となるようにされている。   The output from the OR circuit 8 shown in the figure is a proportional voltage component proportional to the direct current component detected by the current detector 6 (the magnitude changes) and the direct current component with a predetermined time constant (CR The output corresponds to the magnitude of the larger voltage component of the integrated voltage component integrated (using a time constant circuit).

そして、発振回路9は、通常的にはデューティ比50%の矩形波を発振しているが、OR回路8の出力の大きさが異常に大となるとデューティ比0%のものとなり(即ち、発振停止状態となり)、他方前記の突入電流が正常値よりも多少大となったとしても、デューティ比25%の矩形波を発振するようにされ、スイッチング素子SWiはオン・オフを維持するようにされている。   The oscillation circuit 9 normally oscillates a rectangular wave with a duty ratio of 50%. However, when the output of the OR circuit 8 becomes abnormally large, the oscillation circuit 9 has a duty ratio of 0% (that is, the oscillation circuit 9). On the other hand, even if the inrush current is slightly larger than the normal value, a rectangular wave with a duty ratio of 25% is oscillated, and the switching element SWi is kept on / off. ing.

本発明においては、容量性負荷に対して、立上がりの急峻な高電圧を印加するが、その際に生じる比較的大きい突入電流が多少大となり過ぎたとしても、正常に動作を続けることができ、かつ短絡の場合にはスイッチング素子SWiが、正しく、オン・オフ動作を停止することができる。   In the present invention, a high voltage with a steep rise is applied to the capacitive load, but even if a relatively large inrush current generated at that time becomes too large, the operation can be continued normally. In the case of a short circuit, the switching element SWi can correctly stop the on / off operation.

本発明の高電圧印加装置は、図1に示した如き構成を有するが、図2は各部の波形図を示している。   The high voltage application device of the present invention has a configuration as shown in FIG. 1, but FIG. 2 shows a waveform diagram of each part.

[1],[2]:発振回路9は、位相のずれた2つの矩形波を発振する。図示の「発振回路出力信号1」と「発振回路出力信号2」との間には、実際には、所定の「同時オフ期間」が存在しているが、本明細書においては簡単のためにこのような場合をもデューティ比50%の矩形波と呼んでいる。   [1], [2]: The oscillation circuit 9 oscillates two rectangular waves whose phases are shifted. There is actually a predetermined “simultaneous off period” between the “oscillation circuit output signal 1” and the “oscillation circuit output signal 2” shown in the figure, but in the present specification, for the sake of simplicity. Such a case is also called a rectangular wave with a duty ratio of 50%.

[3],[4]:短パルス発生回路10は、図示の「発振回路出力信号1」と「発振回路出力信号2」との夫々の立上がりタイミングに対応して立上がる短パルスを発生する。即ち、図示の「短パルス発生回路出力信号1」と「短パルス発生回路出力信号2」とを発生する。   [3], [4]: The short pulse generation circuit 10 generates short pulses that rise in response to the rising timings of the “oscillation circuit output signal 1” and “oscillation circuit output signal 2” shown in the figure. That is, the illustrated “short pulse generation circuit output signal 1” and “short pulse generation circuit output signal 2” are generated.

[5],[6],[7],[8]:スイッチング素子SW1ないしSW4に印加されるゲート信号は、「短パルス発生回路出力信号1」と「短パルス発生回路出力信号2」とにもとづいて図示の如きものとなる。   [5], [6], [7], [8]: The gate signals applied to the switching elements SW1 to SW4 are “short pulse generation circuit output signal 1” and “short pulse generation circuit output signal 2”. Based on this, it will be as shown in the figure.

[9]:容量性負荷には、パルストランス5が介在されて、立上がりが急峻で立下がりが緩やかな、正方向と負方向との三角波が印加されることとなる。なお、これらの三角波のピーク値は図1に示す電流制限用インダクタンス4によって、所定レベルに制限されている。   [9]: A positive wave and a negative wave having a sharp rise and a slow fall are applied to the capacitive load via the pulse transformer 5. The peak values of these triangular waves are limited to a predetermined level by the current limiting inductance 4 shown in FIG.

図3はスイッチング素子をオン・オフするタイミングによって容量性負荷に印加される高電圧波形を示している。   FIG. 3 shows a high voltage waveform applied to the capacitive load at the timing of turning on / off the switching element.

例えばスイッチング素子SW1とSW4とがオンされるタイミングが図示(a)の始点の時点でありかつオフされるタイミングが図示(b)の終点の時点であるとすると、図3に示す波形の立上がり時間T(rise) (図示(a)の期間)は
T(rise) =T( r・delay )+5τ(rise)
但し,T( r・delay ):PWMスイッチングレギュレータICとワンショットIC とフォトカプラと半導体スイッチング素子SWとの立上が り遅延時間の合計。
τ(rise) :容量性負荷1の等価静電容量Cと、スイッチング回路や電 流制限用インダクタンスやパルストランスや配線などの合 成抵抗値Rt とによる時定数(当該時定数に「4.605 」を乗じることで、ピーク値の99%の値となるので、時 定数「5」を乗じることで、ピーク値に達する時間になる とする)。
で与えられる。
For example, assuming that the timing when the switching elements SW1 and SW4 are turned on is the time point of the start point in FIG. 3A and the time point when the switching elements SW1 and SW4 are turned off is the time point of the end point in FIG. T (rise) (period (a) in the figure) is T (rise) = T (r · delay) + 5τ (rise)
T (r · delay): Total rise time of PWM switching regulator IC, one-shot IC, photocoupler, and semiconductor switching element SW.
τ (rise): Time constant based on the equivalent capacitance C of the capacitive load 1 and the combined resistance value R t of the switching circuit, current limiting inductance, pulse transformer, wiring, etc. (see “4. Multiplying “605” gives 99% of the peak value, so multiplying by the time constant “5” gives the time to reach the peak value).
Given in.

また、ピーク電圧維持時間T(peak)(図示(b)の期間)は
T(peak)=T(on)−T(rise)
但し、T(on):短パルス発生回路で設定したパルス幅である(なお、T(peak)とT (rise) との和が、後述する立下がり時間T(fall)よりも小さい ようにT(on)を設定する)。
Further, the peak voltage maintaining time T (peak) (period (b) in the figure) is T (peak) = T (on) −T (rise)
However, T (on): the pulse width set by the short pulse generation circuit (note that the sum of T (peak) and T (rise) is smaller than the fall time T (fall) described later. (On).

また、スイッチング素子SW1とSW4とがオフされるタイミングが図示(c)の始点の時点でありかつオンされるタイミングが図示(c)の終点の時点であるとすると、図3に示す波形の立下がり時間T(fall)(図示(c)の期間)は
T(fall)=T( f・delay )+5τ(fall)
但し、T( f・delay ):PWMスイッチングレギュレータICとワンショットIC とフォトカプラと半導体スイッチング素子SWとの立下が り遅延時間の合計。
τ(fall):容量性負荷1の等価静電容量Cと、容量性負荷1の抵抗R B とによる時定数(この場合も「5」を乗じることにより 零レベルに達する時間になるとする)。
Further, assuming that the timing when the switching elements SW1 and SW4 are turned off is the time point of the starting point in FIG. 3C, and the time when the switching elements SW1 and SW4 are turned on is the time point of the end point in FIG. The fall time T (fall) (period (c) in the figure) is T (fall) = T (f · delay) + 5τ (fall)
Where T (f · delay): total of delay time of fall of PWM switching regulator IC, one-shot IC, photocoupler and semiconductor switching element SW.
tau (fall): the equivalent capacitance C of the capacitive load 1, the time constant by the resistance R B of the capacitive load 1 (also in this case and it is time to reach the zero level by multiplying the "5").

図4は図1に示す増幅回路とOR回路とについての原理的な構成図を示している。図中の符号7,8は図1に対応し、7−10と7−11とは増幅器、7−20はCR回路をもつ時定数回路で積分回路部に対応するもの、7−21は抵抗回路をもつ比例回路部、8−10と8−11とはダイオード、8−2は分圧回路を表している。   FIG. 4 shows a principle configuration diagram of the amplifier circuit and the OR circuit shown in FIG. Reference numerals 7 and 8 in the figure correspond to FIG. 1, 7-10 and 7-11 are amplifiers, 7-20 is a time constant circuit having a CR circuit, which corresponds to the integration circuit section, and 7-21 is a resistor. A proportional circuit portion having a circuit, 8-10 and 8-11 are diodes, and 8-2 is a voltage dividing circuit.

増幅回路7に供給される所の、電流検出器6で検出された直流電流成分は、比例回路部7−21を介して増幅器7−11に入力され、比例電圧成分として出力される。また当該検出された直流電流成分は、積分回路部7−20を介して増幅器7−10に入力され、積分電圧成分として出力される。   The direct current component detected by the current detector 6, which is supplied to the amplifier circuit 7, is input to the amplifier 7-11 via the proportional circuit unit 7-21 and is output as a proportional voltage component. The detected direct current component is input to the amplifier 7-10 via the integrating circuit unit 7-20 and output as an integrated voltage component.

両者の電圧成分は、ダイオード8−10,8−11と分圧回路8−2とによって構成されるOR回路8に入力され、周知の如く、いずれか大きい値をもつ成分が選択されて、分圧されて出力される。当該分圧された出力は、図1に示す発振回路9に供給される。   Both voltage components are input to an OR circuit 8 constituted by diodes 8-10 and 8-11 and a voltage dividing circuit 8-2, and, as is well known, a component having a larger value is selected and divided. Pressed and output. The divided output is supplied to the oscillation circuit 9 shown in FIG.

前述した如く、立上がりの急峻な高電圧が容量性負荷1に印加されるとき、当該容量性負荷1に対して大きい突入電流が流入される。この突入電流に対応する形で、図1に示す電流検出器6から出力される直流電流成分も瞬間的に大となるが突入電流が小に落着につれて当該直流電流成分も小になる。この結果、突入電流に対応する場合での比例電圧成分と積分電圧成分とがOR回路8に供給された場合でも、図4に示す分圧回路8−2からの出力は、いわばピーク値が一時的に増大するだけというような電圧となっている。   As described above, when a high voltage with a steep rise is applied to the capacitive load 1, a large inrush current flows into the capacitive load 1. In a form corresponding to this inrush current, the direct current component output from the current detector 6 shown in FIG. 1 also instantaneously increases, but the direct current component also decreases as the inrush current settles down. As a result, even when the proportional voltage component and the integrated voltage component corresponding to the inrush current are supplied to the OR circuit 8, the output from the voltage dividing circuit 8-2 shown in FIG. The voltage is such that it only increases.

これに対して、仮に容量性負荷1において短絡が生じるような場合には、当該短絡に伴う短絡電流は十分に大きくかつ時間的に持続する。このことから、電流検出器6で検出される当該短絡電流に対応する直流電流成分の場合には、OR回路8における分圧回路8−2からの出力は所定レベルを超えて持続するような電圧となっている。   On the other hand, if a short circuit occurs in the capacitive load 1, the short circuit current associated with the short circuit is sufficiently large and lasts in time. From this, in the case of a direct current component corresponding to the short-circuit current detected by the current detector 6, the voltage from which the output from the voltage dividing circuit 8-2 in the OR circuit 8 continues beyond a predetermined level. It has become.

図5は、発振回路が出力する矩形波のデューティ比を説明する図である。
発振回路9(図1に示す)の構成と、発振回路9が出力する矩形波の発振周波数とについては後述するが、図5の左側に示す如く、発振回路9により発振される矩形波のデューティ比は、前述のOR回路8から供給される電圧が図示v1 以下の場合には、デューティ比50%となるようにされ、OR回路8から供給される電圧がv2 あるいはv2 以上の場合には、デューティ比0%(即ち、発振停止のこと)となるようにされ、OR回路8から供給される電圧が図示v1 を超えかつv2 より小さい場合には、デューティ比25%となるようにされている。
FIG. 5 is a diagram for explaining the duty ratio of the rectangular wave output from the oscillation circuit.
The configuration of the oscillation circuit 9 (shown in FIG. 1) and the oscillation frequency of the rectangular wave output from the oscillation circuit 9 will be described later. As shown on the left side of FIG. 5, the duty of the rectangular wave oscillated by the oscillation circuit 9 The ratio is such that the duty ratio is 50% when the voltage supplied from the OR circuit 8 is v 1 or less in the figure, and the voltage supplied from the OR circuit 8 is v 2 or v 2 or more. , The duty ratio is set to 0% (that is, oscillation is stopped). When the voltage supplied from the OR circuit 8 exceeds v 1 and is smaller than v 2 , the duty ratio becomes 25%. Has been.

前述の如く、容量性負荷1に流入する突入電流の場合には、OR回路8からの出力は、図5の左側に「突入電流部分」として示しているように、瞬時的には、前述の電圧v1 を超えることもあるが、電圧v2 に達することはない(達しないように設計されている)が、短絡が生じた場合には、図5の左側に「短絡電流部分」と示しているように、OR回路8からの出力は電圧v2 を超えてしまう。 As described above, in the case of the inrush current flowing into the capacitive load 1, the output from the OR circuit 8 is instantaneously described above as shown as “inrush current portion” on the left side of FIG. The voltage v 1 may be exceeded, but the voltage v 2 is not reached (designed so as not to reach), but when a short circuit occurs, the “short circuit current portion” is shown on the left side of FIG. and that, the output from the OR circuit 8 exceeds the voltage v 2.

このことから、本発明の場合には、短絡が生じた場合には、発振回路9は発振を停止し(即ち、デューティ比0%となり)、他方、突入電流が多少大きくなったとしても発振回路9はデューティ比50%の矩形波が一時的にデューティ比25%の矩形波となるだけで、発振は持続される。   Therefore, in the case of the present invention, when a short circuit occurs, the oscillation circuit 9 stops oscillating (that is, the duty ratio becomes 0%), and on the other hand, even if the inrush current becomes somewhat large, the oscillation circuit 9 No. 9 is such that a rectangular wave with a duty ratio of 50% temporarily becomes a rectangular wave with a duty ratio of 25%, and oscillation is maintained.

本発明の場合には、前述の如く、発振回路9からの出力にもとづいて、短パルス発生回路10が所定のデューティ比をもつ短パルスを発生することから、前述の如く発振回路9のデューティ比が50%から25%に変化しても、図示に示すゲートドライブ回路11に供給されるパルス波のデューティ比に変化はない。しかし、短絡が発生した場合には、発振回路9は発振停止となり、短パルス発生回路10も短パルスを発生しなくなり、結果的に、スイッチング回路3におけるスイッチング素子SW1ないしSW4のオン・オフ動作は停止する。   In the case of the present invention, as described above, since the short pulse generation circuit 10 generates a short pulse having a predetermined duty ratio based on the output from the oscillation circuit 9, the duty ratio of the oscillation circuit 9 is determined as described above. Even if the value changes from 50% to 25%, the duty ratio of the pulse wave supplied to the gate drive circuit 11 shown in the figure does not change. However, when a short circuit occurs, the oscillation circuit 9 stops oscillating and the short pulse generation circuit 10 does not generate a short pulse. As a result, the switching elements SW1 to SW4 in the switching circuit 3 are turned on / off. Stop.

図6は本発明に用いる電流検出器と増幅回路とOR回路との一実施例構成を示す図である。   FIG. 6 is a diagram showing a configuration of an embodiment of a current detector, an amplifier circuit, and an OR circuit used in the present invention.

電流検出器6に示す「端子5」と「端子6」とが、図1に示す直流電圧供給回路2における整流回路と図1に示すスイッチング回路3との間に接続される。そして、「端子3」から、前述の直流電流成分として、増幅回路7に供給される。   “Terminal 5” and “Terminal 6” shown in the current detector 6 are connected between the rectifier circuit in the DC voltage supply circuit 2 shown in FIG. 1 and the switching circuit 3 shown in FIG. Then, it is supplied from the “terminal 3” to the amplifier circuit 7 as the above-described DC current component.

図6に示す増幅回路7は、「端子1ないし4」側と「端子5ないし8」側とに、いわば内部で分割されている。そして「端子1ないし4」側が図4に示した増幅器7−10の側に対応しており、「端子5ないし8」側が図4に示した増幅器7−11の側に対応している。増幅器7−10側の「出力端子1」と増幅器7−11側の「出力端子7」とがOR回路8に導かれている。   The amplifier circuit 7 shown in FIG. 6 is divided internally into “terminals 1 to 4” and “terminals 5 to 8”. The “terminals 1 to 4” side corresponds to the amplifier 7-10 side shown in FIG. 4, and the “terminals 5 to 8” side corresponds to the amplifier 7-11 side shown in FIG. The “output terminal 1” on the amplifier 7-10 side and the “output terminal 7” on the amplifier 7-11 side are led to the OR circuit 8.

図7は本発明に用いるOR回路と発振回路と短パルス発生回路との一実施例構成を示す図である。   FIG. 7 is a diagram showing a configuration of one embodiment of an OR circuit, an oscillation circuit, and a short pulse generation circuit used in the present invention.

発振回路9において、図示「発振周波数設定」として囲った部分が、発振周波数を設定する部分であり、図示の「端子EA」と「端子EB」として示す部分から、図2に示す「発振回路出力信号1」と「発振回路出力信号2」とが出力される。   In the oscillation circuit 9, the portion surrounded by the “oscillation frequency setting” shown in the drawing is a portion for setting the oscillation frequency. From the portions shown as “terminal EA” and “terminal EB” in the drawing, Signal 1 "and" Oscillation circuit output signal 2 "are output.

発振回路9において、図示「デューティ比」として囲った部分が、図5に関連して示したデューティ比を決める回路部である。OR回路8からの出力が、図5に示す電圧v1 以下の場合には、発振回路9は、設定された周波数のデューティ比50%の矩形波を発振する。即ち、図2に示す「発振回路出力信号1」と「発振回路出力信号2」とを発振する。 In the oscillation circuit 9, a portion surrounded by “duty ratio” shown in the figure is a circuit section that determines the duty ratio shown in FIG. 5. When the output from the OR circuit 8 is equal to or lower than the voltage v 1 shown in FIG. 5, the oscillation circuit 9 oscillates a rectangular wave having a duty ratio of 50% of the set frequency. That is, “oscillation circuit output signal 1” and “oscillation circuit output signal 2” shown in FIG. 2 are oscillated.

そして言うまでもなく、OR回路8からの出力の電圧がv1 を超えv2 よりも小さい場合には、デューティ比25%の矩形波を発生し、OR回路8からの出力の電圧がv2 以上になった場合には、発振回路9は発振を停止する。 Needless to say, when the output voltage from the OR circuit 8 exceeds v 1 and is smaller than v 2 , a rectangular wave with a duty ratio of 25% is generated, and the output voltage from the OR circuit 8 becomes v 2 or more. When this happens, the oscillation circuit 9 stops oscillation.

短パルス発生回路10において、図示「パルス幅設定」とある部分が、発生する短パルスのデューティ比を設定する部分である。そして「端子1A(の反転)」と「端子2A(の反転)」との表示のある端子に対して、発振回路9からの出力が入力され、「端子1Q」と「端子2Q」とからの出力が図1に示すゲートドライブ回路11に導かれる。   In the short pulse generation circuit 10, a portion indicated as “pulse width setting” is a portion for setting a duty ratio of a generated short pulse. Then, the output from the oscillation circuit 9 is input to the terminals indicated by “terminal 1A (inverted)” and “terminal 2A (inverted)”, and the output from “terminal 1Q” and “terminal 2Q” The output is guided to the gate drive circuit 11 shown in FIG.

以上説明した如く、本発明によれば、例えば燃焼排ガス中の窒素酸化物(NOx )や硫黄酸化物(SOx )を除去するに当たって、ストリーマ放電やグロー放電などの低温プラズマを用いる方法が考慮されており、この場合に、特に立上がりが急峻な高電圧を印加することで、窒素酸化物や硫黄酸化物を除去できる。 As described above, according to the present invention, for example, in removing nitrogen oxide (NO x ) and sulfur oxide (SO x ) in combustion exhaust gas, a method using a low temperature plasma such as streamer discharge or glow discharge is considered. In this case, nitrogen oxides and sulfur oxides can be removed by applying a high voltage with a particularly steep rise.

本発明の全体の一実施例構成を示す。1 shows an overall configuration of an embodiment of the present invention. 各部の波形図を示す。The waveform diagram of each part is shown. スイッチング素子をオン・オフするタイミングによって容量性負荷に印加される高電圧波形を示している。The high voltage waveform applied to the capacitive load at the timing of turning on / off the switching element is shown. 図1に示す増幅回路とOR回路とについての原理的な構成図を示している。FIG. 2 shows a principle configuration diagram of an amplifier circuit and an OR circuit shown in FIG. 1. 発振回路が出力する矩形波のデューティ比を説明する図である。It is a figure explaining the duty ratio of the rectangular wave which an oscillation circuit outputs. 本発明に用いる電流検出器と増幅回路とOR回路との一実施例構成を示す図である。It is a figure which shows one Example structure of the current detector used for this invention, an amplifier circuit, and OR circuit. 本発明に用いるOR回路と発振回路と短パルス発生回路との一実施例構成を示す図である。It is a figure which shows one Example structure of the OR circuit used in this invention, an oscillation circuit, and a short pulse generation circuit.

符号の説明Explanation of symbols

1:容量性負荷
2:直流電圧供給回路
3:スイッチング回路
4:電流制限用インダクタンス
5:パルストランス
6:電流検出器
7:増幅回路
8:OR回路
9:発振回路
10:短パルス発生回路
11:ゲートドライブ回路
1: capacitive load 2: DC voltage supply circuit 3: switching circuit 4: current limiting inductance 5: pulse transformer 6: current detector 7: amplifier circuit 8: OR circuit 9: oscillation circuit 10: short pulse generation circuit 11: Gate drive circuit

Claims (3)

容量性負荷に対して、立上がり急峻な高電圧を印加する高電圧印加装置において、
容量性負荷に対して、パルストランスを介して、立上がり急峻なパルス波を供給するスイッチング回路をそなえ、
当該スイッチング回路は、ゲート制御によってオン・オフされる複数のスイッチング素子を有しており、
当該スイッチング回路に流入する直流電流成分についての、当該直流電流成分に比例する比例電圧成分と、当該直流電流成分を所定の時定数をもって積分した積分電圧成分との、いずれか大きい電圧成分の大きさに対応して、予め定められたデューティ比α%と、デューティ比0%と、当該デューティ比α%からデューティ比0%までの間での少なくとも中間のデューティ比β(α>β>0)%とをとり得るよう変化される発振回路と、
当該発振回路からの矩形波の出力の立上がりに対応して、予め定められた期間だけオン電圧を発生する短パルスが発生され、当該短パルスにもとづいて、前記スイッチング素子がゲート制御される
ことを特徴とする高電圧印加装置。
In a high voltage application device that applies a steep and high voltage to a capacitive load,
A switching circuit that supplies a steep rising pulse wave to a capacitive load via a pulse transformer
The switching circuit has a plurality of switching elements that are turned on and off by gate control,
The magnitude of the larger voltage component of the direct current component flowing into the switching circuit, the proportional voltage component proportional to the direct current component, and the integrated voltage component obtained by integrating the direct current component with a predetermined time constant Corresponding to the predetermined duty ratio α%, the duty ratio 0%, and at least an intermediate duty ratio β between the duty ratio α% and the duty ratio 0% (α>β> 0)% An oscillation circuit that is changed to take
Corresponding to the rising of the output of the rectangular wave from the oscillation circuit, a short pulse that generates an on-voltage for a predetermined period is generated, and the switching element is gate-controlled based on the short pulse. A high voltage application device characterized.
容量性負荷に対して、立上がり急峻な高電圧を印加する高電圧印加装置において、
容量性負荷に対して、パルストランスを介して、立上がり急峻なパルス波を供給するスイッチング回路をそなえ、
当該スイッチング回路は、ゲート制御の複数のスイッチング素子がゲートドライブ回路によって、オン・オフ制御されてなり、
前記スイッチング回路に印加される直流電圧供給回路部と、
当該直流電圧供給回路部から前記スイッチング回路に供給される直流電流を検出する電流検出器と、
当該電流検出器によって検出された前記直流電流に対応した電圧成分と、当該電圧成分を所定の時定数をもって積分した積分電圧成分との、いずれかより大きい成分を抽出するOR回路と、
当該OR回路の出力の大きさに応じて、発振する矩形波のデューティ比を予め定められたデューティ比α%と、デューティ比0%と、当該デューティ比α%からデューティ比0%までの間での少なくとも中間のデューティ比β(α>β>0)%とをとり得るよう変化される発振回路と、
当該発振回路から出力される矩形波の立上がりに対応して、予め定められた短期間だけオン電圧を発生する短パルス発生回路と、
を備え、当該短パルス発生回路からの出力にもとづいて、前記ゲートドライブ回路が、前記複数のスイッチング素子をオン・オフせしめるゲート制御信号を出力する
ことを特徴とする高電圧印加装置。
In a high voltage application device that applies a steep and high voltage to a capacitive load,
A switching circuit that supplies a steep rising pulse wave to a capacitive load via a pulse transformer
In the switching circuit, a plurality of gate-controlled switching elements are ON / OFF controlled by a gate drive circuit,
A DC voltage supply circuit applied to the switching circuit;
A current detector for detecting a DC current supplied from the DC voltage supply circuit unit to the switching circuit;
An OR circuit that extracts a larger component of a voltage component corresponding to the DC current detected by the current detector and an integrated voltage component obtained by integrating the voltage component with a predetermined time constant;
Depending on the output level of the OR circuit, the duty ratio of the oscillating rectangular wave is set to a predetermined duty ratio α%, a duty ratio 0%, and between the duty ratio α% and the duty ratio 0%. An oscillation circuit that is changed so as to be able to take at least an intermediate duty ratio β (α>β> 0)% of
In response to the rising of the rectangular wave output from the oscillation circuit, a short pulse generation circuit that generates an on-voltage for a predetermined short period;
And a gate control circuit that outputs a gate control signal for turning on / off the plurality of switching elements based on an output from the short pulse generation circuit.
前記スイッチング回路と、前記パルストランスとの間に、当該容量性負荷に流入する電流成分の大きさを制限する電流制限用インダクタンス素子が、回路に直列に挿入されていることを特徴とする請求項2記載の高電圧印加装置。   The current limiting inductance element for limiting a magnitude of a current component flowing into the capacitive load is inserted in series between the switching circuit and the pulse transformer in the circuit. 2. The high voltage application device according to 2.
JP2006354419A 2006-12-28 2006-12-28 High voltage application device Active JP5235301B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006354419A JP5235301B2 (en) 2006-12-28 2006-12-28 High voltage application device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006354419A JP5235301B2 (en) 2006-12-28 2006-12-28 High voltage application device

Publications (2)

Publication Number Publication Date
JP2008167584A true JP2008167584A (en) 2008-07-17
JP5235301B2 JP5235301B2 (en) 2013-07-10

Family

ID=39696288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006354419A Active JP5235301B2 (en) 2006-12-28 2006-12-28 High voltage application device

Country Status (1)

Country Link
JP (1) JP5235301B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065370A1 (en) 2009-11-24 2011-06-03 澤藤電機株式会社 Device for applying high voltage using pulse voltage, and method of applying high voltage
KR101863031B1 (en) 2013-10-04 2018-05-30 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 Power-supply device
KR20180092508A (en) * 2017-02-09 2018-08-20 주식회사 엘지화학 Switch control device for distinguishing inrush current and short circuit when connecting external system of battery pack and control method thereof
JP2020113534A (en) * 2019-01-07 2020-07-27 国立大学法人東北大学 Plasma actuator

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425444A (en) * 1977-07-28 1979-02-26 Sony Corp Protective circuit
JPS61154484A (en) * 1984-12-25 1986-07-14 Fuji Electric Co Ltd Ac pulse power source
JP2000278962A (en) * 1999-03-23 2000-10-06 Haiden Kenkyusho:Kk High-frequency and high-voltage power source
JP2001297896A (en) * 2000-04-14 2001-10-26 Keyence Corp Plasma processing method and its device
JP2002315351A (en) * 2001-04-10 2002-10-25 Omron Corp Ac inverter
JP2003109794A (en) * 2001-09-28 2003-04-11 Haiden Kenkyusho:Kk Plasma generating method and plasma generator
JP2004273312A (en) * 2003-03-10 2004-09-30 Sekisui Chem Co Ltd Plasma generating device, plasma processing device, and plasma generating method using the same
JP2005094827A (en) * 2003-09-12 2005-04-07 Shunsuke Hosokawa High voltage pulse power supply

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425444A (en) * 1977-07-28 1979-02-26 Sony Corp Protective circuit
JPS61154484A (en) * 1984-12-25 1986-07-14 Fuji Electric Co Ltd Ac pulse power source
JP2000278962A (en) * 1999-03-23 2000-10-06 Haiden Kenkyusho:Kk High-frequency and high-voltage power source
JP2001297896A (en) * 2000-04-14 2001-10-26 Keyence Corp Plasma processing method and its device
JP2002315351A (en) * 2001-04-10 2002-10-25 Omron Corp Ac inverter
JP2003109794A (en) * 2001-09-28 2003-04-11 Haiden Kenkyusho:Kk Plasma generating method and plasma generator
JP2004273312A (en) * 2003-03-10 2004-09-30 Sekisui Chem Co Ltd Plasma generating device, plasma processing device, and plasma generating method using the same
JP2005094827A (en) * 2003-09-12 2005-04-07 Shunsuke Hosokawa High voltage pulse power supply

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065370A1 (en) 2009-11-24 2011-06-03 澤藤電機株式会社 Device for applying high voltage using pulse voltage, and method of applying high voltage
JP2011114877A (en) * 2009-11-24 2011-06-09 Sawafuji Electric Co Ltd Device for applying high voltage using pulse voltage, and method of applying high voltage
KR101362501B1 (en) * 2009-11-24 2014-02-13 사와후지 덴키 가부시키가이샤 Device for applying high voltage using pulse voltage, and method of applying high voltage
AU2010323631B2 (en) * 2009-11-24 2014-03-06 Sawafuji Electric Co., Ltd. Device for applying high voltage using pulse voltage, and method of applying high voltage
US9130480B2 (en) 2009-11-24 2015-09-08 Sawafuji Electric Co., Ltd. Device for applying high voltage using pulse voltage, and method of applying high voltage
EP2469698A4 (en) * 2009-11-24 2017-11-01 Sawafuji Electric Co., Ltd. Device for applying high voltage using pulse voltage, and method of applying high voltage
KR101863031B1 (en) 2013-10-04 2018-05-30 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 Power-supply device
KR20180092508A (en) * 2017-02-09 2018-08-20 주식회사 엘지화학 Switch control device for distinguishing inrush current and short circuit when connecting external system of battery pack and control method thereof
KR102265850B1 (en) 2017-02-09 2021-06-16 주식회사 엘지화학 Switch control device for distinguishing inrush current and short circuit when connecting external system of battery pack and control method thereof
JP2020113534A (en) * 2019-01-07 2020-07-27 国立大学法人東北大学 Plasma actuator
JP7421210B2 (en) 2019-01-07 2024-01-24 国立大学法人東北大学 plasma actuator

Also Published As

Publication number Publication date
JP5235301B2 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
JP5147554B2 (en) Switching power supply device and semiconductor device used therefor
KR100925865B1 (en) Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
US7348766B2 (en) Switching power supply device
JP5293006B2 (en) Half-wave rectified current resonance type switching power supply device and starting method thereof
KR101609107B1 (en) Dc power source, and dc power source control method
US8149598B2 (en) Switching power supply apparatus
JP4963068B2 (en) Power factor correction circuit
KR20070002005A (en) Control circuit for switching power supply
JP5461155B2 (en) High voltage application device using pulse voltage and high voltage application method
US20120299571A1 (en) System and method for providing stable control for power systems
US10890608B2 (en) System and method to determine a capacitance of a capacitor
JP5235301B2 (en) High voltage application device
WO2006057365A1 (en) High-voltage pulse generating circuit
KR101114032B1 (en) Controller for power converter circuit
JP6555562B2 (en) Plasma discharge device and air purifier
JP2006352976A (en) Semiconductor device for switching power supply
JP5958739B2 (en) Relay drive circuit
JPH11332220A (en) Dc power supply circuit
JP5832254B2 (en) Power supply circuit and earth leakage circuit breaker using the power supply circuit
JP2009038894A (en) Power supply control circuit
WO2007000839A1 (en) Electric circuit, and pulse power source
JP3629226B2 (en) Switching power supply
JP4082200B2 (en) DC-DC converter
JP2009207294A (en) Overvoltage protection device for voltage drive type semiconductor element
JP4369702B2 (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090514

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5235301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250