JP2008147579A - 多層配線基板、およびemi低減方法 - Google Patents
多層配線基板、およびemi低減方法 Download PDFInfo
- Publication number
- JP2008147579A JP2008147579A JP2006336048A JP2006336048A JP2008147579A JP 2008147579 A JP2008147579 A JP 2008147579A JP 2006336048 A JP2006336048 A JP 2006336048A JP 2006336048 A JP2006336048 A JP 2006336048A JP 2008147579 A JP2008147579 A JP 2008147579A
- Authority
- JP
- Japan
- Prior art keywords
- emi
- wiring board
- emi reduction
- plane
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】多層配線基板を複雑化することなく、EMIを低減する。
【解決手段】 多層配線基板1において、電源電圧を供給する電源プレーン10と、接地電圧を供給する接地プレーン20と、電源プレーンおよび接地プレーンの間で、電源プレーンおよび接地プレーンから離間した位置に配置され、所定の抵抗値を有するEMI低減用導体30と、を備える。
【選択図】図1
【解決手段】 多層配線基板1において、電源電圧を供給する電源プレーン10と、接地電圧を供給する接地プレーン20と、電源プレーンおよび接地プレーンの間で、電源プレーンおよび接地プレーンから離間した位置に配置され、所定の抵抗値を有するEMI低減用導体30と、を備える。
【選択図】図1
Description
本発明は、EMIに対処した多層配線基板、およびEMI低減方法に関する。
プリント配線基板は、電子機器の回路が形成された部材であり、ガラスエポキシ、セラミックス等の絶縁層の表面に銅箔を張り合わせた後、銅箔をエッチングする等により回路を形成したものである。プリント配線基板からは電磁波が発生しており、この電磁波が人体や他の電子機器等に悪影響を与えるEMI(Electro Magnetic Interference:電磁波干渉)として問題になっている。
従来より用いられているEMI対策方法の一つに、多層配線基板にバイパスコンデンサを搭載する方法がある。しかし、このEMI対策方法では、多層プリント配線基板1の設計時にバイパスコンデンサの配置位置を決定する必要があるため、多層プリント配線基板1の設計が困難となってしまう。また、バイパスコンデンサがあるだけ多層プリント配線基板1の電気部品が多くなってしまい、多層プリント配線基板1の製造コストが増大してしまう。
また、従来文献(特許文献1)には、別のEMI対策方法を採用した多層配線基板の一例が示されている。この多層配線基板は、接地電圧供給導電層上に絶縁層を介して電源電圧供給導電層が形成されており、その電源電圧供給導電層の表面に、損失物質層が付着されている。これにより、同相モード・ノイズに対応する高周波電流成分の大部分が表皮効果により損失物質層中を流れて減衰して同相モード・ノイズを抑制する。
特公平8−31705号公報
上記の従来文献を一例として様々なEMI低減方法が提案されているが、さらにEMIを低減する要求がある。また、EMIの低減に際して、多層配線基板の複雑化を防止して、多層配線基板の製造を容易にしたり低コストとする要求がある。
本発明は、上記の課題を解決するためになされたもので、多層配線基板を複雑化することなく、EMIを低減することが可能な多層配線基板およびEMI低減方法を提供することを目的とする。
上述した目的を達成するために、本発明の多層配線基板は、電源電圧を供給する電源プレーンと、接地電圧を供給する接地プレーンと、前記電源プレーンおよび前記接地プレーンの間で、前記電源プレーンおよび前記接地プレーンから離間した位置に配置された、所定の抵抗値を有するEMI低減用導体と、を備えることを特徴とする。
また、本発明のEMI低減方法は、多層配線基板において、電源電圧を供給する電源プレーンおよび接地電圧を供給する接地プレーンの間で、電源プレーンおよび接地プレーンから離間した位置に、所定の抵抗値を有する導体であるEMI低減用導体を配置することを特徴とする。
本発明によれば、多層配線基板を複雑化することなく、EMIを低減することが可能な多層配線基板およびEMI低減方法を提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1は、本実施形態に係る多層プリント配線基板1の断面図である。多層プリント配線基板1は、複数の配線層を積層して形成されている。多層プリント配線基板1は、電源電圧VCCを供給する電源電圧供給層である電源プレーン10と、接地電圧GNDを供給する接地電圧供給層である接地プレーン20と、を含んでいる。電源プレーン10および接地プレーン20は、図1の紙面に垂直な方向に広がりを持つ平板上の電極であり、所定間隔をあけて互いに平行に形成されている。電源プレーン10および接地プレーン20の間には絶縁層40が存在し、電源プレーン10および接地プレーン20は互いに絶縁されている。
絶縁層40には、抵抗値の高い導電体であるEMI低減用導体30が配設されている。EMI低減用導体30は、断面矩形形状であり、電源プレーンのほぼ中央の直下を、図1の紙面に垂直に延びている。EMI低減用導体30は、多層プリント配線基板1に形成される他の銅線パターンと同様な方法で形成すればよい。なお、以降の説明において、EMI低減用導体30の上下方向(電源プレーン10に対して垂直方向)の寸法を「パターン厚さ」と呼び、EMI低減用導体30の左右方向(電源プレーン10に対して平行方向)の寸法を「パターン幅」と呼ぶ。また、EMI低減用導体30の電源プレーン10からの深さを「パターン深さ」と呼ぶ。
図2は、多層プリント配線基板1の電源プレーン10、接地プレーン20、およびEMI低減用導体30を抽出して、これらの配置関係を示す斜視図である。電源プレーン10は、多層プリント配線基板1に垂直な方向から見ると、矩形形状を有している。接地プレーン20は、多層プリント配線基板1に垂直な方向から見ると、電源プレーン10よりも大きな矩形形状を有している。EMI低減用導体30は、直線的に延びる帯状の形状を有しており、電源プレーン10および接地プレーン20から離間した位置を、電源プレーン10のほぼ中央に沿って延びている。
本実施形態では、電源プレーン10および接地プレーン20の間にEMI低減用導体30を配置したため、EMIを抑制することができるとともに、電源プレーン10の電源電圧の揺れを防止することができる効果がある。すなわち、EMI低減用導体30に流れる電流が顕著に大きくなる共振位置にEMI低減用導体30を配置することにより、EMIを引き起こす共振エネルギーがEMI低減用導体30で電流として消費され、EMI低減用導体30において熱エネルギーに変換される。このため、EMIが抑制されるとともに、電源プレーン10の電源電圧の揺れが防止される。この効果について、図3〜図10を参照して、より詳しく説明する。
図3は、EMIの周波数に対するEMIの強度Megを示すグラフである。0.9GHz付近、1.4GHz付近、1.7GHz付近において共振が発生しており、電源プレーン10および接地プレーン20の間にEMI低減用導体30が配置されない場合には、EMIの強度は非常に強くなっている。一方、電源プレーン10および接地プレーン20の間にEMI低減用導体30が配置された場合には、EMI低減用導体30の電気伝導率が5.8×107S/m、5.8×106S/m、5.8×105S/m、5.8×104S/mと低下するほど、言い換えれば、電気抵抗率が上昇するほど、EMIの強度が弱くなっている。すなわち、電源プレーン10および接地プレーン20の間にEMI低減用導体30を配置した場合には、電気抵抗率の大きなEMI低減用導体30において共振エネルギーが熱エネルギーに変換され、多層プリント配線基板1から放射されるEMIを低減することができる。
上述したようにEMIを低減するためには、EMI低減用導体30の材料を選択することにより、EMI低減用導体30の電気抵抗率を大きくすればよい。例えば、EMI低減用導体30の材料として、上述した銅の他に、炭素被膜(カーボン)、炭素粉と樹脂を混合して固形化したソリッド、金属皮膜(例えば、Ni‐Crなど)、酸化金属皮膜(例えば、酸化金属など)等を採用することができる。
また、EMI低減用導体30のパターン厚さを薄くすることにより、EMI低減用導体30の電気抵抗率を大きくしてもよい。図4では、EMI低減用導体30のパターン厚さが5μm、10μm、35μmに変化させて、EMIの強度を計測している。EMI低減用導体30のパターン厚さが薄くなるほど、EMI低減用導体30の電気抵抗は大きくなるため、電気抵抗率の大きなEMI低減用導体30において共振エネルギーが熱エネルギーに変換され、多層プリント配線基板1から放射されるEMIを低減する効果が大きくなっている。なお、図4では、電源プレーン10から接地プレーン20までの離間距離が200μmであるところ、EMI低減用導体30をパターン深さ100μmの位置に配置して、EMIの強度を計測している。
図5は、EMI低減用導体30のパターン厚さに対するEMIの強度を示すグラフであり、図6は、EMI低減用導体30のパターン厚さに対するEMIの強度およびEMI低減効果を示す一覧表である。図5および図6に示されるように、電源プレーン10および接地プレーン20の間にEMI低減用導体30が配置されない場合には、EMIの強度は−6.7dB程度である。これに対して、電源プレーン10および接地プレーン20の間にEMI低減用導体30が配置された場合には、EMIの強度は大幅に低減されている。特に、EMI低減用導体30のパターン厚さが30μm以下の場合には、EMIの強度は−2dB以上となり、EMIの大幅な低減効果が安定して得られている。よって、EMI低減用導体30のパターン厚さは、30μm以下とすることが好ましい。さらに、EMI低減用導体30のパターン厚は、25μm以下、20μm以下、15μm以下、10μm以下、5μm以下と薄くするほどEMIの低減効果が大きくなるため好ましい。
図7では、多層プリント配線基板1の内部でEMI低減用導体30が配置されるパターン深さを変化させて、EMIの強度を計測している。より具体的に説明すると、電源プレーン10から接地プレーン20までの離間距離が200μmであるところ、EMI低減用導体30を電源プレーン10から10μmのパターン深さに配置した場合、EMI低減用導体30を電源プレーン10から100μmのパターン深さに配置した場合、EMI低減用導体30を電源プレーン10から190μmのパターン深さに配置した場合に関してEMIの強度を計測している。いずれの結果もEMIの強度はほぼ同程度であり、EMI低減用導体30のパターン深さによってEMIの低減効果は殆ど変わらないことが理解できる。
図8では、EMI低減用導体30のパターン幅を5mm、10mm、20mm、30mmに変化させて、EMIの強度を計測している。図9は、EMI低減用導体30のパターン幅に対するEMIの強度を示すグラフであり、図10は、EMI低減用導体30のパターン幅に対するEMIの強度およびEMI低減効果を示す一覧表である。図9および図10に示されるように、電源プレーン10および接地プレーン20の間にEMI低減用導体30が配置されない場合には、EMIの強度は−6.7dB程度である。これに対して、電源プレーン10および接地プレーン20の間にEMI低減用導体30が配置された場合には、EMIが大幅に低減されている。特に、EMI低減用導体30のパターン幅が10mm以上の場合には、EMIの強度は−2dB以上となり、EMIの大幅な低減効果が安定して得られている。よって、EMI低減用導体30のパターン幅は、10mm以上とすることが好ましい。さらに、EMI低減用導体30のパターン幅は、15mm以上、20mm以上、25mm以上、30mm以上と大きくするほどEMIの低減効果が大きくなるため好ましい。
図11には、本実施形態の応用例に係る多層プリント配線基板1を示す図である。図11では、多層プリント配線基板1を上から見た場合の、電源プレーン10、接地プレーン20およびEMI低減用導体30の配置関係が示されている。EMI低減用導体30は、全ての共振モードに対処するように、全ての共振モードで電流が大きくなる共振位置に配置されている。より詳しく説明すると、(1,0)モードに対処するために電源プレーン10の横幅の1/2の位置に直線状の導電体パターン30aが配置され、(2,0)モードに対処するために電源プレーン10の横幅の1/4,3/4の位置に直線状の導電体パターン30b,30cが配置されている。また、(0,1)モードおよび(1,1)モードに対処するために電源プレーン10の縦幅の1/2の位置に直線状の導電体パターン30dが配置されている。
図12には、上記の応用例に係るEMI低減用導体30が配置された場合のEMIの強度が示されている。図12では、上記の応用例の場合のEMI強度(理想的な形状)を、EMI低減用導体が設けられない場合のEMI強度(導電体無し)および導電体パターン30aのみが設けられた場合のEMI強度(縦5mmのみ)と比較している。上記の応用例に係るEMI低減用導体30が配置された場合には、1本の導電体パターン30aのみが配置された場合と比較して、全てのEMI周波数範囲にわたってEMIの強度が大幅に低減されている。なお、電源プレーン10および接地プレーン20の形状に応じて共振モードの位置は変化するが、電源プレーン10および接地プレーン20の形状が矩形でない場合には、データベース10の直下において共振エネルギーが大きくなる位置を探し、その位置にEMI低減用導体30を配置すればよい。
上述した応用例では、所定周波数(例えば2GHz)以下の共振モードを対処する必要があるものと見做して、所定周波数以下の全ての共振モードに対処するように導電体パターン30a,30b,30c,30dを配置している。より詳しく説明すると、電源プレーン10の横幅が7.5cmより大きく、電源プレーン10の横幅の1/2、1/4、3/4の位置で発生する共振モードが2GHz以下となるため、導電体パターン30a,30b,30cを配置している。また、電源プレーン10の縦幅が7.5cmより小さく、電源プレーン10の縦幅の1/2の位置で発生する共振モードが2GHz以下となるため、導電体パターン30dを配置している。一方、電源プレーン10の縦幅が7.5cmより小さく、電源プレーン10の縦幅の1/4、3/4の位置で発生する共振モードが2GHz以上となるため、電源プレーン10の縦幅の1/4、3/4の位置には導電体パターン30dを配置していない。但し、電源プレーン10の縦幅が7.5cmより大きい場合には、電源プレーン10の縦幅の1/4、3/4の位置で発生する共振モードについても2GHz以下となるため、電源プレーン10の縦幅の1/4、3/4の位置にも導電体パターンを配置する必要が生じる。
本実施形態の多層プリント配線基板1によれば、電源プレーン10および接地プレーン20の間にEMI低減用導体30が配置されているため、多層プリント配線基板1を複雑化することなくEMIを抑制することができる。例えば、従来技術のEMI対処方法のように多層プリント配線基板1にバイパスコンデンサを配置した場合には、多層プリント配線基板1の設計時にバイパスコンデンサの配置位置を決定する必要があるため、多層プリント配線基板1の設計が困難となってしまう。また、バイパスコンデンサがあるだけ多層プリント配線基板1の電気部品が多くなってしまい、多層プリント配線基板1の製造コストが増大してしまう。
これに対して、本実施形態の多層プリント配線基板1では、電源プレーン10および接地プレーン20の間にEMI低減用導体30を配置するのみであるため、多層プリント配線基板1の設計が容易となっている。すなわち、多層プリント配線基板1の設計時に共振エネルギーが大きくなる位置を探し、さらに他の配線パターン等が形成されないパターン深さを探して、その位置にEMI低減用導体30を配置するように設計すればよい。また、多層プリント配線基板1の内部にEMI低減用導体30を形成すればよいだけであるため、多層プリント配線基板1の構造が容易であり、製造コストを抑制することができる。特に、EMI低減用導体30の材質を銅として、他の配線パターンを形成するのと同時にEMI低減用導体30を形成すれば、EMI低減用導体30の製造を顕著に容易化することができる。
なお、上述した実施形態のEMI低減用導体30は、電源電圧の揺れが生じやすい電源プレーン10のために配置することが好ましい。例えば、CPU(Central Processing Unit)、ノースブリッジ、サウスブリッジなどの電源電圧を多く必要とするICに繋がる電源プレーン10のために配置することが好ましい。
なお、上述した実施形態では、EMI低減用導体30の電気抵抗を大きくするための一方法として、EMI低減用導体30のパターン圧を薄くすることが提案されている。但し、このようにEMI低減用導体30のパターン圧を薄くするのに代えて、EMI低減用導体30の表面に凹凸を設けてもよい。このようなEMI低減用導体30の表面に凹凸を設けることにより、EMI低減用導体30の表面に電流が流れる表皮効果が発生するため、表皮効果によりEMIを低減することができる。なお、EMI低減用導体30の表面に凹凸を設けるために、EMI低減用導体30を特殊な製造方法で製造してもよいが、単に通常どおりにEMI低減用導体30となるパターンを形成するだけでも、EMI低減用導体30の表面に微小な凹凸を形成することができる。
なお、上述した実施形態では、EMI低減用導体30の電気抵抗率を大きくしたり、EMI低減用導体30のパターン圧を薄くすることで、EMI低減用導体30の電気抵抗を大きくしている。但し、このようにEMI低減用導体30の電気抵抗を大きくするのに代えて、EMI低減用導体30と接地プレーン20とを抵抗を介して接続してもよい。これにより、EMI低減用導体30の抵抗が小さく共振エネルギーが熱エネルギーに変換できない場合であっても、EMI低減用導体30により吸収されたEMIは抵抗により消費されるため、電源プレーン10および接地プレーン20の間で発生するEMIを低減することができる。
1…多層プリント配線基板、10…電源プレーン、20…グランドプレーン、30…EMI低減用導体、40…絶縁層。
Claims (11)
- 電源電圧を供給する電源プレーンと、
接地電圧を供給する接地プレーンと、
前記電源プレーンおよび前記接地プレーンの間で、前記電源プレーンおよび前記接地プレーンから離間した位置に配置され、所定の抵抗値を有するEMI低減用導体と、
を備えることを特徴とする多層配線基板。 - 前記EMI低減用導体は、炭素皮膜、炭素粉と樹脂を混合し固形化したソリッド、金属皮膜、酸化金属皮膜のいずれか一つであることを特徴とする請求項1に記載の多層配線基板。
- 前記EMI低減用導体の厚さは30μm以下であることを特徴とする請求項1に記載の多層配線基板。
- 前記EMI低減用導体の幅は10mm以上であることを特徴とする請求項1に記載の多層配線基板。
- 前記EMI低減用導体は、前記電源プレーンおよび前記接地プレーンの間で、当該EMI低減用導体に流れる電流が極大となる共振位置に配置されることを特徴とする請求項1に記載の多層配線基板。
- 前記EMI低減用導体は、前記電源プレーンの幅の1/2の位置に形成されることを特徴とする請求項5に記載の多層配線基板。
- 前記EMI低減用導体は、前記電源プレーンの幅の1/4の位置に形成されることを特徴とする請求項5に記載の多層配線基板。
- 前記EMI低減用導体は、当該EMI低減用導体に流れる電流が極大となる全ての共振位置に配置されることを特徴とする請求項5に記載の多層配線基板。
- 前記EMI低減用導体は、その表面に凹凸が形成されていることを特徴とする請求項1に記載の多層配線基板。
- 前記EMI低減用導体は、抵抗を介して接地プレーンに接続されていることを特徴とする請求項1に記載の多層配線基板。
- 多層配線基板において、電源電圧を供給する電源プレーンおよび接地電圧を供給する接地プレーンの間で、前記電源プレーンおよび前記接地プレーンから離間した位置に、所定の抵抗値を有する導体であるEMI低減用導体を配置することを特徴とするEMI低減方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336048A JP2008147579A (ja) | 2006-12-13 | 2006-12-13 | 多層配線基板、およびemi低減方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336048A JP2008147579A (ja) | 2006-12-13 | 2006-12-13 | 多層配線基板、およびemi低減方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147579A true JP2008147579A (ja) | 2008-06-26 |
Family
ID=39607386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006336048A Pending JP2008147579A (ja) | 2006-12-13 | 2006-12-13 | 多層配線基板、およびemi低減方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008147579A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103392A (ja) * | 2008-10-27 | 2010-05-06 | Opnext Japan Inc | フレキシブルプリント基板、及び光信号伝送装置 |
-
2006
- 2006-12-13 JP JP2006336048A patent/JP2008147579A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103392A (ja) * | 2008-10-27 | 2010-05-06 | Opnext Japan Inc | フレキシブルプリント基板、及び光信号伝送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080003846A1 (en) | Circuit board unit | |
US20140055208A1 (en) | Resonator, multilayer board and electronic device | |
US20130126215A1 (en) | Printed circuit board and method for manufacturing the same | |
JP2011023697A (ja) | 多層配線板及びその製造方法 | |
US6181571B1 (en) | Printed-wiring board and electronic device having the same wiring board | |
JP2013012528A (ja) | プリント基板 | |
JP2008147579A (ja) | 多層配線基板、およびemi低減方法 | |
US9609741B1 (en) | Printed circuit board and electronic apparatus | |
US20070075418A1 (en) | Emi shielding device for pcb | |
JP2002261410A (ja) | プリント配線基板及び電子機器 | |
JP2009043853A (ja) | 多層基板 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
JP5088939B2 (ja) | 積層基板 | |
JP6520685B2 (ja) | ノイズフィルタ | |
JP6016376B2 (ja) | 配線板、電子ユニット及び配線板の製造方法 | |
JP4433882B2 (ja) | ノイズ放射抑制メモリモジュール | |
JP2010232473A (ja) | 電子装置搭載機器及び電子装置搭載機器のノイズ低減方法 | |
JP2006049496A (ja) | 印刷配線板 | |
JP6264721B2 (ja) | 多層配線基板の放熱構造 | |
JP6399969B2 (ja) | プリント基板 | |
JP2013222924A (ja) | 部品内蔵基板 | |
JP2005302799A (ja) | 多層プリント配線板 | |
JP5365334B2 (ja) | 平面アンテナ、無線モジュール及び無線システム | |
JP2006319013A (ja) | 片面プリント配線基板 | |
JP2022133819A (ja) | 制御ユニット構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080806 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20080718 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |