JP2008129846A - Data processor, data processing method, and program - Google Patents

Data processor, data processing method, and program Download PDF

Info

Publication number
JP2008129846A
JP2008129846A JP2006314112A JP2006314112A JP2008129846A JP 2008129846 A JP2008129846 A JP 2008129846A JP 2006314112 A JP2006314112 A JP 2006314112A JP 2006314112 A JP2006314112 A JP 2006314112A JP 2008129846 A JP2008129846 A JP 2008129846A
Authority
JP
Japan
Prior art keywords
processor
plurality
processing
power supply
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006314112A
Other languages
Japanese (ja)
Inventor
Michihiro Aoki
Takafumi Hamano
Koji Sugisono
幸司 杉園
貴文 濱野
道宏 青木
Original Assignee
Nippon Telegr & Teleph Corp <Ntt>
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegr & Teleph Corp <Ntt>, 日本電信電話株式会社 filed Critical Nippon Telegr & Teleph Corp <Ntt>
Priority to JP2006314112A priority Critical patent/JP2008129846A/en
Publication of JP2008129846A publication Critical patent/JP2008129846A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a data processor capable of reducing the power consumption without causing any processing abnormalities in an information processing employing a multithreading technology using a multiprocessor. <P>SOLUTION: The data processor includes: a storage part wherein information is stored; a plurality of first processors which perform parallel processing of information in a plurality of threads and stop access to the storage part from the plurality of threads in response to reception of a processing stop request signal and send a power supply stop request signal after the end of all processings for information which the plurality of threads have acquired before the access stop; a second processor which monitors a queue of information stored in the storage part and determines the number of first processors to be operated, in accordance with the data quantity of information stored in the queue and transmits a processing stop request signal to first processors other than those to be operated; and a power supply control part which controls power supply to the plurality of first processors and stops power supply of a first processor being a transmission source of a supply stop request signal in response to this supply stop request signal. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、プロセスやデータを複数のプロセッサ、およびプロセッサ内のスレッドを用いて並列処理を行うデータ処理装置、データ処理方法およびコンピュータに実行させるためのプログラムに関する。 The present invention is a process or data multiple processors, and a data processing apparatus for performing parallel processing using the threads in the processor, a program to be executed by a data processing method and a computer.

データ通信において、データパケットを宛先に送り届けるための装置として、スイッチなどのパケット処理装置がある。 In data communications, as a device for delivering data packets to the destination, there is a packet processing device, such as a switch. これらのパケット処理装置はネットワークと回線で接続され、ネットワークを介して到着したパケットをその宛先に応じて、宛先に通じるネットワークへと送信する作業を行う。 These packet processing device is connected to a network and the line, the packets arriving via the network in accordance with its destination, performs the task of transmitting to the network leading to the destination.

ネットワークを利用したアプリケーションの増加により処理するデータ量は、近年、増加する傾向にある。 Amount of data to be processed by an increase of the application using a network, recently, there is a tendency to increase. パケットを処理するプロセッサはデータ量の増加に伴い処理能力を向上させる必要があるが、処理能力の向上に伴い消費電力量が指数関数的に増加するというデメリットが存在する。 Processor for processing a packet, it is necessary to improve the processing capacity with the increase in data amount, but the power consumption due to the improvement in processing capability exists disadvantage that increases exponentially.

この問題に対して、プロセッサ単体の処理能力を強化する代わりにプロセッサの数を増やして複数のパケットを同時に処理させることで、消費電力量の増加を制限することが可能となる。 For this problem, by increasing the number of processors in place to enhance the single processor processing power be to handle multiple packets simultaneously, it is possible to limit the increase in power consumption. また、プロセッサの数が複数になることで並列処理が可能となる。 Further, parallel processing by the number of processors becomes more becomes possible. このとき、同時に動作させるプロセッサの数を、処理するパケットの量に応じて動的に変更することができる。 At this time, the number of processors operating simultaneously, it is possible to dynamically change depending on the amount of packets to be processed. つまり、処理対象のパケット量が少ないとき、動作させるプロセッサの数を減少させ、パケット量が多くなるとプロセッサの数を増加させる。 That is, when the amount of packet processed is small, reduces the number of processors to be operated, becomes large packet quantity when increasing the number of processors. このようにしてプロセッサの稼動数を調節し、余剰能力分のプロセッサの電源を止められるため、消費電力量をさらに削減することが可能となる。 Thus by adjusting the number of active processor, because it is stopped the power of the processor of excess capacity fraction, it is possible to further reduce the power consumption.

プロセッサの数を動的に変更する方式の一例として、省電力制御システムが特許文献1に開示されている。 An example of a method for dynamically changing the number of processors, the power saving control system is disclosed in Patent Document 1.

特許文献1では、バスの負荷やアプリケーションのタスクキューの状態に応じてプロセッサの電源を停止/起動、またはプロセッサのクロックを増減する方式が記載されている。 Patent Document 1 discloses a method of increasing or decreasing the stop / start or the processor clock, the power of the processor in accordance with the state of the load and application task queue bus. プロセッサで処理するタスクが少なくなるとバスの稼働率が減少したり、タスクキューのキュー長が減少したりするため、能力余剰分のプロセッサの電源を停止、またはクロックを減少させる。 Or it decreases the task is reduced bus operation rate is to be processed by the processor, to or reduces the queue length of the task queue, stop power capacity surplus processor, or decreasing the clock. 反対にプロセッサで処理するタスクが増えてくるとバスの稼働率が増加したり、タスクキューのキュー長が増加したりするため、停止中のプロセッサを起動させる。 When coming increasingly tasks to be processed by the processor on the opposite or increased bus operation rate, since the queue length of the task queue or increase, activate the halted processor.

このようにして処理量に応じて起動させるプロセッサを調節することで、消費電力を削減している。 By adjusting the processor to start in accordance with the processing amount this way, and reduce power consumption. 特許文献1の方式ではプロセッサへの電力供給の停止と開始をプロセッサに事前に通知することなく、電力制御装置が電力供給の停止と開始を示すイベントを検知すると行うことを特徴としている。 Without prior notice to the processor to stop and start of power supply to the processor in the system of Patent Document 1 is characterized by performing a power control unit detects an event indicating the start and stop of power supply.
特開平8−6681号公報 JP 8-6681 JP

近年、リソースを有効利用するためにマルチスレッディングを行うプロセッサがある。 Recently, there is a processor to perform multithreading in order to effectively utilize the resources. マルチスレッディングとは、複数のプロセスを並行してプロセッサに処理させるために、プロセッサで処理するプロセスを時間ごとに変更する仕組みである。 The multithreading, in order to process the processor in parallel a plurality of process is a mechanism to change the process to be processed by the processor every time. 通常、プロセスを実行させる時にはプロセッサ内での処理時間だけでなく、プロセッサがメモリなどの外部デバイスへのアクセス時間が存在する。 Usually, not only the processing time in the processor when to execute the process, the processor is present access time to the external device such as a memory. そのアクセスの応答待ちの時間中はプロセッサのリソースが使用されていない状態になるため、この状態の時に他のプロセスをプロセッサに実行させることで、リソースの利用効率が向上する。 During the access response waiting time for a state in which the resource of the processor is not being used, by performing other processes to the processor at the time of this state, thus improving the resource use efficiency. マルチスレッディング技術はこうした効果を狙ったものである。 Multi-threading technology is aimed at these effects.

このマルチスレッディング技術をパケット処理に適用することも可能である。 It is also possible to apply the multithreading technology packet processing. また、パケット処理を行う際、1つのパケット処理を複数のプロセッサを用いて実行する場合がある。 Further, when performing packet processing, sometimes performed using a plurality of processors one packet processing. この処理を行う複数のプロセッサの稼働数を特許文献1の方式を用いて変更させれば、プロセッサ単位で起動させたり停止させたりすることができる。 If it caused to change the number of operating a plurality of processors to do this using the method of Patent Document 1, or can be stopped or is activated by the processor unit.

しかし、マルチスレッディング技術ではプロセッサ内に複数のスレッドが存在し、それらがプロセッサのリソースを利用することから、プロセッサ単位での起動と停止を行うと、処理途中の複数のプロセスを一度に停止させてしまうことになる。 However, there are a plurality of threads in the processor in the multithreading technology, since they use the resources of the processor, the start and stop of the processor unit, thus stopping the middle handle multiple processes at once It will be. 通常、1つのプロセッサ内では複数のパケット処理が行われることから、特許文献1の方式では、プロセッサの稼働個数が変更されるたびに複数のパケットが処理されずにパケットロスを発生させてしまうことになる。 Usually, it since a plurality of packet processing in one processor are performed, in the method of Patent Document 1, which would generate a packet loss without processing a plurality of packets each time a running number of processors is changed become.

本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、マルチプロセッサによるマルチスレッディング技術を用いた情報処理において、処理異常を起こすことなく消費電力の低減を可能にしたデータ処理装置、データ処理方法、およびコンピュータに実行させるためのプログラムを提供することを目的とする。 The present invention has been made to solve the problems of the prior art as described above, in the information processing using the multithreading technology by multiprocessor, possible to reduce power consumption without causing processing abnormal and an object data processing apparatus, data processing method, and to provide a program for causing a computer to execute.

上記目的を達成するための本発明のデータ処理装置は、 The data processing apparatus of the present invention for achieving the above object,
処理対象となる情報が格納される記憶部と、 A storage unit to be processed information is stored,
複数のスレッドで前記情報の並行処理を行い、処理停止を要求する旨の信号である処理停止要求信号を受信すると、前記複数のスレッドの前記記憶部へのアクセスを停止し、前記複数のスレッドが前記記憶部へのアクセス停止前に取得した情報の処理を全て終了した後、電力供給の停止を要求する旨の信号である供給停止要求信号を送出する複数の第1のプロセッサと、 Performs parallel processing of the information at a plurality of threads, upon receiving a signal process which is the stop request signal requesting stop processing to stop the access to the storage unit of the plurality of threads, said plurality of threads after completing all the processing of the acquired information before access stop to the storage unit, a plurality of first processor for sending a supply stop request signal is a signal for requesting a stop of the power supply,
前記記憶部に格納される情報のキューを監視し、該キューに蓄積される情報のデータ量に応じて前記複数の第1のプロセッサの稼動数を決定し、稼動対象以外の第1のプロセッサに前記処理停止要求信号を送信する第2のプロセッサと、 Monitoring a queue of information stored in the storage unit, it determines the number of operating the plurality of first processor in accordance with the data amount of the information stored in the queue, the first processor other than running the target a second processor for transmitting the processing stop request signal,
前記複数の第1のプロセッサへの電力供給を制御し、前記供給停止要求信号を受信すると、該供給停止要求信号の送出元の第1のプロセッサへの電力供給を停止する電源制御部と、 Controls power supply to the plurality of first processor, upon receiving the supply stop request signal, a power control unit that stops the power supply to the first processor sender of the supply stop request signal,
を有する構成である。 It is configured to have.

本発明では、処理対象の情報のデータ量に応じて余剰能力となるプロセッサが処理停止の対象となり、処理停止対象のプロセッサでは、全スレッドに対して新たな処理を受け付けないようにするとともに、各スレッドでの情報処理が全て終了した後に、そのプロセッサの電源がオフになる。 With the present invention, a processor as the excess capacity in accordance with the data amount of the information to be processed is subject to stop processing, the processor of the processing be stopped, so as not to accept a new process for all threads, each the information processing in thread after finishing all the power of the processor is turned off.

本発明では、マルチスレッディングにより情報処理を行うマルチプロセッサにおいて、プロセッサ毎に電力供給の制御を行うことが可能となり、消費電力の削減が可能となる。 In the present invention, in a multiprocessor for performing information processing by multithreading, it is possible to control the power supplied to each processor, power consumption can be reduced.

本発明のデータ処理装置は、処理対象として蓄積された情報のデータ量が少なくなり、余剰能力分のプロセッサの電力供給を停止する際、そのプロセッサ内でのスレッドによる処理が全て終了してから電源をオフすることを特徴とする。 The data processing apparatus of the present invention, the less amount of data of information stored as a processing target, when stopping the power supply of the processor of the excess capacity fraction, the power from the end of all processing by the thread within the processor characterized by turning off the. 以下に、本発明のデータ処理装置の実施例として、パケットを転送するためのデータ転送装置を説明する。 Hereinafter, as an embodiment of the data processing apparatus of the present invention, illustrating a data transfer device for transferring packets.

図1は本実施例のデータ転送装置の一構成例を示すブロック図である。 Figure 1 is a block diagram showing an example of the configuration of the data transfer apparatus of the present embodiment. データ転送装置10はパケットの送受信を行う送受信部20と、パケットを処理するマルチプロセッサ40と、転送対象のパケットを一時的に格納するための主記憶部60と、マルチプロセッサ40に供給する電力を制御する電源制御部30とを有する構成である。 The data transfer apparatus 10 includes a transceiver unit 20 for transmitting and receiving packets, the multiprocessor 40 to process the packets, a main storage unit 60 for temporarily storing the packets to be transferred, the power supplied to a multiprocessor 40 a structure having a power supply control unit 30 for controlling. マルチプロセッサ40は複数のプロセッサ50から構成され、それぞれのプロセッサ50で異なるプログラムを実行させることが可能である。 Multiprocessor 40 is composed of a plurality of processors 50, it is possible to execute different programs for each processor 50. また、プロセッサ50はマルチスレッディング機能を備えているため、単体のプロセッサ50の中で複数のプログラムを同時に実行させることが可能である。 The processor 50 is due to the provision of multi-threading capabilities, it is possible to run multiple programs at the same time in a single processor 50. なお、図1には、プロセッサ50の数を3つ示しているが、3つの場合に限られない。 Incidentally, in FIG. 1 shows three the number of processors 50 is not limited to three.

次に、プロセッサ50について詳細に説明する。 Next, the processor 50 will be described in detail. 図2は本実施例のデータ転送装置におけるプロセッサの一構成例を示すブロック図である。 Figure 2 is a block diagram showing a configuration example of a processor in the data transfer device of the present embodiment.

図2に示すように、プロセッサ50は、プログラムを実行する演算部53と、スレッド毎に固有のデータ(変数やプログラムなど)を格納する記憶部54と、演算部53で実行するスレッドの順番を決定するスレッドスケジューラ55と、主記憶部60とアクセスするための外部記憶アクセス部52と、他のプロセッサや電源制御部30と信号を送受信するシグナル送受信部51と、電源制御部30からの指示にしたがって電力供給を管理する電源モジュール56とを有する。 As shown in FIG. 2, the processor 50 includes an arithmetic unit 53 for executing a program, a storage unit 54 for storing specific data (such as variables and programs) for each thread, the order of the thread to be executed by the operation unit 53 a thread scheduler 55 determines that an external memory access unit 52 for accessing the main storage unit 60, the signal receiving unit 51 for transmitting and receiving other processors and power control unit 30 and the signal, the instruction from the power control unit 30 Therefore and a power module 56 for managing the power supply. 記憶部54にはプロセッサ50毎に異なる識別子の情報が格納されている。 Information of different identifiers for each processor 50 is stored in the storage unit 54. プロセッサ50は、他の構成とやり取りする信号に識別子の情報を添付することで、送信先および送信元を認識可能である。 The processor 50, by attaching the information of the identifier signal to interact with other configurations, it is possible to recognize the destination and source.

プロセッサ50はプログラムにしたがって所定の処理を実行する。 The processor 50 executes predetermined processing according to a program. パケット処理用のプログラムには、外部から送受信部20を介して受け取ったパケットを主記憶部60に記録するRx、パケットの転送タイミングを決定するスケジューラ、およびパケットを送受信部20を介して外部に送出するTxなどの処理内容が記述されている。 The program for packet processing, sending Rx for recording the packets received via the transceiver 20 from the outside to the main storage unit 60, a scheduler for determining the transfer timing of the packet, and the packet to the outside through the transceiver 20 processing contents of such Tx which has been described.

複数のプロセッサ50のうちパケット処理を実行するプロセッサの数は、処理対象となるパケットの量に応じて変化する。 The number of processors to execute the packet processing of the plurality of processors 50 will vary depending on the amount of packets to be processed. 処理対象のパケットの量を検知するために、主記憶部60には、パケットを一時的に蓄積するためのパケットキュー(以下では、単に「キュー」と称する)が設けられている。 To detect the amount of the processed packet, the main storage unit 60, (hereinafter, simply referred to as "queue") packet queue for temporarily storing the packet is provided.

複数のプロセッサ50のうち、少なくとも1つのプロセッサがキュー内のパケット量を監視し、他のプロセッサがパケット処理を専門的に行う。 Among the plurality of processors 50, at least one processor monitors the amount of packets in the queue, another processor performs professional packet processing. 以下では、キュー内のパケット量を監視し、かつ、パケット処理を実行するプロセッサの稼動数を管理するプロセッサをキュー監視プロセッサと称する。 In the following, it monitors the amount of packets in the queue, and refers to a processor that manages the number of active processor to process packets and queue monitoring processor. また、パケット処理を実行するプロセッサをパケット処理プロセッサと称する。 Also refers to a processor that executes a packet processing and packet processor.

複数のプロセッサ50は、ロードされるプログラムの種類によりキュー監視プロセッサとパケット処理プロセッサとに分けられる。 A plurality of processors 50 is divided into a queue monitoring processor and the packet processor according to the type of program to be loaded. そのため、プログラムをロードする前の各プロセッサ50の構成は、図2に示すように、いずれも同一であってよい。 Therefore, the configuration of each processor 50 before loading the program, as shown in FIG. 2, may be either identical.

上記キュー監視プロセッサについて説明する。 It will be described above queue monitoring processor. 図3はキュー監視プロセッサの一構成例を示すブロック図である。 Figure 3 is a block diagram showing a configuration example of a queue monitoring processor.

キュー監視プロセッサ50aの記憶部54aには、パケットキュー監視機能用プログラムが格納されている。 The storage unit 54a of queue monitoring processor 50a, the packet queue monitoring program is stored. 演算部53aがそのプログラムを実行することで、パケット本体やパケットの情報を主記憶部60のキューに書き込むキューアクセス機能と、キューに蓄積されたデータ量を監視するキュー監視機能と、パケットのデータ量に応じてパケット処理プロセッサの稼働数を管理するプロセッサ管理機能とが動作可能になる。 By calculating section 53a executes the program, and queue access function to write information packet itself or a packet to a queue in the main storage unit 60, a queue monitoring function of monitoring the amount of data accumulated in the queue, the data packet processor management function of managing the number of operating packet processor and is operable in response to the amount. 演算部53aは、キューを監視し、キュー長やキューに溜まるデータ長を参照してデータ量を監視し、処理対象のパケットの量を判断する。 Calculation unit 53a monitors the queue, to monitor the amount of data by referring to the data length accumulated in the queue length and the queue to determine the amount of the processed packet.

主記憶部60のキューに格納されるパケットの量が多いほど、パケット処理プロセッサの稼動数を増やす必要がある。 As the amount of packets stored in the queue in the main storage unit 60 is large, it is necessary to increase the number of operating packet processor. 反対にキューに格納されるパケットの量が少なければ、稼動させるパケット処理プロセッサを最低限必要な数に抑制することが可能となる。 The less the amount of packets stored in the queue in the opposite, it is possible to suppress the packet processor to operate to a minimum required number. パケット処理プロセッサの稼動数を増やすか否かの判定基準となる閾値が予め記憶部54aに登録されている。 Threshold the packet processing criterion for determining whether to increase the number of active processor are registered in advance in the storage unit 54a.

この閾値は1つの場合に限らず、複数であってもよい。 This threshold is not limited to one, it may be plural. パケット処理プロセッサが4個設けられ、キューに格納可能な最大データ量の1/4、1/2、および3/4のそれぞれを第1、第2および第3の閾値のそれぞれとする場合で、プロセッサ管理機能の具体例を説明する。 If the packet processor is provided four, the respective first 1 / 4,1 / 2, and 3/4 of the maximum amount of data that can be stored in the queue, and each of the second and third threshold value, a specific example of the processor management functions. キューに蓄積されたパケットのデータ量が第1の閾値より小さければ、パケット処理プロセッサの稼動数を1にする。 If the data amount of packets stored in the queue is less than the first threshold, the number of operating packet processor 1. キューのデータ量が第1の閾値以上になると、パケット処理プロセッサの稼動数を1つ増やして2にする。 When the data amount of the queue is more than the first threshold value, to 2 the number of operating packet processor is incremented by one. キューのデータ量が第2の閾値以上になると、パケット処理プロセッサの稼動数をさらに1つ増やして3にする。 When the data amount of the queue is more than the second threshold value, further to incremented by one 3 the number of operating packet processor. そして、キューのデータ量が第3の閾値以上になると、パケット処理プロセッサの稼動数を4にする。 When the data amount of the queue is more than the third threshold, the number of operating packet processor to 4.

このように、キューに蓄積されるパケットのデータ量に対応して、稼動させるパケット処理プロセッサの数を増減する。 Thus, in response to the data amount of packets stored in the queue, increasing or decreasing the number of packet processors to operate. キュー長の増減は、到着するパケットの量と、プロセッサ個数を増減させる機能の処理速度との兼ね合いで決まり、単位時間に到着するパケットの量がその処理速度よりも多ければキュー長は増加し、少なければキュー長は減少する。 Increase or decrease of the queue length is the amount of packets arriving, determined in view of the processing speed of the function of increasing or decreasing the processor number, the amount is greater if the queue length than the processing speed of the packets arriving in a unit time is increased, fewer if the queue length is reduced.

データ量が所定の閾値以上になってパケット処理プロセッサの稼動数を1つ増やす場合、演算部53aは、新たに稼動させるパケット処理プロセッサに電力供給を要求する旨の起動要求信号を電源制御部30に送信する。 If the data amount is increased by one the number of operating packet processor is above a predetermined threshold value, calculation unit 53a, the power control unit 30 a start request signal requesting the power supply to the packet processors to operate new to send to. 反対にパケット処理プロセッサの稼動数を1つ減らす場合、演算部53aは、停止対象となるパケット処理プロセッサに対してパケット処理の停止を要求する旨の処理停止要求信号を送信する。 To reduce one the number of operating packet processor Conversely, calculation unit 53a transmits a stop processing request signal for requesting the stopping of packet processing for the packet processor as a stop target.

また、各パケット処理プロセッサについて稼働中か否かの情報を示すプロセッサ管理表が記憶部54aに格納されている。 The processor management table showing whether information or running for each packet processor is stored in the storage unit 54a. 演算部53aは、プロセッサ管理機能により、パケット処理プロセッサの稼動数が変わると、その変化に対応してプロセッサ管理表を更新する。 Calculation unit 53a is a processor management functions, the number of operating packet processor is changed, it updates the processor management table in response to the change. キュー監視プロセッサ50aはプロセッサ管理表を参照することで、どのパケット処理プロセッサが稼動中であるかを調べることが可能となる。 Queue monitoring processor 50a is by referring to the processor management table, which packet processor is able to determine whether a running.

次に、パケット処理プロセッサの構成について説明する。 Next, the configuration of the packet processor. 図4はパケット処理プロセッサの一構成例を示すブロック図である。 Figure 4 is a block diagram showing a configuration example of a packet processor.

パケット処理プロセッサ50bの演算部53bは、記憶部54bに格納されたパケット処理用のプログラムを実行することで、パケットの処理機能の他に、パケット本体またはパケットの情報を主記憶部60のキューから取り出すためのキューアクセス機能と、パケットの処理が終了すると、終了したことをスレッドスケジューラ55に通知する処理状況監視機能とが動作可能になる。 Calculating section 53b of the packet processor 50b, by executing a program for packet processing stored in the storage unit 54b, in addition to the packet processing function, information of packet body or a packet from the queue in the main storage unit 60 and queue access function for extracting, when the processing of the packet is completed, and the processing status monitoring function for notifying the thread scheduler 55 the completion becomes operational.

パケット処理プロセッサ50bのキューアクセス機能には、キュー監視プロセッサ50aのキューアクセス機能には含まれない、次のような処理が追加されている。 Queue access function of the packet processor 50b is not included in the queue access feature queue monitoring processor 50a, the following processing is added. それは、キュー監視プロセッサ50aから処理停止要求信号を受信すると、主記憶部60へのアクセスを停止し、いかなる処理も実行せずに他のスレッドにリソースを明け渡す処理である。 It receives the process stop request signal from the queue monitoring processor 50a, to stop access to the main storage unit 60, a process of surrender resources to other threads without performing any processing.

なお、パケット処理プロセッサは本発明の第1のプロセッサに相当し、キュー監視プロセッサは本発明の第2のプロセッサに相当する。 The packet processor corresponds to a first processor of the present invention, queue monitoring processor corresponds to a second processor of the present invention.

次に、電源制御部30について説明する。 Next, there will be described a power control unit 30. 図5は電源制御部の一構成例を示すブロック図である。 Figure 5 is a block diagram showing a configuration example of a power control unit.

電源制御部30は、キュー監視プロセッサ50aおよびパケット処理プロセッサ50bと信号を送受信するシグナル送受信部31と、パケット処理プロセッサ50bへの電力供給状況を管理する電源管理部32とを有する。 Power control unit 30 includes a signal transceiver 31 for transmitting and receiving queue monitoring processor 50a and the packet processor 50b and the signal, and a power management unit 32 for managing power supply status to the packet processor 50b. 電源管理部32は、所定のパケット処理プロセッサ50bへの電力供給を指示する旨の起動要求信号をキュー監視プロセッサ50aからシグナル送受信部31を介して受信すると、対象となるパケット処理プロセッサ50bの電源モジュール56への電力供給を開始し、その後、対象のパケット処理プロセッサ50bへの電力供給を開始したことを通知するための起動終了信号をキュー監視プロセッサ50aに送信する。 Power management unit 32 receives via the signal transmitting and receiving unit 31 from the activation request signal queue monitoring processor 50a for instructing a power supply to a predetermined packet processor 50b, the power module of the packet processor 50b of interest and starts power supply to 56, then sends an activation completion signal for notifying that it has started the power supply to the packet processor 50b of the target queue monitoring processor 50a.

また、電源管理部32は、電力供給の停止を要求する旨の供給停止要求信号をパケット処理プロセッサ50bからシグナル送受信部31を介して受信すると、そのパケット処理プロセッサ50bの電源モジュール56への電力供給を停止する。 Further, power management unit 32 receives via the signal transmitting and receiving unit 31 to supply stop request signal requesting stop of power supply from the packet processor 50b, the power supply to the power modules 56 of the packet processor 50b a stop. そして、電力供給を停止したパケット処理プロセッサとそのプロセッサへの電力供給を停止した旨の情報を含む供給停止通知信号をキュー監視プロセッサ50aに送信する。 Then, it transmits the supply stop notification signal including the information indicating that stops power supply to the packet processor which stops power supply to the processor queue monitoring processor 50a.

次に、キュー監視プロセッサ50aの動作手順を説明する。 Next, the operation procedure of the queue monitoring processor 50a.

なお、上述したように、プロセッサの稼動数を変更するための負荷の判断用パラメータとしてキュー長やキューに蓄えられているパケットのデータ長があるが、ここでは、キュー長で負荷の大きさを判断する場合とする。 As described above, there is a data length of the packet is stored in the queue length or the queue as determined parameter of the load for changing the number of active processor, here, the magnitude of the load queue length and if it is determined. また、n個(nは2以上の整数)あるパケット処理プロセッサのi番目(iは1以上n以下の任意の整数)のプロセッサが、増減対象の場合とする。 The processor of n (n is an integer of 2 or more) a packet processing i-th processor (i is 1 to n an arbitrary integer) is a case of increasing or decreasing target.

図6はパケットキュー監視プロセッサの動作手順を示すフローチャートである。 6 is a flowchart showing an operation procedure of the packet queue monitoring processor. 図6(a)はプロセッサの稼動数を減らす場合であり、図6(b)はプロセッサの稼動数を増やす場合である。 6 (a) is a case of reducing the number of active processor, FIG. 6 (b) is a case of increasing the number of active processor.

はじめに、パケット処理プロセッサの稼動数を減少させる場合の手順を説明する。 First, the procedure of the case of reducing the number of operating packet processor. 図6(a)に示すように、キュー長が減少し、パケット処理プロセッサの稼動数を減少させるイベントを発生させる閾値をキュー長が下回ると(ステップ101)、キュー監視パケット50aの演算部53aは、i番目のパケット処理プロセッサに処理停止要求信号を送信する(ステップ102)。 As shown in FIG. 6 (a), the queue length is reduced, the threshold that triggers events to reduce the number of operating packet processor queue length is below (step 101), calculation unit 53a of queue monitoring packet 50a is , transmits the processing stop request signal to the i-th packet processor (step 102).

この処理停止要求信号は、i番目のパケット処理プロセッサにおいて、パケット処理が終了する度に新たなパケットを処理していたスレッドの動作を停止させるとともに、停止中のスレッドがキューにアクセスしないようにするためのものである。 The process stop request signal, the i-th packet processor, stops the thread operations packet processing was processing a new packet every time ends, threads stopped is prevented from accessing the queue it is for. i番目のパケット処理プロセッサは、処理停止要求信号を受信すると、後述する手順で電源を切る。 i-th packet processor receives the processing stop request signal, turn off the power in steps to be described later.

i番目のパケット処理プロセッサの電源が切れ、演算部53aは、電源制御部30から供給停止通知信号を受信すると、プロセッサ管理表のi番目のパケット処理プロセッサが停止中を示すものに更新する(ステップ103)。 i-th packet powered off processor is, the operation unit 53a, upon receiving the supply stop notification signal from the power control unit 30, i-th packet processor of the processor management table is updated to show the stopped (step 103). なお、i番目のパケット処理プロセッサの電源が切れたことをキュー監視プロセッサ50aが知る手段としては、電源制御部30からの通知に限らず、キュー監視プロセッサ50a自身により各パケット処理プロセッサに対して稼働中か否かを定期的にポーリングして調査するものであってもよい。 As the means for queue monitoring processor 50a knows that the power of the i-th packet processor has expired, not only the notification from the power supply control unit 30, operating the respective packet processors by queue monitoring processor 50a itself whether or not in it may be the one to investigate periodically polls.

続いて、パケット処理プロセッサの稼動数を増加させる場合の手順を、図6(b)を参照して説明する。 Subsequently, the procedure for increasing the number of operating packet processor will be described with reference to FIG. 6 (b).

到着パケット数が増加すると、稼働中のプロセッサだけでは処理しきれないため、キュー長が増加する。 When the number of arriving packets is increased, only the processor running, because that can not be processed, the queue length increases. このとき、i番目のパケット処理プロセッサを起動させるためのトリガーとなる閾値をキュー長が上回ると(ステップ201)、演算部53aはi番目のパケット処理プロセッサを起動させるための起動要求信号を電源制御部30に送信する(ステップ202)。 At this time, when the i-th queue length thresholds that trigger for starting the packet processor of above (step 201), calculation unit 53a is the power control activation request signal for starting the i-th packet processor and it transmits to the section 30 (step 202). 電源制御部30は、キュー監視プロセッサ50aから起動要求信号を受信すると、i番目のパケット処理プロセッサに電力供給を開始し、そのパケット処理プロセッサの起動が終了した旨を通知するための起動終了信号をキュー監視プロセッサ50aに送信する。 Power control unit 30 receives the startup request signal from the queue monitoring processor 50a, and starts power supply to the i-th packet processor, the activation completion signal for notifying the activation of the packet processor is finished to send to the queue monitoring processor 50a. 演算部53aは、電源制御部30から受け取った情報を用いて、プロセッサ管理表のi番目のパケット処理プロセッサが起動中を示すものに更新する(ステップ203)。 Calculation unit 53a uses the information received from the power control unit 30, i-th packet processor of the processor management table is updated to show the running (step 203).

次に、パケット処理プロセッサの動作手順を説明する。 Next, the operation procedure of the packet processor.

ここでも対象となるパケット処理プロセッサをi番目のものとする。 The packet processor of interest here is the i-th one. i番目のパケット処理プロセッサは、キュー監視プロセッサ50aや電源制御部30からの指示により、稼動の停止や再開を次のように行う。 i-th packet processor according to instructions from queue monitoring processor 50a and the power supply control unit 30, performs the stopping and resumption of operation as follows.

はじめに、稼動停止時の動作を説明する。 First, the operation at the time of operation stop. 図7はパケット処理プロセッサの稼動停止時の動作手順を示すフローチャートである。 Figure 7 is a flowchart showing an operation procedure during the operation stop of the packet processor.

演算部53bは、キュー監視プロセッサ50aから処理停止要求信号をシグナル送受信部51を介して受信すると(ステップ301)、全スレッドがキューにアクセスできないようにする(ステップ302)。 Calculation unit 53b, when the process stop request signal from the queue monitoring processor 50a receives, via the signal transmitting and receiving unit 51 (step 301), all the threads from being able to access the queue (step 302). この手段としては、処理停止要求信号を受信すると、プログラムの分岐命令を用いてキューへのアクセス命令をスキップするという方法や、パケット処理を行っていないスレッド、またはパケット処理が終了したスレッドに対して計算処理を行わないようにスレッドスケジューラ55に設定するといった方法がある。 As this means, when receiving a processing stop request signal, a method of skipping an access instruction to the queue with a branch instruction of a program, for the thread that the thread is not subjected to the packet processing or packet processing, it has ended so as not to perform the calculation processing is a method such sets to the thread scheduler 55.

演算部53bは、パケット処理中のスレッド数をスレッドスケジューラ55で管理しており、スレッド単位でパケット処理が終了する毎に処理中のスレッド数を更新する(ステップ303)。 Calculating unit 53b includes a number of threads in the packet processing is managed by the thread scheduler 55, packet processing updates the number of threads being processed at every end with thread units (step 303). そして、動作中のスレッドによるパケットの処理が終了するのを待って、全てのスレッドでパケット処理が行われなくなると、電源をoffしても問題ないことを通知するために供給停止要求信号を電源制御部30に送信する(ステップ304)。 Then, waiting for the processing of the packet by the thread in operation to finish, when the packet processing on all threads is not performed, the supply stop request signal to notify that there is no problem even when off the power supply and it transmits to the control unit 30 (step 304). そして、電源制御部30がi番目のパケット処理プロセッサの電源モジュール56への電力供給を停止することで、そのパケット処理プロセッサの電源が切れる(ステップ305)。 Then, the power control unit 30 stops power supply to the i-th packet processor power module 56, the power of the packet processor expires (step 305).

続いて、稼動再開時の動作を説明する。 Next, the operation during the operation resumed. 図8はパケット処理プロセッサの稼動再開時の動作手順を示すフローチャートである。 Figure 8 is a flowchart showing an operation procedure during the operation resumption of the packet processor. 電源制御部30からの電源モジュール56への電力供給が再開すると(ステップ401)、演算部53bは初期化プロセスを実行した後、全スレッドをキューにアクセスさせる(ステップ402)。 When the power supply to the power supply 56 from the power control unit 30 is resumed (step 401), the arithmetic unit 53b after executing the initialization process, to access all threads in the queue (step 402).

次に、電源制御部30の動作を説明する。 Next, the operation of the power supply control unit 30. 図9は電源制御部の動作手順を示すフローチャートである。 Figure 9 is a flowchart showing an operation procedure of the power supply control unit. 図9(a)は電力供給を停止する場合であり、図9(b)は電力供給を再開する場合である。 9 (a) is a case of stopping the power supply, FIG. 9 (b) is a case of resuming the power supply. ここでも、電力供給の停止および再開の対象となるパケット処理プロセッサをi番目のものとする。 Again, the packet processor to be stopped and restarted power supply the i-th one.

電源管理部32は、i番目のパケット処理プロセッサから供給停止要求信号を受信すると(ステップ501)、i番目のパケット処理プロセッサの電源モジュール56に電力供給の停止を指示する(ステップ502)。 Power management unit 32 receives the i-th supply stop request signal from the packet processor (step 501), and instructs the stop of the electric power supplied to the i-th packet processing power module 56 of the processor (step 502). 一方、i番目のパケット処理プロセッサへの電力供給を求める旨の起動要求信号をキュー監視プロセッサ50aから受信すると(ステップ601)、i番目のパケット処理プロセッサの電源モジュール56に電力供給の開始を指示する(ステップ602)。 On the other hand, when a start request signal to the effect of obtaining a power supply to the i-th packet processor receives from the queue monitoring processor 50a (step 601), and instructs the start of power supply to the i-th packet processing power module 56 of the processor (step 602).

なお、供給停止要求信号には、電力供給停止の要求元となるパケット処理プロセッサの識別子の情報が含まれている。 Note that the supply stop request signal includes information for an identifier of the packet processor in a requesting stopping power supply. 供給停止通知信号には、電力供給停止対象のパケット処理プロセッサの識別子の情報が含まれている。 The supply stop notification signal includes information for an identifier of the packet processor of the power supply be stopped. 起動要求信号および起動終了信号には、電力供給開始対象のパケット処理プロセッサの識別子の情報が含まれている。 Start request signal and the activation completion signal includes information for an identifier of the packet processor of the power supply start target. これらの信号に含まれる識別子の情報により、キュー監視プロセッサ50aおよび電源制御部30は対象のパケット処理プロセッサ50bを複数の中から特定することが可能となる。 The information identifier included in these signals, queue monitoring processor 50a and the power supply control unit 30 it is possible to specify the packet processor 50b of the target from the plurality.

次に、本実施例のデータ転送装置において、パケット処理プロセッサの稼動数を変更する際の全体動作を説明する。 Next, the data transfer device of the present embodiment, the overall operation will be explained when changing the number of operating packet processor. ここでは、パケット処理プロセッサがパケットヘッダの読取処理および経路検索処理を含むパケット処理を行うものとする。 Here, it is assumed that packet processor performs packet processing including reading process and a route search process of the packet header.

図10から図13はデータ転送装置の動作を説明するための要部模式図である。 Figures 10 13 is a main part schematic diagram for explaining the operation of the data transfer device.

図10に示すマルチプロセッサ40に含まれるプロセッサは、機能に応じたプログラムがロードされることでそれぞれの機能を実現する。 Processors in the multiprocessor 40 shown in FIG. 10, a program corresponding to the function to realize the respective functions by being loaded. 複数のプロセッサのうち1つのプロセッサをキュー監視プロセッサ50aとし、他のプロセッサをパケット処理プロセッサ50b1〜50bn(ただし、nは2以上の整数)とする。 A single processor of the plurality of processors and the queue monitoring processor 50a, other processors packet processor 50B1~50bn (where, n is an integer of 2 or more) to. 図10には、マルチプロセッサ40の他に、主記憶部60のパケットキュー61および電源制御部30が示されている。 10, in addition to the multiprocessor 40, and packet queue 61 and the power supply control unit 30 of the main memory unit 60 is shown. その他の構成については、図に示すことを省略している。 The other structures are omitted to show in Fig.

パケット処理プロセッサ50b1〜50bnのそれぞれは、複数のスレッドを備え、それぞれ同時にパケット処理を実行する。 Each packet processor 50b1~50bn includes a plurality of threads, each process packets simultaneously. 受信したパケットは一度パケットキュー61に格納される。 The received packet is stored once in the packet queue 61. パケット処理を実行するスレッドは、自身がパケット処理を行っていなければ、独立してパケットキュー61からパケットを取ってきて処理を行う。 Threads to perform packet processing, if not carried out its own packet processing, the process has taken a packet from the packet queue 61 independently. キュー監視プロセッサ50aはパケットのキュー長を監視し、キュー長に応じて稼働するプロセッサ数を変更する。 Queue monitoring processor 50a monitors the queue length of the packet, changes the number of processors that operate in accordance with the queue length.

続いて、図11に示すように、パケットの到着率が少なくなり、パケットのキュー長が閾値を下回ると、パケット処理プロセッサを1つ停止することが可能となる。 Subsequently, as shown in FIG. 11, the arrival rate of the packets is reduced, the queue length of the packet is below the threshold value, it is possible to stop one packet processor. ここでは、停止対象をパケット処理プロセッサ50b1とする。 Here, the packet processor 50b1 to be stopped. このとき、キュー監視プロセッサ50aはパケット処理プロセッサ50b1に対して、処理停止要求信号を送信する。 In this case, queue monitoring processor 50a for packet processor 50 b 1, it transmits request to stop the processing signal.

停止対象のパケット処理プロセッサ50b1では一部のスレッドにおいてパケットを処理している最中である。 It is in the middle of processing a packet in some Stopping target packet processor 50b1 thread. パケットロスを起こすことなくプロセッサの動作を止めるためには、全スレッドがパケットの処理を終わるまで待つ必要がある。 To stop the operation of the processor without causing packet loss, it is necessary to all threads waiting until after the processing of the packet. そこで、パケット処理プロセッサ50b1の演算部は処理停止要求信号を受信すると、スレッドで動作しているプログラムに対し、パケットキュー61にアクセスする命令部分を実行させないように割り込み指示を出す。 Therefore, the arithmetic unit of the packet processor 50b1 When receiving the processing stop request signal, to the program running in the thread issues an interrupt instruction so as not to execute an instruction portion to access the packet queue 61. 同時にパケット処理が終了しているスレッドに対して、処理が終了していることをスレッドスケジューラに通知することを命令する。 Thread the packet processing is completed at the same time, it commands the notification to the thread scheduler that process has ended. スレッドは新たにキューからパケットを読み込む命令を実行する段階になるとその命令をスキップし、まだパケット処理を行っている他のスレッドにプロセッサのリソースを明け渡す。 Thread skips a new stage comes to the instruction to execute the instruction to read the packet from the queue, relinquishing processor resources to other threads that are still performed packet processing.

その後、図12に示すように、パケット処理プロセッサ50b1の演算部は、全スレッドにおいてパケットの処理が終了していることを確認すると、終了時の処理を行った後、電源制御部30に電力供給を止めることができることを通知するために供給停止要求信号を電源制御部30に送信する。 Thereafter, as shown in FIG. 12, the arithmetic unit of the packet processor 50b1 confirms that the processing of the packets in all threads is finished, after the process at the end, the power supply to the power supply control unit 30 and it transmits the power control unit 30 the supply stop request signal to signal that can be stopped. 電源制御部30は供給停止要求信号をパケット処理プロセッサ50b1から受信すると、パケット処理プロセッサ50b1への電力供給を停止する。 When the power control unit 30 receives the supply stop request signal from the packet processor 50 b 1, and stops power supply to the packet processor 50 b 1. それと同時にキュー監視プロセッサ50aに対して、電力供給を停止した対象となるプロセッサの情報を含む供給停止通知信号を送信する。 At the same for the queue monitoring processor 50a simultaneously transmits the supply stop notification signal including information of the target processor which stops power supply.

キュー監視プロセッサ50aは供給停止通知信号を電源制御部30から受信すると、プロセッサ管理表の情報をパケット処理プロセッサ50b1が停止中を示すものに更新する。 If the queue monitoring processor 50a receives the supply stop notification signal from the power control unit 30, the packet processor 50b1 information processor management table is updated to show the stopped. パケット処理プロセッサ50b1の停止後は残りの稼働中のパケット処理プロセッサ50b2〜50bnでパケット処理が実行される。 After stopping the packet processor 50b1 packet processing is executed by the packet processor 50b2~50bn in the remaining operation.

上述したように、転送対象のパケットのデータ量に応じて余剰能力となるプロセッサが処理停止の対象となる。 As described above, the processor serving as excess capacity is the processing target stop in accordance with the data amount of the packets to be transferred. そして、処理停止対象のプロセッサでは、全スレッドに対して新たな処理を受け付けないようにするとともに、各スレッドでの情報処理が全て終了した後に、そのプロセッサの電源がオフになる。 Then, in the processor of the processing be stopped, as well as to not accept a new process for all threads, after finishing processing every each thread, the power of the processor is turned off. これにより、処理中のスレッドが電源断によりパケットロスを起こすなど異常終了することを防止できる。 This can prevent the thread being processed and terminated abnormally causing packet loss by power-off.

また、プロセッサ管理表が更新されることで、キュー監視プロセッサ50aは各パケット処理プロセッサの現在の稼働状況を把握し、プロセッサを新たに起動させる必要がある場合には、プロセッサ管理表を参照して起動対象のプロセッサを特定することが可能となる。 In addition, the processor management table is updated, queue monitoring processor 50a keeps track of the current operating status of each packet processor, when it is necessary to activate the processor newly refers to the processor management table the start target processor becomes possible to identify.

一方、図13に示すように、パケットの到着率が増加し、キュー長が閾値を超えると、キュー監視プロセッサ50aは、その時点で停止中のパケット処理プロセッサ50b1を次のようにして起動させる。 On the other hand, as shown in FIG. 13, to increase the rate of arrival of packets, the queue length exceeds the threshold, queue monitoring processor 50a activates the packet processor 50b1 suspended at that point in the following manner. キュー監視プロセッサ50aはプロセッサ管理表を参照して停止しているパケット処理プロセッサを特定する。 Queue monitoring processor 50a identifies the packet processor which is stopped with reference to the processor management table. そして、パケット処理プロセッサ50b1に電力供給を要求するための起動要求信号を電源制御部30に送信する。 Then, it transmits an activation request signal for requesting the power supply to the packet processors 50b1 to the power control unit 30. 電源制御部30は、キュー監視プロセッサ50aから起動要求信号を受信すると、パケット処理プロセッサ50b1に対して電力の供給を開始する。 Power control unit 30 receives the startup request signal from queue monitoring processor 50a, starts supplying power to packet processors 50 b 1.

パケット処理プロセッサ50b1は起動すると、初期化処理を実行する。 When the packet processor 50b1 is activated, it executes the initialization process. 初期化が終了すると、各スレッドが再度パケットキュー61にアクセスし始め、パケットの処理を開始する。 When initialization is finished, the thread begins to access the packet queue 61 again starts the processing of the packet.

パケットキュー61に蓄積されるパケットのデータ量が稼働中のプロセッサの能力を超えると、上述のようにして、パケット処理プロセッサの稼動数を増やすので、従来と比べて処理が遅くなるのを防げる。 When the data amount of packets accumulated in the packet queue 61 is greater than the power of the processor running, as described above, since increasing the number of operating packet processor, prevented from conventional as compared to treatment is delayed.

本発明のデータ処理装置は、処理対象の情報のデータ量に応じて余剰能力となるプロセッサが処理停止の対象となり、処理停止対象のプロセッサでは、全スレッドに対して新たな処理を受け付けないようにするとともに、各スレッドでの情報処理が全て終了した後に、そのプロセッサの電源がオフになる。 The data processing apparatus of the present invention, a processor as the excess capacity is the processing target stop in accordance with the data amount of the information to be processed, the processor of the processing be stopped, so as not to accept a new processing on all threads while, after finishing processing every each thread, the power of the processor is turned off. データ処理がパケットの転送処理の場合には、処理中のスレッドが電源断によりパケットロスを起こすなど異常終了することを防止できる。 If the data processing transfer process of packets, it is possible to prevent the thread being processed and terminated abnormally causing packet loss by power-off. したがって、本発明では、マルチスレッディングにより情報処理を行うマルチプロセッサにおいて、プロセッサ毎に電力供給の制御を行うことが可能となり、消費電力の削減が可能となる。 Therefore, in the present invention, in a multiprocessor for performing information processing by multithreading, it is possible to control the power supplied to each processor, power consumption can be reduced.

また、キューに蓄積される情報のデータ量が稼働中のプロセッサの能力を超えると、プロセッサの稼動数が増えるので、従来と比べて処理が遅くなるのを防げる。 The data amount of information accumulated in the queue exceeds the capacity of the processor running, since the number of active processor increases, prevented from conventional as compared to treatment is delayed.

なお、本発明のデータ処理装置をコンピュータに適用してもよい。 It is also possible to apply the data processing device of the present invention on the computer.

本実施例のデータ転送装置の一構成例を示すブロック図である。 It is a block diagram showing a configuration example of the data transfer apparatus of the present embodiment. 図1に示したデータ転送装置のプロセッサの一構成例を示すブロック図である。 It is a block diagram showing a configuration example of a processor of the data transfer device shown in FIG. キュー監視プロセッサの一構成例を示すブロック図である。 It is a block diagram showing a configuration example of a queue monitoring processor. パケット処理プロセッサの一構成例を示すブロック図である。 It is a block diagram showing a configuration example of a packet processor. 電源制御部の一構成例を示すブロック図である。 It is a block diagram showing a configuration example of a power control unit. パケットキュー監視プロセッサの動作手順を示すフローチャートである。 Is a flowchart showing an operation procedure of the packet queue monitoring processor. パケット処理プロセッサの稼動停止時の動作手順を示すフローチャートである。 Is a flowchart showing an operation procedure at the time of operation stop of the packet processor. パケット処理プロセッサの稼動再開時の動作手順を示すフローチャートである。 Is a flowchart showing an operation procedure at the time of operation resuming the packet processor. 電源制御部の動作手順を示すフローチャートである。 Is a flowchart showing an operation procedure of the power supply control unit. データ転送装置の動作を説明するための要部模式図である。 It is a main part schematic diagram for explaining the operation of the data transfer device. データ転送装置の動作を説明するための要部模式図である。 It is a main part schematic diagram for explaining the operation of the data transfer device. データ転送装置の動作を説明するための要部模式図である。 It is a main part schematic diagram for explaining the operation of the data transfer device. データ転送装置の動作を説明するための要部模式図である。 It is a main part schematic diagram for explaining the operation of the data transfer device.

符号の説明 DESCRIPTION OF SYMBOLS

10 データ転送装置 30 電源制御部 40 マルチプロセッサ 50 プロセッサ 50a キュー監視プロセッサ 50b パケット処理プロセッサ 60 主記憶部 10 data transfer device 30 the power supply control unit 40 multiprocessor 50 processor 50a queue monitoring processor 50b packet processor 60 main storage unit

Claims (9)

  1. 処理対象となる情報が格納される記憶部と、 A storage unit to be processed information is stored,
    複数のスレッドで前記情報の並行処理を行い、処理停止を要求する旨の信号である処理停止要求信号を受信すると、前記複数のスレッドの前記記憶部へのアクセスを停止し、前記複数のスレッドが前記記憶部へのアクセス停止前に取得した情報の処理を全て終了した後、電力供給の停止を要求する旨の信号である供給停止要求信号を送出する複数の第1のプロセッサと、 Performs parallel processing of the information at a plurality of threads, upon receiving a signal process which is the stop request signal requesting stop processing to stop the access to the storage unit of the plurality of threads, said plurality of threads after completing all the processing of the acquired information before access stop to the storage unit, a plurality of first processor for sending a supply stop request signal is a signal for requesting a stop of the power supply,
    前記記憶部に格納される情報のキューを監視し、該キューに蓄積される情報のデータ量に応じて前記複数の第1のプロセッサの稼動数を決定し、稼動対象以外の第1のプロセッサに前記処理停止要求信号を送信する第2のプロセッサと、 Monitoring a queue of information stored in the storage unit, it determines the number of operating the plurality of first processor in accordance with the data amount of the information stored in the queue, the first processor other than running the target a second processor for transmitting the processing stop request signal,
    前記複数の第1のプロセッサへの電力供給を制御し、前記供給停止要求信号を受信すると、該供給停止要求信号の送出元の第1のプロセッサへの電力供給を停止する電源制御部と、 Controls power supply to the plurality of first processor, upon receiving the supply stop request signal, a power control unit that stops the power supply to the first processor sender of the supply stop request signal,
    を有するデータ処理装置。 Data processing apparatus having a.
  2. 前記キューに蓄積される情報のデータ量が稼動中の前記第1のプロセッサの能力を超えると、 When the data amount of the information accumulated in the queue exceeds the capacity of the first processor in operation,
    前記第2のプロセッサは、処理停止中の第1のプロセッサに対する電力供給の開始を要求する旨の信号である起動要求信号を前記電源制御部に送信し、 The second processor sends the first activation request signal is a signal for requesting a start of power supply to the processor during the processing stops the power supply control unit,
    前記電源制御部は、前記第2のプロセッサから前記起動要求信号を受信すると、前記処理停止中の第1のプロセッサのいずれかに対して電力供給を開始する、請求項1記載のデータ処理装置。 The power control unit is configured when the second processor receives the start request signal, starts the power supply to either of the first processor in the processing is stopped, the data processing apparatus according to claim 1.
  3. 前記第2のプロセッサには前記複数の第1のプロセッサの稼働状況を示す管理表が格納され、 Wherein the second processor management table indicating the operating status of the plurality of first processor is stored,
    前記第2のプロセッサは、前記複数の第1のプロセッサの稼働状況の変更に伴って前記管理表を更新する請求項1または2記載のデータ処理装置。 The second processor, the plurality of first data processing apparatus according to claim 1 or 2, wherein following a change in the operational status of the processor updates the management table.
  4. 処理対象の情報が格納される記憶部と、複数のスレッドで前記情報の並行処理を行う複数の第1のプロセッサと、該複数の第1のプロセッサの稼動数を制御する第2のプロセッサと、前記複数の第1のプロセッサへの電力供給を制御する電源制御部とを有するデータ処理装置によるデータ処理方法であって、 A storage unit in which information to be processed is stored, and a second processor for controlling a plurality of first processors in the plurality of threads performing parallel processing of the information, the number of operating the first processor of the plurality of, a data processing method according to a data processing device having a power supply controller for controlling power supply to said plurality of first processors,
    前記第2のプロセッサは、前記記憶部に格納される情報のキューを監視し、該キューに蓄積される情報のデータ量に応じて前記複数の第1のプロセッサの稼動数を決定し、稼動対象以外の第1のプロセッサに処理停止を要求する旨の信号である処理停止要求信号を送信し、 The second processor monitors the queue of the information stored in the storage unit, the number of operating the plurality of first processor determines in accordance with the data amount of the information stored in the queue, the operation target It transmits a first processing stop request signal is a signal requesting stop processing to a processor other than,
    前記第1のプロセッサは、前記処理停止要求信号を受信すると、前記複数のスレッドの前記記憶部へのアクセスを停止し、前記複数のスレッドが前記記憶部へのアクセス停止前に取得した情報の処理を全て終了した後、電力供給の停止を前記電源制御部に要求する、データ処理方法。 The first processor receives the processing stop request signal, the access to the storage unit of the plurality of threads is stopped, the processing of information by the plurality of threads has been acquired before access stop to the storage unit after it completed, requesting the stopping of the power supply to the power supply control unit, a data processing method.
  5. 前記キューに蓄積される情報のデータ量が稼動中の前記第1のプロセッサの能力を超えると、 When the data amount of the information accumulated in the queue exceeds the capacity of the first processor in operation,
    前記第2のプロセッサは、処理停止中の第1のプロセッサに対する電力供給の開始を前記電源制御部に要求する、請求項4記載のデータ処理方法。 The second processor requests the start of power supply to the first processor during the processing stops the power supply control unit, a data processing method according to claim 4, wherein.
  6. 前記第2のプロセッサは、前記複数の第1のプロセッサの稼働状況を示す管理表を格納し、前記複数の第1のプロセッサの稼働状況の変更に伴って前記管理表を更新する、請求項4または5記載のデータ処理方法。 The second processor stores a management table indicating the operating status of the plurality of first processors, and updating the management table according to a change of operational status of said plurality of first processor, according to claim 4 or 5 data processing method according.
  7. 処理対象の情報が格納される記憶部と、複数のスレッドで前記情報の並行処理を行う複数の第1のプロセッサと、該複数の第1のプロセッサの稼動数を制御する第2のプロセッサと、前記複数の第1のプロセッサへの電力供給を制御する電源制御部とを有するコンピュータに実行させるためのプログラムであって、 A storage unit in which information to be processed is stored, and a second processor for controlling a plurality of first processors in the plurality of threads performing parallel processing of the information, the number of operating the first processor of the plurality of, a program to be executed by a computer and a power control unit for controlling power supply to said plurality of first processors,
    前記第2のプロセッサに、前記記憶部に格納される情報のキューを監視させ、該キューに蓄積される情報のデータ量に応じて前記複数の第1のプロセッサの稼動数を決定させ、稼動対象以外の第1のプロセッサに処理停止を要求する旨の信号である処理停止要求信号を送信させ、 Wherein the second processor to monitor the queue of the information stored in the storage unit, to determine the number of operating the plurality of first processor in accordance with the data amount of the information stored in the queue, the operation target to send a first processing stop request signal is a signal requesting stop processing to a processor other than,
    前記第1のプロセッサに、前記処理停止要求信号を受信すると、前記複数のスレッドの前記記憶部へのアクセスを停止させ、前記複数のスレッドが前記記憶部へのアクセス停止前に取得した情報の処理を全て終了した後、電力供給の停止を前記電源制御部に対して要求させる、プログラム。 It said first processor, upon receiving the processing stop request signal, processing of the plurality of access thread into the storage unit is stopped, the information of the plurality of threads has been acquired before access stop to the storage unit after you completed, it is required to stop the power supply to the power supply control unit, a program.
  8. 前記キューに蓄積される情報のデータ量が稼動中の前記第1のプロセッサの能力を超えると、 When the data amount of the information accumulated in the queue exceeds the capacity of the first processor in operation,
    前記第2のプロセッサに、処理停止中の第1のプロセッサに対する電力供給の開始を前記電源制御部に対して要求させる、請求項7記載のプログラム。 Wherein the second processor to request the start of power supply to the first processor during the processing is stopped to the power supply control unit, according to claim 7, wherein the program.
  9. 前記第2のプロセッサに、前記複数の第1のプロセッサの稼働状況を示す管理表を格納させ、前記複数の第1のプロセッサの稼働状況の変更に伴って前記管理表を更新させる、請求項7または8記載のプログラム。 Said second processor, said indicating the plurality of operation status of the first processor to store a management table, and updates the management table according to a change of operational status of said plurality of first processor, according to claim 7 or 8, wherein the program.
JP2006314112A 2006-11-21 2006-11-21 Data processor, data processing method, and program Pending JP2008129846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006314112A JP2008129846A (en) 2006-11-21 2006-11-21 Data processor, data processing method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006314112A JP2008129846A (en) 2006-11-21 2006-11-21 Data processor, data processing method, and program

Publications (1)

Publication Number Publication Date
JP2008129846A true JP2008129846A (en) 2008-06-05

Family

ID=39555596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006314112A Pending JP2008129846A (en) 2006-11-21 2006-11-21 Data processor, data processing method, and program

Country Status (1)

Country Link
JP (1) JP2008129846A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090094437A1 (en) * 2007-10-07 2009-04-09 Masahiro Fukuda Method And Device For Controlling Multicore Processor
JP2010271930A (en) * 2009-05-21 2010-12-02 Toshiba Corp Multi-core processor system
US20110022871A1 (en) * 2009-07-21 2011-01-27 Bouvier Daniel L System-On-Chip Queue Status Power Management
JP2011114495A (en) * 2009-11-25 2011-06-09 Panasonic Electric Works Co Ltd Network monitoring control device
WO2011111230A1 (en) * 2010-03-12 2011-09-15 富士通株式会社 Multicore processor system, power control method, and power control program
CN102656539A (en) * 2009-12-16 2012-09-05 高通股份有限公司 System and method for controlling central processing unit power based on inferred workload parallelism
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
JP2014518043A (en) * 2011-05-11 2014-07-24 クゥアルコム・インコーポレイテッドQualcomm Incorporated Reducing the power consumption in a multi-threaded processor mobile device
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9047088B2 (en) 2012-03-23 2015-06-02 Kabushiki Kaisha Toshiba Multiprocessor system and method of controlling power
US9058173B2 (en) 2011-10-25 2015-06-16 Fujitsu Limited Method for controlling a mobile terminal device by calculating a concurrency based on the calculated CPU utilization for a foreground or background operation executed by the device
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198949A (en) * 1986-02-26 1987-09-02 Nec Corp Working control system for multi-processor system
JPH0535449A (en) * 1991-07-31 1993-02-12 Nec Corp Automatic operation control system for information processor
JPH086681A (en) * 1994-04-18 1996-01-12 Hitachi Ltd Power saving control system
JPH0991254A (en) * 1995-09-20 1997-04-04 Nec Corp Power consumption reduction control system and method therefor
JPH09138716A (en) * 1995-11-14 1997-05-27 Toshiba Corp Electronic computer
JPH10283082A (en) * 1997-04-04 1998-10-23 Nec Corp Sleep control system for multiprocessor
JPH11202988A (en) * 1998-01-13 1999-07-30 Hitachi Ltd System power consumption control method
JP2004355233A (en) * 2003-05-28 2004-12-16 Nec Corp Fault-tolerant system, program parallel execution method, fault detector for fault-tolerant system, and program
JP2005339500A (en) * 2004-05-26 2005-12-08 Arm Ltd Data processor and method for controlling access to shared resource

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198949A (en) * 1986-02-26 1987-09-02 Nec Corp Working control system for multi-processor system
JPH0535449A (en) * 1991-07-31 1993-02-12 Nec Corp Automatic operation control system for information processor
JPH086681A (en) * 1994-04-18 1996-01-12 Hitachi Ltd Power saving control system
JPH0991254A (en) * 1995-09-20 1997-04-04 Nec Corp Power consumption reduction control system and method therefor
JPH09138716A (en) * 1995-11-14 1997-05-27 Toshiba Corp Electronic computer
JPH10283082A (en) * 1997-04-04 1998-10-23 Nec Corp Sleep control system for multiprocessor
JPH11202988A (en) * 1998-01-13 1999-07-30 Hitachi Ltd System power consumption control method
JP2004355233A (en) * 2003-05-28 2004-12-16 Nec Corp Fault-tolerant system, program parallel execution method, fault detector for fault-tolerant system, and program
JP2005339500A (en) * 2004-05-26 2005-12-08 Arm Ltd Data processor and method for controlling access to shared resource

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090094437A1 (en) * 2007-10-07 2009-04-09 Masahiro Fukuda Method And Device For Controlling Multicore Processor
US8209552B2 (en) * 2007-10-07 2012-06-26 Alpine Electronics, Inc. Method and device for controlling multicore processor
US8214679B2 (en) 2009-05-21 2012-07-03 Kabushiki Kaisha Toshiba Multi-core processor system with thread queue based power management
JP2010271930A (en) * 2009-05-21 2010-12-02 Toshiba Corp Multi-core processor system
US20110022871A1 (en) * 2009-07-21 2011-01-27 Bouvier Daniel L System-On-Chip Queue Status Power Management
US8639862B2 (en) * 2009-07-21 2014-01-28 Applied Micro Circuits Corporation System-on-chip queue status power management
JP2011114495A (en) * 2009-11-25 2011-06-09 Panasonic Electric Works Co Ltd Network monitoring control device
US9081558B2 (en) 2009-12-16 2015-07-14 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on tempature
JP2013513891A (en) * 2009-12-16 2013-04-22 クアルコム,インコーポレイテッド System and method for controlling a central processing unit power based on workload parallelism estimated
CN102656539A (en) * 2009-12-16 2012-09-05 高通股份有限公司 System and method for controlling central processing unit power based on inferred workload parallelism
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
CN102656539B (en) * 2009-12-16 2015-09-09 高通股份有限公司 Systems and methods for concurrency control central processing unit based on the inferred power workload
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
WO2011111230A1 (en) * 2010-03-12 2011-09-15 富士通株式会社 Multicore processor system, power control method, and power control program
JP2014518043A (en) * 2011-05-11 2014-07-24 クゥアルコム・インコーポレイテッドQualcomm Incorporated Reducing the power consumption in a multi-threaded processor mobile device
US9058173B2 (en) 2011-10-25 2015-06-16 Fujitsu Limited Method for controlling a mobile terminal device by calculating a concurrency based on the calculated CPU utilization for a foreground or background operation executed by the device
US9047088B2 (en) 2012-03-23 2015-06-02 Kabushiki Kaisha Toshiba Multiprocessor system and method of controlling power

Similar Documents

Publication Publication Date Title
CN1288556C (en) Arithmetic processing system and control method, task management system and method
CN101802753B (en) Buffering techniques for power management
EP1282030A1 (en) Computer system and computer-readable recording medium
US8086883B2 (en) Hardware driven processor state storage prior to entering a low power
JP3877529B2 (en) Inter-stream control and communication for a multi-streaming digital processor
CN101916137B (en) Platform and processor power management
EP2388699A1 (en) Information processing device and information processing method
US20080250260A1 (en) Information processing apparatus, scheduler, and schedule control method of information processing apparatus
US7134124B2 (en) Thread ending method and device and parallel processor system
JP2005332402A (en) Method and apparatus for treating processing error in multiprocessor system
US20110219382A1 (en) Method, system, and apparatus for task allocation of multi-core processor
US7346792B2 (en) Method and system for managing peripheral connection wakeup in a processing system supporting multiple virtual machines
JPH08171526A (en) Input/output interface device and its control method
US20130028091A1 (en) System for controlling switch devices, and device and method for controlling system configuration
CN100535833C (en) Information processing system and operating system
CN1666180A (en) Multi-processor computer system
US7376851B2 (en) Apparatus and method for managing power in computer system
US7958508B2 (en) Method of power-aware job management and computer system
JP2009009577A (en) Method, system, and apparatus for core activity detection to achieve dynamic power management in distributed system
CN101501645B (en) Computer micro-jobs
JP2006155646A (en) Register transfer unit for electronic processor
EP0943996A2 (en) Processor having real-time execution control for debug functions without a debug monitor
CN101855624A (en) Methods and apparatus for decreasing power consumption and bus activity
CN101366012A (en) Methods and system for interrupt distribution in a multiprocessor system
US20030225904A1 (en) Server load distribution apparatus, server load distribution program and server system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025