JP2008124343A - Manufacturing method of actuator device and manufacturing method of liquid injection head - Google Patents

Manufacturing method of actuator device and manufacturing method of liquid injection head Download PDF

Info

Publication number
JP2008124343A
JP2008124343A JP2006308369A JP2006308369A JP2008124343A JP 2008124343 A JP2008124343 A JP 2008124343A JP 2006308369 A JP2006308369 A JP 2006308369A JP 2006308369 A JP2006308369 A JP 2006308369A JP 2008124343 A JP2008124343 A JP 2008124343A
Authority
JP
Japan
Prior art keywords
test pattern
upper electrode
state
piezoelectric element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006308369A
Other languages
Japanese (ja)
Inventor
Katsuto Shimada
勝人 島田
Manabu Nishiwaki
学 西脇
Kazuo Iwai
計夫 岩井
圭二 ▲高▼橋
Keiji Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006308369A priority Critical patent/JP2008124343A/en
Publication of JP2008124343A publication Critical patent/JP2008124343A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an actuator device in which a characteristic of a piezoelectric element is made uniform and a manufacturing method of a liquid injection head. <P>SOLUTION: The method comprises a process for forming a test pattern 400 which is electrically discontinuous with an electrode of the piezoelectric element and has the same layer as an upper electrode of the piezoelectric element on a substrate, covering the test pattern with a protection film 200 covering the piezoelectric element, simultaneously etching a region facing the upper electrode of the test pattern 400 of the protection film 200 with an opening part formed in the protection film 200 so as to form an inspection opening part 204, measuring an electric resistance value of the upper electrode of the test pattern 400 in a first state where the inspection opening part 204 is not formed in the test pattern 400, measuring the electric resistance value of the upper electrode of the test pattern 400 in a second state where the protection film 200 having the inspection opening part 204 is formed in the test pattern 400 and acquiring etching quantity of the upper electrode based on the electric resistance value in the first state and the electric resistance value in the second state. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板上に変位可能に設けられた圧電素子を有するアクチュエータ装置の製造方法及びノズル開口から液体を噴射する液体噴射手段としてアクチュエータ装置を具備する液体噴射ヘッドの製造方法に関する。   The present invention relates to a method for manufacturing an actuator device having a piezoelectric element that is displaceably provided on a substrate, and a method for manufacturing a liquid ejecting head that includes an actuator device as liquid ejecting means that ejects liquid from a nozzle opening.

アクチュエータ装置に用いられる圧電素子としては、電気機械変換機能を呈する圧電材料、例えば、結晶化した誘電材料からなる圧電体層を、下電極と上電極との2つの電極で挟んで構成されたものがある。このようなアクチュエータ装置は、一般的に、撓み振動モードのアクチュエータ装置と呼ばれ、例えば、液体噴射ヘッド等に搭載されて使用されている。なお、液体噴射ヘッドの代表例としては、例えば、インク滴を吐出するノズル開口と連通する圧力発生室の一部を振動板で構成し、この振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッド等がある。また、インクジェット式記録ヘッドに搭載されるアクチュエータ装置としては、例えば、振動板の表面全体に亘って成膜技術により均一な圧電材料層を形成し、この圧電材料層をリソグラフィ法により圧力発生室に対応する形状に切り分けて圧力発生室毎に独立するように圧電素子を形成したものがある(例えば、特許文献1参照)。   The piezoelectric element used in the actuator device includes a piezoelectric material exhibiting an electromechanical conversion function, for example, a piezoelectric layer made of a crystallized dielectric material sandwiched between two electrodes, a lower electrode and an upper electrode There is. Such an actuator device is generally called a flexural vibration mode actuator device, and is used by being mounted on, for example, a liquid ejecting head or the like. As a typical example of the liquid ejecting head, for example, a part of the pressure generating chamber communicating with the nozzle opening for ejecting ink droplets is configured by a diaphragm, and the diaphragm is deformed by a piezoelectric element to There are ink jet recording heads that pressurize ink and eject ink droplets from nozzle openings. In addition, as an actuator device mounted on an ink jet recording head, for example, a uniform piezoelectric material layer is formed over the entire surface of the diaphragm by a film forming technique, and this piezoelectric material layer is formed into a pressure generating chamber by a lithography method. There is one in which a piezoelectric element is formed so as to be separated into a corresponding shape and independent for each pressure generation chamber (for example, see Patent Document 1).

また、圧電素子の破壊を防止すると共に圧電素子の変形を阻害しないようにするヘッド構造として、圧電素子を絶縁体からなる保護膜で覆うと共に、保護膜の上電極の主要部に対応する領域に開口部を設けたものがある(例えば、特許文献2参照)。   In addition, as a head structure that prevents the piezoelectric element from being destroyed and does not hinder the deformation of the piezoelectric element, the piezoelectric element is covered with a protective film made of an insulator, and is formed in a region corresponding to the main part of the upper electrode of the protective film. Some have an opening (see, for example, Patent Document 2).

このような構成によれば、圧電素子の変位を阻害する保護膜に開口部を設けることによって、圧電素子の変位量を確保することができる。   According to such a configuration, the displacement amount of the piezoelectric element can be ensured by providing the opening in the protective film that inhibits the displacement of the piezoelectric element.

特開2003-127366号公報(第4〜7頁、第1〜4図)JP 2003-127366 A (pages 4-7, FIGS. 1-4) 特許第3552013号公報(第4〜5頁、第4図)Japanese Patent No. 3552013 (pages 4-5, FIG. 4)

特許文献2のような保護膜の開口部は、一般的にドライエッチング等のエッチングにより形成されると共に、開口部に保護膜が残留しないように、上電極の表面に達するまでオーバーエッチングされて形成される。   The opening of the protective film as in Patent Document 2 is generally formed by etching such as dry etching, and overetched until reaching the surface of the upper electrode so that the protective film does not remain in the opening. Is done.

しかしながら、保護膜の開口部をエッチングにより形成する際に、上電極の表面も同時にオーバーエッチングされるため、このとき保護膜の成膜厚さのばらつきなどによって、上電極をオーバーエッチングするエッチング量にばらつきが生じてしまい、圧電素子の変位特性にばらつきが生じてしまうという問題がある。   However, when the opening of the protective film is formed by etching, the surface of the upper electrode is also over-etched at the same time. There is a problem that variations occur and variations occur in the displacement characteristics of the piezoelectric elements.

また、複数の液体噴射ヘッドの間で、上電極をオーバーエッチングしたエッチング量にばらつきが生じると、液体噴射ヘッドを複数組み合わせてヘッドユニットを形成した際にヘッドユニットの液体噴射特性にばらつきが生じてしまうという問題がある。   In addition, if the amount of etching in which the upper electrode is over-etched varies among a plurality of liquid ejecting heads, the head unit liquid ejecting characteristics vary when a head unit is formed by combining a plurality of liquid ejecting heads. There is a problem of end.

さらに、上電極をオーバーエッチングしたエッチング量の測定は、圧電素子を切断して測定するしかなく、コストが増大してしまうという問題がある。   Furthermore, the measurement of the etching amount in which the upper electrode is over-etched can only be performed by cutting the piezoelectric element, which increases the cost.

本発明はこのような事情に鑑み、上電極をオーバーエッチングしたエッチング量を取得することができると共に、圧電素子の特性が均一化されたアクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法を提供することを目的とする。   In view of such circumstances, the present invention provides a method for manufacturing an actuator device and a method for manufacturing a liquid jet head in which an etching amount obtained by over-etching an upper electrode can be obtained, and characteristics of piezoelectric elements are uniformized. For the purpose.

本発明の態様は、基板の一方面に下電極、圧電体層及び上電極からなる圧電素子を形成し、該圧電素子を覆う絶縁材料からなる保護膜を形成した後、該保護膜の前記上電極に相対向する領域をエッチングすることにより、当該上電極を露出する開口部を形成するアクチュエータ装置の製造方法であって、前記基板上に前記圧電素子の電極とは電気的に不連続で且つ前記上電極と同一層を有するテストパターンを形成し、該テストパターンを前記圧電素子を覆う前記保護膜で覆うと共に、前記保護膜の前記テストパターンの前記上電極に相対向する領域を前記開口部と同時にエッチングすることにより当該上電極を露出する検査用開口部を形成し、前記テストパターンに前記検査用開口部が形成されていない第1の状態で、当該テストパターンの前記上電極の電気抵抗値を測定し、前記テストパターンに前記検査用開口部を有する前記保護膜が形成された第2の状態で、当該テストパターンの前記上電極の電気抵抗値を測定し、前記第1の状態の電気抵抗値と前記第2の電気抵抗値とに基づいて、前記開口部を形成した際の前記上電極のエッチング量を取得する工程を具備することを特徴とするアクチュエータ装置の製造方法にある。   In an aspect of the present invention, a piezoelectric element including a lower electrode, a piezoelectric layer, and an upper electrode is formed on one surface of a substrate, a protective film made of an insulating material covering the piezoelectric element is formed, and then the upper surface of the protective film is An actuator device manufacturing method for forming an opening exposing the upper electrode by etching a region facing the electrode, wherein the actuator device is electrically discontinuous with the electrode of the piezoelectric element on the substrate, and A test pattern having the same layer as the upper electrode is formed, the test pattern is covered with the protective film covering the piezoelectric element, and a region of the protective film facing the upper electrode of the test pattern is formed in the opening. At the same time, an inspection opening exposing the upper electrode is formed by etching, and the test pattern is in a first state where the inspection opening is not formed in the test pattern. Measure the electrical resistance value of the upper electrode, measure the electrical resistance value of the upper electrode of the test pattern in the second state in which the protective film having the inspection opening is formed in the test pattern, An actuator device comprising a step of obtaining an etching amount of the upper electrode when the opening is formed based on the electrical resistance value in the first state and the second electrical resistance value It is in the manufacturing method.

かかる態様では、テストパターンの第1の状態の電気抵抗値と、第2の状態の電気抵抗値に基づいて、テストパターンの上電極がエッチングされたエッチング量を取得することで、圧電素子の上電極がオーバーエッチングされたエッチング量を把握することができる。これにより、圧電素子の上電極のエッチング量に起因する圧電素子の変位特性を把握して、圧電素子の変位特性に基づいてアクチュエータ装置のランク分けを行うことができる。したがって、圧電素子の変位特性が均一化された複数のアクチュエータ装置を得ることができる。   In this aspect, the upper amount of the piezoelectric element is obtained by obtaining the etching amount by which the upper electrode of the test pattern is etched based on the electric resistance value in the first state of the test pattern and the electric resistance value in the second state. The amount of etching in which the electrode is over-etched can be grasped. As a result, the displacement characteristics of the piezoelectric elements due to the etching amount of the upper electrode of the piezoelectric elements can be grasped, and the actuator devices can be ranked based on the displacement characteristics of the piezoelectric elements. Therefore, a plurality of actuator devices in which the displacement characteristics of the piezoelectric elements are made uniform can be obtained.

ここで、前記第2の状態が、前記テストパターンを覆う前記保護膜の前記検査用開口部の外側に前記上電極を露出する端子露出部を2つ以上形成した状態であると共に、前記電気抵抗値の測定を前記端子露出部で行うことが好ましい。これによれば、端子露出部により露出された上電極の電気抵抗値を測定することで、測定位置のずれによる測定誤差を低減できる。   Here, the second state is a state in which two or more terminal exposed portions exposing the upper electrode are formed outside the inspection opening of the protective film covering the test pattern, and the electrical resistance It is preferable to measure the value at the terminal exposed portion. According to this, by measuring the electrical resistance value of the upper electrode exposed by the terminal exposed portion, it is possible to reduce a measurement error due to a shift in the measurement position.

また、前記テストパターンが、前記下電極、前記圧電体層及び前記上電極と同一層で構成されていることが好ましい。これによれば、テストパターンを圧電素子と同じ構成で形成することで、圧電素子の成膜条件とテストパターンの成膜条件とを同じにして、上電極をオーバーエッチングしたエッチング量をさらに高精度に測定することができる。   Moreover, it is preferable that the said test pattern is comprised by the same layer as the said lower electrode, the said piezoelectric material layer, and the said upper electrode. According to this, by forming the test pattern with the same configuration as the piezoelectric element, the film formation condition of the piezoelectric element and the film formation condition of the test pattern are made the same, and the etching amount obtained by overetching the upper electrode is more accurate. Can be measured.

また、前記テストパターンの電気抵抗値の測定を四端子法によって行うことが好ましい。これによれば、アクチュエータ装置に用いられる上電極のような薄膜の電気抵抗値を高精度に測定することができる。   Moreover, it is preferable to measure the electrical resistance value of the test pattern by a four-terminal method. According to this, the electrical resistance value of a thin film such as the upper electrode used in the actuator device can be measured with high accuracy.

また、前記第1の状態が、前記圧電素子及び前記テストパターンを覆う前記保護膜を形成する前の状態であることが好ましい。これによれば、同一のテストパターンを第1の状態及び第2の状態とすることができるため、狭い面積にテストパターンを形成することができ、テストパターンの形成位置の制限が減少する。   Moreover, it is preferable that the first state is a state before forming the protective film covering the piezoelectric element and the test pattern. According to this, since the same test pattern can be set to the first state and the second state, the test pattern can be formed in a small area, and the restriction of the test pattern formation position is reduced.

また、前記テストパターンを2つ形成すると共に、前記第1の状態が、一方のテストパターンに、前記検査用開口部が設けられていない前記保護膜を形成した状態であり、且つ第2の状態が、他方のテストパターンに、前記検査用開口部が設けられた前記保護膜を形成した状態であることが好ましい。これによれば、保護膜を形成する前にテストパターンにプローブを接触させることで、上電極に傷が付き、その後の保護膜を形成する際に上電極が剥離して異物が生じてしまうのを確実に防止することができる。また、第1の状態のテストパターンの電気抵抗値を測定した後に保護膜をスパッタリングにより形成すると、逆スパッタによってテストパターンの上電極がエッチングされるため、第1の状態での電気抵抗値と第2の状態での電気抵抗値との差には、保護膜に開口部を形成した際のエッチング量に加えて逆スパッタのエッチング量が加わった値が測定されてしまうが、2つのテストパターンを設けることで、取得するエッチング量に誤差が生じるのを防止することができる。   Further, two test patterns are formed, and the first state is a state in which the protective film in which the inspection opening is not provided is formed in one test pattern, and the second state. However, it is preferable that the protective film provided with the inspection opening is formed on the other test pattern. According to this, when the probe is brought into contact with the test pattern before forming the protective film, the upper electrode is damaged, and when the subsequent protective film is formed, the upper electrode is peeled off and foreign matter is generated. Can be reliably prevented. Further, when the protective film is formed by sputtering after measuring the electrical resistance value of the test pattern in the first state, the upper electrode of the test pattern is etched by reverse sputtering, so that the electrical resistance value in the first state and the first resistance value For the difference from the electrical resistance value in the state of 2, the value obtained by adding the etching amount of the reverse sputtering in addition to the etching amount when the opening is formed in the protective film is measured. By providing, it is possible to prevent an error from occurring in the acquired etching amount.

また、前記テストパターンとして、前記上電極を十字形状に形成すると共に、前記第1の状態として、一方のテストパターンを前記保護膜で覆い且つ当該テストパターンの4つの端部を露出する端子露出部を形成した状態とし、前記第2の状態として、他方のテストパターンを前記保護膜で覆い且つ当該テストパターンの4つの端部を露出する端子露出部と、十字形状の交差する領域を露出する前記検査用開口部とを形成した状態とし、2つのテストパターンの前記端子露出部により露出された端部の互いに隣接する一対に電流を流すと共に、他の端部間の電位差を測定することで電気抵抗値を測定することが好ましい。これによれば、テストパターンの十字形状が交差する領域の電気抵抗値のみを測定することができるため、その他の領域の影響による電気抵抗値の誤差を防止して高精度な測定を行うことができる。   Further, as the test pattern, the upper electrode is formed in a cross shape, and in the first state, one test pattern is covered with the protective film, and a terminal exposed portion that exposes four end portions of the test pattern In the second state, the other test pattern is covered with the protective film, and the terminal exposed portion exposing the four end portions of the test pattern and the cross-shaped crossing region are exposed. In the state in which the inspection opening is formed, an electric current is passed through a pair of adjacent ends exposed by the terminal exposed portions of the two test patterns, and a potential difference between the other ends is measured. It is preferable to measure the resistance value. According to this, since it is possible to measure only the electrical resistance value in the region where the cross shape of the test pattern intersects, it is possible to perform high-accuracy measurement by preventing errors in the electrical resistance value due to the influence of other regions. it can.

また、前記圧電素子から引き出される引き出し配線を形成すると共に、前記テストパターンの前記端子露出部により露出された前記上電極に、前記引き出し配線と同一層からなり且つ前記引き出し配線とは電気的に不連続なテスト用引き出し配線を形成した後、前記テストパターンの前記第1の状態及び前記第2の状態での電気抵抗値の測定を、前記テスト用引き出し配線を介して行うことが好ましい。これによれば、テストパターンの電気抵抗値を測定するタイミングが制限されることがなく、上電極の最終的な厚さを把握することができる。   In addition, a lead-out wiring led out from the piezoelectric element is formed, and the upper electrode exposed by the terminal exposed portion of the test pattern is made of the same layer as the lead-out wiring and is electrically non-conductive with the lead-out wiring. After the formation of the continuous test lead wiring, it is preferable that the electrical resistance values of the test pattern in the first state and the second state are measured via the test lead wiring. According to this, the timing for measuring the electrical resistance value of the test pattern is not limited, and the final thickness of the upper electrode can be grasped.

また、前記上電極の前記エッチング量を取得する工程によって取得した当該エッチング量をフィードバックして前記開口部のエッチング量を制御することが好ましい。これによれば、取得したエッチング量をフィードバックして保護膜をエッチングするエッチング量を制御することで、上電極のエッチング量が均一化されて変位特性の均一化された圧電素子を有するアクチュエータ装置を形成することができる。   Moreover, it is preferable to control the etching amount of the opening by feeding back the etching amount acquired in the step of acquiring the etching amount of the upper electrode. According to this, an actuator device having a piezoelectric element in which the etching amount of the upper electrode is made uniform and the displacement characteristics are made uniform by controlling the etching amount for etching the protective film by feeding back the obtained etching amount. Can be formed.

さらに本発明は、上記態様のアクチュエータ装置の製造方法によって、液体を噴射するノズル開口に連通する圧力発生室が設けられた流路形成基板の一方面に、前記アクチュエータ装置を形成することを特徴とする液体噴射ヘッドの製造方法にある。これによれば、液体噴射ヘッドの液体噴射特性を均一化することができるため、複数の液体噴射ヘッドを組み合わせてヘッドユニットを形成した際に、液体噴射特性を均一化して、高精度及び高品質な印刷を行わせることができる。   Furthermore, the present invention is characterized in that the actuator device is formed on one surface of a flow path forming substrate provided with a pressure generating chamber communicating with a nozzle opening for ejecting liquid by the method for manufacturing an actuator device of the above aspect. A method of manufacturing a liquid jet head. According to this, since the liquid ejecting characteristics of the liquid ejecting head can be made uniform, when the head unit is formed by combining a plurality of liquid ejecting heads, the liquid ejecting characteristics are made uniform, and high accuracy and high quality are achieved. Printing can be performed.

以下に本発明を実施形態に基づいて詳細に説明する。
(実施形態1)
図1は、本発明の実施形態1に係る液体噴射ヘッドの一例であるインクジェット式記録ヘッドの概略構成を示す分解斜視図であり、図2は、流路形成基板の平面図及びインクジェット式記録ヘッドの圧力発生室の長手方向の断面図である。
Hereinafter, the present invention will be described in detail based on embodiments.
(Embodiment 1)
FIG. 1 is an exploded perspective view showing a schematic configuration of an ink jet recording head which is an example of a liquid ejecting head according to Embodiment 1 of the present invention. FIG. 2 is a plan view of a flow path forming substrate and the ink jet recording head. It is sectional drawing of the longitudinal direction of this pressure generation chamber.

図示するように、流路形成基板10は、本実施形態では板厚方向の結晶面方位が(110)面のシリコン単結晶基板からなり、その一方の面には予め熱酸化によって二酸化シリコンからなる厚さ0.5〜2μmの弾性膜50が形成されている。   As shown in the figure, the flow path forming substrate 10 is composed of a silicon single crystal substrate whose crystal plane orientation in the thickness direction is a (110) plane in this embodiment, and one surface thereof is previously composed of silicon dioxide by thermal oxidation. An elastic film 50 having a thickness of 0.5 to 2 μm is formed.

流路形成基板10には、他方面側から異方性エッチングすることにより、複数の隔壁11によって区画された圧力発生室12がその幅方向(短手方向)に並設されている。また、流路形成基板10の圧力発生室12の長手方向一端部側には、インク供給路14と連通路15とが隔壁11によって区画されている。また、連通路15の一端には、各圧力発生室12の共通のインク室(液体室)となるリザーバ100の一部を構成する連通部13が形成されている。すなわち、流路形成基板10には、圧力発生室12、連通部13、インク供給路14及び連通路15からなる液体流路が設けられている。   In the flow path forming substrate 10, pressure generating chambers 12 partitioned by a plurality of partition walls 11 are arranged in parallel in the width direction (short direction) by anisotropic etching from the other surface side. In addition, an ink supply path 14 and a communication path 15 are partitioned by a partition wall 11 on one end side in the longitudinal direction of the pressure generating chamber 12 of the flow path forming substrate 10. In addition, a communication portion 13 constituting a part of the reservoir 100 serving as an ink chamber (liquid chamber) common to the pressure generation chambers 12 is formed at one end of the communication passage 15. That is, the flow path forming substrate 10 is provided with a liquid flow path including a pressure generation chamber 12, a communication portion 13, an ink supply path 14, and a communication path 15.

インク供給路14は、圧力発生室12の長手方向一端部側に連通し且つ圧力発生室12より小さい断面積を有する。例えば、本実施形態では、インク供給路14は、リザーバ100と各圧力発生室12との間の圧力発生室12側の流路を幅方向に絞ることで、圧力発生室12の幅より小さい幅で形成されている。なお、このように、本実施形態では、流路の幅を片側から絞ることでインク供給路14を形成したが、流路の幅を両側から絞ることでインク供給路を形成してもよい。また、流路の幅を絞るのではなく、厚さ方向から絞ることでインク供給路を形成してもよい。さらに、各連通路15は、インク供給路14の圧力発生室12とは反対側に連通し、インク供給路14の幅方向(短手方向)より大きい断面積を有する。本実施形態では、連通路15を圧力発生室12と同じ断面積で形成した。   The ink supply path 14 communicates with one end side in the longitudinal direction of the pressure generation chamber 12 and has a smaller cross-sectional area than the pressure generation chamber 12. For example, in the present embodiment, the ink supply path 14 has a width smaller than the width of the pressure generation chamber 12 by narrowing the flow path on the pressure generation chamber 12 side between the reservoir 100 and each pressure generation chamber 12 in the width direction. It is formed with. As described above, in this embodiment, the ink supply path 14 is formed by narrowing the width of the flow path from one side. However, the ink supply path may be formed by narrowing the width of the flow path from both sides. Further, the ink supply path may be formed by narrowing from the thickness direction instead of narrowing the width of the flow path. Further, each communication path 15 communicates with the side of the ink supply path 14 opposite to the pressure generation chamber 12 and has a larger cross-sectional area than the width direction (short direction) of the ink supply path 14. In this embodiment, the communication passage 15 is formed with the same cross-sectional area as the pressure generation chamber 12.

すなわち、流路形成基板10には、圧力発生室12と、圧力発生室12の短手方向の断面積より小さい断面積を有するインク供給路14と、このインク供給路14に連通すると共にインク供給路14の短手方向の断面積よりも大きい断面積を有する連通路15とが複数の隔壁11により区画されて設けられている。   In other words, the flow path forming substrate 10 is connected to the pressure generation chamber 12, the ink supply path 14 having a smaller cross-sectional area in the short direction of the pressure generation chamber 12, the ink supply path 14, and the ink supply. A communication passage 15 having a cross-sectional area larger than the cross-sectional area in the short direction of the path 14 is provided by being partitioned by a plurality of partition walls 11.

また、流路形成基板10の開口面側には、各圧力発生室12のインク供給路14とは反対側の端部近傍に連通するノズル開口21が穿設されたノズルプレート20が、接着剤や熱溶着フィルム等によって固着されている。なお、ノズルプレート20は、厚さが例えば、0.01〜1mmで、線膨張係数が300℃以下で、例えば2.5〜4.5[×10-6/℃]であるガラスセラミックス、シリコン単結晶基板又はステンレス鋼などからなる。 Further, on the opening surface side of the flow path forming substrate 10, a nozzle plate 20 having a nozzle opening 21 communicating with the vicinity of the end of each pressure generating chamber 12 on the side opposite to the ink supply path 14 is provided with an adhesive. Or a heat-welded film or the like. The nozzle plate 20 has a thickness of, for example, 0.01 to 1 mm, a linear expansion coefficient of 300 ° C. or less, for example, 2.5 to 4.5 [× 10 −6 / ° C.], glass ceramics, silicon It consists of a single crystal substrate or stainless steel.

一方、流路形成基板10の開口面とは反対側には、上述したように、二酸化シリコンからなり厚さが例えば、約1.0μmの弾性膜50が形成され、この弾性膜50上には、酸化ジルコニウム(ZrO)等からなり厚さが例えば、約0.4μmの絶縁体膜55が積層形成されている。また、この絶縁体膜55上には、厚さが約0.1〜0.5μmの下電極膜60と、圧電体膜の一例であるチタン酸ジルコン酸鉛(PZT)等からなり厚さが例えば、約1.1μmの圧電体層70と、厚さが例えば、約0.05μmの上電極膜80とが、後述するプロセスで積層形成されて、圧電素子300を構成している。ここで、圧電素子300は、下電極膜60、圧電体層70及び上電極膜80を含む部分をいう。一般的には、圧電素子300の何れか一方の電極を共通電極とし、他方の電極及び圧電体層70を各圧力発生室12毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体層70から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部という。本実施形態では、下電極膜60を圧電素子300の共通電極とし、上電極膜80を圧電素子300の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。また、ここでは、圧電素子300と当該圧電素子300の駆動により変位が生じる振動板とを合わせてアクチュエータ装置と称する。なお、上述した例では、弾性膜50、絶縁体膜55及び下電極膜60が振動板として作用するが、弾性膜50、絶縁体膜55を設けずに、下電極膜60のみを残して下電極膜60を振動板としてもよい。また、圧電素子300自体が実質的に振動板を兼ねるようにしてもよい。 On the other hand, an elastic film 50 made of silicon dioxide and having a thickness of, for example, about 1.0 μm is formed on the side opposite to the opening surface of the flow path forming substrate 10. An insulator film 55 made of zirconium oxide (ZrO 2 ) or the like and having a thickness of, for example, about 0.4 μm is laminated. On the insulator film 55, the lower electrode film 60 having a thickness of about 0.1 to 0.5 μm and lead zirconate titanate (PZT) which is an example of a piezoelectric film are formed. For example, the piezoelectric layer 300 is formed by laminating a piezoelectric layer 70 having a thickness of about 1.1 μm and an upper electrode film 80 having a thickness of, for example, about 0.05 μm by a process described later. Here, the piezoelectric element 300 refers to a portion including the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80. In general, one electrode of the piezoelectric element 300 is used as a common electrode, and the other electrode and the piezoelectric layer 70 are patterned for each pressure generating chamber 12. In addition, here, a portion that is configured by any one of the patterned electrodes and the piezoelectric layer 70 and in which piezoelectric distortion is generated by applying a voltage to both electrodes is referred to as a piezoelectric active portion. In the present embodiment, the lower electrode film 60 is used as a common electrode of the piezoelectric element 300 and the upper electrode film 80 is used as an individual electrode of the piezoelectric element 300. However, there is no problem even if this is reversed for convenience of a drive circuit and wiring. In addition, here, the piezoelectric element 300 and the diaphragm that is displaced by driving the piezoelectric element 300 are collectively referred to as an actuator device. In the above-described example, the elastic film 50, the insulator film 55, and the lower electrode film 60 function as a diaphragm. However, the elastic film 50 and the insulator film 55 are not provided, and only the lower electrode film 60 is left. The electrode film 60 may be a diaphragm. Further, the piezoelectric element 300 itself may substantially serve as a diaphragm.

このような圧電素子300を構成する圧電体層70の材料としては、例えば、チタン酸ジルコン酸鉛(PZT)等の強誘電性圧電性材料や、これにニオブ、ニッケル、マグネシウム、ビスマス又はイットリウム等の金属を添加したリラクサ強誘電体等が用いられる。   Examples of the material of the piezoelectric layer 70 constituting the piezoelectric element 300 include a ferroelectric piezoelectric material such as lead zirconate titanate (PZT), niobium, nickel, magnesium, bismuth, yttrium, and the like. A relaxor ferroelectric or the like to which any of the above metals is added is used.

また、圧電素子300は、耐湿性を有する絶縁材料からなる保護膜200によって覆われている。本実施形態では、保護膜200を圧電体層70の側面と上電極膜80の側面及び上面の周縁部を覆い、且つ複数の圧電素子300に亘って連続して設けるようにした。すなわち、上電極膜80の上面の略中心領域である主要部は、保護膜200が設けられておらず、上電極膜80の上面の主要部を開口する開口部201が設けられている。   The piezoelectric element 300 is covered with a protective film 200 made of an insulating material having moisture resistance. In the present embodiment, the protective film 200 is provided so as to cover the side surfaces of the piezoelectric layer 70, the side surfaces of the upper electrode film 80, and the peripheral edge of the upper surface, and continuously over the plurality of piezoelectric elements 300. That is, the main part, which is a substantially central region on the upper surface of the upper electrode film 80, is not provided with the protective film 200, but is provided with an opening 201 that opens the main part of the upper surface of the upper electrode film 80.

開口部201は、保護膜200を厚さ方向に貫通して圧電素子300の長手方向に沿って矩形状に開口するものであり、例えば、流路形成基板10上の全面に亘って保護膜200を形成した後、保護膜200を選択的にイオンミリングや反応性ドライエッチングなどのドライエッチングをすることにより形成することができる。   The opening 201 penetrates the protective film 200 in the thickness direction and opens in a rectangular shape along the longitudinal direction of the piezoelectric element 300. For example, the protective film 200 extends over the entire surface of the flow path forming substrate 10. Then, the protective film 200 can be selectively formed by dry etching such as ion milling or reactive dry etching.

このように圧電素子300を保護膜200で覆うことにより、大気中の水分等に起因する圧電素子300の破壊を防止することができる。ここで、このような保護膜200の材料としては、耐湿性を有する材料であればよいが、例えば、酸化シリコン(SiO)、酸化タンタル(TaO)、酸化アルミニウム(AlO)等の無機絶縁材料を用いるのが好ましく、特に、無機アモルファス材料である酸化アルミニウム(AlO)、例えば、アルミナ(Al)を用いるのが好ましい。保護膜200の材料として酸化アルミニウムを用いた場合、保護膜200の膜厚を100nm程度と比較的薄くしても、高湿度環境下での水分透過を十分に防ぐことができる。本実施形態では、保護膜200としてアルミナ(Al)を用いた。 By covering the piezoelectric element 300 with the protective film 200 in this way, it is possible to prevent the piezoelectric element 300 from being damaged due to moisture in the atmosphere. Here, the material of the protective film 200 may be any material having moisture resistance. For example, inorganic materials such as silicon oxide (SiO x ), tantalum oxide (TaO x ), and aluminum oxide (AlO x ) are used. It is preferable to use an insulating material, and in particular, it is preferable to use aluminum oxide (AlO x ), for example, alumina (Al 2 O 3 ), which is an inorganic amorphous material. When aluminum oxide is used as the material of the protective film 200, moisture permeation in a high humidity environment can be sufficiently prevented even if the protective film 200 has a relatively thin film thickness of about 100 nm. In the present embodiment, alumina (Al 2 O 3 ) is used as the protective film 200.

また、保護膜200に開口部201を設けることにより、圧電素子300(圧電体能動部)の変位を阻害することなく、インク吐出特性を良好に保持することができる。   In addition, by providing the opening 201 in the protective film 200, it is possible to satisfactorily maintain the ink ejection characteristics without hindering the displacement of the piezoelectric element 300 (piezoelectric active portion).

なお、保護膜200は、圧電素子300の少なくとも圧電体層70の表面を覆うように設ければよく、各圧電素子300毎に保護膜を設け、複数の圧電素子300に亘って不連続となるようにしてもよい。   The protective film 200 may be provided so as to cover at least the surface of the piezoelectric layer 70 of the piezoelectric element 300. A protective film is provided for each piezoelectric element 300 and is discontinuous across the plurality of piezoelectric elements 300. You may do it.

この保護膜200上には、例えば、金(Au)等からなるリード電極90が設けられている。リード電極90は、保護膜200に設けられた接続孔202を介して一端部が上電極膜80に接続されると共に、他端部が流路形成基板10のインク供給路14側まで延設され、延設された先端部は、後述する圧電素子300を駆動する駆動回路120と接続配線121を介して接続されている。   On the protective film 200, for example, a lead electrode 90 made of gold (Au) or the like is provided. The lead electrode 90 has one end connected to the upper electrode film 80 through a connection hole 202 provided in the protective film 200 and the other end extended to the ink supply path 14 side of the flow path forming substrate 10. The extended tip portion is connected to a drive circuit 120 that drives a piezoelectric element 300 described later via a connection wiring 121.

また、流路形成基板10上には、保護膜200の開口部201を形成する際に上電極膜60をオーバーエッチングしたエッチング量を測定するためのテストパターン400が設けられている。テストパターン400については、詳しくは後述する。   In addition, a test pattern 400 is provided on the flow path forming substrate 10 to measure an etching amount obtained by over-etching the upper electrode film 60 when the opening 201 of the protective film 200 is formed. Details of the test pattern 400 will be described later.

さらに、圧電素子300が形成された流路形成基板10上には、連通部13に対向する領域にリザーバ部31が設けられた保護基板30が接着剤35を介して接合されている。このリザーバ部31は、上述したように、流路形成基板10の連通部13と連通されて各圧力発生室12の共通の液体室となるリザーバ100を構成している。また、流路形成基板10の連通部13を圧力発生室12毎に複数に分割して、リザーバ部31のみをリザーバとしてもよい。さらに、例えば、流路形成基板10に圧力発生室12のみを設け、流路形成基板10と保護基板30との間に介在する部材(例えば、弾性膜50、絶縁体膜55等)にリザーバと各圧力発生室12とを連通するインク供給路14を設けるようにしてもよい。   Further, on the flow path forming substrate 10 on which the piezoelectric element 300 is formed, a protective substrate 30 provided with a reservoir portion 31 in a region facing the communication portion 13 is bonded via an adhesive 35. As described above, the reservoir unit 31 communicates with the communication unit 13 of the flow path forming substrate 10 and constitutes the reservoir 100 serving as a common liquid chamber for the pressure generation chambers 12. Alternatively, the communication portion 13 of the flow path forming substrate 10 may be divided into a plurality of pressure generation chambers 12 and only the reservoir portion 31 may be used as the reservoir. Further, for example, only the pressure generation chamber 12 is provided in the flow path forming substrate 10, and a reservoir and a member interposed between the flow path forming substrate 10 and the protective substrate 30 (for example, the elastic film 50, the insulator film 55, etc.) An ink supply path 14 that communicates with each pressure generating chamber 12 may be provided.

また、保護基板30には、圧電素子300に対向する領域に、圧電素子300の運動を阻害しない程度の空間を有する圧電素子保持部32が設けられている。なお、圧電素子保持部32は、圧電素子300の運動を阻害しない程度の空間を有していればよく、当該空間は密封されていても、密封されていなくてもよい。   Further, the protective substrate 30 is provided with a piezoelectric element holding portion 32 having a space that does not hinder the movement of the piezoelectric element 300 in a region facing the piezoelectric element 300. In addition, the piezoelectric element holding part 32 should just have a space of the grade which does not inhibit the motion of the piezoelectric element 300, and the said space may be sealed or may not be sealed.

さらに、保護基板30の圧電素子保持部32とリザーバ部31との間の領域には、保護基板30を厚さ方向に貫通する貫通孔33が設けられ、この貫通孔33内に下電極膜60の一部及びリード電極90の先端部が露出されている。   Further, a through hole 33 that penetrates the protective substrate 30 in the thickness direction is provided in a region between the piezoelectric element holding portion 32 and the reservoir portion 31 of the protective substrate 30, and the lower electrode film 60 is provided in the through hole 33. And the tip of the lead electrode 90 are exposed.

また、保護基板30上には、圧電素子300を駆動するための駆動回路120が実装されている。この駆動回路120としては、例えば、回路基板や半導体集積回路(IC)等を用いることができる。そして、駆動回路120とリード電極90とはボンディングワイヤ等の導電性ワイヤからなる接続配線121を介して電気的に接続されている。   A drive circuit 120 for driving the piezoelectric element 300 is mounted on the protective substrate 30. For example, a circuit board or a semiconductor integrated circuit (IC) can be used as the drive circuit 120. The drive circuit 120 and the lead electrode 90 are electrically connected via a connection wiring 121 made of a conductive wire such as a bonding wire.

保護基板30としては、流路形成基板10の熱膨張率と略同一の材料、例えば、ガラス、セラミック材料等を用いることが好ましく、本実施形態では、流路形成基板10と同一材料の面方位(110)のシリコン単結晶基板を用いて形成した。   As the protective substrate 30, it is preferable to use a material substantially the same as the coefficient of thermal expansion of the flow path forming substrate 10, for example, glass, a ceramic material, etc. In this embodiment, the surface orientation of the same material as the flow path forming substrate 10 is used. It was formed using a (110) silicon single crystal substrate.

また、保護基板30上には、封止膜41及び固定板42とからなるコンプライアンス基板40が接合されている。ここで、封止膜41は、剛性が低く可撓性を有する材料(例えば、厚さが6μmのポリフェニレンサルファイド(PPS)フィルム)からなり、この封止膜41によってリザーバ部31の一方面が封止されている。また、固定板42は、金属等の硬質の材料(例えば、厚さが30μmのステンレス鋼(SUS)等)で形成される。この固定板42のリザーバ100に対向する領域は、厚さ方向に完全に除去された開口部43となっているため、リザーバ100の一方面は可撓性を有する封止膜41のみで封止されている。   A compliance substrate 40 including a sealing film 41 and a fixing plate 42 is bonded onto the protective substrate 30. Here, the sealing film 41 is made of a material having low rigidity and flexibility (for example, a polyphenylene sulfide (PPS) film having a thickness of 6 μm), and the sealing film 41 seals one surface of the reservoir portion 31. It has been stopped. The fixing plate 42 is made of a hard material such as metal (for example, stainless steel (SUS) having a thickness of 30 μm). Since the region of the fixing plate 42 facing the reservoir 100 is an opening 43 that is completely removed in the thickness direction, one surface of the reservoir 100 is sealed only with a flexible sealing film 41. Has been.

このような本実施形態のインクジェット式記録ヘッドでは、図示しない外部インク供給手段からインクを取り込み、リザーバ100からノズル開口21に至るまで内部をインクで満たした後、駆動回路120からの記録信号に従い、圧力発生室12に対応するそれぞれの下電極膜60と上電極膜80との間に電圧を印加し、弾性膜50、絶縁体膜55、下電極膜60及び圧電体層70をたわみ変形させることにより、各圧力発生室12内の圧力が高まりノズル開口21からインク滴が吐出する。   In such an ink jet recording head of this embodiment, ink is taken in from an external ink supply means (not shown), filled with ink from the reservoir 100 to the nozzle opening 21, and then in accordance with a recording signal from the drive circuit 120. Applying a voltage between each of the lower electrode film 60 and the upper electrode film 80 corresponding to the pressure generation chamber 12 to bend and deform the elastic film 50, the insulator film 55, the lower electrode film 60, and the piezoelectric layer 70. As a result, the pressure in each pressure generating chamber 12 increases and ink droplets are ejected from the nozzle openings 21.

ここで、インクジェット式記録ヘッドの製造方法について、図3〜図9を参照して説明する。なお、図3、図4、図8及び図9は、圧力発生室の長手方向の断面図であり、図5は、流路形成基板用ウェハの平面図及びその要部を拡大した平面図であり、図6は、流路形成基板用ウェハの要部を拡大した平面図及びそのB−B′断面図であり、図7は、流路形成基板用ウェハの要部を拡大した平面図である。   Here, a manufacturing method of the ink jet recording head will be described with reference to FIGS. 3, 4, 8, and 9 are cross-sectional views in the longitudinal direction of the pressure generating chamber, and FIG. 5 is a plan view of the flow path forming substrate wafer and an enlarged plan view of the main part thereof. FIG. 6 is an enlarged plan view of the main part of the flow path forming substrate wafer and its BB ′ sectional view, and FIG. 7 is an enlarged plan view of the main part of the flow path forming substrate wafer. is there.

まず、図3(a)に示すように、流路形成基板10が複数個一体的に形成されるシリコンウェハからなる流路形成基板用ウェハ110を約1100℃の拡散炉で熱酸化し、その表面に弾性膜50を構成する二酸化シリコン膜51を形成する。   First, as shown in FIG. 3A, a flow path forming substrate wafer 110 made of a silicon wafer in which a plurality of flow path forming substrates 10 are integrally formed is thermally oxidized in a diffusion furnace at about 1100 ° C. A silicon dioxide film 51 constituting the elastic film 50 is formed on the surface.

次いで、図3(b)に示すように、弾性膜50(二酸化シリコン膜51)上に、酸化ジルコニウムからなる絶縁体膜55を形成する。具体的には、弾性膜50(二酸化シリコン膜51)上に、例えば、スパッタ法等によりジルコニウム(Zr)層を形成後、このジルコニウム層を拡散炉で熱酸化することにより酸化ジルコニウム(ZrO)からなる絶縁体膜55を形成する。 Next, as shown in FIG. 3B, an insulator film 55 made of zirconium oxide is formed on the elastic film 50 (silicon dioxide film 51). Specifically, a zirconium (Zr) layer is formed on the elastic film 50 (silicon dioxide film 51) by, for example, sputtering, and then the zirconium layer is thermally oxidized in a diffusion furnace to form zirconium oxide (ZrO 2 ). An insulator film 55 made of is formed.

次いで、図3(c)に示すように、例えば、白金とイリジウムとを絶縁体膜55上に積層することにより下電極膜60を形成した後、この下電極膜60を所定形状にパターニングする。なお、下電極膜60は、白金(Pt)とイリジウム(Ir)とを積層したものに限定されず、これらを合金化させたものを用いるようにしてもよい。また、下電極膜60として、白金(Pt)とイリジウム(Ir)の何れか一方の単層として用いるようにしてもよく、さらに、これらの材料以外の金属又は金属酸化物等を用いるようにしてもよい。   Next, as shown in FIG. 3C, after the lower electrode film 60 is formed by stacking platinum and iridium on the insulator film 55, for example, the lower electrode film 60 is patterned into a predetermined shape. The lower electrode film 60 is not limited to a laminate of platinum (Pt) and iridium (Ir), and an alloy of these may be used. Further, the lower electrode film 60 may be used as a single layer of any one of platinum (Pt) and iridium (Ir), and a metal or a metal oxide other than these materials may be used. Also good.

次に、図4(a)に示すように、例えば、チタン酸ジルコン酸鉛(PZT)等からなる圧電体層70と、例えば、イリジウムからなる上電極膜80とを流路形成基板10の全面に形成した後、図4(b)に示すように、各圧力発生室12に対向する領域にパターニングして圧電素子300を形成する。圧電素子300を構成する圧電体層70の材料としては、例えば、チタン酸ジルコン酸鉛(PZT)等の強誘電性圧電性材料や、これにニオブ、ニッケル、マグネシウム、ビスマス又はイットリウム等の金属を添加したリラクサ強誘電体等が用いられる。また、圧電体層70の形成方法は、本実施形態では、金属有機物を溶媒に溶解・分散したいわゆるゾルを塗布乾燥してゲル化し、さらに高温で焼成することで金属酸化物からなる圧電体層70を得る、いわゆるゾル−ゲル法を用いて圧電体層70を形成した。なお、圧電体層70の形成方法は、特に限定されず、例えば、MOD法やスパッタリング法等を用いるようにしてもよい。   Next, as shown in FIG. 4A, a piezoelectric layer 70 made of, for example, lead zirconate titanate (PZT) and an upper electrode film 80 made of, for example, iridium are formed on the entire surface of the flow path forming substrate 10. Then, as shown in FIG. 4B, the piezoelectric element 300 is formed by patterning in a region facing each pressure generating chamber 12. As a material of the piezoelectric layer 70 constituting the piezoelectric element 300, for example, a ferroelectric piezoelectric material such as lead zirconate titanate (PZT) or a metal such as niobium, nickel, magnesium, bismuth or yttrium is used. An added relaxor ferroelectric or the like is used. In the present embodiment, the piezoelectric layer 70 is formed by applying a so-called sol in which a metal organic material is dissolved and dispersed in a solvent, drying it to gel, and baking it at a high temperature to form a piezoelectric layer made of a metal oxide. The piezoelectric layer 70 was formed using a so-called sol-gel method to obtain 70. The method for forming the piezoelectric layer 70 is not particularly limited, and for example, a MOD method, a sputtering method, or the like may be used.

また、流路形成基板用ウェハ110上に、後の工程で保護膜200の開口部201を形成する際に上電極膜60をオーバーエッチングしたエッチング量を測定するためのテストパターン400を形成する。   Further, a test pattern 400 is formed on the flow path forming substrate wafer 110 to measure the etching amount obtained by over-etching the upper electrode film 60 when the opening 201 of the protective film 200 is formed in a later step.

本実施形態では、図5(a)に示すように、圧電素子300をエッチングによりパターニングする際に、同時に圧電体層70及び上電極膜80をエッチングすることによりテストパターン400を形成した。また、テストパターン400を流路形成基板用ウェハ110の各流路形成基板10となる領域に、圧電素子300の並設方向の一方側の下電極膜60上に設けるようにした。   In the present embodiment, as shown in FIG. 5A, when the piezoelectric element 300 is patterned by etching, the test pattern 400 is formed by simultaneously etching the piezoelectric layer 70 and the upper electrode film 80. In addition, the test pattern 400 is provided on the lower electrode film 60 on one side in the direction in which the piezoelectric elements 300 are juxtaposed in the region to be the flow path forming substrate 10 of the flow path forming substrate wafer 110.

また、テストパターン400としては、図5(b)に示すように、第1のテストパターン401と、第2のテストパターン402とを形成するようにした。このような第1のテストパターン401及び第2のテストパターン402は、本実施形態では、平面視した際に十字形状となるように形成した。すなわち、テストパターン400を構成する第1のテストパターン401及び第2のテストパターン402は、ファンデルポール(Van der Pol)構造となるようにした。   As the test pattern 400, as shown in FIG. 5B, a first test pattern 401 and a second test pattern 402 are formed. In the present embodiment, the first test pattern 401 and the second test pattern 402 are formed so as to have a cross shape when viewed in plan. That is, the first test pattern 401 and the second test pattern 402 constituting the test pattern 400 have a van der Pol structure.

さらに、このようなテストパターン400は、圧電体層70及び上電極膜80をエッチングすることにより形成したため、図6(b)に示すように、圧電素子300の圧電体層70と同一層からなり且つ圧電素子300とは不連続な圧電体層70と、圧電素子300の上電極膜80と同一層からなり且つ圧電素子300の各電極60、80とは電気的に不連続な上電極膜80とで構成されている。   Further, since the test pattern 400 is formed by etching the piezoelectric layer 70 and the upper electrode film 80, the test pattern 400 includes the same layer as the piezoelectric layer 70 of the piezoelectric element 300 as shown in FIG. In addition, the piezoelectric layer 300 is discontinuous with the piezoelectric layer 70 and the upper electrode film 80 of the piezoelectric element 300 is the same layer and is electrically discontinuous with the electrodes 60 and 80 of the piezoelectric element 300. It consists of and.

次に、図4(c)に示すように、流路形成基板用ウェハ110の全面に保護膜200を形成後、保護膜200の各圧電素子300に対応する領域をエッチングすることにより開口部201及び接続孔202を形成する。なお、保護膜200のエッチングは、例えば、イオンミリングや、反応性ドライエッチング(RIE)等のドライエッチングにより行うことができる。   Next, as shown in FIG. 4C, after forming the protective film 200 on the entire surface of the flow path forming substrate wafer 110, the openings 201 are etched by etching the regions corresponding to the piezoelectric elements 300 of the protective film 200. And the connection hole 202 is formed. The protective film 200 can be etched by dry etching such as ion milling or reactive dry etching (RIE).

また、図6に示すように、保護膜200のテストパターン400に対応する領域を同時にエッチングすることにより、端子露出部203及び検査用開口部204を形成する。   Further, as shown in FIG. 6, a region corresponding to the test pattern 400 of the protective film 200 is simultaneously etched to form the terminal exposed portion 203 and the inspection opening 204.

端子露出部203は、テストパターン400の上電極膜80の各端部を露出するものである。すなわち、端子露出部203は、第1のテストパターン203及び第2のテストパターン203のそれぞれに4つずつ設けられている。   The terminal exposed portion 203 exposes each end portion of the upper electrode film 80 of the test pattern 400. That is, four terminal exposed portions 203 are provided for each of the first test pattern 203 and the second test pattern 203.

また、検査用開口部204は、第2のテストパターン402の十字形状が交差する領域を開口するものであり、第2のテストパターン402を覆う保護膜200のみに形成するようにした。これにより、第2のテストパターン402の端子露出部203は、検査用開口部204の外側に設けられていることになる。   The inspection opening 204 opens a region where the cross shape of the second test pattern 402 intersects, and is formed only in the protective film 200 that covers the second test pattern 402. As a result, the terminal exposed portion 203 of the second test pattern 402 is provided outside the inspection opening 204.

本実施形態では、第1のテストパターン401に端子露出部203のみを設けた状態を第1の状態、第2のテストパターン402に端子露出部203と検査用開口部204とを設けた状態を第2の状態としている。   In the present embodiment, the state in which only the terminal exposed portion 203 is provided in the first test pattern 401 is the first state, and the state in which the terminal exposed portion 203 and the inspection opening 204 are provided in the second test pattern 402. The second state is set.

そして、保護膜200のエッチングでは、保護膜200を圧電素子300の上電極膜80及びテストパターン400の上電極膜80が露出するまで行う。これにより、保護膜200に開口部201、接続孔202、端子露出部203及び検査用開口部204を形成した際のエッチングによって、圧電素子300の上電極膜80及びテストパターン400の上電極膜80は、それぞれ厚さ方向の一部がオーバーエッチングされる。このテストパターン400の上電極膜80がオーバーエッチングされるエッチング量は、圧電素子300の上電極膜80がオーバーエッチングされるエッチング量と同じ量となる。   Then, the protective film 200 is etched until the upper electrode film 80 of the piezoelectric element 300 and the upper electrode film 80 of the test pattern 400 are exposed. Thus, the upper electrode film 80 of the piezoelectric element 300 and the upper electrode film 80 of the test pattern 400 are etched by forming the opening 201, the connection hole 202, the terminal exposed portion 203, and the inspection opening 204 in the protective film 200. Are partially over-etched in the thickness direction. The etching amount by which the upper electrode film 80 of the test pattern 400 is over-etched is the same as the etching amount by which the upper electrode film 80 of the piezoelectric element 300 is over-etched.

すなわち、第2のテストパターン402の上電極膜80が検査用開口部204を形成した際にオーバーエッチングされたエッチング量は、圧電素子300の上電極膜80が開口部201を形成した際にオーバーエッチングされたエッチング量と同じ量となる。これに対して、第1の状態となった第1のテストパターン401の保護膜200には、検査用開口部204を形成していないため、第2のテストパターン401の上電極膜80は、十字形状が交差する領域がオーバーエッチングされていない。なお、第1のテストパターン401及び第2のテストパターン402の端子露出部203に対応する上電極膜60は、検査用開口部204と同様にオーバーエッチングされているが、後の工程でテストパターン400の上電極膜80の電気抵抗値を測定する際には影響がない。   That is, the etching amount overetched when the upper electrode film 80 of the second test pattern 402 forms the inspection opening 204 is larger than the etching amount when the upper electrode film 80 of the piezoelectric element 300 forms the opening 201. The amount is the same as the etched amount. On the other hand, since the inspection opening 204 is not formed in the protective film 200 of the first test pattern 401 in the first state, the upper electrode film 80 of the second test pattern 401 is The region where the cross shape intersects is not over-etched. The upper electrode film 60 corresponding to the terminal exposed portion 203 of the first test pattern 401 and the second test pattern 402 is over-etched in the same manner as the inspection opening 204, but the test pattern is formed in a later step. There is no influence when measuring the electrical resistance value of the upper electrode film 80 of 400.

次に、テストパターン400の各上電極膜80の電気抵抗値を測定する。詳しくは、図7に示すように、第1の状態である第1のテストパターン401の上電極膜80の隣接する2つの端部に電流を流し、上電極膜80の他の2つの端部間の電位差を測定することで、上電極膜80の電気抵抗値を測定する。すなわち、測定した電流及び電圧(電位差)からオームの法則により電気抵抗値を算出する。また、第2の状態である第2のテストパターン402の上電極膜80についても第1のテストパターン401と同様に電気抵抗値を測定する。   Next, the electrical resistance value of each upper electrode film 80 of the test pattern 400 is measured. Specifically, as shown in FIG. 7, a current is passed through two adjacent end portions of the upper electrode film 80 of the first test pattern 401 in the first state, and the other two end portions of the upper electrode film 80. The electrical resistance value of the upper electrode film 80 is measured by measuring the potential difference between them. That is, the electric resistance value is calculated from the measured current and voltage (potential difference) according to Ohm's law. Also, the electrical resistance value of the upper electrode film 80 of the second test pattern 402 in the second state is measured in the same manner as the first test pattern 401.

このようなテストパターン400の各上電極膜80の電気抵抗値の測定は、例えば、テストパターン400の各上電極膜80の端部に直接プローブを接触させることで行うことができる。   The measurement of the electrical resistance value of each upper electrode film 80 of the test pattern 400 can be performed, for example, by bringing a probe directly into contact with the end portion of each upper electrode film 80 of the test pattern 400.

また、このような電気抵抗値の測定は、一般的に四端子法(四深針法)と呼ばれるものであり、圧電素子300に用いられる薄膜の上電極膜80の電気抵抗値を測定するのに有用なものである。また、本実施形態のように十字形状(ファンデルポール構造)を有するテストパターン400の上電極膜80の4つの端部を四端子法(四深針法)によって測定することで、テストパターン400の上電極膜80の十字形状が交差する領域のみの電気抵抗値を測定することができる。   Such measurement of the electric resistance value is generally called a four-terminal method (four deep needle method), and the electric resistance value of the upper electrode film 80 of the thin film used for the piezoelectric element 300 is measured. It is useful for. Further, by measuring the four ends of the upper electrode film 80 of the test pattern 400 having a cross shape (van der Pol structure) as in the present embodiment by the four-terminal method (four deep needle method), the test pattern 400 The electric resistance value of only the region where the cross shape of the upper electrode film 80 intersects can be measured.

これにより、第1の状態である第1のテストパターン401の上電極膜80のオーバーエッチングされていない領域と、第2の状態である第2のテストパターン402の上電極膜80のオーバーエッチングされた領域との電気抵抗値とを測定して、第2の状態である第2のテストパターン402の上電極膜80のオーバーエッチングされたエッチング量を取得することができる。すなわち、上電極膜80の電気抵抗値は、その断面積に反比例するため、第1のテストパターン401の上電極膜80の厚さに比べて、第2のテストパターン402の上電極膜80の厚さが薄く、第1のテストパターン401の電気抵抗値に比べて、第2のテストパターン402の電気抵抗値は大きな値となる。そして、第1のテストパターン401の電気抵抗値と第2のテストパターン402の電気抵抗値との差が大きければ、第2のテストパターン402がオーバーエッチングされたエッチング量が大きい(上電極膜80の厚さが薄い)ことが分かり、電気抵抗値の差が小さければ第2のテストパターン402がオーバーエッチングされたエッチング量が小さい(上電極膜80の厚さが厚い)ことが分かる。   Thus, the upper electrode film 80 of the first test pattern 401 in the first state is not over-etched and the upper electrode film 80 of the second test pattern 402 in the second state is over-etched. By measuring the electrical resistance value with respect to the region, the amount of overetching of the upper electrode film 80 of the second test pattern 402 in the second state can be obtained. That is, since the electrical resistance value of the upper electrode film 80 is inversely proportional to the cross-sectional area, the thickness of the upper electrode film 80 of the second test pattern 402 is larger than the thickness of the upper electrode film 80 of the first test pattern 401. The thickness is small, and the electrical resistance value of the second test pattern 402 is larger than the electrical resistance value of the first test pattern 401. If the difference between the electrical resistance value of the first test pattern 401 and the electrical resistance value of the second test pattern 402 is large, the etching amount by which the second test pattern 402 is over-etched is large (the upper electrode film 80). If the difference in electrical resistance value is small, it can be seen that the etching amount by which the second test pattern 402 is over-etched is small (the thickness of the upper electrode film 80 is thick).

このように、第2のテストパターン402のエッチング量を取得することで、圧電素子300に対応する保護膜200に開口部201を形成した際の上電極膜60がオーバーエッチングされたエッチング量を取得することができる。   Thus, by acquiring the etching amount of the second test pattern 402, the etching amount in which the upper electrode film 60 is over-etched when the opening 201 is formed in the protective film 200 corresponding to the piezoelectric element 300 is acquired. can do.

ちなみに、上電極膜80がオーバーエッチングされるエッチング量によって、圧電素子300全体の剛性が変化したり、上電極膜80の電気抵抗値の変化によって圧電素子300に印加する電界強度が変化したりするなどの要因により、圧電素子300の変位特性が変わってしまう。   Incidentally, the rigidity of the entire piezoelectric element 300 changes depending on the etching amount by which the upper electrode film 80 is over-etched, or the electric field strength applied to the piezoelectric element 300 changes depending on the change in the electrical resistance value of the upper electrode film 80. For example, the displacement characteristics of the piezoelectric element 300 change.

このため、本発明のように圧電素子300の上電極膜80がエッチングされたエッチング量をテストパターン400によって取得し、上電極膜80のエッチング量に基づいて圧電素子300の変位量の評価を行って、インクジェット式記録ヘッドを圧電素子300の変位量に基づいてランク分けすることができる。また、上電極膜80のエッチング量を取得し、取得したエッチング量をフィードバックして保護膜200をエッチングするエッチング量を制御することで、上電極膜80のエッチング量が均一化されたインクジェット式記録ヘッドを形成することができる。すなわち、1回目に取得した流路形成基板用ウェハ110での上電極膜80のエッチング量に基づいて、次の流路形成基板用ウェハ110での上電極膜80のエッチング量を制御することで、複数枚の流路形成基板用ウェハ110から圧電素子300の変位特性が均一化されたインクジェット式記録ヘッドを形成することができる。   For this reason, the etching amount by which the upper electrode film 80 of the piezoelectric element 300 is etched as in the present invention is acquired by the test pattern 400, and the displacement amount of the piezoelectric element 300 is evaluated based on the etching amount of the upper electrode film 80. Thus, the ink jet recording heads can be ranked based on the displacement amount of the piezoelectric element 300. In addition, by acquiring the etching amount of the upper electrode film 80 and controlling the etching amount for etching the protective film 200 by feeding back the acquired etching amount, the etching amount of the upper electrode film 80 is made uniform. A head can be formed. That is, by controlling the etching amount of the upper electrode film 80 in the next flow path forming substrate wafer 110 based on the etching amount of the upper electrode film 80 in the flow path forming substrate wafer 110 acquired in the first time. An ink jet recording head in which the displacement characteristics of the piezoelectric element 300 are made uniform can be formed from a plurality of flow path forming substrate wafers 110.

したがって、インクジェット式記録ヘッドを複数組み合わせてインクジェット式記録ヘッドユニットを製造する際に、インクジェット式記録ヘッドのインク吐出特性(液体噴射特性)を均一化することができ、インクジェット式記録ヘッドユニットに高精度及び高品質な印刷を行わせることができる。   Therefore, when an ink jet recording head unit is manufactured by combining a plurality of ink jet recording heads, the ink ejection characteristics (liquid ejection characteristics) of the ink jet recording head can be made uniform, and the ink jet recording head unit has high accuracy. In addition, high-quality printing can be performed.

また、本実施形態のように、各流路形成基板10となる領域のそれぞれにテストパターン400を設けることによって、流路形成基板用ウェハ110の面内での上電極膜80のエッチング量のばらつきを把握することができるため、次の流路形成基板用ウェハ110の面内での上電極膜80のエッチング量を制御して、1枚の流路形成基板用ウェハ110から圧電素子300の変位特性が均一化された複数のインクジェット式記録ヘッドを製造することができる。したがって、流路形成基板用ウェハ110の面内での上電極膜80のエッチング量を均一化して、圧電素子300の変位量を均一化することができるため、1枚の流路形成基板用ウェハ110から形成された複数のインクジェット式記録ヘッドを組み合わせて1つのヘッドユニットを形成することができる。これにより、歩留まりを向上してコストを低減することができる。すなわち、複数のインクジェット式記録ヘッドを製造後、圧電素子300の変位量に基づいてランク分けする必要がなく、ランク毎のインクジェット式記録ヘッドの過不足が生じることがない。なお、1枚の流路形成基板用ウェハ110の各流路形成基板10となる領域のテストパターン400のエッチング量の平均を流路形成基板用ウェハ110全体における上電極膜80のエッチング量としてもよい。   Further, as in this embodiment, by providing the test pattern 400 in each of the regions to be the flow path forming substrates 10, variation in the etching amount of the upper electrode film 80 in the plane of the flow path forming substrate wafer 110. Therefore, the amount of etching of the upper electrode film 80 in the plane of the next flow path forming substrate wafer 110 is controlled, and the displacement of the piezoelectric element 300 from one flow path forming substrate wafer 110 is controlled. A plurality of ink jet recording heads having uniform characteristics can be manufactured. Therefore, the amount of etching of the upper electrode film 80 in the plane of the flow path forming substrate wafer 110 can be made uniform, and the displacement amount of the piezoelectric element 300 can be made uniform. A plurality of ink jet recording heads formed from 110 can be combined to form one head unit. Thereby, yield can be improved and cost can be reduced. That is, after manufacturing a plurality of ink jet recording heads, it is not necessary to rank them based on the amount of displacement of the piezoelectric element 300, and there is no excess or deficiency of ink jet recording heads for each rank. It should be noted that the average etching amount of the test pattern 400 in the region to be each flow path forming substrate 10 of one flow path forming substrate wafer 110 may be the etching amount of the upper electrode film 80 in the entire flow path forming substrate wafer 110. Good.

また、上電極膜80のエッチング量の制御は、例えば、エッチングする時間や出力等のエッチング条件を変えることで行うことができる。特に、エッチング時間を調整することで、上電極膜80のエッチング量の制御を容易に且つ確実に行うことができる。   The etching amount of the upper electrode film 80 can be controlled by changing etching conditions such as etching time and output. In particular, the etching amount of the upper electrode film 80 can be easily and reliably controlled by adjusting the etching time.

ちなみに、テストパターンを圧電素子300の上電極膜80とは異なる材料や異なる工程で形成することも考えられるが、テストパターンは、保護膜200に開口部201を形成する際に、上電極膜60をオーバーエッチングしたエッチング量を測定するためのものであるため、上電極膜80のエッチング量とテストパターンとのエッチング量に誤差が生じるため好ましくない。これに対して、本発明では、圧電素子300の上電極膜80と同一層の上電極膜80でテストパターン400を同時に形成することによって、テストパターン400によって上電極膜60をオーバーエッチングしたエッチング量を高精度に測定することができる。また、本実施形態のように、圧電素子300と同じ構成のテストパターン400を圧電素子300と同時に形成することによって、圧電素子300の成膜条件とテストパターン400の成膜条件とを同じにして、上電極膜60をオーバーエッチングしたエッチング量をさらに高精度に測定することができる。   Incidentally, although it is conceivable that the test pattern is formed by a material different from that of the upper electrode film 80 of the piezoelectric element 300 and a different process, the test pattern is formed when the opening 201 is formed in the protective film 200. This is for measuring the etching amount obtained by over-etching, and is not preferable because an error occurs between the etching amount of the upper electrode film 80 and the etching amount of the test pattern. On the other hand, according to the present invention, the test pattern 400 is formed simultaneously with the upper electrode film 80 of the same layer as the upper electrode film 80 of the piezoelectric element 300, so that the upper electrode film 60 is over-etched with the test pattern 400. Can be measured with high accuracy. Further, as in the present embodiment, the test pattern 400 having the same configuration as that of the piezoelectric element 300 is formed at the same time as the piezoelectric element 300, whereby the film formation conditions of the piezoelectric element 300 and the film formation conditions of the test pattern 400 are made the same. The etching amount obtained by over-etching the upper electrode film 60 can be measured with higher accuracy.

次に、図8(a)に示すように、流路形成基板用ウェハ110の全面に亘って金(Au)からなるリード電極90を形成後、各圧電素子300毎にパターニングする。   Next, as shown in FIG. 8A, a lead electrode 90 made of gold (Au) is formed over the entire surface of the flow path forming substrate wafer 110 and then patterned for each piezoelectric element 300.

次に、図8(b)に示すように、保護基板用ウェハ130を、流路形成基板用ウェハ110上に接着剤35を介して接着する。ここで、この保護基板用ウェハ130は、保護基板30が複数一体的に形成されたものであり、保護基板用ウェハ130には、リザーバ部31及び圧電素子保持部32が予め形成されている。保護基板用ウェハ130を接合することによって流路形成基板用ウェハ110の剛性は著しく向上することになる。   Next, as shown in FIG. 8B, the protective substrate wafer 130 is bonded onto the flow path forming substrate wafer 110 via an adhesive 35. Here, the protective substrate wafer 130 is formed by integrally forming a plurality of protective substrates 30, and a reservoir portion 31 and a piezoelectric element holding portion 32 are formed in advance on the protective substrate wafer 130. By bonding the protective substrate wafer 130, the rigidity of the flow path forming substrate wafer 110 is remarkably improved.

次いで、図8(c)に示すように、流路形成基板用ウェハ110を所定の厚みに薄くする。   Next, as shown in FIG. 8C, the flow path forming substrate wafer 110 is thinned to a predetermined thickness.

次いで、図9(a)に示すように、流路形成基板用ウェハ110上にマスク52を新たに形成し、所定形状にパターニングする。そして、図9(b)に示すように、流路形成基板用ウェハ110をマスク52を介してKOH等のアルカリ溶液を用いた異方性エッチング(ウェットエッチング)することにより、圧電素子300に対応する圧力発生室12、連通部13、インク供給路14及び連通路15等を形成する。   Next, as shown in FIG. 9A, a mask 52 is newly formed on the flow path forming substrate wafer 110 and patterned into a predetermined shape. Then, as shown in FIG. 9B, the flow path forming substrate wafer 110 is anisotropically etched (wet etching) using an alkaline solution such as KOH through a mask 52, thereby corresponding to the piezoelectric element 300. The pressure generating chamber 12, the communication part 13, the ink supply path 14, the communication path 15 and the like are formed.

その後は、流路形成基板用ウェハ110表面のマスク52を除去し、流路形成基板用ウェハ110及び保護基板用ウェハ130の外周縁部の不要部分を、例えば、ダイシング等により切断することによって除去する。そして、流路形成基板用ウェハ110の保護基板用ウェハ130とは反対側の面にノズル開口21が穿設されたノズルプレート20を接合すると共に、保護基板用ウェハ130にコンプライアンス基板40を接合し、流路形成基板用ウェハ110等を図1に示すような一つのチップサイズの流路形成基板10等に分割することによって、本実施形態のインクジェット式記録ヘッドとする。   Thereafter, the mask 52 on the surface of the flow path forming substrate wafer 110 is removed, and unnecessary portions of the outer peripheral edge portions of the flow path forming substrate wafer 110 and the protective substrate wafer 130 are removed by cutting, for example, by dicing. To do. The nozzle plate 20 having the nozzle openings 21 formed on the surface of the flow path forming substrate wafer 110 opposite to the protective substrate wafer 130 is bonded, and the compliance substrate 40 is bonded to the protective substrate wafer 130. By dividing the flow path forming substrate wafer 110 and the like into the flow path forming substrate 10 and the like of one chip size as shown in FIG. 1, the ink jet recording head of this embodiment is obtained.

なお、本実施形態では、テストパターン400の各上電極膜80の端部に直接プローブを接触させることで電気抵抗値を測定しているが、特にこれに限定されない。ここで、その他の例を図10に示す。図10は、流路形成基板用ウェハの要部を拡大した平面図及びそのC−C′断面図、D−D′断面図である。   In the present embodiment, the electrical resistance value is measured by bringing the probe into direct contact with the end portion of each upper electrode film 80 of the test pattern 400, but the present invention is not limited to this. Here, another example is shown in FIG. FIG. 10 is an enlarged plan view of a main part of the flow path forming substrate wafer, a CC ′ sectional view, and a DD ′ sectional view.

図10に示すように、圧電素子300から引き出される引き出し配線であるリード電極90を形成する際に、テストパターン400の各上電極膜80のそれぞれの端部から引き出されるテスト用引き出し配線91を形成する。そして、このテスト用引き出し配線91にプローブを接触させてテストパターン400の各上電極膜80の電気抵抗値の測定を行う。この場合、テストパターン400の各上電極膜80の電気抵抗値の測定は、リード電極90を形成した後であれば、特に限定されず、例えば、保護基板用ウェハ130を流路形成基板用ウェハ110に接合した後や、チップ単位に分割した後などでもよい。   As shown in FIG. 10, when forming the lead electrode 90 that is a lead-out wiring drawn out from the piezoelectric element 300, a test lead-out wiring 91 that is drawn out from each end portion of each upper electrode film 80 of the test pattern 400 is formed. To do. A probe is brought into contact with the test lead-out wiring 91 to measure the electric resistance value of each upper electrode film 80 of the test pattern 400. In this case, the measurement of the electric resistance value of each upper electrode film 80 of the test pattern 400 is not particularly limited as long as the lead electrode 90 is formed. For example, the protective substrate wafer 130 is used as the flow path forming substrate wafer. It may be after bonding to 110 or after being divided into chips.

このようにリード電極90及びテスト用引き出し配線91を形成した後にテストパターン400の各上電極膜80の電気抵抗値を測定することによって、プローブが接触することによる傷が発生して、その後の工程(特にリード電極90を形成する工程)で、上電極膜80が剥離して異物が発生するのを防止することができる。また、リード電極90をスパッタリングにより形成する際の逆スパッタによって、テストパターン400の上電極膜80がエッチングされるため、この逆スパッタ400によるエッチング量も合わせて測定することができ、上電極膜80の最終的な厚さを把握することができる。   After the lead electrode 90 and the test lead-out wiring 91 are formed in this way, the electrical resistance value of each upper electrode film 80 of the test pattern 400 is measured, so that scratches due to contact with the probe occur, and the subsequent steps It is possible to prevent the upper electrode film 80 from being peeled off and generating foreign matter (particularly in the step of forming the lead electrode 90). Further, since the upper electrode film 80 of the test pattern 400 is etched by reverse sputtering when the lead electrode 90 is formed by sputtering, the etching amount by the reverse sputtering 400 can also be measured. The final thickness of can be grasped.

(実施形態2)
図11は、本発明の実施形態2に係る流路形成基板用ウェハの要部を拡大した平面図である。なお、上述した実施形態1と同様の部材には同一の符号を付して重複する説明は省略する。
(Embodiment 2)
FIG. 11 is an enlarged plan view of the main part of the flow path forming substrate wafer according to Embodiment 2 of the present invention. In addition, the same code | symbol is attached | subjected to the member similar to Embodiment 1 mentioned above, and the overlapping description is abbreviate | omitted.

図11に示すように、テストパターン400Aは、第1のテストパターン401Aと第2のテストパターン402Aとで構成されている。第1のテストパターン401A及び第2のテストパターン402Aは、それぞれ圧電素子300と同じ形状、同じ大きさで設けられている。   As shown in FIG. 11, the test pattern 400A is composed of a first test pattern 401A and a second test pattern 402A. The first test pattern 401A and the second test pattern 402A are provided with the same shape and the same size as the piezoelectric element 300, respectively.

また、テストパターン400Aの保護膜200には、各上電極膜80の端部を露出する端子露出部203Aが設けられている。端子露出部203Aは、テストパターン400Aの各上電極膜80の各端部に2個ずつ設けられている。   The protective film 200 of the test pattern 400A is provided with a terminal exposed portion 203A that exposes an end portion of each upper electrode film 80. Two terminal exposed portions 203A are provided at each end of each upper electrode film 80 of the test pattern 400A.

また、第2のテストパターン402Aを覆う保護膜200には、上電極膜80の表面の一部を露出する検査用開口部204Aが設けられている。   The protective film 200 covering the second test pattern 402A is provided with an inspection opening 204A that exposes a part of the surface of the upper electrode film 80.

このように、第1のテストパターン401に端子露出部203Aのみを設けた状態を第1の状態、第2のテストパターン402Aに端子露出部203Aと検査用開口部204Aとを設けた状態を第2の状態としている。   As described above, the state in which only the terminal exposed portion 203A is provided in the first test pattern 401 is the first state, and the state in which the terminal exposed portion 203A and the inspection opening 204A are provided in the second test pattern 402A is the first state. 2 state.

そして、第1のテストパターン401Aの上電極膜80の外側の2つの端子露出部203Aにより露出された両端部に電流を流して、内側の2つの端子露出部203Aの電位差を測定することで、第1のテストパターン401Aの電気抵抗値を測定する。また、第2のテストパターン402Aの上電極膜80の電気抵抗値も第1のテストパターン401Aと同様の方法により測定する。これにより、第2のテストパターン402Aに検査用開口部204Aを形成した際に上電極膜80のオーバーエッチングされたエッチング量を取得することができる。   Then, by passing a current through both ends exposed by the two terminal exposed portions 203A on the outer side of the upper electrode film 80 of the first test pattern 401A, and measuring the potential difference between the two inner terminal exposed portions 203A, The electrical resistance value of the first test pattern 401A is measured. Further, the electrical resistance value of the upper electrode film 80 of the second test pattern 402A is also measured by the same method as the first test pattern 401A. Thereby, the etching amount of the upper electrode film 80 overetched when the inspection opening 204A is formed in the second test pattern 402A can be acquired.

このようなテストパターン400Aを用いて電気抵抗値を測定することによって、圧電素子300の上電極膜80がオーバーエッチングされたエッチング量を取得することができる。   By measuring the electric resistance value using such a test pattern 400A, it is possible to obtain an etching amount in which the upper electrode film 80 of the piezoelectric element 300 is over-etched.

(他の実施形態)
以上、本発明の一実施形態について説明したが、本発明は、上述の実施形態に限定されるものではない。例えば、上述した実施形態1及び2では、下電極膜60上に圧電体層70及び上電極膜80からなるテストパターン400、400Aを形成するようにしたが、テストパターンは、圧電素子300の上電極膜80と同一層からなり且つ圧電素子300の各電極60、80とは電気的に不連続な上電極膜80を有するものであればよい。すなわち、流路形成基板用ウェハ110の下電極膜60が設けられていない領域に上電極膜80のみで構成されるテストパターンや、圧電体層70及び上電極膜80のみで構成されるテストパターンを設けるようにしてもよい。
(Other embodiments)
Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment. For example, in the first and second embodiments described above, the test patterns 400 and 400A including the piezoelectric layer 70 and the upper electrode film 80 are formed on the lower electrode film 60. However, the test pattern is formed on the piezoelectric element 300. What is necessary is just to have the upper electrode film | membrane 80 which consists of the same layer as the electrode film | membrane 80, and is electrically discontinuous with each electrode 60 and 80 of the piezoelectric element 300. FIG. That is, a test pattern composed only of the upper electrode film 80 in a region where the lower electrode film 60 of the flow path forming substrate wafer 110 is not provided, or a test pattern composed only of the piezoelectric layer 70 and the upper electrode film 80. May be provided.

また、上述した実施形態1及び2では、十字形状又は圧電素子300と同一形状のテストパターン400、400Aを用いるようにしたが、テストパターンの形状及び大きさは、特にこれに限定されるものではない。   In the first and second embodiments described above, the test patterns 400 and 400A having the cross shape or the same shape as the piezoelectric element 300 are used. However, the shape and size of the test pattern are not particularly limited thereto. Absent.

さらに、上述した実施形態1及び2では、ヘッド製造時に使用したテストパターン400、400Aをヘッド完成時に残すようにしたが、特にこれに限定されず、テストパターン400、400Aによって上電極膜80をオーバーエッチングしたエッチング量を測定した後は、テストパターン400、400Aを除去するようにしてもよい。すなわち、例えば、流路形成基板用ウェハ110のチップとなる領域以外の不要部分にテストパターン400、400Aを形成し、不要部分を除去した際に同時にテストパターン400、400Aが除去されるようにしてもよい。   Further, in the first and second embodiments described above, the test patterns 400 and 400A used at the time of manufacturing the head are left when the head is completed. However, the present invention is not limited to this, and the upper electrode film 80 is overlaid by the test patterns 400 and 400A. After measuring the etched etching amount, the test patterns 400 and 400A may be removed. That is, for example, the test patterns 400 and 400A are formed in unnecessary portions other than the region to be the chip of the flow path forming substrate wafer 110, and the test patterns 400 and 400A are simultaneously removed when the unnecessary portions are removed. Also good.

また、上述した実施形態1及び2では、流路形成基板用ウェハ110の各流路形成基板10となる領域にテストパターン400、400Aを形成するようにしたが、特にこれに限定されず、例えば、複数個の流路形成基板10に対して1つのテストパターン400、400Aを形成するようにしてもよく、また、流路形成基板用ウェハ110毎に1つのテストパターン400、400Aを形成するようにしてもよい。   In the first and second embodiments described above, the test patterns 400 and 400A are formed in the regions to be the flow path forming substrates 10 of the flow path forming substrate wafer 110. However, the present invention is not particularly limited thereto. One test pattern 400, 400A may be formed for a plurality of flow path forming substrates 10, and one test pattern 400, 400A is formed for each flow path forming substrate wafer 110. It may be.

さらに、上述した実施形態1及び2では、第1の状態である第1のテストパターン401、401Aと、第2の状態である第2のテストパターン402、402Aとの2つで構成されるテストパターン400、400Aを形成し、第1のテストパターン401、401Aと第2のテストパターン402、402Aとの電気抵抗値を同時に測定するようにしたが、特にこれに限定されず、例えば、1つのテストパターンを形成し、このテストパターンに保護膜を形成する前の状態を第1の状態として、第1の状態のテストパターンの上電極膜の電気抵抗値を測定し、その後、テストパターンに検査用開口部が設けられた保護膜200を形成して第2の状態として、第2の状態でテストパターンの上電極膜の電気抵抗値を測定するようにしてもよい。すなわち、1つのテストパターンに保護膜を形成する前と検査用開口部を有する保護膜を形成した後との両方で電気抵抗値を測定するようにしてもよい。このような場合は、例えば、電気抵抗値を測定するためのプローブを接触させる位置を第1の状態と第2の状態とで同じ位置とする必要がある。また、第1の状態のテストパターンにプローブを接触させることで、上電極膜60に傷が付き、その後の保護膜200を形成する工程で、上電極膜60が剥離して異物が生じてしまう虞がある。また、第1の状態のテストパターンに保護膜を形成してテストパターンを第2の状態にすると、保護膜をスパッタリングにより形成する際の逆スパッタによって、テストパターンの上電極膜がエッチングされるため、第1の状態での電気抵抗値と第2の状態での電気抵抗値との差には、保護膜200に開口部201を形成した際のエッチング量に加えて逆スパッタのエッチング量が加わった値が測定されてしまう。   Furthermore, in the first and second embodiments described above, the test includes two test patterns 401 and 401A that are in the first state and second test patterns 402 and 402A that are in the second state. The patterns 400 and 400A are formed, and the electric resistance values of the first test patterns 401 and 401A and the second test patterns 402 and 402A are measured at the same time. The test pattern is formed, the state before the protective film is formed on the test pattern is set as the first state, the electrical resistance value of the upper electrode film of the test pattern in the first state is measured, and then the test pattern is inspected. The protective film 200 provided with the opening for forming is formed as the second state, and the electrical resistance value of the upper electrode film of the test pattern may be measured in the second state. . That is, the electrical resistance value may be measured both before the protective film is formed on one test pattern and after the protective film having the inspection opening is formed. In such a case, for example, the position where the probe for measuring the electric resistance value is brought into contact with the first state needs to be the same position in the first state and the second state. In addition, when the probe is brought into contact with the test pattern in the first state, the upper electrode film 60 is damaged, and in the process of forming the protective film 200 thereafter, the upper electrode film 60 is peeled off and foreign matter is generated. There is a fear. Further, when the protective film is formed on the test pattern in the first state and the test pattern is in the second state, the upper electrode film of the test pattern is etched by reverse sputtering when the protective film is formed by sputtering. The difference between the electrical resistance value in the first state and the electrical resistance value in the second state includes the etching amount of reverse sputtering in addition to the etching amount when the opening 201 is formed in the protective film 200. The measured value will be measured.

また、上述した実施形態1及び2では、流路形成基板10としてシリコン単結晶基板を例示したが、特にこれに限定されず、例えば、SOI基板、ガラス基板、MgO基板等においても本発明は有効である。また、振動板の最下層に二酸化シリコンからなる弾性膜50を設けるようにしたが、振動板の構成は、特にこれに限定されるものではない。   In the first and second embodiments described above, a silicon single crystal substrate is exemplified as the flow path forming substrate 10, but the present invention is not particularly limited thereto, and the present invention is also effective for an SOI substrate, a glass substrate, an MgO substrate, and the like. It is. Further, the elastic film 50 made of silicon dioxide is provided in the lowermost layer of the diaphragm, but the structure of the diaphragm is not particularly limited to this.

なお、上述した実施形態1及び2では、液体噴射ヘッドの一例としてインクジェット式記録ヘッドを挙げて説明したが、本発明は広く液体噴射ヘッド全般を対象としたものであり、インク以外の液体を噴射する液体噴射ヘッドにも勿論適用することができる。その他の液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる各種の記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ELディスプレー、FED(電界放出ディスプレー)等の電極形成に用いられる電極材料噴射ヘッド、バイオchip製造に用いられる生体有機物噴射ヘッド等が挙げられる。   In the first and second embodiments described above, the ink jet recording head has been described as an example of the liquid ejecting head. However, the present invention is widely applied to all liquid ejecting heads and ejects liquids other than ink. Of course, the invention can also be applied to a liquid jet head. Other liquid ejecting heads include, for example, various recording heads used in image recording apparatuses such as printers, color material ejecting heads used in the manufacture of color filters such as liquid crystal displays, organic EL displays, and FEDs (field emission displays). Examples thereof include an electrode material ejection head used for electrode formation, a bioorganic matter ejection head used for biochip production, and the like.

また、本発明は、インクジェット式記録ヘッドに代表される液体噴射ヘッドに搭載されるアクチュエータ装置の製造方法に限られず、他の装置に搭載されるアクチュエータ装置の製造方法にも適用することができる。   The present invention is not limited to a method for manufacturing an actuator device mounted on a liquid ejecting head typified by an ink jet recording head, and can also be applied to a method for manufacturing an actuator device mounted on another device.

実施形態1に係る記録ヘッドの概略構成を示す分解斜視図である。FIG. 2 is an exploded perspective view illustrating a schematic configuration of the recording head according to the first embodiment. 実施形態1に係る記録ヘッドの平面図及び断面図である。2A and 2B are a plan view and a cross-sectional view of the recording head according to the first embodiment. 実施形態1に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態1に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態1に係る記録ヘッドの製造方法を示す平面図である。6 is a plan view illustrating the method for manufacturing the recording head according to Embodiment 1. FIG. 実施形態1に係る記録ヘッドの製造方法を示す平面図及び断面図である。6A and 6B are a plan view and a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態1に係る記録ヘッドの製造方法を示す平面図である。6 is a plan view illustrating the method for manufacturing the recording head according to Embodiment 1. FIG. 実施形態1に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態1に係る記録ヘッドの製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the recording head manufacturing method according to the first embodiment. 実施形態1の他の例を示す記録ヘッドの平面図及び断面図である。6A and 6B are a plan view and a cross-sectional view of a recording head showing another example of Embodiment 1. FIG. 実施形態2に係る記録ヘッドの要部を拡大した平面図である。FIG. 6 is an enlarged plan view of a main part of a recording head according to a second embodiment.

符号の説明Explanation of symbols

10 流路形成基板、 12 圧力発生室、 13 連通部、 14 インク供給路、 15 連通路、 20 ノズルプレート、 21 ノズル開口、 30 保護基板、 31 リザーバ部、 32 圧電素子保持部、 40 コンプライアンス基板、 60 下電極膜、 70 圧電体層、 80 上電極膜、 90 リード電極、 100 リザーバ、 120 駆動回路、 121 接続配線、 200 保護膜、 201 開口部、 202 接続孔、 203、203A 端子露出部、 204、204A 検査用開口部、 300 圧電素子、 400、400A テストパターン、 401、401A 第1のテストパターン、 402、402A 第2のテストパターン   DESCRIPTION OF SYMBOLS 10 Flow path formation board | substrate, 12 Pressure generation chamber, 13 Communication part, 14 Ink supply path, 15 Communication path, 20 Nozzle plate, 21 Nozzle opening, 30 Protection board, 31 Reservoir part, 32 Piezoelectric element holding part, 40 Compliance board, 60 lower electrode film, 70 piezoelectric layer, 80 upper electrode film, 90 lead electrode, 100 reservoir, 120 drive circuit, 121 connection wiring, 200 protective film, 201 opening, 202 connection hole, 203, 203A terminal exposed part, 204 , 204A inspection opening, 300 piezoelectric element, 400, 400A test pattern, 401, 401A first test pattern, 402, 402A second test pattern

Claims (10)

基板の一方面に下電極、圧電体層及び上電極からなる圧電素子を形成し、該圧電素子を覆う絶縁材料からなる保護膜を形成した後、該保護膜の前記上電極に相対向する領域をエッチングすることにより、当該上電極を露出する開口部を形成するアクチュエータ装置の製造方法であって、
前記基板上に前記圧電素子の電極とは電気的に不連続で且つ前記上電極と同一層を有するテストパターンを形成し、該テストパターンを前記圧電素子を覆う前記保護膜で覆うと共に、前記保護膜の前記テストパターンの前記上電極に相対向する領域を前記開口部と同時にエッチングすることにより当該上電極を露出する検査用開口部を形成し、
前記テストパターンに前記検査用開口部が形成されていない第1の状態で、当該テストパターンの前記上電極の電気抵抗値を測定し、前記テストパターンに前記検査用開口部を有する前記保護膜が形成された第2の状態で、当該テストパターンの前記上電極の電気抵抗値を測定し、前記第1の状態の電気抵抗値と前記第2の電気抵抗値とに基づいて、前記開口部を形成した際の前記上電極のエッチング量を取得する工程を具備することを特徴とするアクチュエータ装置の製造方法。
A region facing the upper electrode of the protective film after forming a piezoelectric element composed of a lower electrode, a piezoelectric layer and an upper electrode on one surface of the substrate, forming a protective film made of an insulating material covering the piezoelectric element Is an actuator device manufacturing method for forming an opening exposing the upper electrode by etching,
A test pattern that is electrically discontinuous with the electrode of the piezoelectric element and has the same layer as the upper electrode is formed on the substrate, and the test pattern is covered with the protective film that covers the piezoelectric element, and the protection Forming a test opening that exposes the upper electrode by simultaneously etching the region opposite to the upper electrode of the test pattern of the film;
In the first state in which the inspection opening is not formed in the test pattern, the electrical resistance value of the upper electrode of the test pattern is measured, and the protective film having the inspection opening in the test pattern In the formed second state, the electrical resistance value of the upper electrode of the test pattern is measured, and the opening is formed based on the electrical resistance value in the first state and the second electrical resistance value. A method for manufacturing an actuator device, comprising: obtaining an etching amount of the upper electrode when formed.
前記第2の状態が、前記テストパターンを覆う前記保護膜の前記検査用開口部の外側に前記上電極を露出する端子露出部を2つ以上形成した状態であると共に、前記電気抵抗値の測定を前記端子露出部で行うことを特徴とする請求項1記載のアクチュエータ装置の製造方法。   The second state is a state in which two or more terminal exposed portions exposing the upper electrode are formed outside the inspection opening of the protective film covering the test pattern, and the measurement of the electric resistance value is performed. 2. The method of manufacturing an actuator device according to claim 1, wherein the terminal exposed portion is performed. 前記テストパターンが、前記下電極、前記圧電体層及び前記上電極と同一層で構成されていることを特徴とする請求項1又は2記載のアクチュエータ装置の製造方法。   3. The method for manufacturing an actuator device according to claim 1, wherein the test pattern is formed of the same layer as the lower electrode, the piezoelectric layer, and the upper electrode. 前記テストパターンの電気抵抗値の測定を四端子法によって行うことを特徴とする請求項1〜3の何れか一項に記載のアクチュエータ装置の製造方法。   The method for manufacturing an actuator device according to any one of claims 1 to 3, wherein the electric resistance value of the test pattern is measured by a four-terminal method. 前記第1の状態が、前記圧電素子及び前記テストパターンを覆う前記保護膜を形成する前の状態であることを特徴とする請求項1〜4の何れか一項に記載のアクチュエータ装置の製造方法。   5. The method for manufacturing an actuator device according to claim 1, wherein the first state is a state before forming the protective film covering the piezoelectric element and the test pattern. 6. . 前記テストパターンを2つ形成すると共に、前記第1の状態が、一方のテストパターンに、前記検査用開口部が設けられていない前記保護膜を形成した状態であり、且つ第2の状態が、他方のテストパターンに、前記検査用開口部が設けられた前記保護膜を形成した状態であることを特徴とする請求項1〜4の何れか一項に記載のアクチュエータ装置の製造方法。   Two test patterns are formed, and the first state is a state in which the protective film in which the inspection opening is not provided in one test pattern, and the second state is: 5. The method of manufacturing an actuator device according to claim 1, wherein the protective film provided with the inspection opening is formed on the other test pattern. 6. 前記テストパターンとして、前記上電極を十字形状に形成すると共に、前記第1の状態として、一方のテストパターンを前記保護膜で覆い且つ当該テストパターンの4つの端部を露出する端子露出部を形成した状態とし、前記第2の状態として、他方のテストパターンを前記保護膜で覆い且つ当該テストパターンの4つの端部を露出する端子露出部と、十字形状の交差する領域を露出する前記検査用開口部とを形成した状態とし、2つのテストパターンの前記端子露出部により露出された端部の互いに隣接する一対に電流を流すと共に、他の端部間の電位差を測定することで電気抵抗値を測定することを特徴とする請求項6記載のアクチュエータ装置の製造方法。   As the test pattern, the upper electrode is formed in a cross shape, and as the first state, one test pattern is covered with the protective film, and a terminal exposed portion exposing the four end portions of the test pattern is formed. In the second state, the second test state is covered with the protective film, and the terminal exposed portion exposing the four end portions of the test pattern and the cross-shaped crossing region are exposed. An electrical resistance value is obtained by passing a current through a pair of adjacent ends exposed by the terminal exposed portions of the two test patterns and measuring a potential difference between the other ends in a state where an opening is formed. The method of manufacturing an actuator device according to claim 6, wherein: 前記圧電素子から引き出される引き出し配線を形成すると共に、前記テストパターンの前記端子露出部により露出された前記上電極に、前記引き出し配線と同一層からなり且つ前記引き出し配線とは電気的に不連続なテスト用引き出し配線を形成した後、前記テストパターンの前記第1の状態及び前記第2の状態での電気抵抗値の測定を、前記テスト用引き出し配線を介して行うことを特徴とする請求項7記載のアクチュエータ装置の製造方法。   A lead-out wiring led out from the piezoelectric element is formed, and the upper electrode exposed by the terminal exposed portion of the test pattern is made of the same layer as the lead-out wiring and is electrically discontinuous with the lead-out wiring. 8. The electrical resistance value in the first state and the second state of the test pattern is formed through the test lead wire after the test lead wire is formed. A manufacturing method of the actuator device described. 前記上電極の前記エッチング量を取得する工程によって取得した当該エッチング量をフィードバックして前記開口部のエッチング量を制御することを特徴とする請求項1〜8の何れか一項に記載のアクチュエータ装置の製造方法。   The actuator device according to any one of claims 1 to 8, wherein the etching amount of the opening is controlled by feeding back the etching amount acquired in the step of acquiring the etching amount of the upper electrode. Manufacturing method. 請求項1〜9の何れか一項に記載の製造方法によって、液体を噴射するノズル開口に連通する圧力発生室が設けられた流路形成基板の一方面に、前記アクチュエータ装置を形成することを特徴とする液体噴射ヘッドの製造方法。   The manufacturing method according to claim 1, wherein the actuator device is formed on one surface of a flow path forming substrate provided with a pressure generating chamber communicating with a nozzle opening for ejecting liquid. A manufacturing method of a liquid jet head characterized by the above.
JP2006308369A 2006-11-14 2006-11-14 Manufacturing method of actuator device and manufacturing method of liquid injection head Withdrawn JP2008124343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006308369A JP2008124343A (en) 2006-11-14 2006-11-14 Manufacturing method of actuator device and manufacturing method of liquid injection head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006308369A JP2008124343A (en) 2006-11-14 2006-11-14 Manufacturing method of actuator device and manufacturing method of liquid injection head

Publications (1)

Publication Number Publication Date
JP2008124343A true JP2008124343A (en) 2008-05-29

Family

ID=39508755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006308369A Withdrawn JP2008124343A (en) 2006-11-14 2006-11-14 Manufacturing method of actuator device and manufacturing method of liquid injection head

Country Status (1)

Country Link
JP (1) JP2008124343A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218567A (en) * 2008-02-14 2009-09-24 Seiko Epson Corp Method of manufacturing actuator apparatus, method of manufacturing liquid jet head, liquid jet head, and liquid jet apparatus
US9937717B2 (en) 2016-01-25 2018-04-10 Seiko Epson Corporation Piezoelectric device, inspection method for piezoelectric device, and liquid ejecting head

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218567A (en) * 2008-02-14 2009-09-24 Seiko Epson Corp Method of manufacturing actuator apparatus, method of manufacturing liquid jet head, liquid jet head, and liquid jet apparatus
US9937717B2 (en) 2016-01-25 2018-04-10 Seiko Epson Corporation Piezoelectric device, inspection method for piezoelectric device, and liquid ejecting head
US10214015B2 (en) 2016-01-25 2019-02-26 Seiko Epson Corporation Piezoelectric device, inspection method for piezoelectric device, and liquid ejecting head

Similar Documents

Publication Publication Date Title
JP4321552B2 (en) Actuator device and liquid jet head
JP5321805B2 (en) Method for manufacturing actuator device, method for manufacturing liquid jet head, liquid jet head, and liquid jet device
JP4321618B2 (en) Liquid ejecting head and manufacturing method thereof
JP2008010528A (en) Actuator device, liquid injection head, and liquid injection apparatus
JP2006231909A (en) Liquid jetting head and liquid jetting apparatus
JP2007194373A (en) Manufacturing method of silicon device and manufacturing method of liquid injection head
JP4844717B2 (en) Method for manufacturing liquid jet head
JP4525898B2 (en) Method for manufacturing liquid jet head and liquid jet head
JP2009081262A (en) Method for manufacturing actuator device, and method for manufacturing liquid spray head
JP2008124343A (en) Manufacturing method of actuator device and manufacturing method of liquid injection head
JP2008119968A (en) Manufacturing method for liquid jetting head
JP4645024B2 (en) Method for manufacturing actuator device
JP5019027B2 (en) Method for manufacturing liquid jet head
JP4911301B2 (en) Micro device manufacturing method and liquid jet head manufacturing method
JPH11157070A (en) Ink jet recording head
JP4784735B2 (en) Piezoelectric actuator, liquid ejecting apparatus, and method of manufacturing piezoelectric actuator
JP5024509B2 (en) Micro device manufacturing method and liquid jet head manufacturing method
JP2006007549A (en) Liquid jet head and liquid jet device
JP2006205427A (en) Liquid jet head and liquid jet device
JP2010087102A (en) Evaluation method of actuator device and evaluation method of liquid injection head
JP2007216433A (en) Penetration method and manufacturing method for liquid jet head
JP2006224609A (en) Method for manufacturing liquid injection head
JP2006264044A (en) Manufacturing method for actuator device, actuator device, and liquid jet head and liquid jet apparatus
JP2005271215A (en) Manufacturing method for silicon device, manufacturing method for liquid jet head and liquid jet head
JP2009029019A (en) Liquid jetting head and liquid jetting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111216