JP2008120014A - Surface protective tape and method of manufacturing semiconductor device using it - Google Patents

Surface protective tape and method of manufacturing semiconductor device using it Download PDF

Info

Publication number
JP2008120014A
JP2008120014A JP2006308233A JP2006308233A JP2008120014A JP 2008120014 A JP2008120014 A JP 2008120014A JP 2006308233 A JP2006308233 A JP 2006308233A JP 2006308233 A JP2006308233 A JP 2006308233A JP 2008120014 A JP2008120014 A JP 2008120014A
Authority
JP
Japan
Prior art keywords
tape
shrinkage
metallic
surface protection
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006308233A
Other languages
Japanese (ja)
Other versions
JP4874769B2 (en
Inventor
Noriko Shimizu
紀子 清水
Tetsuya Kurosawa
哲也 黒澤
Shinya Taku
真也 田久
Miyoshi Kiritani
美佳 桐谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006308233A priority Critical patent/JP4874769B2/en
Publication of JP2008120014A publication Critical patent/JP2008120014A/en
Application granted granted Critical
Publication of JP4874769B2 publication Critical patent/JP4874769B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface protective tape which has a reduced shrinking tendency and can control chipping due to interference with chips after a process of grinding the back surface. <P>SOLUTION: The surface protective tape comprises a non-metallic tape 11 serving as the substrate, an adhesive layer 12 formed on one side of the non-metallic tape and a shrinkage-preventing metal layer 13 formed on one or both sides of the non-metallic tape and controlling the shrinkage of the non-metallic tape. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、DBG(Dicing Before Grinding)技術におけるウェーハの裏面研削工程で使用される表面保護テープ、及びこの表面保護テープを用いた半導体装置の製造方法に関する。   The present invention relates to a surface protection tape used in a wafer back grinding process in DBG (Dicing Before Grinding) technology, and a method of manufacturing a semiconductor device using the surface protection tape.

近年、カード状の薄いパッケージに実装するため、あるいは複数の半導体チップを積層して実装面積を削減するために、半導体チップの薄厚化が望まれている。しかし、素子形成の終了したウェーハの裏面を研削して薄厚化し、ダイシングして個々の半導体チップに分割すると、ウェーハが割れたり裏面チッピングが発生したりする。また、薄いウェーハはハンドリングが難しく、製造装置間の搬送時にも破損する恐れがある。   In recent years, it has been desired to reduce the thickness of a semiconductor chip in order to mount it on a thin card-like package or to reduce the mounting area by stacking a plurality of semiconductor chips. However, if the back surface of the wafer on which element formation has been completed is ground and thinned, diced and divided into individual semiconductor chips, the wafer is cracked or back surface chipping occurs. In addition, thin wafers are difficult to handle and may be damaged during transport between manufacturing apparatuses.

このようなウェーハの割れや裏面チッピングを極力減らすために、DBG技術(先ダイシング法)が採用されている。DBGでは、ウェーハの主表面(素子形成面側)から所定の深さに切り込み(溝)を入れた後、ウェーハの裏面を研削及び研磨することにより個片化と薄厚化を同時に行う(例えば特許文献1参照)。   In order to reduce such wafer cracking and back surface chipping as much as possible, DBG technology (first dicing method) is employed. In DBG, after cutting (grooves) to a predetermined depth from the main surface (element forming surface side) of the wafer, the back surface of the wafer is ground and polished to simultaneously singulate and thin (for example, patents) Reference 1).

ところで、上記裏面研削工程では、ウェーハの主表面にBSGテープ(表面保護テープ)を貼り付けて保護した状態でウェーハの裏面を研削及び研磨して除去する。このDBGの研削工程で使用されるBSGテープには、通常、ノンメタリックテープが使用されている。しかしながら、ノンメタリックテープは、その材料特性からテープが縮み、裏面研削後の工程でチップが互いに干渉してチッピング(カケ)を起こす問題がある。
特開昭61−112345号公報
By the way, in the said back surface grinding process, the back surface of a wafer is ground and grind | polished and removed in the state which affixed and protected the BSG tape (surface protection tape) on the main surface of a wafer. As the BSG tape used in this DBG grinding process, a non-metallic tape is usually used. However, the non-metallic tape has a problem that the tape shrinks due to its material characteristics and the chips interfere with each other in the post-grinding process to cause chipping.
JP 61-112345 A

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、テープの縮みを抑制して、裏面研削工程の後においてチップの干渉によるチッピングを抑制できる表面保護テープを提供することにある。   The present invention has been made in view of the circumstances as described above, and an object of the present invention is to provide a surface protection tape capable of suppressing chipping due to chip interference after the back grinding process by suppressing tape shrinkage. There is to do.

また、裏面研削工程の後においてチップの干渉によるチッピングを抑制できる半導体装置の製造方法を提供することにある。   Another object of the present invention is to provide a semiconductor device manufacturing method capable of suppressing chipping due to chip interference after the back surface grinding step.

この発明の一態様によると、基材となるノンメタリックテープと、前記ノンメタリックテープの一方の面に形成された接着剤層と、前記ノンメタリックテープの一方または他方の面に形成され、前記ノンメタリックテープの収縮を抑制する収縮防止メタル層とを具備する表面保護テープが提供される。   According to one aspect of the present invention, the nonmetallic tape as a base material, the adhesive layer formed on one surface of the nonmetallic tape, the nonmetallic tape formed on one or the other surface of the nonmetallic tape, There is provided a surface protection tape comprising a shrinkage-preventing metal layer that suppresses shrinkage of a metallic tape.

この発明の他の一態様によると、第1のノンメタリックテープと、前記第1のノンメタリックテープの一方の面に接着され、前記第1のノンメタリックテープと共に基材となる第2のノンメタリックテープと、前記第1のノンメタリックテープと前記第2のノンメタリックテープとの間に介在され、前記第1,第2のノンメタリックテープの収縮を抑制する収縮防止メタル層と、前記第1または第2のノンメタリックテープの一方の面に形成された接着剤層とを具備する表面保護テープが提供される。   According to another aspect of the present invention, a first non-metallic tape and a second non-metallic tape that is bonded to one surface of the first non-metallic tape and serves as a base material together with the first non-metallic tape. An anti-shrinkage metal layer interposed between the first non-metallic tape and the first non-metallic tape to suppress shrinkage of the first and second non-metallic tapes; A surface protection tape comprising an adhesive layer formed on one surface of a second non-metallic tape is provided.

この発明の更に他の一態様によると、半導体ウェーハ中に半導体素子を形成する工程と、前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして素子形成面に溝を形成する工程と、前記半導体ウェーハにおける前記半導体素子の形成面に表面保護テープを貼り付ける工程と、前記半導体ウェーハにおける前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで除去する工程とを具備し、前記表面保護テープは、基材となるノンメタリックテープと、前記ノンメタリックテープの一方の面に形成され、前記半導体ウェーハにおける前記半導体素子の形成面に貼り付けられる接着剤層と、前記ノンメタリックテープの一方または他方の面に形成され、前記ノンメタリックテープの収縮を抑制する収縮防止メタル層とを備える半導体装置の製造方法が提供される。   According to still another aspect of the present invention, a step of forming a semiconductor element in a semiconductor wafer, a step of half-cut dicing the semiconductor wafer along a dicing line, and forming a groove on an element forming surface, Attaching the surface protection tape to the semiconductor element formation surface of the semiconductor wafer; and removing the back surface of the semiconductor element formation surface of the semiconductor wafer to at least the depth reaching the groove; The protective tape is a non-metallic tape as a base material, an adhesive layer formed on one surface of the non-metallic tape, and affixed to the semiconductor element forming surface of the semiconductor wafer, and one of the non-metallic tape. Alternatively, a shrinkage-preventing mem- ber formed on the other surface and suppressing shrinkage of the non-metallic tape. The method of manufacturing a semiconductor device and a Le layer.

この発明の別の一態様によると、半導体ウェーハ中に半導体素子を形成する工程と、前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして素子形成面に溝を形成する工程と、前記半導体ウェーハにおける前記半導体素子の形成面に表面保護テープを貼り付ける工程と、前記半導体ウェーハにおける前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで除去する工程とを具備し、前記表面保護テープは、第1のノンメタリックテープと、前記第1のノンメタリックテープの一方の面に形成され、前記第1のノンメタリックテープと共に基材となる第2のノンメタリックテープと、前記第1のノンメタリックテープと前記第2のノンメタリックテープとの間に介在され、前記第1,第2のノンメタリックテープの収縮を抑制する収縮防止メタル層と、前記第1または第2のノンメタリックテープの一方の面に形成され、前記半導体ウェーハにおける前記半導体素子の形成面に貼り付けられる接着剤層とを備える半導体装置の製造方法が提供される。   According to another aspect of the present invention, a step of forming a semiconductor element in a semiconductor wafer, a step of half-cut dicing the semiconductor wafer along a dicing line, and forming a groove on an element forming surface, and the semiconductor Attaching the surface protection tape to the semiconductor element formation surface of the wafer; and removing the back surface of the semiconductor element formation surface of the semiconductor wafer to at least the depth reaching the groove; The tape is formed on one surface of the first non-metallic tape, the first non-metallic tape, the second non-metallic tape serving as a base material together with the first non-metallic tape, and the first non-metallic tape. The first and second non-metallic tapes are interposed between the non-metallic tape and the second non-metallic tape. A shrinkage-preventing metal layer that suppresses shrinkage of the tape, and an adhesive layer that is formed on one surface of the first or second non-metallic tape and is attached to the semiconductor element forming surface of the semiconductor wafer. A method for manufacturing a semiconductor device is provided.

この発明によれば、テープの縮みを抑制して、裏面研削工程の後においてチップの干渉によるチッピングを抑制できる表面保護テープが得られる。   According to the present invention, it is possible to obtain a surface protection tape that can suppress the shrinkage of the tape and suppress chipping due to chip interference after the back grinding process.

また、裏面研削工程の後においてチップの干渉によるチッピングを抑制できる半導体装置の製造方法が得られる。   Further, a semiconductor device manufacturing method capable of suppressing chipping due to chip interference after the back surface grinding process is obtained.

以下、この発明の実施形態について図面を参照して説明する。
[第1の実施形態]
図1及び図2はそれぞれ、この発明の第1の実施形態に係る表面保護テープ(BSGテープ)について説明するための平面図及び断面図である。この第1の実施形態のBSGテープは、基材となるノンメタリックテープ、例えばポリオレフィン(polyolefin)テープ11の一方の面に接着剤層12を形成し、このポリオレフィンテープ11と上記接着剤層12との間に、上記ポリオレフィンテープ11の収縮を抑制する収縮防止メタル層13を介在させた構成になっている。
Embodiments of the present invention will be described below with reference to the drawings.
[First Embodiment]
1 and 2 are a plan view and a cross-sectional view, respectively, for explaining a surface protection tape (BSG tape) according to the first embodiment of the present invention. In the BSG tape of the first embodiment, an adhesive layer 12 is formed on one surface of a non-metallic tape as a base material, for example, a polyolefin tape 11, and the polyolefin tape 11 and the adhesive layer 12 In this structure, an anti-shrinkage metal layer 13 for suppressing the shrinkage of the polyolefin tape 11 is interposed.

そして、半導体ウェーハ中に半導体素子を形成し、この半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして素子形成面に溝を形成した後、半導体素子の形成面に表面保護テープの接着剤層12を貼り付ける。引き続き、半導体素子の形成面の裏面を、少なくとも上記溝に達する深さまで研削して個片化と薄厚化を行い、半導体チップを形成する。   Then, a semiconductor element is formed in the semiconductor wafer, the semiconductor wafer is half-cut and diced along a dicing line to form a groove on the element forming surface, and then an adhesive layer of a surface protection tape is formed on the semiconductor element forming surface. 12 is pasted. Subsequently, the back surface of the surface on which the semiconductor element is formed is ground to a depth that reaches at least the groove so as to be divided into individual pieces and thinned to form a semiconductor chip.

上記収縮防止メタル層13は、ポリオレフィンテープ11を貼る方向(図示矢印A)と平行な方向に沿って延設された金属系物質の板、膜、箔及び線などで形成される。この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13の幅は0.5μm程度からウェーハサイズに相当する任意の値を選択でき、収縮防止メタル層13の厚さは0.5μm程度から接着剤層12に相当する値を選択できる。   The shrinkage-preventing metal layer 13 is formed of a metal-based material plate, film, foil, wire, or the like that extends along a direction parallel to the direction in which the polyolefin tape 11 is applied (arrow A in the figure). As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The width of the shrinkage prevention metal layer 13 can be selected from an arbitrary value corresponding to the wafer size from about 0.5 μm, and the thickness of the shrinkage prevention metal layer 13 can be selected from about 0.5 μm to a value corresponding to the adhesive layer 12. it can.

なお、上記収縮防止メタル層13は、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。   Note that the shrinkage-preventing metal layer 13 can be adhered to the back surface of the adhesive layer 12 in the tape 11 as long as the thickness does not greatly affect the variation in the thickness of the tape 11.

上記のような構成の表面保護テープによれば、裏面研削工程の後において収縮防止メタル層13により、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   According to the surface protection tape having the above-described configuration, the shrinkage-preventing metal layer 13 can suppress shrinkage of the polyolefin tape 11 that is the base material after the back surface grinding step, thereby suppressing chipping due to chip interference.

(変形例1)
図3は、上記図1及び図2に示した表面保護テープの変形例を示す平面図である。この表面保護テープは、プリカットテープに適用したものであり、ウェーハと同じ外形並びにサイズにカットして用いられる。収縮防止メタル層13はウェーハ10の中心を横切るように延設された金属系物質の板、膜、箔及び線などで形成される。この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。収縮防止メタル層13の幅は0.5μm程度からウェーハサイズに相当する任意の値を選択でき、収縮防止メタル層13の厚さは0.5μm程度から接着剤層12に相当する値を選択できる。
(Modification 1)
FIG. 3 is a plan view showing a modification of the surface protection tape shown in FIGS. 1 and 2. This surface protection tape is applied to a pre-cut tape, and is used after being cut into the same external shape and size as the wafer. The shrinkage-preventing metal layer 13 is formed of a metal-based material plate, film, foil, line, or the like that extends across the center of the wafer 10. As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The width of the shrinkage prevention metal layer 13 can be selected from an arbitrary value corresponding to the wafer size from about 0.5 μm, and the thickness of the shrinkage prevention metal layer 13 can be selected from about 0.5 μm to a value corresponding to the adhesive layer 12. .

また、上記収縮防止メタル層13は、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。   Further, the shrinkage-preventing metal layer 13 can be bonded to the back surface of the adhesive layer 12 in the tape 11 as long as it does not greatly affect the thickness variation of the tape 11.

このような構成であっても、裏面研削工程の後において、基材であるポリオレフィンテープ11の縮みを上記収縮防止メタル層13により抑制して、チップの干渉によるチッピングを抑制できる。   Even in such a configuration, after the back surface grinding step, the shrinkage of the polyolefin tape 11 as the base material can be suppressed by the shrinkage-preventing metal layer 13, and chipping due to chip interference can be suppressed.

[第2の実施形態]
図4は、この発明の第2の実施形態に係る表面保護テープの平面図である。この第2の実施形態のBSGテープは、基材となるノンメタリックテープ、例えばポリオレフィンテープ11の一方の面に接着剤層12を形成し、このポリオレフィンテープ11と上記接着剤層12との間に、上記ポリオレフィンテープ11の収縮を抑制する収縮防止メタル層13−1,13−2,13−3を介在させた構成になっている。
[Second Embodiment]
FIG. 4 is a plan view of a surface protection tape according to the second embodiment of the present invention. In the BSG tape of the second embodiment, an adhesive layer 12 is formed on one surface of a non-metallic tape serving as a base material, for example, a polyolefin tape 11, and the polyolefin tape 11 and the adhesive layer 12 are interposed between them. The shrinkage-preventing metal layers 13-1, 13-2, and 13-3 that suppress the shrinkage of the polyolefin tape 11 are interposed.

上記表面保護テープは、収縮防止メタル層13−1,13−2,13−3がポリオレフィンテープ11を貼る方向Aと平行な方向に沿って延設された複数本の金属系物質の板、膜、箔及び線などで形成される。上記収縮防止メタル層13−1,13−2,13−3間の距離は、ポリオレフィンテープ11の収縮の影響を受けない距離に設定されている。図4では3本の収縮防止メタル層13−1,13−2,13−3を設けているが、2本でも良く、4本以上でも構わない。   The surface protection tape includes a plurality of metal-based material plates and films in which the shrinkage-preventing metal layers 13-1, 13-2, and 13-3 extend along a direction parallel to the direction A in which the polyolefin tape 11 is applied. , Foil and wire. The distance between the shrinkage-preventing metal layers 13-1, 13-2, 13-3 is set to a distance that is not affected by the shrinkage of the polyolefin tape 11. In FIG. 4, the three anti-shrinkage metal layers 13-1, 13-2, and 13-3 are provided, but two layers or four or more layers may be used.

上記金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13−1,13−2,13−3の幅は0.5μm程度以上から任意の値を選択でき、収縮防止メタル層13の厚さは0.5μm程度から接着剤層12に相当する値を選択できる。   As the metal-based material, a metal such as aluminum or copper can be used, but various alloys can be used instead of a single element metal. The width of the shrinkage-preventing metal layers 13-1, 13-2, 13-3 can be set to an arbitrary value from about 0.5 μm or more, and the thickness of the shrinkage-preventing metal layer 13 is from about 0.5 μm. A value corresponding to can be selected.

また、上記収縮防止メタル層13−1,13−2,13−3は、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。   Further, the shrinkage-preventing metal layers 13-1, 13-2, and 13-3 are bonded to the back surface of the adhesive layer 12 in the tape 11 as long as the thickness does not greatly affect the variation in the thickness of the tape 11. It is also possible to do.

上記のような構成の表面保護テープによれば、裏面研削工程の後において収縮防止メタル層13−1,13−2,13−3により、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   According to the surface protection tape having the above-described configuration, the shrinkage prevention metal layers 13-1, 13-2, and 13-3 after the back surface grinding step suppress shrinkage of the polyolefin tape 11 that is the base material. Chipping due to chip interference can be suppressed.

(変形例2)
図5は、上記図4に示した表面保護テープの変形例を示す平面図である。この表面保護テープは、プリカットテープに適用したものであり、ウェーハと同じ外形並びにサイズにカットして用いられる。収縮防止メタル層13−1,13−2,13−3はウェーハ10を横切るように延設された複数本の金属系物質の板、膜、箔及び線などで形成される。上記収縮防止メタル層13−1,13−2,13−3間の距離は、ポリオレフィンテープ11の収縮の影響を受けない距離に設定されている。図5では3本の収縮防止メタル層13−1,13−2,13−3を設けているが、2本でも良く、4本以上でも構わない。
(Modification 2)
FIG. 5 is a plan view showing a modification of the surface protection tape shown in FIG. This surface protection tape is applied to a pre-cut tape, and is used after being cut into the same external shape and size as the wafer. The shrinkage-preventing metal layers 13-1, 13-2, and 13-3 are formed of a plurality of metal material plates, films, foils, lines, and the like that extend across the wafer 10. The distance between the shrinkage-preventing metal layers 13-1, 13-2, 13-3 is set to a distance that is not affected by the shrinkage of the polyolefin tape 11. In FIG. 5, three anti-shrinkage metal layers 13-1, 13-2, and 13-3 are provided, but two or four or more may be used.

この金属系物質としてはアルミニウムや銅などの金属を用いることができる。また、単一元素の金属ではなく、種々の合金を用いることもできる。この収縮防止メタル層13−1,13−2,13−3の幅は0.5μm程度以上から任意の値を選択でき、収縮防止メタル層13−1,13−2,13−3の厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13−1,13−2,13−3は、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。   As this metallic material, metals such as aluminum and copper can be used. Further, various alloys can be used instead of a single element metal. The width of the shrinkage-preventing metal layers 13-1, 13-2, 13-3 can be selected from an arbitrary value of about 0.5 μm or more, and the thickness of the shrinkage-preventing metal layers 13-1, 13-2, 13-3. The value corresponding to the adhesive layer 12 can be selected from about 0.5 μm. Further, the shrinkage-preventing metal layers 13-1, 13-2, and 13-3 are bonded to the back surface of the adhesive layer 12 in the tape 11 as long as the thickness does not greatly affect the variation in the thickness of the tape 11. It is also possible to do.

このような構成であっても、裏面研削工程の後において収縮防止メタル層13−1,13−2,13−3により、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   Even in such a configuration, the shrinkage-preventing metal layers 13-1, 13-2, and 13-3 are prevented from shrinkage of the polyolefin tape 11 that is the base material after the back surface grinding process, and due to chip interference. Chipping can be suppressed.

[第3の実施形態]
図6は、この発明の第3の実施形態に係る表面保護テープの平面図である。この第3の実施形態のBSGテープは、基材となるノンメタリックテープ、例えばポリオレフィンテープ11の一方の面に接着剤層12を形成し、このポリオレフィンテープ11と上記接着剤層12との間に、上記ポリオレフィンテープ11の収縮を抑制する収縮防止メタル層13Aを介在させた構成になっている。
[Third Embodiment]
FIG. 6 is a plan view of a surface protection tape according to a third embodiment of the present invention. In the BSG tape of the third embodiment, an adhesive layer 12 is formed on one surface of a non-metallic tape as a base material, for example, a polyolefin tape 11, and the polyolefin tape 11 and the adhesive layer 12 are interposed between them. The shrinkage preventing metal layer 13 </ b> A for suppressing the shrinkage of the polyolefin tape 11 is interposed.

上記収縮防止メタル層13Aは、格子状の金属系物質の板、膜及び箔などで形成される。上記収縮防止メタル層13Aにおける格子間の距離は、ポリオレフィンテープ11の収縮の影響を受けない距離に設定されている。   The shrinkage-preventing metal layer 13A is formed of a lattice-like metal material plate, film, foil, or the like. The distance between the lattices in the shrinkage-preventing metal layer 13A is set to a distance that is not affected by the shrinkage of the polyolefin tape 11.

この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13Aの格子の幅は0.5μm程度から任意の値を選択でき、収縮防止メタル層13Aの厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13Aは、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。   As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. An arbitrary value can be selected from about 0.5 μm for the lattice width of the anti-shrinkage metal layer 13A, and a value corresponding to the adhesive layer 12 can be selected from about 0.5 μm for the thickness of the anti-shrinkage metal layer 13A. Further, the shrinkage-preventing metal layer 13 </ b> A can be adhered to the back surface of the adhesive layer 12 in the tape 11 as long as it does not greatly affect the thickness variation of the tape 11.

上記のような構成の表面保護テープによれば、裏面研削工程の後において収縮防止メタル層13Aにより、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   According to the surface protection tape having the above-described configuration, the shrinkage-preventing metal layer 13A can suppress shrinkage of the polyolefin tape 11 serving as the base material after the back surface grinding step, thereby suppressing chipping due to chip interference.

(変形例3)
図7は、上記図6に示した表面保護テープの変形例を示す平面図である。この表面保護テープは、プリカットテープに適用したものであり、ウェーハと同じ外形並びにサイズにカットして用いられる。収縮防止メタル層13Aは、ウェーハ10に対応する格子状の金属系物質の板、膜及び箔などで形成される。この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。収縮防止メタル層13Aの幅は0.5μm程度からウェーハサイズに相当する任意の値を選択でき、収縮防止メタル層13Aの厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13Aは、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。
(Modification 3)
FIG. 7 is a plan view showing a modification of the surface protection tape shown in FIG. This surface protection tape is applied to a pre-cut tape, and is used after being cut into the same external shape and size as the wafer. The shrinkage-preventing metal layer 13 </ b> A is formed of a grid-like metal material plate, film, foil, or the like corresponding to the wafer 10. As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. An arbitrary value corresponding to the wafer size can be selected from about 0.5 μm for the width of the shrinkage-preventing metal layer 13A, and a value corresponding to the adhesive layer 12 can be selected for the thickness of the anti-shrinkage metal layer 13A from about 0.5 μm. . Further, the shrinkage-preventing metal layer 13 </ b> A can be adhered to the back surface of the adhesive layer 12 in the tape 11 as long as it does not greatly affect the thickness variation of the tape 11.

このような構成であっても、裏面研削工程の後において収縮防止メタル層13Aにより、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   Even in such a configuration, the shrinkage prevention metal layer 13A can suppress shrinkage of the polyolefin tape 11 that is the base material after the back grinding step, thereby suppressing chipping due to chip interference.

[第4の実施形態]
図8は、この発明の第4の実施形態に係る表面保護テープの平面図である。この第4の実施形態のBSGテープは、基材となるノンメタリックテープ、例えばポリオレフィンテープ11の一方の面に接着剤層12を形成し、このポリオレフィンテープ11と上記接着剤層12との間に、上記ポリオレフィンテープ11の収縮を抑制する収縮防止メタル層13Bを介在させた構成になっている。
[Fourth Embodiment]
FIG. 8 is a plan view of a surface protection tape according to the fourth embodiment of the present invention. In the BSG tape of the fourth embodiment, an adhesive layer 12 is formed on one surface of a non-metallic tape as a base material, for example, a polyolefin tape 11, and the polyolefin tape 11 and the adhesive layer 12 are interposed between the polyolefin tape 11 and the adhesive layer 12. The shrinkage-preventing metal layer 13B that suppresses the shrinkage of the polyolefin tape 11 is interposed.

上記収縮防止メタル層13Bは、ウェーハの外周に沿った環状の金属系物質の板、膜、箔及び線などで形成される。   The shrinkage-preventing metal layer 13B is formed of an annular metal material plate, film, foil, line, or the like along the outer periphery of the wafer.

この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13Bの幅は0.5μm程度以上の任意の値を選択でき、収縮防止メタル層13Bの厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13Bは、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。   As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The shrinkage prevention metal layer 13B can have an arbitrary width of about 0.5 μm or more, and the shrinkage prevention metal layer 13B can have a thickness corresponding to the adhesive layer 12 from about 0.5 μm. Further, the shrinkage-preventing metal layer 13B can be adhered to the back surface of the adhesive layer 12 in the tape 11 as long as it does not greatly affect the thickness variation of the tape 11.

上記のような構成の表面保護テープによれば、裏面研削工程の後において収縮防止メタル層13Bにより、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   According to the surface protection tape having the above-described configuration, the shrinkage-preventing metal layer 13B can suppress shrinkage of the polyolefin tape 11 serving as the base material after the back surface grinding step, thereby suppressing chipping due to chip interference.

(変形例4)
図9は、上記図8に示した表面保護テープの変形例を示す平面図である。この表面保護テープは、プリカットテープに適用したものであり、ウェーハと同じ外形並びにサイズにカットして用いられる。収縮防止メタル層13Bはウェーハの外周に沿った環状の金属系物質の板、膜、箔及び線などで形成される。この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13Bの幅は0.5μm程度以上の任意の値を選択でき、収縮防止メタル層13Bの厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13Bは、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着することも可能である。
(Modification 4)
FIG. 9 is a plan view showing a modification of the surface protection tape shown in FIG. This surface protection tape is applied to a pre-cut tape, and is used after being cut into the same external shape and size as the wafer. The shrinkage-preventing metal layer 13B is formed of an annular metal material plate, film, foil, line, or the like along the outer periphery of the wafer. As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The shrinkage prevention metal layer 13B can have an arbitrary width of about 0.5 μm or more, and the shrinkage prevention metal layer 13B can have a thickness corresponding to the adhesive layer 12 from about 0.5 μm. Further, the shrinkage-preventing metal layer 13B can be adhered to the back surface of the adhesive layer 12 in the tape 11 as long as it does not greatly affect the thickness variation of the tape 11.

このような構成であっても、裏面研削工程の後において収縮防止メタル層13Bにより、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   Even in such a configuration, the shrinkage-preventing metal layer 13B can suppress shrinkage of the polyolefin tape 11 that is the base material after the back grinding step, and chipping due to chip interference can be suppressed.

[第5の実施形態]
図10は、この発明の第5の実施形態に係る表面保護テープの平面図である。この第5の実施形態のBSGテープは、基材となるノンメタリックテープ、例えばポリオレフィンテープ11の一方の面に接着剤層12を形成し、このポリオレフィンテープ11と上記接着剤層12との間に、上記ポリオレフィンテープ11の収縮を抑制する収縮防止メタル層13Cを介在させた構成になっている。
[Fifth Embodiment]
FIG. 10 is a plan view of a surface protection tape according to a fifth embodiment of the present invention. In the BSG tape of the fifth embodiment, an adhesive layer 12 is formed on one surface of a non-metallic tape as a base material, for example, a polyolefin tape 11, and the polyolefin tape 11 and the adhesive layer 12 are interposed between them. The shrinkage preventing metal layer 13C for suppressing the shrinkage of the polyolefin tape 11 is interposed.

上記収縮防止メタル層13Cは、ウェーハの外周に沿った円形の金属系物質の板、膜及び箔などで形成される。   The shrinkage-preventing metal layer 13C is formed of a circular metal-based material plate, film, foil, and the like along the outer periphery of the wafer.

この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13の厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13Cは、テープ11における接着剤層12の裏面に接着することも可能である。   As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The thickness of the shrinkage-preventing metal layer 13 can be selected from a value corresponding to the adhesive layer 12 from about 0.5 μm. The shrinkage-preventing metal layer 13C can be adhered to the back surface of the adhesive layer 12 in the tape 11.

上記のような構成の表面保護テープによれば、裏面研削工程の後において収縮防止メタル層13Cにより、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   According to the surface protection tape having the above-described configuration, the shrinkage-preventing metal layer 13 </ b> C can suppress shrinkage of the polyolefin tape 11 that is the base material after the back grinding process, thereby suppressing chipping due to chip interference.

(変形例5)
図11は、上記図10に示した表面保護テープの変形例を示す平面図である。この表面保護テープは、プリカットテープに適用したものであり、ウェーハと同じ外形並びにサイズにカットして用いられる。収縮防止メタル層13Cはウェーハの外周に沿った円形の金属系物質の板、膜及び箔などで形成される。この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13Cの厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13Cは、テープ11における接着剤層12の裏面に接着することも可能である。
(Modification 5)
FIG. 11 is a plan view showing a modification of the surface protection tape shown in FIG. This surface protection tape is applied to a pre-cut tape, and is used after being cut into the same external shape and size as the wafer. The shrinkage-preventing metal layer 13C is formed of a circular metal-based material plate, film, foil, and the like along the outer periphery of the wafer. As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. A value corresponding to the adhesive layer 12 can be selected from about 0.5 μm for the thickness of the shrinkage-preventing metal layer 13C. The shrinkage-preventing metal layer 13C can be adhered to the back surface of the adhesive layer 12 in the tape 11.

このような構成であっても、裏面研削工程の後において収縮防止メタル層13により、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。   Even in such a configuration, the shrinkage-preventing metal layer 13 can suppress shrinkage of the polyolefin tape 11 that is a base material after the back grinding process, and chipping due to chip interference can be suppressed.

[第6の実施形態]
図12は、この発明の第6の実施形態に係る表面保護テープの平面図である。この第6の実施形態のBSGテープは、基材となるノンメタリックテープ、例えばポリオレフィンテープ11の一方の面に接着剤層12を形成し、このポリオレフィンテープ11と上記接着剤層12との間に、上記ポリオレフィンテープ11の収縮を抑制する収縮防止メタル層13−1D,13−2Dを介在させた構成になっている。
[Sixth Embodiment]
FIG. 12 is a plan view of a surface protection tape according to a sixth embodiment of the present invention. In the BSG tape of the sixth embodiment, an adhesive layer 12 is formed on one surface of a non-metallic tape as a base material, for example, a polyolefin tape 11, and the polyolefin tape 11 and the adhesive layer 12 are interposed between them. The shrinkage preventing metal layers 13-1D and 13-2D for suppressing the shrinkage of the polyolefin tape 11 are interposed.

上記収縮防止メタル層13−1D,13−2Dは、ポリオレフィンテープ11を貼る方向Aと平行な方向に沿って延設された金属系物質の板、膜、箔及び線などで形成される。また、収縮防止メタル層13−2Dには、破線で示すウェーハ10のノッチ14に対応する位置に切り欠き部(マーク)15が形成されている。この切り欠き部15は、裏面研削後の工程、特にマウント工程でウェーハの方向が重要になるため、ウェーハのノッチ14に代えて検出することによりXYステージへ搭載する際の位置決めを容易化するものである。   The shrinkage-preventing metal layers 13-1D and 13-2D are formed of a metal-based material plate, film, foil, wire, or the like extending along a direction parallel to the direction A in which the polyolefin tape 11 is applied. Further, the shrinkage prevention metal layer 13-2D has a notch (mark) 15 formed at a position corresponding to the notch 14 of the wafer 10 indicated by a broken line. The notch 15 facilitates positioning when mounted on the XY stage by detecting instead of the notch 14 of the wafer because the direction of the wafer becomes important in the process after back grinding, particularly the mounting process. It is.

この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13−1D,13−2Dの幅は0.5μm程度以上から任意の値を選択でき、収縮防止メタル層13−1,13−2,13−3の厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13−1D,13−2Dは、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着する方法でも可能である。   As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The shrinkage prevention metal layers 13-1D and 13-2D can have an arbitrary width selected from about 0.5 μm or more, and the shrinkage prevention metal layers 13-1, 13-2 and 13-3 have a thickness of 0.5 μm. A value corresponding to the adhesive layer 12 can be selected from the degree. The shrinkage-preventing metal layers 13-1D and 13-2D can be bonded to the back surface of the adhesive layer 12 in the tape 11 as long as the thickness does not greatly affect the thickness variation of the tape 11. It is.

上記のような構成の表面保護テープによれば、裏面研削工程の後において収縮防止メタル層13−1D,13−2Dにより、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。また、ウェーハ10のノッチ14に代えて収縮防止メタル層の切り欠き部15を検出することによりXYステージへ搭載する際の位置決めを容易化できる。   According to the surface protection tape having the above-described configuration, the shrinkage-preventing metal layers 13-1D and 13-2D suppress shrinkage of the polyolefin tape 11 which is the base material after the back surface grinding step, thereby causing chip interference. Chipping can be suppressed. Further, by detecting the notch 15 of the shrinkage-preventing metal layer in place of the notch 14 of the wafer 10, positioning when mounting on the XY stage can be facilitated.

(変形例6)
図13は、上記図12に示した表面保護テープの変形例を示す平面図である。この表面保護テープは、プリカットテープに適用したものであり、ウェーハ10と同じ外形並びにサイズにカットして用いられる。収縮防止メタル層13−1D,13−2Dはウェーハを横切るように延設された金属系物質の板、膜、箔及び線などで形成される。この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この収縮防止メタル層13−1D,13−2Dの幅は0.5μm程度以上から任意の値を選択でき、収縮防止メタル層13−1D,13−2Dの厚さは0.5μm程度から接着剤層12に相当する値を選択できる。また、上記収縮防止メタル層13−1D,13−2Dは、テープ11の厚さのばらつきに大きく関与しない程度の厚さであれば、テープ11における接着剤層12の裏面に接着する方法でも可能である。
(Modification 6)
FIG. 13 is a plan view showing a modification of the surface protection tape shown in FIG. This surface protection tape is applied to a pre-cut tape, and is used after being cut into the same external shape and size as the wafer 10. The shrinkage-preventing metal layers 13-1D and 13-2D are formed of a metal-based material plate, film, foil, line, or the like extending across the wafer. As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The width of the anti-shrinkage metal layers 13-1D and 13-2D can be selected from an arbitrary value of about 0.5 μm or more, and the thickness of the anti-shrinkage metal layers 13-1D and 13-2D is about 0.5 μm. A value corresponding to layer 12 can be selected. The shrinkage-preventing metal layers 13-1D and 13-2D can be bonded to the back surface of the adhesive layer 12 in the tape 11 as long as the thickness does not greatly affect the thickness variation of the tape 11. It is.

このような構成であっても、裏面研削工程の後において収縮防止メタル層13により、基材であるポリオレフィンテープ11の縮みを抑制して、チップの干渉によるチッピングを抑制できる。また、ウェーハのノッチ14に代えて収縮防止メタル層の切り欠き部15を検出することによりXYステージへ搭載する際の位置決めを容易化できる。   Even in such a configuration, the shrinkage-preventing metal layer 13 can suppress shrinkage of the polyolefin tape 11 that is a base material after the back grinding process, and chipping due to chip interference can be suppressed. Further, by detecting the notch 15 of the shrinkage-preventing metal layer instead of the notch 14 of the wafer, positioning when mounting on the XY stage can be facilitated.

なお、本第6の実施形態と変形例6において、ウェーハ10のノッチ14と収縮防止メタル層13−2Dの切り欠き部15とが同じ位置に(重なって)配置されている例を示したが、必ずしも重なるように切り欠き部15を形成する必要はなく、対応関係が認識できれば良い。   In the sixth embodiment and the sixth modification, the example in which the notch 14 of the wafer 10 and the notch 15 of the shrinkage prevention metal layer 13-2D are arranged at the same position (overlapping) is shown. However, it is not always necessary to form the notches 15 so as to overlap each other, as long as the correspondence can be recognized.

また、一方の収縮防止メタル層13−2Dのみに切り欠き部15を設けたが、収縮防止メタル層13−1Dにも切り欠き部を設けて左右対称に配置しても良い。   Further, although the cutout portion 15 is provided only in one of the shrinkage prevention metal layers 13-2D, the cutout prevention metal layer 13-1D may be provided with a cutout portion and disposed symmetrically.

更に、図14及び図15に示すように、ウェーハ10のノッチ14に対応する位置に金属系物質の板、膜、箔及び線などでマーク16を形成し、ウェーハ10のノッチ14に代えて検出すれば、XYステージへ搭載する際の位置決めを容易化することができる。この場合にも、ノッチ14とマーク16とを同じ位置に配置する必要はないのはもちろんである。   Further, as shown in FIGS. 14 and 15, a mark 16 is formed with a metal-based material plate, film, foil, line, or the like at a position corresponding to the notch 14 of the wafer 10, and detected instead of the notch 14 of the wafer 10. Then, positioning when mounting on the XY stage can be facilitated. Also in this case, of course, it is not necessary to arrange the notch 14 and the mark 16 at the same position.

ウェーハ10のノッチ14と切り欠き部15、ノッチ14とマーク16、ノッチ14と金属系物質の板、膜、箔及び線などの位置関係を決めておけば、第1乃至第5の実施形態においても適用可能である。   In the first to fifth embodiments, the positional relationship between the notch 14 and the notch 15, the notch 14 and the mark 16, the notch 14 and the metal-based material plate, film, foil, and line is determined. Is also applicable.

更にまた、上記収縮防止メタル層は上述した第1乃至第6の実施形態の形状に限らず、正方形、長方形、三角形、四角形、五角形などの多角形、楕円などでも適用できる。   Furthermore, the shrinkage-preventing metal layer is not limited to the shapes of the first to sixth embodiments described above, but can be applied to polygons such as squares, rectangles, triangles, quadrilaterals, pentagons, and ellipses.

(表面保護テープの製造方法)
図16乃至図18はそれぞれ、上記図1及び図2に示した表面保護テープの製造方法について説明するための断面図である。まず、図16に示すように、基材となるポリオレフィンテープ11の一方の表面に、金属系物質からなる収縮防止メタル層13を圧着または接着する。
(Production method of surface protection tape)
16 to 18 are cross-sectional views for explaining a method for manufacturing the surface protection tape shown in FIGS. 1 and 2. First, as shown in FIG. 16, a shrinkage-preventing metal layer 13 made of a metal-based material is pressure-bonded or bonded to one surface of a polyolefin tape 11 serving as a base material.

次に、図17に示すように、上記ポリオレフィンテープ11の収縮防止メタル層13を形成した表面に、接着剤を塗布して接着剤層12を形成する。   Next, as shown in FIG. 17, the adhesive layer 12 is formed by applying an adhesive to the surface of the polyolefin tape 11 on which the anti-shrinkage metal layer 13 is formed.

このようにして、ポリオレフィンテープ11と接着剤層12との間に、収縮防止メタル層13が挟み込まれた、図18に示すような表面保護テープを製造する。   Thus, the surface protection tape as shown in FIG. 18 in which the shrinkage-preventing metal layer 13 is sandwiched between the polyolefin tape 11 and the adhesive layer 12 is produced.

なお、上記ポリオレフィンテープ11の一方の表面に収縮防止メタル層13を形成する工程は、図19に示すようにポリオレフィンテープ11の一方の表面に金属系物質を印刷して収縮防止メタル層13を形成しても良い。   The step of forming the shrinkage-preventing metal layer 13 on one surface of the polyolefin tape 11 is to form the shrinkage-preventing metal layer 13 by printing a metal material on one surface of the polyolefin tape 11 as shown in FIG. You may do it.

また、第1の実施形態に係る表面保護テープの製造方法を例にとって説明したが、基本的には第2乃至第6の実施形態に係る表面保護テープも同様にして形成できる。   Moreover, although the manufacturing method of the surface protection tape which concerns on 1st Embodiment was demonstrated as an example, the surface protection tape which concerns on 2nd thru | or 6th Embodiment can be fundamentally formed similarly.

(表面保護テープの製造方法の第1の変形例)
図20乃至図23はそれぞれ、上記図1及び図2に示した表面保護テープの他の製造方法について説明するための断面図である。まず、図20に示すように、基材となるポリオレフィンテープ11の一方の表面に、金属系物質を圧着または接着する。この金属系物質としてはアルミニウムや銅などの金属を用いることができるが、単一元素の金属ではなく種々の合金を用いることもできる。この金属系物質は、板、膜及び箔などであり、厚さは0.5μm程度から接着剤層12に相当する値を選択する。
(First Modification of Manufacturing Method of Surface Protection Tape)
20 to 23 are cross-sectional views for explaining another method of manufacturing the surface protection tape shown in FIGS. 1 and 2. First, as shown in FIG. 20, a metal material is pressure-bonded or bonded to one surface of a polyolefin tape 11 serving as a base material. As the metal-based material, metals such as aluminum and copper can be used, but various alloys can be used instead of a single element metal. The metallic material is a plate, a film, a foil, or the like, and a value corresponding to the adhesive layer 12 is selected from a thickness of about 0.5 μm.

次に、図21に示すように、上記金属系物質を選択的にエッチングして収縮防止メタル層13を形成する。   Next, as shown in FIG. 21, the metal-based material is selectively etched to form a shrinkage-preventing metal layer 13.

その後、図22に示すように、上記ポリオレフィンテープ11の収縮防止メタル層13を形成した表面に、接着剤を塗布して接着剤層12を形成する。   Then, as shown in FIG. 22, the adhesive layer 12 is formed by applying an adhesive to the surface of the polyolefin tape 11 on which the anti-shrinkage metal layer 13 is formed.

このようにして、ポリオレフィンテープ11と接着剤層12との間に、収縮防止メタル層13が挟み込まれた、図23に示すような表面保護テープを製造する。   In this way, a surface protection tape as shown in FIG. 23 in which the shrinkage prevention metal layer 13 is sandwiched between the polyolefin tape 11 and the adhesive layer 12 is produced.

このような製造方法であっても、上述した製造方法と同様な表面保護テープを製造できる。   Even with such a manufacturing method, a surface protection tape similar to the manufacturing method described above can be manufactured.

なお、ここでは第1の実施形態に係る表面保護テープの製造方法を例にとって説明したが、基本的には第2乃至第6の実施形態に係る表面保護テープも同様にして形成できる。   In addition, although the manufacturing method of the surface protection tape which concerns on 1st Embodiment was demonstrated here as an example, the surface protection tape which concerns on 2nd thru | or 6th Embodiment can be fundamentally formed similarly.

(表面保護テープの製造方法の第2の変形例)
図24乃至図27はそれぞれ、表面保護テープの更に他の製造方法について説明するための断面図である。まず、図24に示すように、基材となる第1,第2のポリオレフィンテープ11−1,11−2の間に、金属系物質からなる収縮防止メタル層13を挟んで、図25に示すように圧着または接着する。
(Second Modification of Manufacturing Method of Surface Protection Tape)
24 to 27 are cross-sectional views for explaining still another method of manufacturing the surface protection tape. First, as shown in FIG. 24, the shrinkage-preventing metal layer 13 made of a metal-based material is sandwiched between the first and second polyolefin tapes 11-1 and 11-2 as the base material, and the structure is shown in FIG. 25. Crimp or glue like so.

次に、図26に示すように、上記収縮防止メタル層13を挟み込んだ第1,第2のポリオレフィンテープ11−1,11−2の一方の表面に、接着剤を塗布して接着剤層12を形成する。   Next, as shown in FIG. 26, an adhesive is applied to one surface of the first and second polyolefin tapes 11-1 and 11-2 sandwiching the shrinkage-preventing metal layer 13, and the adhesive layer 12 is applied. Form.

このようにして、収縮防止メタル層13を挟み込んだ第1,第2のポリオレフィンテープ11−1,11−2の一方の表面に接着剤層12を形成した、図27に示すような表面保護テープを製造する。   Thus, the surface protection tape as shown in FIG. 27 in which the adhesive layer 12 is formed on one surface of the first and second polyolefin tapes 11-1 and 11-2 sandwiching the shrinkage-preventing metal layer 13. Manufacturing.

このような製造方法では、基材となる第1,第2のポリオレフィンテープ11−1,11−2に収縮防止メタル層13を挟み込んだ表面保護テープを製造できる。   In such a manufacturing method, a surface protective tape in which the shrinkage-preventing metal layer 13 is sandwiched between the first and second polyolefin tapes 11-1 and 11-2 serving as the base material can be manufactured.

なお、上述した製造方法では、基材であるポリオレフィンテープが1層の場合と2層の場合を例にとって説明したが、図28に示すように3層でも良く、必要に応じて4層以上積層して用いることもできる。   In the above-described manufacturing method, the case where the polyolefin tape as the base material has one layer and two layers has been described as an example. However, as shown in FIG. 28, three layers may be used, and four or more layers are laminated as necessary. It can also be used.

また、上記のような製造方法で形成した表面保護テープは、第1乃至第6の実施形態のいずれにも適用できる。   Further, the surface protection tape formed by the manufacturing method as described above can be applied to any of the first to sixth embodiments.

[第7の実施形態]
次に、上記表面保護テープを用いた半導体装置の製造方法について、図29の工程図により説明する。
[Seventh Embodiment]
Next, a method for manufacturing a semiconductor device using the surface protective tape will be described with reference to the process chart of FIG.

まず、周知の製造工程により、半導体ウェーハの主表面に種々の半導体素子を形成する(STEP1)。   First, various semiconductor elements are formed on the main surface of the semiconductor wafer by a known manufacturing process (STEP 1).

次に、上記素子形成が終了した半導体ウェーハの主表面(素子形成面側)をダイシングし、ダイシングラインやチップ分割ラインに沿って、上記ウェーハの主表面側から裏面に達しない深さの溝、いわゆるハーフカット溝を形成する(STEP2)。このハーフカット溝の形成には、例えばダイヤモンドスクライバー、ダイヤモンドブレード及びレーザースクライバー等を用いる。切り込みの深さは、チップの最終仕上げ厚さよりも、およそ10〜30μm(少なくとも5μm)だけ深くする。どれだけ多めにするかは、ダイサーとグラインダーの精度により決まる。   Next, dicing the main surface (element forming surface side) of the semiconductor wafer on which the element formation has been completed, along the dicing line or chip dividing line, a groove having a depth that does not reach the back surface from the main surface side of the wafer, A so-called half cut groove is formed (STEP 2). For example, a diamond scriber, a diamond blade, a laser scriber, or the like is used to form the half cut groove. The depth of the cut is about 10-30 μm (at least 5 μm) deeper than the final finished thickness of the chip. How much is increased depends on the accuracy of the dicer and grinder.

その後、上記ハーフカット・ダイシング済みの半導体ウェーハの素子形成面に上述したBSGテープ(表面保護テープ)を貼り付けてウェーハリングに装着する(STEP3)。この表面保護テープによって、ウェーハの裏面を削り取り、薄くする過程で半導体素子にダメージが入るのを防止できる。   Thereafter, the above-described BSG tape (surface protective tape) is attached to the element forming surface of the half-cut and diced semiconductor wafer and mounted on the wafer ring (STEP 3). With this surface protection tape, it is possible to prevent the semiconductor element from being damaged in the process of scraping and thinning the back surface of the wafer.

次に、上記ウェーハの裏面研削(STEP4)を行う。裏面研削工程では、砥石のついたホイールを4000〜7000rpmの高速で回転させながらウェーハの裏面を所定の厚さに削って行く。上記砥石は、人工ダイヤモンドをフェノール樹脂で固めて成形したものである。この裏面研削工程は、2軸で行うことが多い。また、予め1軸で320〜600番の砥石で荒削りした後、2軸で1500〜2000番の砥石で仕上げる方法もある。更には、3軸で研削する方法でも良い。そして、研削が溝に達すると、半導体ウェーハは個々の半導体チップに個片化される。半導体ウェーハが個片化されてからも裏面研削を続けて所定の厚さにすることにより、半導体チップの側面と裏面とが交わる位置に形成されたチッピングを除去することができる。   Next, backside grinding (STEP 4) of the wafer is performed. In the back surface grinding process, the back surface of the wafer is shaved to a predetermined thickness while rotating a wheel with a grindstone at a high speed of 4000 to 7000 rpm. The grindstone is formed by hardening artificial diamond with a phenol resin. This back grinding process is often performed with two axes. There is also a method of roughing with a No. 320-600 grinding wheel in advance on one axis and then finishing with a No. 1500-2000 grinding wheel on two axes. Further, a method of grinding with three axes may be used. When the grinding reaches the groove, the semiconductor wafer is divided into individual semiconductor chips. Even after the semiconductor wafer is singulated, the back surface grinding is continued to a predetermined thickness, whereby the chipping formed at the position where the side surface and the back surface of the semiconductor chip intersect can be removed.

引き続き、ウェットエッチング、プラズマエッチング、ポリッシング、バフ研磨、あるいはCMP(Chemical Mechanical Polishing)等により半導体チップの裏面に鏡面加工を施す。これによって、裏面研削の条痕を除去できるので、より抗折強度を高めることができる。   Subsequently, the back surface of the semiconductor chip is mirror-finished by wet etching, plasma etching, polishing, buffing, CMP (Chemical Mechanical Polishing), or the like. As a result, the back-grinding streak can be removed, so that the bending strength can be further increased.

上記裏面研削工程によって半導体ウェーハを個片化した後、半導体チップのピックアップ工程(STEP5)、リードフレームやTABテープへのマウント工程(STEP6)、パッケージへの封止工程(STEP7)等の実装工程を経て半導体装置が完成される。   After the semiconductor wafer is separated into pieces by the back surface grinding process, mounting processes such as a semiconductor chip pick-up process (STEP 5), a lead frame or TAB tape mounting process (STEP 6), and a package sealing process (STEP 7) are performed. After that, the semiconductor device is completed.

上記第1乃至第4の実施形態と第6の実施形態の表面保護テープでは、接着剤層12にUV硬化型を用いれば、上記ピックアップ工程の前にUV照射を行うことによって接着力を低下させ、半導体チップを表面保護テープから容易に隔離できる。   In the surface protection tapes of the first to fourth embodiments and the sixth embodiment, if a UV curable type is used for the adhesive layer 12, the adhesive strength is reduced by performing UV irradiation before the pickup process. The semiconductor chip can be easily isolated from the surface protection tape.

このような半導体装置の製造方法によれば、裏面研削工程の後においてチップの干渉によるチッピングを抑制できる。   According to such a method for manufacturing a semiconductor device, chipping due to chip interference can be suppressed after the back grinding process.

なお、上述した種々の実施形態では、DBG技術を用いることを前提に説明したが、裏面研削を行ってからダイシングする製造方法のBSGテープとして用いても良い。この場合には、テープの収縮に起因するウェーハの反りを抑制できる。また、ノッチの検出が容易に行えるようになるため工程時間の短縮も図れる。   The various embodiments described above have been described on the assumption that the DBG technique is used, but may be used as a BSG tape of a manufacturing method in which dicing is performed after back-surface grinding. In this case, warpage of the wafer due to tape shrinkage can be suppressed. Further, since the notch can be easily detected, the process time can be shortened.

以上第1乃至第7の実施形態と種々の変形例を用いてこの発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。   Although the present invention has been described above using the first to seventh embodiments and various modifications, the present invention is not limited to the above-described embodiments, and the scope of the invention does not depart from the gist. It is possible to deform with. Each of the above embodiments includes inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent elements are deleted from all the constituent elements shown in each embodiment, at least one of the problems described in the column of the problem to be solved by the invention can be solved, and is described in the column of the effect of the invention. When at least one of the effects is obtained, a configuration in which this configuration requirement is deleted can be extracted as an invention.

この発明の第1の実施形態に係る表面保護テープについて説明するための平面図。The top view for demonstrating the surface protection tape which concerns on 1st Embodiment of this invention. この発明の第1の実施形態に係る表面保護テープについて説明するための断面図。Sectional drawing for demonstrating the surface protection tape which concerns on 1st Embodiment of this invention. 図1及び図2に示した表面保護テープの変形例を示す平面図。The top view which shows the modification of the surface protection tape shown in FIG.1 and FIG.2. この発明の第2の実施形態に係る表面保護テープの平面図。The top view of the surface protection tape which concerns on 2nd Embodiment of this invention. 図4に示した表面保護テープの変形例を示す平面図。The top view which shows the modification of the surface protection tape shown in FIG. この発明の第3の実施形態に係る表面保護テープの平面図。The top view of the surface protection tape which concerns on 3rd Embodiment of this invention. 図6に示した表面保護テープの変形例を示す平面図。The top view which shows the modification of the surface protection tape shown in FIG. この発明の第4の実施形態に係る表面保護テープの平面図。The top view of the surface protection tape which concerns on 4th Embodiment of this invention. 図8に示した表面保護テープの変形例を示す平面図。The top view which shows the modification of the surface protection tape shown in FIG. この発明の第5の実施形態に係る表面保護テープの平面図。The top view of the surface protection tape which concerns on 5th Embodiment of this invention. 図10に示した表面保護テープの変形例を示す平面図。The top view which shows the modification of the surface protection tape shown in FIG. この発明の第6の実施形態に係る表面保護テープの平面図。The top view of the surface protection tape which concerns on 6th Embodiment of this invention. 図10に示した表面保護テープの変形例を示す平面図。The top view which shows the modification of the surface protection tape shown in FIG. 図10に示した表面保護テープの他の変形例を示す平面図。The top view which shows the other modification of the surface protection tape shown in FIG. 図10に示した表面保護テープの更に他の変形例を示す平面図。FIG. 11 is a plan view showing still another modified example of the surface protection tape shown in FIG. 10. 図1及び図2に示した表面保護テープの製造方法について説明するための断面図。Sectional drawing for demonstrating the manufacturing method of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの製造方法について説明するための断面図。Sectional drawing for demonstrating the manufacturing method of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの製造方法について説明するための断面図。Sectional drawing for demonstrating the manufacturing method of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの製造方法の他の例について説明するための断面図。Sectional drawing for demonstrating the other example of the manufacturing method of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第1の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (1st modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第1の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (1st modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第1の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (1st modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第1の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (1st modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第2の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (2nd modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第2の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (2nd modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第2の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (2nd modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの他の製造方法(第2の変形例)について説明するための断面図。Sectional drawing for demonstrating the other manufacturing method (2nd modification) of the surface protection tape shown in FIG.1 and FIG.2. 図1及び図2に示した表面保護テープの製造方法の更に他の例について説明するための断面図。Sectional drawing for demonstrating the further another example of the manufacturing method of the surface protection tape shown in FIG.1 and FIG.2. この発明の第6の実施形態に係る表面保護テープを用いた半導体装置の製造方法について説明するための工程図。Process drawing for demonstrating the manufacturing method of the semiconductor device using the surface protection tape which concerns on 6th Embodiment of this invention.

符号の説明Explanation of symbols

10…ウェーハ、11…ポリオレフィンテープ、12…接着剤層、13,13−1,13−2,13−3,13A,13B,13C,13−1D,13−2D…収縮防止メタル層、14…ノッチ、15…切り欠き部(マーク)、16…マーク。   DESCRIPTION OF SYMBOLS 10 ... Wafer, 11 ... Polyolefin tape, 12 ... Adhesive layer, 13, 13-1, 13-2, 13-3, 13A, 13B, 13C, 13-1D, 13-2D ... Shrinkage prevention metal layer, 14 ... Notch, 15 ... notch (mark), 16 ... mark.

Claims (5)

基材となるノンメタリックテープと、
前記ノンメタリックテープの一方の面に形成された接着剤層と、
前記ノンメタリックテープの一方または他方の面に形成され、前記ノンメタリックテープの収縮を抑制する収縮防止メタル層と
を具備することを特徴とする表面保護テープ。
Non-metallic tape as a base material,
An adhesive layer formed on one surface of the non-metallic tape;
A surface protection tape comprising: a shrinkage-preventing metal layer that is formed on one or the other surface of the nonmetallic tape and suppresses shrinkage of the nonmetallic tape.
第1のノンメタリックテープと、
前記第1のノンメタリックテープの一方の面に接着され、前記第1のノンメタリックテープと共に基材となる第2のノンメタリックテープと、
前記第1のノンメタリックテープと前記第2のノンメタリックテープとの間に介在され、前記第1,第2のノンメタリックテープの収縮を抑制する収縮防止メタル層と、
前記第1または第2のノンメタリックテープの一方の面に形成された接着剤層と
を具備することを特徴とする表面保護テープ。
A first non-metallic tape;
A second non-metallic tape that is bonded to one surface of the first non-metallic tape and serves as a substrate together with the first non-metallic tape;
An anti-shrinkage metal layer interposed between the first non-metallic tape and the second non-metallic tape to suppress shrinkage of the first and second non-metallic tapes;
A surface protection tape comprising: an adhesive layer formed on one surface of the first or second non-metallic tape.
前記接着剤層は半導体ウェーハの表面に接着され、前記収縮防止メタル層はウェーハのノッチに対応する位置に設けられたマークを備えることを特徴とする請求項1または2に記載の表面保護テープ。   The surface protection tape according to claim 1, wherein the adhesive layer is bonded to a surface of a semiconductor wafer, and the shrinkage-preventing metal layer includes a mark provided at a position corresponding to a notch of the wafer. 半導体ウェーハ中に半導体素子を形成する工程と、
前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして素子形成面に溝を形成する工程と、
前記半導体ウェーハにおける前記半導体素子の形成面に表面保護テープを貼り付ける工程と、
前記半導体ウェーハにおける前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで除去する工程とを具備し、
前記表面保護テープは、
基材となるノンメタリックテープと、
前記ノンメタリックテープの一方の面に形成され、前記半導体ウェーハにおける前記半導体素子の形成面に貼り付けられる接着剤層と、
前記ノンメタリックテープの一方または他方の面に形成され、前記ノンメタリックテープの収縮を抑制する収縮防止メタル層とを備える
ことを特徴とする半導体装置の製造方法。
Forming a semiconductor element in a semiconductor wafer;
Forming a groove on the element forming surface by half-cut and dicing the semiconductor wafer along a dicing line;
A step of attaching a surface protection tape to the formation surface of the semiconductor element in the semiconductor wafer;
Removing the back surface of the semiconductor element formation surface of the semiconductor wafer to a depth reaching at least the groove,
The surface protection tape is
Non-metallic tape as a base material,
An adhesive layer that is formed on one surface of the non-metallic tape and is affixed to a formation surface of the semiconductor element in the semiconductor wafer;
A method of manufacturing a semiconductor device, comprising: a shrinkage-preventing metal layer that is formed on one or the other surface of the nonmetallic tape and suppresses shrinkage of the nonmetallic tape.
半導体ウェーハ中に半導体素子を形成する工程と、
前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして素子形成面に溝を形成する工程と、
前記半導体ウェーハにおける前記半導体素子の形成面に表面保護テープを貼り付ける工程と、
前記半導体ウェーハにおける前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで除去する工程とを具備し、
前記表面保護テープは、
第1のノンメタリックテープと、
前記第1のノンメタリックテープの一方の面に形成され、前記第1のノンメタリックテープと共に基材となる第2のノンメタリックテープと、
前記第1のノンメタリックテープと前記第2のノンメタリックテープとの間に介在され、前記第1,第2のノンメタリックテープの収縮を抑制する収縮防止メタル層と、
前記第1または第2のノンメタリックテープの一方の面に形成され、前記半導体ウェーハにおける前記半導体素子の形成面に貼り付けられる接着剤層とを備える
ことを特徴とする半導体装置の製造方法。
Forming a semiconductor element in a semiconductor wafer;
Forming a groove on the element forming surface by half-cut and dicing the semiconductor wafer along a dicing line;
A step of attaching a surface protection tape to the formation surface of the semiconductor element in the semiconductor wafer;
Removing the back surface of the semiconductor element formation surface of the semiconductor wafer to a depth reaching at least the groove,
The surface protection tape is
A first non-metallic tape;
A second non-metallic tape formed on one surface of the first non-metallic tape and serving as a substrate together with the first non-metallic tape;
An anti-shrinkage metal layer interposed between the first non-metallic tape and the second non-metallic tape to suppress shrinkage of the first and second non-metallic tapes;
A method of manufacturing a semiconductor device, comprising: an adhesive layer formed on one surface of the first or second nonmetallic tape and attached to a surface of the semiconductor wafer on which the semiconductor element is formed.
JP2006308233A 2006-11-14 2006-11-14 Surface protective tape and method of manufacturing semiconductor device using the surface protective tape Expired - Fee Related JP4874769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006308233A JP4874769B2 (en) 2006-11-14 2006-11-14 Surface protective tape and method of manufacturing semiconductor device using the surface protective tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006308233A JP4874769B2 (en) 2006-11-14 2006-11-14 Surface protective tape and method of manufacturing semiconductor device using the surface protective tape

Publications (2)

Publication Number Publication Date
JP2008120014A true JP2008120014A (en) 2008-05-29
JP4874769B2 JP4874769B2 (en) 2012-02-15

Family

ID=39505304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006308233A Expired - Fee Related JP4874769B2 (en) 2006-11-14 2006-11-14 Surface protective tape and method of manufacturing semiconductor device using the surface protective tape

Country Status (1)

Country Link
JP (1) JP4874769B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213662A (en) * 1996-01-31 1997-08-15 Toshiba Corp Method of splitting wafer and method of manufacturing semiconductor device
JP2001156027A (en) * 1999-11-30 2001-06-08 Lintec Corp Method of manufacturing semiconductor device
JP2002100589A (en) * 2000-09-21 2002-04-05 Hitachi Ltd Production method for semiconductor device
JP2003129011A (en) * 2001-10-26 2003-05-08 Lintec Corp Adhesive sheet for working semiconductor wafer
JP2004186254A (en) * 2002-11-29 2004-07-02 Furukawa Electric Co Ltd:The Workpiece manufacturing method
JP2005243909A (en) * 2004-02-26 2005-09-08 Toshiba Corp Surface protective tape, and manufacturing method of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213662A (en) * 1996-01-31 1997-08-15 Toshiba Corp Method of splitting wafer and method of manufacturing semiconductor device
JP2001156027A (en) * 1999-11-30 2001-06-08 Lintec Corp Method of manufacturing semiconductor device
JP2002100589A (en) * 2000-09-21 2002-04-05 Hitachi Ltd Production method for semiconductor device
JP2003129011A (en) * 2001-10-26 2003-05-08 Lintec Corp Adhesive sheet for working semiconductor wafer
JP2004186254A (en) * 2002-11-29 2004-07-02 Furukawa Electric Co Ltd:The Workpiece manufacturing method
JP2005243909A (en) * 2004-02-26 2005-09-08 Toshiba Corp Surface protective tape, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP4874769B2 (en) 2012-02-15

Similar Documents

Publication Publication Date Title
JP6504750B2 (en) Wafer processing method
TWI260051B (en) Semiconductor-device manufacturing method
JP5128897B2 (en) Wafer division method
JP2007096115A (en) Manufacturing method of semiconductor device
JP2016004835A (en) Method of manufacturing lamination device
JP6730891B2 (en) Wafer processing method
JP6385727B2 (en) Bonded wafer forming method
JP6298723B2 (en) Bonded wafer forming method
JP2005167024A (en) Semiconductor device and its manufacturing method
JP2004140179A (en) Semiconductor device and its manufacturing method
JP4528758B2 (en) Transfer tape and semiconductor device manufacturing method using the transfer tape
JP2010225976A (en) Method of dividing laminated wafer
JP5936312B2 (en) Processing method of semiconductor wafer
US20220352025A1 (en) Die corner protection by using polymer deposition technology
JP6008576B2 (en) How to apply surface protection tape
JP4874769B2 (en) Surface protective tape and method of manufacturing semiconductor device using the surface protective tape
TW201545220A (en) Manufacturing method of semiconductor structure
JP6298720B2 (en) Manufacturing method of laminated device
JP2008034875A (en) Semiconductor device and manufacturing method therefor
JP2003124147A (en) Method for manufacturing semiconductor device
JP2005302985A (en) Semiconductor wafer and semiconductor chip
JP6318016B2 (en) Manufacturing method of laminated device
JP2014220443A (en) Method for processing package substrate
JP6195483B2 (en) Laminated wafer processing method
US11222808B2 (en) Method of removing carrier plate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees