JP2008099356A

JP2008099356A - Mode switching circuit

Info

Publication number: JP2008099356A
Application number: JP2006274869A
Authority: JP
Inventors: Tadashi Kurokura; 忠黒蔵; Seiji Yoshikawa; 清至吉川
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2006-10-06
Filing date: 2006-10-06
Publication date: 2008-04-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mode switching circuit to which an unwanted current does not flow in switching a mode. <P>SOLUTION: The circuit includes a comparator 34 for detecting an change in voltage of an output terminal 15 on the basis of a voltage of a reference voltage source 36 and an input voltage to an output terminal 15; a comparator 35 for detecting a change in voltage of the output terminal 15 on the basis of a total voltage of the reference voltage source 36 and a reference voltage source 37 and an input voltage to the output terminal 15; and a mode control circuit for controlling a control circuit 12 while switching the mode of circuit operation of the control circuit 12 on the basis of results of detection by the comparators 34, 35. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、回路動作のモードを切り替えるモード切替回路に関する。 The present invention relates to a mode switching circuit that switches a mode of circuit operation.

図１は、特許文献1に示されるように従来のモード切替回路の例である。 FIG. 1 shows an example of a conventional mode switching circuit as disclosed in Patent Document 1.

その構成では、本来の機能を達成して通常動作するための制御回路１２０に出力回路１３０接続され、その出力回路１３０に出力端子１５０が接続され、出力端子１５０及び出力回路１３０の入力のノード１６０の信号に基づいて制御回路１２０にモード信号を出力するモード切替回路２２０が制御回路１２０に接続されている。 In this configuration, the output circuit 130 is connected to the control circuit 120 that achieves the original function and operates normally, the output terminal 150 is connected to the output circuit 130, and the output node 150 and the input node 160 of the output circuit 130. A mode switching circuit 220 that outputs a mode signal to the control circuit 120 based on these signals is connected to the control circuit 120.

制御回路１２０は例えばスイッチ付の遅延回路であり、モード制御回路２２０は例えばＡＮＤ回路である。通常動作時は、ノード１６０がハイの時には出力端子１５０はローであり、ノード１６０がローの時には出力端子１５０はハイであることから、ノード１７０はローになり、制御回路１２０のスイッチはオフになる。制御回路１２０の遅延回路は有効に機能し、制御回路１２０に入力された信号は遅延時間を経て出力回路１３０に伝達される。また、モード切替動作時は、ノード１６０がハイの時に出力端子１５０にハイが入力されることにより、ノード１７０はハイになり、制御回路１２０のスイッチはオンになる。制御回路１２０の遅延回路は機能せず、制御回路１２０に入力された信号は遅延時間なしで出力回路１３０に伝達される。
特開２００５−２２９７４２号公報 The control circuit 120 is, for example, a delay circuit with a switch, and the mode control circuit 220 is, for example, an AND circuit. During normal operation, the output terminal 150 is low when the node 160 is high, and the output terminal 150 is high when the node 160 is low, so the node 170 is low and the switch of the control circuit 120 is turned off. Become. The delay circuit of the control circuit 120 functions effectively, and the signal input to the control circuit 120 is transmitted to the output circuit 130 after a delay time. In the mode switching operation, when node 160 is high, high is input to output terminal 150, so that node 170 becomes high and the switch of control circuit 120 is turned on. The delay circuit of the control circuit 120 does not function, and the signal input to the control circuit 120 is transmitted to the output circuit 130 without a delay time.
JP 2005-229742 A

しかし、従来の技術はノード１６０がハイであって出力回路１３０のＮＭＯＳがオンしたときにモード切替するため、出力端子１５０にハイが印加されると、出力端子１５０からグランドに向かって不要な電流が流れてしまう。この時、グランドの電圧がわずかながらも浮上することがあり、測定誤差が生じてしまう。また、出力回路１３０のＮＭＯＳが発熱し、ＩＣが破壊することがある。 However, since the conventional technique switches the mode when the node 160 is high and the NMOS of the output circuit 130 is turned on, an unnecessary current is applied from the output terminal 150 to the ground when high is applied to the output terminal 150. Will flow. At this time, the ground voltage may rise slightly, but a measurement error occurs. Further, the NMOS of the output circuit 130 may generate heat and the IC may be destroyed.

本発明は、上記課題に鑑みてなされ、不要な電流が流れにくいモード切替回路を提供する。 The present invention has been made in view of the above problems, and provides a mode switching circuit in which an unnecessary current hardly flows.

本発明では、上記課題を解決するため、複数の回路動作のモードを有する制御回路及び出力端子に接続された出力回路に接続され、前記制御回路の回路動作のモードを切り替えるモード切替回路において、第一基準電圧及び前記出力端子への入力信号に基づき、前記出力端子の信号変化を検出する第一コンパレータと、第二基準電圧及び前記入力信号に基づき、前記出力端子の信号変化を検出する第二コンパレータと、前記第一コンパレータ及び前記第二コンパレータの検出結果に基づき、前記制御回路の回路動作のモードを切り替えて前記制御回路を制御するモード制御回路と、を備えていることを特徴とするモード切替回路が提供される。 In the present invention, in order to solve the above problems, in a mode switching circuit connected to a control circuit having a plurality of circuit operation modes and an output circuit connected to an output terminal, and switching a circuit operation mode of the control circuit, A first comparator that detects a signal change of the output terminal based on one reference voltage and an input signal to the output terminal, and a second comparator that detects a signal change of the output terminal based on a second reference voltage and the input signal A mode comprising: a comparator; and a mode control circuit that controls the control circuit by switching a circuit operation mode of the control circuit based on detection results of the first comparator and the second comparator. A switching circuit is provided.

本発明では、制御回路の回路動作のモードを切り替えるときの出力端子への入力電圧が、第一基準電圧及び第二基準電圧に基づき、出力回路で不要な電流が流れないよう自由に設定される。よって、不要な電流が流れにくくなる。 In the present invention, the input voltage to the output terminal when switching the circuit operation mode of the control circuit is freely set based on the first reference voltage and the second reference voltage so that unnecessary current does not flow in the output circuit. . Therefore, it becomes difficult for unnecessary current to flow.

［第一実施形態］
まず、第一実施形態において、回路動作のモードを切り替えるモード切替について説明する。図２は、第一実施形態のモード切替を示すブロック図である。 [First embodiment]
First, mode switching for switching the mode of circuit operation in the first embodiment will be described. FIG. 2 is a block diagram showing mode switching in the first embodiment.

第一実施形態の構成は、制御回路１２、制御回路１２に接続された出力回路１４、及び、制御回路１２及び出力回路１４に接続されたモード切替回路２１を備えている。 The configuration of the first embodiment includes a control circuit 12, an output circuit 14 connected to the control circuit 12, and a mode switching circuit 21 connected to the control circuit 12 and the output circuit 14.

制御回路１２は、複数の回路動作のモードを有し、例えば、遅延回路である。出力回路１４は、制御回路１２の出力をドライブする。モード切替回路２１は、出力回路１４を介した出力端子１５の電圧に基づいて制御回路１２の回路動作のモードを切り替える。すると、例えば、遅延回路による遅延時間が変更される。 The control circuit 12 has a plurality of circuit operation modes, and is, for example, a delay circuit. The output circuit 14 drives the output of the control circuit 12. The mode switching circuit 21 switches the circuit operation mode of the control circuit 12 based on the voltage at the output terminal 15 via the output circuit 14. Then, for example, the delay time by the delay circuit is changed.

次に、第一実施形態のモード切替回路２１について説明する。図３は、第一実施形態のモード切替回路を示す図である。 Next, the mode switching circuit 21 of the first embodiment will be described. FIG. 3 is a diagram showing the mode switching circuit of the first embodiment.

出力回路１４は、ＰＭＯＳ３１とＮＭＯＳ３２とのインバータ回路及び抵抗３３を備えている。このインバータ回路の出力は、抵抗３３を介して出力端子１５に接続されている。 The output circuit 14 includes an inverter circuit of a PMOS 31 and an NMOS 32 and a resistor 33. The output of this inverter circuit is connected to the output terminal 15 via a resistor 33.

モード切替入力回路２３は、基準電圧源３６、基準電圧源３７、コンパレータ３４及びコンパレータ３５を備えている。コンパレータ３４及びコンパレータ３５は、それぞれ基準電圧と出力端子１５の電圧とを比較し、それぞれ出力端子１５の電圧変化を検出する。これらの検出結果は、モード制御回路２２に送られる。モード制御回路２２は、ＡＮＤ回路２４を備え、ＡＮＤ回路２４は、ノード３８及びノード３９が両方ハイの場合、ハイを制御回路１２に出力し、それ以外の場合、ローを出力する。なお、モード切替入力回路２３及びモード制御回路２２は、図２で説明したモード切替回路２１に相当する。また、コンパレータ３４の−側入力は基準電圧源３６の電圧であり、＋側入力は出力端子１５の電圧であり、コンパレータ３５の−側入力は出力端子１５の電圧であり、＋側入力は直列接続された基準電圧源３６及び基準電圧源３７の電圧である。 The mode switching input circuit 23 includes a reference voltage source 36, a reference voltage source 37, a comparator 34, and a comparator 35. The comparator 34 and the comparator 35 respectively compare the reference voltage and the voltage at the output terminal 15 to detect a voltage change at the output terminal 15. These detection results are sent to the mode control circuit 22. The mode control circuit 22 includes an AND circuit 24. The AND circuit 24 outputs a high to the control circuit 12 when both the node 38 and the node 39 are high, and outputs a low otherwise. The mode switching input circuit 23 and the mode control circuit 22 correspond to the mode switching circuit 21 described with reference to FIG. The negative input of the comparator 34 is the voltage of the reference voltage source 36, the positive input is the voltage of the output terminal 15, the negative input of the comparator 35 is the voltage of the output terminal 15, and the positive input is in series. This is the voltage of the connected reference voltage source 36 and reference voltage source 37.

制御回路１２は、遅延回路１８及びスイッチ１９を備えている。モード制御回路２２がハイを出力した場合、スイッチ１９はオンし、制御回路１２への入力信号は直接出力回路１４に伝達される。また、ローを出力した場合、スイッチ１９はオフし、制御回路１２への入力信号は遅延回路１８による遅延時間を経て出力回路１４に伝達される。 The control circuit 12 includes a delay circuit 18 and a switch 19. When the mode control circuit 22 outputs high, the switch 19 is turned on, and the input signal to the control circuit 12 is directly transmitted to the output circuit 14. When low is output, the switch 19 is turned off, and an input signal to the control circuit 12 is transmitted to the output circuit 14 through a delay time by the delay circuit 18.

次に、通常動作時の動作について説明する。図４は、第一実施形態のモード切替回路における電圧レベルを示す図である。 Next, the operation during normal operation will be described. FIG. 4 is a diagram illustrating voltage levels in the mode switching circuit of the first embodiment.

ここで、通常動作時における出力端子１５のハイの電圧をＶＨとし、ローの電圧をＶＬとすると、基準電圧源３４の電圧Ｖｒｅｆ１及び基準電圧源３５の電圧Ｖｒｅｆ２は、図４の（ａ）及び（ｂ）に示すように、
ＶＬ＜Ｖｒｅｆ1＜Ｖｒｅｆ1＋Ｖｒｅｆ2＜ＶＨ・・・・・・（１）
によって設定される。 Here, when the high voltage of the output terminal 15 during normal operation is VH and the low voltage is VL, the voltage Vref1 of the reference voltage source 34 and the voltage Vref2 of the reference voltage source 35 are as shown in FIG. As shown in (b)
VL <Vref1 <Vref1 + Vref2 <VH (1)
Set by

ノード１６がハイの時、出力端子１５はロー（ＶＬ）になる。この時、コンパレータ３４の出力のノード３８はローで、コンパレータ３５の出力のノード３９はハイであるので、ＡＮＤ回路２４の出力のノード１７はローになる。よって、制御回路１２のスイッチ１９はオフし、制御回路１２への入力信号は遅延回路１８による遅延時間を経て出力回路１４に伝達される。 When node 16 is high, output terminal 15 is low (VL). At this time, since the output node 38 of the comparator 34 is low and the output node 39 of the comparator 35 is high, the output node 17 of the AND circuit 24 is low. Therefore, the switch 19 of the control circuit 12 is turned off, and an input signal to the control circuit 12 is transmitted to the output circuit 14 after a delay time by the delay circuit 18.

同様に、ノード１６がローの時、出力端子１５はハイ（ＶＨ）になる。この時、ノード３８はハイで、ノード３９はローであるので、ノード１７はローになる。 Similarly, when node 16 is low, output terminal 15 is high (VH). At this time, since node 38 is high and node 39 is low, node 17 is low.

次に、モード切替時の動作について説明する。 Next, the operation at the time of mode switching will be described.

ここで、所定のモード切替電圧ＶＭが、出力端子１５に入力される。モード切替電圧ＶＭは、
Ｖｒｅｆ1＜ＶＭ＜Ｖｒｅｆ1＋Ｖｒｅｆ2・・・・・・（２）
によって設定される。 Here, a predetermined mode switching voltage VM is input to the output terminal 15. The mode switching voltage VM is
Vref1 <VM <Vref1 + Vref2 (2)
Set by

コンパレータ３４及びコンパレータ３５の出力は両方ハイになり、ＡＮＤ回路２４の出力のノード１７もハイになる。よって、制御回路１２のスイッチ１９はオンし、モードが切り替わり、制御回路１２への入力信号は直接出力回路１４に伝達される。この時、ノード１６は、ハイでもローでもよい。 Both the outputs of the comparator 34 and the comparator 35 are high, and the node 17 of the output of the AND circuit 24 is also high. Therefore, the switch 19 of the control circuit 12 is turned on, the mode is switched, and the input signal to the control circuit 12 is directly transmitted to the output circuit 14. At this time, the node 16 may be high or low.

なお、出力端子１５に印加されているモード切替電圧ＶＭが解除されることにより、モードが切り替えられたモード切替状態は通常状態に復帰することができる。 The mode switching state in which the mode is switched can be returned to the normal state by releasing the mode switching voltage VM applied to the output terminal 15.

このようにすると、回路動作のモードを切り替えるモード切替回路２１に、出力回路１４の入力のノード１６の電圧に基づいた信号は入力されず、出力端子１５の電圧に基づいた信号だけが入力されるので、出力回路１４の入力に依存せずにモード切替が行われる。よって、外部からの信号のみにより、モード切替が行われる。 In this way, the signal based on the voltage at the input node 16 of the output circuit 14 is not input to the mode switching circuit 21 that switches the circuit operation mode, but only the signal based on the voltage at the output terminal 15 is input. Therefore, mode switching is performed without depending on the input of the output circuit 14. Therefore, mode switching is performed only by an external signal.

また、出力端子１５に所定の電圧が印加されるとモード切替が行われ、印加されなければモードが切り替えられたモード切替状態は通常状態に復帰するので、モード切替は容易な操作で制御される。よって、モード切替状態と通常状態との間で状態が遷移するとき、誤動作は起こりにくくなる。 In addition, mode switching is performed when a predetermined voltage is applied to the output terminal 15, and if the voltage is not applied, the mode switching state in which the mode is switched returns to the normal state. Therefore, the mode switching is controlled with an easy operation. . Therefore, malfunction does not easily occur when the state transitions between the mode switching state and the normal state.

また、モード切替時における制御回路１２の回路特性は、出力端子１５にモード切替電圧ＶＭを印加したときの出力端子１５に流れる電流の向きによって測定される。具体的には、出力端子１５から内部に電流が流れ込む場合、出力端子１５からＮＭＯＳ３２を経由してグランド１００に電流が流れ、ＰＭＯＳ３１がオフし、ＮＭＯＳ３２がオンしているので、ノード１６はハイになっている。また、出力端子１５から外部に電流が流れ出る場合、電源１０１からＰＭＯＳ３１を経由して出力端子１５に電流が流れ、ＰＭＯＳ３１がオンし、ＮＭＯＳ３２がオフしているので、ノード１６はローになっている。よって、モード切替時における制御回路１２の回路特性の測定のため、出力端子１５が使用され、別の端子は使用されない。 The circuit characteristics of the control circuit 12 at the time of mode switching are measured by the direction of the current flowing through the output terminal 15 when the mode switching voltage VM is applied to the output terminal 15. Specifically, when current flows from the output terminal 15 to the inside, current flows from the output terminal 15 to the ground 100 via the NMOS 32, the PMOS 31 is turned off, and the NMOS 32 is turned on, so that the node 16 becomes high. It has become. When current flows out from the output terminal 15, the current flows from the power source 101 to the output terminal 15 via the PMOS 31, and the PMOS 31 is turned on and the NMOS 32 is turned off, so that the node 16 is low. . Therefore, the output terminal 15 is used for measuring the circuit characteristics of the control circuit 12 at the time of mode switching, and another terminal is not used.

また、モード切替電圧ＶＭは式（２）を満たせばよいので、ノード１６がハイの場合モード切替電圧ＶＭは低めに設定され、ローの場合高めに設定されると、オンしているＭＯＳに流れる電流は少なくなる。この時、グランド１００の電圧がわずかながらも浮上することが少なくなり、測定誤差が少なくなる。また、ＭＯＳが発熱しにくくなり、ＩＣが破壊されなくなる。なお、図４の（ｃ）に示すように、モード切替電圧ＶＭが電源１０１の電圧ＶＤＤの半分に設定されると、ＰＭＯＳ３１またはＮＭＯＳ３２がオンしても、ＭＯＳに印可される電圧は電源１０１の電圧ＶＤＤの半分になる。 Since the mode switching voltage VM only needs to satisfy Expression (2), when the node 16 is high, the mode switching voltage VM is set low, and when the node 16 is low, the mode switching voltage VM flows to the MOS that is turned on. The current is reduced. At this time, although the voltage of the ground 100 is slight, it is less likely to rise and measurement errors are reduced. Also, the MOS does not easily generate heat, and the IC is not destroyed. As shown in FIG. 4C, when the mode switching voltage VM is set to half of the voltage VDD of the power source 101, the voltage applied to the MOS is equal to that of the power source 101 even if the PMOS 31 or NMOS 32 is turned on. It becomes half of the voltage VDD.

なお、例えば、二次電池の充放電を制御して二次電池を保護する充放電制御回路に通常遅延回路が設けられていて、テストモードの際、モード切替回路２１によって遅延回路１８を短絡するようモードが切り替えられると、遅延時間が短くなり、テストコストが低くなる。 For example, a normal delay circuit is provided in a charge / discharge control circuit that controls charge / discharge of the secondary battery to protect the secondary battery, and the delay circuit 18 is short-circuited by the mode switching circuit 21 in the test mode. When the mode is switched, the delay time is shortened and the test cost is lowered.

また、例えば、メモリは通常複雑に組み込まれたロジック回路に搭載されていて、モード切替回路２１によってそのロジック回路を短絡するようモードが切り替えられると、メモリの特性が直接測定されるようになる。換言すると、モード切替回路２１により、端子に接続されていないために評価することができない内部論理の特性が、直接測定されるようになる。 Further, for example, the memory is usually mounted in a complicated logic circuit, and when the mode is switched by the mode switching circuit 21 to short-circuit the logic circuit, the characteristics of the memory are directly measured. In other words, the mode switching circuit 21 directly measures the characteristics of internal logic that cannot be evaluated because it is not connected to a terminal.

［第二実施形態］
まず、第二実施形態において、回路動作のモードを切り替えるモード切替について説明する。図５は、第二実施形態のモード切替を示すブロック図である。 [Second Embodiment]
First, mode switching for switching circuit operation modes in the second embodiment will be described. FIG. 5 is a block diagram illustrating mode switching according to the second embodiment.

第二実施形態の構成は、制御回路１２、制御回路１２に接続された出力回路５０、及び、制御回路１２及び出力回路５０に接続されたモード制御回路５１を備えている。 The configuration of the second embodiment includes a control circuit 12, an output circuit 50 connected to the control circuit 12, and a mode control circuit 51 connected to the control circuit 12 and the output circuit 50.

制御回路１２は、例えば、遅延回路である。出力回路１４は、制御回路１２の出力をドライブする。モード制御回路５１は、出力回路１４を介した出力端子１５の電流に基づいて制御回路１２の回路動作のモードを切り替える。 The control circuit 12 is a delay circuit, for example. The output circuit 14 drives the output of the control circuit 12. The mode control circuit 51 switches the circuit operation mode of the control circuit 12 based on the current of the output terminal 15 via the output circuit 14.

次に、第二実施形態の出力回路５０及びモード制御回路５１について説明する。図６は、第二実施形態の出力回路及びモード制御回路を示す図である。 Next, the output circuit 50 and the mode control circuit 51 of the second embodiment will be described. FIG. 6 is a diagram illustrating an output circuit and a mode control circuit according to the second embodiment.

出力回路５０は、ＰＭＯＳ３１とＮＭＯＳ３２とのインバータ回路を備えている。このインバータ回路の出力は、出力端子１５に接続されている。また、出力回路５０は、電圧Ｖ１の基準電圧源４４、電圧Ｖ２の基準電圧源４５、コンパレータ５２、コンパレータ５３、抵抗４１、抵抗４２及びダイオード４６を備えている。ＰＭＯＳ３１のソースとバックゲートとの間に、抵抗４２が設けられ、ＮＭＯＳ３２のソースとグランド１００との間に、抵抗４１が設けられ、ＰＭＯＳ３１のバックゲートと出力端子１５との間に、ダイオード４６が設けられている。コンパレータ５２は、基準電圧とＮＭＯＳ３２のソースの電圧とを比較し、ソースの電圧変化を検出し、コンパレータ５３は、基準電圧とＰＭＯＳ３１のバックゲートの電圧とを比較し、バックゲートの電圧変化を検出する。これらの検出結果は、モード制御回路５１に送られる。基準電圧源４４及び基準電圧源４５は、それぞれコンパレータ５２及びコンパレータ５３の出力が不定になることを防止する。なお、コンパレータ５２の−側入力は基準電圧源４４を介してグランド１００に接続され、＋側入力はＮＭＯＳ３２のソースに接続され、コンパレータ５３の−側入力は基準電圧源４５を介して電源１０１に接続され、＋側入力はＰＭＯＳ３１のバックゲートに接続されている。 The output circuit 50 includes an inverter circuit composed of a PMOS 31 and an NMOS 32. The output of this inverter circuit is connected to the output terminal 15. The output circuit 50 includes a reference voltage source 44 for the voltage V1, a reference voltage source 45 for the voltage V2, a comparator 52, a comparator 53, a resistor 41, a resistor 42, and a diode 46. A resistor 42 is provided between the source of the PMOS 31 and the back gate, a resistor 41 is provided between the source of the NMOS 32 and the ground 100, and a diode 46 is provided between the back gate of the PMOS 31 and the output terminal 15. Is provided. The comparator 52 compares the reference voltage with the source voltage of the NMOS 32 to detect a source voltage change, and the comparator 53 compares the reference voltage with the back gate voltage of the PMOS 31 to detect a back gate voltage change. To do. These detection results are sent to the mode control circuit 51. The reference voltage source 44 and the reference voltage source 45 prevent the outputs of the comparator 52 and the comparator 53 from becoming unstable. The negative input of the comparator 52 is connected to the ground 100 via the reference voltage source 44, the positive input is connected to the source of the NMOS 32, and the negative input of the comparator 53 is connected to the power source 101 via the reference voltage source 45. The + input is connected to the back gate of the PMOS 31.

モード制御回路５１は、ＯＲ回路２５を備え、ＯＲ回路２５は、ノード５４及びノード５５のいずれか一方がハイの場合、ハイを制御回路１２に出力し、それ以外の場合、ローを出力する。 The mode control circuit 51 includes an OR circuit 25. The OR circuit 25 outputs a high to the control circuit 12 when either one of the node 54 and the node 55 is high, and outputs a low otherwise. .

なお、出力回路５０におけるコンパレータ５２とコンパレータ５３と基準電圧源４４と基準電圧源４５と抵抗４１と抵抗４２とダイオード４６と、及び、モード制御回路５１は、モード切替回路に相当する。 Note that the comparator 52, the comparator 53, the reference voltage source 44, the reference voltage source 45, the resistor 41, the resistor 42, the diode 46, and the mode control circuit 51 in the output circuit 50 correspond to a mode switching circuit.

制御回路１２は、第一実施形態のものと同一である。 The control circuit 12 is the same as that of the first embodiment.

次に、通常動作時の動作について説明する。図７は、第二実施形態のモード切替回路における電圧レベルを示す図である。 Next, the operation during normal operation will be described. FIG. 7 is a diagram illustrating voltage levels in the mode switching circuit of the second embodiment.

ノード１６がハイの時、ＰＭＯＳ３１はオフになり、ＮＭＯＳ３２はオンになるので、出力端子１５はローになる。図７の（ａ）及び（ｃ）に示すように、コンパレータ５２及びコンパレータ５３では、共に、−側入力（ＩＮ−）が＋側入力（ＩＮ＋）よりも大きいので、出力はローになる。よって、ＯＲ回路２５の出力はローになり、制御回路１２のスイッチ１９はオフする。 When node 16 is high, PMOS 31 is off and NMOS 32 is on, so output terminal 15 is low. As shown in FIGS. 7A and 7C, in both the comparator 52 and the comparator 53, since the − side input (IN−) is larger than the + side input (IN +), the output becomes low. Therefore, the output of the OR circuit 25 becomes low, and the switch 19 of the control circuit 12 is turned off.

同様に、ノード１６がローの時、出力端子１５はハイになる。図７の（ａ）及び図７の（ｃ）に示すように、コンパレータ５２及びコンパレータ５３では、共に、−側入力（ＩＮ−）が＋側入力（ＩＮ＋）よりも大きいので、出力はローになる。 Similarly, when node 16 is low, output terminal 15 is high. As shown in FIGS. 7A and 7C, in both the comparator 52 and the comparator 53, since the − side input (IN−) is larger than the + side input (IN +), the output is low. Become.

ここで、電流Iが出力端子１５から流し込まれる。この電流Ｉは、抵抗４１及び抵抗４２の抵抗値をRとすると、
Ｉ×Ｒ＞Ｖ１、Ｉ×Ｒ＞Ｖ２・・・・・・（３）
によって設定される。 Here, current I flows from the output terminal 15. The current I is expressed as follows: R is the resistance value of the resistor 41 and the resistor 42
I × R> V1, I × R> V2 (3)
Set by

図７の（ｂ）及び（ｄ）に示すように、コンパレータ５２またはコンパレータ５３の＋側入力と−側入力との間に電圧Ｉ×Ｒが新たに生じ、コンパレータ５２及びコンパレータ５３の出力のいずれか一方がハイになる。よって、ＯＲ回路２５の出力のノード１７もハイになり、制御回路１２のスイッチ１９がオンし、モードが切り替わる。 As shown in FIGS. 7B and 7D, a voltage I × R is newly generated between the + side input and the − side input of the comparator 52 or the comparator 53. Either goes high. Accordingly, the output node 17 of the OR circuit 25 also goes high, the switch 19 of the control circuit 12 is turned on, and the mode is switched.

なお、出力端子１５に印加されている電流Ｉが解除されることにより、モードが切り替えられたモード切替状態は通常状態に復帰することができる。 Note that the mode switching state in which the mode is switched can be returned to the normal state by releasing the current I applied to the output terminal 15.

このようにすると、抵抗４１及び抵抗４２の抵抗値が大きく設定されると、電圧Ｉ×Ｒが大きくなり、電流Ｉが小さくてもコンパレータ５２及びコンパレータ５３の出力のいずれか一方がハイになるので、電流Ｉを小さくできる。よって、不要な電流が少なくなる。 In this way, when the resistance values of the resistor 41 and the resistor 42 are set large, the voltage I × R increases, and either the output of the comparator 52 or the comparator 53 becomes high even if the current I is small. The current I can be reduced. Therefore, unnecessary current is reduced.

また、モード切替時における制御回路１２の回路特性は、モード切替のために電流が印加されているので、出力端子１５の電圧によってそのまま測定される。 Further, the circuit characteristics of the control circuit 12 at the time of mode switching are directly measured by the voltage at the output terminal 15 because a current is applied for mode switching.

また、出力端子１５の後段に接続されるアプリケーション回路の入力がハイインピーダンスであると、あたかも通常状態のようにテストモードが実行される。 If the input of the application circuit connected to the subsequent stage of the output terminal 15 is high impedance, the test mode is executed as if in the normal state.

従来のモード切替を示すブロック図である。It is a block diagram which shows the conventional mode switching. 第一実施形態のモード切替を示すブロック図である。It is a block diagram which shows the mode switching of 1st embodiment. 第一実施形態のモード切替回路を示す図である。It is a figure which shows the mode switching circuit of 1st embodiment. 第一実施形態のモード切替回路における電圧レベルを示す図である。It is a figure which shows the voltage level in the mode switching circuit of 1st embodiment. 第二実施形態のモード切替を示すブロック図である。It is a block diagram which shows the mode switching of 2nd embodiment. 第二実施形態の出力回路及びモード制御回路を示す図である。It is a figure which shows the output circuit and mode control circuit of 2nd embodiment. 第二実施形態のモード切替回路における電圧レベルを示す図である。It is a figure which shows the voltage level in the mode switching circuit of 2nd embodiment.

Explanation of symbols

１２制御回路１４出力回路
１５出力端子１６ノード
１７ノード１８遅延回路
２２モード制御回路２４ＡＮＤ回路
３１ＰＭＯＳ３２ＮＭＯＳ
３３抵抗３４コンパレータ
３５コンパレータ３６基準電圧源
３７基準電圧源３８ノード
３９ノード１９スイッチ
２１モード切替回路２３モード切替入力回路
１００グランド（ＶＳＳ）１０１電源（ＶＤＤ） 12 control circuit 14 output circuit 15 output terminal 16 node 17 node 18 delay circuit 22 mode control circuit 24 AND circuit 31 PMOS 32 NMOS
33 resistor 34 comparator 35 comparator 36 reference voltage source 37 reference voltage source 38 node 39 node 19 switch 21 mode switching circuit 23 mode switching input circuit 100 ground (VSS) 101 power supply (VDD)

Claims

In a mode switching circuit that is connected to a control circuit having a plurality of circuit operation modes and an output circuit connected to an output terminal, and switches a circuit operation mode of the control circuit,
A first comparator for detecting a signal change at the output terminal based on a first reference voltage and an input signal to the output terminal;
A second comparator for detecting a signal change at the output terminal based on a second reference voltage and the input signal;
Based on the detection results of the first comparator and the second comparator, a mode control circuit that controls the control circuit by switching the mode of the circuit operation of the control circuit;
A mode switching circuit comprising:

The mode switching circuit according to claim 1, wherein the input signal is a voltage.

The first comparator compares an input voltage to the output terminal with a first reference voltage, and outputs a high signal to the mode control circuit when the input voltage becomes larger than the first reference voltage.
The second comparator compares the input voltage with a second reference voltage, and when the input voltage becomes smaller than the second reference voltage, outputs a high signal to the mode control circuit,
When the signal from the first comparator is high and the signal from the second comparator is high, the mode control circuit switches the mode of circuit operation of the control circuit and controls the control circuit.
The mode switching circuit according to claim 2.

The mode switching circuit according to claim 1, wherein the input signal is a current.

The first comparator compares a voltage based on an input current to the output terminal and a first reference voltage, and when a voltage based on the input current becomes larger than the first reference voltage, a high signal is output from the first comparator. Output to the mode control circuit,
The second comparator compares a voltage based on the input current with a second reference voltage, and when the voltage based on the input current becomes larger than the second reference voltage, a high signal is sent to the mode control circuit. Output,
The mode control circuit controls the control circuit by switching the mode of the circuit operation of the control circuit when the signal from the first comparator is high or the signal from the second comparator is high. ,
The mode switching circuit according to claim 4.