JP2008091654A - セラミック基板及びその製造方法 - Google Patents

セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2008091654A
JP2008091654A JP2006271437A JP2006271437A JP2008091654A JP 2008091654 A JP2008091654 A JP 2008091654A JP 2006271437 A JP2006271437 A JP 2006271437A JP 2006271437 A JP2006271437 A JP 2006271437A JP 2008091654 A JP2008091654 A JP 2008091654A
Authority
JP
Japan
Prior art keywords
metallized film
ceramic substrate
film
fired body
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006271437A
Other languages
English (en)
Inventor
Takahiko Honda
貴彦 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2006271437A priority Critical patent/JP2008091654A/ja
Publication of JP2008091654A publication Critical patent/JP2008091654A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】電子部品の実装信頼性が高く、電気的信頼性の高いセラミック基板及びその製造方法を提供する。
【解決手段】セラミックグリーンシート16と同時焼成して形成される焼成体20の表面にパターン形状の高融点金属からなるメタライズ膜15を有し、メタライズ膜15上にめっき被膜を有するセラミック基板10において、メタライズ膜15の表面を含む焼成体20の全面にブラスト装置の投射材が投射され、投射後の表面粗度が中心線平均粗さで0.20〜0.35μmRaのメタライズ膜15の表面上にめっき被膜を有する。
【選択図】図1

Description

本発明は、表面の平坦性に優れるメタライズ膜上に形成するめっき被膜上に半導体素子等の電子部品を搭載して、電子部品の接合信頼性に優れるセラミック基板及びその製造方法に関する。
従来から、セラミック基板は、例えば、半導体素子や、発光素子等の電子部品を収納するためのパッケージ等として用いられている。また、このセラミック基板を形成するためのセラミックには、耐熱性、絶縁性、電気的特性、熱伝導性等に優れるアルミナ(Al)や、窒化アルミニウム(AlN)等が用いられている。このセラミック基板は、通常、電子部品を収納するためのキャビティ部を有し、キャビティ部に搭載された電子部品を外部と電気的に導通状態とするための配線回路を導体パターンで設けている。この導体パターンは、焼成前の複数枚のセラミックグリーンシートのそれぞれに、タングステンや、モリブデン等の高融点金属からなる導体ペーストをスクリーン印刷して導体印刷パターンや、上下層を電気的に導通状態とするためのビア導体等を形成している。次に、導体印刷パターンや、ビア導体等が形成された複数枚のセラミックグリーンシートは、重ね合わせて積層した後、セラミックグリーンシートと、高融点金属を同時焼成することで焼成体を形成している。そして、焼成体のセラミック基板の外部に露出する導体パターンであるメタライズ膜の表面上には、Niや、Agや、Au等のめっき被膜が形成されるようになっている。
従来のセラミック基板及びその製造方法には、セラミック基板上に形成したメタライズ膜に、サンドブラスト、又はドライエッチングによる除去速度がメタライズ膜と同じオーバーコート膜を形成し、オーバーコート膜が無くなるまでサンドブラスト処理、又はドライエッチング処理し、メタライズ膜厚を均一化した後に、パターンを形成するものが提案されている(例えば、特許文献1参照)。
また、従来のセラミック基板には、焼成済のセラミック基板にメタライズペーストを塗布した後、バレル装置の回転かごに入れ、回転させながらブラスト装置のガラスビーズを吐出させメタライズペーストに打ち当てることが提案されている(例えば、特許文献2参照)。
特開2004−22476号公報 特開平8−267006号公報
しかしながら、前述したような従来のセラミック基板及びその製造方法は、次のような問題がある。
(1)メタライズ膜が形成された焼成上がりのセラミック基板には、セラミックの微小くず等の異物が付着している場合があり、そこにめっき被膜が形成されるとめっき不着や、突起等が発生し、電子部品の接合や、ボンディングワイヤの接続等に不具合が発生し、電子部品の実装信頼性が損なわれることとなっている。また、焼成上がりのセラミック基板のメタライズ膜は、表面粗度が粗く平坦性が低いので、電子部品の実装信頼性の低下となっている。特に、発光素子の電子部品の場合には、発光素子を実装したときの平行度にバラツキが発生し、発光効率の低下となっている。
(2)特開2004−22476号公報で開示されるような、メタライズ膜を一部除去して平坦性を高める場合には、メタライズ膜の厚さが薄くなりすぎて導通抵抗が大きくなり、電気的信頼性の低下となっている。
(3)特開平8−267006号公報で開示されるような、メタライズペースト状態でブラスト装置のガラスビーズを投射させる場合には、メタライズペースト状態のメタライズ膜に強度がなく、メタライズ膜が剥離して電子部品の実装が不可能となることがある。
本発明は、かかる事情に鑑みてなされたものであって、電子部品の実装信頼性が高く、電気的信頼性の高いセラミック基板及びその製造方法を提供することを目的とする。
前記目的に沿う本発明に係るセラミック基板は、セラミックグリーンシートと同時焼成して形成される焼成体の表面にパターン形状の高融点金属からなるメタライズ膜を有し、メタライズ膜上にめっき被膜を有するセラミック基板において、メタライズ膜の表面を含む焼成体の全面にブラスト装置の投射材が投射され、投射後の表面粗度が中心線平均粗さで0.20〜0.35μmRaのメタライズ膜の表面上にめっき被膜を有する。
ここで、上記のセラミック基板は、メタライズ膜の表面を含む焼成体の全面に9.8〜19.6Nの投射圧力のガラスビーズからなる投射材が投射されるのがよい。
前記目的に沿う本発明に係るセラミック基板の製造方法は、セラミックグリーンシートの表面にパターン形状の高融点金属からなるメタライズ膜用の導体印刷パターンを設け、セラミックグリーンシートと導体印刷パターンを同時焼成して形成する焼成体の表面のメタライズ膜を含む焼成体の全面をブラスト装置の投射材で投射後、メタライズ膜上にめっき被膜を設けるセラミック基板の製造方法であって、焼成体に設けられている分割用のスナップライン上に投射材として用いるガラスビーズの侵入を防止するための治具、又はレジスト膜からなる保護体を設ける工程と、メタライズ膜の表面を含む焼成体の全面を9.8〜19.6Nの投射圧力からなるガラスビーズで投射して、メタライズ膜の表面を中心線平均粗さで0.20〜0.35μmRaの表面粗度に形成する工程と、保護体を除去した後、メタライズ膜上にめっき被膜を形成する工程を有する。
請求項1又はこれに従属する請求項2記載のセラミック基板は、メタライズ膜の表面を含む焼成体の全面にブラスト装置の投射材が投射され、投射後の表面粗度が中心線平均粗さで0.20〜0.35μmRaのメタライズ膜の表面上にめっき被膜を有するので、焼成後の強度のあるメタライズ膜への投射材による投射によってメタライズ膜を削り取ったり、厚さを薄くすることなくメタライズ膜に付着する異物を取り除くと共に、メタライズ膜の表面を中心線平均粗さで0.20〜0.35μmRaに平坦性を向上させて研磨することで、めっき不着や、突起等の発生を防止すると共に、電子部品の実装信頼性を向上させたり、電気的信頼性を確保させることができる。特に、電子部品が発光素子の場合には、発光素子を平坦性に優れる面に実装できるので、平行度のバラツキを小さくできて、発光効率を向上させることができる。
特に、請求項2記載のセラミック基板は、メタライズ膜の表面を含む焼成体の全面に9.8〜19.6Nの投射圧力のガラスビーズからなる投射材が投射されるので、投射材によって、セラミック表面を削り取ることなく、メタライズ膜に付着する異物を取り除くと共に、メタライズ膜の表面を中心線平均粗さで0.20〜0.35μmRaに平坦性を向上させて研磨することで、めっき不着や、突起等の発生を防止すると共に、電子部品の実装信頼性を向上させることができる。
請求項3記載のセラミック基板の製造方法は、セラミックグリーンシートの表面にパターン形状の高融点金属からなるメタライズ膜用の導体印刷パターンを設け、セラミックグリーンシートと導体印刷パターンを同時焼成して形成する焼成体の表面のメタライズ膜を含む焼成体の全面をブラスト装置の投射材で投射後、メタライズ膜上にめっき被膜を設けるセラミック基板の製造方法であって、焼成体に設けられている分割用のスナップライン上に投射材として用いるガラスビーズの侵入を防止するための治具、又はレジスト膜からなる保護体を設ける工程と、メタライズ膜の表面を含む焼成体の全面を9.8〜19.6Nの投射圧力からなるガラスビーズで投射して、メタライズ膜の表面を中心線平均粗さで0.20〜0.35μmRaの表面粗度に形成する工程と、保護体を除去した後、メタライズ膜上にめっき被膜を形成する工程を有するので、投射材の投射によって、セラミック表面のスナップラインの中に投射材を埋め込ましたりセラミック表面を削り取ったり、薄くすることなく、メタライズ膜に付着する異物を取り除くことができると共に、メタライズ膜の表面を中心線平均粗さで0.20〜0.35μmRaに平坦性を向上させて研磨することができ、めっき不着や、突起等の発生を防止することができると共に、電子部品の実装信頼性を向上させたり、電気的信頼性を確保することができるセラミック基板の製造方法を提供できる。特に、電子部品が発光素子の場合には、発光素子を平坦性に優れる面に実装できるので、平行度のバラツキを小さくできて、発光効率を向上させることができるセラミック基板の製造方法を提供できる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施するための最良の形態について説明し、本発明の理解に供する。
ここに、図1は本発明の一実施の形態に係るセラミック基板の説明図、図2(A)〜(E)はそれぞれ同セラミック基板の製造方法の説明図である。
図1に示すように、本発明の一実施の形態に係るセラミック基板10は、半導体素子、発光素子、水晶振動子等の電子部品を搭載させるためとして様々な形態のものがある。このセラミック基板10には、例えば、アルミナ(Al)や、窒化アルミニウム(AlN)等の耐熱性、絶縁性、電気的特性、熱伝導性等に優れるセラミック材が用いられている。また、このセラミック基板10は、通常、セラミック製平板からなる基体11と、セラミック製や、金属製等の窓枠形状からなる枠体12で形成される電子部品を収納するためのキャビティ部13を有している。更に、このセラミック基板10は、このキャビティ部13に搭載された電子部品を外部と電気的に導通状態とするための配線回路を導体パターン14で設けている。この導体パターン14は、焼成前のアルミナや、窒化アルミニウム等からなる複数枚のセラミックグリーンシートのそれぞれに、タングステンや、モリブデン等の高融点金属からなる導体ペーストをスクリーン印刷して導体印刷パターンや、上下層を電気的に導通状態とするためのビア導体等として形成している。次に、導体印刷パターンや、ビア導体等が形成された複数枚のセラミックグリーンシートは、重ね合わせて積層した後、セラミックグリーンシートと、高融点金属を同時焼成することで焼成体を形成している。これにより、焼成体の表面には、外部に露出するパターン形状の高融点金属からなるメタライズ膜15を有することとなる。そして、更に、メタライズ膜15上には、Niや、Agや、Au等のめっき被膜(図示せず)を形成している。
上記のセラミック基板10は、メタライズ膜15の表面を含む焼成体の全面に、ブラスト装置から、例えば、ガラス系ショット、樹脂系ショット、セラミック系ショット、金属系ショット等の投射材が投射されたメタライズ膜15の表面粗度が中心線平均粗さで0.20〜0.35μmRaの表面にめっき被膜が形成されるている。このブラスト装置から投射される投射材は、メタライズ膜15の表面の表面粗度を向上させることができると共に、メタライズ膜15上に付着するセラミック屑等の異物を容易に叩き落とすことができる。なお、投射材は、焼成体のセラミック表面を傷つけることなく、メタライズ膜15の表面を叩くようにして押さえ付けて表面粗度を中心線平均粗さで0.20〜0.35μmRaにすると共に、メタライズ膜15上に付着する異物を容易に叩き落とすために、ガラスビーズからなる投射材が好ましい。上記のセラミック基板10は、投射材が投射されたメタライズ膜15の表面粗度を中心線平均粗さで0.20μmRaを下まわるようにする場合には、投射材の投射圧力を上げることになるので、セラミック表面に傷を発生させることとなる。また、上記のセラミック基板10は、投射材が投射されたメタライズ膜15の表面粗度を中心線平均粗さで0.35μmRaを上まわるようにする場合には、投射材の投射圧力を下げることになるので、平坦性が低くなると共に、異物の除去が不完全となり、電子部品の実装信頼性の低下させることとなる。
上記のセラミック基板10は、メタライズ膜15の表面を含む焼成体の全面に、中心粒径が50μm程度のガラスビーズからなる投射材が投射される場合には、9.8〜19.6Nの投射圧力で、ブラスト装置のノズル、又はテーブルをゆっくり移動させながら30〜40秒程度投射されるのがよい。なお、ガラスビーズの投射圧力は、9.8Nを下まわる場合には、メタライズ膜15の平坦性が低くなると共に、異物の除去が不完全となり、電子部品の実装信頼性の低下させることとなる。また、ガラスビーズの投射圧力は、19.6Nを上まわる場合には、セラミック表面に傷を発生させることとなる。
次いで、図2(A)〜(E)を参照しながら、セラミック基板10の製造方法を説明する。
図2(A)に示すように、本発明の一実施の形態に係るセラミック基板10の製造方法には、焼成前のアルミナや、窒化アルミニウム等からなるセラミックグリーンシート16に、複数個のセラミック基板10の集合体が得られるように大型のシートが用いられている。このセラミックグリーンシート16は、例えば、窒化アルミニウムからなる場合には、窒化アルミニウム粉末原料に、イットリア(Y)、カルシア(CaO)、アルミナ(Al)等の焼結助剤を添加し、例えば、ブチラール樹脂等のバインダーと、ジオクチルフタレート等の可塑剤と、分散剤と、及びトルエン、キシレン、ブタノール等の溶剤を加え、樹脂製のボールミルで十分に混練した後、粘度を調整し、真空脱泡してスラリーを形成している。そして、スラリーからは、ドクターブレード法等によって、例えば、厚さ0.2mm程度のシート状の乾燥体を形成している。更に、シート状の乾燥体からは、適当なサイズにカットして複数枚の大型のセラミックグリーンシート16を作製している。
次に、図2(B)に示すように、複数枚の基体11用のそれぞれのセラミックグリーンシート16には、必要に応じて、上、下層を電気的に導通状態とするためのビア用等の貫通孔を打ち抜き金型や、パンチングマシーン等を用いて穿設した後、例えば、タングステンや、モリブデン等の高融点金属からなる導体ペーストを用いて孔埋めや、スルーホールスクリーン印刷してビア用等の導体印刷パターン17を形成している。また、それぞれのセラミックグリーンシート16の表面には、同様の高融点金属からなる導体ペーストを用いて表面スクリーン印刷して導体回路パターン用や、各種接続端子パッド用等の導体印刷パターン17aを形成している。
次に、図2(C)に示すように、導体印刷パターン17、17aが形成された複数枚のセラミックグリーンシート16は、それぞれを重ね合わせて、温度と圧力をかけて接着して積層体18を形成している。なお、枠体12がセラミックグリーンシート16を窓枠状に形成したものを用いる場合には、基体11用のセラミックグリーンシート16と同時に重ね合わせて温度と圧力をかけて接着して積層体18を形成することができる。次いで、積層体18には、個片体のセラミック基板10とするために押圧刃を縦、横方向に押圧させて形成する焼成前の分割用のスナップライン19を両主面の少なくとも一方の主面に形成している。そして、積層体18は、セラミックグリーンシート16と、導体印刷パターン17、17aを同時焼成して、外表面にパターン形状の高融点金属からなるメタライズ膜15と、分割用のスナップライン19等を有する焼成体20(図2(D)参照)に形成している。この同時焼成によって、積層体18は、外形寸法が約30%程収縮する焼成体20として形成される。
次に、図2(D)に示すように、焼成体20の表面のメタライズ膜15を含む焼成体20の全面には、ブラスト装置のガラスビーズからなる投射材が投射されるようになっている。このガラスビーズの投射に当たっては、焼成体20の表面に設けられている分割用のスナップライン19上に、投射材として用いるガラスビーズの侵入を防止するための治具
や、レジスト膜からなる保護体21を設けている。
そして、スナップライン19上に保護体21を設けた焼成体20の表面のメタライズ膜15を含む焼成体20の全面には、ブラスト装置の投射材である中心粒径が50μm程度のガラスビーズを9.8〜19.6Nの投射圧力で投射して、メタライズ膜15の表面を中心線平均粗さで0.20〜0.35μmRaの表面粗度に形成している。
次に、図2(E)に示すように、焼成体20から保護体21を除去した後、枠体12が金属製や、セラミック製等で後付接合するものを用いる場合には、焼成体20の上面に接着樹脂や、ガラスや、ろう材等の接合材を介して枠体12を接合している。なお、枠体12を基体11との積層体18として設ける場合には、後付けの枠体12の接合を省略することができる。そして、更に、メタライズ膜15上には、Niや、Agや、Au等のめっき被膜を形成して、複数個がマトリックス状に整列する集合体のセラミック基板10を作製している。通常、このめっき被膜は、めっき浴中に浸漬した焼成体20のメタライズ膜に通電する電解めっき法で形成することができる。
複数個がマトリックス状に整列する集合体のセラミック基板10のそれぞれのキャビティ部13には、通常、電子部品が搭載されて気密に封止された後、スナップライン19で分割することで、電子部品が実装された個片のセラミック基板10を作製している。
本発明のセラミック基板は、発光ダイオード(LED)等の発光素子を搭載させて照明や、ディスプレイ等に用いることができる。また、本発明のセラミック基板は、通常の半導体素子等を搭載させて各種電子デバイス等に用いることができる。更には、本発明のセラミック基板は、水晶振動子等を搭載させて携帯電話等に用いることができる。
本発明の一実施の形態に係るセラミック基板の説明図である。 (A)〜(E)はそれぞれ同セラミック基板の製造方法の説明図である。
符号の説明
10:セラミック基板、11:基体、12:枠体、13:キャビティ部、14:導体パターン、15:メタライズ膜、16:セラミックグリーンシート、17、17a:導体印刷パターン、18:積層体、19:スナップライン、20:焼成体、21:保護膜

Claims (3)

  1. セラミックグリーンシートと同時焼成して形成される焼成体の表面にパターン形状の高融点金属からなるメタライズ膜を有し、該メタライズ膜上にめっき被膜を有するセラミック基板において、
    前記メタライズ膜の表面を含む前記焼成体の全面にブラスト装置の投射材が投射され、投射後の表面粗度が中心線平均粗さで0.20〜0.35μmRaの前記メタライズ膜の表面上に前記めっき被膜を有することを特徴とするセラミック基板。
  2. 請求項1記載のセラミック基板において、前記メタライズ膜の表面を含む前記焼成体の全面に9.8〜19.6Nの投射圧力のガラスビーズからなる前記投射材が投射されることを特徴とするセラミック基板。
  3. セラミックグリーンシートの表面にパターン形状の高融点金属からなるメタライズ膜用の導体印刷パターンを設け、前記セラミックグリーンシートと前記導体印刷パターンを同時焼成して形成する焼成体の表面の前記メタライズ膜を含む前記焼成体の全面をブラスト装置の投射材で投射後、前記メタライズ膜上にめっき被膜を設けるセラミック基板の製造方法であって、
    前記焼成体に設けられている分割用のスナップライン上に前記投射材として用いるガラスビーズの侵入を防止するための治具、又はレジスト膜からなる保護体を設ける工程と、
    前記メタライズ膜の表面を含む前記焼成体の全面を9.8〜19.6Nの投射圧力からなる前記ガラスビーズで投射して、前記メタライズ膜の表面を中心線平均粗さで0.20〜0.35μmRaの表面粗度に形成する工程と、
    前記保護体を除去した後、前記メタライズ膜上に前記めっき被膜を形成する工程を有することを特徴とするセラミック基板の製造方法。
JP2006271437A 2006-10-03 2006-10-03 セラミック基板及びその製造方法 Pending JP2008091654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006271437A JP2008091654A (ja) 2006-10-03 2006-10-03 セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006271437A JP2008091654A (ja) 2006-10-03 2006-10-03 セラミック基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008091654A true JP2008091654A (ja) 2008-04-17

Family

ID=39375497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006271437A Pending JP2008091654A (ja) 2006-10-03 2006-10-03 セラミック基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008091654A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897553B1 (ko) 2010-12-13 2018-09-12 가부시끼가이샤 도꾸야마 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897553B1 (ko) 2010-12-13 2018-09-12 가부시끼가이샤 도꾸야마 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법

Similar Documents

Publication Publication Date Title
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP4659421B2 (ja) 発光素子収納用パッケージの製造方法
US9596747B2 (en) Wiring substrate and electronic device
JPWO2010143597A1 (ja) 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
KR20070043989A (ko) 발광 소자 탑재용 세라믹스 기판 및 그 제조 방법
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP2013065793A (ja) 配線基板
JP5775060B2 (ja) セラミック基板及びその製造方法
JP2006303351A (ja) 発光素子収納用パッケージ
JP2010021386A (ja) セラミック部品の製造方法
JP4331585B2 (ja) 発光素子収納用パッケージ及びその製造方法
JP2008091654A (ja) セラミック基板及びその製造方法
JP2010177252A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2005203810A (ja) セラミック多層基板の製造方法及び半導体装置
JP2008187198A (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JP4147229B2 (ja) 複合電子部品の製造方法
JP2004235503A (ja) 回路基板の製造方法及び回路基板
JP2010056498A (ja) 多数個取り配線基板
JP2005217099A (ja) 多数個取り配線基板
JP2004259714A (ja) 多層セラミック基板を備える電子部品およびその製造方法
JP2002270989A (ja) セラミック電子部品およびその製造方法
JP2011176020A (ja) 多数個取り配線基板およびその製造方法
JP2005056977A (ja) 積層セラミック基板の製造方法および誘電体積層デバイス
JP4610185B2 (ja) 配線基板並びにその製造方法
JP4150294B2 (ja) 多数個取り配線基板